CN103460113A - 像素通路及其形成方法 - Google Patents

Abstract

本发明提供用于像素通路的系统、方法及设备。在一个方面中，一种形成具有多个像素的机电装置的方法包含：在衬底(20)上四个隅角中的每一者处且沿着每一像素的至少一个边缘区域沉积导电黑色掩模(23)；在所述黑色掩模上方沉积电介质层(35)；在所述电介质层上方沉积包含固定电极的光学堆叠(16)；以及在所述光学堆叠上方沉积机械层(14)。所述方法进一步包含在所述多个像素中的第一像素中提供导电通路(138)，所述通路安置在所述电介质层中且将所述固定电极电连接到所述黑色掩模，所述通路安置在沿着所述第一像素的边缘的位置中且经间隔而在朝着所述第一像素的中心的方向上从所述第一像素的所述边缘偏移。

Description

像素通路及其形成方法

技术领域

本发明涉及机电系统。

背景技术

机电系统包含具有电元件及机械元件、致动器、换能器、传感器、光学组件(例如，镜)及电子器件的装置。可以多种尺度制造机电系统，包含(但不限于)微尺度及纳米尺度。举例来说，微机电系统(MEMS)装置可包含具有在约1微米到数百微米或更大的范围内的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(包含例如小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻及／或将衬底及／或经沉积材料层的部分蚀刻掉或添加层以形成电装置及机电装置的其它微机械加工方法来产生机电元件。

一种类型的机电系统装置被称为干涉调制器(IMOD)。如本文所使用，术语干涉调制器或干涉光调制器指代使用光学干涉的原理选择性地吸收及／或反射光的装置。在一些实施方案中，干涉调制器可包含一对导电板，所述对导电板中的一者或两者可为全部或部分透明及／或具有反射性且能够在施加适当的电信号之后相对运动。在一实施方案中，一个板可包含沉积在衬底上的固定层，且另一板可包含通过气隙与固定层分离的反射膜。一个板相对于另一板的位置可改变入射在干涉调制器上的光的光学干涉。干涉调制器装置具有广泛的应用，且预期用于改进现有产品及产生新产品，尤其是具有显示能力的产品。

干涉装置阵列可包含锚固在每一像素的隅角处的机械层。在隅角处及像素之间可包含黑色掩模以吸收每一像素的光学非作用区域中的光。黑色掩模区域可改进显示的对比率，同时还减小填充因数。需要具有用于机械层的较小锚固面积及改进的填充因数的干涉装置。

发明内容

本发明的系统、方法及装置各自具有若干发明方面，所述若干发明方面中的单一者不单独负责本文所揭示的所要属性。

可在包含像素阵列的装置中实施本发明中描述的标的物的一个发明方面，每一像素具有：衬底；导电黑色掩模，其安置在所述衬底上并在像素的四个隅角中的每一者处且沿着像素的至少一个边缘区域掩蔽像素的光学非作用部分；电介质层，其安置在黑色掩模上方；光学堆叠，其包含固定电极，所述光学堆叠安置在电介质层上方；以及机械层，其定位在光学堆叠上方且在机械层与光学堆叠之间界定腔体。机械层可穿过所述腔体而在致动位置与松弛位置之间移动，且机械层在像素的每一隅角处锚固在光学堆叠上方。像素阵列包含第一像素，第一像素具有在电介质层中将固定电极电连接到黑色掩模的导电通路，所述导电通路安置在第一像素的光学非作用区域中沿着第一像素的边缘的位置中。导电通路的位置经间隔而在朝着第一像素的中心的方向上从第一像素的边缘偏移。

在一些实施方案中，像素阵列进一步包含沿着第一像素的边缘邻近于第一像素的第二像素，且第二像素并不包含在电介质层中用于将固定电极电连接到黑色掩模的通路。根据一些实施方案，第一像素是高间隙像素且第二像素是中等间隙像素，且像素阵列进一步包含在高间隙像素与中等间隙像素相对的侧上邻近于高间隙像素的低间隙像素，且低间隙像素并不包含在电介质层中用于将固定电极电连接到黑色掩模的通路。

可以形成具有多个像素的显示装置的方法实施本发明中描述的标的物的另一发明方面。所述方法包含在衬底上沉积导电黑色掩模，所述黑色掩模在每一像素的四个隅角中的每一者处且沿着每一像素的至少一个边缘区域掩蔽所述像素的光学非作用部分。所述方法进一步包含：在黑色掩模上方沉积电介质层；在电介质层上方沉积包含固定电极的光学堆叠；以及在光学堆叠上方沉积机械层。所述机械层在机械层与光学堆叠之间界定腔体。所述方法进一步包含：在每一像素的每一隅角处将机械层锚固在光学堆叠上方；以及在装置的第一像素中提供导电通路，所述通路安置在电介质层中且将固定电极电连接到黑色掩模。所述通路安置在第一像素的光学非作用区域中沿着第一像素的边缘的位置中，且导电通路的位置经间隔而在朝着第一像素的中心的方向上从第一像素的边缘偏移。

可在包含多个像素的机电装置中实施本发明中描述的标的物的另一发明方面，每一像素包含：衬底；光吸收装置，其安置在衬底上并在像素的四个隅角中的每一者处且沿着像素的至少一个边缘区域掩蔽像素的光学非作用部分；电介质层，其安置在光吸收装置上方；以及光学堆叠，其包含固定电极，所述光学堆叠安置在电介质层上方；以及机械层，其定位在光学堆叠上方以在机械层与光学堆叠之间界定腔体。机械层可穿过腔体而在致动位置与松弛位置之间移动，且机械层在像素的每一隅角处锚固在光学堆叠上方。像素阵列包含第一像素，所述第一像素具有在电介质层中用于将固定电极电连接到光吸收装置的装置，所述连接装置安置在第一像素的光学非作用区域中沿着第一像素的边缘的位置中。连接装置的位置经间隔而在朝着第一像素的中心的方向上从第一像素的边缘偏移。在一些实施方案中，从通路的中心到第一像素的边缘的距离的范围介于约1μm到约3μm之间。在一些实施方案中，第一像素是高间隙像素，且其中所述多个像素进一步包含沿着第一像素的边缘邻近于第一像素的中等间隙像素，且其中多个像素进一步包含与中等间隙像素相对且邻近于第一像素的低间隙像素，其中所述中等间隙及低间隙像素并不包含在电介质层中用于将固定电极电连接到黑色掩模的装置。

可在包含像素阵列的装置中实施本发明中描述的标的物的另一发明方面，每一像素包含：衬底；导电黑色掩模，其安置在衬底上且在像素的四个隅角中的每一者处掩蔽像素的光学非作用部分；电介质层，其安置在黑色掩模上方；光学堆叠，其包含固定电极，所述光学堆叠安置在电介质层上方；以及机械层，其定位在光学堆叠上方且在机械层与光学堆叠之间界定腔体。机械层可穿过腔体而在致动位置与松弛位置之间移动，且机械层在像素的每一隅角处锚固在光学堆叠上方。像素阵列包含第一像素，所述第一像素具有在电介质层中将固定电极电连接到黑色掩模的导电通路，所述通路安置在第一像素的隅角处，从在第一像素的光学非作用区域中将机械层锚固在光学堆叠上方之处偏移。

在一些实施方案中，像素阵列进一步包含邻近于第一像素的第二像素，且第二像素并不包含在电介质层中用于将黑色掩模电连接到固定电极的导电通路。根据一些实施方案，第一像素是高间隙像素且第二像素是中等间隙像素，且像素阵列进一步包含在中等间隙像素的与高间隙像素相对的侧上的低间隙像素，且低间隙像素并不包含在电介质层中用于将黑色掩模电连接到固定电极的导电通路。在一些实施方案中，通路与将机械层锚固在光学堆叠上方之处间隔约6μm到约8μm的范围中的距离。在一些实施方案中，通路是在电介质层中的用于将黑色掩模的导电总线层电连接到光学堆叠的固定电极的开口。

可以形成具有多个像素的装置的方法实施本发明中描述的标的物的另一发明方面。所述方法包含：在衬底上沉积导电黑色掩模以在每一像素的四个隅角中的每一者处掩蔽像素的光学非作用部分；在黑色掩模上方沉积电介质层；在电介质层上方沉积包含固定电极的光学堆叠；在光学堆叠上方沉积机械层；以及在每一像素的每一隅角处将机械层锚固在光学堆叠上方。机械层在机械层与光学堆叠之间针对每一像素界定腔体。所述方法进一步包含在多个像素的第一像素中提供导电通路，所述通路在电介质层中将固定电极电连接到黑色掩模，通路安置在第一像素的隅角处，从在第一像素的光学非作用区域中将机械层锚固在光学堆叠上方之处偏移。

在一些实施方案中，所述方法进一步包含：在沉积机械层之前沉积牺牲层；以及在沉积机械层之后移除牺牲层以形成腔体，所述牺牲层具有经选择以界定所述腔体的高度的厚度。根据一些实施方案，所述方法进一步包含在牺牲层中形成锚固孔，所述锚固孔界定将机械层锚固在光学堆叠上方的位置。

可在包含多个像素的装置中实施本发明中描述的标的物的另一发明方面，每一像素包含：衬底；用于吸收光的装置，其安置在衬底上并在像素的四个隅角中的每一者处掩蔽像素的光学非作用部分；电介质层，其安置在光吸收装置上方；以及光学堆叠，其包含固定电极，所述光学堆叠安置在电介质层上方。像素阵列包含第一像素，所述第一像素具有在电介质层中将固定电极电连接到光吸收装置的装置，所述连接装置安置在第一像素的隅角处，从在第一像素的光学非作用区域中将机械层锚固在光学堆叠上方之处偏移。在一些实施方案中，第一像素是高间隙像素，且像素阵列进一步包含中等间隙像素及低间隙像素，中等间隙像素邻近于高间隙像素，且低间隙像在中等间隙像素的与高间隙像素相对的侧上邻近于中等间隙像素，且中等间隙及低间隙像素并不包含用于在电介质层中将固定电极电连接到光吸收装置的装置。

在附图及下文描述中阐述本说明书中描述的标的物的一个或一个以上实施方案的细节。从描述、图式及权利要求书将明白其它特征、方面及优点。注意，下列图形的相对尺寸可不按比例绘制。

附图说明

图1展示描绘干涉调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。

图2展示说明并入有3x3干涉调制器显示器的电子装置的系统框图的实例。

图3展示说明图1的干涉调制器的可移动反射层位置对所施加电压的图式的实例。

图4展示说明在施加各种共同及区段电压时干涉调制器的各种状态的表格的实例。

图5A展示说明图2的3x3干涉调制器显示器中的显示数据的帧的图式的实例。

图5B展示用于可用于写入图5A中所说明的显示数据的帧的共同信号及区段信号的时序图的实例。

图6A展示图1的干涉调制器显示器的部分横截面的实例。

图6B到6E展示干涉调制器的不同实施方案的横截面的实例。

图7展示说明干涉调制器的制造过程的流程图的实例。

图8A到8E展示在制造干涉调制器的方法中的各个阶段的横截面示意图的实例。

图9展示说明干涉调制器的制造过程的流程图的实例。

图10A到10R展示制造干涉调制器的方法中的各个阶段的横截面示意图的实例。

图11A到11C展示各种干涉调制器阵列的平面图示意图的实例。

图12展示说明干涉调制器的制造过程的流程图的实例。

图13A展示干涉调制器阵列的平面图示意图的实例。

图13B展示图13A的沿着线13B-13B截取的干涉调制器阵列的横截面示意图的实例。

图14展示说明干涉调制器的制造过程的流程图的实例。

图15A及15B展示说明包含多个干涉调制器的显示装置的系统框图的实例。

在各种图式中，相同的参考数字及标号指示相同元件。

具体实施方式

以下详细描述是针对用于描述发明方面的目的的某些实施方案。然而，本文中的教示可以许多不同方式应用。所描述的实施方案可在经配置以显示无论是动态(例如，视频)或静态(例如，静止图像)且无论是文字、图形或图像的图像的任何装置中实施。更特定来说，预期所述实施方案可在多种电子装置中实施或与多种电子装置相关联，所述电子装置例如(但不限于)：移动电话、具有多媒体因特网功能的蜂窝电话、移动电视接收器、无线装置、智能电话、蓝牙装置、个人数字助理(PDA)、无线电子邮件接收器、掌上型或便携式计算机、上网本、笔记本、智能本、平板计算机、打印机、复印机、扫描仪、传真装置、GPS接收机／导航仪、相机、MP3播放器、摄像机、游戏控制台、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子阅读器)、计算机监视器、汽车显示器(例如，里程表显示器等)、驾驶舱控制器件及／或显示器、摄影机取景显示器(例如，车辆中的后视摄影机的显示器)、电子照片、电子广告牌或标志牌、投影仪、建筑结构、微波炉、冰箱、立体声系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、烘干机、洗衣机／烘干机、停车计时器、包装(例如，机电系统(EMS)、MEMS及非MEMS)、美学结构(例如，一件珠宝上的图像显示器)及多种机电系统装置。本文中的教示还可用于非显示器应用中，例如(但不限于)电子切换装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力计、消费型电子器件的惯性组件、消费型电子器件产品的部件、可变电抗器、液晶装置、电泳装置、驱动方案、制造过程、电子测试设备。因此，所述教示无意受限于仅在图形中描绘的实施方案，而是如所属领域的技术人员将易于明白的一样具有广泛适用性。

本发明揭示具有改进的填充因数的机电装置。机电装置的填充因数或所述装置的光学作用面积相对于机电装置的总面积的比率可受限于光吸收黑色掩模的面积。机电装置可为干涉调制器装置，其包含多个像素及在每一像素的隅角处锚固到黑色掩模上方的光学堆叠的机械层。在一些实施方案中，导电通路用于将所述装置的固定电极电连接到黑色掩模。所述通路从将机械层锚固到光学堆叠上方之处偏移以有助于减小黑色掩模的面积。举例来说，使通路从用于在像素隅角处将机械层锚固到光学堆叠上方的锚固区域偏移可减小像素隅角处的黑色掩模的大小，这是因为锚固区域无需进行大小设计以考虑像素通路与锚固区域之间的错位。通过减小像素隅角处的黑色掩模的面积，可减小阵列的光学非作用面积，借此改进填充因数。在一些实施方案中，通路并未包含于每个像素的电介质层中。而是，通路可经周期性定位而遍及干涉调制器装置(例如，接近经配置具有高间隙(或腔体)高度的像素的隅角)以减小黑色掩模的总面积并改进填充因数。举例来说，在包含具有各种间隙高度的像素(或子像素)的配置中，通路可仅定位于具有最高间隙的像素(或子像素)的隅角附近。

在一些其它实施方案中，导电通路安置在像素的光学非作用区域中沿着像素的边缘的位置中，且通路经间隔而在朝着像素的中心的方向上从像素的边缘偏移。黑色掩模可包含沿着像素的边缘从像素的隅角延伸到通路的通道。通道的一侧可包含通常比通道宽度的其余部分宽的加宽部分(或凸起)。凸起包围通路的占据面积，此有助于增加通路对工艺变动的稳健性。在一些实施方案中，无需沿着每一像素的每一边缘包含通路。而是，可仅针对特定像素的特定边缘(例如，高间隙像素中沿着由高间隙像素及中等间隙像素共享的边缘)提供通路以减小黑色掩模的总面积。

可实施本发明中描述的标的物的特定实施方案以实现下列潜在优点中的一者或一者以上。在一些实施方案中，像素阵列可包含改进的填充因数及／或具有减小的面积的黑色掩模。另外，一些实施方案可增加干涉装置中用于将黑色掩模电连接到固定电极的通路的工艺稳健性。此外，一些实施方案可通过改进装置对制造变动的容差来改进干涉装置的良率。此外，可使用一些实施方案以减小像素阵列中的通路的数目及／或仅在阵列的一小部分上方提供具有通路的像素阵列。

可应用所描述的实施方案的合适的机电系统(EMS)或MEMS装置的实例是反射显示装置。反射显示装置可并入有干涉调制器(IMOD)以使用光学干涉的原理选择性地吸收及／或反射入射在其上的光。IMOD可包含吸收体、可相对于吸收体移动的反射体及界定于吸收体与反射体之间的光学谐振腔。反射体可移动到两个或两个以上不同位置，此可改变光学谐振腔的大小且借此影响干涉调制器的反射率。IMOD的反射率光谱可产生相当宽的光谱带，所述光谱带可跨越可见波长移位以产生不同色彩。可通过改变光学谐振腔的厚度(即，通过改变反射体的位置)来调整光谱带的位置。

图1展示描绘干涉调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。IMOD显示装置包含一个或一个以上干涉MEMS显示元件。在这些装置中，MEMS显示元件的像素可处于亮状态或暗状态中。在亮(“松弛”、“打开”或“开启”)状态中，显示元件将入射的可见光的大部分反射给(例如)用户。相反，在暗(“致动”、“闭合”或“关闭”)状态中，显示元件反射少量入射的可见光。在一些实施方案中，可颠倒开启状态与关闭状态的光反射率性质。MEMS像素可经配置以主要在容许除黑色及白色以外的色彩显示的特定波长处反射。

IMOD显示装置可包含IMOD的行／列阵列。每一IMOD可包含一对反射层(即，可移动反射层及固定的部分反射层)，所述对反射层定位在彼此相距可变且可控距离处以形成气隙(也被称为光学间隙或腔体)。可移动反射层可在至少两个位置之间移动。在第一位置(即，松弛位置)中，可移动反射层可定位成与固定的部分反射层相隔相对较大的距离。在第二位置(即，致动位置)中，可移动反射层可定位成更接近于部分反射层。从所述两个层反射的入射光可取决于可移动反射层的位置而进行相长或相消干涉，从而针对每一像素产生总体反射或非反射状态。在一些实施方案中，IMOD在未致动时可处于反射状态中，反射可见光谱内的光，且在未致动时可处于暗状态中，反射可见范围外的光(例如，红外光)。然而，在一些其它实施方案中，IMOD在未致动时可处于暗状态中，且在致动时处于反射状态中。在一些实施方案中，引入所施加电压可驱动像素以改变状态。在一些其它实施方案中，所施加电荷可驱动像素以改变状态。

图1中的像素阵列的所描绘的部分包含两个邻近的干涉调制器12。在左侧的IMOD12(如所说明)中，机械层或可移动反射层14被说明为处于与包含部分反射层的光学堆叠16相隔预定距离的松弛位置中。跨越左侧的IMOD12施加的电压V₀不足以引起可移动反射层14的致动。在右侧的IMOD12中，可移动反射层14被说明为处于接近或邻近于光学堆叠16的致动位置中。跨越右侧的IMOD12施加的电压V_bias足以将可移动反射层14维持在致动位置中。

在图1中，像素12的反射性质一股用箭头13说明，箭头13指示入射在像素12上的光及从左侧像素12反射的光15。虽然并未详细说明，但入射在像素12上的光13的大部分将朝着光学堆叠16而透射穿过透明衬底20。入射在光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层且一部分将被反射回来穿过透明衬底20。透射穿过光学堆叠16的光13的部分将在可移动反射层14处朝着透明衬底20被反射回来(并穿过透明衬底20)。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长或相消)将判定从像素12反射的光15的波长。

光学堆叠16可包含单一层或若干层。所述层可包含电极层、部分反射且部分透射层以及透明电介质层中的一者或一者以上。在一些实施方案中，光学堆叠16导电、部分透明且部分反射，且可(例如)通过将上述层中的一者或一者以上沉积在透明衬底20上而进行制造。电极层可由多种材料(例如各种金属，例如铟锡氧化物(ITO))形成。部分反射层可由具有部分反射性的多种材料(例如各种金属，例如铬(Cr)、半导体及电介质)形成。部分反射层可由一个或一个以上材料层形成，且所述层中的每一者可由单一材料或材料组合形成。在一些实施方案中，光学堆叠16可包含单一半透明的金属或半导体的厚度，其用作光学吸收体及导体两者，而(例如，光学堆叠16或IMOD的其它结构的)不同的、导电性更强的层或部分可用于在IMOD像素之间载送信号。光学堆叠16还可包含覆盖一个或一个以上导电层或导电／吸收层的一个或一个以上绝缘层或电介质层。

在一些实施方案中，如下文进一步描述，光学堆叠16的层可被图案化为平行条状物，且可形成显示装置中的行电极。如所属领域的技术人员所了解，本文中使用术语“图案化”以指代掩蔽以及蚀刻过程。在一些实施方案中，例如铝(Al)的高度导电及反射材料可用于可移动反射层14，且这些条状物可形成显示装置中的列电极。可移动反射层14可形成为沉积金属层或若干沉积金属层的一系列平行条状物(与光学堆叠16的行电极正交)以形成沉积在柱18的顶部上的列及沉积在柱18之间的介入牺牲材料。当蚀刻掉牺牲材料时，可在可移动反射层14与光学堆叠16之间形成经界定间隙19或光学腔体。在一些实施方案中，柱18之间的间隔可为约1μm到1000μm，而间隙19可为约小于

在一些实施方案中，IMOD的每一像素(无论处于致动状态中还是松弛状态中)本质上是通过固定反射层及移动反射层而形成的电容器。如通过图1左侧的像素12所说明，当未施加电压时，可移动反射层14保持在机械松弛状态中，可移动反射层14与光学堆叠16之间具有间隙19。然而，当将电位差(例如，电压)施加到所选择的行及列中的至少一者时，形成于对应像素处的行电极及列电极的交叉处的电容器开始充电，且静电力将电极牵拉在一起。如果所施加的电压超过阈值，则可移动反射层14可变形且移动接近光学堆叠16或抵着光学堆叠16而移动。如图1右侧的致动像素12所说明，光学堆叠16内的电介质层(未展示)可防止短路并控制层14与16之间的分离距离。无论所施加的电位差的极性如何，行为均相同。虽然在一些实例中可将阵列中的一系列像素称为“行”或“列”，但所属领域的技术人员将易于了解，将一个方向称为“行”且将另一方向称为“列”是任意的。换句话说，在一些定向上，行可视为列，且列可视为行。此外，显示元件可均匀地布置成正交行及列(“阵列”)或布置成(例如)相对于彼此具有特定位置偏移的非线性配置(“马赛克”)。术语“阵列”及“马赛克”可指代任一配置。因此，虽然显示器被称为包含“阵列”或“马赛克”，但在任何实例中，组件本身无需布置成彼此正交或安置成均匀分布，而是可包含具有不对称形状及不均匀分布元件的布置。

图2展示说明并入有3x3干涉调制器显示器的电子装置的系统框图的实例。所述电子装置包含可经配置以执行一个或一个以上软件模块的处理器21。除执行操作系统之外，处理器21还可经配置以执行一个或一个以上软件应用程序，包含网页浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。

处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含给(例如)显示阵列或面板30提供信号的行驱动器电路24及列驱动器电路26。图1中所说明的IMOD显示装置的横截面是通过图2中的线1-1进行展示。虽然图2为清楚起见而说明IMOD的3x3阵列，但显示阵列30可含有极多个IMOD，且行中的IMOD的数目可不同于列中的IMOD的数目，且反之亦然。

图3展示说明图1的干涉调制器的可移动反射层位置对所施加电压的图式的实例。对于MEMS干涉调制器来说，行／列(即，共同／区段)写入过程可利用如图3中所说明的这些装置的磁滞性质。干涉调制器可使用(例如)约10伏特电位差以致使可移动反射层或镜从松弛状态改变为致动状态。当电压从所述值减小时，可移动反射层维持其状态，这是因为电压下降回到(例如)10伏特以下，然而，可移动反射层直到电压下降到2伏特以下才完全松弛。因此，如图3中所展示，存在大约3到7伏特的电压范围，在所述范围中存在其中装置在松弛状态或致动状态中都稳定的所施加电压的窗口。在本文中，将所述窗口称为“磁滞窗口”或“稳定性窗口”。对于具有图3的磁滞特性的显示阵列30来说，行／列写入过程可经设计以一次寻址一行或一行以上，以使在寻址给定行期间，所寻址行中待致动的像素暴露于约10伏特的电压差，且待松弛的像素暴露于接近零伏特的电压差。在寻址之后，将像素暴露于稳定状态或约5伏特的偏压电压差，以使所述像素保持在先前的选通状态中。在此实例中，在经寻址之后，每一像素经历约3到7伏特的“稳定性窗口”内的电位差。此磁滞性质特征使像素设计(例如，图1中所说明)能够在相同所施加电压条件下保持稳定于致动或松弛的预先存在状态中。因为每一IMOD像素(无论处于致动状态中或松弛状态中)本质上是通过固定反射层及移动反射层形成的电容器，所以此稳定状态可保持在磁滞窗口内的稳定电压处而不实质上消耗或损耗电力。此外，如果所施加电压电位保持实质上固定，则基本上少量或无电流流入IMOD像素中。

在一些实施方案中，可根据给定行中的像素的状态的所要的变化(如果存在)，通过沿着列电极集合以“区段”电压的形式施加数据信号来产生图像的帧。可轮流寻址阵列的每一行，以便一次一行地写入帧。为将所要数据写入到第一行中的像素，可将对应于第一行中的像素的所要状态的区段电压施加到列电极上，且可将呈现特定“共同”电压或信号形式的第一行脉冲施加到第一行电极。接着，可改变区段电压集合以对应于第二行中的像素的状态的所要变化(如果存在)，且可将第二共同电压施加到第二行电极。在一些实施方案中，第一行中的像素未受沿着列电极施加的区段电压的变化的影响，且保持于在第一共同电压行脉冲期间对其设定的状态中。可针对整个系列的行(或替代地，列)以顺序方式重复此过程以产生图像帧。可使用新图像数据通过以每秒某一所要数目个帧持续重复此过程来刷新及／或更新帧。

跨越每一像素施加的区段及共同信号的组合(即，跨越每一像素的电位差)判定每一像素的所得状态。图4展示说明在施加各种共同电压及区段电压时干涉调制器的各种状态的表格的实例。如所属领域的技术人员易于了解，“区段”电压可施加到列电极或行电极中的一者，且“共同”电压可施加到列电极或行电极中的另一者。

如图4中(以及5B中所展示的时序图中)所说明，当沿着共同线施加释放电压VC_REL时，无论沿着区段线施加的电压(即，高区段电压VS_H及低区段电压VS_L)如何，沿着共同线的所有干涉调制器元件都将被置于松弛状态中，替代地被称为释放状态或未致动状态。特定来说，当沿着共同线施加释放电压VC_REL时，跨越调制器的电位电压(替代地被称为像素电压)在沿着所述像素的对应区段线施加高区段电压VS_H及低区段电压VS_L时是处于松弛窗口(参见图3，也被称为释放窗口)内。

当在共同线上施加保持电压(例如高保持电压VC_{HOLD_H}或低保持电压VC_{HOLD_L})时，干涉调制器的状态将保持恒定。举例来说，松弛的IMOD将保持在松弛位置中，且致动的IMOD将保持在致动位置中。保持电压可经选择以使在沿着对应区段线施加高区段电压VS_H及低区段电压VS_L时，像素电压将保持在稳定性窗口内。因此，区段电压摆动(即，高区段电压VS_H与低区段电压VS_L之间的差)小于正稳定性窗口或负稳定性窗口中的一者的宽度。

当在共同线上施加寻址或致动电压(例如高寻址电压VC_{ADD_H}或低寻址电压VC_{ADD_L})时，可沿着所述线通过沿着相应区段线施加区段电压而将数据选择性地写入到调制器。区段电压可经选择以使致动取决于所施加的区段电压。当沿着共同线施加寻址电压时，施加一个区段电压将导致处于稳定性窗口内的像素电压，从而致使像素保持未致动。相比之下，施加另一区段电压将导致超出稳定性窗口的像素电压，进而导致像素的致动。引起致动的特定区段电压可取决于所使用的寻址电压而改变。在一些实施方案中，当沿着共同线施加高寻址电压VC_{ADD_H}时，施加高区段电压VS_H可致使调制器保持在其当前位置中，而施加低区段电压VS_L可致使调制器致动。作为推论，当施加低寻址电压VC_{ADD_L}时，区段电压的效果可相反，其中高区段电压VS_H致使调制器致动，而低区段电压VS_L对调制器的状态不具有影响(即，保持稳定)。

在一些实施方案中，可使用跨越调制器产生相同极性电位差的保持电压、寻址电压及区段电压。在一些其它实施方案中，可使用使调制器的电位差的极性交替的信号。跨越调制器的极性的交替(即，写入过程的极性的交替)可减小或抑制在重复单一极性的写入操作之后可能发生的电荷累积。

图5A展示说明图2的3x3干涉调制器显示器中的显示数据的帧的图式的实例。图5B展示可用于写入图5A中所说明的显示数据的帧的共同信号及区段信号的时序图的实例。信号可施加到(例如)图2的3x3阵列，此最终将导致图5A中所说明的线时间60e的显示布置。图5A中的致动调制器处于暗状态中(即，其中反射光的大部分是在可见光谱之外)以导致对于(例如)观看者的暗外观。在写入图5A中所说明的帧之前，像素可处于任何状态中，但图5B的时序图中所说明的写入过程假定每一调制器已在第一线时间60a之前释放且驻留在未致动状态中。

在第一线时间60a期间：将释放电压70施加到共同线1上；施加到共同线2的电压在高保持电压72处开始且移动到释放电压70；并沿着共同线3施加低保持电压76。因此，在第一线时间60a的持续时间之内，沿着共同线1的调制器(共同1，区段1)、(共同1，区段2)及(共同1，区段3)保持在松弛或未致动状态中，沿着共同线2的调制器(共同2，区段1)、(共同2，区段2)及(共同2，区段3)将移动到松弛状态，且沿着共同线3的调制器(共同3，区段1)、(共同3，区段2)及(共同3，区段3)将保持在其先前的状态中。参考图4，沿着区段线1、2及3施加的区段电压将对干涉调制器的状态不具有影响，这是因为在线时间60a期间，共同线1、2或3的任一者均未被暴露于引起致动的电压电平(即，VC_REL-松弛及VC_{HOLD_L}-稳定)。

在第二线时间60b期间，共同线1上的电压移动到高保持电压72，且沿着共同线1的所有调制器无论所施加的区段电压如何均保持在松弛状态中，这是因为在共同线1上未施加寻址或致动电压。由于释放电压70的施加，沿着共同线2的调制器保持在松弛状态中，且沿着共同线3的调制器(共同3，区段1)、(共同3，区段2)及(共同3，区段3)将在沿着共同线3的电压移动到释放电压70时松弛。

在第三线时间60c期间，通过在共同线1上施加高寻址电压74而寻址共同线1。因为在施加此寻址电压期间沿着区段线1及2施加低区段电压64，所以跨越调制器(共同1，区段1)及(共同1，区段2)的像素电压大于调制器的正稳定性窗口的高端(即，电压差超过预定义阈值)，且致动调制器(共同1，区段1)及(共同1，区段2)。相反，因为沿着区段线3施加高区段电压62，所以跨越调制器(共同1，区段3)的像素电压小于跨越调制器(共同1，区段1)及(共同1，区段2)的电压且保持在调制器的正稳定性窗口内；因此，调制器(共同1，区段3)保持松弛。而且，在线时间60c期间，沿着共同线2的电压降低到低保持电压76，且沿着共同线3的电压保持在释放电压70处，从而使沿着共同线2及3的调制器处在松弛位置中。

在第四线时间60d期间，共同线1上的电压返回到高保持电压72，从而使沿着共同线1的调制器处在其相应的寻址状态中。共同线2上的电压降低到低寻址电压78。因为沿着区段线2施加高区段电压62，所以跨越调制器(共同2，区段2)的像素电压低于调制器的负稳定性窗口的低端，从而致使调制器(共同2，区段2)致动。相反，因为沿着区段线1及3施加低区段电压64，所以调制器(共同2，区段1)及(共同2，区段3)保持在松弛位置中。共同线3上的电压增加到高保持电压72，从而使沿着共同线3的调制器处在松弛状态中。

最终，在第五线时间60e期间，共同线1上的电压保持在高保持电压72，且共同线2上的电压保持在低保持电压76，从而使沿着共同线1及2的调制器处在其相应的寻址状态中。共同线3上的电压增加到高寻址电压74以寻址沿着共同线3的调制器。由于在区段线2及3上施加低区段电压64，所以调制器(共同3，区段2)及(共同3，区段3)致动，而沿着区段线1施加的高区段电压62致使调制器(共同3，区段1)保持在松弛位置中。因此，在第五线时间60e结束时，3x3像素阵列处于图5A中所展示的状态中，且只要沿着共同线施加保持电压便将保持在所述状态中，无论当寻址沿着其它共同线(未展示)的调制器时可能发生的区段电压的变动如何。

在图5B的时序图中，给定的写入过程(即，线时间60a到60e)可包含使用高保持电压及高寻址电压或低保持电压及低寻址电压中的一者。一旦已针对给定的共同线完成写入过程(且将共同电压设定为具有与致动电压相同的极性的保持电压)，像素电压便保持在给定的稳定性窗口内，且不通过松弛窗口直到在所述共同线上施加释放电压为止。此外，由于每一调制器是在寻址调制器之前作为写入过程的部分而释放，所以调制器的致动时间(而非释放时间)可判定线时间。具体来说，在其中调制器的释放时间大于致动时间的实施方案中，如图5B中所描绘，可施加释放电压达长于单一线时间。在一些其它实施方案中，可改变沿着共同线或区段线施加的电压以考虑不同调制器(例如不同色彩的调制器)的致动电压及释放电压的变动。

根据上文陈述的原理进行操作的干涉调制器的结构的细节可能大不相同。举例来说，图6A到6E展示干涉调制器的不同实施方案的横截面的实例，包含可移动反射层14及其支撑结构。图6A展示图1的干涉调制器显示器的部分横截面的实例，其中金属材料的条状物(即，可移动反射层14)沉积在从衬底20正交地延伸的支撑件18上。在图6B中，每一IMOD的可移动反射层14的形状大体为正方形或矩形，且在隅角处或隅角附近附接到支撑件的系链32上。在图6C中，可移动反射层14的形状一般为正方形或矩形且从可包含柔性金属的可变形层34上悬挂下来。可变形层34可围绕可移动反射层14的周边而直接或间接地连接到衬底20。这些连接在本文中被称为支撑柱。图6C中所展示的实施方案具有从可移动反射层14的光学功能与其机械功能(其可通过可变形层34实行)的去耦合得到的额外益处。此去耦合容许用于可移动反射层14的结构设计及材料与用于可变形层34的结构设计及材料彼此独立进行最优化。

图6D展示IMOD的另一实例，其中可移动反射层14包含反射子层14a。可移动反射层14搁在支撑结构(例如支撑柱18)上。支撑柱18提供可移动反射层14与下固定电极(即，所说明的IMOD中的光学堆叠16的一部分)的分离，以使(例如)当可移动反射层14处于松弛位置中时在可移动反射层14与光学堆叠16之间形成间隙19。可移动反射层14还可包含可经配置以用作电极的导电层14c及支撑层14b。在此实例中，导电层14c安置在支撑层14b的远离衬底20的一个侧上，且反射子层14a安置在支撑层14b的靠近衬底20的另一侧上。在一些实施方案中，反射子层14a可导电，且可安置在支撑层14b与光学堆叠16之间。支撑层14b可包含电介质材料(例如，氮氧化硅(SiON)或二氧化硅(SiO₂))的一个或一个以上层。在一些实施方案中，支撑层14b可为层的堆叠，举例来说，例如SiO₂／SiON／SiO₂三层堆叠。反射子层14a及导电层14c中的任一者或两者可包含(例如)具有约0.5％的铜(Cu)的铝(Al)合金或另一反射金属材料。在电介质支撑层14b上方及下方采用导电层14a、14c可平衡应力并提供增强的导电性。在一些实施方案中，针对多种设计目的(例如在可移动反射层14内实现特定应力分布)，反射子层14a与导电层14c可由不同材料形成。

如图6D中所说明，一些实施方案还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区域中(例如，像素之间或柱18下方)以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示器的非作用部分反射或透射穿过显示器的非作用部分而改进显示装置的光学性质，借此增加对比率。另外，黑色掩模结构23可导电且经配置以用作电总线层。在一些实施方案中，行电极可连接到黑色掩模结构23以减小所连接的行电极的电阻。黑色掩模结构23可使用多种方法(包含沉积及图案化技术)形成。黑色掩模结构23可包含一个或一个以上层。举例来说，在一些实施方案中，黑色掩模结构23包含用作光学吸收体的钼铬(MoCr)层、二氧化硅(SiO₂)层及用作反射体及总线层的铝合金，所述层的厚度分别是在约

到

、

到

及

到

的范围中。可使用多种技术图案化一个或一个以上层，所述技术包含光刻及干式蚀刻(包含(例如)用于MoCr及SiO₂层的四氟甲烷(CF₄)及／或氧气(O₂)以及用于铝合金层的氯气(Cl₂)及／或三氯化硼(BCl₃))。在一些实施方案中，黑色掩模23可为标准量具或干涉堆叠结构。在这些干涉堆叠黑色掩模结构23中，可使用导电反射体以在每一行或列的光学堆叠16中的下固定电极之间发射或载送信号。在一些实施方案中，间隔层35可用于使吸收体层16a与黑色掩模23中的导电层大体上电隔离。

图6E展示IMOD的另一实例，其中可移动反射层14是自支撑式的。与图6D相比，图6E的实施方案并不包含支撑柱18。相反，可移动反射层14在多个位置处接触位于下面的光学堆叠16，且当跨越干涉调制器的电压不足以引起致动时，可移动反射层14的曲率提供足够的支撑以使可移动反射层14返回到图6E的未致动位置。此处为清楚起见，将可含有多个若干不同层的光学堆叠16展示为包含光学吸收体16a及电介质16b。在一些实施方案中，光学吸收体16a可用作固定电极及部分反射层两者。

在例如图6A到6E中所展示的实施方案的实施方案中，IMOD用作直视装置，其中从透明衬底20的前侧(即，与其上布置调制器的侧相对的侧)观看图像。在这些实施方案中，装置的背面部分(即，显示装置在可移动反射层14后面的任何部分，包含(例如)图6C中所说明的可变形层34)可经配置及操作而不冲击或负面影响显示装置的图像质量，这是因为反射层14光学遮蔽装置的所述部分。举例来说，在一些实施方案中，可移动反射层14后面可包含总线结构(未说明)，所述总线结构提供使调制器的光学性质与调制器的机电性质(例如电压寻址及由此寻址引起的移动)分离的能力。另外，图6A到6E的实施方案可简化例如(例如)图案化的处理。

图7展示说明干涉调制器的制造过程80的流程图的实例，且图8A到8E展示此制造过程80的对应阶段的横截面示意图的实例。在一些实施方案中，除图7中未展示的其它框之外，制造过程80还可经实施以制造(例如)图1及6中所说明的一般类型的干涉调制器。参考图1、图6及7，过程80在框82处开始，其中在衬底20上方形成光学堆叠16。图8A说明形成于衬底20上方的此光学堆叠16。衬底20可为透明衬底(例如玻璃或塑料)，其可为柔性或相对较硬且不可弯曲，且可能已遭受先前的制备过程(例如，清洗)以促进光学堆叠16的有效形成。如上文所论述，光学堆叠16可导电、部分透明且具有部分反射性，且可通过(例如)将具有所要性质的一个或一个以上层沉积到透明衬底20上而制造。在图8A中，光学堆叠16包含具有子层16a及16b的多层结构，但在一些其它实施方案中，可包含更多或更少个子层。在一些实施方案中，子层16a、16b中的一者可经配置而具有光学吸收性质及导电性质两者，例如组合导体／吸收体子层16a。另外，可将子层16a、16b中的一者或一者以上图案化为平行条状物，且可形成显示装置中的行电极。可通过掩蔽及蚀刻过程或所属领域中已知的另一合适的过程执行此图案化。在一些实施方案中，子层16a、16b中的一者可为绝缘层或电介质层，例如沉积在一个或一个以上金属层(例如，一个或一个以上反射层及／或导电层)上方的子层16b。此外，可将光学堆叠16图案化为形成显示器的行的个别及平行条状物。

过程80在框84处以在光学堆叠16上方形成牺牲层25而继续。随后移除牺牲层25(例如，在框90处)以形成腔体19，且因此在图1中所说明的所得干涉调制器12中未展示牺牲层25。图8B说明包含形成于光学堆叠16上方的牺牲层25的经部分制造的装置。在光学堆叠16上方形成牺牲层25可包含以经选择以在后续移除之后提供具有所要的设计大小的间隙或腔体19(也参见图1及8E)的厚度沉积二氟化氙(XeF₂)(可蚀刻材料)，例如钼(Mo)或非晶硅(Si)。可使用例如以下每一者的沉积技术实行牺牲材料的沉积：物理气相沉积(PVD，例如溅射)、等离子体增强型化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂。

过程80在框86处以形成支撑结构(例如，如图1、图6及8C中所说明的柱18)而继续。形成柱18可包含图案化牺牲层25以形成支撑结构孔隙，接着使用沉积方法(例如PVD、PECVD、热CVD或旋涂)将材料(例如聚合物或无机材料，例如氧化硅)沉积到孔隙中以形成柱18。在一些实施方案中，形成于牺牲层中的支撑结构孔隙可延伸穿过牺牲层25及光学堆叠16两者而到达位于下面的衬底20，以使柱18的下端如图6A中所说明而接触衬底20。替代地，如图8C中所描绘，形成于牺牲层25中的孔隙可延伸穿过牺牲层25，但不穿过光学堆叠16。举例来说，图8E说明与光学堆叠16的上表面接触的支撑柱18的下端。可通过在牺牲层25上方沉积支撑结构材料层且图案化以移除经定位远离牺牲层25中的孔隙的支撑结构材料的部分来形成柱18或其它支撑结构。如图8C中所说明，支撑结构可定位于孔隙内，但还可至少部分延伸在牺牲层25的一部分上方。如上文所描述，牺牲层25及／或支撑柱18的图案化可通过图案化及蚀刻过程执行，但还可通过替代性蚀刻方法执行。

过程80在框88处以形成可移动反射层或膜(例如图1、图6及8D中所说明的可移动层14)而继续。可通过采用例如反射层(例如，铝、铝合金)沉积的一个或一个以上沉积步骤连同一个或一个以上图案化、掩蔽及／或蚀刻步骤一起形成可移动反射层14。可移动反射层14可导电，且可被称为导电层。在一些实施方案中，可移动反射层14可包含如图8D中所展示的多个子层14a、14b、14c。在一些实施方案中，子层(例如子层14a、14c)中的一者或一者以上可包含针对其光学性质而选择的高反射子层，且另一子层14b可包含针对其机械性质而选择的机械子层。因为牺牲层25仍存在于在框88处所形成的经部分制造的干涉调制器中，所以可移动反射层14在此阶段通常不可移动。含有牺牲层25的经部分制造的IMOD在本文还可被称为“未释放”IMOD。如上文结合图1所描述，可将可移动反射层14图案化为形成显示器的列的个别及平行条状物。

过程80在框90处继续以形成腔体(例如，如图1、图6及8E中所说明的腔体19)。可通过使牺牲材料25(在框84处所沉积)暴露于蚀刻剂而形成腔体19。举例来说，可通过干式化学蚀刻，例如通过使牺牲层25暴露于气态或汽态蚀刻剂(例如从固体二氟化氙(XeF₂)得到的蒸气)达到有效移除(通常相对于包围腔体19的结构选择性地移除)所要量的材料的一段时间来移除例如钼(Mo)或非晶硅(a-Si)等可蚀刻牺牲材料。还可使用其它蚀刻方法，例如湿式蚀刻及／或等离子体蚀刻。因为牺牲层25是在框90期间移除，所以可移动反射层14在此阶段之后通常是可移动的。在移除牺牲材料25之后，所得经完全制造或经部分制造的IMOD在本文可被称为“经释放”IMOD。

本发明揭示具有改进的填充因数的机电装置。在一些实施方案中，机电装置可为包含像素阵列及在每一像素的每一隅角处锚固于光学堆叠上方的机械层的干涉装置。可在阵列的像素中提供通路以将固定电极电连接到在像素的隅角处的黑色掩模。通路可从在像素的光学非作用区域中的像素的隅角处将机械层锚固在光学堆叠上方之处偏移。相对于其中通路与用于将机械层锚固在光学堆叠上方的锚固孔重叠的设计来说，使通路偏移可减小黑色掩模的面积，且因此可在像素阵列中采用偏移通路以改进填充因数。举例来说，使通路从锚固孔偏移可减小锚固孔的大小，借此允许降低在像素隅角处的黑色掩模的面积。因此，使通路从锚固孔偏移可通过减小黑色掩模面积来增加填充因数，借此通过增加像素阵列中的光学作用面积相对于阵列的总面积的比率来改进填充因数。在一些实施方案中，仅针对一些像素(或像素的一小部分)提供通路，借此进一步改进像素阵列的填充因数。举例来说，可仅在具有最大间隙大小的像素的隅角处提供通路。

图9展示说明干涉调制器的制造过程100的流程图的实例。过程100在框102处开始。在框104中，在衬底上方形成黑色掩模。所述衬底可为(例如)包含玻璃或塑料的透明衬底。黑色掩模可包含多种材料及／或层，包含允许透过衬底观看图像的玻璃或透明聚合材料。

继续参考图9，黑色掩模结构可经配置以吸收光学非作用区域(例如像素之间的区域及／或其中机械层弯曲以改进显示装置的光学性质的像素隅角附近的区域)中的环境光或杂散光。另外，黑色掩模结构可导电，且可经配置以用作电总线层。如上文所描述，黑色掩模结构可包含多个层。

在框106中，在黑色掩模上方提供电介质层。可使用电介质层以使黑色掩模的部分与一个或一个以上后续沉积层电隔离。电介质层可为任何合适的电绝缘体，包含(例如)二氧化硅(SiO₂)、氮氧化硅(SiON)及／或原硅酸四乙酯(TEOS)。

图9中所说明的过程100在框108处继续，其中在电介质层中形成至黑色掩模的通路。所述通路可允许后续沉积层接触黑色掩模以帮助为干涉调制器阵列中的行提供(例如)电连接。如在下文将进一步描述，无需针对干涉调制器阵列的每一像素包含通路。而是，可仅为阵列的像素的一部分提供通路以有助于增加填充因数。

在框110中，在电介质层及通路上方形成光学堆叠。所述光学堆叠包含固定电极，且可使用在通路上方提供的光学堆叠部分以在固定电极与黑色掩模之间制造电连接。

图9中所说明的过程100继续到框112，其中在光学堆叠上方形成牺牲层。随后移除牺牲层以形成间隙。在光学堆叠上方形成牺牲层可包含以经选择以在后续移除之后提供具有所要的大小的间隙的厚度沉积例如钼(Mo)或非晶硅(a-Si)等氟可蚀刻材料。可沉积多个牺牲层以实现多种间隙大小。举例来说，对于IMOD阵列来说，每一间隙大小可表示不同的反射色彩。

在框114中，在牺牲层中形成从通路偏移的锚固孔。可通过移除牺牲层在像素的隅角附近的部分而形成锚固孔。如在下文将详细描述，可使用锚固孔以形成用于支撑后续沉积机械层的柱及／或允许自支撑机械层接触光学堆叠及／或另一层。在块114中形成的锚固孔未与在块110中形成的通路对准。而是，锚固孔与通路经偏移，借此允许锚固孔相对于其中通路与锚固孔重叠的方案具有较小尺寸，这是因为锚固孔无需包含额外裕度来考虑与通路对准。减小锚固孔的尺寸可帮助改进干涉调制器阵列的填充因数，这是因为减小锚固孔的大小允许降低安置在像素隅角处的光学非作用黑色掩模的面积。

图9中所说明的过程100在框116处继续以形成机械层。如先前所述，可通过采用一个或一个以上沉积步骤连同一个或一个以上图案化、掩蔽及／或蚀刻步骤一起形成机械层。

图9中所说明的过程100在框118处继续以形成腔体或间隙。可通过使牺牲材料(例如在块112处沉积的牺牲材料)暴露于蚀刻剂而形成间隙。举例来说，可通过干式化学蚀刻移除可蚀刻牺牲材料，例如钼(Mo)、钨(W)、钽(Ta)或多晶硅(poly-Si)或非晶硅(a-Si)。

在移除牺牲层之后，通常通过在固定电极与机械层之间施加电压而释放机械层，且可凭借静电力使所述机械层在致动位置与松弛位置之间移动。可在像素的隅角处将机械层锚固到在框104中形成的黑色掩模的部分上方的光学堆叠。

在框119处结束图9中所说明的过程100。所述方法的额外细节可为如下文所描述。可在所说明的序列之前、中间或之后采用许多额外步骤，但为清楚起见而省略所述额外步骤。

图10A到10R展示制造干涉调制器的方法中的各个阶段的横截面示意图的实例。在图10A中，已在衬底20上方提供黑色掩模结构23。如上文所描述，衬底20可包含多种透明材料。在提供黑色掩模结构23之前可在衬底上提供一个或一个以上层。举例来说，如图10A中所展示，在提供黑色掩模结构23之前已提供蚀刻停止层122以在图案化黑色掩模时用作蚀刻停止件。在一些实施方案中，蚀刻停止层122是具有在约

到

的范围中(例如，约

)的厚度的氧化铝层。

黑色掩模结构23可经配置以吸收光学非作用区域中(例如，像素之间)的环境光或杂散光以通过增加对比率而改进显示装置的光学性质。另外，黑色掩模结构23可导电，且可经配置以用作电总线层。

继续参考图10A，黑色掩模结构23可包含一个或一个以上层。在一些实施方案中，黑色掩模结构23包含光学吸收体层23a、电介质层23b及总线层23c。在一些实施方案中，MoCr层用作光学吸收体层23a，SiO₂层用作电介质层23b，且铝合金层用作总线层23c，其中所述层的厚度分别是在(例如)约

到

到及

到

的范围中。

图10B说明在衬底20上方提供成形结构126。成形结构126可包含缓冲氧化物层，例如二氧化硅(SiO₂)。成形结构126可具有(例如)在约

到

的范围中的厚度。成形结构126可有助于通过填充总线结构或黑色掩模结构23之间的间隙来维持跨越衬底的相对平坦的轮廓。然而，如在下文将详细描述，成形结构126可与黑色掩模结构23的一部分重叠以有助于在机械层中形成绞结。特定来说，可在成形结构126上方沉积一个或一个以上层(包含机械层)，借此实质上复制成形结构126的一个或一个以上几何特征。举例来说，如图10B中所说明，成形结构126可与黑色掩模结构23重叠以形成突出部129，突出部129可在例如机械层等后续沉积保形层中产生向上延伸波或绞结。

虽然将本文所说明的各种机电系统装置展示并描述为包含成形结构126，但所属领域的技术人员将意识到，形成如本文所述的机械层的方法可适用于缺少成形结构126的过程。

图10C说明提供间隔层或电介质层35。电介质层35可包含(例如)二氧化硅(SiO₂)、氮氧化硅(SiON)及／或原硅酸四乙酯(TEOS)。在一些实施方案中，电介质层35的厚度在约到

的范围中，然而，电介质层35可取决于所要的光学性质而具有多种厚度。如下文将参考图10E及10F进一步详细描述，可在黑色掩模结构23上(“上”在此处指代黑色掩模结构23与衬底20相对的侧)的一部分上方移除电介质层35，以允许形成用于将固定电极电连接到黑色掩模结构23的通路。

图10D说明在电介质层35上方提供色彩增强结构134。色彩增强结构134可被选择性地提供在各种像素结构上方。举例来说，在采用多个间隙高度的多色干涉调制器实施方案中，可在具有特定间隙大小的调制器上提供色彩增强结构134。在一些实施方案中，色彩增强结构134是具有范围介于约

到约

之间(例如，约)的厚度的氮氧化硅(SiON)层。可使用任何合适的技术图案化SiON层，包含(例如)采用四氟甲烷(CF₄)及／或氧气(O₂)的蚀刻过程。

在提供色彩增强结构134之前可在电介质层35上提供一个或一个以上层。举例来说，如图10D中所示，在提供色彩增强结构134之前已提供蚀刻停止层135。在一些实施方案中，蚀刻停止层135是具有在约

到

的范围中(例如，约

)的厚度的氧化铝层。

图10E说明在电介质层35中形成通路138。如在下文将详细描述，通路138可允许后续沉积层接触黑色掩模结构23。如图10E中所展示，无需在黑色掩模23的每一区域上方包含通路。而是，可在干涉调制器中周期性地放置通路以增加阵列的填充因数。

图10F及10G说明在电介质层35及通路138上方形成光学堆叠16。光学堆叠16可包含多个层。举例来说，光学堆叠16可包含固定电极层140(例如钼铬(MoCr))、透明电介质层141(例如二氧化硅(SiO₂))及蚀刻停止层142(例如氧化铝(AlO_x))，蚀刻停止层142用于在后续牺牲层蚀刻过程期间保护透明电介质层141及／或在牺牲层移除过程期间浸蚀。蚀刻停止层142可由具有部分反射性的多种材料(例如各种金属、半导体及电介质)形成。所述部分反射层可由一个或一个以上子层形成，且子层中的每一者可由单一材料或材料的组合形成。在一些实施方案中，光学堆叠16的层中的一些层或所有层(例如，包含固定电极140)被图案化为平行条状物，且可形成显示装置中的行电极。如图10F及10G中所说明，光学堆叠16的一个或一个以上层可物理及电接触黑色掩模结构23。举例来说，通路138允许固定电极140电接触黑色掩模结构23。

图10H到10J说明在光学堆叠16上方提供并图案化多个牺牲层。如在下文将论述，随后移除牺牲层以形成间隙或腔体。使用多个牺牲层可有助于形成具有大量谐振光学间隙的显示装置。举例来说，如所说明，可通过选择性地提供第一牺牲层144、第二牺牲层145及第三牺牲层146而产生各种间隙大小。此可提供约等于第一、第二及第三牺牲层144到146的厚度的总和的第一间隙大小(或“高间隙”)、约等于第二及第三牺牲层145、146的厚度的总和的第二间隙大小(或“中等间隙”)及约等于第三牺牲层146的厚度的第三间隙大小(或“低间隙”)。对于干涉调制器阵列来说，高间隙可对应于高间隙像素，中等间隙可对应于中等间隙像素，且低间隙可对应于低间隙像素。经配置具有不同间隙大小的这些像素中的每一者可产生不同的反射色彩。因此，这些像素在本文可被称为高间隙像素、中等间隙像素或低间隙像素。

在光学堆叠16上方形成第一、第二及第三牺牲层144到146可包含沉积钼(Mo)或非晶硅(a-Si)。在一些实施方案中，第一牺牲层144是具有范围介于约到约

之间(例如，约

)的厚度的钼(Mo)层，第二牺牲层145是具有范围介于约

到约

之间(例如，约

)的厚度的Mo层，且第三牺牲层146是具有范围介于约

到约

之间(例如，约)的厚度的Mo层。

虽然图10H到10J是说明其中在第一牺牲层144上方提供第二牺牲层145且在第一及第二牺牲层144、145上方提供第三牺牲层146的配置，但其它配置是可能的。举例来说，第一、第二及第三牺牲层144到146无需重叠，且可形成更多或更少个牺牲层以提供所要的间隙大小。

图10K说明图案化像素之间的牺牲层144到146。可以多种方式图案化牺牲层，包含使用例如氯气(Cl₂)及／或氧气(O₂)等蚀刻剂。如在下文将描述，在像素之间(例如在像素的隅角处)移除的牺牲层144到146的部分可产生锚固孔150，可使用锚固孔150以形成用于支撑后续沉积机械层的柱及／或有助于锚固自支撑机械层。

所说明的经部分制造的干涉调制器的锚固孔150未与通路138对准。因为锚固孔150无需包含额外裕度以考虑与通路138对准，所以相对于其中通路138与锚固孔150重叠以形成锚固通路的方案来说，此可允许锚固孔150具有较小的宽度w₁。另外，通过使通路138及锚固孔150偏移，可避免跨越像素的与锚固孔及通路错位有关的非均匀性。

此外，如图10L中所说明，在一些实施方案中，无需在黑色掩模23的每一区域上方包含通路138。而是，可在少于阵列的像素的所有者上方周期性地提供通路。通过减小锚固孔150的宽度w₁及通过减小干涉调制器阵列中的通路138的总数目，可减小黑色掩模23的总面积，借此改进填充因数。

图10L说明提供并图案化机械层的反射层14a及支撑层14b。反射层14a可为反射材料，包含(例如)铝合金。在一些实施方案中，反射层14a包含具有在约0.3重量％到1.0重量％的范围中(例如，约0.5重量％)的铜的铝铜(AlCu)。反射层14a可为任何合适的厚度，例如在约到约

的范围中(例如，约

)的厚度。

可使用支撑层14b以通过用作抗反射层而辅助光刻过程及／或帮助获得经完全制造的机械层的所要的机械柔性。在一些实施方案中，支撑层14b是具有在约

到约

的范围中(例如，约

)的厚度的氮氧化硅(SiON)层。

图10M说明在支撑层14b上方、在锚固孔150的底部上的透明电介质层141上方及在锚固孔150的侧壁上的牺牲层144到146上方提供蚀刻停止层154。蚀刻停止层154可为(例如)具有在约到约

的范围中(例如，约

)的厚度的氧化铝(AlOx)层。可采用蚀刻停止层154以保护干涉装置的层免遭后续蚀刻步骤。举例来说，如在下文将描述，当移除牺牲层144到146以释放机械层时，蚀刻停止层154可保护支撑层免遭用于移除牺牲层144到146的蚀刻剂。

图10N到10P说明提供并图案化第一支撑层160、第二支撑层161及第三支撑层162。可将第一、第二及第三支撑层160到162用于多种功能。举例来说，可使用第一、第二及第三支撑层160到162以形成支撑结构，包含柱及／或铆钉。此外，第一、第二及第三支撑层160到162可并入到机械层的全部或部分中以有助于实现对应于所要的致动电压的结构刚度及／或有助于获得自支撑机械层。

如图10P中所说明，第一支撑层160的部分160a可用作用于高间隙像素及中等间隙像素的支撑柱，而第一支撑层160的部分160b可包含在低间隙像素的机械层中。通过采用第一、第二及第三支撑层160到162以跨越不同间隙高度的像素起到多种功能，可改进干涉装置的设计的灵活性。在一些实施方案中，机械层可自支撑在特定像素上方，且可通过支撑柱或其它结构支撑在其它像素上方。

随后可移除牺牲层144到146以在干涉调制器阵列中形成各个像素。可通过将第一、第二及第三支撑层160到162选择性地包含在阵列的各个像素上方的机械层中而改变形成在牺牲层上的机械层的厚度。举例来说，第三支撑层162可提供在高间隙像素、中等间隙像素及低间隙像素上方，且第二支撑层161可提供在中等间隙像素及低间隙像素上方，且第一支撑层160可提供在低间隙像素上方。通过改变机械层跨越不同间隙高度的像素的厚度，可针对每一间隙高度实现机械层的所要的硬度，对于彩色显示应用来说，此可有助于允许针对不同大小气隙的相同像素致动电压。

可通过例如氮氧化硅(SiON)等电介质材料形成第一、第二及第三支撑层160到162。在一些实施方案中，第一、第二及第三支撑层160到162的厚度中的每一者可在约

到约

的范围中(例如，约

)。

图10Q说明提供并图案化帽盖层14c以形成完整的机械层14。帽盖层14c可保形地提供在支撑层160到162上方，且可具有类似于反射层14a的图案的图案。图案化帽盖层14c(类似于图案化反射层14a)可有助于平衡机械层14中的应力。如在下文将描述，通过平衡机械层14中的应力，可控制在移除牺牲层144到146之后机械层14的成形及曲率。此外，机械层14中的经平衡的应力可减小经释放干涉调制器的间隙高度对温度的灵敏度。

帽盖层14c可为金属材料，且可为(例如)与反射层14a相同的材料。在一些实施方案中，帽盖层14c包含具有在约0.3重量％到1.0重量％的范围中(例如，约0.5重量％)的铜的铝铜(AlCu)，且帽盖层14c的厚度经选择而在约到约

的范围中(例如，约)。

如上文所描述，机械层14可包含跨越干涉调制器阵列的不同像素的多种层。机械层14的额外细节可如下所描述。

图10R说明移除牺牲层144到146以形成第一或高间隙19a、第二或中等间隙19b及第三或低间隙19c。可在形成第一间隙19a、第二间隙19b及第三间隙19c之前采用额外步骤。举例来说，可在机械层14中形成牺牲释放孔以有助于移除牺牲层144到146。

如上文所描述，可通过使牺牲层144到146暴露于蚀刻剂而形成间隙19a到19c。可使牺牲层暴露长达有效移除(通常相对于包围间隙19a到19c的结构选择性地移除)材料的一段时间。还可使用其它选择性蚀刻方法，例如，湿式蚀刻及／或等离子体蚀刻。

蚀刻停止层154可保护第一支撑层160免遭用于移除牺牲层144到146的牺牲释放化学品影响。此可允许第一支撑层160成为原本将会被用于移除牺牲层的释放化学品蚀刻的结构材料。

电介质保护层142可保护光学堆叠16的层(例如电介质层141)免遭用于移除牺牲层144到146的牺牲释放化学品影响。包含电介质保护层142可有助于在释放期间减小或防止对光学堆叠的损害，借此改进光学性能。

第一、第二及第三间隙19a到19c可对应于以干涉方式增强不同色彩的腔体。举例来说，第一、第二及第三间隙19a到19c可具有经选择以分别以干涉方式增强(例如)蓝色、红色及绿色的高度。第一或高间隙19a可与第一或高间隙像素172a相关联，第二或中等间隙19b可与第二或中等间隙像素172b相关联，且第三或低间隙19c可与第三或低间隙像素172c相关联。

为允许大致相同的致动电压针对每一间隙大小折叠机械层，机械层14在间隙19a到19c中的每一者上方可包含不同材料、不同数目个层或不同厚度。因此，如图10R中所展示，机械层14在高间隙19a上方的部分可包含反射层14a、支撑层14b、蚀刻停止层154、第三支撑层162及帽盖层14c，而机械层14在中等间隙19b上方的部分可进一步包含第二支撑层161。类似地，与机械层14在高间隙19a上方的部分相比，机械层14在低间隙19c上方的部分可进一步包含第一支撑层160及第二支撑层161。

如上文所描述，第一、第二及第三支撑层160到162可跨越干涉调制器阵列的不同像素起到不同功能。举例来说，第一支撑层160可用于将机械层14支撑在高间隙及中等间隙像素上方，且用于增加低间隙像素的结构刚度。替代地，第二支撑层161可用于将机械层14支撑在高间隙像素上方，且用于增加中等间隙像素的结构刚度，且第三支撑层162可用于增加低间隙像素、中等间隙像素及高间隙像素的结构刚度。因此，第一支撑层160的第一部分160a用作用于将机械层14支撑在高间隙及中等间隙19a、19b上方的柱，而第一支撑层160的第二部分160b包含在低间隙19c上方的机械层14中。使用多个支撑层允许大致相同的致动电压针对每一间隙大小折叠机械层。

在移除牺牲层144到146之后，机械层14可经移位而与衬底相距发射高度(launchheight)，且此时可因多种原因(例如残余机械应力)而改变形状或曲率。如上文所描述，帽盖层14c可与反射层14a一起使用以有助于在释放机械层时平衡机械层中的应力。因此，帽盖层14c可具有经选择以有助于在移除牺牲层144到146之后调谐机械层的发射及曲率的厚度、成分及／或应力。另外，在成形结构126上方且尤其在图10B的突出部129上方提供机械层14，在机械层14中形成绞结171。可通过改变成形结构126的厚度来控制绞结171的几何特征，借此控制机械层14中的应力。控制发射高度可容许选择特定间隙大小(从制造及光学性能角度来看是所要的间隙大小)所需的牺牲层厚度。

如上文所描述，图10K的锚固孔150未与通路138对准。因此，如图10R中所示，机械层14是在从通路138偏移的点处锚固到黑色掩模23上方的光学堆叠16。如上文所描述，相对于其中机械层14是在与通路所定位的区域相同的区域中锚固到黑色掩模23上方的设计来说，在从通路138偏移的点处锚固机械层14可允许黑色掩模23更小。举例来说，通过使通路138从用于锚固机械层14的锚固孔偏移，锚固孔的大小无需具有增加的面积以考虑与通路138的工艺对准。另外，通过使通路138从用于紧固机械层14的锚固孔偏移，可避免跨越像素的与锚固孔及通路错位有关的非均匀性。因此，通过使通路138从锚固孔偏移，可改进干涉调制器阵列的填充因数。

此外，如图10R中所说明，通路138无需包含在每一像素中。而是，可在少于阵列的像素的所有者上方提供通路。举例来说，如图10R中所展示，在高间隙像素172a的隅角123附近已包含通路138。此外，在中等间隙像素172b或低间隙像素172c的隅角处未包含通路。通过对少于阵列的像素的所有者提供通路，可减小干涉调制器阵列中的通路的总数目，继而可减小黑色掩模23的总面积。因为黑色掩模23光学不透明，所以减小黑色掩模23的总面积改进像素阵列的填充因数。

如图10R中所说明，黑色掩模23具有大于用于支撑机械层14的结构的占据面积的占据面积。举例来说，第一支撑层160的第一部分160a操作为用于机械层14的与高间隙像素172a相关联的部分的支撑柱，且在高间隙像素172a的隅角123处具有小于黑色掩模23的宽度的宽度。黑色掩模23围绕机械层的锚固区域的额外宽度可在致动期间掩蔽机械层14的弯曲部分。举例来说，当致动机械层14时，虽然机械层14的大部分可在平面中对准且可与光学堆叠16接触，但机械层14的一部分(例如，沿着像素的边缘)可不与光学堆叠16接触，且因此可在未提供额外黑色掩模的情况下以干涉方式产生不需要的色彩。可针对具有较大间隙高度的像素增加在致动期间未与光学堆叠16接触的机械层14的部分。举例来说，高间隙像素172a的弯曲区域可大于低间隙像素172c的弯曲区域，这是因为间隙19a大于间隙19c。

在一些实施方案中，例如通路138等通路被包含在像素的具有最大间隙大小的一个或一个以上隅角处。在像素的具有最大间隙大小的隅角附近定位通路138可为有利的，这是因为高间隙像素在致动状态中可具有较大弯曲区域，且因此相对于中等间隙像素及低间隙像素而在像素隅角处可具有较大光学非作用区域。因此，在一些实施方案中，黑色掩模在高间隙子像素的隅角处可较大以考虑较大弯曲区域并为通路提供空间。然而，因为无需针对阵列的每一像素包含通路，所以可减小黑色掩模23的总面积，且可改进干涉调制器阵列的填充因数。

通路(例如通路138)可具有多种形状及大小。举例来说，通路可成形为圆形、椭圆形、八边形及／或任何其它合适形状。通路的大小可随工艺而变化。在一些实施方案中，每一通路138具有在约1.5μm到约3.0μm的范围中(例如，约2.4μm)的最大宽度。通路的额外细节可如下文所描述。

图11A到11C展示各种干涉调制器阵列的平面图示意图的实例。在图11A中，说明干涉调制器阵列180。干涉调制器阵列180包含多个不同间隙大小的像素，包含第一间隙或高间隙像素174a、第二间隙或中等间隙像素174b及第三间隙或低间隙像素174c。高、中等及低间隙像素174a到174c可类似于图10R的高、中等及低间隙像素172a到172c。然而，高、中等及低间隙像素174a到174c无需与高、中等及低间隙像素172a到172c相同。

如图11A中所展示，在高、中等及低间隙像素174a到174c的每一隅角处将导电黑色掩模安置在衬底上。虽然图11A中未说明，但已在黑色掩模上方提供电介质层，且已在电介质层上方提供包含固定电极的光学堆叠。使用通路138以使光学堆叠的固定电极电接触到黑色掩模23的各个部分。

在光学堆叠上方定位机械层14以界定高、中等及低间隙像素174a到174c之间隙高度。机械层14是在高、中等及低像素174a到174c的隅角中的每一者处锚固到黑色掩模23上方。举例来说，高间隙像素174a包含四个隅角123a到123d，且机械层分别在四个隅角123a、123b、123c及123d中的每一者处的锚固孔150a、150b、150c及150d处锚固到光学堆叠上方。如上文所描述，可以多种方式将机械层14锚固在黑色掩模上方。

对于阵列180的每一像素来说，包围每一像素的每一隅角的黑色掩模23的面积无需相同。而是，对于具有相对较大间隙的像素(例如最大间隙大小的像素)来说，黑色掩模在像素隅角处的面积可较大，以考虑在致动期间增加的机械层弯曲。举例来说，黑色掩模在高间隙像素174a的隅角123a到123d中的每一者处的面积大于黑色掩模在中等间隙像素174b的隅角123e处的面积及黑色掩模在低间隙像素174c的隅角123f处的面积。如图11A中所展示，黑色掩模在高间隙像素174a的隅角123a处的增加部分或凸起可用于提供通路138。

继续参考图11A，在一些实施方案中，通路138定位在邻近于中等间隙像素的高间隙像素174a的隅角处。然而，如下文将参考图11B及11C所描述，可在其它位置中及／或高间隙像素的多个隅角处提供通路138。

沿着从锚固孔的中心到像素的中心的线到达黑色掩模的边缘的距离可取决于像素的间隙高度而变化。举例来说，从黑色掩模的边缘沿着线到达高间隙像素的锚固孔的中心的距离d₁可在约10μm到约12μm的范围中，而从黑色掩模的边缘沿着线到达低间隙或中等间隙像素的锚固孔的中心的距离d₂可在约7μm到约9μm的范围中。

继续参考图11A，除在像素隅角处提供黑色掩模23之外，还可在像素的其它区域中(例如沿着像素边缘)包含黑色掩模23。还可使用沿着像素的边缘的黑色掩模区域以沿着行或列提供电连接，且可包含沿着每一像素的一个或一个以上边缘的断裂以提供所要的电连接性。举例来说，黑色掩模23包含沿着邻接高间隙像素174a与低间隙像素174c的边缘的断裂。在一些实施方案中，断裂具有在约2μm到约3μm的范围中的长度。

如上文所描述，干涉装置阵列180包含从用于紧固机械层14的锚固孔或其它结构偏移的通路。举例来说，高间隙像素174a的隅角123a处的通路138从锚固孔150a偏移。在一些实施方案中，从通路的中心到机械层所紧固到的锚固孔的中心的距离的范围介于约6μm到约8μm之间。

当从上方观看时，相对于其中通路与锚固孔重叠以形成锚固通路的方案来说，使通路138及锚固孔偏移可允许锚固孔具有较小的面积。举例来说，锚固孔150a无需包含额外裕度以考虑与安置在高间隙像素174a的隅角123a处的通路138对准。在一些实施方案中，采用圆形通路及圆形锚固孔，锚固孔150a的半径在约4μm到约7μm的范围中，且通路138的半径在约2μm到约4μm的范围中。

在图11A中，可在每一高间隙像素的一个隅角处提供通路。举例来说，高间隙像素174a在第一隅角123a处包含通路138，但在高间隙像素174a的第二、第三及第四隅角123b到123d处并不包含通路。

图11B说明根据另一实施方案的干涉调制器阵列182。图11B的干涉调制器阵列182类似于图11A的干涉调制器阵列180，只是干涉调制器阵列182在每一高间隙像素的两个隅角处包含通路。举例来说，高间隙像素174a在第一隅角123a及第二隅角123b处包含通路138，但在高间隙像素174a的第三隅角123c及第四隅角123d处并不包含通路。

图11C说明根据又另一实施方案的干涉调制器阵列184。图11C的干涉调制器阵列184类似于图11A的干涉调制器阵列180，只是干涉调制器阵列184在每一高间隙像素的四个隅角处包含通路。举例来说，高间隙像素174a在第一、第二、第三及第四隅角123a到123d处包含通路138。所属领域的技术人员应了解，除了图11A到11C中所说明的通路138的配置之外，通路138的其它配置也是可能的，其它配置包含(例如)每一高间隙像素具有三个通路的配置、其中高间隙像素及中等间隙像素两者均包含通路的配置及／或任何其它合适的配置。

图12展示说明干涉调制器的制造过程190的流程图的实例。过程190在框191处开始。在框192中，在衬底上方形成黑色掩模。衬底可为(例如)透明衬底，且黑色掩模结构可导电，且经配置以吸收光学非作用像素区域中的环境光或杂散光。黑色掩模可掩蔽干涉调制器的像素阵列中的每一像素的每一隅角。黑色掩模的额外细节可如上文所描述。

在框193中，在黑色掩模上方提供电介质层。可使用电介质层以使黑色掩模与一个或一个以上后续沉积层电隔离。电介质层可为任何合适的电绝缘体，包含(例如)二氧化硅(SiO₂)、氮氧化硅(SiON)及／或原硅酸四乙酯(TEOS)。电介质层的额外细节可如先前所描述。

图12中所说明的过程190在框194处继续，其中在电介质层上方形成光学堆叠。如上文所描述，干涉调制器的光学堆叠可导电、部分透明且部分具有反射性，且可包含用于为干涉调制器装置提供静电操作的固定电极。

在框195中，在光学堆叠上方形成机械层。形成机械层可包含：提供牺牲层；在牺牲层上方沉积一个或一个以上层；以及移除牺牲层以释放机械层。

继续参考图12，过程190在框196处继续，其中在阵列的每一像素的每一隅角处将机械层锚固到光学堆叠上方。举例来说，可在像素的隅角处形成支撑柱，且可使用支撑柱以在像素的隅角处将机械层锚固到光学堆叠上方。然而，如上文所描述，可以其它方式锚固机械层。

在框198中，在阵列的像素中提供导电通路。导电通路在电介质层中，且将固定电极电连接到黑色掩模。所述通路安置在像素的隅角处，且从在像素的光学非作用区域中将机械层锚固在光学堆叠上方之处偏移。相比于其中通路与机械层的锚固区域重叠的设计来说，使通路相对于在像素的隅角处锚固机械层的位置偏移可允许黑色掩模较小。偏移通路的额外细节可如先前所描述。所述方法在框199处结束。

图13A展示干涉调制器阵列200的平面图示意图的实例。所说明的干涉装置阵列200包含第一或高间隙像素202a、第二或中等间隙像素202b、第三或低间隙像素202c、机械层14、黑色掩模23、锚固孔150及通路138。

虽然为改进图式清晰度而未进行说明，但已在黑色掩模23上方提供电介质层，且已在电介质层上方提供包含固定电极的光学堆叠。通路138用于将光学堆叠的固定电极电接触到黑色掩模23的各个部分。

黑色掩模23安置在每一像素的隅角处且沿着像素边缘的部分。黑色掩模23可用于沿着行或列提供电连接，且可包含沿着每一像素的一个或一个以上边缘的断裂以提供所要的电连接性。举例来说，黑色掩模23包含沿着邻接高间隙像素202a及中等间隙像素202b的边缘的断裂。在一些实施方案中，断裂具有在约2μm到约4μm的范围中的长度d₃。

与图11A到11C的像素阵列相比，图13A的像素阵列200包含沿着像素的边缘安置的通路。举例来说，已沿着邻接中等间隙像素202b的高间隙像素202a的边缘而在高间隙像素202a中的黑色掩模23的通道204中安置通路138。如图13A中所展示，在此实施方案中，在像素隅角处无需包含通路。而是，可沿着像素的边缘包含通路138，且通路138可在朝着像素的中心的方向上从像素的边缘偏移。以此方式沿着像素的边缘(而非在像素隅角处)提供通路138可有助于通过减小用于掩蔽像素隅角的黑色掩模的面积而改进干涉装置的填充因数。

如图13A中所展示，并非所有像素边缘都需要包含通路。举例来说，如图13A中所展示，可仅在高间隙像素中提供通路。在一些实施方案中，通路沿着邻接中等间隙像素的高间隙像素的边缘而包含在高间隙像素中。

通路138可安置在沿着像素边缘延伸的黑色掩模的通道中，且包含通路138的通道侧可包含包围通路138的占据面积的黑色掩模块或凸起203。通过在黑色掩模通道中包含凸起203，通路138可变得对工艺变动更具有稳健性。举例来说，黑色掩模凸起203可减小包围每一通路138的区域的拓扑变动，借此减小与在通路上方沉积保形层有关的制造误差。如图13A中所展示，通路及凸起可安置在高间隙像素中。因为高间隙像素可促成的反射率小于低间隙及中等间隙像素，所以相对于在中等间隙及／或低间隙像素中具有凸起的设计来说，在高间隙像素中提供凸起可对亮度产生较小的影响。

在一些实施方案(例如图13A中所说明的实施方案)中，通路138定位在沿着高间隙像素202a的像素边缘的长度的约一半长度处。然而，可在沿着像素的边缘的其它位置中提供通路138。在一些实施方案中，通路138定位于沿着像素边缘的长度的约1／3到约2／3之间。

图13B展示图13A的干涉调制器阵列沿着线13B-13B截取的横截面示意图的实例。所述横截面包含高间隙像素202a、中等间隙像素202b、衬底20、黑色掩模通道204、黑色掩模凸起203、通路138、蚀刻停止层122、成形结构126、电介质层35、色彩增强结构134、蚀刻停止层135、光学堆叠16、高间隙19a及中等间隙19b、反射层14a、支撑层14b、蚀刻停止层154、第二及第三支撑层161、162以及帽盖层14c。高间隙及中等间隙像素202a、202b的额外细节可类似于先前描述的细节。

在一些实施方案中，黑色掩模从凸起203的边缘到邻近于中等间隙像素202b的高间隙像素202a的边缘的宽度d₄在约3μm到约4μm的范围中，且在不具有凸起203的黑色掩模的区域中，从黑色掩模的边缘到相同像素边缘的宽度d₅在约2μm到约3μm的范围中。凸起203可具有任何合适的面积。在其中凸起是圆形的一部分的实施方案中，凸起的半径在约3μm到约5μm的范围中。

从通路138的边缘到黑色掩模凸起203的边缘的距离d₆可经选择以减小包围通路138的区域的拓扑变动。举例来说，通路138可引起后续沉积保形层(例如从光学堆叠16到帽盖14c层的层)的拓扑变化。通过增加距离d₆，可减小拓扑的变动。在一些实施方案中，距离d₆经选择而在约2μm到约3μm的范围中。通路138可在朝着像素的中心的方向上从像素的边缘偏移任何合适的距离。在一些实施方案中，从通路138的中心到邻接中等间隙像素202b的高间隙像素202a的边缘的距离d₇在约1μm到约3μm的范围中。

图14展示说明干涉调制器的制造过程210的流程图的实例。过程210在框211处开始。在框212中，在衬底上方形成黑色掩模。衬底可为(例如)透明衬底，且黑色掩模结构可经配置以吸收光学非作用区域(例如像素之间的区域)中的环境光或杂散光且可导电。黑色掩模可掩蔽干涉调制器的像素阵列中每一像素的每一隅角及至少一个边缘区域。黑色掩模的额外细节可如先前所述。

在框214中，在黑色掩模上方提供电介质层。可使用电介质层以使黑色掩模与一个或一个以上后续沉积层电隔离。电介质层可为任何合适的电绝缘体，包含(例如)二氧化硅(SiO₂)、氮氧化硅(SiON)及原硅酸四乙酯(TEOS)。电介质层的额外细节可如先前所描述。

继续参考图14，过程210在框216处继续，其中在电介质层上方形成光学堆叠。如上文所描述，干涉调制器的光学堆叠可导电、部分透明且部分具有反射性，且可包含用于为干涉调制器装置提供静电操作的固定电极。

在框218中，在光学堆叠上方形成机械层。形成机械层可包含：提供牺牲层；在牺牲层上方沉积一个或一个以上层；以及移除牺牲层并释放机械层。

图14中所说明的过程210在框220处继续，其中在阵列的每一像素的每一隅角处将机械层锚固到光学堆叠上方。举例来说，如上文所描述，支撑柱可形成于像素的隅角处，且可用于在像素的隅角处将机械层锚固于光学堆叠上方，及／或机械层可为自支撑式的。

在框222中，在阵列的像素中提供通路。通路安置在电介质层中且将固定电极电连接到黑色掩模。通路沿着像素的边缘安置且在朝着像素的中心的方向上从像素的边缘偏移。在一些实施方案中，通路形成于从像素的隅角沿着像素的边缘延伸到像素的另一隅角的黑色掩模的通道中，且通道的侧包含包围通路的占据面积的凸起。通过在黑色掩模通道的侧上包含包围通路的占据面积的凸起，通路可变得对工艺变动更具有稳健性。举例来说，凸起可减小包围通路的区域的拓扑变动，借此减小与在通路上方沉积保形层有关的制造误差。凸起可为任何合适的形状，包含(例如)圆形、六边形、八边形、矩形或梯形的一部分。在一些实施方案中，凸起可包含在通道的两侧上。所述方法在框223处结束。

图15A及15B展示说明包含多个干涉调制器的显示装置40的系统框图的实例。显示装置40可为(例如)蜂窝电话或移动电话。然而，显示装置40的相同组件或其稍微的变动还说明各种类型的显示装置，例如电视机、电子阅读器及便携式媒体播放器。

显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由多种制造过程中的任一者形成，包含注射模制及真空成形。此外，外壳41可由多种材料中的任一材料制成，包含(但不限于)：塑料、金属、玻璃、橡胶及陶瓷，或其组合。外壳41可包含可移除部分(未展示)，可移除部分可与不同色彩或含有不同标志、图像或符号的其它可移除部分互换。

如本文所描述，显示器30可为多种显示器中的任一者，包含双稳态显示器或模拟显示器。显示器30还可经配置以包含平板显示器(例如等离子体、EL、OLED、STN LCD或TFT LCD)或非平板显示器(例如CRT或其它显像管装置)。此外，如本文所描述，显示器30可包含干涉调制器显示器。

图15B中示意性说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分围封在外壳41中的额外组件。举例来说，显示装置40包含网络接口27，网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如，对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28及阵列驱动器22，阵列驱动器22继而耦合到显示阵列30。电力供应器50可基于特定显示装置40设计而将电力提供到所有组件。

网络接口27包含天线43及收发器47，以使显示装置40可经由网络与一个或一个以上装置通信。网络接口27还可具有一些处理能力以减轻(例如)处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中，天线43根据IEEE16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE802.11标准(包含IEEE802.11a、b、g或n)发射及接收射频(RF)信号。在一些其它实施方案中，天线43根据蓝牙(BLUETOOTH)标准发射及接收RF信号。在蜂窝电话的情况中，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM／通用分组无线电业务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽带CDMA(W-CDMA)、演进型数据最优化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO RevB、高速封包存取(HSPA)、高速下行链路封包存取(HSDPA)、高速上行链路封包存取(HSUPA)、演进型高速封包存取(HSPA+)、长期演进技术(LTE)、AMPS或用于在无线网络(例如利用3G或4G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号，以使处理器21可接收并进一步操纵所述信号。收发器47还可处理从处理器21接收的信号，以使信号可经由天线43从显示装置40发射。

在一些实施方案中，收发器47可由接收器替代。此外，网络接口27可由可存储或产生待发送到处理器21的图像数据的图像源替代。处理器21可控制显示装置40的整体操作。处理器21接收数据(例如来自网络接口27或图像源的压缩图像数据)并将数据处理成原始图像数据或易于处理成原始图像数据的格式。处理器21可将经处理的数据发送到驱动器控制器29或帧缓冲器28以进行存储。原始数据通常指代识别图像内的每一位置处的图像特性的信息。举例来说，此类图像特性可包含色彩、饱和度及灰阶度。

处理器21可包含用于控制显示装置40的操作的微控制器、CPU或逻辑单元。调节硬件52可包含用于将信号发射到扬声器45及用于从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件，或可并入处理器21或其它组件内。

驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地重新格式化原始图像数据以供高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流，以使其具有适合跨越显示阵列30进行扫描的时序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。虽然驱动器控制器29(例如LCD控制器)通常是作为独立的集成电路(IC)而与系统处理器21相关联，但此类控制器可以许多方式实施。举例来说，控制器可作为硬件嵌入在处理器21中、作为软件嵌入在处理器21中或与阵列驱动器22完全集成在硬件中。

阵列驱动器22可从驱动器控制器29接收经格式化的信息，且可将视频数据重新格式化成波形的平行集合，所述波形被每秒多次地施加到来自显示器的x-y像素矩阵的数百且有时数千个(或更多)引线。

在一些实施方案中，驱动器控制器29、阵列驱动器22及显示阵列30适合用于本文描述的任何类型的显示器。举例来说，驱动器控制器29可为常规的显示控制器或双稳态显示控制器(例如，IMOD控制器)。另外，阵列驱动器22可为常规的驱动器或双稳态显示驱动器(例如，IMOD显示驱动器)。此外，显示阵列30可为常规的显示阵列或双稳态显示阵列(例如，包含IMOD阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此实施方案常见于高度集成的系统(例如蜂窝电话、手表及其它小面积显示器)中。

在一些实施方案中，输入装置48可经配置以容许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如QWERTY键盘或电话小键盘)、按钮、转换器、摇杆、触敏屏幕或压敏膜或热敏膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中，通过麦克风46的话音命令可用于控制显示装置40的操作。

电力供应器50可包含如所属领域中熟知的多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如镍镉电池或锂离子电池。电力供应器50还可为可再生能源、电容器或太阳能电池(包含塑料太阳能电池或太阳能电池漆)。电力供应器50还可经配置以从壁式插座接收电力。

在一些实施方案中，控制可编程性驻留在可定位于电子显示系统中的若干位置中的驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留在阵列驱动器22中。可在任何数目个硬件及／或软件组件中且在各种配置中实施上述最优化。

结合本文揭示的实施方案进行描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。已在功能性方面大体上描述且在上述各种说明性组件、块、模块、电路及步骤中说明硬件与软件的可互换性。在硬件还是软件中实施此功能性取决于特定应用及强加在整个系统上的设计约束。

可使用以下各者实施或执行用于实施结合本文揭示的方面描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或经设计以执行本文描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此配置。在一些实施方案中，可通过专用于给定功能的电路执行特定步骤及方法。

在一个或一个以上方面中，可在硬件、数字电子电路、计算机软件、固件中实施所描述的功能，包含本说明书中揭示的结构及其结构等效物或其任何组合。本说明书中描述的标的物的实施方案还可实施为在计算机存储媒体上进行编码以通过数据处理设备而执行或控制数据处理设备的操作的一个或一个以上计算机程序(即，计算机程序指令的一个或一个以上模块)。

所属领域的技术人员可易于明白对本发明中描述的实施方案的各种修改，且在不脱离本发明的精神或范围的情况下，本文定义的一股原理可应用于其它实施方案。因此，权利要求书无意受限于本文展示的实施方案，而应符合与本文所揭示的本发明、原理及新颖特征一致的最广范围。字词“示范性”在本文中专用于意指“用作实例、例子或说明”。在本文中描述为“示范性”或提供为实例的任何实施方案无需理解为比其它实施方案较佳或有利。另外，所属领域的技术人员将易于了解，术语“上”及“下”有时是为便于描述图形且指示对应于适当定向的页面上的图形的定向的相对位置而使用，且可能不反映如所实施的IMOD的适当定向。

本说明书中在单独实施方案的背景下描述的特定特征还可在单一实施方案中组合实施。相反，在单一实施方案的背景下描述的各种特征还可在多个实施方案中单独实施或以任何合适的子组合实施。此外，虽然上文可将特征描述为以特定组合起作用且甚至最初如此主张，但在一些情况中，来自所主张的组合的一个或一个以上特征可从组合中去除，且所主张的组合可针对子组合或子组合的变体。

类似地，虽然在图式中以特定次序描绘操作，但此不应理解为需要以所展示的特定次序或以顺序次序执行此类操作，或执行所有经说明的操作以实现所要结果。此外，图式可以流程图的形式示意性地描绘一个或一个以上示范性过程。然而，未描绘的其它操作可并入经示意性说明的示范性过程中。举例来说，可在经说明的操作的任一者之前、之后、同时或之间执行一个或一个以上额外操作。在某些境况中，多重任务处理及并行处理可为有利的。此外，在上述实施方案中的各种系统组件的分离不应理解为在所有实施方案中都需要此分离，且应理解为所描述的程序组件及系统通常可一起集成在单一软件产品中或封装到多个软件产品中。另外，其它实施方案在所附权利要求书的范围内。在一些情况中，权利要求书中叙述的动作可以不同次序执行且仍实现所要结果。

Claims (28)

1.一种装置，其包括：

像素阵列，每一像素具有：

衬底；

导电黑色掩模，其安置在所述衬底上并在所述像素的四个隅角中的每一者处且沿着所述像素的至少一个边缘区域掩蔽所述像素的光学非作用部分；

电介质层，其安置在所述黑色掩模上方；

光学堆叠，其安置在所述电介质层上方，所述光学堆叠包含固定电极；以及

机械层，其定位在所述光学堆叠上方且在所述机械层与所述光学堆叠之间界定腔体，所述机械层可穿过所述腔体而在致动位置与松弛位置之间移动，所述机械层在所述像素的每一隅角处锚固在所述光学堆叠上方，

其中所述像素阵列包含第一像素，所述第一像素具有在所述电介质层中将所述固定电极电连接到所述黑色掩模的导电通路，所述导电通路安置在所述第一像素的光学非作用区域中沿着所述第一像素的边缘的位置中，且其中所述导电通路的位置经间隔而在朝着所述第一像素的中心的方向上从所述第一像素的所述边缘偏移。

2.根据权利要求1所述的装置，其中所述像素阵列进一步包含沿着所述第一像素的所述边缘邻近于所述第一像素的第二像素，其中所述第二像素并不包含在所述电介质层中用于将所述固定电极电连接到所述黑色掩模的通路。

3.根据权利要求2所述的装置，其中所述第一像素的腔体的高度大于所述第二像素的腔体的高度。

4.根据权利要求3所述的装置，其中所述第一像素是高间隙像素且所述第二像素是中等间隙像素，且其中所述像素阵列进一步包含在所述高间隙像素的与所述中等间隙像素相对的侧上邻近于所述高间隙像素的低间隙像素，且其中所述低间隙像素并不包含所述电介质层中用于将所述固定电极电连接到所述黑色掩模的通路。

5.根据权利要求3所述的装置，其中所述黑色掩模包含沿着所述第一像素的所述边缘从所述像素的隅角延伸到所述通路的通道。

6.根据权利要求5所述的装置，其中所述通道包含包围所述通路的占据面积的凸起。

7.根据权利要求6所述的装置，其中所述黑色掩模的所述通道的包含所述凸起的部分具有从所述凸起的边缘到所述像素的所述边缘介于约3μm到约4.5μm之间的宽度。

8.根据权利要求7所述的装置，其中所述黑色掩模的所述第一通道的不包含所述凸起的部分具有从所述黑色掩模的所述通道的边缘到所述像素的所述边缘介于约2μm到约3μm之间的宽度。

9.根据权利要求3所述的装置，其中从所述通路的中心到所述第一像素的所述边缘的距离介于约1μm到约3μm之间。

10.根据权利要求8所述的装置，其中所述黑色掩模包含光学吸收体层、电介质层及导电总线层中的至少一者。

11.根据权利要求10所述的装置，其中所述通路是所述电介质层中用于将所述黑色掩模的所述导电总线层电连接到所述光学堆叠的所述固定电极的开口。

12.根据权利要求11所述的装置，其进一步包括经配置以施加偏压电压的偏压电路，其中当施加所述偏压电压时，所述机械层的至少一部分实质上平行于所述衬底。

13.根据权利要求1所述的装置，其进一步包括：

显示器；

处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；以及

存储器装置，其经配置以与所述处理器通信。

14.根据权利要求13所述的装置，其进一步包括：

驱动器电路，其经配置以将至少一个信号发送到所述显示器；以及

控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。

15.根据权利要求14所述的装置，其进一步包括经配置以将所述图像数据发送到所述处理器的图像源模块。

16.一种形成具有多个像素的显示装置的方法，其包括：

在衬底上沉积导电黑色掩模，所述黑色掩模在每一像素的四个隅角中的每一者处且沿着每一像素的至少一个边缘区域掩蔽所述像素的光学非作用部分；

在所述黑色掩模上方沉积电介质层；

在所述电介质层上方沉积光学堆叠，所述光学堆叠包含固定电极；

在所述光学堆叠上方沉积机械层，所述机械层在所述机械层与所述光学堆叠之间界定腔体；

在每一像素的每一隅角处将所述机械层锚固在所述光学堆叠上方；以及

在所述装置的第一像素中提供导电通路，所述通路安置在所述电介质层中且将所述固定电极电连接到所述黑色掩模，所述通路安置在所述第一像素的光学非作用区域中沿着所述第一像素的边缘的位置中，且其中所述导电通路的所述位置经间隔而在朝着所述第一像素的中心的方向上从所述第一像素的所述边缘偏移。

17.根据权利要求16所述的方法，其进一步包括：在沉积所述机械层之前沉积牺牲层；以及在沉积所述机械层之后移除所述牺牲层以形成所述腔体，其中所述牺牲层具有经选择以界定所述腔体的高度的厚度。

18.根据权利要求17所述的方法，其进一步包括在所述牺牲层中在所述第一像素的每一隅角处形成锚固孔，每一锚固孔界定在所述第一像素的每一隅角处将所述机械层锚固在所述光学堆叠上方的位置。

19.根据权利要求18所述的方法，其进一步包括在每一锚固孔中形成支撑柱以支撑所述机械层。

20.根据权利要求16所述的方法，其中沉积所述黑色掩模进一步包含沉积沿着所述第一像素的所述边缘从所述像素的隅角延伸到所述通路的所述黑色掩模的通道。

21.根据权利要求20所述的方法，其中沉积所述黑色掩模进一步包含在所述通道中形成包围所述通路的占据面积的凸起。

22.根据权利要求16所述的方法，其中所述第一像素是高间隙像素，且其中所述多个像素进一步包含沿着所述第一像素的所述边缘邻近于所述第一像素的中等间隙像素，且其中所述多个像素进一步包含邻近于所述第一像素且与所述中等间隙像素相对的低间隙像素，其中所述中等间隙及低间隙像素并不包含所述电介质层中用于将所述固定电极电连接到所述黑色掩模的通路。

23.根据权利要求16所述的方法，其进一步包括在所述机械层的面对所述腔体的表面上形成反射层，所述反射层及所述光学堆叠形成干涉腔体。

24.根据权利要求23所述的方法，其进一步包括将偏压电压施加到所述光学堆叠，以使所述机械层的至少一部分实质上平行于所述衬底。

25.一种机电装置，其包括：

多个像素，每一像素包含：

衬底；

用于吸收光的装置，其安置在所述衬底上且在所述像素的四个隅角中的每一者处且沿着所述像素的至少一个边缘区域掩蔽所述像素的光学非作用部分；

电介质层，其安置在所述光吸收装置上方；

光学堆叠，其安置在所述电介质层上方，所述光学堆叠包含固定电极；以及

机械层，其定位于所述光学堆叠上方以在所述机械层与所述光学堆叠之间界定腔体，所述机械层可穿过所述腔体而在致动位置与松弛位置之间移动，所述机械层在所述像素的每一隅角处锚固在所述光学堆叠上方，

其中所述像素阵列包含第一像素，所述第一像素具有在所述电介质层中用于将所述固定电极电连接到所述光吸收装置的装置，所述连接装置安置在所述第一像素的光学非作用区域中沿着所述第一像素的边缘的位置中，且其中所述连接装置的所述位置经间隔而在朝着所述第一像素的中心的方向上从所述第一像素的所述边缘偏移。

26.根据权利要求25所述的机电装置，其中所述光吸收装置包含沿着所述第一像素的所述边缘从所述像素的隅角延伸到所述连接装置的通道。

27.根据权利要求26所述的机电装置，其中所述通道包含包围所述连接装置的占据面积的凸起。

28.根据权利要求25所述的机电装置，其中所述第一像素是高间隙像素，且其中所述多个像素进一步包含沿着所述第一像素的所述边缘邻近于所述第一像素的中等间隙像素，且其中所述多个像素进一步包含邻近所述第一像素且与所述中等间隙像素相对的低间隙像素，其中所述中等间隙及低间隙像素并不包含所述电介质层中用于将所述固定电极电连接到所述黑色掩模的装置。

Images