JP2014514597A - 単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法 - Google Patents

単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法 Download PDF

Info

Publication number
JP2014514597A
JP2014514597A JP2013558047A JP2013558047A JP2014514597A JP 2014514597 A JP2014514597 A JP 2014514597A JP 2013558047 A JP2013558047 A JP 2013558047A JP 2013558047 A JP2013558047 A JP 2013558047A JP 2014514597 A JP2014514597 A JP 2014514597A
Authority
JP
Japan
Prior art keywords
inductor
voltage
disconnecting
outputs
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013558047A
Other languages
English (en)
Inventor
ファン・リール、ビルヘルム・ヨハネ・ロベルトゥス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm MEMS Technologies Inc
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of JP2014514597A publication Critical patent/JP2014514597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本開示は、電源の正電圧と負電圧とを供給するための、コンピュータ記憶媒体上に符号化されたコンピュータプログラムを含む、システム、方法および装置を提供する。一態様では、電源は、ソーススイッチを介して電圧ソースに結合され、第１の複数の出力スイッチを介してそれぞれの複数の負の出力に結合された第１の端部と、接地スイッチを介して接地電位に結合され、第２の複数の出力スイッチを介してそれぞれの複数の正の出力に結合された第２の端部とを有する、インダクタと、複数の構成のうちの少なくとも１つにスイッチを構成するように適合されたコントローラとを含む。

Description

本開示は、干渉変調器などの電気機械システムを駆動するための方法およびシステムに関する。
電気機械システムは、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、光学的構成要素（たとえば、ミラー）と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ：microelectromechanical system）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：nanoelectromechanical system）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／あるいは、基板および／または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。
１つのタイプの電気機械システムデバイスは干渉変調器（ＩＭＯＤ：interferometric modulator）と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび／または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。
本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様が、単独で、本明細書で開示する望ましい属性を担当するとは限らない。
本開示で説明する主題の１つの発明的態様は、複数のディスプレイ要素と、複数の電圧においてディスプレイ要素を駆動するように構成されたドライバ回路と、複数の電圧を供給するように構成された電源とを含む、ディスプレイデバイスにおいて実施され得る。いくつかの実施態様では、電源は、ソーススイッチを介して電圧ソースに結合され、第１の複数の出力スイッチを介してそれぞれの複数の負の出力に結合された第１の端部を有する、インダクタを含み得る。インダクタは、接地スイッチを介して接地電位に結合され、第２の複数の出力スイッチを介してそれぞれの複数の正の出力に結合された第２の端部をさらに含み得る。電源は、少なくとも、ソーススイッチが閉じており、第１の複数の出力スイッチの各々が開いており、接地スイッチが閉じており、第２の複数の出力スイッチの各々が開いている、第１の構成と、ソーススイッチが閉じており、第１の複数の出力スイッチの各々が開いており、接地スイッチが開いており、第２の複数の出力スイッチのうちの１つが閉じている、第２の構成と、ソーススイッチが開いており、第１の複数の出力スイッチのうちの１つが閉じており、接地スイッチが閉じており、第２の複数の出力スイッチの各々が開いている、第３の構成とに、スイッチを構成するように適合されたコントローラをさらに含み得る。
いくつかの実施態様では、コントローラは、ソーススイッチが開いており、第１の複数の出力スイッチのうちの１つが閉じており、接地スイッチが開いており、第２の複数の出力スイッチのうちの１つが閉じている、第４の構成にスイッチを構成するようにさらに適合される。
いくつかの実施態様では、ディスプレイデバイスは、第１の複数のキャパシタであり、第１の複数のキャパシタの各々が、第１の複数の出力のうちの１つに結合された第１の端部と、接地電位に結合された第２の端部とを有する、第１の複数のキャパシタと、第２の複数のキャパシタであり、第２の複数のキャパシタの各々が、第２の複数の出力のうちの１つに結合された第１の端部と、接地電位に結合された第２の端部とを有する、第２の複数のキャパシタとを含む。
いくつかの実施態様では、出力スイッチのうちの少なくとも１つはダイオードである。
別の発明的態様は、電源の負の出力と正の出力とを与える方法において実施され得る。いくつかの実施態様では、この方法は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続することを含む。次いで、インダクタを通って流れる電流が実質的にゼロまで降下するまで、この方法は、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第１の端部を２つ以上の負の出力に連続的に接続すること、または、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部を接地電位から切り離し、インダクタの第２の端部を２つ以上の正の出力に連続的に接続すること、または、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を２つ以上の負の出力のうちの１つに接続し、インダクタの第２の端部を２つ以上の正の出力のうちの１つに接続することを含む。
いくつかの実施態様では、この方法は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を電圧ソースに接続することを含む。いくつかの実施態様では、この方法は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を負の出力に接続することを含む。
いくつかの実施態様では、この方法は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に再接続することを含む。
別の発明的態様は、電源の負の出力と正の出力とを与えるための装置において実施され得る。いくつかの実施態様では、この装置は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続するための手段を含む。いくつかの実施態様では、この装置は、インダクタを通って流れる電流が実質的にゼロまで降下するまで、以下の、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第１の端部を２つ以上の負の出力に連続的に接続することと、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部を接地電位から切り離し、インダクタの第２の端部を２つ以上の正の出力に連続的に接続することと、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を２つ以上の負の出力のうちの１つに接続し、インダクタの第２の端部を２つ以上の正の出力のうちの１つに接続することとのうちの、少なくとも１つを実行するための手段を含む。
いくつかの実施態様では、この装置は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を電圧ソースに接続するための手段を含む。いくつかの実施態様では、この装置は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を負の出力に接続するための手段を含む。
いくつかの実施態様では、この装置は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に再接続するための手段を含む。
別の発明的態様は、電源の負の出力または正の出力を与える方法において実施され得る。いくつかの実施態様では、この方法は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続することを含む。いくつかの実施態様では、この方法は、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第１の端部を２つ以上の負の出力に連続的に接続することと、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部を接地電位から切り離し、インダクタの第２の端部を２つ以上の正の出力に連続的に接続することと、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を２つ以上の負の出力のうちの１つに接続し、インダクタの第２の端部を２つ以上の正の出力のうちの１つに接続することとを含む。
いくつかの実施態様では、この方法は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を電圧ソースに接続することを含む。いくつかの実施態様では、この方法は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を負の出力に接続することを含む。
いくつかの実施態様では、この方法は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に再接続することを含む。
別の発明的態様は、電源の負の出力または正の出力を与えるための装置において実施され得る。いくつかの実施態様では、この装置は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続するための手段を含む。いくつかの実施態様では、この装置は、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第１の端部を２つ以上の負の出力に連続的に接続するための手段と、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部を接地電位から切り離し、インダクタの第２の端部を２つ以上の正の出力に連続的に接続するための手段と、インダクタの第１の端部を電圧ソースから切り離し、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を２つ以上の負の出力のうちの１つに接続し、インダクタの第２の端部を２つ以上の正の出力のうちの１つに接続するための手段とを含む。
いくつかの実施態様では、この装置は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を電圧ソースに接続するための手段を含む。いくつかの実施態様では、この装置は、インダクタの第２の端部を接地電位から切り離し、インダクタの第１の端部を負の出力に接続するための手段を含む。
いくつかの実施態様では、この装置は、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に再接続するための手段を含む。
本明細書で説明する主題の１つまたは複数の実施態様の詳細が、添付の図面および以下の説明において示されている。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。
干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す図。 ３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す図。 図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す図。 様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示す図。 図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す図。 図４Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す図。 図１の干渉変調器ディスプレイの部分断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 カラーピクセルを示す干渉変調器の２×３アレイの概略図の一例を示す図。 別の例示的な駆動方式を使用して、図８の２×３ディスプレイにディスプレイデータのフレームを書き込むために使用され得る、セグメント信号およびコモン信号についてのタイミング図の一例を示す図。 磁化構成における電源の概略回路図の一例を示す図。 正の出力キャパシタを帯電させるように構成された電源の概略回路図の一例を示す図。 負の出力キャパシタを帯電させるように構成された電源の概略回路図の一例を示す図。 正の出力キャパシタを帯電させ、負の出力キャパシタを帯電させるように構成された、電源の概略回路図の一例を示す図。 コントローラを有する多出力電源の概略回路図の一例を示す図。 一実施態様によるインダクタ電流（垂直軸上のＩＬ）対時間（水平軸上のｔ）のプロットの一例を示す図。 電源の負電圧と正電圧とを供給するためのプロセスを示す流れ図の一例を示す図。 電源の負電圧と正電圧とを供給するためのプロセスを示す流れ図の一例を示す図。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図。
詳細な説明
様々な図面中の同様の参照番号および名称は同様の要素を示す。
以下の詳細な説明は、発明的態様について説明する目的で、いくつかの実施態様を対象とする。しかしながら、本明細書の教示は、多数の異なる方法で適用され得る。説明する実施態様は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成された任意のデバイスにおいて実施され得る。より具体的には、実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（たとえば、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（たとえば、オドメータディスプレイなど）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（たとえば、車両における後部ビューカメラのディスプレイ）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメーター、パッケージング（たとえば、ＭＥＭＳおよび非ＭＥＭＳ）、審美構造物（たとえば、１つの宝飾品上の画像のディスプレイ）、ならびに様々な電気機械システムデバイスなど、様々な電子デバイス中に実施されるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、運動感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。
インダクタは、それを通って流れる電流によって作り出される磁場にエネルギーを蓄える。いくつかの実施態様では、電源は、ソース電圧を使用してインダクタを磁化するように制御される。電源は、蓄えられたエネルギーを使用して、電源出力に結合されたキャパシタを選択的に帯電させるように制御される。キャパシタは、様々な電源出力において特定の電圧を維持するために、選択的に帯電される。キャパシタをインダクタの各端部に結合することによって、正の電源出力と負の電源出力の両方が維持され得る。
電気機械デバイスに基づくディスプレイはより大きくなるので、ディスプレイ全体のアドレス指定はより困難になり、所望のフレームレートを達成することはより困難になり得る。新しい情報が電気機械デバイスの所与の行に書き込まれる前にその行が開放され、より小さい範囲の電圧を使用してデータ情報が搬送される低電圧駆動方式は、より短いライン時間を可能にすることによって、これらの問題に対処する。しかしながら、そのような駆動方式は、複数の異なる電圧を使用し、電源の設計を複雑にし、電源出力をディスプレイのアドレス指定のために利用可能に保つためにより多くの電力を潜在的に必要とする。必要とされる時間に必要な出力のうちの一部を他の出力から導出する、より簡易でより電力効率の良い電源回路を本明細書で開示する。
説明する実施態様が適用され得る好適なＭＥＭＳデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。ＩＭＯＤの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調節され得る。
図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＭＥＭＳディスプレイ要素を含む。これらのデバイスでは、ＭＥＭＳディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明（「緩和」、「開」または「オン」）状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。いくつかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。ＭＥＭＳピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。
ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも２つの位置の間で移動され得る。第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第２の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実施態様では、ＩＭＯＤは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動していないときに暗状態にあり、可視範囲外の光（たとえば、赤外光）を反射し得る。ただし、いくつかの他の実施態様では、ＩＭＯＤは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。
図１中のピクセルアレイの図示の部分は、２つの隣接する干渉変調器１２を含む。（図示のような）左側のＩＭＯＤ１２では、可動反射層１４が、部分反射層を含む光学スタック１６からの所定の距離における緩和位置に示されている。左側のＩＭＯＤ１２の両端間に印加された電圧Ｖ0は、可動反射層１４の作動を引き起こすには不十分である。右側のＩＭＯＤ１２では、可動反射層１４は、光学スタック１６の近くの、またはそれに隣接する作動位置に示されている。右側のＩＭＯＤ１２の両端間に印加された電圧Ｖbiasは、可動反射層１４を作動位置に維持するのに十分である。
図１では、ピクセル１２の反射特性が、概して、ピクセル１２に入射する光を示す矢印１３と、左側のピクセル１２から反射する光１５とを用いて示されている。詳細に示していないが、ピクセル１２に入射する光１３の大部分は透明基板２０を透過され、光学スタック１６に向かうことになることを、当業者なら理解されよう。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過されることになり、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の部分は、可動反射層１４において反射され、透明基板２０に向かって（およびそれを通って）戻ることになる。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うまたは弱め合う）干渉が、ピクセル１２から反射される光１５の（１つまたは複数の）波長を決定することになる。
光学スタック１６は、単一の層またはいくつかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。いくつかの実施態様では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム（Ｃｒ）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、光学スタック１６は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜（thickness）を含むことができるが、（たとえば、光学スタック１６の、またはＩＭＯＤの他の構造の）異なる、より伝導性の高い層または部分が、ＩＭＯＤピクセル間で信号をバスで運ぶ（bus）ように働くことができる。光学スタック１６は、１つまたは複数の伝導性層または伝導性／吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。
いくつかの実施態様では、光学スタック１６の（１つまたは複数の）層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実施態様では、アルミニウム（Ａｌ）などの高伝導性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト１８の上に堆積された列とポスト１８間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実施態様では、ポスト１８間の間隔は約１〜１０００μｍであり得、ギャップ１９は１０，０００オングストローム（Å）未満であり得る。
いくつかの実施態様では、ＩＭＯＤの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層１４は、図１中の左側のピクセル１２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図１中の右側の作動ピクセル１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。
図２は、３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。
プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２には、図１に示したＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図２は明快のためにＩＭＯＤの３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤを含んでいることがあり、列におけるＩＭＯＤの数とは異なる数のＩＭＯＤを行において有し得、その逆も同様である。
図３Ａは、図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す。ＭＥＭＳ干渉変調器の場合、行／列（すなわち、コモン／セグメント）書込みプロシージャが、図３Ａに示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、可動反射層またはミラーに緩和状態から作動状態に変更させるために、たとえば、約１０ボルトの電位差を必要とし得る。電圧がその値から低減されると、電圧が低下して、たとえば、１０ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が２ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図３Ａに示すように、印加電圧のウィンドウがある電圧の範囲、約３〜７ボルトが存在し、そのウィンドウ内でデバイスは緩和状態または作動状態のいずれかで安定している。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図３Ａのヒステリシス特性を有するディスプレイアレイ３０の場合、行／列書込みプロシージャは、一度に１つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約１０ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ０ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるような、約５ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス指定された後に、各ピクセルは、約３〜７ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、たとえば、図１に示した、ピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各ＩＭＯＤピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくＩＭＯＤピクセルに流れ込まない。
いくつかの実施態様では、所与の行におけるピクセルの状態の所望の変化（もしあれば）に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に１行書き込まれるように、アレイの各行がアドレス指定され得る。第１の行におけるピクセルに所望のデータを書き込むために、第１の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第１の行パルスが第１の行電極に印加され得る。次いで、セグメント電圧のセットは、第２の行におけるピクセルの状態の所望の変化（もしあれば）に対応するように変更され得、第２のコモン電圧が第２の行電極に印加され得る。いくつかの実施態様では、第１の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第１のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび／または更新され得る。
各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ（すなわち、各ピクセルの両端間の電位差）は、各ピクセルの得られる状態を決定する。図３Ｂは、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。
図３Ｂに（ならびに図４Ｂに示すタイミング図に）示すように、開放電圧（release voltage）ＶＣＲＥＬがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧ＶＳＨおよび低いセグメント電圧ＶＳＬにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧ＶＣＲＥＬがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧ＶＳＨが印加されたときも、低いセグメント電圧ＶＳＬが印加されたときも、変調器の両端間の潜在的な電圧（代替的にピクセル電圧と呼ばれる）は緩和ウィンドウ（図３Ａ参照。開放ウィンドウとも呼ばれる）内にある。
高い保持電圧ＶＣＨＯＬＤ Ｈまたは低い保持電圧ＶＣＨＯＬＤ Ｌなどの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和ＩＭＯＤは緩和位置にとどまることになり、作動ＩＭＯＤは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧ＶＳＨが印加されたときも、低いセグメント電圧ＶＳＬが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング（voltage swing）、すなわち、高いＶＳＨと低いセグメント電圧ＶＳＬとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。
高いアドレス指定電圧ＶＣＡＤＤ＿Ｈまたは低いアドレス指定電圧ＶＣＡＤＤ Ｌなどのアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。いくつかの実施態様では、高いアドレス指定電圧ＶＣＡＤＤ Ｈがコモンラインに沿って印加されたとき、高いセグメント電圧ＶＳＨの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧ＶＳＬの印加は、変調器の作動を引き起こすことがある。当然の結果として、低いアドレス指定電圧ＶＣＡＤＤ Ｌが印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧ＶＳＨは変調器の作動を引き起こし、低いセグメント電圧ＶＳＬは変調器の状態に影響しない（すなわち、安定したままである）ことがある。
いくつかの実施態様では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実施態様では、変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番（すなわち、書込みプロシージャの極性の交番）は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。
図４Ａは、図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図４Ｂは、図４Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、たとえば、図２の３×３アレイに印加され得、これは、図４Ａに示すライン時間６０ｅディスプレイ配置を最終的にもたらすことになる。図４Ａ中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図４Ａに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図４Ｂのタイミング図に示す書込みプロシージャは、各変調器が、第１のライン時間６０ａの前に、開放されており、非作動状態に属すると仮定する。
第１のライン時間６０ａ中に、開放電圧７０がコモンライン１上に印加され、コモンライン２上に印加される電圧が、高い保持電圧７２において始まり、開放電圧７０に移動し、低い保持電圧７６がコモンライン３に沿って印加される。したがって、コモンライン１に沿った変調器（コモン１，セグメント１）、（１，２）および（１，３）は、第１のライン時間６０ａの持続時間の間、緩和または非作動状態にとどまり、コモンライン２に沿った変調器（２，１）、（２，２）および（２，３）は、緩和状態に移動することになり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、それらの前の状態にとどまることになる。図３Ｂを参照すると、コモンライン１、２または３のいずれも、ライン時間６０ａ中に作動を引き起こす電圧レベルにさらされていないので（すなわち、ＶＣＲＥＬ−緩和、およびＶＣＨＯＬＤ Ｌ−安定）、セグメントライン１、２および３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。
第２のライン時間６０ｂ中に、コモンライン１上の電圧は高い保持電圧７２に移動し、コモンライン１に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン１上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン２に沿った変調器は、開放電圧７０の印加により、緩和状態にとどまり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、コモンライン３に沿った電圧が開放電圧７０に移動するとき、緩和することになる。
第３のライン時間６０ｃ中に、コモンライン１は、コモンライン１上に高いアドレス電圧７４を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧６４がセグメントライン１および２に沿って印加されるので、変調器（１，１）および（１，２）の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きく（すなわち、電圧差は、あらかじめ定義されたしきい値を超えた）、変調器（１，１）および（１，２）は作動される。逆に、高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）の両端間のピクセル電圧は、変調器（１，１）および（１，２）のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器（１，３）は緩和したままである。また、ライン時間６０ｃ中に、コモンライン２に沿った電圧は低い保持電圧７６に減少し、コモンライン３に沿った電圧は開放電圧７０にとどまり、コモンライン２および３に沿った変調器を緩和位置のままにする。
第４のライン時間６０ｄ中に、コモンライン１上の電圧は、高い保持電圧７２に戻り、コモンライン１に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン２上の電圧は低いアドレス電圧７８に減少される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部（lower end）を下回り、変調器（２，２）が作動することを引き起こす。逆に、低いセグメント電圧６４がセグメントライン１および３に沿って印加されるので、変調器（２，１）および（２，３）は緩和位置にとどまる。コモンライン３上の電圧は、高い保持電圧７２に増加し、コモンライン３に沿った変調器を緩和状態のままにする。
最後に、第５のライン時間６０ｅ中に、コモンライン１上の電圧は高い保持電圧７２にとどまり、コモンライン２上の電圧は低い保持電圧７６にとどまり、コモンライン１および２に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン３上の電圧は、コモンライン３に沿った変調器をアドレス指定するために、高いアドレス電圧７４に増加する。低いセグメント電圧６４がセグメントライン２および３上に印加されるので、変調器（３，２）および（３，３）は作動するが、セグメントライン１に沿って印加された高いセグメント電圧６２は、変調器（３，１）が緩和位置にとどまることを引き起こす。したがって、第５のライン時間６０ｅの終わりに、３×３ピクセルアレイは、図４Ａに示す状態にあり、他のコモンライン（図示せず）に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。
図４Ｂのタイミング図では、所与の書込みプロシージャ（すなわち、ライン時間６０ａ〜６０ｅ）は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると（また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると）、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、必要なライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、開放電圧は、図４Ｂに示すように、単一のライン時間よりも長く印加され得る。いくつかの他の実施態様では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。
上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図５Ａ〜図５Ｅは、可動反射層１４とそれの支持構造とを含む、干渉変調器の異なる実施態様の断面図の例を示している。図５Ａは、金属材料のストリップ、すなわち、可動反射層１４が、基板２０から直角に延在する支持体１８上に堆積される、図１の干渉変調器ディスプレイの部分断面図の一例を示している。図５Ｂでは、各ＩＭＯＤの可動反射層１４は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー３２に接して支持体に取り付けられる。図５Ｃでは、可動反射層１４は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層３４から吊るされる。変形可能層３４は、可動反射層１４の外周の周りで基板２０に直接または間接的に接続することがある。これらの接続は、本明細書では支持ポストと呼ばれる。図５Ｃに示す実施態様は、変形可能層３４によって行われる可動反射層１４の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、反射層１４のために使用される構造設計および材料と、変形可能層３４のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。
図５Ｄは、可動反射層１４が反射副層（reflective sub-layer）１４ａを含む、ＩＭＯＤの別の例を示している。可動反射層１４は、支持ポスト１８などの支持構造上に載る。支持ポスト１８は、たとえば、可動反射層１４が緩和位置にあるとき、可動反射層１４と光学スタック１６との間にギャップ１９が形成されるように、下側静止電極（すなわち、図示のＩＭＯＤにおける光学スタック１６の一部）からの可動反射層１４の分離を可能にする。可動反射層１４は、電極として働くように構成され得る伝導性層１４ｃと、支持層１４ｂとをも含むことができる。この例では、伝導性層１４ｃは、基板２０から遠位にある支持層１４ｂの一方の面に配設され、反射副層１４ａは、基板２０の近位にある支持層１４ｂの他方の面に配設される。いくつかの実施態様では、反射副層１４ａは、伝導性であることがあり、支持層１４ｂと光学スタック１６との間に配設され得る。支持層１４ｂは、誘電材料、たとえば、酸窒化ケイ素（ＳｉＯＮ）または二酸化ケイ素（ＳｉＯ２）の、１つまたは複数の層を含むことができる。いくつかの実施態様では、支持層１４ｂは、たとえば、ＳｉＯ２／ＳｉＯＮ／ＳｉＯ２３層スタックなど、複数の層のスタックであり得る。反射副層１４ａと伝導性層１４ｃのいずれかまたは両方は、たとえば、約０．５％の銅（Ｃｕ）または別の反射金属材料を用いた、アルミニウム（Ａｌ）合金を含むことができる。誘電支持層１４ｂの上および下で伝導性層１４ａ、１４ｃを採用することは、応力のバランスをとり、伝導の向上を与えることができる。いくつかの実施態様では、反射副層１４ａおよび伝導性層１４ｃは、可動反射層１４内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。
図５Ｄに示すように、いくつかの実施態様はブラックマスク構造２３をも含むことができる。ブラックマスク構造２３は、周辺光または迷光を吸収するために、光学不活性領域において（たとえば、ピクセル間にまたはポスト１８の下に）形成され得る。ブラックマスク構造２３はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造２３は、伝導性であり、電気的バス層として機能するように構成され得る。いくつかの実施態様では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造２３に接続され得る。ブラックマスク構造２３は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造２３は１つまたは複数の層を含むことができる。たとえば、いくつかの実施態様では、ブラックマスク構造２３は、光吸収器として働くモリブデンクロム（ＭｏＣｒ）層と、ＳｉＯ２層と、反射体およびバス層として働く、アルミニウム合金とを含み、それぞれ、約３０〜８０Å、５００〜１０００Å、および５００〜６０００Åの範囲内の厚さである。１つまたは複数の層は、たとえば、ＭｏＣｒ層およびＳｉＯ２層の場合は、［［ＣＦ４］］四フッ化炭素（ＣＦ４）および／または［［Ｏ２］］酸素（Ｏ２）、ならびにアルミニウム合金層の場合は、［［Ｃｌ２］］塩素（Ｃｌ２）および／または［［ＢＣｌ３］］三塩化ホウ素（ＢＣｌ３）を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。いくつかの実施態様では、ブラックマスク２３はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造２３では、伝導性吸収体は、各行または列の光学スタック１６における下側静止電極間で信号を送信するかまたは信号をバスで運ぶために使用され得る。いくつかの実施態様では、スペーサ層３５が、ブラックマスク２３中の伝導性層から吸収層１６ａを概して電気的に絶縁するのに、役立つことができる。
図５Ｅは、可動反射層１４が自立している、ＩＭＯＤの別の例を示している。図５Ｄとは対照的に、図５Ｅの実施態様は支持ポスト１８を含まない。代わりに、可動反射層１４は、複数のロケーションにおいて、下にある光学スタック１６に接触し、可動反射層１４の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層１４が図５Ｅの非作動位置に戻るという、十分な支持を与える。複数のいくつかの異なる層を含んでいることがある光学スタック１６は、ここでは明快のために、光吸収体１６ａと誘電体１６ｂとを含む状態で示されている。いくつかの実施態様では、光吸収体１６ａは、固定電極としても、部分反射層としても働き得る。
図５Ａ〜図５Ｅに示す実施態様などの実施態様では、ＩＭＯＤは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板２０の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分（すなわち、たとえば、図６Ｃに示す変形可能層３４を含む、可動反射層１４の背後のディスプレイデバイスの任意の部分）は、反射層１４がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、いくつかの実施態様では、バス構造（図示せず）が可動反射層１４の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図５Ａ〜図５Ｅの実施態様は、たとえば、パターニングなどの処理を簡略化することができる。
図６は、干渉変調器のための製造プロセス８０を示す流れ図の一例を示しており、図７Ａ〜図７Ｅは、そのような製造プロセス８０の対応する段階の断面概略図の例を示している。いくつかの実施態様では、製造プロセス８０は、図６に示されていない他のブロックに加えて、たとえば、図１および図５に示す一般的なタイプの干渉変調器を製造するために実施され得る。図１、図５および図６を参照すると、プロセス８０はブロック８２において開始し、基板２０上への光学スタック１６の形成を伴う。図７Ａは、基板２０上で形成されたそのような光学スタック１６を示している。基板２０は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック１６の効率的な形成を可能にするために、事前準備プロセス、たとえば、洗浄にかけられていることがある。上記で説明したように、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、透明基板２０上に、所望の特性を有する１つまたは複数の層を堆積させることによって、作製され得る。図７Ａでは、光学スタック１６は、副層１６ａおよび１６ｂを有する多層構造を含むが、いくつかの他の実施態様では、より多いまたはより少ない副層が含まれ得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、組み合わせられた導体／吸収体副層１６ａなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層１６ａ、１６ｂのうちの１つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、１つまたは複数の金属層（たとえば、１つまたは複数の反射層および／または伝導性層）上に堆積された副層１６ｂなど、絶縁層または誘電体層であり得る。さらに、光学スタック１６は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。
プロセス８０はブロック８４において続き、光学スタック１６上への犠牲層２５の形成を伴う。犠牲層２５は、キャビティ１９を形成するために後で（たとえば、ブロック９０において）除去され、したがって、犠牲層２５は、図１に示した得られた干渉変調器１２には示されていない。図７Ｂは、光学スタック１６上で形成された犠牲層２５を含む、部分的に作製されたデバイスを示している。光学スタック１６上での犠牲層２５の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ１９（図１および図７Ｅも参照）を与えるように選択された厚さの、モリブデン（Ｍｏ）またはアモルファスシリコン（Ｓｉ）など、フッ化キセノン（ＸｅＦ２）エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理蒸着（ＰＶＤ、たとえば、スパッタリング）、プラズマ強化化学蒸着（ＰＥＣＶＤ）、熱化学蒸着（熱ＣＶＤ）、またはスピンコーティングなど、堆積技法を使用して行われ得る。
プロセス８０はブロック８６において続き、支持構造、たとえば、図１、図５および図７Ｃに示すポスト１８の形成を伴う。ポスト１８の形成は、支持構造開口を形成するために犠牲層２５をパターニングすることと、次いで、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、またはスピンコーティングなど、堆積方法を使用して、ポスト１８を形成するために開口中に材料（たとえば、ポリマーまたは無機材料、たとえば、酸化ケイ素）を堆積させることとを含み得る。いくつかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト１８の下側端部が図５Ａに示すように基板２０に接触するように、犠牲層２５と光学スタック１６の両方を通って、下にある基板２０まで延在することがある。代替的に、図７Ｃに示すように、犠牲層２５中に形成された開口は、犠牲層２５は通るが、光学スタック１６は通らないで、延在することがある。たとえば、図７Ｅは、光学スタック１６の上側表面（upper surface）と接触している支持ポスト１８の下側端部を示している。ポスト１８、または他の支持構造は、犠牲層２５上に支持構造材料の層を堆積させることと、犠牲層２５中の開口から離れて配置された支持構造材料の部分をパターニングすることとによって形成され得る。支持構造は、図７Ｃに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層２５の一部分の上で延在することもある。上述のように、犠牲層２５および／または支持ポスト１８のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。
プロセス８０はブロック８８において続き、図１、図５および図７Ｄに示す可動反射層１４などの可動反射層または膜の形成を伴う。可動反射層１４は、１つまたは複数のパターニング、マスキング、および／またはエッチングステップとともに、１つまたは複数の堆積ステップ、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金）堆積を採用することによって、形成され得る。可動反射層１４は、電気伝導性であり、電気伝導性層（electrically conductive layer）と呼ばれることがある。いくつかの実施態様では、可動反射層１４は、図７Ｄに示すように複数の副層１４ａ、１４ｂ、１４ｃを含み得る。いくつかの実施態様では、副層１４ａ、１４ｃなど、副層のうちの１つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層１４ｂは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層２５は、ブロック８８において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層１４は、一般にこの段階では可動でない。犠牲層２５を含んでいる部分的に作製されたＩＭＯＤは、本明細書では「非開放（unreleased）」ＩＭＯＤと呼ばれることもある。図１に関して上記で説明したように、可動反射層１４は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。
プロセス８０はブロック９０において続き、キャビティ、たとえば、図１、図５および図７Ｅに示すキャビティ１９の形成を伴う。キャビティ１９は、（ブロック８４において堆積された）犠牲材料２５をエッチャントにさらすことによって形成され得る。たとえば、ＭｏまたはアモルファスＳｉなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ１９を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である期間の間、固体ＸｅＦ２から派生した蒸気などの気体または蒸気エッチャントに犠牲層２５をさらすことによって、除去され得る。他のエッチング方法、たとえば、ウェットエッチングおよび／またはプラズマエッチングも使用され得る。犠牲層２５がブロック９０中に除去されるので、可動反射層１４は、一般に、この段階後に可動となる。犠牲材料２５の除去後に、得られた完全にまたは部分的に作製されたＩＭＯＤは、本明細書では「開放」ＩＭＯＤと呼ばれることがある。
いくつかの実施態様では、代替駆動方式は、ディスプレイを駆動するために必要とされる電力を最小限に抑え、ならびに、電気機械デバイスのコモンラインがより短い時間量で書き込まれることを可能にするために利用され得る。いくつかの実施態様では、電気機械デバイスは、可動層の機械的な復元力によってのみ、非作動または開放状態に引き寄せられ得るので、干渉変調器などの電気機械デバイスの開放または緩和時間は、電気機械デバイスの作動時間よりも長くなり得る。対照的に、電気機械デバイスを作動させる静電力は、電気機械デバイスの作動を引き起こすために、電気機械デバイス上でより急速に作用し得る。上記で説明した高電圧駆動方式では、所与のラインに対する書込み時間は、先に作動していない電気機械デバイスの作動のみを可能にするためでなく、先に作動している電気機械デバイスの非作動を可能にするためにも、十分でなければならない。電気機械デバイスの開放速度は、したがって、いくつかの実施態様では制限要因となることがあり、より大きいディスプレイアレイのためのより高いリフレッシュ速度の使用を妨げることがある。
本明細書では低電圧駆動方式と呼ぶ代替駆動方式は、バイアス電圧がセグメント電極ではなくコモン電極によって供給される、上記で説明した駆動方式よりも、改善された性能を提供することができる。このことを、図８および図９を参照して示す。図８は、カラーピクセルを示す干渉変調器の２×３アレイの例示的な概略図を示す。干渉変調器のアレイ８００は、３つのコモンライン８１０ａ、８１０ｂおよび８１０ｃと、２つのセグメントライン８２０ａ、８２０ｂとを含む。独立してアドレス指定可能なピクセル８３０、８３１、８３２、８３３、８３４および８３５は、コモンラインとセグメントラインとの各交差部に位置する。したがって、ピクセル８３０の両端間の電圧は、コモンライン８１０ａとセグメントライン８２０ａとの間の電圧差である。ピクセルの両端間のこの電圧差を、本明細書では代替的にピクセル電圧と呼ぶ。同様に、ピクセル８３１は、コモンライン８１０ｂとセグメントライン８２０ａとの交差部であり、ピクセル８３２は、コモンライン８１０ｃとセグメントライン８２０ａとの交差部である。ピクセル８３３、８３４および８３５は、それぞれセグメントライン８２０ｂとコモンライン８１０ａ、８１０ｂおよび８１０ｃとの交差部である。図示した実施態様では、コモンラインは可動電極を含み、セグメントライン中の電極は、光学スタックの固定部分であるが、他の実施態様では、セグメントラインが可動電極を含むことがあり、コモンラインが固定電極を備え得ることは理解されよう。コモン電圧は、コモンドライバ回路８０２によってコモンライン８１０ａ、８１０ｂおよび８１０ｃに印加され得、セグメント電圧は、セグメントドライバ回路８０４を介してセグメントライン８２０ａおよび８２０ｂに印加され得る。
以下でさらに説明するように、各コモンラインに沿ったピクセルは、異なる色を反射するように形成され得る。カラーディスプレイを製作するために、たとえば、ディスプレイは、赤色、緑色、および青色ピクセルの行（または列）を含み得る。したがって、ドライバ８０２のＣｏｍ１出力は、赤色ピクセルのラインを駆動することができ、ドライバ８０２のＣｏｍ２出力は、緑色ピクセルのラインを駆動することができ、ドライバ８０２のＣｏｍ３出力は、青色ピクセルのラインを駆動することができる。実際のディスプレイでは、下に延在する数百の赤色、緑色、および青色のピクセルラインのセットがあり得るが、図８は最初のセットのみを示すことは、当業者には容易に諒解されよう。
図９は、別の例示的な駆動方式を使用して、図８の２×３ディスプレイにディスプレイデータのフレームを書き込むために使用され得る、セグメント信号およびコモン信号についてのタイミング図の一例を示す。波形Ｓｅｇ１は、図８のセグメントライン８２０ａに沿って印加される、時間に応じたセグメント電圧を表し、波形Ｓｅｇ２は、セグメントライン８２０ｂに沿って印加されるセグメント電圧を表す。波形Ｃｏｍ１は、図８のコモンライン８１０ａに沿って印加されるコモン電圧を表し、波形Ｃｏｍ２は、コモンライン８１０ｂに沿って印加されるコモン電圧を表し、波形Ｃｏｍ３は、コモンライン８１０ｃに沿って印加されるコモン電圧を表す。
一実施態様では、セグメントライン８２０ａおよび８２０ｂ上に印加される電圧は、正のセグメント電圧ＶSPと負のセグメント電圧ＶＳＮとの間で切り替えられる。コモンライン８１０ａ、８１０ｂおよび８１０ｃ上に印加される電圧は、少なくとも５つの異なる電圧の間で切り替えられ得、それらの電圧のうちの１つは、いくつかの実施態様では基底状態である。４つの非接地電圧は、正の保持電圧ＶＣＰ、正のオーバードライブ電圧ＶＯＶＰ、負の保持電圧ＶＣＮ、および負のオーバードライブ電圧ＶＯＶＮである。保持電圧は、適切なセグメント電圧が使用されるとき、ピクセル電圧がピクセルのヒステリシスウィンドウ（正の保持電圧では正のヒステリシス値、および負の保持電圧では負のヒステリシス値）内にあることになるように、選択され得る。可能なセグメント電圧の絶対値は、そのコモンライン上に印加される保持電圧をもつピクセルが、したがって、そのセグメントライン上に現在印加される特定のセグメント電圧にかかわらず、現在の状態にとどまることになるように、十分に低くなり得る。
いくつかの実施態様では、セグメント電圧ＶＳＰおよびＶＳＮは、（コモン電圧と比較して）比較的低電圧であり得る。たとえば、正のセグメント電圧ＶＳＰは、約１〜２ボルトであり得、ＶＮＰは、約−２〜０ボルトであり得る。セグメント電圧ＶＳＰおよびＶＳＮは、接地電圧の周りで対称的でないことがある。同様に、正および負の保持電圧およびオーバードライブ電圧は、接地電圧の周りで対称的でないことがある。いくつかの実施態様では、正および負の保持電圧およびオーバードライブ電圧は、セグメント電圧が使用されるとき、ピクセル電圧がピクセルのヒステリシスウィンドウ（正の保持電圧では正のヒステリシス値、および負の保持電圧では負のヒステリシス値）内にあることになるように、それぞれのセグメント電圧に基づいて決定される。
上述のように、負のセグメント電圧ＶＮＰは、約０ボルトであり得る。印加電圧に関して使用する「正」および「負」という用語は、必ずしも接地電位に対する電圧の極性を指すとは限らず、むしろ、正電圧が、いくつかの実施態様では、それらのそれぞれの負電圧よりも大きい（より正である）ことを反映することは、当業者には容易に諒解されよう。
図９では、コモンライン電圧の各々が正の保持値（それぞれ、ＶＣＰＲ、ＶＣＰＧおよびＶＣＰＢ）において開始することがわかる。これらの保持値は、一般に、赤色（Ｒ）のピクセルのラインが駆動されているか、緑色（Ｇ）のピクセルのラインが駆動されているか、青色（Ｂ）のピクセルのラインが駆動されているかに応じて、異なる電圧レベルになるので、これらの保持値は異なるように指定される。上述したように、コモンラインに沿ったピクセルの状態は、セグメント電圧の状態にかかわらず、コモンラインに沿った正の保持電圧の印加中に一定のままであり得る。
コモンライン８１０ａ上のコモンライン電圧（Ｃｏｍ１）は、次いで、接地であり得る状態ＶRELに移動し、コモンライン８１０ａに沿ったピクセル８３０および８３３の開放を引き起こす。この実施態様では、セグメント電圧はともに（波形Ｓｅｇ１およびＳｅｇ２においてわかるように）この時点でＶＳＮに設定されるが、電圧値の適切な選択が与えられれば、セグメント電圧のいずれかが正のセグメント電圧ＶＳＰであったとしても、ピクセルは開放するようになる。
ライン８１０ａ上のコモンライン電圧（Ｃｏｍ１）は、次いで、負の保持値ＶＣＮＲへ移動する。電圧が負の保持値ＶＣＮＲにあるとき、セグメントライン８２０ａのためのセグメントライン電圧（波形Ｓｅｇ１）は、正のセグメント電圧ＶＳＰにあるのに対して、セグメントライン８２０ｂのためのセグメントライン電圧（波形Ｓｅｇ２）は、負のセグメント電圧ＶＳＮにある。ピクセル８３０および８３３の各々の両端間の電圧は、正の作動電圧を超えて移動することなく、開放電圧ＶＲＥＬを通過して、正のヒステリシスウィンドウ内へ移動する。ピクセル８３０および８３３は、したがって、それらの以前の開放状態にとどまる。
ライン８１０ａ上のコモンライン電圧（波形Ｃｏｍ１）は、次いで、負のオーバードライブ電圧ＶＯＶＮＲまで減少される。ピクセル８３０および８３３の挙動は、ここで、それらのそれぞれのセグメントラインに沿って現在印加されるセグメント電圧に依存する。ピクセル８３０では、セグメントライン８２０ａのためのセグメントライン電圧は、正のセグメント電圧ＶＳＰにあり、ピクセル８３０のピクセル電圧は、正の作動電圧を超えて増加する。ピクセル８３０は、したがって、この時に作動される。ピクセル８３３では、セグメントライン８２０ｂのためのセグメントライン電圧は、負のセグメント電圧ＶＳＮにあり、ピクセル電圧は、正の作動電圧を超えて増加しないので、ピクセル８３３は非作動のままである。
次に、ライン８１０ａに沿ったコモンライン電圧（波形Ｃｏｍ１）は、負の保持電圧ＶＣＮＲに戻るように増加される。前に説明したように、ピクセルの両端間の電圧差は、セグメント電圧にかかわらず、負の保持電圧が印加されるとき、ヒステリシスウィンドウ内にとどまる。ピクセル８３０の両端間の電圧は、したがって、正の作動電圧より下に降下するが、正の開放電圧より上にとどまり、したがって、作動されたままである。ピクセル８３３の両端間の電圧は、正の開放電圧より下に降下せず、非作動のままとなる。
図９に示すように、コモンライン８１０ｂおよび８１０ｃ上のコモンライン電圧は、同様にして移動し、ディスプレイデータのフレームをアレイに書き込むために、コモンラインの各々の間で１ライン時間サイクルの遅延がある。保持期間の後、このプロセスが、反対の極性のコモン電圧およびセグメント電圧で繰り返される。上記の説明では、コモンラインが特定の順序でアドレス指定されるが、他の順序が使用され得ることは、当業者には容易に諒解されよう。たとえば、コモンライン８１０ｂのためのコモンライン電圧が変調され、その後にコモンライン８１０ａ、次いで、コモンライン８１０ｃが続くことがある。
上述のように、カラーディスプレイにおいて、図８に示すアレイセグメント８００は、３色のピクセルを含んでもよく、ピクセル８３０〜８３５の各々が、特定の色のピクセルを含む。有色ピクセルは、各コモンライン８１０ａ、８１０ｂおよび８１０ｃが類似の色のピクセルのコモンラインを定義するように、配置され得る。たとえば、ＲＧＢディスプレイにおいて、コモンライン８１０ａに沿ったピクセル８３０および８３３は、赤色ピクセルを備えてもよく、コモンライン８１０ｂに沿ったピクセル８３１および８３４は、緑色ピクセルを備えてもよく、コモンライン８１０ｃに沿ったピクセル８３２および８３５は、青色ピクセルを備えてもよい。したがって、２×３アレイは、ＲＧＢディスプレイにおいて、２つの合成多色ピクセル８３８ａおよび８３８ｂを形成することができ、ただし、多色ピクセル８３８ａは、赤色サブピクセル８３０と、緑色サブピクセル８３１と、青色サブピクセル８３２とを備え、多色ピクセル８３８ｂは、赤色サブピクセル８３３と、緑色サブピクセル８３４と、青色サブピクセル８３５とを備える。
異なるカラーピクセルをもつそのようなアレイにおいて、異なるカラーピクセルの構造は、色によって異なる。これらの構造上の違いは、ヒステリシス特性における違いを生じ、ヒステリシス特性における違いは、異なる好適な保持電圧および作動電圧をさらに生じる。開放電圧ＶＲＥＬがゼロ（接地）である一実施態様では、図９に示す波形をもつ３つの異なるカラーピクセルのアレイを駆動するために、電源は、コモンラインとセグメントラインとを駆動するために、合計１４個の異なる電圧（たとえば、ＶＯＶＰＲ、ＶＣＰＲ、ＶＣＮＲ、ＶＯＶＮＲ、ＶＯＶＰＧ、ＶＣＰＧ、ＶＣＮＧ、ＶＯＶＮＧ、ＶＯＶＰＢ、ＶＣＰＢ、ＶＣＮＢ、ＶＯＶＮＢ、ＶＳＰおよびＶＳＮ）を生成することが必要となる。
いくつかの実施態様では、電源は、単一のソース電圧と単一のインダクタとを使用して、正と負の両方の、複数の電圧を生成することが可能であり得る。図１０は、磁化構成における電源１０００の概略回路図の一例を示す。電源１０００は、ソーススイッチＳSを介してソース電圧ＶSに結合された第１の端部１０１０と、接地スイッチＳGを介して接地電位に結合された第２の端部１０２０とを有する、インダクタＬを含む。インダクタＬの第１の端部１０１０はまた、負の出力スイッチＳ-を介して負の出力Ｖ-にも結合される。インダクタＬの第２の端部１０２０はまた、正の出力スイッチＳ+を介して正の出力Ｖ+にも結合される。電圧ソースＶＳは、ソースキャパシタＣＳを介して接地電位に結合される。同様に、正の出力は、正の出力キャパシタＣ+を介して接地電位に結合され、負の出力は、負の出力キャパシタＣ-を介して接地電位に結合される。
スイッチの各々は、電流が閉状態において少なくとも１つの方向においてそれを通って流れることを可能にするが、電流が開状態においてそれを通って流れることを許可しない。スイッチは、たとえば、機械的スイッチ、ＦＥＴトランジスタ、２つのトランジスタ伝送ゲート、または（たとえば、図１４に示すように）ダイオードであり得る。
たとえば、図８および図９に関して上記で説明したように、データをラインに書き込むプロセス中のコモンラインへの接続など、負荷がない場合に、正の出力Ｖ+において、正の出力キャパシタＣ+は、（場合によっては、小さい漏れ電流を除いて）いかなる存在する電荷をも保持するが、正の出力Ｖ+における電圧は、実質的に安定している。負荷が存在する場合、電荷は、正の出力キャパシタＣ+から負荷を通って流れ、それによって、正の出力Ｖ+において電圧の大きさを減少させることになる。同様に、負の出力Ｖ-において負荷がない場合に、負の出力キャパシタＣ-は、いかなる存在する電荷をも保持し、負の出力Ｖ-における電圧は、実質的に安定している。負荷が存在する場合、電荷は、負荷を通って負の出力キャパシタＣ-へ流れ、それによって、負の出力Ｖ-において電圧の大きさを減少させることになる。
上述のように、正の出力Ｖ+において負荷が存在する場合、電流が、正の出力キャパシタＣ+から負荷を通って接地電位へ流れるので、電圧の大きさは緩やかに減少する。電圧の大きさが所定のしきい値よりも下に減少すると、図１１および図１３に関して以下で説明するように、追加の正電荷が正の出力キャパシタＣ+に送り込まれるように、スイッチが制御され得る。同様に、負の出力Ｖ-において負荷が存在する場合、電流が、接地電位から負荷を通って負の出力キャパシタＣ-へ流れるので、電圧の大きさは緩やかに減少する。電圧の大きさが所定のしきい値よりも下に減少すると、図１２および図１３に関して以下で説明するように、追加の正電荷が負の出力キャパシタＣ-から排出されるように、スイッチが制御され得る。図１０から図１３は、本発明のいくつかの実施態様における電源の動作モードを示す。これらの実施態様では、電流の流れがインダクタにおいて開始され、インダクタ電流が再びゼロになるまで、この電流が次いで所望の出力へルーティングされ、または所望の出力からルーティングされる。これらの電流パルスのタイミングおよびこれらの電流パルスが向けられる出力は、出力上の所望の電圧レベルによって決定される。
図１０に示す磁化構成において、ソーススイッチＳＳおよび接地スイッチＳＧは、閉状態にあるのに対して、正の出力スイッチＳ+および負の出力スイッチＳ-は、開状態にある。したがって、インダクタＬの第１の端部１０１０は、ソース電圧ＶＳを受け、インダクタＬの第２の端部１０２０は、接地電位を受け、電流は、（インダクタについて、Ｖ＝Ｌ（ｄｉ／ｄｔ）であるので）ＶＳ／Ｌによって定義される速度でゼロからインダクタを通って増加し、それによってインダクタを磁化する。
図１１は、正の出力キャパシタを帯電させるように構成された電源１１００の概略回路図の一例を示す。電源１１００は、たとえば、電源が図１０に示す構成であったときに生成された電流を使用して、正の出力キャパシタを正に帯電させることができる。電源１１００の構成は、接地スイッチＳＧが開状態にあるのに対して、正の出力スイッチＳ+が閉状態にある点で、図１０の構成とは異なる。したがって、電流がソース電圧ＶＳからインダクタＬを通って正の出力キャパシタＣ+へ流れるとき、インダクタＬが消磁され、それによって、正の出力キャパシタＣ+を正に帯電させる。代替的に述べると、電流が正の出力キャパシタＣ+へ流れるとき、電子が正の出力キャパシタＣ+から離れるように（電流の反対方向に）移動し、それによって、正の出力キャパシタＣ+の正電荷の量に対して負電荷の量を減少させる。電荷量におけるこの変化は、正味の正電荷と対応する正電圧とを生じる。出力電圧Ｖ+がソース電圧ＶＳよりも大きいので、その時点でスイッチＳＳおよびＳ+が開かれ得る、インダクタＬを通る電流が再びゼロに達するまで、インダクタＬ中の電流は、（Ｖ+−ＶＳ）／Ｌの傾きで減少する。
図１２は、負の出力キャパシタを帯電させるように構成された電源１２００の概略回路図の一例を示す。電源１３００は、たとえば、電源が図１０に示す構成であったときに生成された電流を使用して、負の出力キャパシタを負に帯電させることができる。電源１２００の構成は、ソーススイッチＳＳおよび正の出力スイッチＳ+が開状態にあるのに対して、接地スイッチＳＧおよび負の出力スイッチＳ-が閉状態にある点で、図１１の構成とは異なる。図１１の構成の場合のように、インダクタＬは消磁される。しかしながら、電流が負の出力キャパシタＣ-からインダクタＬを通って接地電位へ流れるとき、インダクタＬが消磁され、それによって、負の出力キャパシタＣ-を負に帯電させる。代替的に述べると、電流が負の出力キャパシタＣ-から流れるとき、電子が負の出力キャパシタＣ+へ（電流の反対方向に）移動し、それによって、負の出力キャパシタＣ+の正電荷の量に対して負電荷の量を増加させる。電荷量におけるこの変化は、正味の負電荷と対応する負電圧とを生じる。この場合、その時点でスイッチＳ-およびＳＧが開かれ得る、インダクタを通る電流が再びゼロに達するまで、インダクタＬ中の電流は、Ｖ-／Ｌの傾きで減少する。
図１３は、正の出力キャパシタを帯電させ、負の出力キャパシタを帯電させるように構成された、電源の概略回路図である。電源１３００は、たとえば、電源が図１０に示す構成であったときに生成された電流を使用して、それらの出力キャパシタを同時に帯電させることができる。電源１３００の構成は、接地スイッチＳＧが開状態にあり、正の出力スイッチＳ+が閉状態にある点で、図１２の構成とは異なる。この構成では、電流が負の出力キャパシタＣ-からインダクタＬを通って正の出力キャパシタＣ+へ流れるとき、インダクタＬが消磁され、それによって、同時に、負の出力キャパシタＣ-を負に帯電させ、正の出力キャパシタＣ+を正に帯電させる。これらの状態下で、その時点でスイッチＳ+およびＳ-が開かれ得る、インダクタＬを通る電流が再びゼロに達するまで、電流は、（Ｖ＋−Ｖ−）／Ｌの傾きで減少する。この構成は、正の出力と負の出力の両方が、ソースＶＳ上でいかなる追加のドレインもなしに帯電されることを可能にする。
図１０から図１３に関して上記で説明した構成はまた、複数の正電圧と複数の負電圧とを供給する、多出力電源の一部としても使用され得る。図１４は、コントローラを有する多出力電源の電源１４００の概略回路図の一例を示す。電源は、正電圧を供給するための複数の出力と、負電圧を供給するための複数の出力とを含み得る。いくつかの実施態様では、電源ＶＳのスイッチは、コントローラ１４０１によって選択的に制御される。電源１４００はまた、スイッチのうちのいくつかがダイオードとして形成される実施態様をも示す。一実施態様では、ダイオードが、それぞれ大きい正の出力Ｖ+ ４および大きい負の出力Ｖ- 4へのスイッチとして使用される。一実施形態では、ダイオードは、ショットキーダイオードである。別の実施形態では、ダイオードは、ツェナーダイオードである。これらのダイオードは、以下で説明するように最高の正の出力電圧ラインと最低の負の出力電圧ラインのためのスイッチ位置に入れられるとき、図１０から図１３に関して上記で説明したスイッチＳ+およびＳ-として、自動的に機能する。
インダクタＬの第２の端部と最高の正の出力電圧ラインとの間の電圧差が、特定の量を上回るとき、ダイオードは、電流が最高の正の出力電圧ラインに結合されたキャパシタに流れ込むことを可能にする、閉じたスイッチとして機能する。この電流の流れは、キャパシタの両端間の電圧降下、および、対応して、最高の正の出力電圧ラインにおける電圧を増大させる。別の正の出力へのスイッチが閉じている場合、ダイオードは逆バイアスされることになり、開いたスイッチとして挙動することになる。
同様に、インダクタＬの第１の端部と最低の負の出力電圧との間の電圧差が、特定の電圧を下回るとき、ダイオードは、電流が最低の負の出力電圧ラインに結合されたキャパシタから流れることを可能にする、閉じたスイッチとして機能する。別の負の出力へのスイッチが閉じている場合、ダイオードは逆バイアスされることになり、開いたスイッチとして挙動することになる。
コントローラ１４０１は、出力の各々における電圧を決定するために、出力の各々に電気的に結合され得る。図示されていないが、コントローラ１４０１は、スイッチの各々に（たとえば、それぞれのトランジスタのベースまたはゲートに）電気的に接続され、スイッチの各々を開状態または閉状態に入れることが可能である。コントローラ１４０１は、出力における決定された電圧に基づいて、スイッチを選択的に開閉するように構成される。コントローラ１４０１はまた、直接的に、または、スイッチ１４０３および１４０７を通る電流を検知することによって間接的に、インダクタを通る電流を検知するようにも構成され得る。この電流は、ライン１４０８を用いてスイッチ１４０３および１４０７の両端間の電圧降下を検知することによって、監視され得る。
図示の実施形態では、コントローラ１４０１は、出力における電圧を選択するためのいくつかのコントローラスイッチ１４０５を含む。コントローラ１４０１スイッチは、マルチプレクサを形成することができる。一実施形態では、コントローラ１４０１は、順に出力の各々における電圧を選択しながら、コントローラスイッチ１４０５を繰り返し循環する。コントローラ１４０１は、２つの入力を有する比較器／誤差増幅器１４１０を含む。比較器１４１０の第１の入力は、正の出力または負の出力のうちの選択されたものにおける電圧である。比較器の第２の入力は、チップ１４３０によって制御される、デジタル−アナログ変換器（Ｄ／Ａ変換器）１４２０によって与えられる。Ｄ／Ａ変換器１４２０の出力が、閉じられたコントローラスイッチによる出力の所望の出力電圧に等しいように、Ｄ／Ａ変換器１４２０の出力が、コントローラスイッチ１４０５の動作に同期される。したがって、スイッチ１４０５−１が閉じている場合、Ｄ／Ａ変換器の出力は、Ｖ- 1のための所望の出力に等しい。コントローラ１４０１がこれらのコントローラスイッチ１４０５を循環するとき、出力誤差信号が出力ごとに比較器１４１０によって生成され、そのすべてがチップ１４３０に与えられる。
いくつかの実施態様では、コントローラ１４０１は、それぞれの出力においていくつかの実質的に一定の電圧を維持するように構成される。一実施形態では、コントローラ１４０１は、インダクタを実質的にゼロから所定の磁化まで磁化するようにスイッチを構成し、次いで、磁化が実質的にゼロまで再び低減されるまで、それぞれの出力において実質的に一定の電圧を維持するように、インダクタを消磁する。次いで、コントローラ１４０１は、インダクタを所定の磁化まで磁化するようにスイッチを構成することによって、このプロセスを繰り返す。コントローラ１４０１は、そのための電圧が比較器１４１０によって決定されたような所望のもの未満である出力において、キャパシタに帯電電流を供給することによって、インダクタを連続的に消磁するようにスイッチを構成する。
出力電圧の数がスイッチ／キャパシタのペア（単一のスイッチ／キャパシタのペアを構成する、単一のスイッチおよび単一のキャパシタ）の数に関係することは、当業者には理解されよう。図１４では、４つの正電圧と４つの負電圧とを供給する、８つのスイッチ／キャパシタのペアがある。より多くのスイッチ／キャパシタのペアは、より多くの電圧を供給することになり、より少ないペアは、より少ない電圧を供給することになる。別の実施態様では、正のスイッチ／キャパシタのペアの数が、負のスイッチ／キャパシタのペアの数に等しくない。
図１５は、一実施態様によるインダクタ電流（垂直軸上のＩＬ）対時間（水平軸上のｔ）のプロットの一例を示す。この実施態様では、単一の電流パルスが複数の出力の間で共有される。図１４に示すインダクタＬなど、インダクタは、所定の電流Ｉ０がインダクタＬを通って流れるまで、図１４のスイッチ１４０３および１４０７などのスイッチを閉じることによって、磁化される。インダクタを磁化するために必要とされる時間量は、因子の中でも、所望の電流の流れに依存する。この例では、時間ｔｍで電流レベルＩ０に達する。次いで、出力スイッチが連続的および選択的に閉じられ、スイッチの構成に応じて、電流がインダクタＬを通って出力キャパシタへ、または出力キャパシタから流れるとき、インダクタＬが消磁される。たとえば、期間１５０５中に出力Ｖ+ ４に結合されたキャパシタを帯電させるために、電流がダイオード１４２５を通って流れることを可能にするために、ソーススイッチ１４０３を閉じたままにしながら、図１５においてｔｄ１で示された時間中に、コントローラは、接地スイッチ１４０７を最初に開くことができる。期間１５０７中に、コントローラは、正の出力スイッチ１４２７を閉じて、インダクタ電流を出力Ｖ+ ３に結合されたキャパシタに強制的に流れ込ませることができる。次いで、期間１５０９中に、コントローラは、スイッチ１４２７を開き、スイッチ１４２９を閉じて、インダクタ電流を出力Ｖ+ ２に結合されたキャパシタに強制的に流れ込ませることができる。出力電圧が異なるので、電流曲線のこれらの３つの部分の傾きは異なり、インダクタＬの両端間で異なる電位、および、したがって、異なるｄＩＬ／ｄｔを生じる。したがって、インダクタＬを通って流れる電流ＩＬは、異なる出力で連続的に共有される。
この実施形態では、電源出力のすべてにおける電圧レベルを同時に監視することが可能であり得るので、単一のパルスで帯電されるべき適切な複数の出力がすべて直ちに識別されるようになる。このことは、図１４の回路からスイッチ１４０５を除くこと、および、各出力検知ラインをチップ１４３０上の別々の入力にルーティングすることによって、達成され得る。
期間ｔd1の最後に電流がゼロに達するとき、コントローラ１４０１は、次いで、スイッチ１４２９を開き、接地スイッチ１４０７を閉じて、図１５でＴ2として示す新しいサイクルを開始することができる。軽負荷の下で、新しいサイクルを開始するより前にある時間が経過することが可能にされてもよく、サイクルの最後にスイッチ１４０７を閉じる代わりに、コントローラは、サイクルの最後にソーススイッチ１４０３を開き、接地スイッチ１４０７も開いたままにすることができる。コントローラ１４０１は、次いで、別のサイクルを開始するために、スイッチ１４０３および１４０７を再び閉じる前に、帯電パルスが必要とされるまで、待機することができる。
図１６は、電源の負電圧と正電圧とを供給するためのプロセス１６００を示す流れ図の一例を示す。プロセス１６００は、ブロック１６１０において開始し、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続することを伴う。その接続は、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０３とスイッチ１４０７とを閉じることによって実行され得る。
ブロック１６２０において、インダクタを通って流れる電流が実質的にゼロであるかどうかが判定される。その判定は、たとえば、図１４のコントローラ１４０１によって、直接的に、または、スイッチ１４０３とスイッチ１４０７とを通る電流を検知することによって間接的に、インダクタを通る電流を検知することによって実行され得る。たとえば、電流は、ライン１４０８を用いてスイッチ１４０３および１４０７の両端間の電圧降下を検知することによって、監視され得る。いくつかの実施態様では、インダクタを通って流れる電流が公称しきい値、たとえば、５ｍＡを下回る場合、その電流が実質的にゼロであると判定される。
インダクタを通って流れる電流が実質的にゼロまで降下するまで、プロセス１６００は、ブロック１６３１、１６３２および１６３３に関して以下で説明するステップのうちの少なくとも１つを実行する。たとえば、プロセス１６００は、ブロック１６３１に関して説明するステップを実行し、次いで、ブロック１６３３に関して説明するステップを実行することができる。ブロック１６２０において、インダクタを通って流れる電流が実質的にゼロであると判定されるとき、プロセス１６００は、別の帯電サイクルが所望されるまで、終了する。
ブロック１６３１において、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部が電圧ソースから切り離され、２つ以上の負の出力に連続的に接続される。負の出力へ流れる電流は、負の出力に結合されたキャパシタから流れることができる。その切り離しは、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０３を開くことによって実行され得る。その連続的な接続は、たとえば、図１４のコントローラ１４０１によって、ある負の出力に接続されたスイッチのうちの１つを閉じ、そのスイッチを開き、別の負の出力に接続されたスイッチのうちの別のスイッチを閉じることによって実行され得る。その連続的な接続はまた、部分的に、負の出力とインダクタの第１の端部との間の電圧差がある量を上回るとき、インダクタの第１の端部を負の出力に接続するダイオードによっても実行され得る。
ブロック１６３２において、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部が接地電位から切り離され、２つ以上の正の出力に連続的に接続される。正の出力へ流れる電流は、正の出力に結合されたキャパシタにさらに流れ込むことができる。その切り離しは、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０７を開くことによって実行され得る。その連続的な接続は、たとえば、図１４のコントローラ１４０１によって、ある正の出力に接続されたスイッチのうちの１つ（たとえば、スイッチ１４２７）を閉じ、そのスイッチを開き、別の正の出力に接続されたスイッチのうちの別のスイッチ（たとえば、スイッチ１４２９）を閉じることによって実行され得る。その連続的な接続はまた、部分的に、正の出力とインダクタの第２の端部との間の電圧差がある量を上回るとき、インダクタの第２の端部を正の出力に接続するダイオード（たとえば、ダイオード１４２５）によっても実行され得る。
ブロック１６３３において、インダクタの第１の端部が電圧ソースから切り離され、インダクタの第２の端部が接地電位から切り離され、インダクタの第１の端部が２つ以上の負の出力のうちの１つに接続され、インダクタの第２の端部が２つ以上の正の出力のうちの１つに接続される。その切り離しおよび接続は、たとえば、図１４のコントローラ１４０１によって実行され得る。具体的には、インダクタの第１の端部を電圧ソースから切り離すことは、スイッチ１４０３を開くことによって実行され得、インダクタの第２の端部を電圧ソースから切り離すことは、スイッチ１４０７を開くことによって実行され得る。インダクタの第１の端部を負の出力のうちの１つに接続することは、負の出力に接続されたスイッチのうちの１つを閉じることによって実行され得る。インダクタの第２の端部を正の出力のうちの１つに接続することは、正の出力に接続されたスイッチのうちの１つ（たとえば、スイッチ１４２７または１４２９）を閉じることによって実行され得る。その接続はまた、部分的に、出力のうちの１つとインダクタのある端部との間の電圧差がある量を上回るとき、その出力をインダクタのその端部に接続するダイオード（たとえば、ダイオード１４２５）によっても実行され得る。
インダクタを通って流れる電流が実質的にゼロまで降下するまで、ブロック１６３１、１６３２および１６３３に関して上記で説明したステップのうちの少なくとも１つを実行した後、プロセス１６００は終了する。
図１７は、電源の負電圧と正電圧とを供給するためのプロセス１７００を示す流れ図の別の例を示す。プロセス１７００は、ブロック１７１０において開始し、電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、インダクタの第１の端部を電圧ソースに、および、インダクタの第２の端部を接地電圧に接続することを伴う。その接続は、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０３とスイッチ１４０７とを閉じることによって実行され得る。
ブロック１７２０において、インダクタを通って流れる電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、インダクタの第１の端部が電圧ソースから切り離され、２つ以上の負の出力に連続的に接続される。負の出力へ流れる電流は、負の出力に結合されたキャパシタから流れることができる。その切り離しは、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０３を開くことによって実行され得る。その連続的な接続は、たとえば、図１４のコントローラ１４０１によって、ある負の出力に接続されたスイッチのうちの１つを閉じ、そのスイッチを開き、別の負の出力に接続されたスイッチのうちの別のスイッチを閉じることによって実行され得る。その連続的な接続はまた、部分的に、負の出力とインダクタの第１の端部との間の電圧差がある量を上回るとき、インダクタの第１の端部を負の出力に接続するダイオードによっても実行され得る。
ブロック１７３０において、インダクタを通って流れる電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、インダクタの第２の端部が接地電位から切り離され、２つ以上の正の出力に連続的に接続される。正の出力へ流れる電流は、正の出力に結合されたキャパシタにさらに流れ込むことができる。その切り離しは、たとえば、図１４のコントローラ１４０１によって、スイッチ１４０７を開くことによって実行され得る。その連続的な接続は、たとえば、図１４のコントローラ１４０１によって、ある正の出力に接続されたスイッチのうちの１つ（たとえば、スイッチ１４２７）を閉じ、そのスイッチを開き、別の正の出力に接続されたスイッチのうちの別のスイッチ（たとえば、スイッチ１４２９）を閉じることによって実行され得る。その連続的な接続はまた、部分的に、正の出力とインダクタの第２の端部との間の電圧差がある量を上回るとき、インダクタの第２の端部を正の出力に接続するダイオード（たとえば、ダイオード１４２５）によっても実行され得る。
ブロック１７４０において、インダクタの第１の端部が電圧ソースから切り離され、インダクタの第２の端部が接地電位から切り離され、インダクタの第１の端部が２つ以上の負の出力のうちの１つに接続され、インダクタの第２の端部が２つ以上の正の出力のうちの１つに接続される。その切り離しおよび接続は、たとえば、図１４のコントローラ１４０１によって実行され得る。具体的には、インダクタの第１の端部を電圧ソースから切り離すことは、スイッチ１４０３を開くことによって実行され得、インダクタの第２の端部を電圧ソースから切り離すことは、スイッチ１４０７を開くことによって実行され得る。インダクタの第１の端部を負の出力のうちの１つに接続することは、負の出力に接続されたスイッチのうちの１つを閉じることによって実行され得る。インダクタの第２の端部を正の出力のうちの１つに接続することは、正の出力に接続されたスイッチのうちの１つ（たとえば、スイッチ１４２７または１４２９）を閉じることによって実行され得る。その接続はまた、部分的に、出力のうちの１つとインダクタのある端部との間の電圧差がある量を上回るとき、その出力をインダクタのその端部に接続するダイオード（たとえば、ダイオード１４２５）によっても実行され得る。
図１８Ａおよび図１８Ｂは、複数の干渉変調器を含むディスプレイデバイス４０を示すシステムブロック図の例を示している。ディスプレイデバイス４０は、たとえば、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはディスプレイデバイス４０の軽微な変形も、テレビジョン、電子リーダーおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。
ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。
ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明する干渉変調器ディスプレイを含むことができる。
ディスプレイデバイス４０の構成要素は図１８Ｂに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（たとえば、信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカー４５およびマイクロフォン４６に接続される。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続される。ドライバコントローラ２９は、フレームバッファ２８に、およびアレイドライバ２２に結合され、アレイドライバ２２は次にディスプレイアレイ３０に結合される。電源５０が、特定のディスプレイデバイス４０設計によって必要とされるすべての構成要素に電力を与えることができる。
ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。いくつかの実施態様では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇまたはｎを含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送信および受信する。いくつかの他の実施態様では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ（登録商標）規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇまたは４Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標）：Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ））、ＧＳＭ／ジェネラル・パケット・ラジオ・サービス（ＧＰＲＳ：ＧＳＭ／Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、強化されたデータＧＳＭ環境（ＥＤＧＥ：Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ Ｅｎｖｉｒｏｎｍｅｎｔ）、テレスティアル・トランクド・ラジオ（ＴＥＴＲＡ：Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、最適化された進化データ（ＥＶ−ＤＯ：Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、ロング・ターム・エボリューション（ＬＴＥ：Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＡＭＰＳ、または他の知られている信号を受信するように設計される。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、その信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、その信号を処理することができる。
いくつかの実施態様では、トランシーバ４７は受信機によって置き換えられ得る。さらに、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。
プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。
ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実施態様では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。
アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も適用される。
いくつかの実施態様では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（たとえば、ＩＭＯＤコントローラ）であり得る。さらに、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（たとえば、ＩＭＯＤディスプレイドライバ）であり得る。その上、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（たとえば、ＩＭＯＤのアレイを含むディスプレイ）であり得る。いくつかの実施態様では、ドライバコントローラ２９はアレイドライバ２２と一体化され得る。そのような実施態様は、セルラーフォン、ウォッチおよび他の小面積ディスプレイなどの高集積システムでは一般的である。
いくつかの実施態様では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように、構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実施態様では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。
電源５０は、当技術分野でよく知られている様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。
いくつかの実施態様では、制御プログラマビリティがドライバコントローラ２９中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実施態様では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。
本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。
本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実施することもできる。いくつかの実施態様では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。
１つまたは複数の態様では、限定はしないが、図１４のコントローラ１４０１の機能を含む、本明細書で説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明する主題の実施態様は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実施され得る。
ソフトウェアで実施する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。本明細書で開示された方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在し得る、プロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（登録商標）ディスクを含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の、１つまたは任意の組合せまたはセットとして存在し得る。
本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、本開示は、本明細書で示した実施態様に限定されるものではなく、本明細書で開示する特許請求の範囲、原理および新規の特徴に一致する、最も広い範囲を与られるべきである。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたＩＭＯＤの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。
また、別個の実施態様に関して本明細書で説明されたいくつかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。
同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［１］複数のディスプレイ要素と、
複数の電圧において前記ディスプレイ要素を駆動するように構成されたドライバ回路と、
前記複数の電圧を供給するように構成された電源とを備え、前記電源が、
ソーススイッチを介して電圧ソースに結合され、第１の複数の出力スイッチを介してそれぞれの複数の負の出力に結合された第１の端部と、接地スイッチを介して接地電位に結合され、第２の複数の出力スイッチを介してそれぞれの複数の正の出力に結合された第２の端部とを有する、インダクタと、
少なくとも、
前記ソーススイッチが閉じており、前記第１の複数の出力スイッチの各々が開いており、前記接地スイッチが閉じており、前記第２の複数の出力スイッチの各々が開いている、第１の構成と、
前記ソーススイッチが閉じており、前記第１の複数の出力スイッチの各々が開いており、前記接地スイッチが開いており、前記第２の複数の出力スイッチのうちの１つが閉じている、第２の構成と、
前記ソーススイッチが開いており、前記第１の複数の出力スイッチのうちの１つが閉じており、前記接地スイッチが閉じており、前記第２の複数の出力スイッチの各々が開いている、第３の構成と
に前記スイッチを構成するように適合されたコントローラと
を備える、ディスプレイデバイス。
［２］前記コントローラが、前記ソーススイッチが開いており、前記第１の複数の出力スイッチのうちの１つが閉じており、前記接地スイッチが開いており、前記第２の複数の出力スイッチのうちの１つが閉じている、第４の構成に前記スイッチを構成するようにさらに適合される、［１］に記載のディスプレイデバイス。
［３］前記第１の複数の出力および前記第２の複数の出力の各々に結合された複数の入力と、前記コントローラに結合されたマルチプレクサ出力とを有する、マルチプレクサをさらに備える、［１］に記載のデバイス。
［４］前記マルチプレクサ出力が、前記入力電圧を基準電圧と比較する比較器を介して、前記コントローラに結合される、［３］に記載のデバイス。
［５］前記インダクタを通過する前記電流を決定するように構成された電流センス回路をさらに備える、［１］に記載のデバイス。
［６］第１の複数のキャパシタであり、前記第１の複数のキャパシタの各々が、前記第１の複数の出力のうちの１つに結合された第１の端部と、接地電位に結合された第２の端部とを有する、第１の複数のキャパシタと、
第２の複数のキャパシタであり、前記第２の複数のキャパシタの各々が、前記第２の複数の出力のうちの１つに結合された第１の端部と、前記接地電位に結合された第２の端部とを有する、第２の複数のキャパシタと
をさらに備える、［１］に記載のデバイス。
［７］前記コントローラが、前記出力のうちの１つまたは複数における電圧に基づいて、前記スイッチを構成するように適合される、［１］に記載のデバイス。
［８］前記出力スイッチのうちの少なくとも１つがダイオードである、［１］に記載のデバイス。
［９］電源の負の出力と正の出力とを与える方法であって、
電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続することと、
前記インダクタを通って流れる前記電流が実質的にゼロまで降下するまで、以下の、
前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
のうちの少なくとも１つを実行することと
を備える方法。
［１０］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続することを備える、［９］に記載の方法。
［１１］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続することを備える、［９］に記載の方法。
［１２］前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続することをさらに備える、［９］に記載の方法。
［１３］前記方法が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定することをさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、［９］に記載の方法。
［１４］電源の負の出力と正の出力とを与えるための装置であって、
電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続するための手段と、
前記インダクタを通って流れる前記電流が実質的にゼロまで降下するまで、以下の、
前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
のうちの少なくとも１つを実行するための手段と
を備える装置。
［１５］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続するための手段を備える、［１４］に記載の装置。
［１６］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続するための手段を備える、［１４］に記載の装置。
［１７］前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続するための手段をさらに備える、［１４］に記載の装置。
［１８］前記装置が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定するための手段をさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、［１４］に記載の装置。
［１９］電源の負の出力または正の出力を与える方法であって、
電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続することと、
前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
を備える方法。
［２０］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続することを備える、［１９］に記載の方法。
［２１］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続することを備える、［１９］に記載の方法。
［２２］前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続することをさらに備える、［１９］に記載の方法。
［２３］前記方法が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定することをさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、［１９］に記載の方法。
［２４］電源の負の出力または正の出力を与えるための装置であって、
電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続するための手段と、
前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続するための手段と、
前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続するための手段と、
前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続するための手段と
を備える装置。
［２５］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続するための手段を備える、［２４］に記載の装置。
［２６］前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続するための手段を備える、［２４］に記載の装置。
［２７］前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続するための手段をさらに備える、［２４］に記載の装置。
［２８］前記装置が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定するための手段をさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、［２４］に記載の装置。

Claims (28)

  1. 複数のディスプレイ要素と、
    複数の電圧において前記ディスプレイ要素を駆動するように構成されたドライバ回路と、
    前記複数の電圧を供給するように構成された電源とを備え、前記電源が、
    ソーススイッチを介して電圧ソースに結合され、第１の複数の出力スイッチを介してそれぞれの複数の負の出力に結合された第１の端部と、接地スイッチを介して接地電位に結合され、第２の複数の出力スイッチを介してそれぞれの複数の正の出力に結合された第２の端部とを有する、インダクタと、
    少なくとも、
    前記ソーススイッチが閉じており、前記第１の複数の出力スイッチの各々が開いており、前記接地スイッチが閉じており、前記第２の複数の出力スイッチの各々が開いている、第１の構成と、
    前記ソーススイッチが閉じており、前記第１の複数の出力スイッチの各々が開いており、前記接地スイッチが開いており、前記第２の複数の出力スイッチのうちの１つが閉じている、第２の構成と、
    前記ソーススイッチが開いており、前記第１の複数の出力スイッチのうちの１つが閉じており、前記接地スイッチが閉じており、前記第２の複数の出力スイッチの各々が開いている、第３の構成と
    に前記スイッチを構成するように適合されたコントローラと
    を備える、ディスプレイデバイス。
  2. 前記コントローラが、前記ソーススイッチが開いており、前記第１の複数の出力スイッチのうちの１つが閉じており、前記接地スイッチが開いており、前記第２の複数の出力スイッチのうちの１つが閉じている、第４の構成に前記スイッチを構成するようにさらに適合される、請求項１に記載のディスプレイデバイス。
  3. 前記第１の複数の出力および前記第２の複数の出力の各々に結合された複数の入力と、前記コントローラに結合されたマルチプレクサ出力とを有する、マルチプレクサをさらに備える、請求項１に記載のデバイス。
  4. 前記マルチプレクサ出力が、前記入力電圧を基準電圧と比較する比較器を介して、前記コントローラに結合される、請求項３に記載のデバイス。
  5. 前記インダクタを通過する前記電流を決定するように構成された電流センス回路をさらに備える、請求項１に記載のデバイス。
  6. 第１の複数のキャパシタであり、前記第１の複数のキャパシタの各々が、前記第１の複数の出力のうちの１つに結合された第１の端部と、接地電位に結合された第２の端部とを有する、第１の複数のキャパシタと、
    第２の複数のキャパシタであり、前記第２の複数のキャパシタの各々が、前記第２の複数の出力のうちの１つに結合された第１の端部と、前記接地電位に結合された第２の端部とを有する、第２の複数のキャパシタと
    をさらに備える、請求項１に記載のデバイス。
  7. 前記コントローラが、前記出力のうちの１つまたは複数における電圧に基づいて、前記スイッチを構成するように適合される、請求項１に記載のデバイス。
  8. 前記出力スイッチのうちの少なくとも１つがダイオードである、請求項１に記載のデバイス。
  9. 電源の負の出力と正の出力とを与える方法であって、
    電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続することと、
    前記インダクタを通って流れる前記電流が実質的にゼロまで降下するまで、以下の、
    前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
    前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
    前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
    のうちの少なくとも１つを実行することと
    を備える方法。
  10. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続することを備える、請求項９に記載の方法。
  11. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続することを備える、請求項９に記載の方法。
  12. 前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続することをさらに備える、請求項９に記載の方法。
  13. 前記方法が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定することをさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、請求項９に記載の方法。
  14. 電源の負の出力と正の出力とを与えるための装置であって、
    電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続するための手段と、
    前記インダクタを通って流れる前記電流が実質的にゼロまで降下するまで、以下の、
    前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
    前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
    前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
    のうちの少なくとも１つを実行するための手段と
    を備える装置。
  15. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続するための手段を備える、請求項１４に記載の装置。
  16. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続するための手段を備える、請求項１４に記載の装置。
  17. 前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続するための手段をさらに備える、請求項１４に記載の装置。
  18. 前記装置が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定するための手段をさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、請求項１４に記載の装置。
  19. 電源の負の出力または正の出力を与える方法であって、
    電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続することと、
    前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続することと、
    前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続することと、
    前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続することと
    を備える方法。
  20. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続することを備える、請求項１９に記載の方法。
  21. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続することを備える、請求項１９に記載の方法。
  22. 前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続することをさらに備える、請求項１９に記載の方法。
  23. 前記方法が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定することをさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、請求項１９に記載の方法。
  24. 電源の負の出力または正の出力を与えるための装置であって、
    電流がインダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの第１の端部を電圧ソースに、および、前記インダクタの第２の端部を接地電圧に接続するための手段と、
    前記インダクタを通って流れる前記電流が２つ以上の負の出力のうちの少なくとも２つから流れることを引き起こすために、前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力に連続的に接続するための手段と、
    前記インダクタを通って流れる前記電流が２つ以上の正の出力のうちの少なくとも２つへ流れることを引き起こすために、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第２の端部を前記２つ以上の正の出力に連続的に接続するための手段と、
    前記インダクタの前記第１の端部を前記電圧ソースから切り離し、前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記２つ以上の負の出力のうちの１つに接続し、前記インダクタの前記第２の端部を前記２つ以上の正の出力のうちの１つに接続するための手段と
    を備える装置。
  25. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を前記電圧ソースに接続するための手段を備える、請求項２４に記載の装置。
  26. 前記インダクタの前記第２の端部を前記接地電位から切り離し、前記インダクタの前記第１の端部を負の出力に接続するための手段を備える、請求項２４に記載の装置。
  27. 前記電流が前記インダクタを通って流れることを引き起こすために十分なある期間の間に、前記インダクタの前記第１の端部を前記電圧ソースに、および、前記インダクタの前記第２の端部を前記接地電圧に再接続するための手段をさらに備える、請求項２４に記載の装置。
  28. 前記装置が、前記負の出力または前記正の出力のうちの１つまたは複数における前記電圧を決定するための手段をさらに備え、前記インダクタの前記第１の端部または前記第２の端部を切り離すことが、前記決定された電圧に基づく、請求項２４に記載の装置。
JP2013558047A 2011-03-18 2012-03-06 単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法 Pending JP2014514597A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/051,687 2011-03-18
US13/051,687 US8345030B2 (en) 2011-03-18 2011-03-18 System and method for providing positive and negative voltages from a single inductor
PCT/US2012/027894 WO2012128937A1 (en) 2011-03-18 2012-03-06 System and method for providing positive and negative voltages from a single inductor

Publications (1)

Publication Number Publication Date
JP2014514597A true JP2014514597A (ja) 2014-06-19

Family

ID=45816014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558047A Pending JP2014514597A (ja) 2011-03-18 2012-03-06 単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法

Country Status (6)

Country Link
US (1) US8345030B2 (ja)
JP (1) JP2014514597A (ja)
KR (1) KR20140031221A (ja)
CN (1) CN103534746B (ja)
TW (1) TWI584259B (ja)
WO (1) WO2012128937A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2518873B1 (en) 2011-04-29 2015-07-29 STMicroelectronics S.r.l. Rectifier circuit, and environmental energy harvesting system comprising the rectifier circuit
EP2518878B1 (en) * 2011-04-29 2018-10-17 STMicroelectronics S.r.l. DC-DC converter, method for operating the DC-DC converter, environmental energy harvesting system comprising the DC-DC converter, and apparatus comprising the energy harvesting system
EP2518883B1 (en) 2011-04-29 2016-03-30 STMicroelectronics S.r.l. System and method for efficiently harvesting environmental energy
ITTO20120847A1 (it) 2012-09-27 2014-03-28 St Microelectronics Srl Interfaccia di raccolta di energia con efficienza migliorata, metodo per operare l'interfaccia di raccolta di energia, e sistema di raccolta di energia comprendente l'interfaccia di raccolta di energia
EP2720363A1 (en) * 2012-10-12 2014-04-16 ST-Ericsson SA Independent output control for single-inductor, bipolar outputs, buck-boost converters
EP2720362A1 (en) * 2012-10-12 2014-04-16 ST-Ericsson SA Independent output control for single-inductor, bipolar outputs, buck-boost converters
US9337731B2 (en) 2012-12-13 2016-05-10 Linear Technology Corporation Power converter for generating both positive and negative output signals
US20140267211A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. Methods and systems for driving segment lines in a display
US20150035839A1 (en) * 2013-08-01 2015-02-05 Qualcomm Mems Technologies, Inc. System and method for providing positive and negative voltages with a single inductor
US9368936B1 (en) 2013-09-30 2016-06-14 Google Inc. Laser diode firing system
JP7199426B2 (ja) 2017-09-13 2023-01-05 コーニンクレッカ フィリップス エヌ ヴェ 対象者の識別のためのカメラ及び画像校正
KR102589640B1 (ko) 2018-12-12 2023-10-16 삼성전자주식회사 컨버터 및 이를 포함한 회로 장치
JP2022541004A (ja) * 2019-07-12 2022-09-21 エーイーエス グローバル ホールディングス， プライベート リミテッド 単一制御型スイッチを伴うバイアス供給装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298951A (ja) * 1988-05-27 1989-12-01 Canon Inc パルス幅変調回路及び該回路を用いた安定化電源
JPH01318546A (ja) * 1988-06-17 1989-12-25 Canon Inc パルス幅変調安定化電源及び該電源を含む集積回路
JPH0298703A (ja) * 1988-10-06 1990-04-11 Canon Inc 電源回路の制御装置
US20020011824A1 (en) * 2000-07-06 2002-01-31 Sluijs Ferdinand Jacob Multi-output DC/DC converter in PFM/PWM mode
US20020093315A1 (en) * 2001-01-17 2002-07-18 Sluijs Ferdinand Jacob Controlled multi-output DC/DC converter
JP2004518396A (ja) * 2001-01-23 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル制御されたｄｃ／ｄｃコンバータ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954789A (en) 1989-09-28 1990-09-04 Texas Instruments Incorporated Spatial light modulator
US5233459A (en) 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US7550794B2 (en) 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US6680792B2 (en) 1994-05-05 2004-01-20 Iridigm Display Corporation Interferometric modulation of radiation
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
US6700138B2 (en) 2002-02-25 2004-03-02 Silicon Bandwidth, Inc. Modular semiconductor die package and method of manufacturing thereof
US6574033B1 (en) 2002-02-27 2003-06-03 Iridigm Display Corporation Microelectromechanical systems device and method for fabricating same
FR2848356A1 (fr) * 2002-12-05 2004-06-11 St Microelectronics Sa Procede de commande d'une alimentation a decoupage a un seul element inductif et plusieurs sorties, et alimentation correspondante, en particulier pour un telephone mobile cellulaire
JP4485366B2 (ja) 2002-12-05 2010-06-23 エヌエックスピー ビー ヴィ 多出力ｄｃ−ｄｃコンバータ
US7432614B2 (en) 2003-01-17 2008-10-07 Hong Kong University Of Science And Technology Single-inductor multiple-output switching converters in PCCM with freewheel switching
DE10334598A1 (de) 2003-07-29 2005-02-24 Infineon Technologies Ag Mehrkanal-Gleichspannungswandler
CN1871760A (zh) 2003-10-21 2006-11-29 皇家飞利浦电子股份有限公司 电压转换器
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
JP2005189314A (ja) * 2003-12-24 2005-07-14 Fujitsu Hitachi Plasma Display Ltd 駆動回路、駆動方法、及びプラズマディスプレイ装置
JP2008502298A (ja) * 2004-06-08 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数出力の電圧コンバーター、ディスプレイ駆動装置
US7889163B2 (en) 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
US7560299B2 (en) 2004-08-27 2009-07-14 Idc, Llc Systems and methods of actuating MEMS display elements
US7327510B2 (en) 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
CN101073195A (zh) 2004-10-08 2007-11-14 皇家飞利浦电子股份有限公司 将电压转换成多个输出电压的电压转换器及操作该电压转换器的方法
TWI300545B (en) * 2005-07-08 2008-09-01 Chi Mei Optoelectronics Corp Method and apparatus for driving lcd backlight module with pulse width modulation
US8614569B2 (en) 2007-04-24 2013-12-24 St-Ericsson Sa Method of controlling a switched-mode power supply having a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone
US8405649B2 (en) 2009-03-27 2013-03-26 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US7990604B2 (en) 2009-06-15 2011-08-02 Qualcomm Mems Technologies, Inc. Analog interferometric modulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298951A (ja) * 1988-05-27 1989-12-01 Canon Inc パルス幅変調回路及び該回路を用いた安定化電源
JPH01318546A (ja) * 1988-06-17 1989-12-25 Canon Inc パルス幅変調安定化電源及び該電源を含む集積回路
JPH0298703A (ja) * 1988-10-06 1990-04-11 Canon Inc 電源回路の制御装置
US20020011824A1 (en) * 2000-07-06 2002-01-31 Sluijs Ferdinand Jacob Multi-output DC/DC converter in PFM/PWM mode
JP2004503197A (ja) * 2000-07-06 2004-01-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｐｆｍ／ｐｗｍモード用多出力ｄｃ／ｄｃコンバータ
US20020093315A1 (en) * 2001-01-17 2002-07-18 Sluijs Ferdinand Jacob Controlled multi-output DC/DC converter
JP2004518394A (ja) * 2001-01-17 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 制御された多出力ｄｃ／ｄｃコンバータ
JP2004518396A (ja) * 2001-01-23 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル制御されたｄｃ／ｄｃコンバータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN5011002039; ＷＩＮＧ-ＨＵＮＧ　ＫＩ: 'ＳＩＮＧＬＥ-ＩＮＤＵＣＴＯＲ　ＭＵＬＴＩＰＬＥ-ＯＵＴＰＵＴ　ＳＷＩＴＣＨＩＮＧ　ＣＯＮＶＥＲＴＥＲＳ' ３２ＮＤ　ＡＮＮＵＡＬ　ＩＥＥＥ　ＰＯＷＥＲ　ＥＬＥＣＴＲＯＮＩＣＳ　ＳＰＥＣＩＡＬＩＳＴＳ　ＣＯＮＦＥＲＥＮＣＥ Ｖ１, 20010617, Ｐ２２６-２３１, ＩＥＥＥ *

Also Published As

Publication number Publication date
TWI584259B (zh) 2017-05-21
KR20140031221A (ko) 2014-03-12
WO2012128937A1 (en) 2012-09-27
CN103534746A (zh) 2014-01-22
US8345030B2 (en) 2013-01-01
US20120235976A1 (en) 2012-09-20
TW201243812A (en) 2012-11-01
CN103534746B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP2014514597A (ja) 単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法
JP2015532732A (ja) アナログ干渉変調器を駆動するためのシステム、デバイス、および方法
JP2013530421A (ja) ディスプレイモードを選択するためのシステムおよび方法
JP5642912B1 (ja) 電気機械システム反射型ディスプレイデバイスのための整合層薄膜
JP2013522665A (ja) ディスプレイのリフレッシュレートを増大可能とするライン逓倍
JP5592003B2 (ja) 彩度を変更することが可能な方法および構造
JP2015504531A (ja) ディスプレイのためのシフトされたクワッドピクセルおよび他のピクセルのモザイク
JP2015505986A (ja) 二重吸収層を用いた干渉変調器
JP2015502570A (ja) ディスプレイを駆動するためのシステム、デバイス、および方法
JP5752334B2 (ja) 電気機械システムデバイス
JP2014531614A (ja) 干渉変調器のための機械層およびそれを製作する方法
JP5687402B1 (ja) 色ノッチフィルタを有するアナログｉｍｏｄ
JP5801424B2 (ja) 非アクティブダミーピクセル
JP2014510950A (ja) ライン時間低減のための方法および装置
JP2014512566A (ja) マルチカラーディスプレイを調整するためのシステムおよび方法
JP2014519050A (ja) 機械層およびそれを製作する方法
JP2014510951A (ja) 色依存の書込み波形のタイミング
JP5792373B2 (ja) ピクセルビア（ｐｉｘｅｌｖｉａ）およびそれを形成する方法
JP2015519868A (ja) 電圧変換器
JP5745702B2 (ja) 複数のセグメントラインを含むディスプレイを駆動する方法および回路
JP2015507215A (ja) 電気機械システムデバイスのカプセル化されたアレイ
JP2015519594A (ja) Ｒｇｂ吸収体を有する多状態ｉｍｏｄ
TWI485686B (zh) 用於產生顯示驅動器輸出的充電泵
JP2014512554A (ja) 機械層を支持するための装置および方法
JP2015502571A (ja) 書込み波形のポーチ重複

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151124