JP2015502571A - 書込み波形のポーチ重複 - Google Patents

Abstract

本開示は、ディスプレイ要素のアレイを有するディスプレイにデータを書き込むための、システム、方法、およびコンピュータ記憶媒体上に符号化されたコンピュータプログラムを含む装置を提供する。ディスプレイ要素のアレイにデータを書き込む間のエラーの低減に利用される遅延は、ディスプレイのフレームレートを改善するために、互いに時間的に重複され得る。

Description

本開示は、電気機械ディスプレイへのデータの書込みにおけるライン時間を低減するための方法およびシステムに関する。

電気機械システムは、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、光学的構成要素（たとえば、ミラー）と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ：ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／あるいは、基板および／または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

１つのタイプの電気機械システムデバイスは干渉変調器（ＩＭＯＤ：ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ ｍｏｄｕｌａｔｏｒ）と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび／または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。

干渉変調器は、ディスプレイ要素のラインにデータを順次書き込む列およびセグメントのドライバによって駆動され得る。一般に、ディスプレイのフレームレートは、ディスプレイにデータを書き込むための書込み波形ライン時間の関数である。書込み波形ライン時間が増加すると、画像が表示され得る速度が低下する。したがって、ディスプレイにデータを書き込むために必要とされるライン時間を低減することが望ましい。

本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない。

本開示で説明する主題の１つの発明的態様は、コモンラインとセグメントラインとを含むディスプレイを駆動する方法において実施され得る。方法は、第１の時間に第１の方向に第１のセットのセグメントラインに対して駆動信号を遷移するステップと、第２の時間に第２の方向に第２のセットのセグメントラインに対して駆動信号を遷移するステップとを含み、第１の方向が第２の方向と異なり、第１の時間が第２の時間からシフトされ、データを書き込むステップが、少なくとも１つのコモンライン上で単一のコモン書込み信号を用いて駆動信号を遷移するステップに対応する。

本開示で説明する主題の別の発明的態様は、複数のコモンラインと複数のセグメントラインとを含むディスプレイを駆動するためのシステムにおいて実施され得る。システムは、複数のセグメントラインを駆動するように構成されたセグメントドライバを含む。セグメントドライバは、第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移し、第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するようにさらに構成され、第１の方向が第２の方向と異なり、第１の方向における遷移が第２の方向における遷移からシフトされる。システムは、複数のコモンラインを駆動するように構成されたコモンドライバをさらに含む。遷移した駆動信号に対応するデータは、少なくとも１つのコモンライン上で単一の書込み信号を用いて書き込まれる。

本開示で説明する主題の別の発明的態様は、複数のコモンラインとセグメントラインとを含むディスプレイを駆動するためのシステムにおいて実施され得る。システムは、複数のセグメントラインを駆動するための手段と、第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移するための手段と、第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するための手段とを含み、第１の方向が第２の方向と異なり、第１の方向における遷移が第２の方向における遷移からシフトされる。システムは、複数のコモンラインを駆動するための手段をさらに含む。遷移した駆動信号に対応するデータは、少なくとも１つのコモンライン上で単一の書込み信号を用いて書き込まれる。

本開示で説明する主題の別の発明的態様は、複数のコモンラインとセグメントラインとを含むディスプレイを駆動するように構成されたプログラムに対するデータを処理するためのコンピュータプログラム製品において実施され得る。このコンピュータプログラム製品は、第１の時間に第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移することと、第２の時間に第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移することとを、ディスプレイドライバ回路に行わせるためのコードを記憶した非一時的コンピュータ可読媒体を含み、第１の方向が第２の方向と異なり、第１の時間が第２の時間からシフトされる。書込みデータは、少なくとも１つのコモンライン上で単一のコモン書込み信号を用いて遷移した駆動信号に対応する。

本明細書で説明する主題の１つまたは複数の実施態様の詳細が、添付の図面および以下の説明において示されている。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。

干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す図である。 ３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す図である。 図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す図である。 様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示す図である。 図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す図である。 図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す図である。 図１の干渉変調器ディスプレイの部分断面図の一例を示す図である。 干渉変調器の異なる実施態様の断面図の一例を示す図である。 干渉変調器の異なる実施態様の断面図の一例を示す図である。 干渉変調器の異なる実施態様の断面図の一例を示す図である。 干渉変調器の異なる実施態様の断面図の一例を示す図である。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図である。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。 ディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例である。 ディスプレイデータを書き込むために使用され得る信号を駆動するコモンラインおよびセグメントラインに対するタイミング図の一例を示す。 ディスプレイデータを書き込むために使用され得る信号を駆動するコモンラインおよびセグメントラインに対するタイミング図の一例を示す。 ディスプレイにデータを書き込む方法のフローチャートである。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図である。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図である。

様々な図面中の同様の参照番号および名称は同様の要素を示す。

以下の詳細な説明は、発明的態様について説明する目的で、いくつかの実施態様を対象とする。しかしながら、本明細書の教示は、多数の異なる方法で適用され得る。説明する実施態様は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成された任意のデバイスにおいて実施され得る。より具体的には、実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（たとえば、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（たとえば、オドメータディスプレイなど）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（たとえば、車両における後部ビューカメラのディスプレイ）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメーター、パッケージング（たとえば、電気機械システム（ＥＭＳ）、ＭＥＭＳおよび非ＭＥＭＳ）、審美構造物（たとえば、１つの宝飾品上の画像のディスプレイ）、ならびに様々な電気機械システムデバイスなど、様々な電子デバイス中に実施されるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、運動感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、および電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。

本明細書で説明する主題の特定の実施態様は、ディスプレイにおけるディスプレイ要素にデータを書き込むための、低減された書込み波形ライン時間を含み、それによりディスプレイのフレームレートが低減される。いくつかの態様では、アレイ内のディスプレイ要素へのデータの書込みにおけるエラーの可能性を低減するために使用される遅延が互いに重複され、それによりライン時間の全体的な遅延成分が低減される。たとえば、いくつかの例では、ディスプレイ要素の現在のラインのライン時間の開始時の遅延が、ディスプレイ要素の前のラインに対するライン時間の終了時の遅延と重複され得る。

本開示で説明する主題の特定の実施態様は、以下の潜在的利点のうちの１つまたは複数を実現するために実施され得る。ディスプレイにデータを書き込む全体的なフレームレートは、ディスプレイ要素の各ラインにデータを書き込むために使用されるライン時間の量を低減することによって低減され得る。その結果、ディスプレイは、ビデオデータなど、更新された画像情報に、より良好に反応し得る。

説明する実施態様が適用され得る好適なＭＥＭＳデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。ＩＭＯＤの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調節され得る。

図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＭＥＭＳディスプレイ要素を含む。これらのデバイスでは、ＭＥＭＳディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明（「緩和」、「開」または「オン」）状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。いくつかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。ＭＥＭＳピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。

ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも２つの位置の間で移動され得る。第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第２の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実施態様では、ＩＭＯＤは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動しているときに暗状態にあり、可視範囲外の光（たとえば、赤外光）を反射し得る。ただし、いくつかの他の実施態様では、ＩＭＯＤは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。

図１中のピクセルアレイの図示の部分は、２つの隣接する干渉変調器１２を含む。（図示のような）左側のＩＭＯＤ１２では、可動反射層１４が、部分反射層を含む光学スタック１６からの所定の距離における緩和位置に示されている。左側のＩＭＯＤ１２の両端間に印加された電圧Ｖ_０は、可動反射層１４の作動を引き起こすには不十分である。右側のＩＭＯＤ１２では、可動反射層１４は、光学スタック１６の近くの、またはそれに隣接する作動位置に示されている。右側のＩＭＯＤ１２の両端間に印加された電圧Ｖ_ｂｉａｓは、可動反射層１４を作動位置に維持するのに十分である。

図１では、ピクセル１２の反射特性が、概して、ピクセル１２に入射する光１３を示す矢印と、左側のピクセル１２から反射する光１５とを用いて示されている。詳細に示していないが、ピクセル１２に入射する光１３の大部分は透明基板２０を透過され、光学スタック１６に向かうことになることを、当業者なら理解されよう。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過されることになり、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の部分は、可動反射層１４において反射され、透明基板２０に向かって（およびそれを通って）戻ることになる。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うまたは弱め合う）干渉が、ピクセル１２から反射される光１５の（１つまたは複数の）波長を決定することになる。

光学スタック１６は、単一の層またはいくつかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。いくつかの実施態様では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム（Ｃｒ）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、光学スタック１６は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜（ｔｈｉｃｋｎｅｓｓ）を含むことができるが、（たとえば、光学スタック１６の、またはＩＭＯＤの他の構造の）異なる、より伝導性の高い層または部分が、ＩＭＯＤピクセル間で信号をバスで運ぶ（ｂｕｓ）ように働くことができる。光学スタック１６は、１つまたは複数の伝導性層または伝導性／吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。

いくつかの実施態様では、光学スタック１６の（１つまたは複数の）層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実施態様では、アルミニウム（Ａｌ）などの高伝導性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト１８の上に堆積された列とポスト１８間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実施態様では、ポスト１８間の間隔は１〜１０００μｍ程度であり得、ギャップ１９は１００００オングストローム（Å）未満程度であり得る。

いくつかの実施態様では、ＩＭＯＤの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層１４は、図１中の左側のピクセル１２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図１中の右側の作動ピクセル１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

図２は、３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または任意の他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２には、図１に示したＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図２は明快のためにＩＭＯＤの３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤを含んでいることがあり、列におけるＩＭＯＤの数とは異なる数のＩＭＯＤを行において有し得、その逆も同様である。

図３は、図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す。ＭＥＭＳ干渉変調器の場合、行／列（すなわち、コモン／セグメント）書込みプロシージャが、図３に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、可動反射層またはミラーに緩和状態から作動状態に変更させるために、たとえば、約１０ボルトの電位差を必要とし得る。電圧がその値から低減されると、電圧が低下して、たとえば、１０ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が２ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図３に示すように、印加電圧のウィンドウがある電圧の範囲、約３〜７ボルトが存在し、そのウィンドウ内でデバイスは緩和状態または作動状態のいずれかで安定している。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図３のヒステリシス特性を有するディスプレイアレイ３０の場合、行／列書込みプロシージャは、一度に１つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約１０ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ０ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるような、約５ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス指定された後に、各ピクセルは、約３〜７ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、たとえば、図１に示した、ピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各ＩＭＯＤピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくＩＭＯＤピクセルに流れ込まない。

いくつかの実施態様では、所与の行におけるピクセルの状態の所望の変化（もしあれば）に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に１行書き込まれるように、アレイの各行がアドレス指定され得る。第１の行におけるピクセルに所望のデータを書き込むために、第１の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第１の行パルスが第１の行電極に印加され得る。次いで、セグメント電圧のセットは、第２の行におけるピクセルの状態の所望の変化（もしあれば）に対応するように変更され得、第２のコモン電圧が第２の行電極に印加され得る。いくつかの実施態様では、第１の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第１のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび／または更新され得る。

各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ（すなわち、各ピクセルの両端間の電位差）は、各ピクセルの得られる状態を決定する。図４は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。

図４に（ならびに図５Ｂに示すタイミング図に）示すように、開放電圧（ｒｅｌｅａｓｅ ｖｏｌｔａｇｅ）ＶＣ_ＲＥＬがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧ＶＳ_Ｈおよび低いセグメント電圧ＶＳ_Ｌにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧ＶＣ_ＲＥＬがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧ＶＳ_Ｈが印加されたときも、低いセグメント電圧ＶＳ_Ｌが印加されたときも、変調器の両端間の潜在的な電圧（代替的にピクセル電圧と呼ばれる）は緩和ウィンドウ（図３参照。開放ウィンドウとも呼ばれる）内にある。

高い保持電圧ＶＣ_{ＨＯＬＤ＿Ｈ}または低い保持電圧ＶＣ_{ＨＯＬＤ＿Ｌ}などの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和ＩＭＯＤは緩和位置にとどまることになり、作動ＩＭＯＤは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧ＶＳ_Ｈが印加されたときも、低いセグメント電圧ＶＳ_Ｌが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング（ｖｏｌｔａｇｅ ｓｗｉｎｇ）、すなわち、高いＶＳ_Ｈと低いセグメント電圧ＶＳ_Ｌとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。

高いアドレス指定電圧ＶＣ_{ＡＤＤ＿Ｈ}または低いアドレス指定電圧ＶＣ_{ＡＤＤ＿Ｌ}などのアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。いくつかの実施態様では、高いアドレス指定電圧ＶＣ_{ＡＤＤ＿Ｈ}がコモンラインに沿って印加されたとき、高いセグメント電圧ＶＳ_Ｈの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧ＶＳ_Ｌの印加は、変調器の作動を引き起こすことがある。当然の結果として、低いアドレス指定電圧ＶＣ_{ＡＤＤ＿Ｌ}が印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧ＶＳ_Ｈは変調器の作動を引き起こし、低いセグメント電圧ＶＳ_Ｌは変調器の状態に影響しない（すなわち、安定したままである）ことがある。

いくつかの実施態様では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実施態様では、変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番（すなわち、書込みプロシージャの極性の交番）は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。

図５Ａは、図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図５Ｂは、図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、たとえば、図２の３×３アレイに印加され得、これは、図５Ａに示すライン時間６０ｅディスプレイ配置を最終的にもたらすことになる。図５Ａ中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図５Ａに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図５Ｂのタイミング図に示す書込みプロシージャは、各変調器が、第１のライン時間６０ａの前に、開放されており、非作動状態に属すると仮定する。

第１のライン時間６０ａ中に、開放電圧７０がコモンライン１上に印加され、コモンライン２上に印加される電圧が、高い保持電圧７２において始まり、開放電圧７０に移動し、低い保持電圧７６がコモンライン３に沿って印加される。したがって、コモンライン１に沿った変調器（コモン１，セグメント１）、（１，２）および（１，３）は、第１のライン時間６０ａの持続時間の間、緩和または非作動状態にとどまり、コモンライン２に沿った変調器（２，１）、（２，２）および（２，３）は、緩和状態に移動することになり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、それらの前の状態にとどまることになる。図４を参照すると、コモンライン１、２または３のいずれも、ライン時間６０ａ中に作動を引き起こす電圧レベルにさらされていないので（すなわち、ＶＣ_ＲＥＬ−緩和、およびＶＣ_{ＨＯＬＤ＿Ｌ}−安定）、セグメントライン１、２および３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。

第２のライン時間６０ｂ中に、コモンライン１上の電圧は高い保持電圧７２に移動し、コモンライン１に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン１上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン２に沿った変調器は、開放電圧７０の印加により、緩和状態にとどまり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、コモンライン３に沿った電圧が開放電圧７０に移動するとき、緩和することになる。

第３のライン時間６０ｃ中に、コモンライン１は、コモンライン１上に高いアドレス電圧７４を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧６４がセグメントライン１および２に沿って印加されるので、変調器（１，１）および（１，２）の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きく（すなわち、電圧差は、あらかじめ定義されたしきい値を超えた）、変調器（１，１）および（１，２）は作動される。逆に、高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）の両端間のピクセル電圧は、変調器（１，１）および（１，２）のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器（１，３）は緩和したままである。また、ライン時間６０ｃ中に、コモンライン２に沿った電圧は低い保持電圧７６に減少し、コモンライン３に沿った電圧は開放電圧７０にとどまり、コモンライン２および３に沿った変調器を緩和位置のままにする。

第４のライン時間６０ｄ中に、コモンライン１上の電圧は、高い保持電圧７２に戻り、コモンライン１に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン２上の電圧は低いアドレス電圧７８に減少される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部（ｌｏｗｅｒ ｅｎｄ）を下回り、変調器（２，２）が作動することを引き起こす。逆に、低いセグメント電圧６４がセグメントライン１および３に沿って印加されるので、変調器（２，１）および（２，３）は緩和位置にとどまる。コモンライン３上の電圧は、高い保持電圧７２に増加し、コモンライン３に沿った変調器を緩和状態のままにする。

最後に、第５のライン時間６０ｅ中に、コモンライン１上の電圧は高い保持電圧７２にとどまり、コモンライン２上の電圧は低い保持電圧７６にとどまり、コモンライン１および２に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン３上の電圧は、コモンライン３に沿った変調器をアドレス指定するために、高いアドレス電圧７４に増加する。低いセグメント電圧６４がセグメントライン２および３上に印加されるので、変調器（３，２）および（３，３）は作動するが、セグメントライン１に沿って印加された高いセグメント電圧６２は、変調器（３，１）が緩和位置にとどまることを引き起こす。したがって、第５のライン時間６０ｅの終わりに、３×３ピクセルアレイは、図５Ａに示す状態にあり、他のコモンライン（図示せず）に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。

図５Ｂのタイミング図では、所与の書込みプロシージャ（すなわち、ライン時間６０ａ〜６０ｅ）は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると（また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると）、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、必要なライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、開放電圧は、図５Ｂに示すように、単一のライン時間よりも長く印加され得る。いくつかの他の実施態様では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。

上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図６Ａ〜図６Ｅは、可動反射層１４とそれの支持構造とを含む、干渉変調器の異なる実施態様の断面図の例を示している。図６Ａは、金属材料のストリップ、すなわち、可動反射層１４が、基板２０から直角に延在する支持体１８上に堆積される、図１の干渉変調器ディスプレイの部分断面図の一例を示している。図６Ｂでは、各ＩＭＯＤの可動反射層１４は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー３２に接して支持体に取り付けられる。図６Ｃでは、可動反射層１４は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層３４から吊るされる。変形可能層３４は、可動反射層１４の外周の周りで基板２０に直接または間接的に接続することがある。これらの接続は、本明細書では支持ポストと呼ばれる。図６Ｃに示す実施態様は、変形可能層３４によって行われる可動反射層１４の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、反射層１４のために使用される構造設計および材料と、変形可能層３４のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。

図６Ｄは、可動反射層１４が反射副層（ｒｅｆｌｅｃｔｉｖｅ ｓｕｂ−ｌａｙｅｒ）１４ａを含む、ＩＭＯＤの別の例を示している。可動反射層１４は、支持ポスト１８などの支持構造上に載る。支持ポスト１８は、たとえば、可動反射層１４が緩和位置にあるとき、可動反射層１４と光学スタック１６との間にギャップ１９が形成されるように、下側静止電極（すなわち、図示のＩＭＯＤにおける光学スタック１６の一部）からの可動反射層１４の分離を可能にする。可動反射層１４は、電極として働くように構成され得る伝導性層１４ｃと、支持層１４ｂとをも含むことができる。この例では、伝導性層１４ｃは、基板２０から遠位にある支持層１４ｂの一方の面に配設され、反射副層１４ａは、基板２０の近位にある支持層１４ｂの他方の面に配設される。いくつかの実施態様では、反射副層１４ａは、伝導性であることがあり、支持層１４ｂと光学スタック１６との間に配設され得る。支持層１４ｂは、誘電材料、たとえば、酸窒化ケイ素（ＳｉＯＮ）または二酸化ケイ素（ＳｉＯ_２）の、１つまたは複数の層を含むことができる。いくつかの実施態様では、支持層１４ｂは、たとえば、ＳｉＯ_２／ＳｉＯＮ／ＳｉＯ_２３層スタックなど、複数の層のスタックであり得る。反射副層１４ａと伝導性層１４ｃのいずれかまたは両方は、たとえば、約０．５％の銅（Ｃｕ）または別の反射金属材料を用いた、アルミニウム（Ａｌ）合金を含むことができる。誘電支持層１４ｂの上および下で伝導性層１４ａ、１４ｃを採用することは、応力のバランスをとり、伝導の向上を与えることができる。いくつかの実施態様では、反射副層１４ａおよび伝導性層１４ｃは、可動反射層１４内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。

図６Ｄに示すように、いくつかの実施態様はブラックマスク構造２３をも含むことができる。ブラックマスク構造２３は、周辺光または迷光を吸収するために、光学不活性領域において（たとえば、ピクセル間にまたはポスト１８の下に）形成され得る。ブラックマスク構造２３はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造２３は、伝導性であり、電気的バス層として機能するように構成され得る。いくつかの実施態様では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造２３に接続され得る。ブラックマスク構造２３は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造２３は１つまたは複数の層を含むことができる。たとえば、いくつかの実施態様では、ブラックマスク構造２３は、光吸収器として働くモリブデンクロム（ＭｏＣｒ）層と、層と、反射体およびバス層として働く、アルミニウム合金とを含み、それぞれ、約３０〜８０Å、５００〜１０００Å、および５００〜６０００Åの範囲内の厚さである。１つまたは複数の層は、たとえば、ＭｏＣｒ層およびＳｉＯ_２層の場合は、四フッ化炭素（ＣＦ_４）および／または酸素（Ｏ_２）、ならびにアルミニウム合金層の場合は、塩素（Ｃｌ_２）および／または三塩化ホウ素（ＢＣｌ_３）を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。いくつかの実施態様では、ブラックマスク２３はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造２３では、伝導性吸収体は、各行または列の光学スタック１６における下側静止電極間で信号を送信するかまたは信号をバスで運ぶために使用され得る。いくつかの実施態様では、スペーサ層３５が、ブラックマスク２３中の伝導性層から吸収層１６ａを概して電気的に絶縁するのに、役立つことができる。

図６Ｅは、可動反射層１４が自立している、ＩＭＯＤの別の例を示している。図６Ｄとは対照的に、図６Ｅの実施態様は支持ポスト１８を含まない。代わりに、可動反射層１４は、複数のロケーションにおいて、下にある光学スタック１６に接触し、可動反射層１４の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層１４が図６Ｅの非作動位置に戻るという、十分な支持を与える。複数のいくつかの異なる層を含んでいることがある光学スタック１６は、ここでは明快のために、光吸収体１６ａと誘電体１６ｂとを含む状態で示されている。いくつかの実施態様では、光吸収体１６ａは、固定電極としても、部分反射層としても働き得る。

図６Ａ〜図６Ｅに示す実施態様などの実施態様では、ＩＭＯＤは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板２０の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分（すなわち、たとえば、図６Ｃに示す変形可能層３４を含む、可動反射層１４の背後のディスプレイデバイスの任意の部分）は、反射層１４がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、いくつかの実施態様では、バス構造（図示せず）が可動反射層１４の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図６Ａ〜図６Ｅの実施態様は、たとえば、パターニングなどの処理を簡略化することができる。

図７は、干渉変調器のための製造プロセス８０を示す流れ図の一例を示しており、図８Ａ〜図８Ｅは、そのような製造プロセス８０の対応する段階の断面概略図の例を示している。いくつかの実施態様では、製造プロセス８０は、図７に示されていない他のブロックに加えて、たとえば、図１および図６に示す一般的なタイプの干渉変調器を製造するために実施され得る。図１、図６および図７を参照すると、プロセス８０はブロック８２において開始し、基板２０上への光学スタック１６の形成を伴う。図８Ａは、基板２０上で形成されたそのような光学スタック１６を示している。基板２０は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック１６の効率的な形成を可能にするために、事前準備プロセス、たとえば、洗浄にかけられていることがある。上記で説明したように、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、透明基板２０上に、所望の特性を有する１つまたは複数の層を堆積させることによって、作製され得る。図８Ａでは、光学スタック１６は、副層１６ａおよび１６ｂを有する多層構造を含むが、いくつかの他の実施態様では、より多いまたはより少ない副層が含まれ得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、組み合わせられた導体／吸収体副層１６ａなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層１６ａ、１６ｂのうちの１つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、１つまたは複数の金属層（たとえば、１つまたは複数の反射層および／または伝導性層）上に堆積された副層１６ｂなど、絶縁層または誘電体層であり得る。さらに、光学スタック１６は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。

プロセス８０はブロック８４において続き、光学スタック１６上への犠牲層２５の形成を伴う。犠牲層２５は、キャビティ１９を形成するために後で（たとえば、ブロック９０において）除去され、したがって、犠牲層２５は、図１に示した得られた干渉変調器１２には示されていない。図８Ｂは、光学スタック１６上で形成された犠牲層２５を含む、部分的に作製されたデバイスを示している。光学スタック１６上での犠牲層２５の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ１９（図１および図８Ｅも参照）を与えるように選択された厚さの、モリブデン（Ｍｏ）またはアモルファスシリコン（ａ−Ｓｉ）など、フッ化キセノン（ＸｅＦ_２）エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理堆積（ＰＶＤ、たとえば、スパッタリング）、プラズマ強化化学堆積（ＰＥＣＶＤ）、熱化学堆積（熱ＣＶＤ）、またはスピンコーティングなど、堆積技法を使用して行われ得る。

プロセス８０はブロック８６において続き、支持構造、たとえば、図１、図６および図８Ｃに示すポスト１８の形成を伴う。ポスト１８の形成は、支持構造開口を形成するために犠牲層２５をパターニングすることと、次いで、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、またはスピンコーティングなど、堆積方法を使用して、ポスト１８を形成するために開口中に材料（たとえば、ポリマーまたは無機材料、たとえば、酸化ケイ素）を堆積させることとを含み得る。いくつかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト１８の下側端部が図６Ａに示すように基板２０に接触するように、犠牲層２５と光学スタック１６の両方を通って、下にある基板２０まで延在することがある。代替的に、図８Ｃに示すように、犠牲層２５中に形成された開口は、犠牲層２５は通るが、光学スタック１６は通らないで、延在することがある。たとえば、図８Ｅは、光学スタック１６の上側表面（ｕｐｐｅｒ ｓｕｒｆａｃｅ）と接触している支持ポスト１８の下側端部を示している。ポスト１８、または他の支持構造は、犠牲層２５上に支持構造材料の層を堆積させることと、犠牲層２５中の開口から離れて配置された支持構造材料の部分をパターニングすることとによって形成され得る。支持構造は、図８Ｃに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層２５の一部分の上で延在することもある。上述のように、犠牲層２５および／または支持ポスト１８のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。

プロセス８０はブロック８８において続き、図１、図６および図８Ｄに示す可動反射層１４などの可動反射層または膜の形成を伴う。可動反射層１４は、１つまたは複数のパターニング、マスキング、および／またはエッチングステップとともに、１つまたは複数の堆積ステップ、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金）堆積を採用することによって、形成され得る。可動反射層１４は、電気伝導性であり、電気伝導性層（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｖｅ ｌａｙｅｒ）と呼ばれることがある。いくつかの実施態様では、可動反射層１４は、図８Ｄに示すように複数の副層１４ａ、１４ｂ、１４ｃを含み得る。いくつかの実施態様では、副層１４ａ、１４ｃなど、副層のうちの１つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層１４ｂは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層２５は、ブロック８８において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層１４は、一般にこの段階では可動でない。犠牲層２５を含んでいる部分的に作製されたＩＭＯＤは、本明細書では「非開放（ｕｎｒｅｌｅａｓｅｄ）」ＩＭＯＤと呼ばれることもある。図１に関して上記で説明したように、可動反射層１４は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。

プロセス８０はブロック９０において続き、キャビティ、たとえば、図１、図６および図８Ｅに示すキャビティ１９の形成を伴う。キャビティ１９は、（ブロック８４において堆積された）犠牲材料２５をエッチャントにさらすことによって形成され得る。たとえば、ＭｏまたはアモルファスＳｉなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ１９を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である期間の間、固体ＸｅＦ_２から派生した蒸気などの気体または蒸気エッチャントに犠牲層２５をさらすことによって、除去され得る。他のエッチング方法、たとえば、ウェットエッチングおよび／またはプラズマエッチングも使用され得る。犠牲層２５がブロック９０中に除去されるので、可動反射層１４は、一般に、この段階後に可動となる。犠牲材料２５の除去後に、得られた完全にまたは部分的に作製されたＩＭＯＤは、本明細書では「開放」ＩＭＯＤと呼ばれることがある。

図５Ａおよび図５Ｂを参照しながら上記で説明したように、データは、コモンライン駆動信号およびセグメントライン駆動信号の変動を通してディスプレイに書き込まれ得る。図９は、ディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号に対するタイミング図の一例を示す。図９に示すように、アレイ中の各ディスプレイ要素は、最初に、開放電圧７０を有するクリアリングパルス（ｃｌｅａｒｉｎｇ ｐｕｌｓｅ）１００の印加によって非作動状態へ駆動され得る。クリアリングパルス１００に続いて、コモンラインは、図９に示すように、保持電圧レベル、たとえば、高い保持電圧７２へ遷移され得る。ディスプレイ要素のラインにデータを書き込むために、コモンラインは、高い保持電圧７２から高いアドレス電圧７４へ遷移され、高い保持電圧７２へ戻るように遷移される。図９に示すように、データを書き込むためのプロセス中に３つの時間期間があり、これらの時間期間は、ライン時間１１０と総称されることがある。

ライン時間１１０は、フロントポーチ１０２と、書込みパルス１０４と、バックポーチ１０６とを含む。フロントポーチ１０２は、コモンラインに沿ったディスプレイ要素へのデータの書込みにおけるエラーを回避するために、セグメントライン遷移の開始の後にくる、書込みパルス１０４の前の遅延時間として定義され得る。書込みパルス１０４中に、図９に示すように、アドレス電圧、たとえば、高いアドレス電圧７４に対応する電圧レベルが印加される。バックポーチ１０６は、コモンラインに接続されたディスプレイ要素へのデータの書込みにおけるエラーを回避するために、書込みパルス１０４の後にくる、セグメントライン遷移の開始より前の遅延時間として定義され得る。フロントポーチ１０２およびバックポーチ１０６は、高いアドレス電圧７４などのアドレス電圧と、高い保持電圧７２などの保持電圧との間の遷移中の遅延を補償し得る。

図５Ｂを参照しながら上記で説明したように、正極性の書込み波形では、高いアドレス電圧７４の書込みパルス１０４が印加され、対応するセグメントラインが低いセグメント電圧６４にあるとき、ディスプレイ要素が作動されるように、セグメント遷移は、低いセグメント電圧６４と高いセグメント電圧６２とを含む。コモンライン電圧がセグメントライン電圧と重複するときに、コモンライン電圧が意図した電圧レベルに到達し得るような遅延を導入するために、フロントポーチ１０２およびバックポーチ１０６が設けられることがある。遅延は、回路の構成要素の内部キャパシタンス値などによるひずみの結果であり得る。

フロントポーチ１０２は、セグメントライン遷移の後で、書込みパルス１０４の印加より前に、すべてのセグメントラインがそれらの新しい状態に落ち着くために十分な時間を与えるように設定され得る。同様に、バックポーチ１０６は、後続のセグメントライン遷移より前に、書込みパルス１０４が保持状態に落ち着くことができるように設けられ得る。書込みパルス１０４の持続時間は、書込みパルス１０４によって作動されるべきであるセグメントライン上のディスプレイ要素の作動を可能にするために十分な時間を与える。

図９に示した例では、フロントポーチ１０２およびバックポーチ１０６が高い保持電圧７２に対応し（とはいえ、図９は高いアドレス電圧７４から高い保持電圧７２への遷移におけるバックポーチ１０６を示す）、書込みパルス１０４が高いアドレス電圧７４に対応する（とはいえ、図９は高い保持電圧７２から高いアドレス電圧７４に遷移する書込みパルス１０４を示す）ようにディスプレイを駆動するために、正極性が仮定される。図５Ｂに示すように、波形はまた負極性をも有し得る。負極性波形では、（図５Ｂに示すように）フロントポーチ１０２およびバックポーチ１０６が低い保持電圧７６に対応し、書込みパルス１０４が低いアドレス電圧７８に対応する。

以下の表１は、１１５２本のコモンラインを有するディスプレイを駆動するための一実施態様における異なるフレームレートに対応する、フロントポーチ１０２の時間、書込みパルス１０４の時間、およびバックポーチ１０６の時間の例を示す。

表１に示すように、１５Ｈｚのフレームレートでは、フロントポーチ１０２が８μｓに設定され得、書込みパルス１０４が４０μｓに設定され得、バックポーチ１０６が８μｓに設定され得、合計ライン時間１１０が５６μｓとなる。代替的に、６．７Ｈｚのフレームレートでは、フロントポーチ１０２が１２μｓに設定され得、書込みパルス１０４が７０μｓに設定され得、バックポーチが４７μｓに設定され得、合計ライン時間が１２９μｓとなる。

図１０は、ディスプレイデータを書き込むために使用され得る信号を駆動するコモンラインおよびセグメントラインに対するタイミング図の一例を示す。図１０は、３つの正のコモンライン書込み波形（ＣＯＭと総称されるＣＯＭ１、ＣＯＭ２、ＣＯＭ３）を含む。同じく図示するものは、３つのセグメントライン波形（ＳＥＧと総称されるＳＥＧ１、ＳＥＧ２、およびＳＥＧ３）である。ディスプレイ要素のアレイを駆動するように構成されたコモンラインおよびセグメントラインの数は、ディスプレイのタイプ、および／またはディスプレイを駆動するために使用される駆動方式に基づくことは、当業者には認識されよう。

図１０に示すように、ＣＯＭ１の書込みパルス１０４ａの終了とＣＯＭ２の書込みパルス１０４ｂの開始との間の時間は、（ＣＯＭ１に対するライン時間の）バックポーチ１０６ａと（ＣＯＭ２に対するライン時間の）フロントポーチ１０２ｂとの合計に等しい。同様に、ＣＯＭ２の書込みパルス１０４ｂの終了とＣＯＭ３の書込みパルス１０４ｃの開始との間の時間は、（ＣＯＭ２に対するライン時間の）バックポーチ１０６ｂと（ＣＯＭ３に対するライン時間の）フロントポーチ１０２ｃとの合計に等しい。セグメントＳＥＧ１、ＳＥＧ２、およびＳＥＧ３上のセグメントライン遷移は、互いに実質的に同じ時間に書込みパルス１０４ａ、１０４ｂ、および１０４ｃの中間に起こる。１５Ｈｚのフレームレートの例では、フロントポーチ１０２とバックポーチ１０６との合計は、１６μｓに等しい。図１０の駆動方式によれば、ＣＯＭおよびＳＥＧの遷移は、「ポーチ」時間期間の間に落ち着くための時間を与えられるので、ディスプレイ要素へのデータの書込みにおけるエラーが低減される。

上記で説明したように、ディスプレイのフレームレートは、ライン時間１１０に反比例し、ライン時間１１０が増すにつれて、フレームレートが下がるようになる。ライン時間１１０は、フロントポーチ１０２、書込みパルス１０４、およびバックポーチ１０６の結合された時間を含むので、フロントポーチ１０２、および／またはバックポーチ１０６を低減または除去することで、ディスプレイのためのより高速なフレームレートが生じることになる。

ディスプレイ要素の作動または開放におけるエラーの可能性を解析することによって、フロントポーチ１０２とバックポーチ１０４とのうちの一方が、セグメントラインの遷移方向に基づいて除去され得る。いくつかの実施態様では、ディスプレイ要素が、ディスプレイにデータを書き込むより前に、非作動状態または開放状態に遷移されるように、クリアリングパルス（図５Ｂに７０で示す）が、ディスプレイ要素のラインに印加され得る。クリアリングパルスに続いて、ディスプレイ要素は、データがディスプレイに書き込まれるときに、２つの可能性のある動作のうちの一方を取ることができる。ディスプレイ要素は、１）非作動状態にあって非作動状態にとどまり得るか、あるいは、２）非作動状態または開放状態から作動状態に遷移し得る。上記で説明したように、これらの遷移は、ディスプレイ要素に接続されたセグメントライン電圧を変化させること、およびディスプレイ要素に接続されたコモンラインを介して対応するアドレス電圧を印加することでディスプレイ要素にデータを書き込むことによって実施される。フロントポーチ１０２またはバックポーチ１０６が低減または除去され得るときの、遷移、または上記の状況１および２について、以下の図１１を参照しながらより詳細に説明する。

図１１は、ディスプレイデータを書き込むために使用され得る信号を駆動するコモンラインおよびセグメントラインに対するタイミング図の一例を示す。作動レベルから開放レベルへのＳＥＧ信号遷移に対する上記の状況１では、次のコモンラインが書込みレベル７４に遷移する前に、セグメントライン電圧が落ち着くことを可能にするために、フロントポーチ１０２が必要であり得る。フロントポーチ１０２が設けられない場合、ディスプレイ要素が不測に作動して、書込みパルス１０４に応答した開放状態にとどまらないことがある。この例を、図１１のＣＯＭ２およびＳＥＧ２を参照しながら説明する。図示のように、低いセグメント電圧６４から高いセグメント電圧６２へのＳＥＧ２の遷移の後、書込みパルス１０４ｂの印加より前に、フロントポーチ１０２が設けられない場合、ディスプレイ要素を不測に作動させるハザードが存在し得る。このハザードを、図１１に破線の矢印１１０１で示す。

ＳＥＧ信号が作動レベルから開放レベルに遷移する場合、前の行の中で作動されたディスプレイ要素は、前の行に対するコモンライン電圧がまだ保持電圧に落ち着いていないとしても、そのようなセグメント遷移の間または後に作動状態にとどまるので、バックポーチ１０６は不要であり得る。たとえば、図１１を参照すると、ＣＯＭ１に沿ったディスプレイ要素は、ＳＥＧ遷移より前にＣＯＭ１のコモンライン電圧がまだ落ち着いていないときでも作動状態にとどまるので、ＣＯＭ１の書込みパルス１０４ａに続くバックポーチ１０６は不要である。この例を、図１１の実線１１０２で示す。

開放レベルから作動レベルへのＳＥＧ遷移（または、上記の状況２におけるようなディスプレイ要素遷移）の間、バックポーチ１０６は、セグメントラインが遷移される前に、前の行からのコモンラインが保持電圧に落ち着き得ることを確保するために使用され得る。バックポーチ１０６が使用されない場合、前の行の中の、開放状態におけるディスプレイ要素が、誤って作動される可能性がある。この潜在的なハザードを、破線の矢印１１０３で示す。たとえば、図１１を参照すると、ＣＯＭ１波形は、書込みパルス１０４ａの後で高いセグメント電圧６２から低いセグメント電圧６４へのＳＥＧ１のセグメント遷移より前にバックポーチ１０６を含む。バックポーチ１０６は、セグメントラインＳＥＧ１が低いセグメント電圧６４に遷移するより前に、ＣＯＭ１のコモンライン電圧が落ち着くのを可能にするために設けられる。

開放状態から作動状態へのＳＥＧ遷移に対して、ＳＥＧ遷移が起こる時点を問わず、書込みフェーズの印加の間、ディスプレイ要素は作動状態に遷移するので、フロントポーチは不要であり得る。たとえば、図１１を参照すると、高いセグメント電圧６２から低いセグメント電圧６４へのＳＥＧ１遷移の後で書込みパルス１０４ｂの印加より前の遅延が、低減または除去され得る。この例を、図１１に破線の矢印１１０４で示す。

遷移間の区別は、開放レベルから作動レベルにＳＥＧ信号を遷移するとき、セグメントライン遷移より前に前のコモンライン遷移が落ち着くことを可能にするために、バックポーチがエラーのリスクを低減し得ること、および作動レベルから開放レベルにＳＥＧ信号を遷移するときに、次のコモンライン遷移の前にセグメントライン遷移が落ち着くことを可能にすることによってフロントポーチがエラーのリスクを低減し得ることである。セグメントライン遷移の所与のセットに対して、遷移の一方のセットはバックポーチ１０６を設けられ、遷移の他方のセットはフロントポーチ１０２を設けられ得る。これらのポーチは、時間的に重複するように設定され得、それにより、フロントポーチ１０２とバックポーチ１０６の両方が、同じ時間窓内に設けられ得る。

正極性ＣＯＭ波形に対してセグメントライン遷移を重複させるために、高いセグメント電圧６２から低いセグメント電圧６４へのセグメントライン遷移は、時間的に前進され得る。たとえば、作動レベルから動いて開放レベルにとどまるそれらのＳＥＧ遷移が前に進められ得、それにより、これらのセグメントライン遷移は、たとえば、図１１の実線１１０２によって示すように、前のコモンラインの保持電圧への遷移と実質的に一致する。さらに、低いセグメント電圧６４から高いセグメント電圧６２へのセグメントライン遷移は、現在のコモンラインの書込み電圧への遷移と実質的に一致するように遅延され得る。これを、たとえば、図１１の実線１１０４で示す。

したがって、第１の書込みパルス（書込みパルス１０４ａなど）を終了して第２の書込みパルス（書込みパルス１０４ｂなど）を開始するコモンライン遷移の間の期間１１１０は、それらの遷移に対してエラーを低減するフロントポーチ１０２（図１０）を設けるために役立ち、同様に、それらの遷移に対してエラーを低減するバックポーチ１０６（図１０）を設けるために役立つ。セグメントラインに対する時間シフトの値は、適用されたフロントポーチ１０２および適用されたバックポーチ１０６の最大値に等しく設定され得る。これを、図１１のＭａｘ（１０２ｂまたは１０６ａ）で示す。

上記で説明したように必要に応じて、必要とされるフロントポーチおよびバックポーチを重複させた結果として、各ラインに対するライン時間が、通常のフロントポーチまたはバックポーチの時間より短い時間に等しい量だけ低減され得るので、書込み時間が低減され得る。したがって、ディスプレイデバイスのフレームレートは、図１０に示すものから改善され得るが、依然として、ディスプレイへのデータの書込みにおけるエラーを回避し得る。

図１２は、ディスプレイにデータを書き込む方法の流れ図を示す。図１２の方法は、図１１を参照しながら上記で説明した波形を生成するために実施され得る。方法は、ブロック１２０１で表されるように、第１の時間Ｔ１において第１のセットのセグメントラインを遷移するステップを含む。たとえば、図１１に戻って参照すると、方法は、第１の時間Ｔ１においてセグメントラインＳＥＧ２を遷移するステップを含み得る。図１２のブロック１２０２に示すように、方法は、第２の時間Ｔ２において第２のセットのセグメントラインを遷移するステップを含む。たとえば、図１１を参照すると、方法は、第２の時間Ｔ２においてセグメントラインＳＥＧ１およびセグメントラインＳＥＧ３を遷移するステップを含み得る。図１２のブロック１２０３に示すように、データが、単一のコモンライン書込み信号を用いてディスプレイ要素に書き込まれる。たとえば、コモンライン上でディスプレイ要素への誤ったデータを書き込むことにおけるエラーを回避しながら、データが、単一の書込みパルス１０４を使用して同じコモンラインに接続されたディスプレイ要素に書き込まれ得る。この例は、図１１を参照しながら上記で説明した通りであり得、データは、ＣＯＭ２に沿った単一のコモンライン書込みパルス１０４ｂを使用してコモンラインＣＯＭ２とセグメントラインＳＥＧ１、ＳＥＧ２、およびＳＥＧ３とに、ディスプレイ要素のアレイ内で接続されたディスプレイ要素に書き込まれ得る。

当然、ＳＥＧライン上の遷移が起きていないところでラインが書き込まれている場合、たとえば、前のＣＯＭラインと同じデータが書き込まれている場合、フロントポーチとバックポーチの両方が除去され得、これらのラインに対する書込みプロセスはさらに速くなる。さらに、図１０および図１１に示す一連の書込みパルスは、すべてが同じ極性であることに留意されたい。ＣＯＭラインが、直前に書き込まれたラインの極性と反対の極性で書き込まれる場合、フロントポーチとバックポーチの両方が、上記で説明した重複なしに維持されるべきである。というのは、方向のうちの１つにおけるＳＥＧ遷移は、これらのポーチの両方を必要とするからである。この場合、ＣＯＭラインは、従来のタイミングを使用すべきである。異なる極性を有するフレームの異なるＣＯＭラインを書き込むことが、時には望ましい。これらの場合、同じ極性で書き込まれているＣＯＭラインのグループは、上記で説明した重複を活用して、順次書き込まれ得る。極性が、新しいグループに対して切り替えられると、第１のラインは従来のより長いタイミングで書き込まれ、残りは、図１１のより速いタイミングを活用するために、フロントポーチとバックポーチとを重複させて書き込まれ得る。

図１３Ａおよび図１３Ｂは、複数の干渉変調器を含むディスプレイデバイス４０を示すシステムブロック図の例を示している。ディスプレイデバイス４０は、たとえば、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはディスプレイデバイス４０の軽微な変形も、テレビジョン、電子リーダーおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。

ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明する干渉変調器ディスプレイを含むことができる。

ディスプレイデバイス４０の構成要素は図１３Ｂに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（たとえば、信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカー４５およびマイクロフォン４６に接続される。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続される。ドライバコントローラ２９は、フレームバッファ２８に、およびアレイドライバ２２に結合され、アレイドライバ２２は次にディスプレイアレイ３０に結合される。電源５０が、特定のディスプレイデバイス４０設計によって必要とされるすべての構成要素に電力を与えることができる。

ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。いくつかの実施態様では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇまたはｎを含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送信および受信する。いくつかの他の実施態様では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ（登録商標）規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇまたは４Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ（登録商標）／Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ（登録商標） Ｅｎｖｉｒｏｎｍｅｎｔ（ＥＤＧＥ）、Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または他の知られている信号を受信するように設計される。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、その信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、その信号を処理することができる。

いくつかの実施態様では、トランシーバ４７は受信機によって置き換えられ得る。さらに、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。

ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実施態様では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。

アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も適用される。

いくつかの実施態様では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（たとえば、ＩＭＯＤコントローラ）であり得る。さらに、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（たとえば、ＩＭＯＤディスプレイドライバ）であり得る。その上、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（たとえば、ＩＭＯＤのアレイを含むディスプレイ）であり得る。いくつかの実施態様では、ドライバコントローラ２９はアレイドライバ２２と一体化され得る。そのような実施態様は、セルラーフォン、ウォッチおよび他の小面積ディスプレイなどの高集積システムでは一般的である。

いくつかの実施態様では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように、構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実施態様では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。

電源５０は、当技術分野でよく知られている様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実施態様では、制御プログラマビリティがドライバコントローラ２９中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実施態様では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実施することもできる。いくつかの実施態様では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実施され得る。

ソフトウェアで実施する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。本明細書で開示された方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在し得る、プロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ぶことができる。本明細書で使用するディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピー（登録商標）ディスク（ｄｉｓｋ）およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の、１つまたは任意の組合せまたはセットとして存在し得る。

本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。「例示的」という単語は、本明細書ではもっぱら「例、事例、または例示の働きをすること」を意味するために使用される。本明細書に「例示的」と記載されたいかなる実施態様も、必ずしも他の実施態様よりも好ましいまたは有利であると解釈されるべきではない。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたＩＭＯＤの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

また、別個の実施態様に関して本明細書で説明されたいくつかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。

１２ 干渉変調器、ＩＭＯＤ、ピクセル
１３、１５ 光
１４ 可動反射層、層、反射層
１４ａ 反射副層、伝導性層、副層
１４ｂ 支持層、誘電支持層、副層
１４ｃ 伝導性層、副層
１６ 光学スタック、層
１６ａ 吸収層、光吸収体、副層、導体／吸収体副層
１６ｂ 誘電体、副層
１８ ポスト、支持体、支持ポスト
１９ ギャップ、キャビティ
２０ 透明基板、基板
２１ プロセッサ、システムプロセッサ
２２ アレイドライバ
２３ ブラックマスク構造、ブラックマスク
２４ 行ドライバ回路
２５ 犠牲層、犠牲材料
２６ 列ドライバ回路
２７ ネットワークインターフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ、パネル、ディスプレイ
３２ テザー
３４ 変形可能層
３５ スペーサ層
４０ ディスプレイデバイス
４１ ハウジング
４３ アンテナ
４５ スピーカー
４６ マイクロフォン
４７ トランシーバ
４８ 入力デバイス
５０ 電源
５２ 調整ハードウェア
６２ 高いセグメント電圧
６４ 低いセグメント電圧
７０ クリアリングパルス
７２ 高い保持電圧
７４ 高いアドレス電圧
７６ 低い保持電圧
７８ 低いアドレス電圧
１０２ フロントポーチ
１０２ｂ フロントポーチ
１０２ｃ フロントポーチ
１０４ 書込みパルス
１０４ａ 書込みパルス
１０４ｂ 書込みパルス
１０４ｃ 書込みパルス
１０６ バックポーチ
１０６ａ バックポーチ
１０６ｂ バックポーチ
１０６ｃ バックポーチ
１１０ ライン時間

Claims (24)

1. コモンラインとセグメントラインとを含むディスプレイを駆動する方法であって、
   第１の時間に第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移するステップと、
   第２の時間に第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するステップであって、前記第１の方向が前記第２の方向と異なり、前記第１の時間が前記第２の時間からシフトされる、ステップと、
   少なくとも１つのコモンライン上で単一のコモン書込み信号を用いて前記遷移した駆動信号に対応するデータを書き込むステップとを含む、方法。
2. 前記第１の時間と前記第２の時間との間の時間的なシフトが、フロントポーチおよびバックポーチのうちの一方の最大所要値にほぼ等しい、請求項１に記載の方法。
3. 前記第１のセットのセグメントラインに対する前記フロントポーチおよび前記第２のセットのセグメントラインに対する前記バックポーチが、時間的に重複される、請求項２に記載の方法。
4. 各セグメント遷移に対してフロントポーチまたはバックポーチのうちの一方を除去するステップを含む、請求項１に記載の方法。
5. 複数のコモンラインと複数のセグメントラインとを含むディスプレイを駆動するためのシステムであって、
   前記複数のセグメントラインを駆動するように構成され、かつ
   第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移するステップと、
   第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するステップであって、前記第１の方向が前記第２の方向と異なり、前記第１の方向における前記遷移が前記第２の方向における遷移からシフトされる、遷移するステップと
   を行うようにさらに構成されたセグメントドライバと、
   前記複数のコモンラインを駆動するように構成されたコモンドライバとを備え、前記遷移した駆動信号に対応するデータが、少なくとも１つのコモンライン上で単一の書込み信号を用いて書き込まれる、システム。
6. 前記第１の方向における前記遷移と前記第２の方向における前記遷移との間の時間的なシフトが、フロントポーチおよびバックポーチの最大所要値のうちの一方にほぼ等しい、請求項５に記載のシステム。
7. 前記第１のセットのセグメントラインに対する前記フロントポーチおよび前記第２のセットのセグメントラインに対する前記バックポーチが、時間的に重複される、請求項６に記載のシステム。
8. 前記フロントポーチおよび前記バックポーチが、６〜１０μｓの長さの範囲内にあり、前記書込み信号が、３５〜４５μｓの長さの範囲内にある、請求項７に記載のシステム。
9. 前記セグメントラインドライバが、各セグメント遷移に対してフロントポーチまたはバックポーチのうちの一方を除去するように構成される、請求項５に記載のシステム。
10. 前記複数のセグメントラインおよび前記複数のコモンラインが、アレイ内の複数の変調器要素を駆動するためのマトリックスとして構成される、請求項５に記載のシステム。
11. 前記システムが、順次コモンライン走査を実行する、請求項５に記載のシステム。
12. 前記ディスプレイと通信するように構成され、画像データを処理するように構成されているプロセッサと、
    前記プロセッサと通信するように構成されたメモリデバイスとをさらに備える、請求項５に記載のシステム。
13. 前記プロセッサに前記画像データを送信するように構成された画像ソースモジュールをさらに備える、請求項１２に記載のシステム。
14. 前記画像ソースモジュールが、受信機と、トランシーバと、送信機とのうちの少なくとも１つを含む、請求項１３に記載のシステム。
15. 入力データを受信し、前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに備える、請求項１２に記載のシステム。
16. 前記画像データの少なくとも一部を前記コモンドライバに送信するように構成されたコントローラをさらに備える、請求項１２に記載のシステム。
17. 複数のコモンラインとセグメントラインとを含むディスプレイを駆動するためのシステムであって、
    前記複数のセグメントラインを駆動するための手段と、
    第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移するための手段と、
    第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するための手段であって、前記第１の方向が前記第２の方向と異なり、前記第１の方向における前記遷移が前記第２の方向における遷移からシフトされる、手段と、
    前記複数のコモンラインを駆動するための手段とを含み、前記遷移した駆動信号に対応するデータが、少なくとも１つのコモンライン上で単一の書込み信号を用いて書き込まれる、システム。
18. 前記複数のセグメントラインを駆動するための手段、前記第１のセットのセグメントラインに対する駆動信号を遷移するための手段、および前記第２のセットのセグメントラインに対する駆動信号を遷移するための手段が、セグメントドライバを備え、前記複数のコモンラインを駆動するための手段が、コモンドライバを備える、請求項１７に記載のシステム。
19. 前記第１の方向における遷移と前記第２の方向における遷移との間の時間的なシフトが、フロントポーチおよびバックポーチの最大所要値にほぼ等しい、請求項１７に記載のシステム。
20. 前記第１のセットのセグメントラインに対する前記フロントポーチおよび前記第２のセットのセグメントラインに対する前記バックポーチが、時間的に重複される、請求項１９に記載のシステム。
21. 複数のコモンラインとセグメントラインとを含むディスプレイを駆動するように構成されたプログラム用のデータを処理するためのコンピュータプログラム製品であって、
    第１の時間に第１の方向に第１のセットのセグメントラインに対する駆動信号を遷移するステップと、
    第２の時間に第２の方向に第２のセットのセグメントラインに対する駆動信号を遷移するステップであって、前記第１の方向が前記第２の方向と異なり、前記第１の時間が前記第２の時間からシフトされる、ステップと、
    少なくとも１つのコモンライン上で単一のコモン書込み信号を用いて前記遷移した駆動信号に対応するデータを書き込むステップと
    を、ディスプレイドライバ回路に行わせるためのコードを記憶した非一時的コンピュータ可読媒体を備える、コンピュータプログラム製品。
22. 前記第１の時間と前記第２の時間との間の時間的なシフトが、フロントポーチおよびバックポーチの最大所要値にほぼ等しい、請求項２１に記載のコンピュータプログラム製品。
23. 前記第１のセットのセグメントラインに対する前記フロントポーチおよび前記第２のセットのセグメントラインに対する前記バックポーチが、時間的に重複される、請求項２１に記載のコンピュータプログラム製品。
24. 各セグメント遷移に対してフロントポーチまたはバックポーチのうちの一方を除去するステップを含む、請求項２１に記載のコンピュータプログラム製品。

Images