JP2015519868A - 電圧変換器 - Google Patents

Abstract

本開示は、電圧変換のためのシステム、方法、および装置を提供する。一態様では、電圧変換器は、異極性の2つの変換器出力のうちの一方を監視する第1のフィードバックループを含む。この変換器は、異極性の2つの変換器出力の加重和を監視するための第2のフィードバックループをさらに含むことができる。別の態様では、電圧変換器は、ブースタインダクタに結合されたスイッチを駆動するためのレベルシフタを含むことができる。この電圧変換器は、レベルシフタに結合された少なくとも1つの電圧レールを第1の電圧レベルから第2の電圧レベルに切り換えることができる。

Description

本開示は、電圧変換器、特にディスプレイ、電気機械システム、および電気機械的デバイス、特に電気機械的デバイスを組み込んだディスプレイを駆動するための電圧変換器に関する。

電気機械システム(EMS)は、電気的要素および機械的要素、アクチュエータ、トランスデューサ、センサ、鏡および光学フィルムなどの光学部品、ならびに電子部品を有するデバイスを含む。EMSデバイスまたは要素は、マイクロスケールおよびナノスケールを含むがこれらに限定されない、さまざまなスケールで製造可能である。たとえば、マイクロ電気機械システム(MEMS)デバイスは、約1ミクロンから数百ミクロン以上の範囲にわたるサイズを有する構造を含むことができる。ナノ電気機械システム(NEMS)デバイスは、たとえば数百ナノメートルより小さいサイズを含む、1ミクロンより小さいサイズを有する構造を含むことができる。電気機械的要素は、堆積、エッチング、リソグラフィ、ならびに/あるいは基板および/もしくは堆積材料層の一部をエッチング除去する、または層を追加して、電気デバイスおよび電気機械的デバイスを形成する他のマイクロマシニングプロセスを使用して、作製可能である。

EMSデバイスの1種は干渉変調器(IMOD)と呼ばれる。IMODまたは干渉光変調器という用語は、光学的干渉の原理を使用して光を選択的に吸収かつ/または反射するデバイスを指す。いくつかの実装形態では、IMODディスプレイ素子は、1対の導電性プレートを含むことができ、そのうちの一方または両方は、全体的または部分的に透明かつ/または反射性であってもよく、適切な電気信号の印加により相対運動が可能である。たとえば、一方のプレートは、基板上に堆積されたまたは基板によって支持された固定層を含むことができ、他方のプレートは、エアギャップによって固定層から分離された反射膜を含むことができる。一方のプレートのもう1つのプレートに対する位置は、IMODディスプレイ素子に入射する光の光学的干渉を変化させることができる。

電気機械システムを駆動するために必要とされる電圧レベルは、効率的に生成することが困難な可能性がある。従来技術の短所を持たないそのような電源の設計は有益であろう。

本開示のシステム、方法、およびデバイスはそれぞれ、いくつかの革新的な態様を有し、そのいずれも、本明細書で開示される望ましい属性に単独で寄与するものではない。

本開示で説明する主題の1つの革新的な態様は、異極性の第1の電圧出力および第2の電圧出力と、インダクタと、第1のインダクタレール電圧に結合された入力と、インダクタの入力に結合された出力とを有する第1のスイッチと、インダクタの出力に結合された入力と、第2のインダクタレール電圧に結合された入力とを有する第2のスイッチとを含む電圧変換器において実施されうる。この電圧変換器は、第1のスイッチのオン/オフ状態を制御するために第1のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第1のレベルシフタと、第2のスイッチのオン/オフ状態を制御するために第2のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第2のレベルシフタも含むことができる。制御回路構成要素は、第1のレベルシフタおよび第2のレベルシフタに結合されうる。さらに、第1のフィードバックループは、第1の電圧出力および第2の電圧出力のうち一方における出力電圧の指示を制御回路構成要素に提供するように構成され、第2のフィードバックループは、第1の出力電圧と第2の出力電圧の加重和の指示を制御回路構成要素に提供するように構成される。

本開示で説明する主題の別の革新的な態様は、異極性の出力の少なくとも1つの対を有する電圧変換器を動作させる方法において実施されうる。この方法は、対の出力のうち一方における出力電圧を監視すること、出力の対の出力電圧の加重和を監視すること、および出力のうち一方における出力電圧と加重和に少なくとも部分的に基づいて、どの出力を上昇させるべきか判断することを含むことができる。

本開示で説明する主題の別の革新的な態様は、異極性を有する電圧出力の対を上昇させるための手段と、対の出力のうち一方における出力電圧を監視するための手段と、出力の対の出力電圧の加重和を監視するための手段と、出力のうちの一方における出力電圧と加重和のうちの一方に少なくとも部分的に基づいて、どの出力を上昇させるべきか判断するための制御回路構成要素とを含む電圧変換器において実施されうる。

本開示で説明する主題の別の革新的な態様は、異極性の第1の電圧出力および第2の電圧出力と、インダクタと、第1のインダクタレール電圧に結合された入力と、インダクタの入力に結合された出力とを有する第1のスイッチと、インダクタの出力に結合された入力と、第2のインダクタレール電圧に結合された入力とを有する第2のスイッチとを含む電圧変換器において実施されうる。この電圧変換器は、第1のスイッチのオン/オフ状態を制御するために第1のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第1のレベルシフタと、第2のスイッチのオン/オフ状態を制御するために第2のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第2のレベルシフタも含むことができる。制御回路構成要素は、第1のレベルシフタおよび第2のレベルシフタに結合されうる。電圧変換器の動作中に少なくとも1つのレベルシフタレール電圧を1つの電圧レベルから第2の電圧レベルに切り換えるように構成されたスイッチ回路が設けられうる。

本開示で説明する主題の別の革新的な態様は、異極性の出力の少なくとも1つの対を有する電圧変換器を動作させる方法において実施されうる。この方法は、第1のレール電圧でレベルシフタを駆動すること、および第1のレール電圧で前記レベルシフタを駆動することから、第1のレール電圧と異なる第2のレール電圧に切り換えることを含むことができる。

本開示で説明する主題の別の革新的な態様は、異極性を有する電圧出力の対を上昇させるための手段と、第1のレール電圧でレベルシフタを駆動するための手段と、第1のレール電圧でレベルシフタを駆動することから、第1のレール電圧と異なる第2のレール電圧に切り換えるための手段とを含む電圧変換器で実施されうる。

本開示に記載されている主題の1つまたは複数の実装形態の詳細について、添付の図面および以下の説明で説明する。本開示において提供されている例は主にEMSベースディスプレイおよびMEMSベースディスプレイに関して説明しているが、本明細書で提供される概念は、液晶ディスプレイ、有機発光ダイオード(「OLED」)ディスプレイ、および電界放出ディスプレイなどの他の種類のディスプレイに適用することができる。その他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかとなるであろう。以下の図の相対的寸法が縮尺通りに描かれていない場合があることに留意されたい。

IMODディスプレイデバイスのディスプレイ素子の系列または配列内の2つの隣接する干渉変調器(IMOD)ディスプレイ素子を示す等角図である。 IMODディスプレイ素子の3つの素子×3つの素子配列を含むIMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。 IMODディスプレイ素子のための可動反射層位置対印加電圧を示すグラフである。 さまざまなコモン電圧およびセグメント電圧が印加されたときのIMODディスプレイ素子のさまざまな状態を示す表である。 画像を表示するIMODディスプレイ素子の3つの素子×3つの素子配列におけるディスプレイデータのフレームの図である。 図5Aに示されるディスプレイ素子にデータを書き込むために使用されうるコモン信号およびセグメント信号のためのタイミング図である。 IMODディスプレイ素子のさまざまな実装形態の断面図である。 IMODディスプレイ素子のさまざまな実装形態の断面図である。 IMODディスプレイ素子のさまざまな実装形態の断面図である。 IMODディスプレイ素子のさまざまな実装形態の断面図である。 IMODディスプレイ素子のさまざまな実装形態の断面図である。 EMS素子の配列と背板(backplate)とを含む電気機械システム(EMS)パッケージの一部分の概略分解部分斜視図である。 EMS素子の配列と背板とを含む電気機械システム(EMS)パッケージの一部分の概略分解部分斜視図である。 図5Bの駆動方式を使用するときのさまざまな電圧の生成およびディスプレイへの印加を示すシステムブロック図である。 図8のレール電圧を生じさせるための電圧変換器の一実装形態を示す概略図である。 図8のレール電圧を生じさせるための電圧変換器の別の実装形態を示す概略図である。 電圧変換器の動作のモードを示す流れ図である。 電圧変換器の動作の別のモードを示す流れ図である。 複数のIMODディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。 複数のIMODディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。

種々の図面における同じ参照符号および名称は、同じ要素を示す。

以下の説明は、本開示の革新的な態様を説明することを目的として、ある特定の実装形態を対象とする。しかしながら、本明細書における教示は多数の異なる方法で適用できることが、当業者には容易に理解されよう。説明する実装形態は、動いていようと(ビデオなど)静止していようと(静止画像など)、および文字であろうと図であろうと絵であろうと、画像を表示するように構成可能ないかなるデバイス、装置、またはシステムでも実施されうる。より具体的には、説明する実装形態は、携帯電話、マルチメディアインターネットに対応したセルラー電話、携帯型テレビ受像機、無線デバイス、スマートフォン、Bluetooth(登録商標)デバイス、携帯情報端末(PDA)、無線電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノート型コンピュータ、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、全地球測位システム(GPS)受信機/ナビゲータ、カメラ、デジタルメディアプレーヤ(MP3プレーヤなど)、カムコーダ、ゲーム機、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末(たとえば電子書籍リーダー)、コンピュータ用モニタ、自動車のディスプレイ(走行距離計ディスプレイおよび速度計ディスプレイなどを含む)、コックピット制御装置および/またはディスプレイ、カメラ視野のディスプレイ(乗り物の後方監視カメラのディスプレイなど)、電子写真、電子広告板または電光サイン、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、包装(微小電気機械システム(MEMS)アプリケーションを含む電気機械システム(EMS)アプリケーションならびに非EMSアプリケーションにおいてなど)、芸術的構造(宝石または衣服への画像の表示など)、ならびにさまざまなEMSデバイスなどであるがこれらに限定されないさまざまな電子デバイスに含まれても、関連付けられもよいことが企図されている。本明細書における教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き検知デバイス、磁力計
、民生用電子機器の慣性構成要素、民生用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子検査機器などであるがこれらに限定されない、ディスプレイ以外の用途でも使用されうる。したがって、当業者には容易に明らかであるように、本教示は、図のみに示されている実装形態に限定されるのではなく、代わりに広い適用可能性を有することを意図する。

一態様では、電圧変換器は、接地基準に対してほぼ等しい大きさと異極性とを有する出力電圧の少なくとも1つの対を生成するために利用される。この電圧変換器は、スイッチによって電圧レールに接続されたインダクタを含むことができる。制御回路構成要素へのフィードバックは、出力電圧を監視するための1つの経路と、出力電圧の対の平均電圧を監視するための第2の経路とを含むことができる。別の態様では、レベルシフタは、インダクタに結合されたスイッチを制御するために設けられうる。レベルシフタは、電圧変換器の動作中に第1の電圧レベルから第2の電圧レベルに切り換えられる電圧レールによって駆動されうる。

本開示において説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するために実施されうる。電圧変換器の起動時に、両方の出力は、電圧がほぼ等しいように調節されうるように、所望の出力に同じ割合で容易に増加されうる。そのうえ、スイッチは、起動中と通常動作中の両方で、適切な電圧で制御可能である。

説明する実装形態を適用可能な適切なEMSまたはMEMSデバイスもしくは装置の一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学的干渉の原理を使用して干渉変調器(IMOD)ディスプレイ素子に入射する光を選択的に吸収かつ/または反射するように実装されうるIMODディスプレイ素子を組み込むことができる。IMODディスプレイ素子は、部分光吸収体と、この吸収体に対して可動な反射体と、吸収体と反射体の間に画定された光共振空洞とを含むことができる。いくつかの実装形態では、反射体は、2つ以上の異なる位置に移動でき、これによって光共振空洞の大きさを変更でき、それによりIMODの反射率に影響を及ぼす。IMODディスプレイ素子の反射スペクトルは、可視波長全体をシフトしてさまざまな色を生成可能なかなり幅広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振空洞の厚さを変更することによって調節されうる。光共振空洞を変更する1つの方法は、吸収体に対する反射体の位置を変更することによる。

図1は、IMODディスプレイデバイスのディスプレイ素子の系列または配列内の2つの隣接する干渉変調器(IMOD)ディスプレイ素子を示す等角図である。IMODディスプレイデバイスは、1つまたは複数の、干渉MEMSディスプレイ素子などの干渉EMSディスプレイ素子を含む。これらのデバイスでは、干渉MEMSディスプレイ素子は、明状態または暗状態のどちらかで構成可能である。明(「弛緩(relaxed)」、「開」、または「オン」など)状態では、ディスプレイ素子は、入射可視光の大部分を反射する。逆に、暗(「作動」、「閉」、または「オフ」など)状態では、ディスプレイ素子は、入射可視光をほとんど反射しない。MEMSディスプレイ素子は、主に光の特定の波長で反射するように構成可能であり、黒色および白色に加えてカラー表示を可能にする。いくつかの実装形態では、複数のディスプレイ素子を使用することによって、原色のさまざまな強度および灰色の濃淡を達成することができる。

IMODディスプレイデバイスは、行および列の形で整列されうるIMODディスプレイ素子の配列を含むことができる。配列内の各ディスプレイ素子は、空気ギャップ(光学ギャップ、空洞、または光共振空洞とも呼ばれる)を形成するために互いから可変および制御可能な距離のところに配置された可動反射層(すなわち、機械層とも呼ばれる可動層)および固定部分反射層(すなわち固定層)などの反射層および半反射層からなる少なくとも1対を含むことができる。可動反射層は、少なくとも2つの位置の間で移動されうる。たとえば、第1の位置すなわち弛緩位置では、可動反射層は、固定部分反射層からのある距離に配置されうる。第2の位置すなわち作動位置では、可動反射層は、部分反射層により近く配置されうる。2つの層から反射する入射光は、可動反射層の位置および入射光の波長に応じて強め合うように(constructively)および/または弱め合うように(destructively)干渉し、各ディスプレイ素子について全体反射状態または非反射状態を作り出すことができる。いくつかの実装形態では、ディスプレイ素子は、作動されていないとき反射状態にあり、可視スペクトル内で光を可視化することができ、かつ作動されているとき暗状態にあり、可視域内で光を吸収および/または干渉することができる。しかし、他のいくつかの実装形態では、IMODディスプレイ素子は、作動されていないときは暗状態になり、作動されているときは反射状態になることができる。いくつかの実装形態では、印加電圧の導入により、ディスプレイ素子を駆動して状態を変更させることができる。他のいくつかの実装形態では、電荷の印加により、ディスプレイ素子を駆動して状態を変更させることができる。

図1の配列の図示された部分は、IMODディスプレイ素子12の形態をとる2つの隣接する干渉MEMSディスプレイ素子を含む。(図示される)右側のディスプレイ素子12では、可動反射層14は、光学スタック16に近い、これに隣接する、またはこれに接する作動位置で示されている。右側のディスプレイ素子12に印加される電圧V_biasは、可動反射層14を移動させ、作動位置に維持するのに十分である。(図示される)左側のディスプレイ素子12では、可動反射層14は、光学スタック16からある距離(設計パラメータに基づいてあらかじめ決定されてよい)にある弛緩位置で示されており、光学スタック16は部分反射層を含む。左側のディスプレイ素子12に印加される電圧V₀は、右側のディスプレイ素子12の作動位置などの作動位置への可動反射層14の作動を引き起こすのに不十分である。

図1では、IMODディスプレイ素子12の反射特性は、IMODディスプレイ素子12に入射する光13を示す矢印および左側のディスプレイ素子12から反射する光15により概括的に示されている。ディスプレイ素子12に入射する光13のほとんどは透明基板20を通って光学スタック16の方へ透過することができる。光学スタック16に入射する光の一部分は、光学スタック16の部分反射層を透過することができ、一部分は反射して透明基板20を通る。光学スタック16を透過する光13の一部分は、可動反射層14から反射して、透明基板20の方へ進む(さらに、これを通る)ことができる。光学スタック16の部分反射層から反射した光と可動反射層14から反射した光の間の(強め合う(constructive)および/または弱め合う(destructive))干渉により、デバイスの観視(viewing)側すなわち基板側のディスプレイ素子12から反射する光15の波長の強度が部分的に決まる。いくつかの実装形態では、透明基板20は、ガラス基板(ガラス板またはガラスパネルと呼ばれることがある)とすることができる。ガラス基板は、たとえば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス(登録商標)、または他の適切なガラス材料であってもよいし、これらを含んでもよい。いくつかの実装形態では、ガラス基板は、0.3、0.5、または0.7ミリメートルの厚さを有することができるが、いくつかの実装形態では、ガラス基板は、これより厚くてもよい(数十ミリメートルなど)し、これより薄くてもよい(0.3ミリメートル未満など)。いくつかの実装形態では、ポリカーボネート基板、アクリル基板、ポリエチレンテレフタレート(PET)基板、またはポリエーテルエーテルケトン(PEEK)基板などの非ガラス基板が使用可能である。そのような実装形態では、非ガラス基板は、0.7ミリメートル未満の厚さを有する可能性があるが、基板は、設計上の考慮すべき事項に応じて、これより厚くてもよい。いくつかの実装形態では、金属箔またはステンレス鋼ベースの基板などの不透明基板が使用可能である。たとえば、固定反射層と部分的に透過性および部分的に反射性である可動層とを含む逆IMODベースのディスプレイは、基板の反対側から図1のディスプレイ素子12として見られるように構成され得、不透明基板によって支持されうる。

光学スタック16は、単一の層または複数の層を含むことができる。この層は、電極層、部分的反射性かつ部分的透過性の層、および透明誘電体層のうちの1つまたは複数を含むことができる。いくつかの実装形態では、光学スタック16は、導電性であると共に、部分的透過性かつ部分的反射性であり、たとえば上記の層のうちの1つまたは複数を透明基板20上に堆積させることによって製作されうる。電極層は、種々の金属たとえば酸化インジウムスズ(ITO)などのさまざまな材料から形成可能である。部分反射層は、種々の金属(たとえばクロムおよび/またはモリブデン)、半導体、および誘電体などの部分的に反射性であるさまざまな材料から形成可能である。部分反射層は、材料の1つまたは複数の層から形成可能であり、層のそれぞれは、単一の材料または材料の組合せから形成可能である。いくつかの実装形態では、光学スタック16の特定の部分は、部分光吸収体と導電体の両方の役割を果たす半透明の単一厚の金属または半導体を含むことができるが、より導電性の高い異なる層または(たとえば、光学スタック16またはディスプレイ素子の他の構造の)部分がIMODディスプレイ素子間で信号をバスで送る(bus)役割を果たすことができる。光学スタック16は、1つまたは複数の導電層または導電/部分吸収層を覆う1つまたは複数の絶縁層または誘電体層を含むこともできる。

いくつかの実装形態では、光学スタック16の層のうちの少なくともいくつかは、平行ストリップにパターニング可能であり、以下でさらに説明するようにディスプレイデバイス内に行電極を形成することができる。当業者には理解されるように、「パターニングされる」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウム(Al)などの導電性および反射性の高い材料は、可動反射層14に使用されてもよく、これらのストリップは、ディスプレイデバイス内に列電極を形成することができる。可動反射層14は、図示の支柱18などの支持体およびそれら複数の支柱18の間に配置された介在犠牲材料に堆積された列を形成するために、堆積された1つの金属層または複数の層(光学スタック16の行電極と直交する)の一連の平行ストリップとして形成されうる。犠牲材料がエッチングされて除去されると、画定されたギャップ19すなわち光学空洞は、可動反射層14と光学スタック16の間に形成されうる。いくつかの実装形態では、支柱18間の間隔は約1〜1000umであってよく、ギャップ19は、約10,000オングストローム(Å)未満であってもよい。

いくつかの実装形態では、各IMODディスプレイ素子は、作動状態であろうと弛緩状態であろうと、固定反射層および動く反射層によって形成されるコンデンサであるとみなされうる。電圧が印加されないとき、図1の左側のディスプレイ素子12によって示されるように、可動反射層14は、機械的弛緩状態のままであり、可動反射層14と光学スタック16の間にはギャップ19がある。しかし、電位差すなわち電圧が、選択された行および列のうちの少なくとも1つに印加されるとき、対応するディスプレイ素子において行電極と列電極の交差点に形成されたコンデンサが帯電し、静電力が電極を引き合わせる。印加電圧がしきい値を超える場合、可動反射層14は、変形して光学スタック16の近くに移動するかまたは光学スタック16と逆の方向に移動することができる。図1の右側の作動ディスプレイ素子12によって示されるように、光学スタック16内の誘電体層(図示せず)は、短絡を防止し、層14と16の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず同じでありうる。アレイ内の一連のディスプレイ素子は、いくつかの例では「行」または「列」と呼ばれることがあるが、一方向を「行」と呼び、別の方向を「列」と呼ぶことは任意であることが、当業者には容易に理解されよう。言い換えると、いくつかの向きでは、行は列とみなされ、列は行とみなされうる。いくつかの実装形態では、行が「コモン」ラインと呼ばれることがあり、列が「セグメント」ラインと呼ばれることがあり、またはその逆もある。そのうえ、ディスプレイ素子は、直交する行と列(「配列」)に均等に構成されても、またはたとえば互いに対してある特定の位置のオフセットを有する(「モザイク」)非線形構成に構成されてもよい。「配列」および「モザイク」という用語は、どちらも構成を指すことができる。したがって、ディスプレイは「配列」または「モザイク」を含むと言及されるが、素子自体は、どのような場合でも、互いに直交するように構成されたり均一な分布に配置されたりする必要はないが、非対称の形状および不均一に分布された素子を有する構成を含むことができる。

図2は、IMODディスプレイ素子の3つの素子×3つの素子配列を含むIMODベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成されうるプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成されうる。

プロセッサ21は、配列ドライバ22と通信するように構成されうる。配列ドライバ22は、たとえばディスプレイ配列またはパネル30に信号を提供する行ドライバ回路24および列ドライバ回路26を含むことができる。図1に示されるIMODディスプレイデバイスの断面は、図2では線1-1によって示される。図2は、分かりやすくするためにIMODディスプレイ素子の3×3配列を示しているが、ディスプレイ配列30は、非常に多数のIMODディスプレイ素子を含むことができ、列と異なる数のIMODディスプレイ素子を行に有してもよいし、行と異なる数のIMODディスプレイ素子を列に有してもよい。

図3は、IMODディスプレイ素子のための可動反射層位置対印加電圧を示すグラフである。IMODの場合、行/列(すなわち、コモン/セグメント)書き込み手順は、図3に示されるディスプレイ素子のヒステリシス特性を利用することができる。IMODディスプレイ素子は、例示的な一実装形態では、可動反射層すなわち鏡を弛緩状態から作動状態に変化させるために、たとえば約10ボルトの電位差を使用してもよい。電圧がその値から減少するとき、この例では、電圧が10ボルト未満に降下すると、可動反射層はその状態を維持するが、可動反射層は、電圧が2ボルト未満に降下するまで完全には弛緩しない。したがって、図3の例では、約3〜7ボルトの電圧の範囲が存在し、その範囲には、素子が弛緩状態または作動状態のどちらかで安定している印加電圧のウィンドウがある。これは、本明細書において「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図3のヒステリシス特性を有するディスプレイ配列30では、行/列書き込み手順は、一度に1つまたは複数の行にアドレス指定するように設計可能である。したがって、この例では、所与の行のアドレス指定中に、作動されるべきアドレス指定された行内のディスプレイ素子は約10ボルトの電圧差にさらされることが可能であり、弛緩されるべきディスプレイ素子はゼロボルトに近い電圧差にさらされることが可能である。アドレス指定の後、ディスプレイ素子は定常状態またはこの例では約5ボルトのバイアス電圧差にさらされる可能性があり、したがって、画素は前のストローブ状態または書き込み状態のままである。この例では、アドレス指定された後、各ディスプレイ素子には、約3〜7ボルトの「安定性ウィンドウ」の範囲内の電位差が生じる。このヒステリシス特性特徴により、IMODディスプレイ素子設計は、同じ印加電圧条件下で、作動状態または弛緩状態のどちらかの先在する状態で安定を保つことができる。各IMODディスプレイ素子は、作動状態であろうと弛緩状態であろうと、固定反射層および動く反射層によって形成されたコンデンサの役割を果たすことができるので、この安定状態は、電力を大幅に消費したり損失したりすることなく、ヒステリシスウィンドウの範囲内の定常電圧で保持されうる。さらに、印加電位が実質的に固定されたままである場合、ディスプレイ素子に流れる電流は本質的にほとんどまたは全くない。

いくつかの実装形態では、画像のフレームは、所与の行内のディスプレイ素子の状態の所望の変化(もしあれば)に従って、「セグメント」電圧の形をしたデータ信号を列電極の組に沿って印加することによって生成されうる。次に、配列の各行がアドレス指定可能であり、したがって、そのフレームは一度に1行書き込まれる。所望のデータを第1の行内のディスプレイ素子に書き込むため、第1の行内のディスプレイ素子の所望の状態に対応するセグメント電圧が列電極に印加可能であり、特定の「コモン」電圧または信号の形をした第1の行パルスが第1の行電極に印加可能である。次に、セグメント電圧の組は、第2の行内のディスプレイ素子の状態の所望の変化(もしあれば)に対応するように変更可能であり、第2のコモン電圧が第2の行電極に印加可能である。いくつかの実装形態では、第1の行内のディスプレイ素子は、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中に設定された状態のままである。このプロセスは、画像フレームを生成するために一連の行あるいは列の全体について連続的に繰り返し可能である。フレームは、このプロセスを毎秒ある所望数のフレームで連続的に繰り返すことによって、新しい画像データでリフレッシュおよび/または更新されうる。

各ディスプレイ素子にわたって印加されるセグメント信号およびコモン信号の組合せ(すなわち各ディスプレイ素子または画素にわたる電位差)によって、各ディスプレイ素子の得られる状態が決まる。図4は、種々の一般的な電圧およびセグメント電圧が印加されたときのIMODディスプレイ素子の種々の状態を示す表である。当業者には容易に理解されるように、「セグメント」電圧は、列電極または行電極のどちらかに印加可能であり、「コモン」電圧は、列電極または行電極の他方に印加可能である。

図4に示されるように、解放(release)電圧VC_RELがコモンラインに沿って印加されるとき、コモンラインに沿ったすべてのIMODディスプレイ素子は、セグメントラインに沿って印加される電圧すなわち高いセグメント電圧VS_Hおよび低いセグメント電圧VS_Lに関係なく、弛緩状態に置かれ、弛緩状態は、あるいは解放状態または非作動状態と呼ばれる。具体的には、解放電圧VC_RELがコモンラインに沿って印加されるとき、変調器ディスプレイ素子または画素にわたる電位(あるいはディスプレイ素子または画素電圧と呼ばれる)は、そのディスプレイ素子に関して対応するセグメントラインに沿って高いセグメント電圧VS_Hが印加されるときと低いセグメント電圧VS_Lが印加されるときの両方で、弛緩ウィンドウ(図3を参照、解放ウィンドウとも呼ばれる)の範囲内にあってもよい。

高い保持電圧VC_{HOLD_H}または低い保持電圧VC_{HOLD_L}などの保持電圧がコモンラインに印加されるとき、そのコモンラインに沿ったIMODディスプレイ素子の状態は一定のままである。たとえば、弛緩されたIMODディスプレイ素子は弛緩位置のままであり、作動IMODディスプレイ素子は作動位置のままである。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VS_Hが印加されるときと低いセグメント電圧VS_Lが印加されるときの両方でディスプレイ素子電圧が安定性ウィンドウの範囲内にあるままであるように選択されうる。したがって、この例でのセグメント電圧の振幅は高いセグメント電圧VS_Hと低いセグメント電圧VS_Lの差であり、正の安定性ウィンドウまたは負の安定性ウィンドウのどちらかの幅より小さい。

高いアドレッシング電圧VC_{ADD_H}または低いアドレッシング電圧VC_{ADD_L}などのアドレッシング電圧すなわち作動電圧がコモンラインに印加されるとき、データは、それぞれのセグメントラインに沿ってセグメント電圧を印加することにより、そのコモンラインに沿って変調器に選択的に書き込まれうる。セグメント電圧は、印加されるセグメント電圧に作動が依存するように選択されうる。アドレッシング電圧がコモンラインに沿って印加されるとき、一方のセグメント電圧を印加すると、ディスプレイ素子電圧は安定性ウィンドウの範囲内にあり、ディスプレイ素子は非作動のままである。対照的に、他方のセグメント電圧を印加すると、ディスプレイ素子電圧は安定性ウィンドウを超え、ディスプレイ素子が作動する。作動を引き起こす特定のセグメント電圧は、どのアドレッシング電圧が使用されるかに応じて変化することができる。いくつかの実装形態では、高いアドレッシング電圧VC_{ADD_H}がコモンラインに沿って印加されるとき、高いセグメント電圧VS_Hの印加により、変調器をその現在の位置のままにさせることができ、低いセグメント電圧VS_Lの印加により、変調器の作動を引き起こすことができる。当然の結果として、低いアドレッシング電圧VC_{ADD_L}が印加されるとき、セグメント電圧の影響は反対とすることが可能であり、高いセグメント電圧VS_Hは変調器の作動を引き起こし、低いセグメント電圧VS_Lは、実質的に変調器の状態への影響をもたらさない(すなわち、安定を保つ)。

いくつかの実装形態では、変調器にわたって同じ極性電位差を生成する保持電圧、アドレス電圧、およびセグメント電圧が使用可能である。いくつかの他の実装形態では、時々変調器の電位差の極性を交番する信号が使用されうる。変調器にわたる極性の交番(すなわち書き込み手順の極性の交番)は、単一極性の書き込み動作を繰り返した後に発生する可能性のある電荷蓄積を減少または阻止することができる。

図5Aは、画像を表示するIMODディスプレイ素子の3つの素子×3つの素子配列におけるディスプレイデータのフレームの図である。図5Bは、図5Aに示されるディスプレイ素子にデータを書き込むために使用されうるコモン信号およびセグメント信号のためのタイミング図である。図5Aの暗い格子縞模様パターンで示されている作動されたIMODディスプレイ素子は暗状態にあり、すなわち、反射された光のかなりの部分は、たとえばビューアに暗色の外観を与えるように可視スペクトルの範囲外にある。作動されていないIMODディスプレイ素子の各々は、干渉空洞ギャップ高さに対応する色を反射する。図5Aに示されているフレームを書き込む前、ディスプレイ素子はどのような状態であってもよいが、図5Bのタイミング図に示される書き込み手順は、各変調器が解放されており、第1のライン時間60aの前に非作動状態にあることを仮定している。

第1のライン時間60a中:解放電圧70がコモンライン1に印加され、コモンライン2に印加される電圧は、高い保持電圧72で始まり、解放電圧70に移行し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器(コモン1,セグメント1)、(1,2)、および(1,3)は、第1のライン時間60aの持続時間の間は弛緩状態すなわち非作動状態のままであり、コモンライン2に沿った変調器(2,1)、(2,2)、および(2,3)は弛緩状態に移行し、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は前の状態のままである。いくつかの実装形態では、セグメントライン1、2、および3に沿って印加されるセグメント電圧はIMODディスプレイ素子の状態に影響を及ぼさない。というのは、コモンライン1、2、または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされないからである(すなわち、VC_REL弛緩およびVC_{HOLD_L}安定)。

第2のライン時間60b中、コモンライン1にかかる電圧は高い保持電圧72に移行し、コモンライン1に沿ったすべての変調器は、印加されるセグメント電圧に関係なく弛緩状態のままである。その理由は、アドレッシング電圧すなわち作動電圧がコモンライン1に印加されたからである。コモンライン2に沿った変調器は、解放電圧70の印加により弛緩状態のままであり、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は、コモンライン3に沿った電圧が解放電圧70に移行すると弛緩する。

第3のライン時間60c中、コモンライン1は、コモンライン1に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器(1,1)および(1,2)にわたるディスプレイ素子電圧は、変調器の正の安定性ウィンドウの最高値より高く(すなわち、電圧差は、特徴しきい値を超える)、変調器(1,1)および(1,2)が作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器(1,3)にわたるディスプレイ素子電圧は変調器(1,1)および(1,2)の画素電圧より低く、変調器の正の安定性ウィンドウの範囲内にあるままであり、したがって、変調器(1,3)は、弛緩のままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に低下し、コモンライン3に沿った電圧は解放電圧70に留まり、コモンライン2および3に沿った変調器を弛緩位置のままにしておく。

第4のライン時間60d中に、コモンライン1にかかる電圧は高い保持電圧72に復帰し、コモンライン1に沿った変調器を、それぞれのアドレス指定された状態のままにしておく。コモンライン2にかかる電圧は、低いアドレス電圧78に低下する。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器(2,2)にわたるディスプレイ素子電圧は変調器の負の安定性ウィンドウの下端より低く、変調器(2,2)を作動させる。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器(2,1)および(2,3)は弛緩位置のままである。コモンライン3にかかる電圧は高い保持電圧72に上昇し、コモンライン3に沿った変調器を弛緩状態のままにしておく。次いで、コモンライン2にかかる電圧が、低い保持電圧76に遷移する。

最後に、第5のライン時間60e中に、コモンライン1にかかる電圧は高い保持電圧72に留まり、コモンライン2にかかる電圧は低い保持電圧76に留まり、コモンライン1および2に沿った変調器をそれぞれのアドレス指定された状態のままにしておく。コモンライン3にかかる電圧は、高いアドレス電圧74に上昇し、コモンライン3に沿った変調器をアドレス指定する。低いセグメント電圧64がセグメントライン2および3に印加されるとき、変調器(3,2)および(3,3)は作動するが、高いセグメント電圧62がセグメントライン1に沿って印加されることによって、変調器(3,1)を弛緩位置のままにさせる。したがって、第5のライン時間60eの終了時に、3×3ディスプレイ素子アレイは、図5Aに示される状態にあり、他のコモンラインに沿った変調器(図示せず)がアドレス指定されているときに発生しうるセグメント電圧の変動に関係なく、保持電圧がコモンラインに沿って印加される限り、その状態のままである。

図5Bのタイミング図では、所与の書き込み手順(すなわち、ライン時間60a〜60e)は、高い保持電圧およびアドレス電圧または低い保持電圧およびアドレス電圧の使用を含むことができる。所与のコモンラインに対して書き込み手順が完了する(そして、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定される)と、ディスプレイ素子電圧は、所与の安定性ウィンドウの範囲内のままであり、そのコモンラインに解放電圧が印加されるまで弛緩ウィンドウを通過しない。そのうえ、変調器をアドレス指定する前に書き込み手順の一部として各変調器が解放されるので、解放時間ではなく変調器の作動時間によって、ライン時間が決定されうる。具体的には、変調器の解放時間が作動時間より長い実装形態では、解放電圧は、図5Aに示されるように、単一のライン時間より長い間印加されうる。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧は、異なる色の変調器などの異なる変調器の作動電圧および解放電圧の変動を考慮するように変化することができる。

IMODディスプレイおよびディスプレイ素子の構造の詳細は大きく変化しうる。図6Aから図6Eは、IMODディスプレイ素子のさまざまな実装形態の断面図である。図6Aは、可動反射層14を形成する基板20と略直行して延びる支持体18に金属材料のストリップが堆積される、IMODディスプレイ素子の断面図である。図6Bでは、各IMODディスプレイ素子の可動反射層14は、略正方形または略長方形の形状をしており、連結部(tether)32において、隅部またはその近くで支持体に取り付けられる。図6Cでは、可動反射層14は、略正方形または略長方形の形状をしており、変形可能層34から吊設され、変形可能層34は、可撓性金属を含むことができる。変形可能層34は、可動反射層14の周辺を囲んで基板20に直接的または間接的に接続することができる。これらの接続は、本明細書では、「一体型」支持体すなわち支持支柱18の実装形態と呼ばれる。図6Cに示される実装形態は、可動反射層14の光学的機能の、その機械的機能からの分離に由来する追加の利点を有し、機械的機能は変形可能層34によって実行される。この分離により、可動反射層14に使用される構造設計および材料ならびに変形可能層34に使用される構造設計および材料は、互いに独立して最適化可能である。

図6Dは、可動反射層14が反射副層14aを含むIMODディスプレイ素子の別の断面図である。可動反射層14は、支持支柱18などの支持構造に載っている。支持支柱18は、下方の静止電極からの可動反射層14の分離をもたらし、下方の静止電極は、図示のIMODディスプレイ素子内の光学スタック16の一部とすることができる。たとえば、可動反射層14が弛緩位置にあるとき、ギャップ19が可動反射層14と光学スタック16との間に形成される。可動反射層14は、電極として作用するように構成されうる導電層14cと、支持層14bとを含むこともできる。この例では、導電層14cは、基板20から遠位にある支持層14bの片側に配置され、反射副層14aは、基板20の近位にある支持層14bの他方の側に配置される。いくつかの実装形態では、反射副層14aは、導電性とすることができ、支持層14bと光学スタック16の間に配置可能である。支持層14bは、誘電材料たとえば酸窒化シリコン(SiON)または二酸化ケイ素(SiO₂)の1つまたは複数の層を含むことができる。いくつかの実装形態では、支持層14bは、たとえばSiO₂/SiON/SiO₂の3層スタックなどの層のスタックとすることができる。反射副層14aおよび導電層14cのどちらかまたは両方は、たとえば、約0.5%銅(Cu)を有するアルミニウム(Al)合金または別の反射性金属材料を含むことができる。誘電体支持層14bの上下に導電層14aおよび14cを用いることにより、応力のバランスをとり、導電性の向上をもたらすことができる。いくつかの実装形態では、反射副層14aおよび導電層14cは、特定の応力プロファイルを可動反射層14内で達成するなどのさまざまな設計目的のために、異なる材料から形成されてよい。

図6Dに示されるように、いくつかの実装形態は、黒色マスク構造23または暗膜層も含むことができる。この黒色マスク構造23は、周辺光または迷光を吸収するために、光学的に不活性な領域(たとえば、ディスプレイ素子の間または支持支柱18の下)に形成されうる。黒色マスク構造23はまた、光がディスプレイの不活性な部分から反射されるかまたはディスプレイの不活性な部分を透過するのを阻止することによってディスプレイデバイスの光学的特性を向上させ、それによりコントラスト比を増加させることができる。さらに、黒色マスク構造23の少なくともいくつかの部分は、導電性とすることができ、電気ブッシング層(electrical bussing layer)として機能するように構成可能である。いくつかの実装形態では、行電極は、接続された行電極の抵抗を減少させるために黒色マスク構造23に接続されうる。黒色マスク構造23は、堆積技法およびパターニング技法を含むさまざまな方法を使用して形成されうる。黒色マスク構造23は、1つまたは複数の層を含むことができる。いくつかの実装形態では、黒色マスク構造23は、エタロン構造であっても、または干渉スタック構造であってもよい。たとえば、いくつかの実装形態では、干渉スタックの黒色マスク構造23は、光吸収体の役割を果たすモリブデンクロム(MoCr)層と、SiO₂層と、反射体およびブッシング層の役割を果たすアルミニウム合金とを含み、それぞれ約30〜80Å、500〜1000Å、および500〜6000Åの範囲の厚さを有する。1つまたは複数の層は、たとえばMoCr層およびSiO₂層の場合はテトラフルオロメタン(すなわち四フッ化炭素、CF₄)および/または酸素(0₂)ならびにアルミニウム合金層の場合は塩素(Cl₂)および/または三塩化ホウ素(BCl₃)を含む、フォトリソグラフィおよびドライエッチングを含むさまざまな技法を使用してパターニングされうる。このような干渉スタックの黒色マスク構造23では、導電性吸収体は、各行または各列の光学スタック16内の下方の静止電極の間で信号を伝送するかまたはバスで送るために使用されうる。いくつかの実装形態では、スペーサ層35は、概して光学スタック16内の電極(すなわち導体)(吸収体層16aなど)を黒色マスク構造23内の導電層から電気的に分離する役割を果たすことができる。

図6Eは、可動反射層14が自己支持性であるIMODディスプレイ素子の別の断面図である。図6Dでは、可動反射層14と構造的および/または物質的に異なる支持支柱18が示されているが、図6Eの実装形態は、可動反射層14と一体化された支持支柱を含む。そのような一実装形態では、可動反射層14は、下にある光学スタック16と複数の場所で接触し、可動反射層14の湾曲は、IMODディスプレイ素子にかかる電圧が作動を引き起こすのに不十分なときに可動反射層14が図6Eの非作動位置に戻るのに十分な支持を提供する。このようにして、可動反射層14の、基板または光学スタック16と接触するように下方に湾曲または屈曲する部分は、「一体型」支持支柱とみなされうる。光学スタック16の一実装形態は、複数の異なる層を含むことができ、本明細書では明確にするために、光吸収体16aと誘電体16bとを含むように示されている。いくつかの実装形態では、光吸収体16aは、静止電極と部分反射層の両方の役割を果たすことができる。いくつかの実装形態では、光吸収体16aは、可動反射層14よりも薄い厚さとすることができる。いくつかの実装形態では、光吸収体16aは反射副層14aよりも薄い。

図6Aから図6Eに示される実装形態などの実装形態では、IMODディスプレイ素子は、透明基板20の前側、この例ではMODディスプレイ素子が形成される側とは反対の側から画像が見られる直視型デバイスの一部を形成する。これらの実装形態では、反射層14がデバイスの背面部分(すなわち、たとえば図6Cに示される変形可能層34を含む、可動反射層14の後ろにあるディスプレイデバイスの任意の部分)を光学的に遮蔽するので、デバイスのそれらの部分は、ディスプレイデバイスの画像品質に影響を及ぼすことなく、または悪影響を及ぼすことなく構成および動作されうる。たとえば、いくつかの実装形態では、バス構造(図示されていない)は、電圧アドレス指定およびこのようなアドレス指定から生じる動きなどの変調器の電気機械的特性から変調器の光学的特性を分離する機能を提供する可動反射層14の後ろに含まれうる。

図7Aおよび図7Bは、EMS素子の配列36と背板92とを含むEMSパッケージ91の一部分の概略分解部分斜視図である。図7Aは、背板92の特定の部分をよりよく示すために背板92の2つの隅部が切り取られた状態で示されているが、図7Bは、隅部が切り取られていない状態で示されている。EMS配列36は、基板20と、支持支柱18と、可動層14とを含むことができる。いくつかの実装形態では、EMS配列36は、透明基板上の1つまたは複数の光学スタック部分16を有するIMODディスプレイ素子の配列を含むことができ、可動層14は可動反射層として実施可能である。

背板92は、本質的に平面とすることができ、または少なくとも1つの輪郭を形成される表面を有することができる(たとえば、背板92は、凹部および/または突出部を有するように形成可能である)。背板92は、透明であろうと不透明であろうと、導電性であろうと絶縁性であろうと、任意の適切な材料から作成されうる。背板92に適した材料としては、ガラス、プラスチック、セラミック、ポリマー、積層体、金属、金属泊、コバール、およびめっきコバールがあるが、これらに限定されない。

図7Aおよび図7Bに示されるように、背板92は、1つまたは複数の背板構成要素94aおよび94bを含むことができ、背板構成要素94aおよび94bは、背板92に部分的に埋め込まれてもよいし、完全に埋め込まれてもよい。図7Aで分かるように、背板構成要素94aは背板92に埋め込まれている。図7Aおよび図7Bで分かるように、背板構成要素94bは、背板92の表面に形成された凹部93の中に配置される。いくつかの実装形態では、背板構成要素94aおよび/または94bは、背板92の表面から突き出すことができる。背板構成要素94bは、背板92の、基板20に面する側に配置されるが、他の実装形態では、背板構成要素は、背板92の反対側に配置可能である。

背板構成要素94aおよび/または94bは、トランジスタ、コンデンサ、インダクタ、抵抗、ダイオード、スイッチ、および/またはパッケージ化されたIC、標準IC、もしくはディスクリートICなどの集積回路(IC)などの、1つまたは複数の能動電気構成要素または受動電気構成要素を含むことができる。さまざまな実装形態で使用可能な背板構成要素の他の例としては、アンテナ、バッテリ、および電気センサ、接触センサ、光センサ、もしくは化学センサなどのセンサ、または薄膜デバイス(thin-film deposited device)がある。

いくつかの実装形態では、背板構成要素94aおよび/または94bは、EMS配列36の一部分と電気的に通信することができる。トレース、バンプ、支柱、またはバイアなどの導電性構造は、背板92または基板20の一方または両方に形成され得、互いまたは他の導電性構成要素と接触して、EMS配列36と背板構成要素94aおよび/または94bとの間に電気接続を形成しうる。たとえば、図7Bは、EMS配列36内の可動層14から上方に延びる電気接点98と整列可能な、背板92上の1つまたは複数の導電性バイア96を含む。いくつかの実装形態では、背板92は、背板構成要素94aおよび/または94bをEMS配列36の他の構成要素から電気的に絶縁する1つまたは複数の絶縁層も含むことができる。背板92が蒸気透過性材料から形成されるいくつかの実装形態では、背板92の内表面は、蒸気バリア(図示せず)で被覆可能である。

背板構成要素94aおよび94bは、EMSパッケージ91に入りうる湿気を吸収するように作用する1つまたは複数の乾燥剤を含むことができる。いくつかの実装形態では、乾燥剤(またはゲッターなどの他の吸湿材料)は、たとえば接着材により背板92に装着された(またはその中に形成された凹部内の)シートとして、任意の他の背板構成要素とは別に提供されうる。あるいは、乾燥剤は背板92に統合されてよい。いくつかの他の実装形態では、乾燥剤は、たとえばスプレー塗装、スクリーン印刷、または任意の他の適切な方法によって、他の背板構成要素の上で直接的にまたは間接的に適用されうる。

いくつかの実装形態では、EMS配列36および/または背板92は、背板構成要素とディスプレイ素子との間の距離を維持するために機械的隔離絶縁器97を含み、それによって、それらの構成要素間の機械的干渉を防止することができる。図7Aおよび図7Bに示される実装形態では、機械的隔離絶縁器97は、EMS配列36の支持支柱18と整列した背板92から突き出す支柱として形成される。あるいは、またはこれに加えて、横棒または柱などの機械的隔離絶縁器は、EMSパッケージ91の縁に沿って設けることができる。

図7Aおよび図7Bに示されていないが、EMS配列36を部分的または完全に取り巻くシールを設けることができる。背板92および基板20とともに、シールは、EMS配列36を囲む保護空洞を形成することができる。シールは、従来のエポキシベース接着剤などの半ハーメチックシールであってよい。いくつかの他の実装形態では、シールは、薄膜金属溶接またはガラスフリットなどのハーメチックシールであってよい。いくつかの他の実装形態では、シールは、ポリイソブチレン(PIB)、ポリウレタン、液体スピンオンガラス、はんだ(solder)、ポリマー、プラスチック、または他の材料を含むことができる。いくつかの実装形態では、機械的隔離絶縁器を形成するために、強化されたシール材が使用可能である。

代替実装形態では、シールリングは、背板92または基板20の一方または両方のいずれかの延長部を含むことができる。たとえば、シールリングは、背板92の機械的延長部(図示せず)を含むことができる。いくつかの実装形態では、シールリングは、Oリングまたは他の環状部材などの別個の部材を含むことができる。

いくつかの実装形態では、EMS配列36と背板92は、互いに取り付けられるまたは結合される前に別個に形成される。たとえば、基板20の縁は、上記で説明したように、背板92の縁に取り付けられ、これに対してシール可能である。あるいは、EMS配列36および背板92は、EMSパッケージ91として形成され、互いに接合可能である。いくつかの他の実装形態では、EMSパッケージ91は、堆積によってEMS配列36の上で背板92の構成要素を形成することによってなどの任意の他の適切な方法で製作可能である。

図8は、図5Bの駆動方式を使用するときのさまざまな電圧の生成およびディスプレイへの印加を示すシステムブロック図である。この図は、駆動電圧を生成する電源840を使用するドライバ回路構成要素の一実装形態を示す。生成されるさまざまな電圧は、適切に組み合わされて、たとえばマルチプレクサ850およびタイミング/コントローラ論理860を使用して、図5Bに示される波形を生じさせる。図8において、V_CPおよびV_CNと標示された電圧は、図5Bの正の保持電圧72および負の保持電圧76に相当する。電圧V_OVPおよびV_OVNは、図5Bの書き込み電圧すなわちオーバードライブ電圧74および78に相当する。V_RELは解放電圧70に相当し、V_SPおよびV_SNは、図5Bの正のセグメント電圧62および負のセグメント電圧64に相当する。下付き文字R、G、およびBは、異なる色のディスプレイ素子である赤色、緑色、および青色に対応する。

マルチプレクサ850によって切り換えられる最大電圧は、正のオーバードライブ電圧V_OVPおよび負のオーバードライブ電圧V_OVNであり、正および負の20ボルトと同じ大きさ(または、これよりもさらに大きい)であってよい。したがって、マルチプレクサ850は、図10のライン1020および1030で示される、少なくともその大きさの正および負のレール電圧を必要とする。これらのレール電圧は、VDD電圧1048を生じさせる調節器1046に結合されたバッテリ1036から少なくとも部分的に得られてよく、VDD電圧1048は一般的には、+3.3ボルトなど、比較的小さい。これらのレール電圧はまた、ライン1050、1052上の電源840への入力として示されている、電源840への追加電圧入力から得られてもよい。一般にディスプレイデバイスで使用される電圧は低いので、この環境における従来の電源は、16ボルトを上回る大きさを持つ電圧を生成せず、したがって、電源840への入力は、ライン1020および1030で必要とされる20ボルトの出力よりも低い値に限定されうる。したがって、電源840は、VDDならびに入力電圧1050および1052の一方または両方からより高い電圧レール1020および1030を生じさせる電圧変換器を含むことができる。

図9は、図8のレール電圧1020および1030を生じさせるための電圧変換器の一実装形態を示す概略図である。図9の回路実装形態は、インダクタ1130ならびに出力コンデンサ1132および1134を除く単一の集積回路上で実施されうる。集積回路への入力および集積回路からの出力は、四角で示されている。この回路では、正の出力レール1020はノードVDDHV20で生じさせられ、かつ負の出力レール1030はノードVSSHV20で生じさせられる。電源840への正の入力1050はノードVDDHVに提供され、かつ負の入力1052はノードVSSHVに提供される。変換器はインダクティブブースト設計を含む。インダクタ1130を通る電流は、スイッチ1および2を閉じることによって作り出される。電流が、選択された振幅に達すると、スイッチ2が開かれ、電荷を出力コンデンサ1132上に押し上げ、出力電圧1020を増加させるか、またはスイッチ1が開かれ、電荷を出力コンデンサ1134から引き出し、したがって出力1030における電圧を低下させる、のどちらかである。いずれの場合にも、インダクタ1130を通る電流がゼロに達すると、閉じられていたスイッチ1または2が開かれ、必要に応じて別のサイクルを実行可能である。スイッチ1および2は、それぞれレベルシフタ1160および1162によって駆動され、レベルシフタ1160および1162自体は論理回路1140によって制御される。論理回路1140は、出力電圧レベルを監視するフィードバックコンパレータ1172および1174の出力を入力として有する。論理回路1140はまた、インダクタ1130を通る電流に応じて信号を提供するインダクタ検知回路1182の出力も入力として有し、そのため、スイッチ位置はインダクタ内の電流に従って適切に調整可能である。出力電圧の検知およびインダクタ電流の検知を使用して、論理回路1140は、出力コンデンサ1132および1134に電荷パルスを提供して出力電圧1020および1030を所望のレベルに維持するようにスイッチ1および2を制御するように、レベルシフタ1060および1062を制御する。

スイッチ1および2の性質により、レベルシフタ1160および1162が、振幅が出力電圧1020および1030に類似しているレール電圧を備えることは有利である。この実装形態では、スイッチ1および2は集積回路上でFETとして実施されうるので、スイッチ1および2のサイズは小さく、スイッチ1および2を低いオン状態抵抗で効率的に駆動するために、比較的に大きい大きさの負の電圧を使用して、p型トランジスタスイッチ1のゲートを駆動し、スイッチ1をオンにするべきであり、かつ比較的に大きい大きさの正の電圧を使用して、n型トランジスタスイッチ2のゲートを駆動するべきである。この目的のために、この実装形態では、追加の供給電圧1050および1052が使用される。たとえば、出力電圧1050および1052は+20Vおよび-20Vであってよく、レベルシフタレールは+16Vおよび-16V、すなわち1050および1052におけるチップへの入力であってよい。

図9の電圧変換器は、2つのフィードバックループを使用するフィードバックアーキテクチャを利用し、この2つのフィードバックループのうちの一方は、変換器の2つの出力電圧の平均を監視するために使用される。そうするために、出力は、直列に接続された抵抗1182、1184、1186、および1188のセットによって結合されてよく、これらの抵抗のすべては、同じ抵抗値を持ってもよいし、持たなくてもよい。1つのフィードバックループは、1つの抵抗のみを有するノードにおいて、このノードと変換器出力のうち1つとの間に結合された検知ライン1190と、このノードと他の変換器出力との間に結合された3つの抵抗とを含む。検知ライン1190にかかる電圧は、コンパレータ1172において閾値電圧と比較され、コンパレータ1172は、制御回路構成要素1140に送られたその出力を有する。第2のフィードバックループは、ノードと2つの変換器出力の各々との間に2つの抵抗を有するノードに接続された検知ライン1192を含む。ノードの両側にある抵抗が同じ場合、検知ライン1192にかかる電圧は2つの変換器出力の平均である。動作中、回路1140を制御するための第2のフィードバックループは、コンパレータ1174の負の入力の接地により、制御回路に抵抗1184と1186との間のノードを仮想接地に維持させる。第1のフィードバックループは、コンパレータ1172の負の端子への+VREF入力により、制御回路に抵抗1182と1184との間のノードを基準電圧+VREFに維持させる。

図9の実装形態では、抵抗1182、1184、1186、および1188のすべてが同じ抵抗(出力を著しく加えないための高い抵抗)であるとき、出力は等しく、異極性であり、2*VREFの大きさを持つように調節される。一般に、必ずしも等しくない抵抗値では、第2のフィードバックループは、制御回路に2つの出力電圧の加重和の指示を提供し、2つの出力の間の非対称性を定義する。第1のフィードバックループは、制御回路構成要素1140に正の出力電圧の指示を提供し、+VREFを参照して出力電圧の大きさを定義する。

また、検知回路1182は、インダクタの端を検知回路1182に接続するライン内に追加スイッチ(図示せず)を含めることによって、高電圧出力を受け取ることから保護されうることにも留意されたい。これらのスイッチは、スイッチ2が開いており、スイッチ1が閉じられているとき、下部接続が切断され、かつスイッチ2が閉じられており、スイッチ1が開いているとき、上部接続が切断されるように、制御回路構成要素1140によって制御可能である。スイッチ1と2の両方が閉じられて、インダクタ1130内で充電電流を生じさせるとき、これらのスイッチの両方は、検知回路1182がインダクタ電流を監視できるように閉じられる。

図10は、図8のレール電圧を生じさせるための電圧変換器の別の実装形態を示す概略図である。しかしながら、この実装形態では、追加レール入力電圧1050および1052は必要とされない。図10の実装形態では、動作は、図9に関して上記で説明したものと実質的に同じである。違いは、レベルシフタ1160に供給されるレールとレベルシフタ1162に供給されるレールが異なることである。スイッチ1に接続されたレベルシフタ1160に対する正のレールは、まずVDD(たとえば+3.3V)に結合され、スイッチ2に接続されたレベルシフタ1162に対する負のレールは、まず接地またはVSSに接続される。通常動作では、出力電圧が所望のレベル(たとえば+20Vおよび-20V)にあるとき、スイッチング回路1220は、レベルシフタ1160の負のレールを負の出力電圧1030に接続し、レベルシフタ1162の正のレールを正の出力1020に接続する。これによって、スイッチ1および2を効率的に駆動するのに十分な、レベルシフタ1160および1162の各々に対するレールにかけられる電圧が提供される。しかしながら、供給が最初にオンにされるとき、出力電圧1020および1030は極めて低い。レベルシフタ1160および1162がこの時点で変換器出力に接続される場合、出力1020、1030に関する低電圧条件によって、レベルシフタ1160および1162の適切な動作が可能にされないことがある。したがって、起動時に、スイッチング回路1220は、レベルシフタ1160の負のレールを接地またはVSSに、レベルシフタ1162の正のレールをVDDに接続する。レベルシフタに提供される電圧は、この時点では小さいが、レベルシフタ1160および1162を動作させ、スイッチ1および2を駆動するのに十分なほど高い。出力電圧1020および1030が上昇した後、スイッチング回路1220は、通常動作のために、レベルシフタ入力を出力1020および1030に切り換える。起動中、この遷移は、出力が、たとえば、スイッチング回路1220内の出力電圧センサによって検知されるような、およそ7ボルトの大きさであるときに生じることがある。遷移はまた、起動からの経過時間に基づくこともある。

図10の電圧変換器は、2つの電圧変換器出力のうちの一方を直接監視するために第1のフィードバックループを、変換器の2つの出力電圧の加重和を監視するために第2のフィードバックループを使用するフィードバックアーキテクチャを利用する。図9と同様に、出力は、直列に接続された抵抗1182、1184、1186、および1188のセットによって結合されてよく、これらの抵抗のすべては、同じ抵抗値を持ってもよいし、持たなくてもよい。図10の実装形態では、抵抗のセットの中心は接地である。第1の検知ライン1202は、1つの抵抗を有するノードにおいて接地に接続され、1つの抵抗は、変換器出力のうちの一方に接続される。この検知ライン1202にかかる電圧は、1つの抵抗のない(one resistor away)出力の出力電圧のみによって決まる。この検知ラインはコンパレータ1172に送られ、コンパレータ1172では、検知ライン1202にかかる電圧が基準電圧+VREFと比較される。基準電圧ならびに抵抗1182および1184の抵抗値は、1020における出力が高すぎる場合にコンパレータ1172の出力が高く、1020における出力が低すぎる場合にコンパレータ1172の出力が低いように選択されてよい。第2の検知ライン1204は、検知ライン1202と同じ場所の中であるが、中心接地ノードの他方の側に接続される。この検知ライン1204にかかる電圧は、他の出力電圧のみによって決まる。検知ライン1202および1204は各々バッファ1220および1222に配線され、バッファ1220および1222は、2つの抵抗を加算する回路網(two resistor summing network)に接続された出力を有する。これらの2つの抵抗の中心ノードにおける電圧は、この電圧が接地と比較されるコンパレータ1174に送られる。コンパレータ1174の出力は制御回路構成要素に送られる。コンパレータ1174の出力の状態は、2つの出力電圧の加重和がゼロを上回るかまたは下回るかに応じて変化する。図9の実装形態と同様に、抵抗1182、1184、1186、および1188のすべてが同じ抵抗であるとき、出力は等しく、異極性であり、2*VREFの大きさを持つように調節される。一般に、必ずしも等しくない抵抗値では、第2のフィードバックループは、制御回路に2つの出力電圧の加重和の指示を提供し、2つの出力の間の非対称性を定義する。第1のフィードバックループは、制御回路構成要素1140に正の出力電圧の指示を提供し、+VREFを参照して出力電圧の大きさを定義する。

制御回路構成要素1140は、コンパレータ1172および1174からの2つの出力を監視して、もしこれらの出力があれば、どちらの出力をインダクタで上昇させるべきか決めることができる。これは、起動時に、複数の電圧を一緒に増加させるのに有用である。たとえば、起動時、出力電圧が所望の出力レベルに達する前、コンパレータ1172の出力は低い。コンパレータ1174の出力は、どちらの出力の方が所望の出力値に近いかに応じて、低または高のいずれかである。制御回路は、どちらの出力でも調節から遠い方に電荷ブーストを提供することを決めることができる。電圧が所望のレベルまで上昇するとき、制御回路は、2つの出力の上昇を交互に行い、2つの出力を、これらの両方が所望の出力電圧まで増加するときと同じレベルの近くに保つ。この実装形態では、両方の出力は、共通基準電圧+VREFに対して調節される。

図11は、電圧変換器、たとえば図9および図10の電圧変換器の動作のモードを示す流れ図である。この例示的な方法では、方法は、電圧変換器出力の対のうちの一方の出力が監視されるブロック1320で始まる。ブロック1330では、出力の対の加重和も監視される。ブロック1340では、どの出力を上昇させるべきかの決定は、監視に少なくとも部分的に基づく。

図12は、電圧変換器、たとえば図9および図10の電圧変換器の別の動作のモードを示す流れ図である。この例示的な方法では、方法は、電圧変換器内の1つまたは複数のレベルシフタがレール電圧で駆動されるブロック1420で始まる。ブロック1430では、変換器は、少なくとも1つの異なるレール電圧で1つまたは複数のレベルシフタを駆動するように切り換わる。

図13Aおよび図13Bは、複数のIMODディスプレイ素子を含むディスプレイデバイス40を示すシステムブロック図である。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー式電話機または携帯電話機とすることができる。しかし、ディスプレイデバイス40の同じ構成要素またはそのわずかな変形形態も、テレビ、コンピュータ、タブレット、電子書籍リーダー、ハンドヘルドデバイスおよび携帯型メディアデバイスなどの種々のタイプのディスプレイデバイスを例示するものである。

ディスプレイデバイス40は、筐体41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロホン46とを含む。筐体41は、射出成形および真空成形を含むさまざまな製造プロセスのいずれかから形成されうる。さらに、筐体41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはこれらの組合せを含むがこれらに限定されないさまざまな材料のいずれかから作製されうる。筐体41は、異なる色をしたまたは異なるロゴ、画像、もしくは記号を含む他の着脱可能な一部分と交換されうる着脱可能な部分(図示せず)を含むことができる。

ディスプレイ30は、本明細書において説明する、双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDなどのフラットパネルディスプレイ、またはCRTもしくは他の管デバイスなどの非フラットパネルディスプレイを含むように構成されうる。さらに、ディスプレイ30は、本明細書において説明するように、IMODベースのディスプレイを含むことができる。

ディスプレイデバイス40の構成要素は、図13Bに概略的に示されている。ディスプレイデバイス40は、筐体41を含み、その中に少なくとも部分的に納められた追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されうるアンテナ43を含むネットワークインタフェース27を含む。ネットワークインタフェース27は、ディスプレイデバイス40上で表示可能な画像データの供給源であってよい。したがって、ネットワークインタフェース27は画像ソースモジュールの一例であるが、プロセッサ21および入力デバイス48も画像ソースモジュールとして機能することができる。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整用ハードウェア52に接続される。調整用ハードウェア52は、信号を調整する(フィルタまたは他の方法で信号を操作するなど)ように構成されうる。調整用ハードウェア52は、スピーカ45およびマイクロホン46に接続可能である。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続可能である。ドライバコントローラ29は、フレームバッファ28および配列ドライバ22に結合可能であり、配列ドライバ22はディスプレイ配列30に結合可能である。図13Bに具体的に示されていない要素を含む、ディスプレイデバイス40内の1つまたは複数の要素は、メモリデバイスとして機能するように構成され、また、プロセッサ21と通信するように構成されることが可能である。いくつかの実装形態では、電源50は、特定のディスプレイデバイス40の設計において必要とされる実質的にすべての構成要素に電力を供給することができる。

ネットワークインタフェース27は、アンテナ43とトランシーバ47とを含み、その結果、ディスプレイデバイス40は、ネットワークを介して1つまたは複数のデバイスと通信することができる。ネットワークインタフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するためにいくつかの処理能力も有することができる。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11(a)、(b)、もしくは(g)を含むIEEE 16.11規格またはIEEE 802.11a、b、g、nおよびそのさらなる実装形態を含むIEEE 802.11規格に従ってRF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、Bluetooth(登録商標)規格に従ってRF信号を送信および受信する。セルラー式電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM(登録商標))、GSM(登録商標)/General Packet Radio Service(GPRS)、Enhanced Data GSM(登録商標) Environment(EDGE)、Terrestrial Trunked Radio(TETRA)、広帯域CDMA(W-CDMA(登録商標))、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、High Speed Packet Access(HSPA)、High Speed Downlink Packet Access(HSDPA)、High Speed Uplink Packet Access(HSUPA)、Evolved High Speed Packet Access(HSPA+)、Long Term Evolution(LTE)、AMPS、または3G技術、4G技術、もしくは5G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される他の知られている信号を受信するように設計されうる。トランシーバ47は、アンテナ43から受信された信号を、これらがプロセッサ21によって受信され、さらに操作可能であるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、これらがアンテナ43を介してディスプレイデバイス40から送信可能であるように処理することができる。

いくつかの実装形態では、トランシーバ47は、受信機と交換されうる。さらに、いくつかの実装形態では、ネットワークインタフェース27は、プロセッサ21に送られるべき画像データを保存または生成できる画像ソースと交換されうる。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインタフェース27または画像ソースから圧縮画像データなどのデータを受信し、そのデータを処理して未加工の画像データを、または未加工の画像データに容易に処理されうるフォーマットを生成する。プロセッサ21は、この処理されたデータをドライバコントローラ29に、または保存するためにフレームバッファ28に送ることができる。未加工のデータとは、典型的には、画像内の各場所における画像特性を識別する情報を指す。たとえば、このような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。

プロセッサ21は、ディスプレイデバイス40の動作を制御するためにマイクロコントローラ、CPU、または論理演算装置を含むことができる。調整用ハードウェア52は、信号をスピーカ45に送信するための、および信号をマイクロホン46から受信するための、増幅器とフィルタとを含んでもよい。調整用ハードウェア52は、ディスプレイデバイス40内の個別構成要素品であっても、あるいはプロセッサ21または他の構成要素内に組み込まれてもよい。

ドライバコントローラ29は、プロセッサ21によって生成された未加工の画像データを、プロセッサ21から直接またはフレームバッファ28から取得でき、配列ドライバ22への高速送信のために未加工の画像データを適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、ディスプレイ配列30全体にわたって走査に適した時間順序を有するように、未加工の画像データをラスターのようなフォーマットを有するデータフローに再フォーマットすることができる。次に、ドライバコントローラ29は、フォーマットした情報を配列ドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立した集積回路(IC)としてシステムプロセッサ21を関連付けられることが多いが、このようなコントローラは多数の方法で実施されうる。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、またはハードウェア内で配列ドライバ22と完全に一体化されてもよい。

配列ドライバ22は、フォーマットされた情報をドライバコントローラ29から受信でき、ディスプレイのディスプレイ素子のxy行列から来る、数百、場合によっては数千(またはそれ以上)のリード線に毎秒多数回印加される並列な1組の波形にビデオデータを再フォーマットすることができる。

いくつかの実装形態では、ドライバコントローラ29、配列ドライバ22、およびディスプレイ配列30は、本明細書において説明するディスプレイのタイプのいずれかに適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(IMODディスプレイ素子コントローラなど)とすることができる。さらに、配列ドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(IMODディスプレイ素子ドライバなど)とすることができる。さらに、ディスプレイ配列30は、従来のディスプレイ配列または双安定ディスプレイ配列(IMODディスプレイ素子の配列を含むディスプレイなど)とすることができる。いくつかの実装形態では、ドライバコントローラ29は、配列ドライバ22と一体化されうる。このような実装形態は、高集積システム、たとえば、携帯電話、携帯型電子デバイス、腕時計、または小面積ディスプレイで有用でありうる。

いくつかの実装形態では、入力デバイス48は、たとえばユーザがディスプレイデバイス40の動作を制御できるように構成されうる。入力デバイス48は、QWERTYキーボードまたは電話機のキーパッドなどのキーパッド、ボタン、スイッチ、ロッカー(rocker)、タッチセンシティブスクリーン、ディスプレイ配列30と一体化されたタッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロホン46は、ディスプレイデバイス40のための入力デバイスとして構成されうる。いくつかの実装形態では、マイクロホン46を介した音声コマンドは、ディスプレイデバイス40の動作を制御するために使用されうる。

電源50は、さまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池とすることができる。充電式電池を使用する実装形態では、充電式電池は、たとえばコンセントまたは光電式デバイスもしくは配列によってもたらされる電力を使用して充電可能であってよい。あるいは、充電式電池は、ワイヤレス充電可能である。電源50はまた、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池を含むことができる。電源50はまた、壁コンセント電力を受信するように構成されうる。

いくつかの実装形態では、制御プログラマビリティ(control programmability)は、電子ディスプレイシステム内のいくつかの場所に設置可能なドライバコントローラ29内に備わっている。いくつかの他の実装形態では、制御プログラマビリティは配列ドライバ22内に備わっている。上述した最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素において、ならびに種々の構成で実施されうる。

本明細書で使用される場合、項目のリスト「のうち少なくとも1つ」を参照する句は、単一のメンバを含むこれらの項目の任意の組合せを指す。一例として、「a、b、またはcのうち少なくとも1つ」は、a、b、c、a-b、a-c、b-c、およびa-b-cを包含することを意図するものである。

本明細書で開示される実装形態に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、またはこの両者の組合せとして実施可能である。ハードウェアおよびソフトウェアの互換性について、機能に関して概略的に説明し、上述の種々の例示的な構成要素、ブロック、モジュール、回路、およびステップとして示してきた。このような機能がハードウェアで実施されるかソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課せられた設計の制約によって決まる。

本明細書で開示される態様に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、および回路を実施するために使用されるハードウェアおよびデータ処理装置は、本明細書において説明する機能を実行するように設計された、シングルチップまたはマルチチップの汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラム可能な論理デバイス、ディスクリートゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはこれらの任意の組合せによって実施または実行されうる。汎用プロセッサは、マイクロプロセッサであってもよいし、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサの組合せ、DSPコアと連動する1つまたは複数のマイクロプロセッサの組合せなどのコンピューティングデバイスの組合せ、または他の任意のこのような構成としても実施されうる。いくつかの実装形態では、特定のステップおよび方法は、所与の機能に固有の回路によって実行されうる。

1つまたは複数の態様では、説明した機能は、本明細書に開示されている構造およびそれらの構造的な等価物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実施されうる。本明細書において説明する主題の実装形態はまた、データ処理装置によって処理されるための、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化された1つまたは複数のコンピュータプログラムすなわちコンピュータプログラム命令の1つまたは複数のモジュールとして実施されうる。

本開示において説明する実装形態の種々の変更は、当業者には容易に明らかになり得、本明細書において定義される一般的原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用されうる。したがって、特許請求の範囲は、本明細書において示される実装形態に限定されることを意図したものではなく、特許請求の範囲には、本明細書で開示される本開示、原理、および新規な特徴と一致する最も広い範囲が認められるべきである。さらに、「上の(upper)」および「下の(lower)」という用語が、図を説明しやすくするために使用されることがあり、適切に配向されたページ上の図の向きに対応する相対的位置を示し、たとえば、実施されるIMODディスプレイ素子の適切な向きを反映しなくてもよいことは、当業者には容易に理解されるであろう。

別個の実装形態に関して本明細書において説明する特定の特徴はまた、単一の実装形態で組み合わせて実施されうる。逆に、単一の実装形態に関して説明する種々の特徴はまた、複数の実装形態でまたは任意の適切な副組合せ(subcombination)で別々に実施されうる。さらに、特徴が特定の組合せで作用すると上述され、さらに当初はそのようなものとして請求されうるが、請求した組合せからの1つまたは複数の特徴は場合によってはその組合せから除きうること、請求した組合せは副組合せまたは副組合せの変形を対象としうる。

同様に、動作が図面では特定の順序で示されているが、望ましい結果を達成するために、このような動作が、示された特定の順序でもしくは順次に実行されること、または示された動作のすべてが実行されることを必要としないことが当業者には容易に理解されよう。さらに、図面は、さらに1つの例示的なプロセスを流れ図の形で概略的に示すことができる。しかし、示されない他の動作が、概略的に示される例示的なプロセスに組み込まれてもよい。たとえば、示された動作のいずれかの前、その後、またはその間に、1つまたは複数の追加の動作が実行可能である。特定の状況では、マルチタスク方式および並列処理が有利な場合がある。さらに、上述の実装形態における種々のシステム構成要素の分離は、すべての実装形態でこのような分離を必要とすると理解されるべきではなく、説明したプログラム構成要素およびシステムは一般に単一のソフトウェア製品に合わせて統合されるかまたは複数のソフトウェア製品にパッケージ化されることが可能なことを理解されたい。さらに、他の実装形態は、以下の特許請求の範囲に含まれる。場合によっては、特許請求の範囲に記載された作用は、異なる順序で実行でき、依然として所望の結果を達成することが可能である。

1 p型トランジスタスイッチ
2 n型トランジスタスイッチ
14 可動反射層
14a 反射副層、導電層
14b 誘電体支持層
14c 導電層
16 光学スタック
16a 吸収体層、光吸収体
16b 誘電体
18 支持体、支持支柱
19 ギャップ
20 透明基板
23 黒色マスク構造
34 変形可能層
35 スペーサ層
62 セグメント電圧
64 セグメント電圧
70 解放電圧
72 保持電圧
74 オーバードライブ電圧
76 保持電圧
78 オーバードライブ電圧
840 電源
850 マルチプレクサ
860 タイミング/コントローラ論理
1020 ライン、電圧レール、レール電圧、出力レール、出力電圧、出力
1030 ライン、出力レール、出力、出力電圧
1036 バッテリ
1046 調節器
1048 VDD電圧
1050 ライン、入力電圧、入力、供給電圧、出力電圧、追加レール入力電圧
1052 ライン、入力電圧、入力、供給電圧、出力電圧、追加レール入力電圧
1060 レベルシフタ
1062 レベルシフタ
1130 インダクタ
1132 出力コンデンサ
1134 出力コンデンサ
1140 制御回路構成要素、論理回路
1160 レベルシフタ
1162 レベルシフタ
1172 フィードバックコンパレータ
1174 フィードバックコンパレータ
1182 インダクタ検知回路、検知回路、抵抗
1184 抵抗
1186 抵抗
1188 抵抗
1190 検知ライン
1192 検知ライン
1202 第1の検知ライン
1204 第2の検知ライン
1220 スイッチング回路、バッファ
1222 バッファ

Claims (36)

1. 異極性の第1の電圧出力および第2の電圧出力と、
   インダクタと、
   第1のインダクタレール電圧に結合された入力、および前記インダクタの入力に結合された出力を有する第1のスイッチと、
   前記インダクタの出力に結合された入力、および第2のインダクタレール電圧に結合された入力を有する第2のスイッチと、
   前記第1のスイッチのオン/オフ状態を制御するために前記第1のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第1のレベルシフタと、
   前記第2のスイッチのオン/オフ状態を制御するために前記第2のスイッチに結合された出力を有し、前記1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第2のレベルシフタと、
   前記第1のレベルシフタおよび前記第2のレベルシフタに結合された制御回路構成要素と、
   前記第1の電圧出力および前記第2の電圧出力のうちの一方における出力電圧の指示を前記制御回路構成要素に提供するように構成された第1のフィードバックループと、
   前記第1の出力電圧と前記第2の出力電圧の加重和の指示を前記制御回路構成要素に提供するように構成された第2のフィードバックループと
   を備える電圧変換器。
2. 前記第1の電圧出力および前記第2の電圧出力が20V以上の大きさを有する、請求項1に記載の電圧変換器。
3. 前記1つまたは複数のレベルシフタレール電圧が16V以下である、請求項2に記載の電圧変換器。
4. 前記電圧変換器の動作中に前記レベルシフタレール電圧を1つの電圧レベルから第2の電圧レベルに切り換えるためのスイッチング回路をさらに備える、請求項1に記載の電圧変換器。
5. 前記第1のフィードバックループが、前記第1の電圧出力または前記第2の電圧出力のうちの一方における前記出力電圧を基準電圧と比較するように構成される、請求項1に記載の電圧変換器。
6. 前記第2のフィードバックループが、前記第1の出力電圧と前記第2の出力電圧の平均を接地と比較するように構成される、請求項5に記載の電圧変換器。
7. 請求項1の前記電圧変換器を備えるディスプレイ装置。
8. ディスプレイと、
   前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
   前記プロセッサと通信するように構成されたメモリデバイスと
   をさらに備える、請求項7に記載のディスプレイ装置。
9. 前記ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路と、
   前記ドライバ回路に前記画像データの少なくとも一部分を送信するように構成されたコントローラと
   をさらに備える、請求項8に記載のディスプレイ装置。
10. 前記画像データを前記プロセッサに送信するように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうち少なくとも1つを備える画像ソースモジュール
    をさらに備える、請求項8に記載のディスプレイ装置。
11. 入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイス
    をさらに備える、請求項8に記載のディスプレイ装置。
12. 前記ディスプレイが電気機械ディスプレイ素子を備える、請求項8に記載のディスプレイ装置。
13. 異極性の出力の少なくとも1つの対を有する電圧変換器を動作させる方法であって、
    前記対の前記出力のうちの一方における出力電圧を監視するステップと、
    前記出力の前記対の前記出力電圧の加重和を監視するステップと、
    前記出力のうちの一方における前記出力電圧と前記加重和に少なくとも部分的に基づいて、どの出力を上昇させるべきか判断するステップと
    を含む方法。
14. 前記対の前記出力のうちの一方における出力電圧を監視する前記ステップが、前記対の前記出力のうちの一方における前記出力電圧を基準電圧と比較するステップを含む、請求項13に記載の方法。
15. 前記出力の前記対の平均出力電圧を監視するステップが、前記出力の前記対の前記平均出力電圧を接地と比較するステップを含む、請求項13に記載の方法。
16. 異極性を有する電圧出力の対を上昇させるための手段と、
    前記対の出力のうちの一方における出力電圧を監視するための手段と、
    前記出力の前記対の前記出力電圧の加重和を監視するための手段と、
    前記出力のうちの一方における前記出力電圧と前記加重和に少なくとも部分的に基づいて、どの出力を上昇させるべきか判断するための制御回路構成要素と
    を備える電圧変換器。
17. 上昇させるための前記手段がインダクタを含む、請求項16に記載の電圧変換器。
18. 前記対の前記出力のうちの一方における出力電圧を監視するための前記手段がコンパレータを含む、請求項16に記載の電圧変換器。
19. 前記出力の前記対の平均出力電圧を監視するための前記手段がコンパレータを含む、請求項16に記載の電圧変換器。
20. 異極性の第1の電圧出力および第2の電圧出力と、
    インダクタと、
    第1のインダクタレール電圧に結合された入力、および前記インダクタの入力に結合された出力を有する第1のスイッチと、
    前記インダクタの出力に結合された入力、および第2のインダクタレール電圧に結合された入力を有する第2のスイッチと、
    前記第1のスイッチのオン/オフ状態を制御するために前記第1のスイッチに結合された出力を有し、1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第1のレベルシフタと、
    前記第2のスイッチのオン/オフ状態を制御するために前記第2のスイッチに結合された出力を有し、前記1つまたは複数のレベルシフタレール電圧に結合された1つまたは複数の入力を有する第2のレベルシフタと、
    前記第1のレベルシフタおよび前記第2のレベルシフタに結合された制御回路構成要素と、
    前記電圧変換器の動作中に少なくとも1つのレベルシフタレール電圧を1つの電圧レベルから第2の電圧レベルに切り換えるように構成されたスイッチ回路と
    を備える電圧変換器。
21. 前記第1の電圧出力および前記第2の電圧出力が20V以上の大きさを有する、請求項20に記載の電圧変換器。
22. 前記1つまたは複数のレベルシフタレール電圧が16V以下である、請求項21に記載の電圧変換器。
23. 前記スイッチ回路が、レベルシフタレール電圧をインダクタレール電圧から電圧出力に切り換えるように構成される、請求項20に記載の電圧変換器。
24. 請求項20の前記電圧変換器を備えるディスプレイ装置。
25. ディスプレイと、
    前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと通信するように構成されたメモリデバイスと
    をさらに備える、請求項24に記載のディスプレイ装置。
26. 前記ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路と、
    前記ドライバ回路に前記画像データの少なくとも一部分を送信するように構成されたコントローラと
    をさらに備える、請求項25に記載のディスプレイ装置。
27. 前記画像データを前記プロセッサに送信するように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうち少なくとも1つを備える画像ソースモジュール
    をさらに備える、請求項25に記載のディスプレイ装置。
28. 入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイス
    をさらに備える、請求項25に記載のディスプレイ装置。
29. 前記ディスプレイが電気機械ディスプレイ素子を備える、請求項25に記載のディスプレイ装置。
30. 異極性の出力の少なくとも1つの対を有する電圧変換器を動作させる方法であって、
    第1のレール電圧でレベルシフタを駆動するステップと、
    前記第1のレール電圧で前記レベルシフタを駆動することから、前記第1のレール電圧と異なる第2のレール電圧に切り換えるステップと
    を含む方法。
31. 前記第1のレール電圧でブーストインダクタを駆動するステップを含む、請求項30に記載の方法。
32. 前記第2のレール電圧が電圧変換器出力である、請求項30に記載の方法。
33. 異極性を有する電圧出力の対を上昇させるための手段と、
    第1のレール電圧でレベルシフタを駆動するための手段と、
    前記第1のレール電圧で前記レベルシフタを駆動することから、前記第1のレール電圧と異なる第2のレール電圧に切り換えるための手段と
    を備える電圧変換器。
34. 上昇させるための前記手段がインダクタを含む、請求項33に記載の電圧変換器。
35. 前記第1のレール電圧で前記インダクタを駆動するための手段をさらに備える、請求項34に記載の電圧変換器。
36. 切り換えるための前記手段が、前記レベルシフタレール電圧を前記電圧変換器の出力電圧に切り換えるための手段を含む、請求項35に記載の電圧変換器。

Images