KR100922926B1 - 액정표시장치의 구동장치 및 그 구동방법 - Google Patents

Abstract

실시예에 따른 액정표시장치의 구동장치는 한 프레임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 OPAMP를 포함하는 것을 특징으로 한다.

액정표시장치의 구동장치, OPAMP, Offset

Description

액정표시장치의 구동장치 및 그 구동방법{LCD Driver IC and Method for Operating the same}

실시예는 액정표시장치의 구동장치 및 그 구동방법에 관한 것이다.

기존의 Auto-Zero Offset 전압 제거방식은 출력단과 입력단의 전압을 비교하여 그 전압 차를 커패시터에 저장하여 이 전압차를 다시 입력단에 인가함으로써 결과적으로 Offset 전압을 제거하는 방식이다.

도 1은 기존의 옵셋전압을 제거하기 위한 회로와 Timing Diagram을 나타낸 것이다.

여기에서 C는 옵셋 홀딩(Offset Holding) 커패시터이며, OA는 OPAMP를 의미한다.

우선 1번 구간의 시간에서 스위치 1(SW 1)과 스위치 3(SW 3)은 온 상태이고 스위치 2(SW 2)는 오프상태이다. 이 상태에서는 커패시터(C)에 저장된 전하를 초기화한다.

그 다음에 2번 구간의 시간에는 스위치 1(SW 1)은 오프상태이고, 스위치 2(SW 2)와 스위치 3(SW 3)은 온 상태가 된다. 이 상태에서는 Vout과 Vin의 전압 차 이에 의한 전하를 커패시터(C)에 저장하게 된다.

마지막으로 3번 구간의 시간에서는 전 구간의 시간에서 스위치 1은 온 되고 스위치 2와 스위치 3은 오프되어 저장되어 있던 전하는 OPAMP의 입력단에 인가되어 결과적으로 입력 단과 출력 단의 옵셋 전압을 제거시키는 방식이다.

하지만 종래기술은 스위치-커패시터(switch-capacitor) 회로를 사용하고 있으므로 커패시터에 의한 칩 면적 증가와 커패시터 충전 주기 증가에 의한 고속 동작이 제한되는 단점이 있다.

또한, 종래기술에 의하면 스위치의 접합부분과 Sub-threshold 영역에서의 누설에 의해서 커패시터에 저장되는 보정전압이 달라지므로 주기적인 리프레싱(refreshing)이 필요한 단점이 있다.

큰 저항과 캐패시터를 구동하기 위해서는 전류 구동능력이 뛰어난 버퍼가 필요하게 되고, 칩 면적의 소형화 및 고속 동작의 OPAMP가 요구되고, 특히 출력 버퍼단의 OPAMP의 Offset 전압이 많은 채널을 구동해야 하기 때문에 기준치 이상의 Offset 전압을 갖게 되고 증폭기의 출력 전압에 에러를 유발하게 된다.

이로 인해 증폭기의 출력전압은 특정 그레이 스케일과 다른 전압 레벨을 내보내게 된다. 이로 인해 TFT LCD의 디스플레이 스크린에 검은색, 또는 흰색 세로줄이 나타나는 문제를 초래하게 되고, 결과적으로 디스플레이의 질을 저하시키게 된다. 이를 해결하기 위해서 실시예는 Offset 보정을 용이하게 할 수 있는 액정표시장치의 구동장치 및 그 구동방법을 제공하고자 한다.

실시예에 따른 액정표시장치의 구동장치는 한 프레임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 OPAMP를 포함하는 것을 특징으로 한다.

또한, 실시예에 따른 액정표시장치의 구동장치의 구동방법은 OPAMP에서 한 프레임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 것을 특징으로 한다.

실시예에 따른 액정표시장치의 구동장치 및 그 구동방법에 의하면, 한 프레 임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 기능이 있다.

또한, 실시예는 드레인(Drain) 단을 스위칭(switching)하는 방법을 사용함으로써 노이즈(Noise)에 둔감한 이점이 있다.

이하, 실시예에 따른 액정표시장치의 구동장치 및 그 구동방법을 첨부된 도면을 참조하여 상세히 설명한다. 실시예는 Low-Offset 소스 드라이버 칩(Source Driver IC) 용 OPAMP에 대해 설명하나 본 발명이 이에 한정되는 것은 아니다.

(실시예)

도 2는 실시예에 따른 액정표시장치의 구동장치가 적용될 수 있는 TFT-LCD의 구성도이나, 실시예가 적용될 수 있는 TFT-LCD가 도 1의 구성에 한정되는 것은 아니다.

도 2를 참조하면, 실시예에가 적용될 수 있는 TFT-LCD는 타이밍 제어부(100)에 의해 구동되어 액정패널(400)의 게이트 라인을 순차적으로 구동시켜 주기 위한 복수의 게이트 드라이버(200)와, 타이밍 콘트롤러(100)에 의해 구동되어 액정패널(400)의 소스라인을 구동시켜 액정패널(400)이 데이터를 디스플레이하도록 하는 복수의 소스드라이버(300)와, 시스템에서 요구되는 다양한 전압을 생성하는 전압발생부(500)를 포함할 수 있다.

그리고 액정패널(400)은 액정캐패시터(C1)와 스위칭 박막트랜지스터(T1)로 구성된 단위화소가 매트릭스 형태로 배열되며, 박막트랜지스터(T1)의 소스는 소스 드라이버(300)에 의해 구동되는 소스라인에 연결되고, 각 박막트랜지스터(T1)의 게이트는 게이트 드라이버(200)에 의해 구동되는 게이트라인에 연결된다.

TFT-LCD는 콘트롤러(100)를 통해 게이트 드라이버(200)가 해당하는 하나의 게이트 라인을 순차 구동시키고, 소스 드라이버(300)는 상기 타이밍 콘트롤러(100)로부터 제공되는 데이터를 입력하여 아날로그신호를 소스 라인으로 인가하여 데이터를 표시하게 된다.

도 3는 실시예에 따른 액정표시장치의 구동장치에서 옵셋 제거 방식을 보여주는 회로이다.

일반적으로 옵셋은 동일한 소자의 제조 시 공정의 부정합에 의해 나타난다. 이 부정합은 MOS 트랜지스터의 W/L의 비율 또는 제조시 이온주입 단계에서나 포토리소그래피(photolithography) 단계에서의 차이로 인해 발생할 수 있다. 아무리 공정컨트롤이 엄격하게 되었다 하여도 옵셋전압을 영(0)으로 하는 것은 불가능하다.

그런데, 실시예는 아래와 같은 원리에 의해 옵셋전압을 제거할 수 있다.

도 3과 같이 실시예에서 옵셋 전압을 보정하는 회로를 구성하였는데 기본 원리는 다음과 같다.

도 3(a)와 같이 CLK 신호가 HIGH 일 때 출력되는 전압은 Vout에 Vos만큼이 더해진 전압 레벨을 출력하게 되고, 도 3(b)와 같이 CLK 신호가 LOW 일 때는 입력단이 교차하면서 Vout에 Vos만큼이 감소한 전압 레벨을 출력하게 된다.

결과적으로 한 프레임을 거치는 동안에 또는 한 주기를 거치는 동안에 도 3의 (C)에서 보이는 것처럼 극성이 다른 옵셋 전압 레벨을 출력 함으로서 옵셋 전압 이 제거될 수 있다.

도면 4는 실시예의 옵셋 보정 방식 원리를 이용하여 설계한 folded cascode OPAMP의 회로도이다.

도 4와 같이 실시예에서의 OPAMP는 정 전류를 줄이면서 rail-to-rail 입력 범위를 가지기 위해 독립된 차동 증폭기를 사용하지 않고 변형된 rail-to-rail 구조를 사용하여 설계하였고, 정 전류는 작으면서 동작 시 큰 전류를 출력단에 공급하기 위해 AB급의 출력단을 사용하여 설계하였다.

도 4에서 도면부호 110은 PMOS, NMOS의 입력단을 갖는 rail-to-rail 입력 단을 나타낸다. 실시예에서 rail-to-rail 입력단이란 전원전압이 감소함에 따라 증폭기가 처리할 수 있는 신호의 영역이 감소하고, 이를 해결하기 위해 두 종류의 트랜지스터(PMOS,NMOS)를 모두 사용하여 입력 범위의 제한 문제를 해결하는 구조를 의미하며 도 1의 도면 부호 110번과 같은 구조를 의미할 수 있다.

도면부호 120은 Class AB 구조의 출력단으로 중간단의 summing circuit은 BIASP<2>와 BIASN<2>에 의한 Floating Current source에 의해 바이어스 되어 있어 일정한 전류를 입력단의 바이어스 전류에 관계없이 공급할 수 있다. 출력단은 크게 class A, B, AB로 구분할 수 있다. Class A 구조는 출력단에 정전류가 흐르기 때문에 전력소비가 크고, 출력 부하의 충,방전 능력이 균일하지 않고, 한쪽의 능력이 나빠서 데이터 구동 회로의 출력 버퍼로 사용되기 힘들다. 따라서 실시예는 소스 구동회로의 출력버퍼에 사용되는 OPAMP로서 class B나 class AB 구조의 출력 단을 사용할 수 있다. 도 1에서 도면부호 120번과 같은 구조를 class AB 구조라 한다.

두 개의 입력 쌍의 차동모드 입력단은 OPAMP의 출력에 연결되어 단일 이득OPAMP를 이루게 된다. 또한 이 OPAMP는 Miller 보정 기법이 사용(131, 132)되었다. 실시예에서 채용하는 Miller 보정 기법이란 OPAMP가 안정적으로 동작하기 위해서는 phase margin이 45°이상 확보가 되어야 하는데 주파수 보상을 위해서는 capacitance를 도면부호 131 또는 132와 같이 연결해야 하고, 이때의 capacitance를 Miller capacitance라 하고, 이와 같은 주파수 보상 방식을 Miller 주파수 보상 방식이라 한다.

실시예는 도 4와 같이 드레인(Drain) 단을 스위칭(switching)하는 방법을 사용함으로써 노이즈(Noise)에 둔감한 이점이 있다. 실시예와 같이 Drain단을 스위칭 함으로써 노이즈에 둔감한 이유는 Gate단에는 Drain단 보다는 기생 capacitance와 impedance가 커서 노이즈(noise)나 스위칭 스피드(switching speed)가 느리므로 Drain단을 스위칭(switching)하는 것이 유리하기 때문이다.

도 4와 같이 실시예에서의 OPAMP는 위에서 설명한 바와 같이 옵셋 보정 회로의 동작을 따르며, 클럭에 따라 옵셋의 극성이 바뀌게 되므로 옵셋이 보정되게 된다.

도 5는 옵셋 보정방식 원리를 이용하여 설계한 folded cascade OPAMP의 회로에 대한 Simulation 결과이다. 입력 쌍에서의 옵셋 전압을 가정하였고, 한 프레임 or 한 클럭을 거치게 되면 원래의 전압 레벨이 출력되어 옵셋이 보정됨을 확인할 수 있다.

실시예에 따른 액정표시장치의 구동장치 및 그 구동방법에 의하면, 한 프레 임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 기능이 있다.

또한, 실시예는 드레인(Drain) 단을 스위칭(switching)하는 방법을 사용함으로써 노이즈(Noise)에 둔감한 이점이 있다.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.

도 1은 종래기술에 따른 종래의 Offset 제거방법의 개념도.

도 2는 실시예에 따른 액정표시장치의 구동장치가 적용될 수 있는 TFT-LCD의 구성도.

도 3는 실시예에 따른 액정표시장치의 구동장치에서 옵셋 제거 방식을 보여주는 회로.

도면 4는 실시예의 옵셋 보정 방식 원리를 이용하여 설계한 folded cascode OPAMP의 회로도.

도 5는 옵셋 보정방식 원리를 이용하여 설계한 folded cascade OPAMP의 회로에 대한 Simulation 결과.

Claims (9)

1. 한 프레임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하는 OPAMP를 포함하며,

   상기 OPAMP는

   PMOS, NMOS의 입력단을 갖는 rail-to-rail 입력단; 및

   Class AB 구조의 출력단;을 포함하고,

   상기 Class AB 구조의 출력단은,

   PMOS에 대한 바이어스(BIASP)와 NMOS에 대한 바이어스(BIASN)에 의한 Floating Current source에 의해 바이어스되어 있어 일정한 전류를 입력단의 바이어스 전류에 관계없이 공급할 수 있는 중간단의 summing circuit을 포함하는 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
2. 삭제
3. 삭제
4. 제1 항에 있어서,

   상기 입력단에서 두 개의 입력 쌍의 차동모드 입력단은 OPAMP의 출력단에 연결되어 단일 이득 OPAMP를 이루는 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
5. 제1 항에 있어서,

   상기 OPAMP는

   밀러 보정기법이 사용하는 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
6. 제1 항에 있어서,

   상기 OPAMP는

   드레인(Drain) 단을 스위칭(switching)하는 방법을 사용함으로써 노이즈(Noise)에 둔감한 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
7. OPAMP에서 한 프레임을 거치는 동안에 클럭에 따라 서로 다른 극성의 옵셋 전압을 출력함으로써 옵셋 전압 레벨을 제거하며,

   상기 OPAMP는

   PMOS, NMOS의 입력단을 갖는 rail-to-rail 입력단; 및

   Class AB 구조의 출력단;을 포함하고,

   상기 Class AB 구조의 출력단은,

   PMOS에 대한 바이어스(BIASP)와 NMOS에 대한 바이어스(BIASN)에 의한 Floating Current source에 의해 바이어스되어 있어 일정한 전류를 입력단의 바이어스 전류에 관계없이 공급할 수 있는 중간단의 summing circuit을 포함하는 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
8. 제7 항에 있어서,

   상기 OPAMP는,

   CLK 신호가 HIGH 일 때 출력되는 전압은 Vout에 Vos만큼이 더해진 전압 레벨을 출력하게 되고,

   CLK 신호가 LOW 일 때는 입력단이 교차하면서 Vout에 Vos만큼이 감소한 전압 레벨을 출력함으로써 옵셋 전압 레벨을 제거하는 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.
9. 제7 항에 있어서,

   상기 OPAMP는,

   드레인(Drain) 단을 스위칭(switching)하는 방법을 사용함으로써 노이즈(Noise)에 둔감한 것을 특징으로 하는 액정표시장치의 구동장치의 구동방법.

Images