JP2005189314A - 駆動回路、駆動方法、及びプラズマディスプレイ装置 - Google Patents
駆動回路、駆動方法、及びプラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2005189314A JP2005189314A JP2003427679A JP2003427679A JP2005189314A JP 2005189314 A JP2005189314 A JP 2005189314A JP 2003427679 A JP2003427679 A JP 2003427679A JP 2003427679 A JP2003427679 A JP 2003427679A JP 2005189314 A JP2005189314 A JP 2005189314A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal line
- terminal
- switch
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000002265 prevention Effects 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 claims description 47
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 22
- 238000011084 recovery Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 12
- 238000007599 discharging Methods 0.000 description 8
- 102100031880 Helicase SRCAP Human genes 0.000 description 6
- 101000704158 Homo sapiens Helicase SRCAP Proteins 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 1
- 102100039167 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 2, mitochondrial Human genes 0.000 description 1
- 101710106699 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 2, mitochondrial Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
- G09G2330/045—Protection against panel overheating
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】 無効電流が流れることを抑制し、駆動回路の信頼性を向上させる。
【解決手段】 表示手段となる容量性負荷20の一端に第1、第2の電位をそれぞれ供給するための第1、第2の信号ラインOUTA’、OUTB’と、入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1又は第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路RWOと、波形出力回路の制御端子と、出力端子又は入力端子との間に接続される無効電流防止スイッチSWRとを備え、無効電流が流れるのを抑制する期間において、無効電流防止スイッチを導通させ、波形出力回路の制御端子と出力端子との間の電位差を小さくし、波形出力回路を動作させないようにする。
【選択図】 図1
【解決手段】 表示手段となる容量性負荷20の一端に第1、第2の電位をそれぞれ供給するための第1、第2の信号ラインOUTA’、OUTB’と、入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1又は第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路RWOと、波形出力回路の制御端子と、出力端子又は入力端子との間に接続される無効電流防止スイッチSWRとを備え、無効電流が流れるのを抑制する期間において、無効電流防止スイッチを導通させ、波形出力回路の制御端子と出力端子との間の電位差を小さくし、波形出力回路を動作させないようにする。
【選択図】 図1
Description
本発明は、マトリクス型平面表示装置の駆動回路、駆動方法、及びそれを用いたプラズマディスプレイ装置に関するものである。
従来、マトリクス型平面表示装置の1つであるプラズマディスプレイ装置、特に交流駆動型プラズマディスプレイパネル(PDP:Plasma Display Panel)には、2本の電極で選択放電(アドレス放電)及び維持放電を行う2電極型と、第3の電極を利用してアドレス放電を行う3電極型とがあった。また、3電極型においては、維持放電を行う第1の電極と第2の電極とが配置されている基板に第3の電極を形成する場合と、対向するもう1つの基板に第3の電極を形成する場合とがあった。
上述した各タイプのPDP装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第1及び第2の電極を第1の基板に設けるとともに、これとは別に、第1の基板と対向する第2の基板に第3の電極を設けたPDP装置についてその構成例を説明する。
図15は、交流駆動型PDP装置の全体構成を示す図である。図15において、交流駆動型PDP装置1は、各セルが表示画像の1画素であるマトリクス状に配置された複数のセルを備える。それは、図15に示すような、m行n列のマトリクスに配置されたセルCmnである。また、交流駆動型PDP装置1には、第1の基板に互いに平行な走査電極Y1〜Yn及び共通電極Xが設けられるとともに、第1の基板に対向する第2の基板にこれらの電極Y1〜Yn、Xと直交する方向にアドレス電極A1〜Amが設けられている。共通電極Xは、各走査電極Y1〜Ynに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
共通電極Xの共通端はX側回路2の出力端に接続され、各走査電極Y1〜YnはY側回路3の出力端に接続されている。また、アドレス電極A1〜Amはアドレス側回路4の出力端に接続されている。X側回路2は放電を繰り返す回路から成り、Y側回路3は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路4は表示すべき列を選択する回路から成る。
X側回路2、Y側回路、及びアドレス側回路4は、制御回路5から供給される制御信号により制御される。すなわち、アドレス側回路4とY側回路3内の線順次走査する回路とによりどこのセルを点灯させるかを決め、X側回路2とY側回路3とにより放電を繰り返すことによって、PDP装置の表示動作を行う。
制御回路5は、外部からの表示データD、表示データDの読み込みタイミングを示すクロックCLK、水平同期信号HS、及び垂直同期信号VSに基づいて、上記制御信号を生成し、X側回路2、Y側回路3、及びアドレス側回路4に供給する。
図16(a)は、1画素である第i行第j列のセルCijの断面構成を示す図である。図16(a)において、共通電極X及び走査電極Yiは、前面ガラス基板11上に形成されている。その上には、放電空間17に対し絶縁するための誘電体層12が被着されるとともに、更にその上にMgO(酸化マグネシウム)保護膜13が被着されている。
一方、アドレス電極Ajは、前面ガラス基板11と対向して配置された背面ガラス基板14上に形成され、その上には誘電体層15が被着され、更にその上に蛍光体18が被着されている。MgO保護膜13と誘電体層15との間の放電空間17には、Ne+Xeペニングガス等が封入されている。
図16(b)は、交流駆動型PDP装置の容量Cpについて説明するための図である。図16(b)に示すように、交流駆動型PDP装置には、放電空間17、共通電極Xと走査電極Yとの間、及び前面ガラス基板11にそれぞれ容量成分Ca、Cb、Ccが存在し、これらの合計によってセル1つ当たりの容量Cpcellが決まる(Cpcell=Ca+Cb+Cc)。すべてのセルの容量Cpcellの合計がパネル容量Cpである。
また、図16(c)は、交流駆動型PDP装置の発光について説明するための図である。図16(c)に示すように、リブ16の内面には、赤、青、緑色の蛍光体18がストライプ状に各色毎に配列、塗布されており、共通電極X及び走査電極Yの間の放電によって蛍光体18を励起して発光するようになっている。
上述したようなプラズマディスプレイ装置の回路コストを低減するための方法として、特開2002−62844号公報(特許第3201603号公報)や、“SID 01 DIGEST”、1236頁〜1239頁の表題「A New Driving Technology for PDPs with Cost Effective Sustain Circuit」に開示された方法がある。この方法は、維持放電電極(共通電極X及び走査電極Y)の一方の電極に第1の電圧を印加するとともに、他方の電極には第1の電圧とは異なる第2の電圧を印加することにより、維持放電電極間の電位差を利用して放電を行う方法である。この駆動方法を実現する回路は、TERES回路(Technology of Reciprocal Sustainer)と称されている。
図17は、TERES回路の概要構成を示す図である。(ただしX側回路2についてのみ説明し、Y側回路3は同様の構成及び動作であるため省略する。)
図17において、容量負荷20(以下、「負荷」と称す。)は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルCmnの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、複数の走査電極Y1〜Ynの中の任意の走査電極である。
図17において、容量負荷20(以下、「負荷」と称す。)は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルCmnの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、複数の走査電極Y1〜Ynの中の任意の走査電極である。
スイッチSW1、SW2は、電源から供給される電圧(Vs/2)の電源ライン(電源線)とグランド(GND)との間に直列に接続される。2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、コンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。なお、コンデンサC1の一方の端子に接続される信号ラインを第1の信号ラインOUTAとし、他方の端子に接続される信号ラインを第2の信号ラインOUTBとする。
また、スイッチSW4、SW5は、コンデンサC1の両端に直列に接続される。2つのスイッチSW4、SW5の相互接続点は、出力ラインOUTCを介して負荷20の共通電極Xに接続される。
図18は、図17に示した回路に電力回収回路を設けたTERES回路の概要構成を示す図である。この図18において、図17に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図18において、電力回収回路21は、スイッチSW4、SW5の相互接続点に接続されるとともに、出力ラインOUTCを介して負荷20の共通電極Xに接続される。電力回収回路21は、負荷20に接続された2つのコイルL1、L2と、一方のコイルL1に直列に接続されるスイッチSW6と、他方のコイルL2に直列に接続されるスイッチSW7とを有する。さらに、電力回収回路21は、2つのスイッチSW6、SW7の相互接続点と第2の信号ラインOUTBとの間に接続されるコンデンサC2を有する。
図18において、電力回収回路21は、スイッチSW4、SW5の相互接続点に接続されるとともに、出力ラインOUTCを介して負荷20の共通電極Xに接続される。電力回収回路21は、負荷20に接続された2つのコイルL1、L2と、一方のコイルL1に直列に接続されるスイッチSW6と、他方のコイルL2に直列に接続されるスイッチSW7とを有する。さらに、電力回収回路21は、2つのスイッチSW6、SW7の相互接続点と第2の信号ラインOUTBとの間に接続されるコンデンサC2を有する。
そして、容量負荷20とそれに接続されるそれぞれのコイルL1、L2により、2系統の直列共振回路が構成される。すなわち、電力回収回路21は、2系統のL−C共振回路を持つものであり、コイルL1と負荷20との共振によってパネルに供給した電荷を、コイルL2と負荷20との共振によって回収するものである。
ここで、スイッチSW1〜SW7は、図15に示した制御回路5からそれぞれ供給される制御信号により制御される。上述したように制御回路5は、論理回路等を用いて構成され、外部から供給される表示データD、クロックCLK、水平同期信号HS、及び垂直同期信号VS等に基づいて制御信号を生成し、スイッチSW1〜SW7に供給する。
図19は、図18に示したように構成した交流駆動型PDP装置1の駆動回路による維持放電期間の駆動波形を示すタイムチャートである。なお、維持放電期間とは、表示データDに応じたセルを発光させ表示動作を行うために、セル中の共通電極Xと走査電極Yとの間で放電する期間である。
維持放電期間において、共通電極X側では、最初にスイッチSW1、SW3、SW5をオンにし、残りのスイッチSW2、SW4、SW6、SW7をオフにする。このとき、第1の信号ラインOUTAの電圧(第1の電位)は(+Vs/2)となり、第2の信号ラインOUTBの電圧(第2の電位)及び出力ラインOUTCの電圧はグランドレベルとなる(時刻t1)。
次に、電力回収回路21内のスイッチSW6をオンすることにより、コイルL1と負荷20の容量によりL−C共振が行われ、コンデンサC2に回収されていた電荷がスイッチSW6及びコイルL1を介して負荷20に供給される(時刻t2)。このような電流の流れにより、共通電極Xに印加される出力ラインOUTCの電圧は、時刻t2〜t3に示すように徐々に上昇してゆく。また、時刻t2でスイッチSW5をオフにする。
次に、この共振時に発生するピーク電圧の近傍(より詳細には、グランドレベルから電圧が上昇して電圧(+Vs/2)に達する前)においてスイッチSW4をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(Vs/2)にクランプする(時刻t3)。また、時刻t3でスイッチSW6をオフにする。
また、共通電極Xに印加される出力ラインOUTCの電圧を(Vs/2)からグランドレベル(0V)にする時には、まず、スイッチSW7をオンして、スイッチSW4をオフする(時刻t4)。これにより、コイルL2と負荷20の容量にてL−C共振が行われ、コイルL2及びスイッチSW7を介して、負荷20に蓄積されていた電荷の一部を電力回収回路21内のコンデンサC2に回収する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は、時刻t4〜t5に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧(マイナス方向へのピーク)の近傍においてスイッチSW5をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)にクランプする(時刻t5)。また、時刻t5でスイッチSW7をオフにする。
次に、スイッチSW1、SW3、SW5をオフにし、スイッチSW2、SW4をオンにする。このとき、スイッチSW6、SW7はオフのままである。これにより、第1の信号ラインOUTAの電圧はグランドレベルとなり、第2の信号ラインOUTB及び出力ラインOUTCの電圧は(−Vs/2)となる(時刻t6)。
次に、電力回収回路21内のスイッチSW7をオンにすることにより、コイルL2と負荷20の容量によりL−C共振が行われ、コンデンサC2に回収されていた電荷(マイナス側)がスイッチSW7及びコイルL2を介して負荷20に供給される(時刻t7)。このような電流の流れにより、共通電極Xに印加される出力ラインOUTCの電圧は、時刻t7〜t8に示すように徐々に下降してゆく。また、時刻t7でスイッチSW4をオフにする。
次に、この共振時に発生するピーク電圧(マイナス方向へのピーク)の近傍(より詳細には、グランドレベルから電圧が下降して電圧(−Vs/2)に達する前)においてスイッチSW5をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)にクランプする(時刻t8)。また、時刻t8でスイッチSW7をオフにする。
また、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)からグランドレベル(0V)にする時には、まず、スイッチSW6をオンして、スイッチSW5をオフする(時刻t9)。これにより、コイルL1と負荷20の容量にてL−C共振が行われ、コイルL1及びスイッチSW6を介して、負荷20に蓄積されていた電荷の一部を電力回収回路21内のコンデンサC2に回収する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は時刻t9〜t10に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧の近傍においてスイッチSW4をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧をグランドレベルにクランプする(時刻t10)。また、時刻t10でスイッチSW6をオフにする。
以上説明した動作により、図18に示した駆動回路(TERES回路)は、維持放電期間にて、共通電極Xに(−Vs/2)〜(Vs/2)まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2、−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置1は、維持放電を行うことができる。
なお、維持放電期間の間、共通電極X及び走査電極Yの上の保護膜面に、維持放電が可能な量の極性の異なる壁電荷が蓄積されている。そして、共通電極Xと走査電極Yとの間で放電が行われると、そのセル内の共通電極Xと走査電極Y上の壁電荷は、それまでとは逆の極性の壁電荷となり、放電を収束させる。このとき、壁電荷が移動するための時間が必要であり、その時間は共通電極Xに電圧(+Vs/2)又は電圧(−Vs/2)が印加されている時間により定まる。
上述した図18に示した駆動回路は、スイッチ数が多く、また各スイッチを制御するタイミングも複雑であった。そこで、スイッチ、電力回収のためのコンデンサC2や、コンデンサC2の電圧監視回路等の回路素子の削減を図った図20に示すような駆動回路が提案されている。
図20は、回路素子を削減しながらも電力回収機能を有する駆動回路(TERES回路)の概要構成を示す図である。この図20において、図17に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図20において、コイル回路Aは、2つのスイッチSW1、SW2の相互接続点とグランドとの間に接続され、コイル回路Bは、コンデンサC1及びスイッチSW3の相互接続点とグランドとの間に接続される。言い換えると、コイル回路Aは、第1の信号ラインOUTAとグランドとの間に接続され、コイル回路Bは、第2の信号ラインOUTBとグランドとの間に接続される。
図20において、コイル回路Aは、2つのスイッチSW1、SW2の相互接続点とグランドとの間に接続され、コイル回路Bは、コンデンサC1及びスイッチSW3の相互接続点とグランドとの間に接続される。言い換えると、コイル回路Aは、第1の信号ラインOUTAとグランドとの間に接続され、コイル回路Bは、第2の信号ラインOUTBとグランドとの間に接続される。
コイル回路Aは、ダイオードDA及びコイルLAを有する。ダイオードDAのカソード端子は、スイッチSW1、SW2の相互接続点に接続され、アノード端子は、コイルLAを介してグランドに接続される。また、コイル回路Bは、ダイオードDB及びコイルLBを有する。ダイオードDBのカソード端子は、コイルLBを介してグランドに接続され、アノード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。
コイルLA、LBは、スイッチSW4、SW5を介して負荷20とL−C共振するように構成されている。ダイオードDA、DBの順方向が示すように、コイル回路Aは、負荷20に対してスイッチSW4を介して電荷を供給する充電回路であり、コイル回路Bは、負荷20に対してスイッチSW5を介して電荷を放出させる放電回路である。コイル回路A、スイッチSW4、及び負荷20からなる充電回路の充電処理と、コイル回路B、スイッチSW5、及び負荷20から成る放電回路の放電処理とのタイミングを適宜制御することで、図18に示した電流回収回路21と同様の負荷20に対する電力回収機能が実現される。
図21は、図20に示した回路を適用した交流駆動型PDP装置における駆動回路(走査電極Y側を含む)の具体的な回路構成を示す図である。
図21において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
図21において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
共通電極X側におけるスイッチSW1〜SW5、コンデンサC1、コイル回路A、Bは、図20に示したスイッチSW1〜SW5、コンデンサC1、コイル回路A、Bにそれぞれ相当する。また、第1の信号ラインOUTA及び第2の信号ラインOUTBは、図20に示した第1の信号ラインOUTA及び第2の信号ラインOUTBにそれぞれ相当する。共通電極X側には、コンデンサC1に並列に接続されるコンデンサCxと、アノード端子がダイオードDBのカソード端子に接続され、カソード端子がコンデンサC1とスイッチSW3の相互接続点に接続されるダイオードD1をさらに備える。
一方、走査電極Y側におけるスイッチSW1’〜SW5’、コンデンサC4、Cy、コイル回路A’、B’、第3の信号ラインOUTA’、及び第4の信号ラインOUTB’は、共通電極X側におけるスイッチSW1〜SW5、コンデンサC1、Cx、コイル回路A、B、第1の信号ラインOUTA、及び第2の信号ラインOUTBにそれぞれ対応し、共通電極X側と同様に接続される。ただし、走査電極Y側においては、第4の信号ラインOUTB’は、コイル回路B’は、コイル回路B’及びスイッチSW10を介してグランドに接続される。なお、スイッチSW4’、SW5’は、スキャンドライバSDを構成しており、表示データDに基づいて表示セルの選択を行うアドレス期間のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極Yの選択動作を行う。
さらに、走査電極Y側では、第4の信号ラインOUTB’と、全表示ラインの全セルにて放電を行うことで全セルを初期化(リセット)するための書き込み電圧Vwを発生する電源ラインとの間に、スイッチSW8及びリセット波形発生回路RWGを含むリセット回路RC’が接続される。スイッチSW8は、抵抗R1やnpnトランジスタTr1を含み構成される。
リセット波形発生回路RWGは、リセット信号入力端子RSTIより入力されるリセット信号VR1から、信号レベル(例えば、電圧や電流等)が時間の経過とともに変化するランプ波(鈍波)VR2を生成し出力するものであり、入力端子がリセット信号入力端子RSTIに接続され、出力端子が抵抗R11を介してnpnトランジスタTr1のベース端子に接続されている。
npnトランジスタTr1のコレクタ端子が抵抗R1を介して書き込み電圧Vwを発生する電源ラインに接続され、エミッタ端子がダイオードを介して第4の信号ラインOUTB’に接続されている。また、npnトランジスタTr1のベース端子とエミッタ端子との間に、抵抗R12が接続されている。なお、リセット回路RC’内のCR1は、npnトランジスタTr1のベース端子とグランドとの間の浮遊容量である。
また、第4の信号ラインOUTB’と電圧Vxを発生する電源ラインとの間に、nチャネル型MOS(metal-oxide semiconductor)トランジスタTr2、Tr3を含むスイッチ9が接続される。
ここで、図21に示した駆動回路において、リセット回路RC’は、リセット期間、アドレス期間及び維持放電期間に区分される1つのサブフィールドのリセット期間に、全セルに対して書き込みを行うためのリセットパルスを供給するためのものである。したがって、リセット回路RC’内のnpnトランジスタTr1は、リセット期間のみオン状態となり、他の期間はオフ状態となるように動作しなければならない。
しかしながら、図21に示した駆動回路においては、npnトランジスタTr1がリセット期間以外の期間においてオン状態となるおそれがある。以下、図22を参照して説明する。
しかしながら、図21に示した駆動回路においては、npnトランジスタTr1がリセット期間以外の期間においてオン状態となるおそれがある。以下、図22を参照して説明する。
図22は、図21に示した駆動回路による維持放電期間の駆動波形を示す図である。
図22においては、走査電極Y側の駆動波形を図示しており、第3の信号ラインOUTA’と、第4の信号ラインOUTB’と、出力ラインOUTC’の電圧波形を一緒に図示している。ここで、それらの電圧波形の縦軸は出力ラインOUTC’の電圧値にあっており、見やすくするため出力ラインOUTC’の電圧波形と重ならないよう、第3の信号ラインOUTA’の電圧波形は少し持ち上げて、第4の信号ラインOUTB’の電圧波形は少し持ち下げて図示している。
図22においては、走査電極Y側の駆動波形を図示しており、第3の信号ラインOUTA’と、第4の信号ラインOUTB’と、出力ラインOUTC’の電圧波形を一緒に図示している。ここで、それらの電圧波形の縦軸は出力ラインOUTC’の電圧値にあっており、見やすくするため出力ラインOUTC’の電圧波形と重ならないよう、第3の信号ラインOUTA’の電圧波形は少し持ち上げて、第4の信号ラインOUTB’の電圧波形は少し持ち下げて図示している。
まず、第3の信号ラインOUTA’がグランド、第4の信号ラインOUTB’及び出力ラインOUTC’が(−Vs/2)でスイッチSW1’〜SW5’がオフしている状態から、スイッチSW4’をオンにすると、負荷20に蓄積された電圧(−Vs/2)がスイッチSW4’を介して第3の信号ラインOUTA’に伝達される。これにより、第3の信号ラインOUTA’の電圧が(−Vs/2)となり、その電圧はコンデンサC4の一方の端子に印加される。それに伴い、コンデンサC4の他方の端子における電位は(−Vs)に変化し、第4の信号ラインOUTB’の電圧も(−Vs)となる(時刻t11)。
そして、時刻t11の直後からコイルLA’と負荷20の容量との間でスイッチSW4’を介してL−C共振が行われることにより、グランドよりコイルLA’及びスイッチSW4’を介して負荷20に電荷が供給される。これにより、第3の信号ラインOUTA’及び出力ラインOUTC’の電位は、(−Vs/2)からグランドレベルの電位を経て(+Vs/2)付近まで上昇する。このような電流の流れによって、走査電極Yに印加される出力ラインOUTC’の電圧は、時刻t11〜t12に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧の近傍(より詳細には、電圧(+Vs/2)に達する前)において、スイッチSW1’、SW3’をオンにすることにより、走査電極Yに印加される出力ラインOUTC’の電圧を(+Vs/2)にクランプする(時刻t12)。次に、スイッチSW1’、SW3’、SW4’をオフにする(時刻t13)。さらに、スイッチSW5’をオンにする(時刻t14)。これにより、負荷20に蓄積されている電圧(Vs/2)がスイッチSW5’を介して第4の信号ラインOUTB’に印加され、第4の信号ラインOUTB’の電圧は(Vs/2)となる。それに伴い、第3の信号ラインOUTA’の電圧は、Vsまで上昇する。
そして、時刻t14の直後からコイルLB’と負荷20の容量との間でスイッチSW5’を介してL−C共振が行われることにより、コイルLB’及びスイッチSW5’を介して負荷20が電荷をグランドへ放電する。これにより、第4の信号ラインOUTB’及び出力ラインOUTC’の電位は、(+Vs/2)からグランドレベルの電位を経て(−Vs/2)付近まで下降する。このような電流の流れによって、走査電極Yに印加される出力ラインOUTC’の電圧は、時刻t14〜t15に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧の近傍(より詳細には、電圧(−Vs/2)に達する前)において、スイッチSW2’をオンにすることにより、走査電極Yに印加される出力ラインOUTC’の電圧を(−Vs/2)にクランプする(時刻t15)。以上説明した動作により、図21に示した駆動回路は、維持放電期間の間、走査電極Yに(−Vs/2)〜(+Vs/2)まで変化する電圧を印加する。また、上述した走査電極Yに印加する電圧と極性の異なる電圧(+Vs/2、−Vs/2)を共通電極Xに交互に印加することで、交流駆動型PDP装置では維持放電が行われる。
図22に示した、コイルLA’に電流が流れる時刻t11〜t12の期間において、第4の信号ラインOUTB’に接続されたトランジスタTr1のエミッタ端子には、図22に示したように急峻な負電圧が印加され、エミッタ端子の電位がベース端子の電位に対して低くなる。このとき、トランジスタTr1のベース端子とグランドとの間の浮遊容量CR1に蓄えられた電荷が、ベース・エミッタ間接合を介してベース電流として流れた場合、トランジスタTr1が導通し、図22にてITr1’に示すような電流PWがリセット回路RC’より流れてしまう。この時刻t11〜t12の期間に流れる電流PWは、無効電流となりトランジスタTr1における消費電力の増加の原因となる。また、トランジスタTr1に流れる無効電流による発熱で素子破壊等を招いてしまうおそれがあり、信頼性低下の要因ともなる。
本発明は、このような事情に鑑みてなされたものであり、上述したような無効電流が流れることを抑制し、駆動回路及びそれを用いたプラズマディスプレイ装置の信頼性を向上させることを目的とする。
本発明の駆動回路は、表示手段となる容量性負荷の一端に第1の電位及び第2の電位をそれぞれ供給するための第1の信号ライン及び第2の信号ラインと、波形出力回路と、無効電流防止スイッチとを備える。波形出力回路は、入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続される。また、無効電流防止スイッチは、波形出力回路の制御端子と、出力端子又は入力端子との間に接続される。
上記構成によれば、例えば波形出力回路がnpnトランジスタを用いて構成されている場合には、波形出力回路の制御端子と出力端子との間に無効電流防止スイッチを接続し、無効電流が流れるのを抑制する期間では、無効電流防止スイッチを導通させ、波形出力回路の制御端子と出力端子との間の電位差を小さくし、波形出力回路を動作させないようにすることができる。
また、例えば波形出力回路がpnpトランジスタを用いて構成されている場合には、波形出力回路の制御端子と入力端子との間に無効電流防止スイッチを接続し、無効電流が流れるのを抑制する期間では、無効電流防止スイッチを導通させ、波形出力回路の制御端子と入力端子との間の電位差を小さくし、波形出力回路を動作させないようにすることができる。
上記構成によれば、例えば波形出力回路がnpnトランジスタを用いて構成されている場合には、波形出力回路の制御端子と出力端子との間に無効電流防止スイッチを接続し、無効電流が流れるのを抑制する期間では、無効電流防止スイッチを導通させ、波形出力回路の制御端子と出力端子との間の電位差を小さくし、波形出力回路を動作させないようにすることができる。
また、例えば波形出力回路がpnpトランジスタを用いて構成されている場合には、波形出力回路の制御端子と入力端子との間に無効電流防止スイッチを接続し、無効電流が流れるのを抑制する期間では、無効電流防止スイッチを導通させ、波形出力回路の制御端子と入力端子との間の電位差を小さくし、波形出力回路を動作させないようにすることができる。
本発明によれば、無効電流が流れるのを抑制する期間は、無効電流防止スイッチを導通させることで波形出力回路が動作しないように制御して、無効電流が流れることを抑制し、消費電力の増加や発熱による素子損傷を防止することができる。したがって、駆動回路及びそれを用いたプラズマディスプレイ装置の信頼性を向上させることができる。
以下、本発明の実施形態を図面に基づいて説明する。
本発明の実施形態における駆動回路は、表示手段として容量性負荷を用いたマトリクス型平面表示装置、例えば図15に全体構成を示し、図16にセル構成を示した交流駆動型PDP装置1に適用することが可能である。以下では、一例として図15及び図16に示したプラズマディスプレイ装置に適用した場合について説明する。
本発明の実施形態における駆動回路は、表示手段として容量性負荷を用いたマトリクス型平面表示装置、例えば図15に全体構成を示し、図16にセル構成を示した交流駆動型PDP装置1に適用することが可能である。以下では、一例として図15及び図16に示したプラズマディスプレイ装置に適用した場合について説明する。
まず、本発明の実施形態による駆動回路の原理について、図1〜図3を参照して説明する。
図1は、本発明の実施形態による駆動回路の原理を説明するための回路図である。
図1において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
図1は、本発明の実施形態による駆動回路の原理を説明するための回路図である。
図1において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極X及び走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
共通電極X側では、スイッチSW1、SW2は、図示しない電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、コンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。また、コンデンサC1と並列にコンデンサCxが接続されている。
直列接続されたスイッチSW4、SW5は、コンデンサC1の両端に接続される。2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続されている。
直列接続されたスイッチSW4、SW5は、コンデンサC1の両端に接続される。2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続されている。
コイル回路Aは、ダイオードDA及びコイルLAを有し、コイル回路Bは、ダイオードDB及びコイルLBを有する。ダイオードDAのカソード端子は、スイッチSW1、SW2の相互接続点に接続され、アノード端子は、コイルLAを介してグランドに接続される。ダイオードDBのカソード端子は、コイルLBを介してグランドに接続され、アノード端子は、コンデンサC1とスイッチSW3との相互接続点に接続される。
ダイオードD1のアノード端子は、ダイオードDBのカソード端子に接続され、カソード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。
ダイオードD1のアノード端子は、ダイオードDBのカソード端子に接続され、カソード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。
一方、走査電極Y側では、スイッチSW1’、SW2’は、図示しない電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。2つのスイッチSW1’、SW2’の相互接続点にはコンデンサC4の一方の端子が接続され、コンデンサC4の他方の端子とグランドとの間には、スイッチSW3’が接続される。また、コンデンサC4と並列にコンデンサCyが接続されている。
直列接続されたスイッチSW4’、SW5’は、コンデンサC4の両端に接続される。2つのスイッチSW4’、SW5’の相互接続点は出力ラインOUTC’を介して負荷20の走査電極Yに接続されている。なお、スイッチSW4’、SW5’は、スキャンドライバSDを構成している。スキャンドライバSDは、アドレス期間のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極Yの選択動作を行う。また、スイッチSW4’とコンデンサC4の一方の端子を接続する接続線を第3の信号ラインOUTA’とし、スイッチSW5’とコンデンサC4の他方の端子を接続する接続線を第4の信号ラインOUTB’とする。
コイル回路A’は、ダイオードDA’及びコイルLA’を有し、コイル回路B’は、ダイオードDB’及びコイルLB’を有する。ダイオードDA’のカソード端子は、スイッチSW1’、SW2’の相互接続点に接続され、アノード端子は、コイルLA’を介してグランドに接続される。ダイオードDB’のカソード端子は、コイルLB’及びスイッチSW10を介してグランドに接続され、アノード端子は、コンデンサC4とスイッチSW3’との相互接続点に接続される。このスイッチSW10は、リセット期間やアドレス期間などに、第4の信号ラインOUTB’に印加される電圧(Vs/2+Vw)や(Vs/2+Vx)が、そのままグランドに抜けてしまわないようにするためのスイッチである。
ダイオードD1’のアノード端子は、ダイオードDB’のカソード端子に接続され、カソード端子は、コンデンサC4とスイッチSW3’の相互接続点に接続される。
ダイオードD1’のアノード端子は、ダイオードDB’のカソード端子に接続され、カソード端子は、コンデンサC4とスイッチSW3’の相互接続点に接続される。
さらに、第4の信号ラインOUTB’と書き込み電圧Vwを発生する電源ラインとの間に、無効電流防止スイッチSWR、スイッチSW8、及びリセット波形発生回路RWGを含むリセット回路RCが接続される。スイッチSW8は、抵抗R1やnpnトランジスタTr1を含み構成される。
リセット波形発生回路RWGは、入力端子がリセット信号入力端子RSTIに接続され、出力端子が抵抗R11を介してnpnトランジスタTr1のベース端子に接続されている。リセット波形発生回路RWGは、リセット信号入力端子RSTIより入力されるリセット信号VR1から、信号レベル(例えば、電圧や電流等)が時間の経過とともに変化するランプ波(鈍波)VR2を生成し出力する。なお、ランプ波VR2における信号レベルの変化率は、経過時間にかかわらず一定であっても良いし、時間経過とともに変化させる(例えば、時間の経過に伴って変化率を徐々に小さくする)ようにしても良い。
npnトランジスタTr1のコレクタ端子は、抵抗R1を介して書き込み電圧Vwを発生する電源ラインに接続され、エミッタ端子はダイオードを介して第4の信号ラインOUTB’に接続されている。なお、リセット回路RC’内のCR1は、npnトランジスタTr1のベース端子とグランドとの間の浮遊容量である。
また、npnトランジスタTr1のベース端子とエミッタ端子との間には、無効電流防止スイッチSWR及び抵抗R12が並列して接続されている。
また、第4の信号ラインOUTB’と電圧Vxを発生する電源ラインとの間に、nチャネル型MOSトランジスタTr2、Tr3を含むスイッチSW9が接続される。
なお、上述したスイッチSW1〜SW5、SW8〜SW10、SW1’〜SW5’、及びトランジスタTr1〜Tr3は、例えば図15に示した制御回路5からそれぞれ供給される制御信号により制御される。
なお、上述したスイッチSW1〜SW5、SW8〜SW10、SW1’〜SW5’、及びトランジスタTr1〜Tr3は、例えば図15に示した制御回路5からそれぞれ供給される制御信号により制御される。
次に、図1に示した駆動回路を適用した交流駆動型PDP装置の動作について説明する。
図2は、図1に示した駆動回路を適用した交流駆動型PDP装置の動作を示す波形図である。図2は、1フレームを構成する複数のサブフィールドのうちの1つのサブフィールド分において、共通電極X、走査電極Y、アドレス電極に対して印加する電圧の波形例を示している。1つのサブフィールドは、全面書き込み期間及び全面消去期間からなるリセット期間と、アドレス期間と、維持放電期間とに区分される。
図2は、図1に示した駆動回路を適用した交流駆動型PDP装置の動作を示す波形図である。図2は、1フレームを構成する複数のサブフィールドのうちの1つのサブフィールド分において、共通電極X、走査電極Y、アドレス電極に対して印加する電圧の波形例を示している。1つのサブフィールドは、全面書き込み期間及び全面消去期間からなるリセット期間と、アドレス期間と、維持放電期間とに区分される。
リセット期間においては、まず、共通電極Xに印加する電圧がグランドレベルから(−Vs/2)に引き下げられる。
一方、走査電極Y側では、活性化されたリセット信号VR1がリセット信号入力端子RSTIを介して入力されることで、リセット回路RC内のnpnトランジスタTr1のベース端子にランプ波VR2が供給されるとともに、無効電流防止スイッチSWRがオフになる。これにより、走査電極Yに印加される電圧が時間経過とともに徐々に上昇して、最終的に書き込み電圧Vwと電圧(Vs/2)とを加算した電圧が走査電極Yに印加される。この走査電極Yに印加される最終的に電圧(Vs/2+Vw)になる信号をリセットパルスRPと呼び、リセットパルスRPが供給される期間をリセットパルス出力期間TRPと呼ぶこととする。
一方、走査電極Y側では、活性化されたリセット信号VR1がリセット信号入力端子RSTIを介して入力されることで、リセット回路RC内のnpnトランジスタTr1のベース端子にランプ波VR2が供給されるとともに、無効電流防止スイッチSWRがオフになる。これにより、走査電極Yに印加される電圧が時間経過とともに徐々に上昇して、最終的に書き込み電圧Vwと電圧(Vs/2)とを加算した電圧が走査電極Yに印加される。この走査電極Yに印加される最終的に電圧(Vs/2+Vw)になる信号をリセットパルスRPと呼び、リセットパルスRPが供給される期間をリセットパルス出力期間TRPと呼ぶこととする。
このようにして、共通電極Xと走査電極Yとの電位差が(Vs+Vw)となり、以前の表示状態にかかわらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される(全面書き込み)。
リセット信号入力端子RSTIから入力されるリセット信号VR1が不活性化されることでリセットパルス出力期間TRPが終了すると、リセット回路RC内のnpnトランジスタTr1のベース端子とエミッタ端子との間に接続された無効電流防止スイッチSWRがオン(導通状態)になる。
次に、共通電極X及び走査電極Yの電圧をグランドレベルに戻した後、共通電極Xに対する印加電圧がグランドレベルから(Vs/2)まで引き上げるとともに、走査電極Yに対する印加電圧が(−Vs/2)に引き下げられる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始され、蓄積されていた壁電荷が消去される(全面消去)。
次に、アドレス期間においては、表示データに応じて各セルのオン/オフを行うために、線順次でアドレス放電が行われる。このとき、共通電極Xには、電圧(Vs/2)が印加される。また、ある表示ラインに相当する走査電極Yに電圧を印加するときには、線順次により選択された走査電極Yには(−Vs/2)レベル、非選択の走査電極Yにはグランドレベルの電圧が印加される。
このとき、各アドレス電極A1〜Am中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ajには、電圧Vaのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ajと線順次で選択された走査電極Yとの間で放電が起こり、これをプライミング(種火)として共通電極Xと走査電極Yとの放電に即移行する。これにより、選択セルの共通電極X及び走査電極Yの上のMgO保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。
その後、維持放電期間になると、共通電極Xの電圧はコイル回路Aの作用により徐々に上昇してゆく。そして、その上昇のピークの近傍(電圧(+Vs/2)に達する前)において、共通電極Xの電圧を(Vs/2)にクランプする。
次に、走査電極Yの電圧は徐々に下降してゆく。このとき、その一部の電荷をコイル回路B’により回収する。そして、その下降のピークの近傍(電圧(−Vs/2)に達する前)において、走査電極Yの電圧を(−Vs/2)にクランプする。
次に、走査電極Yの電圧は徐々に下降してゆく。このとき、その一部の電荷をコイル回路B’により回収する。そして、その下降のピークの近傍(電圧(−Vs/2)に達する前)において、走査電極Yの電圧を(−Vs/2)にクランプする。
同様にして、共通電極X及び走査電極Yの印加電圧を電圧(−Vs/2)からグランドレベル(0V)にするときには、印加電圧を徐々に上昇させてゆく。また、走査電極Yにおいて、最初の高電圧の印加時のみ電圧(Vs/2+Vx)を印加する。なお、電圧Vxは、アドレス期間に発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。
また、共通電極X及び走査電極Yの印加電圧を電圧(Vs/2)からグランドレベルにするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部をコイル回路B、B’により回収する。
このようにして、維持放電期間には、共通電極Xと各表示ラインの走査電極Yとに互いに極性の異なる電圧(+Vs/2、−Vs/2)を交互に印加して維持放電を行い、1サブフィールドの映像を表示する。なお、交互に印加する動作は、サステイン動作と呼ばれる。
図3は、図1に示した駆動回路による維持放電期間の駆動波形を示すタイムチャートである。この図3においては、走査電極Y側の駆動波形を示しており、スイッチSWRのオン/オフ状態及びnpnトランジスタTr1を流れる電流ITr1を除く他の部分は、図22に示した維持放電期間の駆動波形と同様であるので、詳細な説明は省略する。
図3に示すように維持放電期間において、図1に示した駆動回路のリセット回路RC内の無効電流防止スイッチSWRは、常にオンになる。すなわち、トランジスタTr1のベース端子とエミッタ端子との間に接続された無効電流防止スイッチSWRを導通させることによって、ベース端子の電位とエミッタ端子の電位とを等しく(あるいは、略等しく)する。
これにより、例えば、コイルLA’に電流が流れる時刻t11〜t12の期間において、第4の信号ラインOUTB’の電位が急峻に低下することでトランジスタTr1のエミッタ端子の電位が低下しても、ベース端子の電位も同様に低下するので、ベース電流が流れず、トランジスタTr1を介して無効電流が流れることを抑制することができる(なお、図3においては、参照するために図22に示した無効電流PWを破線により示している。)。したがって、トランジスタTr1を介して流れる無効電流による消費電力の増加を抑制することができるとともに、無効電流による発熱を抑制し、駆動回路の信頼性を向上させることができる。
これにより、例えば、コイルLA’に電流が流れる時刻t11〜t12の期間において、第4の信号ラインOUTB’の電位が急峻に低下することでトランジスタTr1のエミッタ端子の電位が低下しても、ベース端子の電位も同様に低下するので、ベース電流が流れず、トランジスタTr1を介して無効電流が流れることを抑制することができる(なお、図3においては、参照するために図22に示した無効電流PWを破線により示している。)。したがって、トランジスタTr1を介して流れる無効電流による消費電力の増加を抑制することができるとともに、無効電流による発熱を抑制し、駆動回路の信頼性を向上させることができる。
なお、上述した説明では、リセットパルス出力期間TRPのみ無効電流防止スイッチSWRをオフにし、それ以外の期間は無効電流防止スイッチSWRをオンする(導通状態にする)ようにしているが、無効電流防止スイッチSWRは、少なくともコイルLA’に電流が流れている期間(例えば、図3の時刻t11〜t12の期間)がオンであれば良く、サステイン期間中はオンにするようにしても良い。また、リセットパルス出力期間TRPのみに限らず、リセット期間中のみ無効電流防止スイッチSWRをオフにするようにしても良い。
以下に、本発明の実施形態による駆動回路の具体的な構成例について説明する。
なお、以下に説明する第1〜第7の実施形態においては、リセット回路RCのみを図示して説明するが、リセット回路RCを除く構成は、図1に示した駆動回路と同様に構成すれば良い。
なお、以下に説明する第1〜第7の実施形態においては、リセット回路RCのみを図示して説明するが、リセット回路RCを除く構成は、図1に示した駆動回路と同様に構成すれば良い。
(第1の実施形態)
図4は、第1の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第1の実施形態におけるリセット回路RCは、図4に示すようにpnpトランジスタを用いて無効電流防止スイッチSWRを構成したものである。この図4において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付している。
図4は、第1の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第1の実施形態におけるリセット回路RCは、図4に示すようにpnpトランジスタを用いて無効電流防止スイッチSWRを構成したものである。この図4において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付している。
図4において、RWGはリセット信号VR1からランプ波VR2を生成し出力するリセット波形発生回路、RWO1はランプ波VR2を増幅して出力するリセット波形出力回路、SWR1は無効電流防止スイッチである。
リセット波形発生回路RWGの入力端子は、リセット信号VR1が入力されるリセット信号入力端子RSTIに接続され、出力端子は抵抗R11を介してリセット波形出力回路RWO1の制御端子CTLに接続される。
リセット波形発生回路RWGの入力端子は、リセット信号VR1が入力されるリセット信号入力端子RSTIに接続され、出力端子は抵抗R11を介してリセット波形出力回路RWO1の制御端子CTLに接続される。
リセット波形出力回路RWO1は、制御端子CTLと、抵抗R1を介して書き込み電圧Vwを発生する電源ラインに接続された入力端子INと、第4の信号ラインOUTB’にカソード端子が接続されるダイオードD11のアノード端子に接続された出力端子OUTとを有する。リセット波形出力回路RWO1は、ランプ波VR2を増幅するためのnpnトランジスタTr1及び抵抗R12を備え、トランジスタTr1は、コレクタ端子が入力端子INに接続され、ベース端子が制御端子CTLに接続され、エミッタ端子が出力端子OUTに接続される。また、抵抗R12は、トランジスタTr1のベース端子とエミッタ端子との間に接続される。
無効電流防止スイッチSWR1は、pnpトランジスタTr10及び抵抗R10で構成される。トランジスタTr10は、エミッタ端子がリセット波形出力回路RWO1の制御端子CTLに接続され、ベース端子が抵抗R10を介してリセット信号入力端子RSTIに接続され、コレクタ端子がリセット波形出力回路RWO1の出力端子OUTとダイオードD11のアノード端子との相互接続点に接続される。
ダイオードD12は、アノード端子がダイオードD11のカソード端子に接続され、カソード端子が書き込み電圧Vwを発生する電源ラインに接続される。また、CR1は、npnトランジスタTr1のベース端子とグランドとの間の浮遊容量である。
図4に示した第1の実施形態におけるリセット回路は、リセット信号VR1を用いて無効電流防止スイッチSWR1内のトランジスタTr10をオン(導通状態)/オフ制御する。具体的には、リセットパルス出力期間TRP(リセット信号VR1が活性化される期間)では、トランジスタTr10をオフさせ、他の期間ではオンさせている。これにより、リセットパルス出力期間TRP以外の期間では、リセット波形出力回路RWO1の制御端子CTLと出力端子OUT、言い換えればトランジスタTr1のベース端子とエミッタ端子が導通状態となるので、図3に示した時刻t11〜t12のようなコイルLA’に電流が流れる期間において、トランジスタTr1を介して無効電流が流れることを抑制することができる。したがって、トランジスタTr1を介して流れる無効電流による消費電力の増加を抑制することができるとともに、無効電流による発熱を抑制し、駆動回路の信頼性を向上させることができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
図5は、第2の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第2の実施形態におけるリセット回路RCは、第1の実施形態におけるリセット波形出力回路RWO1にダイオードDR1をさらに設けたものである。この図5において、図4に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第2の実施形態について説明する。
図5は、第2の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第2の実施形態におけるリセット回路RCは、第1の実施形態におけるリセット波形出力回路RWO1にダイオードDR1をさらに設けたものである。この図5において、図4に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図5において、RWO2はリセット波形出力回路であり、npnトランジスタTr1、抵抗R12、及びダイオードDR1を備える。トランジスタTr1のエミッタ端子は、ダイオードDR1のアノード端子に接続され、このダイオードDR1のカソード端子が出力端子OUTに接続される。抵抗R12は、一端がトランジスタTr1のベース端子に接続され、他端がダイオードDR1のカソード端子に接続される。
図5に示した第2の実施形態におけるリセット回路は、ダイオードDR1を設けることにより、第1の実施形態におけるリセット回路と比較して、ダイオードDR1の順方向電圧降下分の電圧VfだけトランジスタTr1がオンするために必要な電圧を高く(ベース端子とエミッタ端子との電位差を大きく)することができ、ノイズ等に対するマージンを拡大して無効電流が流れることを抑制することができる。また、ダイオードDR1の順方向電圧降下Vfは、ダイオードDR1に順方向電流の増加に伴って大きくなるので、仮にトランジスタTr1を介して無効電流が流れて電流が増加しても、無効電流をより流れ難くするような負帰還動作を行い、無効電流が流れることを抑制することができる。したがって、トランジスタTr1を介して流れる無効電流による消費電力の増加を抑制することができるとともに、無効電流による発熱を抑制し、駆動回路の信頼性を向上させることができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。
図6は、第3の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第3の実施形態におけるリセット回路RCは、第2の実施形態における無効電流防止スイッチSWR1にダイオードDR2、DR3をさらに設けたものである。この図6において、図5に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第3の実施形態について説明する。
図6は、第3の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第3の実施形態におけるリセット回路RCは、第2の実施形態における無効電流防止スイッチSWR1にダイオードDR2、DR3をさらに設けたものである。この図6において、図5に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図6において、SWR2を無効電流防止スイッチであり、pnpトランジスタTr10及び抵抗R1に加え、ダイオードDR2、DR3を備える。トランジスタTR10のエミッタ端子は、ダイオードDR3のカソード端子に接続され、このダイオードDR3のアノード端子が、リセット波形出力回路RWO2の制御端子CTLに接続される。ダイオードDR2は、アノード端子がトランジスタTr10のベース端子と抵抗R10との相互接続点に接続され、カソード端子がトランジスタTr10のエミッタ端子とダイオードDR3のカソード端子との相互接続点に接続される。
ダイオードDR2は、トランジスタTr10のベースとエミッタとの間に耐圧がかかるのを抑制する、すなわち、トランジスタTr10のベース・エミッタ間の電圧定格を確保するためのものである。ダイオードDR2を設けることにより、リセット信号VR1の電圧が高く、トランジスタTr10のベース・エミッタ間の電圧定格を超える電圧が入力されたとしても、トランジスタTr10のベース・エミッタ間にかかる電圧をダイオードDR2により低下させることができ、トランジスタTr10の安全動作領域内で安定に動作させることができる。
ここで、ダイオードDR2のみを設けると、抵抗R10及びダイオードDR2を介して、リセット波形出力回路RWO2の制御端子CTL(トランジスタTr1のベース端子)に電流が流れた場合には、抵抗R11を介してリセット波形発生回路RWGから出力された信号VR2がリセット波形出力回路RWO2に設計通りに伝達できない可能性がある。そこで、ダイオードDR3を設けることにより、抵抗R10及びダイオードDR2を介してリセット波形出力回路RWO2の制御端子CTLに電流が流れることを防止している。
これにより、例えば、無効電流防止スイッチSWR2内の抵抗R10の抵抗値を十分小さくした場合であっても、上述した第2の実施形態により得られる効果と同様の効果が得られるとともに、リセット波形を出力する機能を損うことなく正常に保つことができる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。
図7は、第4の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第4の実施形態におけるリセット回路RCは、第3の実施形態におけるリセット波形出力回路RWO2内のダイオードDR1に代えて、抵抗R13を用いたものである。この図7において、図6に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第4の実施形態について説明する。
図7は、第4の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第4の実施形態におけるリセット回路RCは、第3の実施形態におけるリセット波形出力回路RWO2内のダイオードDR1に代えて、抵抗R13を用いたものである。この図7において、図6に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図7において、RWO3はリセット波形出力回路であり、npnトランジスタTr1、抵抗R12、及び抵抗R13を備える。トランジスタTr1のエミッタ端子は、抵抗R13を介して出力端子OUTに接続される。抵抗R12は、一端がトランジスタTr1のベース端子に接続され、他端が抵抗R13と出力端子OUTとの相互接続点に接続される。
図7に示した第4の実施形態におけるリセット回路は、抵抗R13を設けることで、トランジスタTr1のベース端子と出力端子OUTとの電位差を大きくしてトランジスタTr1を介して流れる無効電流をより流れ難くし、無効電流が流れることを抑制することができる。また、仮にトランジスタTr1を介して無効電流が流れたとしても、無効電流の電流量が増加するとともに抵抗R13の両端の電圧が高くなる(抵抗R13による電圧降下が大きくなる)ので、無効電流をより流れ難くするような負帰還動作を行い、無効電流が流れることを抑制することができる。したがって、上述した第1〜第3の実施形態と同様の効果を得ることができる。
なお、上述した第4の実施形態におけるリセット波形出力回路RWO3では抵抗R13を用いるようにしているが、図8(a)に示すように抵抗R13に代えてインダクタンスL13を用いてリセット波形出力回路RWO3を構成しても良いし、図8(b)に示すように抵抗R13に並列にインダクタンスL13をさらに接続してリセット波形出力回路RWO3を構成しても良い。
図8(a)、(b)に示すようにリセット波形出力回路RWO3を構成した場合には、トランジスタTr1を介して流れる無効電流の高周波成分に対するインピーダンスを高め、無効電流をより流れ難くすることができる。ここで、リセットパルス出力期間TRPにトランジスタTr1を介して流れる電流は、立ち上がりが緩やかな低周波成分であるので、インダクタンスL13による影響は受けにくい。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。
図9は、第5の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第5の実施形態におけるリセット回路RCは、第3の実施形態におけるリセット波形出力回路RWO2にトランジスタTr11及び抵抗R14をさらに設けたものである。この図9において、図6に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第5の実施形態について説明する。
図9は、第5の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第5の実施形態におけるリセット回路RCは、第3の実施形態におけるリセット波形出力回路RWO2にトランジスタTr11及び抵抗R14をさらに設けたものである。この図9において、図6に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図9において、RWO4はリセット波形出力回路であり、npnトランジスタTr1、Tr11、抵抗R12、R14、及びダイオードDR1を備える。トランジスタTr11のベース端子は制御端子CTLに接続され、エミッタ端子はトランジスタTr1のベース端子に接続される。トランジスタTr1、Tr11のコレクタ端子は入力端子INに共通接続される。すなわち、リセット波形出力回路RWO4内のトランジスタTr11、Tr1はダーリントン接続される。これにより、第5の実施形態におけるリセット波形出力回路RWO4は、上述した第1〜第4の実施形態におけるリセット波形出力回路RWO1〜RWO3と比較して、電流増幅率を高めることができる。
また、抵抗R12は、トランジスタTr11のベース端子とダイオードDR1のカソード端子との間に接続され、抵抗R14は、トランジスタTr11のエミッタ端子及びトランジスタTr1のベース端子の相互接続点とダイオードDR1のカソード端子との間に接続される。
第5の実施形態によれば、上述した第3の実施形態と同様の効果が得られるとともに、リセット波形出力回路RWO4における電流増幅率が高くなり、負荷(トランジスタTr1に流れるコレクタ電流、第4の信号ラインOUTB’から流れ出す電流)が大きくなっても波形の歪がないリセットパルスRPを出力することができ、負荷の変動に対して安定したリセットパルスRPを出力することができる。また、抵抗R14を設けてトランジスタTr11にバイアス電流を供給することにより、トランジスタTr11の部品バラツキヤ周囲温度の変化等に対して動作をより安定化することができる。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。
図10は、第6の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第6の実施形態におけるリセット回路RCは、第5の実施形態におけるリセット波形出力回路RWO4にダイオードDR4をさらに設けたものである。この図10において、図9に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第6の実施形態について説明する。
図10は、第6の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第6の実施形態におけるリセット回路RCは、第5の実施形態におけるリセット波形出力回路RWO4にダイオードDR4をさらに設けたものである。この図10において、図9に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図10において、RWO5はリセット波形出力回路であり、npnトランジスタTr1、Tr11、抵抗R12、R14、及びダイオードDR1、DR4を備える。ダイオードDR4は、アノード端子がトランジスタTr11のベース端子に接続され、カソード端子がトランジスタTr1、Tr11のコレクタ端子の相互接続点に接続される。
ダイオードDR4は、トランジスタTr1、Tr11がオンしたときに、コレクタ端子の電位がベース端子の電位よりも下がらないようにして、トランジスタTr1、Tr11が飽和し難くしている。これにより、リセットパルス出力期間TRPにおいてトランジスタTr1、Tr11をオンさせてリセットパルスRPを出力した後、トランジスタTr1、Tr11をオフさせる際に、そのオンからオフに遷移させる時間を短縮することができる。したがって、上述した第5の実施形態により得られる効果に加え、トランジスタTr1、Tr11における電力損失による発熱を低減することができる。
なお、上述した実施形態では、ダイオードDR4のアノード端子は、トランジスタTr11のベース端子に接続するようにしているが、トランジスタTr11のコレクタ端子に接続するようにしても良い。
(第7の実施形態)
次に、本発明の第7の実施形態について説明する。
図11は、第7の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第7の実施形態におけるリセット回路RCは、第6の実施形態における無効電流防止スイッチSWR2をnpnトランジスタを用いて構成したものである。この図11において、図10に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
次に、本発明の第7の実施形態について説明する。
図11は、第7の実施形態による駆動回路のリセット回路RCの構成例を示す図である。第7の実施形態におけるリセット回路RCは、第6の実施形態における無効電流防止スイッチSWR2をnpnトランジスタを用いて構成したものである。この図11において、図10に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図11において、SWR3は無効電流防止スイッチであり、npnトランジスタTr12、Tr13、抵抗R15、R16,R17、R18、及び電圧源VE5を備える。トランジスタTr12は、コレクタ端子が抵抗R17を介して電圧源VE5の高電位側に接続され、ベース端子が抵抗R15を介してリセット信号入力端子RSTIに接続される。また、トランジスタTr13は、コレクタ端子がリセット波形出力回路RWO5の制御端子CTLに接続され、ベース端子がトランジスタTr12のコレクタ端子と抵抗R17との相互接続点に接続される。トランジスタTr12、Tr13のエミッタ端子は、リセット波形出力回路RWO5の出力端子OUTとダイオードD11のアノード端子との相互接続点に接続される。
また、抵抗R16は、一端がトランジスタTr12のベース端子と抵抗R15との相互接続点に接続され、他端がトランジスタTr12のエミッタ端子に接続される。抵抗R18は、一端がトランジスタTr13のベース端子とトランジスタTr12のコレクタ端子との相互接続点に接続され、他端がトランジスタTr13のエミッタ端子に接続される。
第7の実施形態によれば、リセット信号VR1を反転しトランジスタTr13のベース端子に制御信号VR3として供給することで、リセットパルス出力期間TRP(リセット信号VR1が活性化されハイレベルである期間)では、トランジスタTr13をオフさせ、他の期間(図3に示した時刻t11〜t12のようなコイルLA’に電流が流れる期間も含む。)ではオンさせている。これにより、リセットパルス出力期間TRP以外の期間では、リセット波形出力回路RWO5の制御端子CTLと出力端子OUTが導通状態となり、トランジスタTr1を介して無効電流が流れることを抑制し、無効電流による消費電力の増加を抑制することができるとともに、無効電流による発熱を抑制し、駆動回路の信頼性を向上させることができる。さらに、第7の実施形態によれば、無効電流防止スイッチSWR3を導通させた場合に、リセット波形出力回路RWO5の制御端子CTLと出力端子OUTとの電位差を、上述した第1〜第6の実施形態(無効電流防止スイッチをpnpトランジスタを用いて構成した場合)に比べて非常に小さくすることができる。
(他の実施形態)
なお、上述した第1〜第7の実施形態において、駆動回路内のリセット回路RCにおけるリセット波形出力回路は、npnトランジスタTr1を用いて構成しているが、図12に示すようにpnpトランジスタTr1’を用いて構成しても良い。図12に示すように、エミッタ端子が入力端子INに接続され、ベース端子が制御端子CTLに接続され、コレクタ端子が出力端子OUTに接続されたトランジスタTr1’を用いてリセット波形出力回路RWO’を構成した場合には、その入力端子INと制御端子CTLとの間に無効電流防止スイッチSWR’を設ければ良い。そして、例えば、リセット信号入力端子RSTIから入力されるリセット信号VR1を用いて、無効電流防止スイッチSWR’のオン/オフ制御を行うことにより上述した実施形態と同様の効果を得ることができる。
なお、上述した第1〜第7の実施形態において、駆動回路内のリセット回路RCにおけるリセット波形出力回路は、npnトランジスタTr1を用いて構成しているが、図12に示すようにpnpトランジスタTr1’を用いて構成しても良い。図12に示すように、エミッタ端子が入力端子INに接続され、ベース端子が制御端子CTLに接続され、コレクタ端子が出力端子OUTに接続されたトランジスタTr1’を用いてリセット波形出力回路RWO’を構成した場合には、その入力端子INと制御端子CTLとの間に無効電流防止スイッチSWR’を設ければ良い。そして、例えば、リセット信号入力端子RSTIから入力されるリセット信号VR1を用いて、無効電流防止スイッチSWR’のオン/オフ制御を行うことにより上述した実施形態と同様の効果を得ることができる。
また、上述した第1〜第7の実施形態においては、図1に示したような負荷20に対して電荷を供給するコイル回路A’が第3の信号ラインOUTA’に接続され、負荷20に対して電荷を放電させるコイル回路B’が第4の信号ラインOUTB’に接続された駆動回路を一例として説明したが、本発明はこれに限定されるものではない。
例えば、図13に示すように、負荷20に対して電荷を供給する機能及び負荷20に対して電荷を放電させる機能をともに有するコイル回路Cが第4の信号ラインOUTB’に接続された駆動回路に対しても同様に適用することが可能である。
図13は、本実施形態による駆動回路の他の構成例を示す図である。この図13において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図13は、本実施形態による駆動回路の他の構成例を示す図である。この図13において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図13において、コイル回路Cは、ダイオードDC1、DC2、コイルLC1、LC2、及びスイッチSW11、SW12を有する。ダイオードDC1、コイルLC1、スイッチSW11により負荷20に対して電荷を放電させる機能が実現され、ダイオードDC1のアノード端子は第4の信号ラインOUTB’に接続され、カソード端子はコイルLC1及びスイッチSW11を介してグランドに接続される。また、同様にダイオードDC2、コイルLC2、スイッチSW12により負荷20に対して電荷を供給する機能が実現され、ダイオードDC2のカソード端子は第4の信号ラインOUTB’に接続され、アノード端子はコイルLC2及びスイッチSW12を介してグランドに接続される。
また、例えば、図14に示すように、負荷20に対して電荷を放電させるコイル回路Aが第3の信号ラインOUTA’に接続され、負荷20に対して電荷を供給するコイル回路Bが第4の信号ラインOUTB’に接続された駆動回路に対しても同様に適用することが可能である。
図14は、本実施形態による駆動回路のその他の構成例を示す図である。この図14において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図14は、本実施形態による駆動回路のその他の構成例を示す図である。この図14において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
図14において、コイル回路Aは、ダイオードDA、コイルLA、及びスイッチSW13を有する。ダイオードDAのアノード端子は第1及び第2のスイッチSW1’、SW2’の相互接続点(第3の信号ラインOUTA’)に接続され、カソード端子はコイルLA及びスイッチSW13を介してグランドに接続される。また、コイル回路Bは、ダイオードDB、コイルLB、及びスイッチSW14を有する。ダイオードDBのカソード端子は第3のスイッチSW3’とコンデンサC4の他方の端子との相互接続点(第4の信号ラインOUTB’)に接続され、アノード端子はコイルLB及びスイッチSW14を介してグランドに接続される。
また、上述した第1〜第7の実施形態においては、走査電極Y側にリセット回路RCを備える場合を一例として示したが、共通電極X側にリセット回路を備える場合も同様にして上述した各実施形態を任意に適用することが可能である。
また、上述した第1〜第7の実施形態に示した駆動回路のリセット回路に限らず、リセット回路におけるリセット波形出力回路RWO1〜RWO5と無効電流防止スイッチSWR1〜SWR3との組み合わせは任意である。
また、上述した第1〜第7の実施形態に示した駆動回路のリセット回路に限らず、リセット回路におけるリセット波形出力回路RWO1〜RWO5と無効電流防止スイッチSWR1〜SWR3との組み合わせは任意である。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
本発明の諸態様を付記として以下に示す。
(付記1)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えたことを特徴とする駆動回路。
(付記2)上記波形出力回路は、上記波形出力回路の入力端子、出力端子、及び制御端子に対して、それぞれコレクタ端子、エミッタ端子、及びベース端子が接続されたnpnトランジスタを有することを特徴とする付記1記載の駆動回路。
(付記3)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される第1のダイオードをさらに有し、
上記npnトランジスタのエミッタ端子が上記第1のダイオードのアノードに接続され、上記出力端子が上記ダイオードのカソードに接続されることを特徴とする付記2記載の駆動回路。
(付記4)上記波形出力回路は、上記npnトランジスタに対してダーリントン接続された上記npnトランジスタとは異なるnpnトランジスタをさらに有することを特徴とする付記3記載の駆動回路。
(付記5)上記波形出力回路は、上記制御端子にアノードが接続され、上記入力端子にカソードが接続された第2のダイオードをさらに有することを特徴とする付記4記載の駆動回路。
(付記6)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される抵抗及びコイルの少なくとも一方をさらに有し、
上記npnトランジスタのエミッタ端子が上記抵抗、コイル、又は抵抗及びコイルの一端に接続され、上記出力端子が上記抵抗、コイル、又は抵抗及びコイルの他端に接続されることを特徴とする付記2記載の駆動回路。
(付記7)上記無効電流防止スイッチは、上記波形出力回路の制御端子にエミッタ端子が接続され、上記波形出力回路の出力端子又は入力端子にコレクタ端子が接続されたpnpトランジスタを用いて構成されることを特徴とする付記1記載の駆動回路。
(付記8)上記無効電流防止スイッチは、上記pnpトランジスタのベース端子にアノードが接続され、エミッタ端子にカソードが接続された第1のダイオードと、
上記波形出力回路の制御端子にアノードが接続され、上記第1のダイオードのカソードと上記pnpトランジスタのエミッタ端子との相互接続点にカソードが接続された第2のダイオードとをさらに有することを特徴とする付記7記載の駆動回路。
(付記9)上記無効電流防止スイッチは、上記波形出力回路の制御端子にコレクタ端子が接続され、上記波形出力回路の出力端子又は入力端子にエミッタ端子が接続されたnpnトランジスタを用いて構成されることを特徴とする付記1記載の駆動回路。
(付記10)上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と第4の電位を供給する供給ラインとの間に接続されたコイル回路とをさらに備え、
上記コイル回路の少なくとも1つは、上記第1のスイッチ又は上記第2のスイッチに対して直列に接続されることを特徴とする付記1記載の駆動回路。
(付記11)上記コイル回路は、上記第1の信号ラインに接続され、上記第1の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記12)上記コイル回路は、上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第2の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記13)上記コイル回路は、上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第1の信号ラインに接続され、上記第1の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記14)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
第1の電位及び上記第1の電位とは異なる第2の電位を供給するための第1の電源と、第4の電位を供給するための第2の電源との間に、直列に接続された第1、第2のスイッチと、
上記第1、第2のスイッチの中間に一方の端子が接続されたコンデンサと、
上記コンデンサの他方の端子と上記第2の電源との間に接続された第3のスイッチと、
上記コンデンサの一方の端子に接続され、上記第1の電位を供給するための第1の信号ラインと、
上記コンデンサの他方の端子に接続され、上記第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と、上記第2の電源との間に接続されたコイル回路と、
入力端子が第3の電位を供給するための第3の電源に接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えることを特徴とする駆動回路。
(付記15)上記無効電流防止スイッチは、上記コイル回路に電流が流れている期間は導通状態であることを特徴とする付記14記載の駆動回路。
(付記16)上記波形出力回路は、上記波形出力回路の入力端子、出力端子、及び制御端子に対して、それぞれコレクタ端子、エミッタ端子、及びベース端子が接続されたnpnトランジスタを有することを特徴とする付記14記載の駆動回路。
(付記17)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続されるダイオードをさらに有し、
上記npnトランジスタのエミッタ端子が上記ダイオードのアノードに接続され、上記出力端子が上記ダイオードのカソードに接続されることを特徴とする付記16記載の駆動回路。
(付記18)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される抵抗及びコイルの少なくとも一方をさらに有し、
上記npnトランジスタのエミッタ端子が上記抵抗、コイル、又は抵抗及びコイルの一端に接続され、上記出力端子が上記抵抗、コイル、又は抵抗及びコイルの他端に接続されることを特徴とする付記16記載の駆動回路。
(付記19)上記無効電流防止スイッチは、上記波形出力回路の制御端子にエミッタ端子が接続され、上記波形出力回路の出力端子又は入力端子にコレクタ端子が接続されたpnpトランジスタであることを特徴とする付記14記載の駆動回路。
(付記20)上記無効電流防止スイッチは、上記波形出力回路の制御端子にコレクタ端子が接続され、上記波形出力回路の出力端子又は入力端子にエミッタ端子が接続されたnpnトランジスタであることを特徴とする付記14記載の駆動回路。
(付記21)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ラインへ上記第1の電位の基準となる基準電位を供給する第1の電源線と、上記第1の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第1のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。
(付記22)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第2の信号ラインへ上記第2の電位の基準となる基準電位を供給する第1の電源線と、上記第2の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第2のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。
(付記23)複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記付記1に記載の駆動回路を有することを特徴とするプラズマディスプレイ装置。
(付記24)上記波形出力回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルを初期化するためのリセット電圧を供給するリセット電圧出力回路であることを特徴とする付記23記載のプラズマディスプレイ装置。
(付記25)複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルをリセットするためのリセット電圧を出力する出力端子と、リセット用電源に対して接続された入力端子と、リセット用波形発生回路に接続された制御端子とを有するリセット波形出力回路と、上記リセット用波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを有することを特徴とするプラズマディスプレイ装置。
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えたことを特徴とする駆動回路。
(付記2)上記波形出力回路は、上記波形出力回路の入力端子、出力端子、及び制御端子に対して、それぞれコレクタ端子、エミッタ端子、及びベース端子が接続されたnpnトランジスタを有することを特徴とする付記1記載の駆動回路。
(付記3)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される第1のダイオードをさらに有し、
上記npnトランジスタのエミッタ端子が上記第1のダイオードのアノードに接続され、上記出力端子が上記ダイオードのカソードに接続されることを特徴とする付記2記載の駆動回路。
(付記4)上記波形出力回路は、上記npnトランジスタに対してダーリントン接続された上記npnトランジスタとは異なるnpnトランジスタをさらに有することを特徴とする付記3記載の駆動回路。
(付記5)上記波形出力回路は、上記制御端子にアノードが接続され、上記入力端子にカソードが接続された第2のダイオードをさらに有することを特徴とする付記4記載の駆動回路。
(付記6)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される抵抗及びコイルの少なくとも一方をさらに有し、
上記npnトランジスタのエミッタ端子が上記抵抗、コイル、又は抵抗及びコイルの一端に接続され、上記出力端子が上記抵抗、コイル、又は抵抗及びコイルの他端に接続されることを特徴とする付記2記載の駆動回路。
(付記7)上記無効電流防止スイッチは、上記波形出力回路の制御端子にエミッタ端子が接続され、上記波形出力回路の出力端子又は入力端子にコレクタ端子が接続されたpnpトランジスタを用いて構成されることを特徴とする付記1記載の駆動回路。
(付記8)上記無効電流防止スイッチは、上記pnpトランジスタのベース端子にアノードが接続され、エミッタ端子にカソードが接続された第1のダイオードと、
上記波形出力回路の制御端子にアノードが接続され、上記第1のダイオードのカソードと上記pnpトランジスタのエミッタ端子との相互接続点にカソードが接続された第2のダイオードとをさらに有することを特徴とする付記7記載の駆動回路。
(付記9)上記無効電流防止スイッチは、上記波形出力回路の制御端子にコレクタ端子が接続され、上記波形出力回路の出力端子又は入力端子にエミッタ端子が接続されたnpnトランジスタを用いて構成されることを特徴とする付記1記載の駆動回路。
(付記10)上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と第4の電位を供給する供給ラインとの間に接続されたコイル回路とをさらに備え、
上記コイル回路の少なくとも1つは、上記第1のスイッチ又は上記第2のスイッチに対して直列に接続されることを特徴とする付記1記載の駆動回路。
(付記11)上記コイル回路は、上記第1の信号ラインに接続され、上記第1の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記12)上記コイル回路は、上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第2の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記13)上記コイル回路は、上記第2の信号ラインに接続され、上記第2の信号ラインを介して上記容量性負荷に対して電荷を供給する充電回路と、
上記第1の信号ラインに接続され、上記第1の信号ラインを介して上記容量性負荷に対して電荷を放電させる放電回路とを有することを特徴とする付記10記載の駆動回路。
(付記14)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
第1の電位及び上記第1の電位とは異なる第2の電位を供給するための第1の電源と、第4の電位を供給するための第2の電源との間に、直列に接続された第1、第2のスイッチと、
上記第1、第2のスイッチの中間に一方の端子が接続されたコンデンサと、
上記コンデンサの他方の端子と上記第2の電源との間に接続された第3のスイッチと、
上記コンデンサの一方の端子に接続され、上記第1の電位を供給するための第1の信号ラインと、
上記コンデンサの他方の端子に接続され、上記第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と、上記第2の電源との間に接続されたコイル回路と、
入力端子が第3の電位を供給するための第3の電源に接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えることを特徴とする駆動回路。
(付記15)上記無効電流防止スイッチは、上記コイル回路に電流が流れている期間は導通状態であることを特徴とする付記14記載の駆動回路。
(付記16)上記波形出力回路は、上記波形出力回路の入力端子、出力端子、及び制御端子に対して、それぞれコレクタ端子、エミッタ端子、及びベース端子が接続されたnpnトランジスタを有することを特徴とする付記14記載の駆動回路。
(付記17)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続されるダイオードをさらに有し、
上記npnトランジスタのエミッタ端子が上記ダイオードのアノードに接続され、上記出力端子が上記ダイオードのカソードに接続されることを特徴とする付記16記載の駆動回路。
(付記18)上記波形出力回路は、上記npnトランジスタのエミッタ端子と上記波形出力回路の出力端子との間に接続される抵抗及びコイルの少なくとも一方をさらに有し、
上記npnトランジスタのエミッタ端子が上記抵抗、コイル、又は抵抗及びコイルの一端に接続され、上記出力端子が上記抵抗、コイル、又は抵抗及びコイルの他端に接続されることを特徴とする付記16記載の駆動回路。
(付記19)上記無効電流防止スイッチは、上記波形出力回路の制御端子にエミッタ端子が接続され、上記波形出力回路の出力端子又は入力端子にコレクタ端子が接続されたpnpトランジスタであることを特徴とする付記14記載の駆動回路。
(付記20)上記無効電流防止スイッチは、上記波形出力回路の制御端子にコレクタ端子が接続され、上記波形出力回路の出力端子又は入力端子にエミッタ端子が接続されたnpnトランジスタであることを特徴とする付記14記載の駆動回路。
(付記21)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ラインへ上記第1の電位の基準となる基準電位を供給する第1の電源線と、上記第1の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第1のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。
(付記22)表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第2の信号ラインへ上記第2の電位の基準となる基準電位を供給する第1の電源線と、上記第2の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第2のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。
(付記23)複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記付記1に記載の駆動回路を有することを特徴とするプラズマディスプレイ装置。
(付記24)上記波形出力回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルを初期化するためのリセット電圧を供給するリセット電圧出力回路であることを特徴とする付記23記載のプラズマディスプレイ装置。
(付記25)複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルをリセットするためのリセット電圧を出力する出力端子と、リセット用電源に対して接続された入力端子と、リセット用波形発生回路に接続された制御端子とを有するリセット波形出力回路と、上記リセット用波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを有することを特徴とするプラズマディスプレイ装置。
1 交流駆動型PDP
2 X側回路
3 Y側回路
4 アドレス側回路
5 駆動制御回路
RC リセット回路
RWG リセット波形発生回路
RWO1〜RWO5 リセット波形出力回路
SWR、SWR’、SWR1〜SWR3 無効電流防止スイッチ回路
2 X側回路
3 Y側回路
4 アドレス側回路
5 駆動制御回路
RC リセット回路
RWG リセット波形発生回路
RWO1〜RWO5 リセット波形出力回路
SWR、SWR’、SWR1〜SWR3 無効電流防止スイッチ回路
Claims (9)
- 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えたことを特徴とする駆動回路。 - 上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と第4の電位を供給する供給ラインとの間に接続されたコイル回路とをさらに備え、
上記コイル回路の少なくとも1つは、上記第1のスイッチ又は上記第2のスイッチに対して直列に接続されることを特徴とする請求項1記載の駆動回路。 - 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
第1の電位及び上記第1の電位とは異なる第2の電位を供給するための第1の電源と、第4の電位を供給するための第2の電源との間に、直列に接続された第1、第2のスイッチと、
上記第1、第2のスイッチの中間に一方の端子が接続されたコンデンサと、
上記コンデンサの他方の端子と上記第2の電源との間に接続された第3のスイッチと、
上記コンデンサの一方の端子に接続され、上記第1の電位を供給するための第1の信号ラインと、
上記コンデンサの他方の端子に接続され、上記第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と、上記第2の電源との間に接続されたコイル回路と、
入力端子が第3の電位を供給するための第3の電源に接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備えることを特徴とする駆動回路。 - 上記無効電流防止スイッチは、上記コイル回路に電流が流れている期間は導通状態であることを特徴とする請求項3記載の駆動回路。
- 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第1の信号ラインへ上記第1の電位の基準となる基準電位を供給する第1の電源線と、上記第1の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第1のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。 - 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
上記駆動回路が、
上記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
上記容量性負荷の一端に上記第1の電位とは異なる第2の電位を供給するための第2の信号ラインと、
上記第1の信号ライン及び上記第2の信号ラインの少なくとも一方と接続されたコイルを有するコイル回路と、
上記容量性負荷の一端と上記第1の信号ラインとの接続を制御する第1のスイッチと、
上記容量性負荷の一端と上記第2の信号ラインとの接続を制御する第2のスイッチと、
上記第2の信号ラインへ上記第2の電位の基準となる基準電位を供給する第1の電源線と、上記第2の信号ラインとの接続を制御する第3のスイッチと、
入力端子が第3の電位を供給する供給ラインに接続され、出力端子が上記第1の信号ライン又は上記第2の信号ラインに接続され、制御端子が波形発生回路に接続された波形出力回路と、
上記波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを備え、
上記第2のスイッチをオンして、上記コイルと上記容量性負荷が共振した後に、上記第3のスイッチをオンすることを特徴とする駆動方法。 - 複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記請求項1記載の駆動回路を有することを特徴とするプラズマディスプレイ装置。 - 上記波形出力回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルを初期化するためのリセット電圧を供給するリセット電圧出力回路であることを特徴とする請求項7記載のプラズマディスプレイ装置。
- 複数のX電極と、
上記複数のX電極に略平行に配置され、上記複数のX電極との間で放電を行う複数のY電極と、
上記複数のX電極に放電電圧を印加するためのX電極駆動回路と、
上記複数のY電極に放電電圧を印加するためのY電極駆動回路とを備え、
上記X電極駆動回路又はY電極駆動回路は、上記複数のX電極及び上記複数のY電極により形成される表示セルをリセットするためのリセット電圧を出力する出力端子と、リセット用電源に対して接続された入力端子と、リセット用波形発生回路に接続された制御端子とを有するリセット波形出力回路と、上記リセット用波形出力回路の制御端子と、出力端子又は入力端子との間に接続された無効電流防止スイッチとを有することを特徴とするプラズマディスプレイ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427679A JP2005189314A (ja) | 2003-12-24 | 2003-12-24 | 駆動回路、駆動方法、及びプラズマディスプレイ装置 |
TW093127278A TWI263964B (en) | 2003-12-24 | 2004-09-09 | Driving circuit, driving method, and plasma display device |
EP04255530A EP1585097A3 (en) | 2003-12-24 | 2004-09-13 | Driving circuit, driving method and plasma display device |
US10/956,161 US7307603B2 (en) | 2003-12-24 | 2004-10-04 | Driving circuit, driving method, and plasma display device |
KR1020040078755A KR100647755B1 (ko) | 2003-12-24 | 2004-10-04 | 구동 회로, 구동 방법, 및 플라즈마 디스플레이 장치 |
CNB2004100866566A CN100397455C (zh) | 2003-12-24 | 2004-12-10 | 驱动电路、驱动方法和等离子体显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427679A JP2005189314A (ja) | 2003-12-24 | 2003-12-24 | 駆動回路、駆動方法、及びプラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005189314A true JP2005189314A (ja) | 2005-07-14 |
Family
ID=34697487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003427679A Pending JP2005189314A (ja) | 2003-12-24 | 2003-12-24 | 駆動回路、駆動方法、及びプラズマディスプレイ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7307603B2 (ja) |
EP (1) | EP1585097A3 (ja) |
JP (1) | JP2005189314A (ja) |
KR (1) | KR100647755B1 (ja) |
CN (1) | CN100397455C (ja) |
TW (1) | TWI263964B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219470A (ja) * | 2006-02-13 | 2007-08-30 | Chunghwa Picture Tubes Ltd | プラズマディスプレイパネルの駆動回路とそのリセット回路 |
TWI584259B (zh) * | 2011-03-18 | 2017-05-21 | 施耐普特拉克股份有限公司 | 用於自一單一電感器提供正電壓及負電壓之系統及方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578933B1 (ko) * | 2005-01-25 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법 |
KR100769902B1 (ko) * | 2005-08-08 | 2007-10-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
JP2008241853A (ja) * | 2007-03-26 | 2008-10-09 | Hitachi Ltd | プラズマディスプレイパネル駆動回路装置及びプラズマディスプレイ装置 |
KR20110130189A (ko) * | 2010-05-27 | 2011-12-05 | 페어차일드코리아반도체 주식회사 | 램프 파형 생성 장치 및 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184023A (ja) * | 1999-10-13 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
JP3201603B1 (ja) * | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
JP2002328649A (ja) * | 2001-03-02 | 2002-11-15 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法および表示駆動装置 |
JP2002366095A (ja) * | 1999-11-09 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 駆動回路および表示装置 |
JP2003249826A (ja) * | 2002-02-25 | 2003-09-05 | Nec Corp | 差動回路及び増幅回路及びそれを用いた表示装置 |
JP2003318716A (ja) * | 2002-04-19 | 2003-11-07 | Fujitsu Hitachi Plasma Display Ltd | プリドライブ回路、ドライブ回路および表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3364066B2 (ja) * | 1995-10-02 | 2003-01-08 | 富士通株式会社 | Ac型プラズマディスプレイ装置及びその駆動回路 |
JPH11133914A (ja) | 1997-10-29 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 気体放電型表示装置の駆動回路 |
KR100277300B1 (ko) * | 1997-12-31 | 2001-01-15 | 황기웅 | 교류형플라즈마방전표시기의전력회수구동회로 |
JP2001013917A (ja) * | 1999-06-30 | 2001-01-19 | Hitachi Ltd | ディスプレイ装置 |
JP2001013912A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | 容量性負荷の駆動方法及び駆動回路 |
JP2002215087A (ja) * | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびその制御方法 |
KR100425314B1 (ko) * | 2001-12-11 | 2004-03-30 | 삼성전자주식회사 | 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법 |
KR100438718B1 (ko) * | 2002-03-30 | 2004-07-05 | 삼성전자주식회사 | 플라즈마 디스플레이 패널의 리세트 램프 파형 자동 조정장치 및 방법 |
-
2003
- 2003-12-24 JP JP2003427679A patent/JP2005189314A/ja active Pending
-
2004
- 2004-09-09 TW TW093127278A patent/TWI263964B/zh active
- 2004-09-13 EP EP04255530A patent/EP1585097A3/en not_active Withdrawn
- 2004-10-04 KR KR1020040078755A patent/KR100647755B1/ko not_active IP Right Cessation
- 2004-10-04 US US10/956,161 patent/US7307603B2/en not_active Expired - Fee Related
- 2004-12-10 CN CNB2004100866566A patent/CN100397455C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3201603B1 (ja) * | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
JP2001184023A (ja) * | 1999-10-13 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
JP2002366095A (ja) * | 1999-11-09 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 駆動回路および表示装置 |
JP2002328649A (ja) * | 2001-03-02 | 2002-11-15 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法および表示駆動装置 |
JP2003249826A (ja) * | 2002-02-25 | 2003-09-05 | Nec Corp | 差動回路及び増幅回路及びそれを用いた表示装置 |
JP2003318716A (ja) * | 2002-04-19 | 2003-11-07 | Fujitsu Hitachi Plasma Display Ltd | プリドライブ回路、ドライブ回路および表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219470A (ja) * | 2006-02-13 | 2007-08-30 | Chunghwa Picture Tubes Ltd | プラズマディスプレイパネルの駆動回路とそのリセット回路 |
TWI584259B (zh) * | 2011-03-18 | 2017-05-21 | 施耐普特拉克股份有限公司 | 用於自一單一電感器提供正電壓及負電壓之系統及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1637803A (zh) | 2005-07-13 |
KR20050065277A (ko) | 2005-06-29 |
US20050140309A1 (en) | 2005-06-30 |
TWI263964B (en) | 2006-10-11 |
EP1585097A2 (en) | 2005-10-12 |
KR100647755B1 (ko) | 2006-11-24 |
TW200521921A (en) | 2005-07-01 |
EP1585097A3 (en) | 2008-02-27 |
CN100397455C (zh) | 2008-06-25 |
US7307603B2 (en) | 2007-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6867552B2 (en) | Method of driving plasma display device and plasma display device | |
JP2002215089A (ja) | 平面表示装置の駆動装置および駆動方法 | |
KR100571212B1 (ko) | 플라즈마 디스플레이 패널 구동 장치 및 방법 | |
JP2005181890A (ja) | 駆動回路及びプラズマディスプレイ装置 | |
EP1755101B1 (en) | Plasma display apparatus | |
US7852292B2 (en) | Plasma display apparatus and driving method thereof | |
KR20070062366A (ko) | 플라즈마 디스플레이 장치 | |
JP2005321804A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
US6674418B2 (en) | Method for driving a plasma display panel and a plasma display apparatus therefor | |
JP2005189314A (ja) | 駆動回路、駆動方法、及びプラズマディスプレイ装置 | |
JP4620954B2 (ja) | 駆動回路 | |
KR100837159B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 | |
EP1696411A2 (en) | Plasma display device | |
JP2007011360A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
KR100389019B1 (ko) | 플라즈마 디스플레이 패널의 리셋회로 | |
KR100482340B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 방법 | |
KR100430089B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
JP3609823B2 (ja) | プラズマディスプレイ装置およびその制御方法 | |
KR100728685B1 (ko) | 플라즈마 디스플레이 구동 장치 및 구동 방법 | |
KR100426188B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
KR100710269B1 (ko) | 플라즈마 디스플레이 장치 | |
KR100625498B1 (ko) | 플라즈마 디스플레이 패널 구동장치 | |
KR100680705B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
JP2007058219A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP2007072472A (ja) | プラズマディスプレイ装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |