JP2003318716A - プリドライブ回路、ドライブ回路および表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 出力素子側に発生する基準電位が高電圧とな
った場合でも、制御信号が安定に伝達できるよう上記出
力素子を駆動するプリドライブ回路、ドライブ回路およ
び表示装置を提供する。 【解決手段】 第一のレベルシフト回路４１ｂは、入力
信号ＣＴＬ２を第１のレベルシフト用電位ＶＡ１に応じ
た伝達信号ＶＣＴ１を出力する。第２のレベルシフト回
路４１ｃは、第１のレベルシフト回路４１ｂが出力する
伝達信号ＶＣＴ１を第２の基準電位Ｖｓｓに応じた伝達
信号ＶＣＴ２を出力する。レベルシフト用電源回路４１
ａは、所定の電源電圧Ｖｃｃおよび第２の基準電位Ｖｓ
ｓを基に、第１のレベルシフト回路４１ｂおよび第２の
レベルシフト回路４１ｃへレベルシフト用電位ＶＡ１を
供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パワーＭＯＳ（Ｍ
ｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
ＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の出力素子を
駆動するためのプリドライブ回路およびプリドライブ回
路を用いた表示装置に関するものである。

【０００２】

【従来の技術】従来、平面表示装置の１つであるプラズ
マディスプレイ装置の回路コストを低減する方法とし
て、“ＳＩＤ ０１ ＤＩＧＥＳＴ”の１２３６頁から
１２３９頁に、表題「Ａ Ｎｅｗ Ｄｒｉｖｉｎｇ Ｔ
ｅｃｈｎｏｌｏｇｙ ｆｏｒ ＰＤＰｓ ｗｉｔｈ Ｃ
ｏｓｔ Ｅｆｆｅｃｔｉｖｅ Ｓｕｓｔａｉｎ Ｃｉｒ
ｃｕｉｔ」が開示されている。また、上記文献に対応す
る特許公報として、特開２００２−０６２８８４４（特
許第３２０１６０３号）にも同様の内容が開示されてい
る。また、例えば、プラズマディスプレイ装置の１つで
ある交流駆動型プラズマディスプレイパネル（Plasma D
isplay Panel：ＰＤＰ）には、２本の電極で選択放電
（アドレス放電）および維持放電を行う２電極型と、第
３の電極を利用してアドレス放電を行う３電極型とがあ
った。また、上記３電極型においては、維持放電を行う
第１の電極と第２の電極とが配置されている基板に第３
の電極を形成する場合と、対向するもう１つの基板に当
該第３の電極を形成する場合とがあった。

【０００３】上記した各タイプのＰＤＰ装置は、何れも
動作原理は同一であるので、以下では、維持放電を行う
第１および第２の電極を第１の基板に設けるとともに、
これとは別に、当該第１の基板と対向する第２の基板に
第３の電極を設けたＰＤＰ装置についてその構成例を説
明する。

【０００４】図１２は、交流駆動型ＰＤＰ装置の全体構
成を示す図である。図１２において、交流駆動型ＰＤＰ
装置１は、各セルが表示画像の１画素であるマトリック
ス状に配置された複数のセルを備える。それは、図１２
に示すような、ｍ行ｎ列のマトリックスに配置されたセ
ルＣｍｎである。また、交流駆動型ＰＤＰ装置１には、
第１の基板に互いに平行な走査電極Ｙ１〜Ｙｎおよび共
通電極Ｘが設けられるとともに、上記第１の基板に対向
する第２の基板にこれらの電極Ｙ１〜Ｙｎ、Ｘと直交す
る方向にアドレス電極Ａ１〜Ａｍが設けられている。共
通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接
近して設けられ、一端が互いに共通に接続されている。

【０００５】上記共通電極Ｘの共通端はＸ側回路２の出
力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の
出力端に接続されている。また、アドレス電極Ａ１〜Ａ
ｍはアドレス側回路４の出力端に接続されている。Ｘ側
回路２は放電を繰り返す回路から成り、Ｙ側回路３は線
順次走査する回路と放電を繰り返す回路とから成る。ま
た、アドレス側回路４は、表示すべき列を選択する回路
から成る。

【０００６】これらのＸ側回路２、Ｙ側回路３およびア
ドレス側回路４は、駆動制御回路５から供給される制御
信号により制御される。すなわち、アドレス側回路４と
Ｙ側回路３内の線順次走査する回路によりどこのセルを
点灯させるかを決め、Ｘ側回路２およびＹ側回路３の放
電を繰り返すことによって、ＰＤＰ装置の表示動作を行
う。

【０００７】制御回路５は、外部からの表示データＤ、
表示データＤの読み込みタイミングを示すクロックＣＬ
Ｋ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づい
て上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３およ
びアドレス側回路４に供給する。

【０００８】図１３（ａ）は、１画素である第ｉ行第ｊ
列のセルＣijの断面構成を示す図である。図１３（ａ）
において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラ
ス基板１１上に形成されている。その上には、放電空間
１７に対し絶縁するための誘電体層１２が被着されると
ともに、更にその上にＭｇＯ（酸化マグネシウム）保護
膜１３が被着されている。

【０００９】一方、アドレス電極Ａｊは、前面ガラス基
板１１と対向して配置された背面ガラス基板１４上に形
成され、その上には誘電体層１５が被着され、更にその
上に蛍光体１８が被着されている。ＭｇＯ保護膜１３と
誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペ
ニングガス等が封入されている。

【００１０】図１３（ｂ）は、交流駆動型ＰＤＰ装置の
容量Ｃｐについて説明するための図である。図１３
（ｂ）に示すように、交流駆動型ＰＤＰ装置には、放電
空間１７、共通電極Ｘと走査電極Ｙとの間、および前面
ガラス基板１１にそれぞれ容量成分Ｃａ、Ｃｂ、Ｃｃが
存在し、これらの合計によってセル１つ当りの容量Ｃｐ
cellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。全ての
セルの容量Ｃｐcellの合計がパネル容量Ｃｐである。

【００１１】また、図１３（ｃ）は、交流駆動型ＰＤＰ
装置の発光について説明するための図である。図１３
（ｃ）に示すように、リブ１６の内面には、赤、青、緑
色の蛍光体１８がストライプ状に各色毎に配列、塗付さ
れており、共通電極Ｘおよび走査電極Ｙの間の放電によ
って蛍光体１８を励起して発光するようになっている。

【００１２】また、交流駆動型ＰＤＰ装置の駆動方法の
１つとして、図１４に示すような駆動装置を用い、一方
の電極には正の電圧を印加し、他方の電極には負の電圧
を印加することにより、電極間の電位差を利用して電極
間の放電を行う駆動方法が提案されている。

【００１３】図１４は、交流駆動型ＰＤＰ装置の駆動装
置の回路構成例を示す図である。図１４において、容量
負荷２０（以下、「負荷」と称す。）は、１つの共通電
極Ｘと１つの走査電極Ｙとの間に形成されているセルの
合計の容量である。負荷２０には、共通電極Ｘおよび走
査電極Ｙが形成されている。ここで、走査電極Ｙとは、
上記走査電極Ｙ１〜Ｙｎの中の任意の走査電極である。

【００１４】まず、共通電極Ｘ側では、スイッチＳＷ
１、ＳＷ２は、図示しない電源から供給される電圧（Ｖ
ｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直
列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の
相互接続点にはコンデンサＣ１の一方の端子が接続さ
れ、このコンデンサＣ１の他方の端子とＧＮＤとの間に
は、スイッチＳＷ３が接続される。

【００１５】また、スイッチＳＷ４、ＳＷ５は、上記コ
ンデンサＣ１の両端に直列に接続される。そして、これ
ら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラ
インＯＵＴＣを介して中間から負荷２０の共通電極Ｘに
接続されるとともに、電力回収回路２１に接続されてい
る。さらに、第２の信号ラインＯＵＴＢと、書き込み電
圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１を含
むスイッチＳＷ６が接続される。

【００１６】電力回収回路２１は、負荷２０に接続され
た２つのコイルＬ１、Ｌ２と、一方のコイルＬ１に直列
に接続されるダイオードＤ２およびトランジスタＴｒ１
と、もう一方のコイルＬ２に直列に接続されるダイオー
ドＤ３およびトランジスタＴｒ２とを備える。さらに、
電力回収回路２１は上記２つのトランジスタＴｒ１、Ｔ
ｒ２の相互接続点と第２の信号ラインＯＵＴＢとの間に
接続されるコンデンサＣ２を備える。

【００１７】そして、上記容量負荷２０とそれに接続さ
れるそれぞれのコイルＬ１、Ｌ２により、２系統の直列
共振回路が構成される。すなわち、この電力回収回路２
１は、２系統のＬ−Ｃ共振回路を持つものであり、コイ
ルＬ１と負荷２０との共振によってパネルに供給した電
荷を、コイルＬ２と負荷２０との共振によって回収する
ものである。

【００１８】一方、走査電極Ｙ側では、スイッチＳＷ
１’、ＳＷ２’は、図示しない電源から供給される電圧
（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続
される。これら２つのスイッチＳＷ１’、ＳＷ２’の相
互接続点にはコンデンサＣ４の一方の端子が接続され、
このコンデンサＣ４の他方の端子とＧＮＤとの間には、
スイッチＳＷ３’が接続される。

【００１９】また、コンデンサＣ４の上記一方の端子に
接続されたスイッチＳＷ４’は、ダイオードＤ７のカソ
ードに接続され、ダイオードＤ７のアノードとコンデン
サＣ４の上記他方の端子が接続される。コンデンサＣ４
の上記他方の端子に接続されたスイッチＳＷ５’は、ダ
イオードＤ６のアノードに接続され、ダイオードＤ６の
カソードとコンデンサＣ４の上記一方の端子が接続され
る。

【００２０】そして、ダイオードＤ７のカソードに接続
されるスイッチＳＷ４’、ダイオードＤ６のアノードに
接続されるスイッチＳＷ５’のそれぞれの一端からスキ
ャンドライバ２２を介して負荷２０が接続されるととも
に、電力回収回路２１’が接続されている。さらに、第
４の信号ラインＯＵＴＢ’と、書き込み電圧Ｖｗを発生
する電源ラインとの間には、抵抗Ｒ１’を含むスイッチ
ＳＷ６’が接続される。

【００２１】電力回収回路２１’は、負荷２０から上記
スキャンドライバ２２を介して接続される２つのコイル
Ｌ３、Ｌ４と、一方のコイルＬ３に直列に接続されるダ
イオードＤ４およびトランジスタＴｒ３と、もう一方の
コイルＬ４に直列に接続されるダイオードＤ５およびト
ランジスタＴｒ４とを備える。さらに、電力回収回路２
１’は上記２つのトランジスタＴｒ３、Ｔｒ４の共通端
子と第４の信号ラインＯＵＴＢ’との間に接続されるコ
ンデンサＣ３を備える。

【００２２】この電力回収回路２１’も、２系統のＬ−
Ｃ共振回路を持ち、コイルＬ４と容量負荷２０との共振
によって負荷２０に供給した電荷を、コイルＬ３と負荷
２０との共振によって回収するものである。

【００２３】さらに、走査電極Ｙ側においては、以上の
構成の他に、３つのトランジスタＴｒ５、Ｔｒ６、Ｔｒ
７と、２つのダイオードＤ６、Ｄ７とを更に備えてい
る。トランジスタＴｒ５は、これがＯＮとなることによ
り、これに接続された抵抗Ｒ２の作用によって、走査電
極Ｙに印加するパルス電圧の波形を鈍らせるためのもの
である。このトランジスタＴｒ５と抵抗Ｒ２は、スイッ
チＳＷ５’と並列に接続されている。

【００２４】また、トランジスタＴｒ６、Ｔｒ７は、後
述するアドレス期間中にスキャンドライバ２２の両端に
（Ｖｓ／２）の電位差を与えるためのものである。すな
わち、アドレス期間中に、スイッチＳＷ２’およびトラ
ンジスタＴｒ６がＯＮとなることによりスキャンドライ
バ２２の上側の電圧がグランドレベルになる。さらに、
トランジスタＴｒ７がＯＮとなることにより、コンデン
サＣ４に蓄積されていた電荷に応じて第４の信号ライン
ＯＵＴＢ’に出力された負の電圧（−Ｖｓ／２）がスキ
ャンドライバ２２の下側に印加される。これにより、ス
キャンパルス出力時には、スキャンドライバ２２により
走査電極Ｙに負の電圧（−Ｖｓ／２）を印加することが
可能となる。

【００２５】上述したスイッチＳＷ１〜ＳＷ６、ＳＷ
１’〜ＳＷ６’およびトランジスタＴｒ１〜Ｔｒ７は、
駆動制御回路３１からそれぞれ供給される制御信号によ
り制御される。上記駆動制御回路３１は、論理回路等を
用いて構成され、外部から供給される表示データＤ、ク
ロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号Ｖ
Ｓ等に基づいて上記制御信号を生成し、スイッチＳＷ１
〜ＳＷ６、ＳＷ１’〜ＳＷ６’およびトランジスタＴｒ
１〜Ｔｒ７に供給する。

【００２６】なお、図１４においては、駆動制御回路３
１からの制御線は、スイッチＳＷ４、ＳＷ５、ＳＷ
４’、ＳＷ５’およびトランジスタＴｒ１〜Ｔｒ４にそ
れぞれ接続された制御線のみ図示しているが、スイッチ
ＳＷ１〜ＳＷ６、ＳＷ１’〜ＳＷ６’およびトランジス
タＴｒ１〜Ｔｒ７のそれぞれに駆動制御回路３１からの
制御線が接続されている。

【００２７】図１５は、上記図１４のように構成した交
流駆動型ＰＤＰ装置の駆動装置による駆動波形を示すタ
イムチャートであり、１フレームを構成する複数のサブ
フィールドのうちの１サブフィールド分を示している。
１つのサブフィールドは、全面書き込み期間および全面
消去期間から成るリセット期間と、アドレス期間と、維
持放電期間とに区分される。

【００２８】図１５において、リセット期間において
は、まず、共通電極Ｘ側のスイッチＳＷ２、ＳＷ５がＯ
Ｎとなり、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６が
ＯＦＦとなる。これにより、第２の信号ラインＯＵＴＢ
の電圧が、コンデンサＣ１に蓄積されている電荷に応じ
て（−Ｖｓ／２）に引き下げられる。そして、その電圧
（−Ｖｓ／２）がスイッチＳＷ５を介して出力ラインＯ
ＵＴＣに出力され、負荷２０の共通電極Ｘに印加され
る。

【００２９】一方、走査電極Ｙ側では、スイッチＳＷ
１’、ＳＷ４’、ＳＷ６’がＯＮとなり、スイッチＳＷ
２’、ＳＷ３’、ＳＷ５’はＯＦＦとなる。これによ
り、出力ラインＯＵＴＣ’に電圧ＶｗとコンデンサＣ４
に蓄積された電荷による電圧（Ｖｓ／２）とを加算した
電圧が印加される。そして、その電圧（Ｖｓ／２＋Ｖ
ｗ）が負荷２０の走査電極Ｙに印加される。このとき、
スイッチＳＷ６’内の抵抗Ｒ１’の作用により、電圧は
時間経過とともに徐々に上昇していく。

【００３０】これにより、共通電極Ｘと走査電極Ｙとの
電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態に関わ
らず、全表示ラインの全セルで放電が行われ、壁電荷が
形成される（全面書き込み）。

【００３１】次に、各スイッチを適宜制御することによ
り、共通電極Ｘおよび走査電極Ｙの電圧をグランドレベ
ルに戻した後、共通電極Ｘ側と走査電極Ｙ側とで上述し
た状態とは逆の状態を作り出す。すなわち、共通電極Ｘ
側のスイッチＳＷ１、ＳＷ４、ＳＷ６をＯＮ、スイッチ
ＳＷ２、ＳＷ３、ＳＷ５をＯＦＦとするとともに、走査
電極Ｙ側のスイッチＳＷ２’、ＳＷ５’をＯＮ、スイッ
チＳＷ１’、ＳＷ３’、ＳＷ４’、ＳＷ６’をＯＦＦと
する。

【００３２】これにより、共通電極Ｘに対する印加電圧
がグランドレベルから（Ｖｓ／２＋Ｖｗ）まで時間経過
にともない連続的に上昇していくとともに、走査電極Ｙ
に対する印加電圧が（−Ｖｓ／２）に落とされる。これ
により、全セルにおいて壁電荷自身の電圧が放電開始電
圧を越えて放電が開始される。このとき、上述のように
共通電極Ｘに対する印加電圧を、時間経過とともに連続
的に上昇させることにより、微弱放電が行われ、蓄積さ
れていた壁電荷が一部を除いて消去される（全面消
去）。

【００３３】次に、アドレス期間においては、表示デー
タに応じて各セルのＯＮ／ＯＦＦを行うために、線順次
でアドレス放電が行われる。このとき、共通電極Ｘ側で
は、スイッチＳＷ１、ＳＷ３、ＳＷ４がＯＮとなり、ス
イッチＳＷ２、ＳＷ５、ＳＷ６がＯＦＦとなることによ
り、第１の信号ラインＯＵＴＡの電圧が、スイッチＳＷ
１を介して与えられる電圧（Ｖｓ／２）まで引き上げら
れる。そして、その電圧（Ｖｓ／２）がスイッチＳＷ４
を介して出力ラインＯＵＴＣに出力され、負荷２０の共
通電極Ｘに印加される。

【００３４】また、ある表示ラインに相当する走査電極
Ｙに電圧を印加するときは、スイッチＳＷ２’およびト
ランジスタＴｒ６がＯＮとなることによってスキャンド
ライバ２２の上側の電圧がグランドレベルとされる。ま
た、このときトランジスタＴｒ７がＯＮとなることによ
って、コンデンサＣ４に蓄積されていた電荷に応じて第
４の信号ラインＯＵＴＢ’に出力された負の電圧（−Ｖ
ｓ／２）がスキャンドライバ２２の下側に印加される。
これにより、線順次により選択された走査電極Ｙには
（−Ｖｓ／２）レベル、非選択の走査電極Ｙにはグラン
ドレベルの電圧が負荷２０の走査電極Ｙに印加される。

【００３５】このとき、各アドレス電極Ａ１〜Ａｍ中の
維持放電を起こすセル、すなわち点灯させるセルに対応
するアドレス電極Ａｊには、電圧Ｖａのアドレスパルス
が選択的に印加される。この結果、点灯させるセルのア
ドレス電極Ａｊと線順次で選択された走査電極Ｙとの間
で放電が起こり、これをプライミング（種火）として共
通電極Ｘと走査電極Ｙとの放電に即移行する。これによ
り、選択セルの共通電極Ｘおよび走査電極Ｙの上のＭｇ
Ｏ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積
される。

【００３６】その後、維持放電期間になると、共通電極
Ｘ側では、最初に２つのスイッチＳＷ１、ＳＷ３をＯＮ
にし、残りのスイッチＳＷ２、ＳＷ４〜ＳＷ６はＯＦＦ
にする。このとき、第１の信号ラインＯＵＴＡの電圧は
（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電
圧はグランドレベルとなる。このとき、電力回収回路２
１内のトランジスタＴｒ１をＯＮにすることにより、コ
イルＬ１と負荷２０の容量によりＬ−Ｃ共振が行われ、
コンデンサＣ２に回収されていた電荷がトランジスタＴ
ｒ１、ダイオードＤ２、コイルＬ１を介して負荷２０に
供給される。

【００３７】このとき、走査電極Ｙ側では、スイッチＳ
Ｗ２’がＯＮとなっていることにより、共通電極Ｘ側の
スイッチＳＷ３を介してコンデンサＣ２から共通電極Ｘ
に供給された電流は、走査電極Ｙ側のスキャンドライバ
２２内のダイオード、およびダイオードＤ６を通り、第
３の信号ラインＯＵＴＡ’、スイッチＳＷ２’を介して
ＧＮＤに供給される。このような電流の流れにより、共
通電極Ｘの電圧は図１５のように徐々に上昇していく。
そして、この共振時に発生するピーク電圧の近傍におい
てスイッチＳＷ４をＯＮとすることにより、共通電極Ｘ
の電圧を（Ｖｓ／２）にクランプする。

【００３８】次に、走査電極Ｙ側において、電力回収回
路２１’内のトランジスタＴｒ３が更にＯＮとされる。
これにより、コイルＬ３と負荷２０の容量にてＬ−Ｃ共
振が行われ、共通電極Ｘ側のスイッチＳＷ３、コンデン
サＣ１から第１の信号ラインＯＵＴＡを介してスイッチ
ＳＷ４を通して共通電極Ｘに供給された電流が、走査電
極Ｙ側のスキャンドライバ２２内のダイオードおよび電
力回収回路２１’内のダイオードＤ４を通り、更にトラ
ンジスタＴｒ３、コンデンサＣ３、コンデンサＣ４、ス
イッチＳＷ２’を介してＧＮＤに供給される。このよう
な電流の流れによって、走査電極Ｙの電圧は図１５のよ
うに徐々に下降していく。このとき、その一部の電荷を
コンデンサＣ３に回収することができる。そして、この
共振時に発生するピーク電圧の近傍においてスイッチＳ
Ｗ５’を更にＯＮとすることにより、走査電極Ｙの電圧
を（−Ｖｓ／２）にクランプする。

【００３９】同様にして、共通電極Ｘおよび走査電極Ｙ
の印加電圧を電圧（−Ｖｓ／２）からグランドレベル
（０Ｖ）にするときには、電力回収回路２１、２１’内
のコンデンサＣ２、Ｃ３に回収されていた電荷を供給す
ることにより、印加電圧を徐々に上昇させていく。

【００４０】また、共通電極Ｘおよび走査電極Ｙの印加
電圧を電圧（Ｖｓ／２）からグランドレベル（０Ｖ）に
するときには、負荷２０に蓄積されていた電荷がＧＮＤ
に供給されることで、印加電圧を徐々に下降させるとと
もに、負荷２０に蓄積されていた電荷の一部を電力回収
回路２１、２１’内のコンデンサＣ２、Ｃ３に回収す
る。

【００４１】このようにして維持放電期間には、共通電
極Ｘと各表示ラインの走査電極Ｙとに互いに極性の異な
る電圧（＋Ｖｓ／２，−Ｖｓ／２）を交互に印加して維
持放電を行い、１サブフィールドの映像を表示する。

【００４２】

【発明が解決しようとする課題】しかしながら、上述し
た交流駆動型ＰＤＰの駆動装置では、論理回路等で構成
される駆動制御回路３１はＧＮＤレベルを基準電位とし
ているが、上記駆動制御回路３１から制御信号が供給さ
れ、共通電極Ｘおよび走査電極Ｙに電圧を印加する出力
素子、すなわちスイッチＳＷ４、ＳＷ５、ＳＷ４'、Ｓ
Ｗ５'および電源回収回路２１、２１'内のトランジスタ
Ｔｒ１〜Ｔｒ４は駆動動作において基準電位が変化す
る。そのため、例えば、駆動制御回路３１により生成し
た信号を上記出力素子に供給する際、出力素子の電圧変
動が駆動制御回路３１に逆流することにより、駆動制御
回路３１に高電圧がかかる可能性があった。

【００４３】この問題を解決する方法の一つとして、制
御回路から出力される制御信号をレベルシフト回路によ
ってレベルシフトすることにより、基準電位の変換を行
う方法が考えられる。しかしながら、一般的に用いられ
ているレベルシフト回路では、出力素子側に発生する基
準電位が高電圧となった場合、制御信号が十分に伝達で
きない可能性があるという問題があった。

【００４４】この発明は、上述した事情を考慮してなさ
れたもので、出力素子側に発生する基準電位が高電圧と
なった場合でも、制御信号が安定に伝達できるよう上記
出力素子を駆動するプリドライブ回路、ドライブ回路お
よび表示装置を提供することを目的とする。

【００４５】

【課題を解決するための手段】この発明は、上述した課
題を解決すべくなされたもので、本発明によるプリドラ
イブ回路においては、入力信号の第１の基準電位に対し
て、異なる第２の基準電位を有する出力素子を駆動する
プリドライブ回路であって、第１の基準電位である入力
信号を第２の基準電位に応じた信号に変換して出力素子
へ伝達する信号伝達回路を具備することを特徴とする。

【００４６】上記のように構成した本発明のプリドライ
ブ回路によれば、入力信号の基準電位と、駆動する対象
である出力素子の基準電位とが異なる場合でも、信号伝
達回路で処理することで、入力信号を基に、出力素子の
基準電位である第２の基準電位に応じた信号を出力する
ことができる。

【００４７】

【発明の実施の形態】次に、本発明の一実施形態である
プリドライブ回路を用いた表示装置の一例として、プラ
ズマディスプレイパネルの実施形態について図を用いて
説明する。 （第１の実施形態）図１は、第１の実施形態による交流
駆動型ＰＤＰの駆動装置の構成例を示す図である。な
お、この図１に示す本実施形態の駆動装置は、例えば図
１２、図１３に全体構成および１画素を構成する１つの
セルの構成を示した交流駆動型ＰＤＰ装置に適用するこ
とが可能である。また、この図１において、図１４に示
した符号と同一の符号を付したものは、同一の機能を有
するものである。

【００４８】図１において、負荷２０は、１つの共通電
極Ｘと１つの走査電極Ｙとの間に形成されているセルの
合計の容量である。また、負荷２０には、共通電極Ｘお
よび走査電極Ｙが形成されている。

【００４９】共通電極Ｘ側では、スイッチＳＷ１、ＳＷ
２は、図示しない電源から供給される電圧（Ｖｓ／２）
の電源ラインとグランド（ＧＮＤ）との間に直列に接続
される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続
点にはコンデンサＣ１の一方の端子が接続され、このコ
ンデンサＣ１の他方の端子とＧＮＤとの間には、スイッ
チＳＷ３が接続される。

【００５０】また、スイッチＳＷ４、ＳＷ５は、上記コ
ンデンサＣ１の両端に直列に接続され、上記ＳＷ４は第
１の信号ラインＯＵＴＡを介して、コンデンサＣ１の上
記一方の端子に接続され、上記ＳＷ５は第２の信号ライ
ンＯＵＴＢを介して、コンデンサＣ１の上記他方の端子
に接続される。そして、これら２つのスイッチＳＷ４お
よびＳＷ５の相互接続点には、出力ラインＯＵＴＣを介
して負荷２０の共通電極Ｘが接続されている。

【００５１】一方、走査電極Ｙ側では、スイッチＳＷ
１'、ＳＷ２'は、図示しない電源から供給される電圧
（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続
される。これら２つのスイッチＳＷ１'、ＳＷ２'の相互
接続点にはコンデンサＣ４の一方の端子が接続され、こ
のコンデンサＣ４の他方の端子とＧＮＤとの間には、ス
イッチＳＷ３'が接続される。

【００５２】また、コンデンサＣ４の上記一方の端子に
第３の信号ラインＯＵＴＡ'を介して接続されたスイッ
チＳＷ４'は、ダイオードＤ１４のカソードに接続さ
れ、ダイオードＤ１４のアノードとコンデンサＣ４の上
記他方の端子が接続される。また、コンデンサＣ４の上
記他方の端子に第４の信号ラインＯＵＴＢ'を介して接
続されたスイッチＳＷ５'は、ダイオードＤ１５のアノ
ードに接続され、ダイオードＤ１５のカソードとコンデ
ンサＣ４の上記一方の端子が接続される。そして、ダイ
オードＤ１４のカソードに接続されるスイッチＳＷ
４'、ダイオードＤ１５のアノードに接続されるスイッ
チＳＷ５'のそれぞれの一端からスキャンドライバ２２
を介して負荷２０の走査電極Ｙが接続されている。

【００５３】なお、図１ではスキャンドライバ２２を１
つのみ示しているが、実際には、ＰＤＰが備える複数の
表示ラインに対してそれぞれ備えられている。その他の
回路は、複数の表示ラインに共通に設けられる共通回路
である。

【００５４】駆動制御回路３１は、論理回路等を用いて
構成され、本駆動装置を構成する上記スイッチＳＷ１〜
ＳＷ５、ＳＷ１'〜ＳＷ５'を制御するための回路であ
る。すなわち、駆動制御回路３１は、外部から供給され
る表示データ、クロック、水平同期信号および垂直同期
信号等に基づいて、上記スイッチＳＷ１〜ＳＷ５、ＳＷ
１'〜ＳＷ５'を制御するための制御信号を生成する。そ
して、駆動制御回路３１は、生成した制御信号を上記ス
イッチＳＷ１〜ＳＷ５、ＳＷ１'〜ＳＷ５'にそれぞれ供
給する。

【００５５】なお、図１においては、駆動制御回路３１
から制御信号を供給する制御線は、スイッチＳＷ４、Ｓ
Ｗ５、ＳＷ４'およびＳＷ５'にそれぞれ接続されたプリ
ドライブ回路３２−１、３２−２、３２−３、３３−３
に制御信号を供給する制御線ＣＴＬ１〜ＣＴＬ４のみ図
示しているが、スイッチＳＷ１〜ＳＷ３、ＳＷ１'〜Ｓ
Ｗ３'のそれぞれに駆動制御回路３１から制御信号を供
給する制御線が接続されている。

【００５６】プリドライブ回路３２−１〜３２−４は、
上記駆動制御回路３１から制御線ＣＴＬ１〜ＣＴＬ４を
介してそれぞれ供給される駆動制御回路３１の基準電位
（例えば、ＧＮＤ）を基準とする制御信号を、上記スイ
ッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'の基準電位にあ
わせた制御信号にそれぞれ電圧レベルを変換し供給す
る。なお、このプリドライブ回路３２−１〜３２−４の
詳細については後述する。

【００５７】次に、図２を用いて上述した駆動装置の動
作について説明する。図２は、上記図１に示した交流駆
動型ＰＤＰの駆動装置の動作を説明するための概念図で
ある。なお、この図２において、図１に示した符号と同
じ符号を付したものは、同一の機能を有するものであ
り、重複する説明は省略する。

【００５８】図２において、共通電極Ｘ側の２つのスイ
ッチＳＷ１、ＳＷ３がＯＮとなり、残りのスイッチＳＷ
２、ＳＷ４、ＳＷ５はＯＦＦとなると、第１の信号ライ
ンＯＵＴＡの電圧は、図示しない電源よりスイッチＳＷ
１を介して与えられる電圧レベル（＋Ｖｓ／２）とな
る。その後、スイッチＳＷ４がＯＮとなるとともに、走
査電極Ｙ側のスイッチＳＷ４'、ＳＷ２'がＯＮとなるこ
とにより、第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／
２）が出力ラインＯＵＴＣを介して負荷２０の共通電極
Ｘに印加され、共通電極Ｘと走査電極Ｙとの間に（Ｖｓ
／２）の電圧が印加される。

【００５９】また、この段階では、スイッチＳＷ１、Ｓ
Ｗ３がＯＮとなってコンデンサＣ１が電源に接続される
こととなるので、当該コンデンサＣ１には、図示しない
電源からスイッチＳＷ１、ＳＷ３によって与えられる電
圧（Ｖｓ／２）に応じた電荷が蓄積される。

【００６０】次に、スイッチＳＷ４がＯＦＦとなって、
電圧を印加する際の電流経路が遮断された後、スイッチ
ＳＷ５がパルス状にＯＮとなることにより、出力ライン
ＯＵＴＣの電圧がグランドレベルまで下げられる。次
に、スイッチＳＷ２がＯＮ、残り４つのスイッチＳＷ
１、ＳＷ３、ＳＷ４、ＳＷ５がＯＦＦとされた後、スイ
ッチＳＷ４がパルス的にＯＮとなる。このスイッチＳＷ
４がＯＮとなることにより、共通電極Ｘ（グランド）に
対し、走査電極Ｙ側に電圧を印加するときの電流経路と
なる。

【００６１】次に、スイッチＳＷ２をＯＮに維持したま
ま、スイッチＳＷ５がＯＮとなる。このとき、第１の信
号ラインＯＵＴＡには図示しない電源からスイッチＳＷ
１を介して電源電圧が供給されないので、その電圧はグ
ランドレベルとなる。一方、第２の信号ラインＯＵＴＢ
に関しては、スイッチＳＷ２がＯＮとなって第１の信号
ラインＯＵＴＡが接地されることにより、第２の信号ラ
インＯＵＴＢの電圧は、コンデンサＣ１に蓄積されてい
る電荷に応じた電圧（Ｖｓ／２）分だけグランドレベル
から下がった電位（−Ｖｓ／２）となる。

【００６２】このとき、スイッチＳＷ５がＯＮとなって
いるので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／
２）が出力ラインＯＵＴＣを介して負荷２０に印加され
る。その際、走査電極Ｙ側のスイッチＳＷ３'、ＳＷ４'
をＯＮとし、走査電極Ｙ（電圧Ｖｓ／２）に対し、共通
電極Ｘ側に電圧（−Ｖｓ／２）を印加することとなる。

【００６３】次に、スイッチＳＷ２、ＳＷ４がＯＮとな
り、残りのスイッチＳＷ１、ＳＷ３、ＳＷ５はＯＦＦと
なる。これにより、出力ラインＯＵＴＣの電圧がグラン
ドレベルに持ち上げられる。その後、最初の段階と同様
に３つのスイッチＳＷ１、ＳＷ３、ＳＷ４がＯＮ、残り
２つのスイッチＳＷ２、ＳＷ５がＯＦＦとなり、以降同
様に繰り返されていく。

【００６４】このようにして、負荷２０の共通電極Ｘに
対して正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／
２）とを交互に印加していく。一方、負荷２０の走査電
極Ｙに対しても、共通電極Ｘ側と同様のスイッチング制
御を行うことにより、正の電圧（＋Ｖｓ／２）と負の電
圧（−Ｖｓ／２）とを交互に印加していく。

【００６５】このとき、共通電極Ｘおよび走査電極Ｙの
それぞれに印加する電圧（±Ｖｓ／２）は、互いに位相
が反転するように印加する。つまり、共通電極Ｘに正の
電圧（＋Ｖｓ／２）が印加されているときには、走査電
極Ｙには負の電圧（−Ｖｓ／２）を印加するようにす
る。このようにすることにより、共通電極Ｘと走査電極
Ｙ間の電位差を、共通電極Ｘと走査電極Ｙ間での維持放
電が可能な電位差にすることができる。

【００６６】次に、図１に示したプリドライブ回路３２
−２の概略構成について図を用いて説明する。図３
（ａ）、（ｂ）は、図１に示したプリドライブ回路３２
−２の概略構成および入出力信号例を示すブロック図で
ある。図３（ａ）に示すプリドライブ回路３２−２は、
図１に示した駆動制御回路３１が出力する基準電位がＧ
ＮＤの制御信号であるＣＴＬ２を受信して、駆動制御回
路３１の基準電位のＧＮＤと異なる基準電位Ｖｓｓ（第
２の基準電位）を有するＳＷ５（出力素子）を駆動する
ための駆動信号Ｖｇを出力する。以下に、プリドライブ
回路３２−２の概略構成について説明する。

【００６７】ここで、上記のＳＷ５について説明する。
出力素子であるＳＷ５は、負荷２０へ電圧を印加するｎ
チャネルパワーＭＯＳＦＥＴである。このｎチャネルパ
ワーＭＯＳＦＥＴのゲート端子には、信号増幅回路４２
の出力線が接続され、信号増幅回路４２が出力する駆動
信号Ｖｇを入力する。また、ＳＷ５のドレイン端子は、
出力端子Ｃに接続され、負荷２０へ印加する電圧を出力
する。また、ＳＷ５のソース端子は、入力端子Ｄに接続
され、基準電位Ｖｓｓを入力する。

【００６８】図３（ａ）において、入力端子Ａには、駆
動制御回路３１より制御信号ＣＴＬ２を入力する。入力
端子Ｂには、制御信号ＣＴＬ２の基準電位のＧＮＤ（第
１の基準電位）を入力する。入力端子Ｄには、上述した
第２の信号ラインＯＵＴＢからＳＷ５の基準電位Ｖｓｓ
を入力する。出力端子Ｃは、図１に示した負荷２０に印
加する電圧を出力する。信号伝達回路４１は、入力端子
Ａに接続される入力端子を具備し、その入力端子には制
御信号ＣＴＬ２を入力する。また、信号伝達回路４１
は、入力端子Ｂに接続される基準端子を具備し、その基
準端子にはＧＮＤ（０Ｖ）が制御信号ＣＴＬ２の基準電
位として入力される。更に、信号伝達回路４１は、入力
端子ＤおよびＳＷ５のソース端子が接続されるＶｓｓ入
力端子を具備し、そのＶｓｓ入力端子にはＳＷ５の基準
電位Ｖｓｓを入力する。以上の構成により、信号伝達回
路４１は、入力端子Ａに入力される制御信号ＣＴＬ２を
基に、入力端子Ｄから入力されるＳＷ５の基準電位Ｖｓ
ｓに応じた電圧までレベルシフトした伝達信号ＶＣＴ２
を出力線より出力する。

【００６９】次に、信号増幅回路４２は、信号伝達回路
４１の出力線に接続される入力端子を具備し、この入力
端子には信号伝達回路４１が出力する伝達信号ＶＣＴ２
を入力する。また、信号増幅回路４２は、入力端子Ｄに
接続される基準端子を具備し、その基準端子にはＳＷ５
の基準電位Ｖｓｓを入力する。また、信号増幅回路４２
の出力線はＳＷ５のゲート端子へ接続される。以上の構
成により、信号増幅回路４２は、信号伝達回路４１が出
力する伝達信号ＶＣＴ２を増幅して駆動信号Ｖｇをｎチ
ャネルパワーＭＯＳＦＥＴ（ＳＷ５）のゲート端子へ出
力する。尚、信号伝達回路４１の出力する伝達信号ＶＣ
Ｔ２の振幅が、ＳＷ５を駆動するのに十分な振幅であれ
ば、信号増幅回路４２を省いてもよい。

【００７０】次に、図３（ｂ）に示した、プリドライブ
回路３２−２の入出力信号例について説明する。図３
（ｂ）に示すように、入力端子Ａに入力される制御信号
ＣＴＬ２は、入力端子Ｂに入力されるＧＮＤ（０Ｖ）を
基準電位とする信号（振幅は３〜５Ｖ）である。また、
基準電位Ｖｓｓは、ＧＮＤ（０Ｖ）と電圧−Ｖ１（負電
圧）と電圧Ｖ２（正電圧）の３値のいずれかの値をと
る。更に基準電位Ｖｓｓは、図３（ｂ）に示すように３
値のいずれかの値に周期的に変化する。これは、図１に
示した出力素子（ＳＷ４、ＳＷ５）の出力が、図１５に
示した波形になるようにするためである。すなわち、図
１に示した信号ラインＯＵＴＢに印加される基準電位Ｖ
ｓｓは（−Ｖｓ／２）＝−Ｖ１から（Ｖｓ／２）＝Ｖ２
まで変化する。

【００７１】以上により、プリドライブ回路３２−２
は、図３（ｂ）に示すように、入力される制御信号ＣＴ
Ｌ２に応じて、基準電位の異なる駆動信号Ｖｇを出力す
る。すなわち、ＣＴＬ２＝０Ｖが入力端子Ａに入力され
ている間は、駆動信号Ｖｇは基準電位Ｖｓｓと同じ電位
を出力する。また、ＣＴＬ２が所定の電位、所定のタイ
ミング、所定のパルス幅のパルスとして入力端子Ａに入
力された場合は、駆動信号Ｖｇは、基準電位Ｖｓｓの電
位より所定の値分高い電位であって、ＣＴＬ２と同じパ
ルス幅のパルスとなる。

【００７２】次に、上述したプリドライブ回路３２−２
の具備する信号伝達回路４１の概略構成について説明す
る。図４は、図３（ａ）の信号伝達回路４１の概略構成
を示すブロック図である。図に示すように、レベルシフ
ト用電源回路４１ａは、ダイオードＤＡ（レベルシフト
用スイッチ）およびコンデンサＣＡ（レベルシフト用コ
ンデンサ）を具備する。ダイオードＤＡのアノード端子
（第１の端子）は、定電圧源４０に接続され、定電圧源
４０が出力する所定の電位Ｖｃｃを入力する。また、コ
ンデンサＣＡの一方の端子は、ダイオードＤＡのカソー
ド端子（第２の端子）に接続される。また、コンデンサ
ＣＡの他方の端子は、入力端子Ｄに接続されており、基
準電位Ｖｓｓを入力する。尚、レベルシフト用電源回路
４１ａは、ダイオードＤＡとコンデンサＣＡの相互接続
点よりレベルシフト用電位ＶＡ１を出力する。

【００７３】次に、第１のレベルシフト回路４１ｂの電
位供給端子は、レベルシフト用電源回路４１ａの具備す
るダイオードＤＡのカソード端子とコンデンサＣＡの上
記一方の端子との相互接続点に接続され、レベルシフト
用電位ＶＡ１を入力する。また、第１のレベルシフト回
路４１ｂの入力端子は、入力端子Ａに接続され、制御信
号ＣＴＬ２を入力する。また、第１のレベルシフト回路
４１ｂの基準電位端子は、入力端子Ｂに接続され、制御
信号ＣＴＬ２の基準電位のＧＮＤを入力する。以上によ
り、第１のレベルシフト回路４１ｂは、レベルシフト用
電源回路４１ａが出力するレベルシフト用電位ＶＡ１に
応じて制御信号ＣＴＬ２をレベルシフトした伝達信号Ｖ
ＣＴ１（第１の伝達信号）を出力する。

【００７４】次に、第２のレベルシフト回路４１ｃの電
位供給端子は、レベルシフト用電源回路４１ａの具備す
るダイオードＤＡのカソード端子とコンデンサＣＡの上
記一方の端子との相互接続点に接続され、レベルシフト
用電位ＶＡ１を入力する。また、第２のレベルシフト回
路４１ｃの基準電位端子は、入力端子Ｄに接続され、基
準電位Ｖｓｓを入力する。また、第２のレベルシフト回
路４１ｃの入力端子は、第１のレベルシフト回路４１ｂ
の出力端子が接続され、伝達信号ＶＣＴ１を入力する。
以上により、第２のレベルシフト回路４１ｃは、第１の
レベルシフト回路４１ｂが出力する伝達信号ＶＣＴ１を
基に、基準電位Ｖｓｓに応じてレベルシフトした伝達信
号ＶＣＴ２（第２の伝達信号）を出力する。

【００７５】以上に示すように、信号伝達回路４１は、
第１のレベルシフト回路４１ｂと第２のレベルシフト回
路４１ｃを具備することで、基準電位がＧＮＤである制
御信号ＣＴL２の変化に応じて、基準電位がＶｓｓであ
る伝達信号ＶＣＴ２を生成することができる。また、信
号増幅回路４２および出力素子であるＳＷ５の構成は図
３（ａ）に示した通りである。これにより、信号増幅回
路４２は、入力される伝達信号ＶＣＴ２を基に、ＳＷ５
を駆動可能な振幅まで増幅した駆動信号Ｖｇを出力す
る。次に、ＳＷ５は、出力端子Ｃより負荷２０に印加す
る電圧を出力する。

【００７６】図５は、図４に示した信号伝達回路４１の
回路構成を示すブロック図である。まず、第１のレベル
シフト回路４１ｂの回路構成について説明する。ｎｐｎ
トランジスタＱＡ１のベース端子は、制御信号ＣＴＬ２
を入力する入力端子Ａに抵抗ＲＡ１を介して接続され
る。また、ｎｐｎトランジスタＱＡ１のエミッタ端子
は、入力端子Ｂに接続され、基準電位ＧＮＤを入力す
る。また、ｎｐｎトランジスタＱＡ１のコレクタ端子
は、抵抗ＲＡ２と抵抗ＲＡ３の直列接続を介してレベル
シフト用電源回路４１ａがレベルシフト用電位を出力す
る出力線に接続される。この時、直列接続において抵抗
ＲＡ２はｎｐｎトランジスタＱＡ１のコレクタ端子に接
続され、抵抗ＲＡ３側よりレベルシフト用電位ＶＡ１を
入力する。また、第１のレベルシフト回路４１ｂは、抵
抗ＲＡ２と抵抗ＲＡ３の相互接続点より伝達信号ＶＣＴ
１を出力する。

【００７７】次に、第２のレベルシフト回路４１ｃの回
路構成について説明する。ｐｎｐトランジスタＱＡ２の
ベース端子は、上記の抵抗ＲＡ２と抵抗ＲＡ３の相互接
続点に接続され、伝達信号ＶＣＴ１を入力する。また、
ｐｎｐトランジスタＱＡ２のエミッタ端子は、レベルシ
フト用電源回路４１ａの出力線に接続され、レベルシフ
ト用電位ＶＡ１を入力する。また、ｐｎｐトランジスタ
ＱＡ２のコレクタ端子は、抵抗ＲＡ４と抵抗ＲＡ５の直
列接続を介して入力端子Ｄに接続される。この時、直列
接続において、抵抗ＲＡ４は、ｐｎｐトランジスタＱＡ
２のコレクタ端子に接続される。また、抵抗ＲＡ５は、
入力端子Ｄに接続され、基準電位Ｖｓｓを入力する。
尚、第２のレベルシフト回路４１ｃは、抵抗ＲＡ４と抵
抗ＲＡ５の相互接続点より伝達信号ＶＣＴ２を出力す
る。尚、図５に示すようにｐｎｐトランジスタＱＡ２の
ベース端子−エミッタ端子間の電位差をＶＱＡとする。

【００７８】次に、上述したプリドライブ回路３２−２
の動作を説明する。図６は、プリドライブ回路３２−２
への入力信号例と出力信号例を示す図である。図に示す
ように、基準電位がＧＮＤである制御信号ＣＴＬ２とし
て、パルスＶＡとパルスＶＢ（振幅は３〜５Ｖ）が、プ
リドライブ回路３２−２へ供給される。また、基準電位
ＶｓｓがＧＮＤ（０Ｖ）から−Ｖ１（−８０Ｖ）または
Ｖ２（８０Ｖ）まで変化してプリドライブ回路３２−２
へ供給される。

【００７９】ここで基準電位Ｖｓｓが図６に示す変化を
行う目的を説明する。上述した図１に示した表示装置に
おいて、維持放電期間に、共通電極Ｘと各表示ラインの
走査電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２，
−Ｖｓ／２）を交互に印加して維持放電を行う必要があ
る。このため、負荷２０の共通電極Ｘに対して正の電圧
（＋Ｖｓ／２）＝Ｖ２と負の電圧（−Ｖｓ／２）＝−Ｖ
１とを交互に印加する。すなわち、出力素子であるＳＷ
５の基準電位Ｖｓｓを−Ｖ１からＶ２まで変化させる。
一方、負荷２０の走査電極Ｙに対しても、正の電圧（＋
Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加す
るよう、出力素子ＳＷ５’やスキャンドライバ２２の基
準電圧を−Ｖ１からＶ２まで変化させる。

【００８０】このとき、ＳＷ５およびＳＷ５’それぞれ
に印加する基準電位Ｖｓｓ（−Ｖ１、Ｖ２）は、互いに
位相が反転するように印加する。つまり、ＳＷ５に正の
基準電位（Ｖ２）が印加されているときには、ＳＷ５’
には負の基準電位（−Ｖ１）を印加するようにする。こ
れにより、ＳＷ５およびＳＷ５’の出力は、共通電極Ｘ
と走査電極Ｙ間の電位差を、共通電極Ｘと走査電極Ｙ間
での維持放電が可能な電位差にすることができる。以上
の目的により基準電位Ｖｓｓが図６のタイミングで変化
させられる。

【００８１】次に、図６において、基準電位Ｖｓｓ以下
に示すＶＡ１、ＶＣＴ１、ＶＱＡ、ＶＣＴ２、Ｖｇの変
化を時刻ｔ１〜ｔ７まで順に説明する。まず、時刻ｔ１
でＶｓｓ＝０Ｖの時は、レベルシフト用電源回路４１ａ
のコンデンサＣＡには電圧Ｖｃｃの充電が完了してい
る。これにより、レベルシフト用電源回路４１ａが出力
するレベルシフト用電位ＶＡ１≒Ｖｃｃとなる。また、
ｎｐｎトランジスタＱＡ１は、制御信号ＣＴＬ２＝０Ｖ
なのでＯＦＦしたままである。以上により、第１のレベ
ルシフト回路４１ｂは、伝達信号ＶＣＴ１≒Ｖｃｃを出
力し続け、出力された伝達信号ＶＣＴ１は、ｐｎｐトラ
ンジスタＱＡ２のベース端子に入力される。

【００８２】この時、ｐｎｐトランジスタＱＡ２のベー
ス端子−エミッタ端子間の電位差ＶＱＡ≒０Ｖのままで
あり、ｐｎｐトランジスタＱＡ２はＯＦＦしている。ま
た、抵抗ＲＡ４および抵抗ＲＡ５を介してｐｎｐトラン
ジスタＱＡ２のコレクタ端子に接続される入力端子Ｄに
入力する基準電位Ｖｓｓの値も０Ｖである。以上によ
り、第２のシフトレジスタ４１ｃが出力する伝達信号Ｖ
ＣＴ２は０Ｖである。次に、信号増幅回路４２の基準端
子に基準電位Ｖｓｓが、入力端子に入力信号ＶＣＴ２が
共に０Ｖで入力される。これにより、信号増幅回路４２
は、駆動信号Ｖｇとして０Ｖを出力する。

【００８３】次に、時刻ｔ２でＶｓｓ＝−Ｖ１の時は、
コンデンサＣＡには電圧Ｖｃｃ＋Ｖ１が充電される。ま
た、レベルシフト用電源回路４１ａの出力は、レベルシ
フト用電位ＶＡ１≒Ｖｃｃのままである。また、ｎｐｎ
トランジスタＱＡ１は、制御信号ＣＴＬ２＝０Ｖなので
ＯＦＦしたままである。以上により、第１のレベルシフ
ト回路４１ｂは、伝達信号ＶＣＴ１≒Ｖｃｃを出力し続
け、出力された伝達信号ＶＣＴ１は、ｐｎｐトランジス
タＱＡ２のベース端子に入力される。

【００８４】この時、ｐｎｐトランジスタＱＡ２のベー
ス端子−エミッタ端子間の電位差ＶＱＡ≒０Ｖのままで
あり、ｐｎｐトランジスタＱＡ２はＯＦＦしている。ま
た、抵抗ＲＡ４および抵抗ＲＡ５を介してｐｎｐトラン
ジスタＱＡ２のコレクタ端子に接続される入力端子Ｄに
入力する基準電位Ｖｓｓの値が−Ｖ１に変化している。
以上により、第２のシフトレジスタ４１ｃが出力する伝
達信号ＶＣＴ２は、基準電位Ｖｓｓに応じて−Ｖ１に低
下する。これにより、信号増幅回路４２において、基準
端子には基準電位Ｖｓｓ＝−Ｖ１が、入力端子には入力
信号ＶＣＴ２＝−Ｖ１が同じ電位で入力される。これに
より、信号増幅回路４２は、駆動信号Ｖｇとして電位−
Ｖ１を出力する。

【００８５】次に、時刻ｔ３で、ＣＴＬ２がパルスＶＡ
により立ち上がると、第１のレベルシフト回路４１ｂに
おいて、抵抗ＲＡ１を介してｐｎｐトランジスタＱＡ１
のベース端子へパルスＶＡが入力された期間、ｐｎｐト
ランジスタＱＡ１がＯＮする。これにより、直列接続さ
れている抵抗ＲＡ２と抵抗ＲＡ３の抵抗値比によりレベ
ルシフト用電位ＶＡ１とＧＮＤの電位差（≒Ｖｃｃ）が
分圧される。つまり、分圧された分だけ第１のレベルシ
フト回路４１ｂが出力する伝達信号ＶＣＴ１の電圧が降
下して、図６に示すパルスＶＡ−１を形成する。尚、パ
ルスＶＡが終了する（ＣＴＬ２が０Ｖになる）とＰＮＰ
トランジスタＱＡ１はＯＦＦする。これにより、第１の
レベルシフト回路４１ｂが出力する伝達信号ＶＣＴ１の
電位はＶｃｃに戻り、パルスＶＡ−１が終了する。

【００８６】次に、第２のレベルシフト回路４１ｃにお
いて、上述したパルスＶＡ−１の期間は、伝達信号ＶＣ
Ｔ１の電圧が降下した分だけｐｎｐトランジスタＱＡ２
のベース端子−エミッタ端子間に電位差ＶＱＡが生じパ
ルスＶＡ−２を形成する。この電位差ＶＱＡによりｎｐ
ｎトランジスタＱＡ２がパルスＶＡ−２の期間ＯＮす
る。これにより、直列接続される抵抗ＲＡ４および抵抗
ＲＡ５の抵抗値比により、レベルシフト用電位ＶＡ１が
抵抗ＲＡ４側より供給する電位Ｖｃｃから、基準電位Ｖ
ｓｓが抵抗ＲＡ５側より供給する電位−Ｖ１までの電位
差Ｖｃｃ＋Ｖ１が分圧される。これにより、第２のシフ
トレジスタ４１ｃが出力する伝達信号ＶＣＴ２は、基準
電位Ｖｓｓ＝−Ｖ１より抵抗ＲＡ５に分圧された電位の
分高いパルスＶＡ−３を形成する。これにより、信号増
幅回路４２は、伝達信号ＶＣＴ２のパルスＶＡ−３の電
位と、基準端子に入力される基準電位Ｖｓｓの電位−Ｖ
１の電位差を増幅した駆動信号Ｖｇとして図６に示すよ
うなパルスＶＡ’を出力する。

【００８７】次に、時刻ｔ４で、基準電位Ｖｓｓが０Ｖ
に戻った場合は、レベルシフト用電源回路４１ａは、コ
ンデンサＣＡに充電されたＶｃｃ＋Ｖ１の電位を、レベ
ルシフト用電位ＶＡ１として出力する。また、ｎｐｎト
ランジスタＱＡ１は、制御信号ＣＴＬ２＝０ＶなのでＯ
ＦＦしたままである。このため、第１のレベルシフト回
路４１ｂが出力する伝達信号ＶＣＴ１は、ＶＡ１と同じ
電位Ｖｃｃ＋Ｖ１まで上昇する。この第１のレベルシフ
ト回路４１ｂが出力した伝達信号ＶＣＴ１は、ｐｎｐト
ランジスタＱＡ２のベース端子に入力される。

【００８８】この時、ｐｎｐトランジスタＱＡ２のベー
ス端子−エミッタ端子間の電位差ＶＱＡ≒０Ｖのままで
あり、ｐｎｐトランジスタＱＡ２はＯＦＦしている。ま
た、抵抗ＲＡ４および抵抗ＲＡ５を介してｐｎｐトラン
ジスタＱＡ２のコレクタ端子に接続される入力端子Ｄに
入力する基準電位Ｖｓｓの値が０Ｖに変化している。以
上により、第２のシフトレジスタ４１ｃが出力する伝達
信号ＶＣＴ２は、基準電位Ｖｓｓに応じて０Ｖに上昇す
る。これにより、信号増幅回路４２が出力する駆動信号
Ｖｇも０Ｖに上昇する。

【００８９】次に、時刻ｔ５で、基準電位ＶｓｓがＶ２
に上昇した場合は、レベルシフト用電源回路４１ａは、
コンデンサＣＡにＶｃｃ＋Ｖ１＋Ｖ２の電位を充電する
ので、レベルシフト用電位ＶＡ１≒Ｖｃｃ＋Ｖ１＋Ｖ２
の電圧を出力する。また、ｎｐｎトランジスタＱＡ１
は、制御信号ＣＴＬ２＝０ＶなのでＯＦＦしたままであ
る。このため、第１のレベルシフト回路４１ｂが出力す
る伝達信号ＶＣＴ１は、ＶＡ１と同じ電位Ｖｃｃ＋Ｖ１
＋Ｖ２まで上昇する。この第１のレベルシフト回路４１
ｂが出力した伝達信号ＶＣＴ１は、ｐｎｐトランジスタ
ＱＡ２のベース端子に入力される。

【００９０】この時、ｐｎｐトランジスタＱＡ２のベー
ス端子−エミッタ端子間の電位差ＶＱＡ≒０Ｖのままで
あり、ｐｎｐトランジスタＱＡ２はＯＦＦしている。ま
た、抵抗ＲＡ４および抵抗ＲＡ５を介してｐｎｐトラン
ジスタＱＡ２のコレクタ端子に接続される入力端子Ｄに
入力する基準電位Ｖｓｓの値がＶ２に変化している。以
上により、第２のシフトレジスタ４１ｃが出力する伝達
信号ＶＣＴ２は、基準電位Ｖｓｓに応じてＶ２に上昇す
る。これにより、信号増幅回路４２において、基準端子
には基準電位Ｖｓｓ＝Ｖ２が、入力端子には入力信号Ｖ
ＣＴ２＝Ｖ２が同じ電位で入力される。これにより、信
号増幅回路４２は、駆動信号Ｖｇとして電位Ｖ２を出力
する。

【００９１】次に、時刻ｔ６で、ＣＴＬ２がパルスＶＢ
により立ち上がると、第１のレベルシフト回路４１ｂに
おいて、抵抗ＲＡ１を介してｐｎｐトランジスタＱＡ１
へパルスＶＢが入力された期間、ｐｎｐトランジスタＱ
Ａ１がＯＮする。これにより、直列接続されている抵抗
ＲＡ２と抵抗ＲＡ３の抵抗値比によりレベルシフト用電
位ＶＡ１とＧＮＤの電位差（≒Ｖｃｃ＋Ｖ１＋Ｖ２）が
分圧される。つまり、分圧された分だけ第１のレベルシ
フト回路４１ｂが出力する伝達信号ＶＣＴ１の電圧が降
下して、パルスＶＢ−１を形成する。尚、パルスＶＢが
終了する（ＣＴＬ２が０Ｖになる）とＰＮＰトランジス
タＱＡ１はＯＦＦする。これにより、第１のレベルシフ
ト回路４１ｂが出力する伝達信号ＶＣＴ１の電位はＶｃ
ｃ＋Ｖ１＋Ｖ２に戻り、パルスＶＢ−１が終了する。

【００９２】次に、第２のレベルシフト回路４１ｃにお
いて、上述したパルスＶＢ−１の期間は、伝達信号ＶＣ
Ｔ１の電圧が降下した分だけｐｎｐトランジスタＱＡ２
のベース端子−エミッタ端子間に電位差ＶＱＡが生じパ
ルスＶＢ−２を形成する。この電位差ＶＱＡによりｎｐ
ｎトランジスタＱＡ２がパルスＶＡ−２の期間ＯＮす
る。これにより、直列接続される抵抗ＲＡ４および抵抗
ＲＡ５の抵抗値比により、レベルシフト用電位ＶＡ１が
抵抗ＲＡ４側より供給する電位Ｖｃｃ＋Ｖ１＋Ｖ２か
ら、基準電位Ｖｓｓが抵抗ＲＡ５側より供給する電位Ｖ
２までの電位差Ｖｃｃ＋Ｖ１が分圧される。これによ
り、第２のシフトレジスタ４１ｃが出力する伝達信号Ｖ
ＣＴ２は、基準電位Ｖｓｓ＝Ｖ２より抵抗ＲＡ５にかか
る電圧の分だけ電位の高いパルスＶＢ−３となる。これ
により、信号増幅回路４２は、伝達信号ＶＣＴ２のパル
スＶＢ−３の電位と、基準端子に入力される基準電位Ｖ
ｓｓの電位Ｖ２の電位差を増幅した駆動信号Ｖｇとして
図６に示すようなパルスＶＢ’を出力する。

【００９３】次に、時刻ｔ７で、基準電位Ｖｓｓが０Ｖ
に戻った場合は、レベルシフト用電源回路４１ａのコン
デンサＣＡにおける充電はＶｃｃ＋Ｖ１の電位となる。
これにより、レベルシフト用電源回路４１ａは、レベル
シフト用電位ＶＡ１としてＶｃｃ＋Ｖ１を出力する。ま
た、ｎｐｎトランジスタＱＡ１は、制御信号ＣＴＬ２＝
０ＶなのでＯＦＦしたままである。このため、第１のレ
ベルシフト回路４１ｂが出力する伝達信号ＶＣＴ１は、
電位Ｖｃｃ＋Ｖ１に下降する。この第１のレベルシフト
回路４１ｂが出力した伝達信号ＶＣＴ１は、ｐｎｐトラ
ンジスタＱＡ２のベース端子に入力される。

【００９４】この時、ｐｎｐトランジスタＱＡ２のベー
ス端子−エミッタ端子間の電位差ＶＱＡ≒０Ｖのままで
あり、ｐｎｐトランジスタＱＡ２はＯＦＦしている。ま
た、抵抗ＲＡ４および抵抗ＲＡ５を介してｐｎｐトラン
ジスタＱＡ２のコレクタ端子に接続される入力端子Ｄに
入力する基準電位Ｖｓｓの値が０Ｖに変化している。以
上により、第２のシフトレジスタ４１ｃが出力する伝達
信号ＶＣＴ２は、基準電位Ｖｓｓに応じて０Ｖに下降す
る。これにより、信号増幅回路４２が出力する駆動信号
Ｖｇも０Ｖに下降する。

【００９５】尚、上述したレベルシフト用電源回路４１
ａは、レベルシフト用スイッチとしてダイオードＤＡを
用い、レベルシフト用コンデンサとしてコンデンサＣＡ
を用いた構成を示したがこの限りではなく、図６に示す
ような基準電位Ｖｓｓの変化に応じてレベルシフト用電
位ＶＡ１を出力する回路であればよい。

【００９６】以上に説明したように、図１に示した表示
装置において、本発明の実施形態であるプリドライブ回
路を用いることにより、制御駆動回路３１から入力され
る入力信号ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＣＴＬ４の
基準電位と、出力素子ＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ
５’を駆動する際の基準電位ＯＵＴＢ，ＯＵＴＢ’とが
異なる場合でも、安定に動作させることができる。ま
た、例えばリセット期間において、出力素子側の基準電
位ＯＵＴＢ，ＯＵＴＢ’が高電圧になった場合でも、Ｓ
Ｗ４およびＳＷ４’をアクティブ状態にすることができ
るので、表示装置（ＰＤＰ装置）にとって適切なリセッ
ト電圧を安定して供給することができる。

【００９７】図７は、プリドライブ回路３２−２の他の
構成例を示すブロック図である。図７に示すプリドライ
ブ回路３２−２は、上記図３（ａ）に示したプリドライ
ブ回路に位相調整回路４９をさらに設けたものである。

【００９８】図７において、位相調整回路４９は、駆動
制御回路３１から供給される制御信号がプリドライブ回
路３２−２を介して出力素子に供給される際の位相の遅
延を各プリドライブ回路３２−１〜３２−４間で調整す
るための回路である。すなわち、駆動制御回路３１から
供給される制御信号が、信号伝達回路４１により基準電
位が変換されたり、信号増幅回路４２により増幅された
りする際に、上記信号伝達回路４１および信号増幅回路
４２を構成する素子のばらつきにより、プリドライブ回
路から出力される信号には位相の遅延が発生する。上記
位相調整回路４９は、この信号伝達回路４１および信号
増幅回路４２により発生した位相の遅延を各プリドライ
ブ回路３２−１〜３２−４の間で調整し、位相をあわせ
て各出力素子に制御信号を供給する。

【００９９】上記位相調整回路４９は、例えば、コンデ
ンサと抵抗からなる時定数調整回路により構成すること
ができ、上記コンデンサの容量値や上記抵抗の抵抗値を
調整することで位相の遅延を調整することができる。ま
た、位相調整回路４９の基準電位は入力端子Ｂより供給
されるＧＮＤ（０Ｖ）である。

【０１００】図８は、位相調整回路４９の構成例を示す
図である。図８において、Ｉｉｎは位相調整回路４９の
入力端子であり、Ｉｏｕｔは位相調整回路４９の出力端
子である。

【０１０１】図８（ａ）に示す位相調整回路４９は、入
力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された可
変抵抗Ｒ１１と、上記出力端子Ｉｏｕｔと上記可変抵抗
Ｒ１１の端子との相互接続点とＧＮＤとの間に接続され
たコンデンサＣ１１により構成される。そして、上記可
変抵抗Ｒ１１の抵抗値を変化させることにより、位相の
遅延時間を調整する。

【０１０２】図８（ｂ）に示す位相調整回路４９は、入
力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された抵
抗Ｒ１２と、上記出力端子Ｉｏｕｔと上記抵抗Ｒ１２の
端子との相互接続点とＧＮＤとの間に接続された可変容
量Ｃ１２により構成される。そして、上記可変容量Ｃ１
２の容量値を変化させることにより、位相の遅延時間を
調整する。

【０１０３】図８（ｃ）に示す位相調整回路４９は、入
力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された電
気的に抵抗値を変えることができる電子ボリュームＲ１
３と、上記出力端子Ｉｏｕｔと上記電子ボリュームＲ１
３の端子との相互接続点とＧＮＤとの間に接続されたコ
ンデンサＣ１３により構成される。また、上記電子ボリ
ュームＲ１３を調整するための抵抗制御信号が外部から
入力され、上記電子ボリュームＲ１３に供給される。そ
して、上記抵抗制御信号により上記電子ボリュームＲ１
３の抵抗値を変化させることで、位相の遅延時間を調整
する。

【０１０４】このようにプリドライブ回路内に位相調整
回路４９を設けることで、信号伝達回路４１および信号
増幅回路４２を構成する素子等のばらつきによる位相の
遅延を調整することができ、出力素子の動作の安定化を
図ることができる。なお、図７に示すプリドライブ回路
３２−２においては、信号伝達回路４１の前段に位相調
整回路４９を設けたが、位相調整回路４９は信号伝達回
路４１の後段に設けるようにしても良い。但しその場合
は、位相調整回路４９の基準電位はＶｓｓとなる。

【０１０５】図９は、第１の実施形態による交流駆動型
ＰＤＰの駆動装置の他の構成例を示す図である。図９に
示す駆動装置は、上記図１４に示した駆動装置に対し
て、本実施形態によるプリドライブ回路を設けたもので
ある。なお、この図９において、図１４に示した部分と
同一の部分には同一の符号を付し、重複する説明は省略
する。

【０１０６】図９において、３２−１〜３２−８はプリ
ドライブ回路であり、上記駆動制御回路３１'からそれ
ぞれ供給される制御信号を、スイッチＳＷ４、ＳＷ５、
ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４の
基準電位にあわせた制御信号にそれぞれ電圧レベルを変
換し供給する。すなわち、図１に示したプリドライブ回
路と同様に、駆動制御回路３１'からそれぞれ供給され
る制御信号の基準電位を、駆動制御回路３１'の基準電
位がＧＮＤから出力素子の基準電位Ｖｓｓに変換して出
力素子に供給する。この図９に示す駆動装置において
は、スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'および
トランジスタＴｒ１〜Ｔｒ４の基準電位が駆動動作にお
いて変化するので、プリドライブ回路３２−１〜３２−
８をそれぞれ設けている。

【０１０７】このように、駆動動作において基準電位が
変化するスイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'お
よびトランジスタＴｒ１〜Ｔｒ４のそれぞれに対してプ
リドライブ回路３２−１〜３２−８を設けることで、基
準電位にあった制御信号がスイッチＳＷ４、ＳＷ５、Ｓ
Ｗ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４のそ
れぞれに供給されるので、各出力素子を安定して動作さ
せることができる。なお、図９に示すプリドライブ回路
３２−１〜３２−８には、上述した何れのプリドライブ
回路を用いることができる。

【０１０８】以上、詳しく説明したように本実施形態に
よれば、プリドライブ回路内の信号伝達回路４１によ
り、駆動制御回路３１から供給される制御信号の基準電
位がＧＮＤを出力素子（スイッチＳＷ４、ＳＷ５、ＳＷ
４、ＳＷ５、トランジスタＴｒ１〜Ｔｒ４等）の基準電
位Ｖｓｓに変換し、信号増幅回路４２にて増幅した後、
出力素子に供給する。

【０１０９】これにより、駆動制御回路３１および制御
信号の基準電位と出力素子の基準電位が異なっていたと
しても、基準電位を絶縁して制御信号を出力素子に伝達
することができるので、出力素子の電圧変動等が発生し
たとしても、その影響が駆動制御回路３１に及ぶことを
防止することができる。したがって、プラズマディスプ
レイ装置を安定して駆動させることができ、プラズマデ
ィスプレイ装置の信頼性を向上させることができる。

【０１１０】また、例えば、プリドライブ回路内に位相
調整回路４９を設けるようにした場合には、制御信号を
出力素子の基準電位に変換する際に、信号伝達回路４
１、信号増幅回路４２等により発生する位相の遅延を調
整することができるので、各出力素子の動作タイミング
を同期させることができ、プラズマディスプレイ装置を
安定して駆動することができる。

【０１１１】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。図１０は、第２の実施形態
による交流駆動型ＰＤＰの駆動装置の構成例を示す図で
ある。なお、この図１０に示す本実施形態の駆動装置
は、例えば図１２、図１３に全体構成および１画素を構
成する１つのセルの構成を示した交流駆動型ＰＤＰ装置
に適用することが可能である。また、この図１０におい
て、図１に示した部分と同一の部分には同一の符号を付
し、重複する説明は省略する。

【０１１２】第２の実施形態による駆動装置は、第１の
実施形態による駆動装置では各出力素子に対してそれぞ
れプリドライブ回路を設けていたものを、共通電極Ｘ側
および走査電極Ｙ側にそれぞれ１つのプリドライブ回路
を設けて、プリドライブ回路内で各出力素子に対する制
御信号の変換、生成等を行い、各出力素子に供給するよ
うにしたものである。

【０１１３】図１０において、５１は駆動制御回路であ
り、５２および５２'はプリドライブ回路であり、駆動
制御回路５１からプリドライブ回路５２、５２'にはそ
れぞれ１つの制御信号が供給される。なお、この制御信
号は、各プリドライブ回路５２、５２'の後段に接続さ
れるすべての出力素子（スイッチＳＷ４、ＳＷ５、ＳＷ
４'、ＳＷ５'）を制御するための制御信号である。

【０１１４】上記プリドライブ回路５２は、１つの信号
伝達回路５３、１つの信号変換回路５４および出力素子
の数（図１０に示す共通電極Ｘ側では２つ）の信号増幅
回路５５−１、５５−２を備えている。上記信号伝達回
路５３は、駆動制御回路５１から供給される制御信号の
基準電位を出力素子の基準電位に変換し出力する回路で
ある。すなわち、上記信号伝達回路５３は、駆動制御回
路５１から供給される上記駆動制御回路５１の基準電位
（例えば、ＧＮＤ）を基準とした制御信号を、プリドラ
イブ回路５２の後段に接続された出力素子の基準電位Ｖ
ｓｓにあわせて制御信号の電圧レベルを変換する。この
信号伝達回路５３は、図４、図５に示した回路を用いて
構成することができる。

【０１１５】上記信号変換回路５４は、上記信号伝達回
路５３により出力素子の基準電位に電圧レベルが変換さ
れた制御信号に基づいて、プリドライブ回路５２の後段
に接続されたそれぞれの出力素子に対する制御信号を生
成するとともに、適切なタイミングで信号増幅回路５５
−１、５５−２に供給する。すなわち、上記信号変換回
路５４は、上記信号伝達回路５３により出力素子の基準
電位に電圧レベルが変換された制御信号に基づいて、後
段に接続されたスイッチＳＷ４、ＳＷ５に対する２つの
制御信号を生成し、信号増幅回路５５−１、５５−２に
それぞれ供給する。

【０１１６】上記信号増幅回路５５−１、５５−２は、
上記信号変換回路５４により分離され供給される制御信
号を、出力素子の駆動レベルに増幅し、出力素子である
スイッチＳＷ４、ＳＷ５に供給する。走査電極Ｙ側のプ
リドライブ回路５２'は、上述した共通電極Ｘ側の上記
プリドライブ回路５２と同じ構成であるので、説明は省
略する。

【０１１７】図１１は、第２の実施形態による交流駆動
型ＰＤＰの駆動装置の他の構成例を示す図である。な
お、この図１１において、図９および図１４に示した部
分と同一の部分には同一の符号を付し、重複する説明は
省略する。

【０１１８】図１１に示す駆動装置は、電源回収回路２
１、２１'を備えた駆動装置に図１０に示した駆動装置
と同様に、共通電極Ｘ側および走査電極Ｙ側にそれぞれ
１つのプリドライブ回路を設けて、プリドライブ回路内
で各出力素子に対する制御信号の変換、生成等を行い、
各出力素子に供給するようにしたものである。

【０１１９】図１１において、５６は駆動制御回路であ
り、５７および５７'はプリドライブ回路であり、図１
０に示した駆動制御回路５１およびプリドライブ回路５
２、５２'と同じ機能を有する。

【０１２０】上記プリドライブ回路５７は、１つの信号
伝達回路５８、１つの信号変換回路５９および出力素子
の数（図１１に示す共通電極Ｘ側では４つ）の信号増幅
回路６０−１、６０−２、６０−３、６０−４を備えて
いる。上記信号伝達回路５８は、図１０に示した信号伝
達回路５３と同様に、駆動制御回路５６から供給される
制御信号の基準電位を出力素子の基準電位に変換し信号
変換回路５９に出力する回路である。

【０１２１】また、信号変換回路５９は、図１０に示し
た信号変換回路５４と同様に、上記信号伝達回路５８に
より出力素子の基準電位に電圧レベルが変換された制御
信号に基づいて、プリドライブ回路５７の後段に接続さ
れたそれぞれの出力素子に対する制御信号を生成すると
ともに、適切なタイミングで信号増幅回路６０−１〜６
０−４に供給する。すなわち、上記信号変換回路５９
は、上記信号伝達回路５８により出力素子の基準電位に
電圧レベルが変換された制御信号に基づいて、後段に接
続されたスイッチＳＷ４、ＳＷ５およびトランジスタＴ
ｒ１、Ｔｒ２のそれぞれに対する４つの制御信号を生成
し、信号増幅回路６０−１〜６０−４にそれぞれ供給す
る。

【０１２２】上記信号増幅回路６０−１〜６０−４は、
上記信号変換回路５９により分離され、それぞれ供給さ
れる制御信号を、出力素子の駆動レベルに増幅し、出力
素子であるスイッチＳＷ４、ＳＷ５およびトランジスタ
Ｔｒ１、Ｔｒ２にそれぞれ供給する。なお、走査電極Ｙ
側のプリドライブ回路５７'についても、上述したプリ
ドライブ回路５７と同じ構成である。

【０１２３】以上、説明したように第２の実施形態によ
れば、共通電極Ｘ側および走査電極Ｙ側のそれぞれに１
つのプリドライブ回路を設け、プリドライブ回路内の信
号伝達回路の後段に接続された信号変換回路により、プ
リドライブ回路に接続されたそれぞれの出力素子に対す
る制御信号に供給された制御信号を分離し出力素子に供
給する。

【０１２４】これにより、出力素子毎にプリドライブ回
路を設けたときよりも、少ない信号伝達回路の数で制御
信号の基準電位と出力素子の基準電位とを絶縁して制御
信号を出力素子に伝達することができる。したがって、
僅かな回路を追加するだけで、プラズマディスプレイ装
置を安定して駆動させることができ、プラズマディスプ
レイ装置の信頼性を向上させることができる。

【０１２５】以上、この発明の実施形態について図面を
参照して詳述してきたが、具体的な構成はこの実施形態
に限られるものではなく、この発明の要旨を逸脱しない
範囲の設計等も含まれる。本発明の実施形態は、例えば
以下に示すような種々の適用が可能である。 （付記１）入力信号の第１の基準電位に対して、異なる
第２の基準電位を有する出力素子を駆動するプリドライ
ブ回路であって、前記第１の基準電位である入力信号を
前記第２の基準電位に応じた信号に変換して前記出力素
子へ伝達する信号伝達回路を具備することを特徴とする
プリドライブ回路。

【０１２６】（付記２）前記信号伝達回路は、所定の電
源電圧および前記第２の基準電位を基に、レベルシフト
用電位を供給するレベルシフト用電源回路と、入力信号
を基に、前記レベルシフト用電源回路が出力する前記レ
ベルシフト用電位に応じた第１の伝達信号を出力する第
１のレベルシフト回路と、前記第１のレベルシフト回路
が出力する第１の伝達信号を基に、前記第２の基準電位
に応じた第２の伝達信号を出力する第２のレベルシフト
回路とを具備することを特徴とする付記１に記載のプリ
ドライブ回路。

【０１２７】（付記３）前記レベルシフト用電源回路
は、前記所定の電源電圧を供給する定電圧源に接続され
る第１の端子と、前記第１のレベルシフト回路および前
記第２のレベルシフト回路が備える電位供給端子に接続
される第２の端子とを備えるレベルシフト用スイッチ
と、前記レベルシフト用スイッチと前記第１のレベルシ
フト回路および前記第２のレベルシフト回路が備える前
記電位供給端子との相互接続点に一方の端子が接続さ
れ、前記第２の基準電位を供給する基準電位線に他方の
端子が接続されるレベルシフト用コンデンサとを具備す
ることを特徴とする付記１に記載のプリドライブ回路。

【０１２８】（付記４）前記レベルシフト用電源回路
は、前記所定の電源電圧を供給する定電圧源に接続され
る第１の端子と、前記第１のレベルシフト回路および前
記第２のレベルシフト回路が備える電位供給端子に接続
される第２の端子とを備えるレベルシフト用スイッチ
と、前記レベルシフト用スイッチと前記第１のレベルシ
フト回路および前記第２のレベルシフト回路が備える前
記電位供給端子との相互接続点に一方の端子が接続さ
れ、前記第２の基準電位を供給する基準電位線に他方の
端子が接続されるレベルシフト用コンデンサとを具備す
ることを特徴とする付記２に記載のプリドライブ回路。

【０１２９】（付記５）前記レベルシフト用スイッチ
は、前記第１の端子がアノード端子であり、前記第２の
端子がカソード端子であるダイオードであることを特徴
とする付記３に記載のプリドライブ回路。 （付記６）前記第１の基準電位は０Ｖであり、前記第２
の基準電位は、前記出力素子の基準電位であって、２値
以上の電圧値に変化することを特徴とする付記１に記載
のプリドライブ回路。 （付記７）前記第１の基準電位は０Ｖであり、前記第２
の基準電位は、前記出力素子の基準電位であって、２値
以上の電圧値に変化することを特徴とする付記２に記載
のプリドライブ回路。 （付記８）前記第１の基準電位は０Ｖであり、前記第２
の基準電位は、前記出力素子の基準電位であって、２値
以上の電圧値に変化することを特徴とする付記３に記載
のプリドライブ回路。

【０１３０】（付記９）前記第２の基準電位は負電圧と
正電圧の両方の値を有する交流電圧であることを特徴と
する付記１に記載のプリドライブ回路。 （付記１０）前記第２の基準電位は負電圧と正電圧の両
方の値を有する交流電圧であることを特徴とする付記２
に記載のプリドライブ回路。 （付記１１）前記第２の基準電位は負電圧と正電圧の両
方の値を有する交流電圧であることを特徴とする付記３
に記載のプリドライブ回路。

【０１３１】（付記１２）前記レベルシフト用スイッチ
は、前記レベルシフト用電位が前記所定の電源電圧以下
の場合にオンすることで前記レベルシフト用コンデンサ
を充電し、前記レベルシフト用電位が前記所定の電源電
圧以上である場合にオフすることで前記レベルシフト用
コンデンサに充電された電圧を維持することを特徴とす
る付記３に記載のプリドライブ回路。 （付記１３）前記レベルシフト用スイッチは、前記レベ
ルシフト用電位が前記所定の電源電圧以下の場合にオン
することで前記レベルシフト用コンデンサを充電し、前
記レベルシフト用電位が前記所定の電源電圧以上である
場合にオフすることで前記レベルシフト用コンデンサに
充電された電圧を維持することを特徴とする付記４に記
載のプリドライブ回路。

【０１３２】（付記１４）入力信号の第１の基準電位に
対して、異なる第２の基準電位を有する出力素子と、前
記第１の基準電位である入力信号を前記第２の基準電位
に応じた信号に変換して前記出力素子へ伝達する信号伝
達回路とを具備することを特徴とするドライブ回路。 （付記１５）前記信号伝達回路は、所定の電源電圧およ
び前記第２の基準電位を基に、レベルシフト用電位を供
給するレベルシフト用電源回路と、前記入力信号を基
に、前記レベルシフト用電源回路が出力する前記レベル
シフト用電位に応じた第１の伝達信号を出力する第１の
レベルシフト回路と、前記第１のレベルシフト回路が出
力する第１の伝達信号を基に、前記第２の基準電位に応
じた第２の伝達信号を出力する第２のレベルシフト回路
とを具備することを特徴とする付記１４に記載のドライ
ブ回路。 （付記１６） 電極へ電圧を供給する出力素子と、前記
出力素子の基準電位と、前記出力素子へ伝達したい伝達
信号の基準電位が異なる場合に、前記伝達信号を基に、
前記出力素子の基準電位に応じた信号を出力するプリド
ライブ回路とを具備することを特徴とするドライブ回
路。

【０１３３】（付記１７）表示セル中において電圧を印
加して放電を行うために設けられた複数の電極と、前記
複数の電極別に変化する電圧を供給する複数の出力素子
と、前記出力素子を制御するための制御信号を出力する
駆動制御回路と、前記制御信号の第１の基準電位と前記
出力素子の第２の基準電位とが異なる場合に、前記駆動
制御回路が出力する前記制御信号を基に、前記第2の基
準電位に応じた伝達信号を前記出力素子へ出力する複数
のプリドライブ回路とを具備することを特徴とする表示
装置。 （付記１８）前記表示セルから構成される表示パネル
は、略平行に配置された第1の電極および第２の電極
と、前記第１の電極および前記第２の電極に略直行して
配置されたアドレス電極とを、放電領域を挟んで対向さ
せて構成され、前記出力素子は、前記第１の電極と、前
記第２の電極と、前記アドレス電極とを駆動することを
特徴とする付記１７に記載の表示装置。

【０１３４】

【発明の効果】以上に説明したように、本発明によるプ
リドライブ回路においては、入力信号の第１の基準電位
に対して、異なる第２の基準電位を有する出力素子を駆
動するプリドライブ回路であって、第１の基準電位であ
る入力信号を第２の基準電位に応じた信号に変換して出
力素子へ伝達する信号伝達回路を具備するので、入力信
号の基準電位と、駆動する対象である出力素子の基準電
位とが異なる場合でも、信号伝達回路で処理すること
で、出力素子の基準電位である第２の基準電位に応じた
信号を出力することができる。

【０１３５】これにより、本発明のプリドライブ回路を
用いることで、入力信号の基準電位と出力素子側の基準
電位が異なる場合でも、入力信号を安定して出力素子へ
伝達することができる。すなわち、入力信号が基準電位
０Ｖの３〜５Ｖ振幅であって、出力素子側に発生する基
準電位が高電圧となった場合でも、出力素子を駆動する
ための入力信号を安定に伝達することができる。

【０１３６】また、本発明によるドライブ回路において
は、入力信号の第１の基準電位に対して、異なる第２の
基準電位を有する出力素子と、第１の基準電位である入
力信号を第２の基準電位に応じた信号に変換して出力素
子へ伝達する信号伝達回路とを具備するので、入力信号
の基準電位と、駆動する対象である出力素子の基準電位
とが異なる場合でも、信号伝達回路で処理することで、
出力素子の基準電位である第２の基準電位に応じた信号
を出力することができる。また、本発明の表示装置にお
いては、上述したプリドライブ回路で構成される駆動回
路の入力信号と出力素子側の基準電位が異なる場合で
も、駆動回路を安定に動作させることができる。これに
より、表示装置の駆動電圧を適切に設定することがで
き、画質の向上を図ることができる。

【図面の簡単な説明】

【図１】第１の実施形態による交流駆動型ＰＤＰの駆動
装置の構成例を示す図である。

【図２】図１に示した交流駆動型ＰＤＰの駆動装置の動
作を説明するための概念図である。

【図３】本発明の第１の実施形態におけるプリドライブ
回路の概略構成を示すブロック図である。

【図４】図３（ａ）の信号伝達回路４１の概略構成を示
すブロック図である。

【図５】図４に示した信号伝達回路４１の回路構成を示
すブロック図である。

【図６】プリドライブ回路３２−２への入力信号例と出
力信号例を示す図である。

【図７】プリドライブ回路３２−２の他の構成例を示す
ブロック図である。

【図８】位相調整回路４９の構成例を示す図である。

【図９】第１の実施形態による交流駆動型ＰＤＰの駆動
装置において他の構成例を示す図である。

【図１０】第２の実施形態による交流駆動型ＰＤＰの駆
動装置の構成例を示す図である。

【図１１】第２の実施形態による交流駆動型ＰＤＰの駆
動装置の他の構成例を示す図である。

【図１２】従来の交流駆動型ＰＤＰ装置の全体構成を示
す図である。

【図１３】従来の交流駆動型ＰＤＰ装置における１画素
である第ｉ行第ｊ列のセルＣijの断面構成を示す図であ
る。

【図１４】従来の交流駆動型ＰＤＰ装置の駆動装置の回
路構成例を示す図である。

【図１５】図１４のように構成した交流駆動型ＰＤＰ装
置の駆動装置による駆動波形を示すタイムチャートであ
る。

【符号の説明】

１ 交流駆動型ＰＤＰ ２０ 負荷 ３１ 駆動制御回路 ３２−１〜３２−８ プリドライブ回路 ４１ 信号伝達回路 ４１ａ レベルシフト用電源回路 ４１ｂ 第１のレベルシフト回路 ４１ｃ 第２のレベルシフト回路 ４２ 信号増幅回路 ４９ 位相調整回路 ＤＡ ダイオード（レベルシフト用スイッチ） ＣＡ コンデンサ（レベルシフト用コンデンサ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/28 Ｈ (72)発明者 岸 智勝 神奈川県川崎市高津区坂戸３丁目２番１号 富士通日立プラズマディスプレイ株式会 社内 (72)発明者 冨尾 重寿 神奈川県川崎市高津区坂戸３丁目２番１号 富士通日立プラズマディスプレイ株式会 社内 (72)発明者 坂本 哲也 神奈川県川崎市高津区坂戸３丁目２番１号 富士通日立プラズマディスプレイ株式会 社内 Ｆターム(参考） 5C080 AA05 BB05 CC03 DD09 DD19 EE29 EE30 FF12 HH02 HH04 HH05 HH06 JJ02 JJ03 JJ04 5J055 AX11 BX16 CX29 DX09 DX13 DX14 DX22 EY01 EY02 EY10 EY12 EY17 EY21 EZ00 EZ05 EZ20 EZ51 GX01 GX02 GX04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号の第１の基準電位に対して、異
   なる第２の基準電位を有する出力素子を駆動するプリド
   ライブ回路であって、 前記第１の基準電位である入力信号を前記第２の基準電
   位に応じた信号に変換して前記出力素子へ伝達する信号
   伝達回路を具備することを特徴とするプリドライブ回
   路。
2. 【請求項２】 前記信号伝達回路は、 所定の電源電圧および前記第２の基準電位を基に、レベ
   ルシフト用電位を出力するレベルシフト用電源回路と、 前記入力信号を基に、前記レベルシフト用電源回路が出
   力する前記レベルシフト用電位に応じた第１の伝達信号
   を出力する第１のレベルシフト回路と、 前記第１のレベルシフト回路が出力する第１の伝達信号
   を基に、前記第２の基準電位に応じた第２の伝達信号を
   出力する第２のレベルシフト回路とを具備することを特
   徴とする請求項１に記載のプリドライブ回路。
3. 【請求項３】 前記レベルシフト用電源回路は、 前記所定の電源電圧を供給する定電圧源に接続される第
   １の端子と、前記第１のレベルシフト回路および前記第
   ２のレベルシフト回路が備える電位供給端子に接続され
   る第２の端子とを備えるレベルシフト用スイッチと、 前記レベルシフト用スイッチと前記第１のレベルシフト
   回路および前記第２のレベルシフト回路が備える前記電
   位供給端子との相互接続点に一方の端子が接続され、前
   記第２の基準電位を供給する基準電位線に他方の端子が
   接続されるレベルシフト用コンデンサとを具備すること
   を特徴とする請求項１または請求項２に記載のプリドラ
   イブ回路。
4. 【請求項４】 入力信号の第１の基準電位に対して、異
   なる第２の基準電位を有する出力素子と、 前記第１の基準電位である入力信号を前記第２の基準電
   位に応じた信号に変換して前記出力素子へ伝達する信号
   伝達回路とを具備することを特徴とするドライブ回路。
5. 【請求項５】 電極へ電圧を供給する出力素子と、 前記出力素子の基準電位と、前記出力素子へ伝達したい
   伝達信号の基準電位が異なる場合に、前記伝達信号を基
   に、前記出力素子の基準電位に応じた信号を出力するプ
   リドライブ回路とを具備することを特徴とするドライブ
   回路。
6. 【請求項６】 表示セル中において電圧を印加して放電
   を行うために設けられた複数の電極と、 前記複数の電極別に変化する電圧を供給する複数の出力
   素子と、 前記出力素子を制御するための制御信号を出力する駆動
   制御回路と、 前記制御信号の第１の基準電位と前記出力素子の第２の
   基準電位とが異なる場合に、前記駆動制御回路が出力す
   る前記制御信号を基に、前記第2の基準電位に応じた伝
   達信号を複数の前記出力素子へそれぞれ出力する複数の
   プリドライブ回路とを具備することを特徴とする表示装
   置。