WO2007015309A1

WO2007015309A1 - プラズマディスプレイ装置

Info

Publication number: WO2007015309A1
Application number: PCT/JP2005/014349
Authority: WO
Inventors: Makoto Onozawa; Tomokatsu Kishi; Katsumi Itoh; Isao Furukawa
Original assignee: Fujitsu Hitachi Plasma Display Limited
Priority date: 2005-08-04
Filing date: 2005-08-04
Publication date: 2007-02-08
Also published as: JPWO2007015309A1; US20090225070A1

Abstract

　本発明は、表示率の変化に対応してプリドライブ回路の電源電圧を制御するプラズマディスプレイ装置に関する。　本発明のプラズマディスプレイ装置では、入力される信号から表示画面の表示率を検出し、この表示率に基づいて、サステイン出力素子へ供給するドライブパルスの振幅を制御することを特徴とし、また、サステイン期間に流れるサステイン電流をサステイン電流検出回路によって検出し、この検出結果に基づいて、サステイン出力素子へ供給するドライブパルスの振幅を制御することを特徴とする。

Description

明細書

プラズマディスプレイ装置

技術分野

[0001] 本発明は、プラズマディスプレイ装置に関し、さらに具体的には、本発明の好適実施形態は、表示率の変化に対応してプリドライブ回路の電源電圧を制御するプラズマディスプレイ装置を提供する。

背景技術

[0002] 従来から、プラズマディスプレイ装置の技術分野では、複数の第 1及び第 2の電極を隣接して配置し、すべての電極間で表示ラインを形成する Alternate

Lighting of Surfaces (以下、 ALISと略す。）方式の装置が知られている。

ALIS方式のプラズマディスプレイパネルでは、 n本（例えば 512本）の Y電極（第 1 の電極）の奇数電極及び偶数電極と n+ 1本の X電極（第 2の電極）の奇数電極及び偶数電極を隣接して交互に配置して、すべての表示電極 (Y電極と X電極）の間で表示発光を行い、 2n+ l本の表示電極で、 2n本の表示ラインを形成して、表示を奇数ラインと偶数ラインで時間的に分割して行う、 Vヽゎゆるインタレース走査を行って、る

[0003] 図 6は、従来の ALIS方式のプラズマディスプレイパネルの駆動回路の概要を示す図である。 X電極と Y電極が平行に交互に配置され、それに垂直な方向にアドレス電極が配置される。参照番号 Y1は奇数番目の Y電極を、 Y2は偶数番目の Y電極を、 X 1は奇数番目の X電極を、 X2は偶数番目の X電極を示す。 Y電極はスキャンドライバ SDに接続されている。スキャンドライバ SDにはスィッチ SWが設けられており、アドレス期間には順にスキャンパルスが印加されるように切り換えられ、維持放電期間には、奇数 Y電極 Y1は第 1Yサスティンパルス発生回路に、偶数 Y電極 Y2は第 2Yサスティンノルス発生回路に接続される。奇数 X電極 X 1は第 IXサスティンパルス発生回路に、偶数 X電極 X2は第 2Xサスティンパルス発生回路に接続される。アドレス電極は、アドレスドライバに接続される。

[0004] 一般的に、プラズマディスプレイ装置のサスティン回路 (維持電圧回路)の出力素子を駆動するためのドライブパルスの振幅は一定である。

図 7に、プラズマディスプレイ装置のサスティン回路の従来例を示す。

図 7において、 PD 1はサスティン回路の出力素子を駆動するドライブパルスを形成するプリドライブ回路 1である。 PD1では、入力された信号 IN1〜IN4に基づいて、出力素子 Q 1〜Q4を駆動するドライブパルスを形成してヽる。

Vdは PD1の電源電圧であり、従来例では、表示する画面の表示率に関わらず、 V dは一定の電圧であった。

[0005] 一方、他の従来技術として、スキャン回路（走査回路）に関しては、スキャン IC内の I GBT (絶縁ゲートバイポーラトランジスタ）素子におけるゲート'コレクタ間容量を利用し、 IGBTに電流が流れている際に、ゲート電圧を上昇させる方法が IDM' 04 PDP 3- 3 (富士電機）に報告されて!、る。

[0006] また、特許文献 1には、交流駆動型プラズマディスプレイパネル用ドライバにお!/、て、 nMOSトランジスタスィッチを用い、子スィッチ回路で、 2値制御信号に応答して、この nMOSトランジスタスィッチのゲート電圧をソース電圧又はソース電圧よりも所定電圧だけ高い電圧にすることにより、維持 '書き込み電圧が変動しても nMOSトランジスタスイッチの誤動作が防止され、したがって書き込みパルスを正確に生成する発明が開示されている。

[0007] 特許文献 1 :特開平 5— 265396号公報

発明の開示

発明が解決しょうとする課題

[0008] プラズマディスプレイ装置のサスティン回路の出力素子を駆動するためのドライブパルスの振幅が一定の場合には、表示率（プラズマディスプレイ画面上の全画面領域に対する表示領域の割合)が小さぐサスティン電流が小さい時は、必要以上のドライブパルスを出力素子へ供給する可能性がある。

一般に、プラズマディスプレイ装置では、ピーク輝度を上げるため、表示率が小さい時には、各サブフレームを構成するサスティンノルス数を多くするため、上記必要以上の振幅のドライブパルスを出力素子へ供給することによる消費電力の増加が課題となる。一方、表示率が小さぐサスティン電流が小さい時にプリドライブ回路 1の消費電力が最小となるように上記ドライブパルスの振幅を調整した場合、表示率が大きぐサスティン電流が大き、時にドライブノルスの振幅が不足し、出力素子の導通抵抗が十分に小さくできず、プラズマディスプレイパネルの動作マージン力、さくなり、画面のチラツキ等が生じる可能性が高くなる。

[0009] 出力素子の導通抵抗が大きい場合、サスティン電流が流れた際の電圧降下が大きくなるため、正常表示可能なサスティン回路の電源電圧の最小値が上昇する。この結果、表示率が大きぐサスティン電流が大きい時に、上記正常表示電圧以下に低下し、正常な放電が行われな、箇所が生じる可能性がある。

これに対し、 IDM' 04 PDP3— 3 (富士電機）で報告された方法は、出力電流の大きさによりドライブパルスの振幅を変化させる一手段と考えられるが、上記方法をブラズマディスプレイ装置のサスティン回路へ用いた場合、ゲート'コレクタ間の容量を大きくしなければならないため、ゲートをドライブする回路の消費電力が上昇する可能性がある。また、出力端子 (コレクタ端子）に発生するノイズ成分がゲート電圧に重畳され、出力素子が誤動作する可能性がある。

[0010] 本発明の目的は、ゲート'コレクタ間の容量を大きくすることなぐサスティン回路の出力素子へ表示率に応じた最適なドライブパルスの振幅を供給できるプラズマデイスプレイ装置を提供することにある。

課題を解決するための手段

[0011] 本発明のプラズマディスプレイ装置では、入力される信号から表示画面の表示率を検出し、この表示率に基づいて、サスティン出力素子へ供給するドライブパルスの振幅を制御することを特徴として、る。

また、本発明のプラズマディスプレイ装置では、サスティン期間に流れるサスティン電流をサスティン電流検出回路によって検出し、この検出結果に基づいて、サスティン出力素子へ供給するドライブパルスの振幅を制御することを特徴としている。発明の効果

[0012] 本発明では、表示率が大きくサスティン電流が大きい時、出力素子のオン抵抗を下げ、プラズマディスプレイの動作マージンを確保することができる。反対に、表示率が小さくサスティン電流が小さい時には、ドライブパルスの振幅を小さくし、プリドライブ回路 1における消費電力を小さくすることができる。

[0013] 本発明を用いることにより、ゲート'コレクタ間の容量を大きくすることなぐ表示率に応じた最適な振幅のドライブパルスをサスティン回路の出力素子へ供給でき、上記ドライブパルスの制御を行った場合でも、従来回路 (IDM，04 PDP3— 3 (富士電機） )を用いた場合に生じる可能性があった消費電力増力 d、ノイズによる誤動作を防止することがでさる。

図面の簡単な説明

[0014] [図 1]図 1は、本発明のプラズマディスプレイ装置のサスティン回路の第 1の実施例を示す図である。

[図 2]図 2は、本発明の第 1実施例のドライブ電源電圧駆動回路の具体例 1を示す図である。

[図 3]図 3は、本発明の第 1実施例のドライブ電源電圧駆動回路の具体例 2を示す図である。

[図 4]図 4は、本発明のプラズマディスプレイ装置のサスティン回路の第 2の実施例を示す図である。

[図 5]図 5は、本発明のプラズマディスプレイ装置のサスティン回路の第 3の実施例を示す図である。

[図 6]図 6は、プラズマディスプレイパネルの駆動回路の従来例の ALIS方式の概要を示す図である。

[図 7]図 7は、プラズマディスプレイ装置のサスティン回路の従来例を示す図である。符号の説明

[0015] 1 プリドライブ回路

2 ドライブ電圧制御回路

3 表示率検出回路

発明を実施するための最良の形態

[0016] 以下、本発明の実施の形態について、図を用いて説明する。実施例 1

[0017] 図 1は、例えば図 6に示すプラズマディスプレイパネルを有する本発明のプラズマディスプレイ装置のサスティン回路の第 1の実施例である。

図 1において、 PD1はサスティン回路の出力素子を駆動するドライブパルスを形成するプリドライブ回路であり、 PD1では、入力された信号 IN1〜IN4に基づいて、出力素子 Q1〜Q4を駆動するドライブパルスを形成している。

図 1における VDC2は、ドライブ電圧制御回路であり、制御電圧 CNTに基づいて、プリドライブ回路 1の電源電圧 Vdlを制御しており、表示率検出回路 3により検出されたプラズマディスプレイ装置の表示率が供給されている。

[0018] 図 2に、図 1に記載されたドライブ電圧制御回路 2の具体例を示す。

図 2において、 QD1はトランジスタ、 A1は差動増幅回路、 Rl, R2は抵抗である。抵抗 Rl, R2では出力電圧 Vdlを検出し、この検出結果を A1へ入力している。差動増幅回路 A1では、差動増幅回路 A1へ入力される制御電圧 CNTに基づいて、トランジスタ QD1のベース電圧を変化させ、出力電圧 Vdlを制御している。

図 2のドライブ電圧制御回路 2において、表示率の変動に応じて、制御電圧 CNTを切り替える際の境界で生じる段差を緩和するために、制御電圧 CNTと差動増幅回路 A1の間にヒステリシス回路 HSを挿入することが望ましい。

[0019] 図 2に記載されたドライブ電圧制御回路 2では、制御電圧 CNTとして、入力映像信号力画面の表示率を検出する表示率検出回路の出力信号を用いることにより、表示率の変化に対応してプリドライブ回路 1の電源電圧 Vdlを制御することができる。即ち、図 1に示したプラズマディスプレイ装置のサスティン回路では、上記電圧制御回路 VDC2を用いることにより、表示率が高い時、出力素子 Q1〜Q4へ供給するドライブノルスの振幅を大きくすることができ、この結果、出力素子 Q1〜Q4の導通電圧を/ J、さくすることができる。

一方、表示率が低い時には、ドライブパルスの振幅を小さくし、 Q1〜Q4をドライブする上で必要最小限の振幅に設定し、プリドライブ回路 1での消費電力を最小に抑えることができる。

[0020] 上記ドライブパルスの振幅を表示率に応じて制御することにより、サスティン回路の出力素子へ表示率に応じた最適なドライブパルスの振幅を供給することができる。よつて表示率の高!、時の動作マージンの拡大 (正常表示可能なサスティン電源電圧の最小値をより小さくすること）と、表示率が小さいときのプリドライブ回路 1の消費電力低減の両立が可能となる。

本発明を用いた場合、従来回路（(IDM' 04 PDP3— 3 (富士電機)）を用いた場合に生じる可能性があった消費電力増カロ、ノイズによる誤動作を防止することができる。

[0021] 図 3には、図 1に記載されたドライブ電圧制御回路 2の他の具体例を示す。

図 3に記載されたドライブ電圧制御回路 2において、 Q5, Q6はカレントミラー回路を構成するトランジスタであり、電流に応じてゲート電圧を制御することができる。図 3のドライブ電圧制御回路 2において、制御電圧 CNTとして、入力映像信号から画面の表示率を検出する表示率検出回路の出力信号を用いることにより、

制御電圧 CNTが入力されて、表示率が大のときは、トランジスタ Q5がオン、トランジスタ Q6がオンとなって、電源電圧 Vdlが大となり、また、表示率が小のときは、トランジスタ Q5が才ン、トランジスタ Q6がオフとなって、電源電圧 Vdlが小となる。

[0022] 図 1に示したプラズマディスプレイ装置のサスティン回路では、上記ドライブ電圧制御回路 VDC2を用いることにより、表示率が高い時、出力素子 Q1〜Q4へ供給するドライブパルスの振幅を大きくすることができ、この結果、出力素子 Q1〜Q4の導通電圧を小さくすることができる。

実施例 2

[0023] 図 4は、本発明のプラズマディスプレイ装置のサスティン回路の第 2の実施例を示している。

図 4に示したプラズマディスプレイ装置のサスティン回路では、出力素子 Q1に流れるサスティン電流を抵抗 Rl 1で検出して、る。

ドライブ電圧制御回路 VDC2では、抵抗 R11で検出された電圧に応じて、プリドライブ回路 1 (PD11)へ供給する電源電圧 Vdlを制御している。

図 4に示したプラズマディスプレイ装置のサスティン回路では、 Q1に流れるサステイン電流が大きい時に Vdlを高くし、 Q1へ供給するドライブパルスの振幅を大きくし

、この結果、 Q1の導通電圧を小さくできる。

[0024] 一般に、表示率とサスティン電流の大きさとは相関関係があり、表示率が大きい時、上記サスティン電流は大き、。

よって、本実施例の構成により、表示率が大きい時における出力素子での導通電圧を小さくし、動作マージンの確保が可能となる。一方、表示率が小さくサスティン電流が小さい時、上記電源電圧 Vdlを小さくできるため、プリドライブ回路 1の消費電力を/ J、さくすることができる。

実施例 3

[0025] 図 5は、本発明のプラズマディスプレイ装置のサスティン回路の第 3の実施例を示している。

図 5に示したプラズマディスプレイ装置のサスティン回路では、出力素子 Q1に流れるサスティン電流をコイル LI 1で検出して、る。

ドライブ電圧制御回路 VDC2では、コイル L11で検出された電圧に応じて、プリドライブ回路 1 (PD11)へ供給する電源電圧 Vdlを制御している。

図 5に示した回路では、 Q1に流れるサスティン電流が大きい時に Vdlを高くし、 Q 1へ供給するドライブパルスの振幅を大きくし、この結果、 Q1の導通電圧を小さくできる。

[0026] 一般に、表示率サスティン電流の大きさとは相関関係があり、表示率が大きい時、上記サスティン電流は大き、。

よって、実施例 1, 2と同様に本実施例においても、表示率が大きい時の出力素子の導通電圧を小さくし、動作マージンの確保が可能となる。一方、表示率が小さくサスティン電流が小さい時、上記電源電圧 Vdlを小さくできるため、プリドライブ回路 1 の消費電力を小さくすることができる。

他の実施例

[0027] 図 5に示した回路において、コイル L11の代わりにカレントトランスを用い、カレントトランスの 1次側に Q 1を接続し、カレントトランスの 2次側に発生する電圧を利用してサスティン電流を検出しても良い。

図 6は、スキャンドライバ SDと、第 1Yサスティンパルス発生回路、及び、第 2Yサスティンノルス発生回路を、各々別のスィッチ素子を用いて構成して、る。

これに対し、上記スキャンドライバ SDを使用せず、上記第 1Yサスティンパルス発生回路、及び、第 2Yサスティンノルス発生回路を用いて、スキャンパルスを発生させる方法が考えられる。

具体的な実施例としては、図 1における Ql、及び、 Q2を Y電極 1本毎に設け、 Q1 、及び、 Q2をスキャン期間にオン 'オフさせることによって、 Y電極へ供給するスキヤンノルスを生成する方法である。

この際、サスティン期間でも上記 Ql、 Q2をオン'オフさせることによってサスティンパルスを発生させて、る。上記スキャンパルスとサスティンパルスを同一のスィッチ素子で形成することにより、回路規模の簡略ィ匕をは力ることができる。

上記スキャンノ《ルスとサスティンパルスを同一のスィッチ素子で形成する場合でも、前述した実施例を応用し、 Ql、 Q2へ供給するドライブパルスの振幅を制御することにより、前述した実施例と同様の効果を上げることができる。

以下、本発明の構成例を付記に記載する。

付記 1

[0028] 入力された映像信号から、表示する画面の表示率を検出する表示立検出回路と、上記表示率に応じてサスティン回路における出力素子へ供給するドライブパルスの振幅を制御するドライブ電圧制御回路 2を備えたプラズマディスプレイ装置。

付記 2

[0029] 付記 1において、ドライブ電圧制御回路 2は、サスティン出力素子へ供給するドライブパルスを形成するプリドライブ回路の電源電圧を制御する電源電圧制御回路であることを特徴とするプラズマディスプレイ装置。

付記 3

[0030] 付記 1にお、て、ドライブ電圧制御回路は、検出された表示率が高!、時に、ドライブパルスの振幅を大きくすることを特徴とするプラズマディスプレイ装置。付記 4

[0031] 付記 2において、ドライブ電圧制御回路は、検出された表示率が高い時に、上記プリドライブ回路の電源電圧を高くすることを特徴とするプラズマディスプレイ装置。付記 5

[0032] サスティン期間にお、て、プラズマディスプレイパネルへ供給するサスティン電流を検出するサスティン電流検出回路と、このサスティン電流検出回路の出力信号に応じて、サスティン回路における出力素子へ供給するドライブパルスの振幅を制御するドライブ電圧制御回路を備えたプラズマディスプレイ装置。

付記 6

[0033] 付記 5において、サスティン電流検出回路は、抵抗を用いて構成されていることを特徴とするプラズマディスプレイ装置。

付記 7

[0034] 付記 5において、サスティン電流検出回路は、コイルを用いて構成されていることを特徴とするプラズマディスプレイ装置。

付記 8

[0035] 付記 8.付記 7において、サスティン電流検出回路は、サスティン出力素子へ流れる電流を検出する電流検出トランスを用いて構成されていることを特徴とするプラズマディスプレイ装置。

付記 9

[0036] 付記 1において、スキャン期間にプラズマディスプレイパネルへ供給するスキャンパルスと、サスティン期間にプラズマディスプレイパネルへ供給するサスティンパルスの両者を同じ出力素子で駆動することを特徴とするプラズマディスプレイ装置。

付記 10

[0037] 付記 5にお!/、て、スキャン期間にプラズマディスプレイパネルへ供給するスキャンパルスと、サスティン期間にプラズマディスプレイパネルへ供給するサスティンパルスの両者を同じ出力素子で駆動することを特徴とするプラズマディスプレイ装置。 [0038] サスティン期間にお、てプラズマディスプレイパネルへハイレベル電圧を供給するハイサイド出力素子と、サスティン期間においてプラズマディスプレイパネルへローレベル電圧を供給するローサイド出力素子を有するプラズマディスプレイ装置において、プラズマディスプレイパネルに表示する画像の表示率に応じて、上記ハイサイド出力素子及び上記ローサイド出力素子へ供給するドライブパルスの振幅を変化させることを特徴とするプラズマディスプレイ装置。

付記 12

[0039] 付記 11において、表示率が高い時に、上記ドライブパルスの振幅を大きくすることを特徴とするプラズマディスプレイ装置。

付記 13

[0040] サスティン期間にお、て、プラズマディスプレイパネルへハイレベル電圧を供給するハイサイド出力素子と、サスティン期間においてプラズマディスプレイパネルへローレベル電圧を供給するローサイド出力素子を有するプラズマディスプレイ装置において、サスティン期間にプラズマディスプレイパネルへ供給するサスティン電流を検出し、このサスティン電流に応じて、上記ハイサイド出力素子及び上記ローサイド出力素子へ供給するドライブパルスの振幅を変化させることを特徴とするプラズマディスプレイ装置。

付記 14

[0041] 付記 13において、サスティン電流が大きい時に、上記ハイサイド出力素子及び上記ローサイド出力素子へ供給するドライブパルスの振幅を大きくすることを特徴とするプラズマディスプレイ装置。

付記 15

[0042] サスティン期間にお、てプラズマディスプレイパネルへハイレベル電圧を供給するハイサイド出力素子と、サスティン期間においてプラズマディスプレイパネルへローレベル電圧を供給するローサイド出力素子と、上記ローサイド素子がオンする直前でォンし、コイルを介してプラズマディスプレイパネルへ電流を供給する第 1の電力回収スイッチと、上記ローサイド素子がオンする直前でオンし、コイルを介してプラズマデイスプレイパネルへ電流を供給する第 2の電力回収スィッチを有するプラズマディスプレィ装置において、プラズマディスプレイパネルに表示する画像の表示率に応じて、上記ハイサイド出力素子、上記ローサイド出力素子、第 1の電力回収スィッチ、第 2の電力回収スィッチへ供給するドライブパルスの振幅を変化させることを特徴とするプラズマディスプレイ装置。

付記 16

[0043] 付記 15において、表示率が高い時に、上記ドライブパルスの振幅を大きくすることを特徴とするプラズマディスプレイ装置。

付記 17

[0044] サスティン期間にお、てプラズマディスプレイパネルへハイレベル電圧を供給するハイサイド出力素子と、サスティン期間においてプラズマディスプレイパネルへローレベル電圧を供給するローサイド出力素子と、上記ハイサイド素子がオンする直前でォンし、コイルを介してプラズマディスプレイパネルへ電流を供給する第 1の電力回収スイッチと、上記ローサイド素子がオンする直前でオンし、コイルを介してプラズマデイスプレイパネルへ電流を供給する第 2の電力回収スィッチを有するプラズマディスプレィ装置において、サスティン期間にプラズマディスプレイパネルへ供給するサスティン電流を検出し、このサスティン電流に応じて、上記ハイサイド出力素子、上記ローサイド出力素子、第 1の電力回収スィッチ、第 2の電力回収スィッチへ供給するドライブパルスの振幅を変化させることを特徴とするプラズマディスプレイ装置。

付記 18

[0045] 付記 17において、サスティン電流が大きい時にドライブパルスの振幅を大きくすることを特徴とするプラズマディスプレイ装置。

付記 19

[0046] 付記 2, 4において、電源電圧制御回路は、図 2または図 3に示した回路であることを特徴とするプラズマディスプレイ装置。

付記 20

[0047] 付記 5, 6において、サスティン電流検出回路、プリドライブ回路、ドライブ電圧制御回路の構成は、図 4に示した回路であることを特徴とするプラズマディスプレイ装置。付記 21

付記 7, 8において、サスティン電流検出回路、プリドライブ回路、ドライブ電圧制御回路の構成は、図 5に示した回路であることを特徴とするプラズマディスプレイ装置。

Claims

請求の範囲

[1] 並行する第 1および第 2の電極が互いに隣接して複数配置されると共に、前記第 1 および第 2の電極に交差するように第 3の電極が複数配置されて成り、前記第 1および第 2の電極に維持放電パルスを印加することにより発光表示を行うプラズマデイスプレイ装置であって、

入力された映像信号に基づいて、表示する画面の表示率を検出する表示率検出手段と、

前記維持放電パルスを生成する駆動回路とを有し、

前記駆動回路は、前記維持放電パルスの出力段素子と、前記出力段素子の駆動タイミングを決定するドライブノルスを供給するプリ駆動部と、前記ドライブパルスの振幅値を制御する電圧制御回路を含んで構成され、

前記電圧制御回路は、前記表示率に基づ!ヽて前記ドライブパルスの振幅値を制御することを特徴とするプラズマディスプレイ装置。

[2] 前記電圧制御回路は、前記表示率に基づいて前記プリ駆動部の電源電圧を制御することにより、前記ドライブノルスの振幅値を制御するように構成したことを特徴とする請求項 1に記載のプラズマディスプレイ装置。

[3] 前記電圧制御回路は、前記表示率が高!、ときに前記ドライブパルスの振幅値を大きくするように制御することを特徴とする請求項 1に記載のプラズマディスプレイ装置。

[4] 前記電圧制御回路は、前記表示率が高!ヽときに前記プリ駆動部の電源電圧値を大きくするように制御することを特徴とする請求項 2に記載のプラズマディスプレイ装置。

[5] 並行する第 1および第 2の電極が互いに隣接して複数配置されると共に、前記第 1 および第 2の電極に交差するように第 3の電極が複数配置されて成り、前記第 1および第 2の電極に維持放電パルスを印加することにより発光表示を行うプラズマデイスプレイ装置であって、

前記維持放電パルスにより発光表示する際のサスティン電流値を検出するサステイン電流検出回路と、

前記維持放電パルスを生成する駆動回路とを有し、前記駆動回路は、前記維持放電パルスの出力段素子と、前記出力段素子の駆動タイミングを決定するドライブノルスを供給するプリ駆動部と、前記ドライブパルスの振幅値を制御する電圧制御回路を含んで構成され、

前記電圧制御回路は、サスティン電流値に基づ、て前記ドライブパルスの振幅値を制御することを特徴とするプラズマディスプレイ装置。

[6] 前記サスティン電流検出回路は、抵抗を含んで構成したことを特徴とする請求項 5 に記載のプラズマディスプレイ装置。

[7] 前記サスティン電流検出回路は、コイルを含んで構成したことを特徴とする請求項

5に記載のプラズマディスプレイ装置。

[8] 前記サスティン電流検出回路は、前記出力段素子に流れる電流を検出する電流検出トランスを含んで構成したことを特徴とする請求項 5に記載のプラズマディスプレィ装置。