JP2005208167A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】 ファン等を用いずにかつ停止させずに、プラズマディスプレイ装置内の局所的な温度上昇を防止することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】 温度に応じて特性が変化する回路素子（１０３）の特性値を検出する検出回路（１０２）と、検出された特性値に応じて回路素子に流れる電流量を制御する制御回路（１１０）とを有するプラズマディスプレイ装置が提供される。また、温度に応じて変化する電流、電圧又は遅延時間を検出する特性検出回路（１２３）と、特性検出回路の温度を検出する温度検出回路（１２２）と、検出された温度に応じて検出された電流、電圧又は遅延時間を補正する補正回路（１１０）とを有するプラズマディスプレイ装置が提供される。
【選択図】 図１

Description

本発明は、プラズマディスプレイ装置に関し、特に温度に応じた処理を行うプラズマディスプレイ装置に関する。

図１３は、プラズマディスプレイ装置の基本構成を示す図である。制御回路部１１０１は、アドレスドライバ１１０２、維持電極（Ｘ電極）サステイン（維持放電）回路１１０３、スキャン電極（Ｙ電極）サステイン回路１１０４、及びスキャンドライバ１１０５の制御を行う。

アドレスドライバ１１０２は、アドレス電極Ａ１，Ａ２，Ａ３，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

スキャンドライバ１１０５は、制御回路部１１０１及びスキャン電極サステイン回路１１０４の制御に応じて、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・に所定の電圧を供給する。以下、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、スキャン電極Ｙｉといい、ｉは添え字を意味する。

維持電極サステイン回路１１０３は、維持電極Ｘ１，Ｘ２，Ｘ３，・・・にそれぞれ同一の電圧を供給する。以下、維持電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、維持電極Ｘｉといい、ｉは添え字を意味する。各維持電極Ｘｉは相互接続され、同一の電圧レベルを有する。

表示領域１１０７では、スキャン電極Ｙｉ及び維持電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。スキャン電極Ｙｉ及び維持電極Ｘｉは、垂直方向に交互に配置される。リブ１１０６は、各アドレス電極Ａｊ間に設けられるストライプリブ構造を有する。

スキャン電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、スキャン電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する維持電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示領域１１０７は２次元画像を表示することができる。

図１４（Ａ）は、図１３の表示セルＣｉｊの断面構成を示す図である。維持電極Ｘｉ及びスキャン電極Ｙｉは、前面ガラス基板１２１１上に形成されている。その上には、放電空間１２１７に対し絶縁するための誘電体層１２１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１２１３が被着されている。

一方、アドレス電極Ａｊは、前面ガラス基板１２１１と対向して配置された背面ガラス基板１２１４上に形成され、その上には誘電体層１２１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１２１３と誘電体層１２１５との間の放電空間１２１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図１４（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、維持電極Ｘｉとスキャン電極Ｙｉとの間の放電空間１２１７の容量である。容量Ｃｂは、維持電極Ｘｉとスキャン電極Ｙｉとの間の誘電体層１２１２の容量である。容量Ｃｃは、維持電極Ｘｉとスキャン電極Ｙｉとの間の前面ガラス基板１２１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間の容量が決まる。

図１４（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ１２１６の内面には、赤、青、緑色の蛍光体１２１８がストライプ状に各色毎に配列、塗付されており、維持電極Ｘｉ及びスキャン電極Ｙｉ（放電電極対）の間の画素表示のための放電によって蛍光体１２１８を励起して光１２２１が生成されるようになっている。

図１５は、画像の１フレームＦＲの構成図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。

各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間（維持放電期間）Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルの初期化を行う。アドレス期間Ｔａでは、アドレス指定により各表示セルの点灯又は非点灯を選択することができる。選択されたセルはサステイン期間Ｔｓで発光を行う。各ＳＦにおいて発光回数（時間）が異なる。これにより、階調値を決めることができる。

図１６は、図１５に示したサブフレームＳＦの波形図である。図１６は、１フレームを構成する複数のサブフレームのうちの１サブフレーム分における、Ｘ電極、Ｙ電極、アドレス電極へ印加する電圧の波形例を示している。１つのサブフレームは、全面書き込み期間及び全面消去期間から成るリセット期間Ｔｒと、アドレス期間Ｔａと、維持放電（サステイン）期間Ｔｓとに区分される。

リセット期間Ｔｒにおいては、まず、維持電極Ｘへ印加する電圧がグランドレベルから（−Ｖｓ／２）に引き下げられる。一方、スキャン電極Ｙへ印加する電圧は、電圧Ｖｗと電圧（Ｖｓ／２）とを加算した電圧が印加される。このとき、電圧（Ｖｓ／２＋Ｖｗ）は時間経過とともに徐々に上昇してゆく。これにより、維持電極Ｘとスキャン電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、維持電極Ｘ及びスキャン電極Ｙの電圧をグランドレベルに戻した後、維持電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２）まで引き上げるとともに、スキャン電極Ｙに対する印加電圧が（−Ｖｓ／２）に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように維持電極Ｘに対する印加電圧により、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間Ｔａにおいては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、維持電極Ｘには、電圧（Ｖｓ／２）が印加される。また、ある表示ラインに相当するスキャン電極Ｙに電圧を印加するときは、線順次により選択されたスキャン電極Ｙには（−Ｖｓ／２）レベル、非選択のスキャン電極Ｙにはグランドレベルの電圧が印加される。

このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択されたスキャン電極Ｙとの間で放電が起こり、これをプライミング（種火）として維持電極Ｘとスキャン電極Ｙとの放電に即移行する。これにより、選択セルの維持電極Ｘ及びスキャン電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。

その後、維持放電期間Ｔｓになると、維持電極Ｘの電圧は後述する電力回収回路の働きにより徐々に上昇してゆく。そして、その上昇のピークの近傍において維持電極Ｘの電圧を（Ｖｓ／２）にクランプする。

次に、スキャン電極Ｙの電圧は徐々に下降してゆく。このとき、その一部の電荷を電力回収回路が回収する。尚、電力回収回路の動作については後述する。そして、その下降のピークの近傍において、スキャン電極Ｙの電圧を（−Ｖｓ／２）にクランプする。同様にして、維持電極Ｘ及びスキャン電極Ｙの印加電圧を電圧（−Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に上昇させていく。また、スキャン電極Ｙにおいて、最初の高電圧の印加時のみ電圧（Ｖｓ／２＋Ｖｘ）を印加する。尚、電圧Ｖｘは、図１６に示したアドレス期間Ｔａに発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。

また、維持電極Ｘ及びスキャン電極Ｙの印加電圧を電圧（Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。

このようにして維持放電期間Ｔｓには、維持電極Ｘと各表示ラインのスキャン電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を交互に印加して維持放電を行い、１サブフレームの映像を表示する。尚、交互に印加する動作は、サステイン動作と呼ばれ、後述する図１８を用いてその動作の詳細を説明する。

尚、プラズマディスプレイ装置の各セルは、各セルの放電空間、維持電極Ｘとスキャン電極Ｙとの間、及び前面ガラス基板にそれぞれ容量成分が存在し、これらの合計によってセル１つ当りの容量が決まる。また、プラズマディスプレイ装置のセルの内面には、赤、青、緑色の蛍光体がストライプ状に各色毎に配列、塗付されており、維持電極Ｘ及びスキャン電極Ｙの間の放電によって蛍光体を励起して発光するようになっている。

しかし、上述したＸサステイン回路１１０３及びＹサステイン回路１１０４（以下、駆動回路とする）には、セル内で放電させるため高電圧の信号を出力する回路であり、その為、駆動回路を構成する各素子は高い耐圧が求められ製造コストを押し上げる要因であった。そこで、上述した駆動回路の具備する各素子の耐圧を低くして、回路構成の簡素化及び製造コストの低減化を図る技術が提案されている。例えば、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動回路が提案されている（例えば下記の特許文献１）。この回路は、ＴＥＲＥＳ（Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｔａｉｎｅｒ）回路と称されている。

以下に、上述したＴＥＲＥＳ回路の概略構成と動作について説明する。
図１７は、図１３に示したＸサステイン回路１１０３の概略構成を示す図である。Ｙサステイン回路１１０４も同様の構成を有する。

図１７において、容量負荷２０（以下、「負荷」と称す。）は、１つの維持電極Ｘと１つのスキャン電極Ｙとの間に形成されているセルＣｉｊの合計の容量である。負荷２０には、維持電極Ｘ及びスキャン電極Ｙが形成されている。ここで、スキャン電極Ｙとは、複数のスキャン電極Ｙ１〜Ｙｎの中の任意のスキャン電極である。

まず、維持電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、電源から供給される電圧（Ｖｓ／２）の電源ライン（電源線）とグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。尚、コンデンサＣ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢとする。

また、スイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に直列に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の維持電極Ｘに接続されるとともに、電力回収回路２１に接続されている。電力回収回路２１は、負荷２０に接続された２つのコイルＬ１、Ｌ２と、一方のコイルＬ１に直列に接続されるスイッチＳＷ６と、もう一方のコイルＬ２に直列に接続されるスイッチＳＷ７とを備える。さらに、電力回収回路２１は上記２つのスイッチＳＷ６、７の相互接続点と第２の信号ラインＯＵＴＢとの間に接続されるコンデンサＣ２を備える。

そして、上記容量負荷２０とそれに接続されるそれぞれのコイルＬ１、Ｌ２により、２系統の直列共振回路が構成される。すなわち、この電力回収回路２１は、２系統のＬ−Ｃ共振回路を持つものであり、コイルＬ１と負荷２０との共振によって供給した電荷を、コイルＬ２と負荷２０との共振によって回収するものである。

上述したスイッチＳＷ１〜ＳＷ７は、図１３に示した制御回路部１１０１からそれぞれ供給される制御信号により制御される。制御回路部１１０１は、論理回路等を用いて構成され、外部から供給される表示データＤ、クロックＣＬＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳ等に基づいて上記制御信号を生成し、スイッチＳＷ１〜ＳＷ７に供給する。また、上述したようにセル中の維持電極Ｘとスキャン電極Ｙが放電する期間を維持放電期間Ｔｓと呼ぶ。

図１８は、上記図１７のように構成したＸサステイン回路１１０３による維持放電期間Ｔｓの駆動波形を示すタイムチャートである。
維持放電期間Ｔｓにおいて、維持電極Ｘ側では、最初にスイッチＳＷ１、ＳＷ３、ＳＷ５をオンにし、残りのスイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ７はオフにする。このとき、第１の信号ラインＯＵＴＡの電圧（第１の電位）は（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電圧（第２の電位）及び出力ラインＯＵＴＣの電圧はグランドレベルとなる（ｔ１）。

次に、電力回収回路２１内のスイッチＳＷ６をオンにすることにより、コイルＬ１と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷がスイッチＳＷ６及びコイルＬ１を介して負荷２０に供給される（ｔ２）。このような電流の流れにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１８の時刻ｔ２〜ｔ３に示すように徐々に上昇してゆく。また、時刻ｔ２でスイッチＳＷ５はオフする。

次に、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をオンとすることにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧を（Ｖｓ／２）にクランプする（ｔ３）。また、時刻ｔ３でスイッチＳＷ６はオフする。

また、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧を（Ｖｓ／２）からグランドレベル（０Ｖ）にする時には、まず、スイッチＳＷ７をオンして、スイッチＳＷ４をオフする（ｔ４）。これにより、コイルＬ２と負荷２０の容量にてＬ−Ｃ共振が行われ、コイルＬ２及びスイッチＳＷ７を介して、負荷２０に蓄積されていた電荷の一部を電力回収回路２１内のコンデンサＣ２に回収する。このような電流の流れによって、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１８の時刻ｔ４〜ｔ５に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）の近傍においてスイッチＳＷ５をオンとすることにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）にクランプする（ｔ５）。また、時刻ｔ５でスイッチＳＷ７はオフする。

次に、スイッチＳＷ１、ＳＷ３、ＳＷ５をオフにし、スイッチＳＷ２、ＳＷ４をオンにする。この時、スイッチＳＷ６、ＳＷ７はオフのままである。これにより、第１の信号ラインＯＵＴＡの電圧はグランドレベルとなり、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電圧は（−Ｖｓ／２）となる（ｔ６）。

次に、電力回収回路２１内のスイッチＳＷ７をオンにすることにより、コイルＬ２と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷（マイナス側）がスイッチＳＷ７及びコイルＬ２を介して負荷２０に供給される（ｔ７）。このような電流の流れにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１８の時刻ｔ７〜ｔ８に示すように徐々に下降してゆく。また、時刻ｔ７でスイッチＳＷ４はオフする。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）の近傍においてスイッチＳＷ５をオンとすることにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）にクランプする（ｔ８）。また、時刻ｔ８でスイッチＳＷ７はオフする。

また、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）からグランドレベル（０Ｖ）にする時には、まず、スイッチＳＷ６をオンして、スイッチＳＷ５をオフする（ｔ９）。これにより、コイルＬ１と負荷２０の容量にてＬ−Ｃ共振が行われ、コイルＬ１及びスイッチＳＷ６を介して、負荷２０に蓄積されていた電荷の一部を電力回収回路２１内のコンデンサＣ２に回収する。このような電流の流れによって、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１８の時刻ｔ９〜ｔ１０に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をオンとすることにより、維持電極Ｘに印加される出力ラインＯＵＴＣの電圧をグランドレベルにクランプする（ｔ１０）。また、時刻ｔ１０でスイッチＳＷ６はオフする。以上に示した動作により、図１７に示した駆動回路は、維持放電期間Ｔｓの間、維持電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した維持電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインのスキャン電極Ｙに交互に印加する。以上により、プラズマディスプレイ装置は、維持放電を行うことができる。

尚、維持放電期間Ｔｓの間、維持電極Ｘ及びスキャン電極Ｙの上の保護膜面に、維持放電が可能な量の極性の異なる壁電荷が蓄積されている。そして、維持電極Ｘとスキャン電極Ｙとの間で放電が行われると、そのセル内の維持電極Ｘとスキャン電極Ｙ上の壁電荷は、それまでとは逆の極性の壁電荷となり、放電を収束させる。この時、壁電荷が移動するための時間が必要であり、その時間は、維持電極Ｘに電圧＋Ｖｓ／２又は電圧−Ｖｓ／２が印加されている時間により定まる。

また、下記の特許文献２には、プラズマディスプレイパネルの温度を検出し、検出した温度に基づいてプラズマディスプレイパネルの輝度を制御する技術、及び温度に応じて冷却又は停止する技術が開示されている。

特許第３２０１６０３号公報 特開平９−６２８３号公報

特許文献２では、プラズマディスプレイパネルの温度を検出するものであるため、プラズマディスプレイパネル内の局所的な温度上昇に対応することができない。局所的に温度上昇したときには、その部分の温度を下げる必要がある。また、温度を下げる手段として、プラズマディスプレイパネルの輝度を制御する以外の方法を考える必要がある。

また、特許文献２では、温度が上昇すると冷却にファン等を用いるためにコストアップ及び騒音が懸念される。また、温度上昇により停止させてしまうのも問題が多い。

本発明の目的は、ファン等を用いずにかつ停止させずに、プラズマディスプレイ装置内の局所的な温度上昇を防止することができるプラズマディスプレイ装置を提供することである。

本発明の他の目的は、プラズマディスプレイ装置内の温度上昇に応じて補正を行うことができるプラズマディスプレイ装置を提供することである。

本発明の一観点によれば、温度に応じて特性が変化する回路素子の特性値を検出する検出回路と、検出された特性値に応じて回路素子に流れる電流量を制御する制御回路とを有するプラズマディスプレイ装置が提供される。

本発明の他の観点によれば、温度に応じて変化する電流、電圧又は遅延時間を検出する特性検出回路と、特性検出回路の温度を検出する温度検出回路と、検出された温度に応じて検出された電流、電圧又は遅延時間を補正する補正回路とを有するプラズマディスプレイ装置が提供される。

検出された回路素子の特性値に応じて電流量を制御することにより、回路素子の発熱量を減少させることができる。発熱量を減少させれば、表示の信頼性を向上させ、寿命を長くすることができる。

また、特性検出回路により検出される電流、電圧又は遅延時間は温度に応じて変化するので、温度に応じて補正することにより、正確な電流、電圧又は遅延時間を得ることができる。

本発明の第１〜第１１の実施形態は、図１３〜図１８に示したプラズマディスプレイ装置及びその動作波形に適用する場合を例に説明する。上記の図１３〜図１８及びそれらの説明は、本発明の実施形態でも同じである。

プラズマディスプレイパネルの高輝度化及び大画面化に伴い、プラズマディスプレイパネル内の回路素子の発熱が深刻な問題になってきている。回路素子の発熱は、表示の信頼性及び寿命に大きな影響を与える。回路素子の温度が上昇した場合には、回路素子の発熱量を減少させることにより、プラズマディスプレイ装置の信頼性を向上させ、寿命を長くすることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイパネル１００の構成例を示す。プラズマディスプレイパネル１００は、回路基板１０１，１２１及び制御基板１１０を有する。

回路基板１０１は、回路素子（発熱素子）１０３及びその近傍に温度センサ（温度検出回路）１０２を有する。温度センサ１０２は、回路素子１０３の温度を検出する。温度センサ１０２は、例えばサーミスタである。サーミスタは温度に応じて抵抗値が変化するので、サーミスタに所定の電圧を印加すればサーミスタに流れる電流が変化する。その電流値又は電圧値を検出することにより、回路素子１０３の温度を検出することができる。制御基板１１０は、温度センサ１０２から温度情報Ａ１０４を入力し、回路素子１０３に制御信号Ａ１０５を出力し、回路素子１０３の発熱量（電流量）を制御する。具体的には、制御基板１１０は、温度情報Ａ１０４が所定値よりも高いときには、回路素子１０３に流す電流量を少なくすることにより、回路素子１０３の発熱量を減少させる。

回路基板１２１は、特性検出回路１２３及びその近傍に温度センサ（温度検出回路）１２２を有する。温度センサ１２２は、温度センサ１０２と同様に、例えばサーミスタであり、特性検出回路１２３の温度を検出し、その温度情報Ａ１２４を制御基板１１０へ出力する。特性検出回路１２３は、プラズマディスプレイパネル１００内の所定箇所の電流、電圧又は遅延時間を検出情報Ａ１２５として制御基板１１０に出力する。この電流、電圧又は遅延時間の検出情報Ａ１２５は、プラズマディスプレイパネル１００が正常動作しているか否かを監視するために用いられる。特性検出回路１２３は、温度特性を有し、温度に応じて検出する電流、電圧又は遅延時間が変化する。制御基板１１０は、検出された温度情報Ａ１２４に応じて検出された電流、電圧又は遅延時間の検出情報Ａ１２５を補正する補正回路を有する。制御基板１１０内の監視回路は、補正された電流、電圧又は遅延時間の検出情報を基に正常動作しているか否かを監視し、異常の場合はプラズマディスプレイパネルの停止又はリセットを行う。

一般的にプラズマディスプレイパネルを駆動する素子としてＭＯＳ電界効果トランジスタ（ＦＥＴ）が用いられる。例えば、図１７のスイッチＳＷ１〜ＳＷ７には、ＭＯＳＦＥＴが用いられる。回路素子１０３は、例えばスイッチＳＷ１〜ＳＷ７のＭＯＳＦＥＴである。ＭＯＳＦＥＴは、スイッチングや電流供給等によって発熱する。回路素子１０３の発熱は、回路素子１０３の信頼性に大きな影響を与える。

そこで、回路基板１０１上のサーミスタのような温度検出素子１０２を設けて、回路素子１０３の温度を監視する。画面の表示データによって、温度条件が厳しくなる回路素子は異なるため、温度検出素子１０２は複数箇所設けることが望ましい。ＭＯＳＦＥＴの温度が高くなった場合には、対象とするＭＯＳＦＥＴの使用頻度を減らすことによって、ＭＯＳＦＥＴの温度を低下させる。

高温環境下における信頼性を確保するために、常温においても回路素子１０３の使用制限を行うことも考えられる。本実施形態によれば、通常の使用条件にて回路素子１０３の能力を最大に引き出すことができる。これにより、高温環境下での性能は落ちてしまう（例えば輝度が下がる）ことになるが、通常の使用環境下においては実害はない。

また、ＭＯＳＦＥＴだけではなく、電解コンデンサのような高温環境下における寿命の厳しい回路素子を監視してもよい。さらに、電圧又は電流等の検出回路１２３にも温度特性がある場合は、この付近に温度検出素子１２２を設けてもよい。

さらに、温度検出素子に関しては、サーミスタに限らず、温度特性のある素子であれば、何でもよい。回路構成上用いられている回路素子の温度特性の情報をそのまま利用することができれば、コスト低減にもなる。

（第２の実施形態）
図２（Ａ）は、本発明の第２の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、図１７のＸサステイン回路内のスイッチＳＷ１の具体的な回路例を示す。ｎチャネルＭＯＳＦＥＴ２０３がスイッチＳＷ１に相当する。ドライバ２０１は、抵抗２０２を介してＭＯＳＦＥＴ２０３のゲートに電圧を供給し、ＭＯＳＦＥＴ２０３のオン／オフを制御する。ＭＯＳＦＥＴ２０３は、ドレインが電圧Ｖｓ／２に接続され、ソースが出力端子２０７を介して図１７の信号ラインＯＵＴＡに接続される。

ＭＯＳＦＥＴ２０３は、スイッチＳＷ１として使用される回路素子であり、図２（Ｂ）に示す温度特性を有する。横軸が温度Ｔｊ［℃］であり、縦軸がＭＯＳＦＥＴ２０３のドレイン−ソース間のオン抵抗Ｒｄｓである。一般的に、温度Ｔｊが高くなるほど、オン抵抗Ｒｄｓが大きくなる。したがって、抵抗Ｒｄｓを測定することにより、温度Ｔｊを検出することができる。オペアンプ２０５は、ＭＯＳＦＥＴ２０３のドレイン及びソース間の電圧を入力し、所定の増幅率で増幅して制御基板２０６へ出力する。ＭＯＳＦＥＴ２０３のドレイン及びソース間の電圧は、ＭＯＳＦＥＴ２０３のドレイン及びソース間の抵抗Ｒｄｓに相当する。したがって、制御基板２０６は、オペアンプ２０５の出力電圧を基にＭＯＳＦＥＴ２０３の温度Ｔｊを検出することができる。具体的には、制御基板２０６は、ＭＯＳＦＥＴ２０３がオンしている時にオペアンプ２０５の出力電圧をモニタすることにより、ＭＯＳＦＥＴ２０３の発熱状態を監視し、これによりＭＯＳＦＥＴ２０３の使用頻度を下げる。例えば、制御基板２０６は、温度が高くなったら、図１６の維持放電期間Ｔｓの維持放電パルス数（維持放電回数）を少なくするようにドライバ２０１を制御する。

図３は、温度が低い場合の維持電極Ｘ、スキャン電極Ｙ及びアドレス電極Ａの電圧波形を示す。図１５に対応し、サブフレームＳＦ１及びＳＦ２を示す。各サブフレームは、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間（維持放電期間）Ｔｓにより構成される。サステイン期間Ｔｓにおいて、期間Ｔ１にて維持放電パルスが生成される。

図４は、温度が高い場合の維持電極Ｘ、スキャン電極Ｙ及びアドレス電極Ａの電圧波形を示す。図４は、図３と基本的には同じであるが、サステイン期間Ｔｓにおいて、期間Ｔ２にて維持放電パルスが生成される。高温時の維持放電パルス期間Ｔ２は、図３の低温時の維持放電パルス期間Ｔ１よりも短い。すなわち、図４の高温モードは、図３の低温モードよりも維持放電パルス数が少なく、輝度を下げ、発熱量を減らす。

以上のように、本実施形態によれば、スイッチＳＷ１としての回路素子（ＭＯＳＦＥＴ）２０３自身の温度特性を利用し、ＭＯＳＦＥＴ２０３の特性（例えばオン抵抗）を検出し、そのＭＯＳＦＥＴ２０３の使用頻度（電流量）を制御する。使用頻度を下げることにより、温度を下げることができる。例えば、上記の維持放電パルス数を少なくすることにより、電流量を減らすことができる。

（第３の実施形態）
図５は、本発明の第３の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図２（Ａ）と同じであり、電解コンデンサ５０１及び温度センサ（例えばサーミスタ）５０２が追加されている。コンデンサ５０１は、電圧Ｖｓ／２及びグランドの端子間に接続される。温度センサ５０２は、コンデンサ５０１の近傍に設けられ、コンデンサ５０１の温度を検出し、制御基板５０３へ出力する。制御基板５０３は、その温度に応じてコンデンサ５０１の使用頻度を制御するようにドライバ２０１を制御する。具体的には、温度センサ５０２が所定温度より高温を検出すると、ドライバ２０１はＭＯＳＦＥＴ２０３のオン／オフ切り替え回数を減らし、コンデンサ５０１の充放電回数（充放電電流量）を減らす。これにより、コンデンサ５０１の発熱量を減らすことができる。

（第４の実施形態）
図６（Ａ）は、本発明の第４の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図５と同じであり、異なる点を説明する。ドライバ２０１は、基準端子が信号ラインＯＵＴＡに接続され、電源端子がダイオード６０３及び抵抗６０４を介して電源電圧Ｖｅに接続される。その電源端子及び基準端子間に、電解コンデンサＣＣが接続される。温度センサ（例えばサーミスタ）６０１は、コンデンサＣＣの近傍に設けられ、コンデンサＣＣの温度を検出し、制御基板６０２へ出力する。制御基板６０２は、その温度に応じてコンデンサＣＣの充放電電流量を制御するようにドライバ２０１を制御する。

図６（Ｂ）は、信号ラインＯＵＴＡ及びコンデンサＣＣの電圧波形を示す。コンデンサＣＣは、ダイオード６０３の働きにより、信号ラインＯＵＴＡがグランドＧＮＤのときの時刻ｔ１〜ｔ２、ｔ３〜ｔ４の間に充電を行う。時刻ｔ３〜ｔ４において、低温時には信号ラインＯＵＴＡをグランドＧＮＤにせず、高温時には信号ラインＯＵＴＡをグランドＧＮＤにする。時刻ｔ２後、コンデンサＣＣの電圧が徐々に下がっていく。高温時には、時刻ｔ３〜ｔ４で信号ラインＯＵＴＡをグランドＧＮＤにしてコンデンサＣＣに充電を行う。この際、コンデンサＣＣの電圧低下が小さいうちに充電するので、充電電流は小さく、発熱量を少なくすることができる。これに対し、低温時には、時刻ｔ３〜ｔ４で信号ラインＯＵＴＡをグランドＧＮＤにせずコンデンサＣＣに充電を行わない。その後、コンデンサＣＣの電圧低下が大きくなってから充電するので、充電電流は大きく、発熱量は多いままである。本実施形態では、高温時には、低温時に比べて、コンデンサＣＣの充放電回数を増やしてトータルの充放電電流量を減らし、発熱量を下げることができる。

（第５の実施形態）
図７（Ａ）は、本発明の第５の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図２（Ａ）と同じであり、異なる点を説明する。ドライバ２０１及びＭＯＳＦＥＴ２０３のゲート間に、スイッチ７０１及び抵抗７０２の直列接続回路が例えば３つ並列に接続される。温度センサ（例えばサーミスタ）７０３は、ＭＯＳＦＥＴ２０３の近傍に設けられ、ＭＯＳＦＥＴ２０３の温度を検出し、制御基板７０４へ出力する。制御基板７０４は、その温度に応じて３つのスイッチ７０１のオン／オフを制御する。これにより、ＭＯＳＦＥＴ２０３のゲートに接続されるゲート抵抗Ｒの値を変えることができる。

図７（Ｂ）に、ゲート抵抗ＲとＭＯＳＦＥＴ２０３のドレイン−ソース間のオン抵抗Ｒｄｓとの関係を示す。ゲート抵抗Ｒを大きくすると、オン抵抗Ｒｄｓも大きくなる。高温時には、低温時に比べて、ゲート抵抗Ｒを小さくすることにより、オン抵抗Ｒｄｓを小さくし、ＭＯＳＦＥＴ２０３の発熱量を減らす。

ＭＯＳＦＥＴ２０３は、一般的にゲートを高電圧で一気にオンさせた方がよい特性で使える。低いゲート電圧では、ＭＯＳＦＥＴ２０３のオン抵抗Ｒｄｓが高くなってしまうからである。しかし、現実的には、ＥＭＣ（Electro-Magnetic Compatibility）への影響等のノイズ緩和のためにある程度のゲート抵抗Ｒを入れる。そこで、温度に応じて、ゲート抵抗Ｒを可変にする。高温になったらゲート抵抗Ｒを小さくして発熱量を減らし、低温時にはゲート抵抗Ｒを大きくしてＥＭＣノイズを減らす。なお、ＥＭＣノイズ等は、高温の方が少なくなる傾向になる。そこで、高温環境では、そのマージン分を回路素子（ＭＯＳＦＥＴ）の温度上昇を防止するために用いる。

（第６の実施形態）
図８（Ａ）は、本発明の第６の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図７（Ａ）と同じであり、異なる点を説明する。ゲート抵抗２０２は図２（Ａ）と同様に固定とし、ゲート電圧のための電源電圧Ｖｅを温度に応じて変化させる。ドライバ２０１は、図６（Ａ）と同様に、電源端子に電源電圧Ｖｅが接続され、電源電圧Ｖｅに応じてゲート電圧をＭＯＳＦＥＴ２０３のゲートに印加する。電源電圧Ｖｅは、ゲート電圧の振幅に相当する。温度センサ（例えばサーミスタ）８０１は、ＭＯＳＦＥＴ２０３の近傍に設けられ、ＭＯＳＦＥＴ２０３の温度を検出し、制御基板８０２へ出力する。制御基板８０２は、その温度に応じて電源電圧Ｖｅを制御する。

図８（Ｂ）に、電源電圧ＶｅとＭＯＳＦＥＴ２０３のドレイン−ソース間のオン抵抗Ｒｄｓとの関係を示す。電源電圧Ｖｅを大きくすると、オン抵抗Ｒｄｓが小さくなる。高温時Ｔｈには、低温時Ｔｌに比べて、電源電圧Ｖｅを大きくすることにより、オン抵抗Ｒｄｓを小さくし、ＭＯＳＦＥＴ２０３の発熱量を減らす。

（第７の実施形態）
図９は、本発明の第７の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図８（Ａ）と同じであり、異なる点を説明する。温度センサ（例えばサーミスタ）９０１は、ｎチャネルＭＯＳＦＥＴ２０３の近傍に設けられ、ＭＯＳＦＥＴ２０３の温度を検出し、制御基板９０２へ出力する。制御基板９０２は、その温度に応じてＭＯＳＦＥＴ２０３のドレインに供給される電源電圧Ｖｓ／２を制御する。高温時には、低温時に比べて、電圧Ｖｓ／２を小さくすることにより、ＭＯＳＦＥＴ２０３に流れる電流を減らし、ＭＯＳＦＥＴ２０３の発熱量を減らす。以上はｎチャネルＭＯＳＦＥＴ２０３の場合を例に説明したが、ｐチャネルＭＯＳＦＥＴの場合には、ソースに供給される電源電圧を制御すればよい。

（第８の実施形態）
図１０は、本発明の第８の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図９と同じであり、異なる点を説明する。電解コンデンサ１００３は、電圧Ｖｓ／２及びグランドの端子間に接続される。電解コンデンサ１００４及びスイッチ１００５の直列回路は、電圧Ｖｓ／２及びグランドの端子間に接続される。温度センサ（例えばサーミスタ）１００１は、ｎチャネルＭＯＳＦＥＴ２０３の近傍に設けられ、ＭＯＳＦＥＴ２０３の温度を検出し、制御基板１００２へ出力する。制御基板１００２は、その温度に応じてスイッチ１００５のオン／オフを制御する。高温時にはスイッチ１００５をオフし、低温時にはスイッチ１００５をオンする。スイッチ１００５をオフにすれば、オンの場合に比べて、電圧Ｖｓ／２及びグランドの端子間のコンデンサの容量を減らすことができる。ＭＯＳＦＥＴ２０３のドレインに接続されるコンデンサの容量を減らすことにより、電源電圧Ｖｓ／２の電流供給能力を減らし、ＭＯＳＦＥＴ２０３の発熱量を減らすことができる。以上はｎチャネルＭＯＳＦＥＴ２０３の場合を例に説明したが、ｐチャネルＭＯＳＦＥＴの場合には、ソースに接続されるコンデンサの容量を制御すればよい。

（第９の実施形態）
図１７に、電力回収回路２１を含むＸサステイン回路の構成例を示し、図１８にその動作波形例を示す。これらの説明は、上記と同じである。電力回収回路２１は、電力を回収してその回収した電力を消費することにより、消費電力の低減を図ることができる。スイッチＳＷ４及びＳＷ５は、放電電流を流すため、一般的に高温になりやすい。本発明の第９の実施形態では、Ｘサステイン回路の温度を検出し、検出された温度に応じて電力回収効率を制御する。図１８において、高温時には、低温時に比べ、時刻ｔ３を遅くするために、スイッチＳＷ６及びスイッチＳＷ４のオン／オフ切り替え時間を遅らせることにより、電力回収効率を高め、スイッチＳＷ４の発熱量を減らすことができる。また、同様に、時刻ｔ５を遅くすることによっても、電力回収効率を高め、スイッチＳＷ５の発熱量を減らすことができる。ただし、電力回収効率を高めると、維持放電パルスの遅れが生じる。そこで、低温時には電力回収効率を低くして、維持放電パルスの遅れを防止する。

（第１０の実施形態）
図１１（Ａ）は、本発明の第１０の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図２（Ａ）と同じであり、異なる点を説明する。ダイオード１０１１は、ＭＯＳＦＥＴ２０３のソース及び出力端子２０７間に接続される。オペアンプ１０１２は、ダイオード１０１１のアノード及びカソード間の順方向降下電圧Ｖｆを入力し、所定の増幅率で増幅して制御基板１０１３へ出力する。

図１１（Ｂ）に、ダイオード１０１１の順方向降下電圧Ｖｆと温度との関係を示す。一般的に、温度が高いほど、順方向降下電圧Ｖｆが大きくなる。制御基板１０１３は、順方向降下電圧Ｖｆを基に温度を検出し、温度に応じてＭＯＳＦＥＴ２０３の使用頻度を変えるようにドライバ２０１を制御する。高温時には、低温時に比べて、ＭＯＳＦＥＴ２０３の使用頻度を減らし、発熱量を減らす。

（第１１の実施形態）
図１２（Ａ）は、本発明の第１１の実施形態によるプラズマディスプレイ装置の一部の回路例を示す。この図は、基本的には図２（Ａ）と同じであり、異なる点を説明する。ドライバ２０１は、図１２（Ｂ）に示すように、入力信号Ａ１をレベル変換して出力信号Ａ２を出力する。出力信号Ａ２は、入力信号Ａ１に対して遅延時間ｔｄを有する。

図１２（Ｃ）に、温度と遅延時間ｔｄとの関係を示す。例えば、温度が高くなるほど、遅延時間ｔｄが短くなる。ドライバ２０１の種類によっては、逆に、温度が高くなるほど、遅延時間ｔｄが長くなる場合もある。いずれにしても、遅延時間ｔｄは温度特性を有するので、制御基板１０２１は、遅延時間ｔｄを基に温度を検出することができる。例えば、遅延時間ｔｄの検出方法としては、論理積（ＡＮＤ）回路により、入力信号Ａ１及び出力信号Ａ２の論理積（ＡＮＤ）の信号Ａ３を生成し、信号Ａ３のハイレベル期間ｔｅを基に遅延時間ｔｄを検出することができる。ハイレベル期間ｔｅが長いほど、遅延時間ｔｄが短くなる。

制御基板１０２１は、遅延時間ｔｄを基に温度を検出し、温度に応じてＭＯＳＦＥＴ２０３の使用頻度を変えるようにドライバ２０１を制御する。高温時には、低温時に比べて、ＭＯＳＦＥＴ２０３の使用頻度を減らし、発熱量を減らす。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
温度に応じて特性が変化する回路素子の特性値を検出する検出回路と、
前記検出された特性値に応じて前記回路素子に流れる電流量を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記２）
前記回路素子は電界効果トランジスタであり、
前記検出回路は、前記電界効果トランジスタのオン抵抗値を検出し、
前記制御回路は、前記検出されたオン抵抗値に応じて前記電界効果トランジスタに流れる電流量を制御する付記１記載のプラズマディスプレイ装置。
（付記３）
前記制御回路は、前記回路素子の使用頻度を制御することにより、電流量を制御する付記１記載のプラズマディスプレイ装置。
（付記４）
さらに、画素表示のための維持放電を行う放電電極対を有し、
前記制御回路は、前記維持放電回数を変化させることにより、前記回路素子の使用頻度を制御する付記３記載のプラズマディスプレイ装置。
（付記５）
コンデンサの温度を検出する検出回路と、
前記検出された温度に応じて前記コンデンサの充放電電流量を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記６）
前記制御回路は、前記コンデンサの充放電回数を制御することにより、電流量を制御する付記５記載のプラズマディスプレイ装置。
（付記７）
電界効果トランジスタの温度を検出する検出回路と、
前記検出された温度に応じて前記電界効果トランジスタのゲートに接続される抵抗値を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記８）
電界効果トランジスタの温度を検出する検出回路と、
前記検出された温度に応じて前記電界効果トランジスタのゲートに印加する電圧値を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記９）
電界効果トランジスタの温度を検出する検出回路と、
前記検出された温度に応じて前記電界効果トランジスタのドレイン又はソースに印加する電圧値を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記１０）
電界効果トランジスタの温度を検出する検出回路と、
前記検出された温度に応じて前記電界効果トランジスタのドレイン又はソースに接続されるコンデンサの容量値を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記１１）
回路素子の温度を検出する検出回路と、
電力を回収してその回収した電力を消費する電力回収回路と、
前記検出された温度に応じて前記電力回収効率を制御する制御回路と
を有するプラズマディスプレイ装置。
（付記１２）
前記検出回路は、ダイオードのアノード及びカソード間の電圧値を基に温度を検出する付記１記載のプラズマディスプレイ装置。
（付記１３）
前記検出回路は、信号の遅延時間を基に温度を検出する付記１記載のプラズマディスプレイ装置。
（付記１４）
温度に応じて変化する電流、電圧又は遅延時間を検出する特性検出回路と、
前記特性検出回路の温度を検出する温度検出回路と、
前記検出された温度に応じて前記検出された電流、電圧又は遅延時間を補正する補正回路と
を有するプラズマディスプレイ装置。
（付記１５）
さらに、前記補正された電流、電圧又は遅延時間を基に正常動作しているか否かを監視する監視回路を有する付記１４記載のプラズマディスプレイ装置。
（付記１６）
前記温度検出回路は、電界効果トランジスタのオン抵抗値を基に温度を検出する付記１４記載のプラズマディスプレイ装置。
（付記１７）
前記温度検出回路は、ダイオードのアノード及びカソード間の電圧値を基に温度を検出する付記１４記載のプラズマディスプレイ装置。
（付記１８）
前記温度検出回路は、信号の遅延時間を基に温度を検出する付記１４記載のプラズマディスプレイ装置。

本発明の第１の実施形態によるプラズマディスプレイパネルの構成例を示す図である。 図２（Ａ）及び（Ｂ）は本発明の第２の実施形態によるプラズマディスプレイ装置の一部の回路例及び特性を示す図である。 温度が低い場合の維持電極、スキャン電極及びアドレス電極の電圧波形を示す図である。 温度が高い場合の維持電極、スキャン電極及びアドレス電極の電圧波形を示す図である。 本発明の第３の実施形態によるプラズマディスプレイ装置の一部の回路例を示す図である。 図６（Ａ）及び（Ｂ）は本発明の第４の実施形態によるプラズマディスプレイ装置の一部の回路例及び波形を示す図である。 図７（Ａ）及び（Ｂ）は本発明の第５の実施形態によるプラズマディスプレイ装置の一部の回路例及び特性を示す図である。 図８（Ａ）及び（Ｂ）は本発明の第６の実施形態によるプラズマディスプレイ装置の一部の回路例及び特性を示す図である。 本発明の第７の実施形態によるプラズマディスプレイ装置の一部の回路例を示す図である。 本発明の第８の実施形態によるプラズマディスプレイ装置の一部の回路例を示す図である。 図１１（Ａ）及び（Ｂ）は本発明の第１０の実施形態によるプラズマディスプレイ装置の一部の回路例及び特性を示す図である。 図１２（Ａ）〜（Ｃ）は本発明の第１１の実施形態によるプラズマディスプレイ装置の一部の回路例、波形及び特性を示す図である。 プラズマディスプレイ装置の構成図である。 図１４（Ａ）〜（Ｃ）はプラズマディスプレイの表示セルの断面図である。 画像のフレーム構成図である。 プラズマディスプレイ装置の駆動波形を示す図である。 ＴＥＲＥＳ方式のサステイン回路の原理図である。 図１７に示した回路の動作波形図である。

符号の説明

１００ プラズマディスプレイパネル
１０１ 回路基板
１０２ 温度センサ
１０３ 回路素子
１１０ 制御基板
１２１ 回路基板
１２２ 温度センサ
１２３ 特性検出回路
１１０１ 制御回路部
１１０２ アドレスドライバ
１１０３ 維持電極サステイン回路
１１０４ スキャン電極サステイン回路
１１０５ スキャンドライバ
１１０６ リブ
１１０７ 表示領域
１２１１ 前面ガラス基板
１２１２ 誘電体層
１２１３ Ｍｇｏ保護膜
１２１４ 背面ガラス基板
１２１５ 誘電体層
１２１６ リブ
１２１７ 放電空間
１２２１ 光
Ｔｒ リセット期間
Ｔａ アドレス期間
Ｔｓ サステイン期間

Claims (10)

1. 温度に応じて特性が変化する回路素子の特性値を検出する検出回路と、
   前記検出された特性値に応じて前記回路素子に流れる電流量を制御する制御回路と
   を有するプラズマディスプレイ装置。
2. 前記回路素子は電界効果トランジスタであり、
   前記検出回路は、前記電界効果トランジスタのオン抵抗値を検出し、
   前記制御回路は、前記検出されたオン抵抗値に応じて前記電界効果トランジスタに流れる電流量を制御する請求項１記載のプラズマディスプレイ装置。
3. コンデンサの温度を検出する検出回路と、
   前記検出された温度に応じて前記コンデンサの充放電電流量を制御する制御回路と
   を有するプラズマディスプレイ装置。
4. 電界効果トランジスタの温度を検出する検出回路と、
   前記検出された温度に応じて前記電界効果トランジスタのゲートに接続される抵抗値を制御する制御回路と
   を有するプラズマディスプレイ装置。
5. 電界効果トランジスタの温度を検出する検出回路と、
   前記検出された温度に応じて前記電界効果トランジスタのゲートに印加する電圧値を制御する制御回路と
   を有するプラズマディスプレイ装置。
6. 電界効果トランジスタの温度を検出する検出回路と、
   前記検出された温度に応じて前記電界効果トランジスタのドレイン又はソースに印加する電圧値を制御する制御回路と
   を有するプラズマディスプレイ装置。
7. 電界効果トランジスタの温度を検出する検出回路と、
   前記検出された温度に応じて前記電界効果トランジスタのドレイン又はソースに接続されるコンデンサの容量値を制御する制御回路と
   を有するプラズマディスプレイ装置。
8. 回路素子の温度を検出する検出回路と、
   電力を回収してその回収した電力を消費する電力回収回路と、
   前記検出された温度に応じて前記電力回収効率を制御する制御回路と
   を有するプラズマディスプレイ装置。
9. 温度に応じて変化する電流、電圧又は遅延時間を検出する特性検出回路と、
   前記特性検出回路の温度を検出する温度検出回路と、
   前記検出された温度に応じて前記検出された電流、電圧又は遅延時間を補正する補正回路と
   を有するプラズマディスプレイ装置。
10. さらに、前記補正された電流、電圧又は遅延時間を基に正常動作しているか否かを監視する監視回路を有する請求項９記載のプラズマディスプレイ装置。

Images