JPH10187093A - マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマディスプレイ等の容量性負荷を駆動
するマトリクス表示装置でのドライバにおける消費電力
を低減する。 【解決手段】 マトリクス表示装置であるプラズマディ
スプレイ装置の駆動回路において、表示装置のアドレス
電極配線Ｗに、表示画像データに応じたアドレスパルス
２１を印加する際、立ち上がり遅延回路などにより、各
アドレス電極配線Ｗに印加されるアドレスパルス２１の
立ち上がり（立ち下がりでも可）タイミングを遅延させ
る。これにより、ディスプレイ上で隣接するアドレス電
極配線Ｗｋ、Ｗｋ＋１間で、それぞれ印加されるアドレ
スパルス２１の立ち下がりと立ち上がりタイミングとが
互いにずれるように制御し、静電容量Ｃｗでの充放電に
よるデータドライバの消費電力を低減する。なお、アド
レスパルスを出力するデータドライバでの消費電力が所
定値以下となるようにフィードバック制御する構成もさ
らに適用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマディス
プレイパネルや液晶表示パネル、あるいはエレクトロル
ミネッセンスパネルなどのマトリクス表示装置の駆動回
路に関し、特に、その消費電力の低減するための機能を
備えた駆動回路に関する。

【０００２】

【従来の技術】図２２は、従来の交流（ＡＣ）型プラズ
マディスプレイの駆動回路の概略構成図であり、図２３
は、このプラズマディスプレイの駆動波形の一例であ
る。

【０００３】プラズマディスプレイパネル（以下、ＰＤ
Ｐという）１２はマトリクス状に配置された複数の放電
セルを有する。各放電セルは、アドレス電極配線１３
と、これに直交する走査維持電極配線１５および維持電
極配線１４とによってその放電・非放電が制御されて、
パネル１２全体として所望の発光表示画像を得ている。

【０００４】アドレス電極配線１３は、その奇数番目
（Ｗ１、Ｗ３・・Ｗ２ｎ−１）と、偶数番目（Ｗ２、Ｗ
４・・Ｗ２ｎ）がそれぞれ別のデータドライバ１９に接
続されている。また、走査維持電極配線Ｙ１、Ｙ２・・
Ｙｉ（１５）が走査維持ドライバ１１に接続され、維持
電極配線Ｘ１、Ｘ２・・Ｘｉ（１４）が維持ドライバ１
０に接続され、これら各電極配線Ｗ，Ｙ，Ｘは、それぞ
れ対応するドライバ１９，１１，１０によって駆動され
ている。

【０００５】外部から供給される入力画像データ１は、
コントローラ２０に供給され、コントローラ２０は、こ
の入力画像データ１をプラズマディスプレイパネルの表
示に適した順番に並べ替えて、ディスプレイの各放電セ
ルの放電・非放電を示す駆動データ１６を作成し、デー
タドライバ１９に出力する。

【０００６】２つのデータドライバ１９は、この駆動デ
ータ１６に基づいて、アドレス電極配線Ｗ１、Ｗ２・・
Ｗ２ｎ−１、Ｗ２ｎに対し、順次駆動信号として、図２
３に示すようなアドレスパルス１０１を印加する。

【０００７】また、このアドレスパルス１０１の印加と
同時に、対応する放電セルの走査維持電極配線１５（Ｙ
１〜Ｙｉ）には、走査パルス１０２が順次印加されて、
ＰＤＰ１２の各放電セルに発光・非発光の情報が書き込
まれる。続いて維持電極配線１４と走査維持電極配線１
５に交互に維持パルス１０３が印加され、放電状態が維
持され、ＰＤＰ１２で所望の画像が発光表示されること
となる。

【０００８】次に、図２２のデータドライバ１９の構成
および動作について図２４を用いて説明する。

【０００９】コントローラ２０からシリアルデータとし
て出力される駆動データ１６は、シフトレジスタ１２４
に順次供給され、ここでパラレルデータに変換されて
（パラレル駆動データＳ１、Ｓ２・・Ｓｍ）、ラッチ回
路１２５に向けて出力される。ラッチ回路１２５に供給
されるラッチイネーブル信号ＬＥがオン（例えばＨレベ
ル）となると、ラッチ回路１２５は、上記シフトレジス
タ１２４からの出力をラッチし、ラッチされた駆動デー
タＳ１〜Ｓｍは、ラッチデータ１３１（Ｌ１〜Ｌｍ）と
して、対応するレベルシフタ１２６およびＦＥＴ駆動バ
ッファ１２７と、反転ＦＥＴ駆動バッファ１２８とにそ
れぞれ供給され、これらを介してトーテムポール回路を
構成する電解効果トランジスタ（ＦＥＴ）２９、３０の
オンオフをコントロールする。このようにしてＦＥＴ２
９、３０がコントロールされることにより、トーテムポ
ール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０
Ｖの電圧が出力され、この出力が対応するアドレス電極
配線１３にアドレスパルスとして印加されることとな
る。

【００１０】

【発明が解決しようとする課題】従来のプラズマディス
プレイなどのマトリクス表示装置の駆動回路では、上述
のように、基板上にマトリクス状に配置した電極配線に
よって放電セルや液晶などの容量成分である負荷を駆動
して表示画像を得ている。このため、等価回路的には、
互いに隣接する電極配線間に容量成分が形成され、後述
するこの容量成分の充放電のために、データドライバの
消費電力を低く抑えることが困難であるという第１の問
題があった。

【００１１】また、表示画像が精細になり、さらに、例
えば千鳥模様などの高域成分を多く含むような画像を表
示する場合には、後述するような原理により上記容量成
分の充放電量がさらに多くなりデータドライバでの消費
電力が増大してしまう。このように、入力画像データに
応じてデータドライバの消費電力が決まってしまい、こ
れを所定範囲内に抑えることができないという第２の問
題があった。

【００１２】以下、図２５〜図２７を用いて第１の問題
点である電極配線間の容量成分とデータドライバにおけ
る消費電力との関係について説明する。なお、図２５
は、図２２のデータドライバ１９の出力部とＰＤＰ１２
上での等価回路を示している。

【００１３】ＰＤＰ１２は、データドライバ１９側から
見ると、アドレス電極配線Ｗ間の静電容量Ｃｗと、維持
電極配線Ｘおよび走査維持電極配線Ｙとの静電容量Ｃｘ
ｙとが存在している。静電容量Ｃｗ、Ｃｘｙの値は、Ｐ
ＤＰ１２のパネルサイズや、電極配線のレイアウトなど
によって異なるが、例えば、対角１００ｃｍクラス（４
０型）のプラズマディスプレイパネルでは静電容量Ｃ
ｗ、Ｃｘｙは、いずれも数１０ｐＦ程度となる。

【００１４】このような構成において、データドライバ
１９の出力Ｏが、０ＶとＶｗとで切り替わると、静電容
量ＣｘｙおよびＣｗで充放電が行われ、この充放電に伴
ってデータドライバ１９内で電力が消費される。

【００１５】上記静電容量ＣｘｙおよびＣｗにおける充
放電により消費されるエネルギは、以下のように見積も
ることができる。

【００１６】まず、静電容量Ｃｘｙへの充放電による消
費エネルギは、以下のようになる。

【００１７】アドレス電極配線Ｗに電圧Ｖｗが印加され
て、静電容量Ｃｘｙが充電されるとき、データドライバ
１９のドライバ電源からはＣｘｙ・Ｖｗ²のエネルギが
出力され、そのうち（Ｃｘｙ・Ｖｗ²）／２が静電容量
Ｃｘｙに蓄積され、残りの（Ｃｘｙ・Ｖｗ²）／２は、
データドライバ１９内で消費される。

【００１８】また、静電容量Ｃｘｙの放電のときは、静
電容量Ｃｘｙに蓄積されていた（Ｃｘｙ・Ｖｗ²）／２
のエネルギがデータドライバ１９内に引き込まれてここ
で消費される。

【００１９】従って、放電セルに対する一回のスイッチ
ングに際して、アドレスパルスが立ち上がる場合にも、
立ち下がる場合にも、１つの静電容量ｃｘｙあたり（Ｃ
ｘｙ・Ｖｗ²）／２のエネルギが消費されることにな
る。

【００２０】次に、静電容量Ｃｗへの充放電による消費
エネルギは、以下のようになる。

【００２１】なお、この静電容量Ｃｗへの充放電による
消費エネルギについては、図２６に示すように、データ
ドライバ１９の各出力にそれぞれ対応するアドレス電極
配線Ｗへ印加するアドレスパルスが、電極配線Ｗｋで立
ち上がるタイミングと同時に、電極配線Ｗｋに隣接する
電極配線Ｗｋ＋１で立ち下がる場合を考える。

【００２２】データドライバ１９の出力が切り替わる前
には、静電容量Ｃｗには、図２６の（ａ）および図２７
（ａ）に示すように、電極配線Ｗｋ＋１が正となる向き
に、電圧Ｖｗが印加されて充電される。

【００２３】この状態から、データドライバ１９の出力
が切り替わって、電極配線Ｗｋが０からＶｗに変化し、
電極配線Ｗｋ＋１がＶｗから０に変化すると、図２７
（ｂ）に矢印で示すように電流が流れ、静電容量Ｃｗに
は、電極配線Ｗｋが正となる向きに電圧Ｖｗが印加され
て充電される。このときドライバ電源から静電容量Ｃｗ
に流れ込む電荷量は、２（Ｃｗ・Ｖｗ）となる。ドライ
バ電源から供給されるエネルギは、（電源電圧）×（電
荷量）であり、図２７（ｂ）から明らかなように、この
エネルギが全てデータドライバ１９内で消費される。

【００２４】つまり、一回のスイッチングで１つの静電
容量Ｃｗあたり２（Ｃｗ・Ｖｗ²）のエネルギが消費さ
れることとなる。このため、例えば静電容量Ｃｘｙと静
電容量Ｃｗとが同じ値であるとした場合、静電容量Ｃｗ
で消費されるエネルギは、Ｃｘｙによるエネルギ消費の
４倍にもなってしまう。

【００２５】以上のように、データドライバ１９では、
その出力が切り替わる毎にエネルギが消費され、特に、
以下に説明するように隣接する画素での点灯・非点灯が
交互に切り替わるような高域成分を多く含む画像を表示
する場合には、アドレス電極配線Ｗ間の静電容量Ｃｗに
おける充放電によるエネルギ損失が極めて大きくなる。

【００２６】以下、第２の問題点である表示画像のパタ
ーンと、データドライバにおける消費電力との関係を図
２５、図２８および図２９を用いて説明する。図２８
は、ＰＤＰの各放電セルにおける点灯（ハッチングあ
り）・非点灯（ハッチングなし）を示しており、図２９
は、図２８のようなパターンを表示する場合に各電極配
線に印加する電圧波形を示している。

【００２７】各放電セルに表示させるパターンに応じて
アドレス電極配線Ｗｋ−１、Ｗｋ、Ｗｋ＋１にアドレス
パルス１２１が印加され、これと同時に走査維持電極配
線Ｙｌ−１、Ｙｌ、Ｙｌ＋１に順次負の走査パルス１２
２を印加することにより、各放電セルに表示画像パター
ンに応じた点灯・非点灯データが書き込まれる。

【００２８】ここで、ｔｌのタイミングについて着目す
ると、アドレス電極配線Ｗｋに印加される電圧は、Ｖｗ
（約６０Ｖ）から０に変化するため、静電容量Ｃｘｙに
蓄積されていた電荷（Ｃｘｙ・Ｖｗ）がアドレス電極配
線Ｗｋからデータドライバ１９に流れ込む。また、アド
レス電極配線Ｗｋ＋１から静電容量Ｃｗを通って（Ｃｗ
・Ｖｗ）の電荷が、アドレス電極配線Ｗｋに向かって流
れ込む。さらに、アドレス電極配線Ｗｋ−１では、アド
レス電極配線Ｗｋとは反対に、０からＶｗへと印加電圧
が変化してるので、アドレス電極配線Ｗｋ−１から静電
容量Ｃｗを通り、２（Ｃｗ・Ｖｗ）の電荷が、アドレス
電極配線Ｗｋに向かって流れ込み、データドライバ１９
で消費される。以上のように、タイミングｔｌにおいて
は、次式（１）のような電力がアドレス電極配線Ｗｋ
で、つまりデータドライバ１９で消費されることとな
る。

【００２９】

【数１】 （Ｃｘｙ＋３×Ｃｗ）×Ｖｗ²／２ ・・・・（１） 一方、タイミングｔ＋１の瞬間には、図２８に示される
ようにｌ行目とｌ＋１行目の表示パターンが同じである
ため、各アドレス電極配線の電位は変化しない。従っ
て、このｔｌ＋１のタイミングでは、データドライバ１
９には電流は流れ込まず、電力も消費しない。

【００３０】このように、データドライバ１９から出力
されるアドレスパルスのスイッチング動作の度に、Ｃ
ｗ、Ｃｘｙへの充放電によって電力が消費されるので、
細かい模様の画像が入力され、それを表示すればするほ
ど、つまり、入力画像の高域成分が多くなればなるほど
データドライバ１９の出力のスイッチング回数が増え、
対応して消費電力が大きくなってしまっていた。そし
て、このような表示画像に応じた消費電力増大を緩和す
る方法は全く提案されていなかった。また、消費電力の
増大によってデータドライバ１９内での発熱が起こり、
ドライバに発熱対策を講ずる必要などが生じ、コストア
ップの原因ともなっていた。

【００３１】以上説明したように、従来の駆動回路にお
いては、隣接する電極配線間の静電容量に起因したドラ
イバでの電力消費量が大きく、また、このようなドライ
バでの消費電力を所定範囲内に抑えることができなかっ
た。

【００３２】この発明は上記のような問題点を解消する
ためになされたもので、第１の目的は、マトリクス表示
装置の駆動回路において、駆動信号が印加される列また
は行方向の電極配線間に存在する静電容量による消費電
力を低減することである。

【００３３】また、第２の目的は、駆動電極ドライバに
おける消費電力を一定範囲内に抑えることである。

【００３４】

【課題を解決するための手段】この発明は、容量性の負
荷を駆動して所望の表示を行うマトリクス表示装置の駆
動回路において、信号印加タイミング制御手段が、マト
リクス表示装置の列または行方向の駆動電極配線に、表
示画像データに応じた駆動信号を印加する際に、互いに
隣接する駆動電極配線にそれぞれ印加する前記駆動信号
の立ち下がりと立ち上がりタイミングとが互いにずれる
ように制御することを特徴とするものである。

【００３５】また、上記信号印加タイミング制御手段
は、前記各駆動電極配線に印加する駆動信号の立ち上が
りまたは立ち下がりタイミングの少なくとも一方のタイ
ミングを遅延させ、前記タイミングの遅延期間は、前記
駆動信号の立ち上がりまたは立ち下がりに要する期間に
ほぼ等しく設定することを特徴とするものである。

【００３６】さらに、信号印加タイミング制御手段は、
前記各駆動電極配線に印加する駆動信号の立ち上がりタ
イミングのみを遅延させることを特徴とするものであ
る。

【００３７】また、この発明において、マトリクス表示
装置は、前記駆動電極配線とそれぞれ交差するように配
置された走査電極配線を有し、遅延された前記各駆動電
極配線への前記駆動信号の印加タイミングと、これに対
応する前記走査電極配線への走査信号の印加タイミング
とが一致するように制御することを特徴とするものであ
る。

【００３８】上記信号印加タイミング制御手段は、外部
信号に基づいて、前記駆動信号の立ち上がりまたは立ち
下がりタイミングの少なくとも一方を制御することを特
徴とするものである。

【００３９】さらに、この発明においては、前記駆動電
極配線に前記駆動信号を印加する少なくとも２つの駆動
電極ドライバ手段を有し、隣接する前記駆動電極配線を
異なる前記駆動電極ドライバ手段によって別々に駆動
し、信号印加タイミング制御手段が、隣接する駆動電極
配線をそれぞれ駆動する異なる駆動電極ドライバ手段か
ら出力される前記駆動信号の立ち上がりタイミングと、
立ち下がりタイミングとが互いにずれるように制御する
ことを特徴とするものである。

【００４０】またさらに、前記駆動電極配線に駆動信号
を印加する駆動電極ドライバ手段での消費電力を検出す
る検出手段と、前記検出手段での検出結果に基づいて、
入力画像データからその特定成分を除去し、除去して得
られたデータを表示画像データとして前記マトリクス表
示装置に表示させるための表示画像制御手段と、を備え
ることを特徴とするものである。

【００４１】この発明は、さらに、容量性の負荷を駆動
して所望の表示を行うマトリクス表示装置の駆動回路に
おいて、列または行方向の駆動電極配線に表示画像デー
タに応じた駆動信号を印加する駆動電極ドライバ手段
と、前記駆動電極ドライバ手段での消費電力を検出する
検出手段と、前記検出手段での検出結果に基づいて、入
力画像データからその特定成分を除去し、除去して得ら
れたデータを表示画像データとして前記マトリクス表示
装置に表示させるための表示画像制御手段と、を備える
ことを特徴とするものである。

【００４２】上記表示画像制御手段は、前記検出手段に
おける検出結果に基づいて、前記消費電力が大きくなる
と、前記入力画像データからその画像空間周波数の高域
成分を選択的に除去することを特徴とするものである。

【００４３】また、上記表示画像制御手段は、前記入力
画像データを離散コサイン変換によって空間周波数デー
タに変換し、前記検出手段での検出結果に基づいて前記
空間周波数データから高域成分を除去し、高域成分除去
後に前記空間周波数データを逆離散コサイン変換するこ
とを特徴とするものである。

【００４４】あるいは、上記表示画像制御手段は、前記
検出手段での検出結果に基づいて、前記入力画像データ
を縦ｈ画素×横ｊ画素（但し、ｈ，ｊは、正の整数）の
ブロックに分割し、各ブロック内の各画素についての画
像データをブロック内で共通の表示データに変換して、
入力画像データの高域成分を除去することを特徴とする
ものである。

【００４５】そして、この表示画像制御手段は、前記分
割した同一ブロック内において、各画素のデジタル画素
データをその低ビット側成分から優先的に同一ブロック
内での共通データに置換することを特徴とするものであ
る。

【００４６】また、この発明のマトリクス表示装置は、
一デジタル画像表示単位期間を１フィールド期間とし、
前記１フィールド期間を表示階調ビット数に応じた数の
サブフィールドに時分割して表示することにより階調表
示を行う表示装置であって、前記検出手段での検出結果
に基づいて、前記消費電力が大きくなるにつれ、前記サ
ブフィールドの内、表示階調ビット数の低ビット側の前
記サブフィールドから優先的にその表示を省略すること
特徴とするものである。

【００４７】この発明は、上記駆動電極ドライバ手段
が、複数のドライバブロックに分割されている場合に
は、前記駆動電極ドライバ手段での消費電力を検出する
前記検出手段は、分割された前記各ドライバブロック毎
にそのドライバブロックにおける消費電力を検出するこ
とを特徴とするものである。

【００４８】また、前記各ドライバブロックが所定数の
前記駆動電極配線毎に集積された個々の集積回路よって
それぞれが構成されていることを特徴とするものであ
る。

【００４９】あるいは、前記各ドライバブロックが、所
定数の前記駆動電極配線毎に集積された個々の集積回路
のうち、互いに熱伝達し得る複数の集積回路によって構
成されることを特徴とするものである。

【００５０】この発明は、前記駆動電極ドライバ手段で
の消費電力を検出する検出手段は、前記入力画像データ
に基づいて前記消費電力を予測演算によって検出し、こ
の場合において、前記表示画像制御手段は、前記予測演
算による検出結果に基づいて、前記入力画像データから
その特定成分を除去することを特徴とするものである。

【００５１】また、この発明では、容量性の負荷を駆動
して所望の表示を行うマトリクス表示装置の駆動方法に
おいて、前記マトリクス表示装置の列または行方向の駆
動電極配線に、表示画像データに応じた駆動信号を印加
する際に、互いに隣接する駆動電極配線にそれぞれ印加
される前記駆動信号の立ち下がりと立ち上がりタイミン
グとが互いにずれるように制御することを特徴とするも
のである。

【００５２】また、この発明の別の駆動方法において
は、容量性の負荷を駆動して所望の表示を行うマトリク
ス表示装置の駆動方法であり、前記マトリクス表示装置
の列または行方向の駆動電極配線に表示画像データに応
じた駆動信号を印加する駆動電極ドライバ手段における
消費電力を検出し、前記消費電力の検出結果に基づい
て、入力画像データの特定成分を除去し、除去して得ら
れたデータを前記マトリクス表示装置に表示させること
により、前記駆動電極ドライバ手段での消費電力が所定
以内になるように制御することを特徴とするものであ
る。

【００５３】

【発明の実施の形態】以下、この発明の好適な実施の形
態（以下、実施の形態という）について、図面を用いて
説明する。

【００５４】実施の形態１．実施の形態１において特徴
的なことは、プラズマディスプレイ、液晶表示装置、Ｅ
Ｌディスプレイ等のマトリクス表示装置の各画素を駆動
するための電極配線にそれぞれ駆動信号を印加するにあ
たり、隣接する電極配線間で駆動信号の立ち上がりと立
ち下がりのタイミングがずれるように制御することであ
る。

【００５５】図１は、実施の形態１に係るプラズマディ
スプレイ装置の駆動回路の概略構成を示している。

【００５６】図１において、外部から入力画像データ１
が供給されると、これがドライバコントローラ２０内の
画像データ並べ替え部３に供給される。画像データ並べ
替え部３は、この入力画像データ１をプラズマディスプ
レイでの表示に適した順番に並べ替え、ディスプレイの
各放電セルの放電・非放電を示す駆動データ１６を２つ
のデータドライバ９にそれぞれ出力する。ただし、デー
タドライバ９は、単一の構成の場合もある。

【００５７】データドライバ９は、この駆動データ１６
に基づき、プラズマディスプレイ装置における駆動電極
配線に相当するアドレス電極配線Ｗ１、Ｗ３・・Ｗ２ｎ
−１と、Ｗ２、Ｗ４・・Ｗ２ｎとに対し、それぞれ駆動
信号として、アドレスパルスを印加し、各放電セルの点
灯・非点灯を決定している。

【００５８】そして、本実施の形態１においては、後述
するようにこのデータドライバ９内に、信号印加タイミ
ング制御手段として立ち上がり遅延回路を設け、これに
より隣接するアドレス電極配線１３に印加するアドレス
パルスの立ち上がりと立ち下がりのタイミングがずれる
ように制御する。

【００５９】また、コントローラ２０に設けられたシー
ケンスコントローラ５によって、アドレスパルスの印加
と同時に、対応するマトリクス表示装置の走査電極配
線、プラズマディスプレイ装置では走査維持電極配線１
５（Ｙ１〜Ｙｉ）に、走査信号である走査パルスが印加
され、ＰＤＰパネル１２の各放電セルに点灯・非点灯の
情報を書き込まれる。さらに維持電極配線１４と走査維
持電極配線１５に交互に維持パルスが印加され、ＰＤＰ
１２で所望の画像が発光表示される。

【００６０】次に、図１のデータドライバ９の構成およ
び動作について図２を用いて説明する。

【００６１】コントローラ２０からシリアルデータとし
て駆動データ１６が出力されると、これがシフトレジス
タ２４に順次供給されてパラレルデータに変換される。
次に、ラッチ回路２５に向けてパラレル駆動データＳ
１、Ｓ２・・Ｓｍが出力され、ラッチ回路２５は、供給
されるラッチイネーブル信号ＬＥがオン（例えばＨレベ
ル）となると、これに応じて、シフトレジスタ２４から
の出力をラッチし、ラッチされた駆動データＳ１〜Ｓｍ
は、ラッチデータＬ１〜Ｌｍとして、それぞれ出力され
る。

【００６２】ラッチ回路２５の各ラッチデータ出力経路
には、それぞれ信号印加タイミング制御手段として立ち
上がり遅延回路３２が設けられており、ラッチデータＬ
１〜Ｌｍのパルスの立ち上がりだけを遅延させる。立ち
上がり遅延回路３２は、例えば図５に示すような簡易な
構成で実現でき、このような回路構成により図６に示す
ようにラッチデータのパルスの立ち上がりだけが遅延し
た信号（出力ＯＵＴｂ）が得られる。

【００６３】図５に示す立ち上がり遅延回路３２は、ラ
ッチ回路２５から出力されるラッチデータを遅延させる
遅延回路４０と、アンド回路４４とにより構成される。
遅延回路４０は、バッファ４１、４２とコンデンサ４３
とを備え、図６のようにラッチデータである入力ＩＮａ
をｔｄだけ遅延させて、これを遅延回路出力（ＯＵＴ
ａ）としてアンド回路４４の一方の入力端に供給する。
アンド回路４４のもう一方の入力端には、ラッチデータ
（入力ＩＮａ）が直接供給される。アンド回路４４は、
遅延のないラッチデータとｔｄだけ遅延を受けたデータ
とのアンドをとり、これにより図６の出力ＯＵＴｂのよ
うにパルスの立ち上がりだけがｔｄだけ遅延した信号が
アンド回路４４から出力される。

【００６４】このようにして立ち上がり遅延回路３２に
おいて立ち上がりタイミングの遅延された各ラッチデー
タＬ１〜Ｌｍは、対応するレベルシフタ２６およびＦＥ
Ｔ駆動バッファ２７と、反転ＦＥＴ駆動バッファ１２８
とにそれぞれ供給され、これらを介してトーテムポール
回路を構成する電解効果トランジスタ（ＦＥＴ）２９、
３０のオンオフが制御される。これにより、トーテムポ
ール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０
Ｖの電圧が出力され、この出力、つまり立ち上がりタイ
ミングの遅延したアドレスパルスが、対応するアドレス
電極配線１３に印加されることとなる。

【００６５】なお、データドライバ９は、図２に示すよ
うな回路ブロックを集積して形成されるが、実際には、
数１０ビット程度の出力ごとに集積回路化し、これを組
み合わせて用いて一枚の表示パネルを駆動することが多
い。

【００６６】次に、図１、図３および図４を用いて本実
施の形態１によるデータドライバ９での消費電力の低減
作用について説明する。

【００６７】上述のように、データドライバ９におい
て、各アドレス電極配線Ｗに印加するアドレスパルスの
立ち上がりが遅延される。よって、ＰＤＰ１２上で互い
に隣接して配置されたアドレス電極配線Ｗｋ、Ｗｋ＋１
について着目すると、各電極配線でのアドレスパルス
は、例えば図３に示すような電圧波形となり、隣接する
電極配線間では、一方のアドレスパルスの立ち上がり
と、他方のアドレスパルスの立ち下がりとはそのタイミ
ングがｔｄだけずれている。このタイミングのずれｔｄ
は、アドレスパルスの立ち上がりおよび立ち下がりに要
する期間とほぼ等しくなるように設定しておくことで、
確実に、隣接する電極配線間でアドレスパルスの立ち上
がりと、立ち下がりタイミングをずらすことが可能とな
る。なお、このずれｔｄは、遅延回路４０のコンデンサ
４３の容量を調整することにより容易に変更することが
できる。

【００６８】図３の期間（ａ）において、アドレス電極
配線Ｗｋは０Ｖであり、隣接するアドレス電極配線Ｗｋ
＋１がＶｗであると、電極配線間の静電容量Ｃｗは、図
４（ａ）のようにアドレス電極配線Ｗｋ＋１側が正とな
るように充電される。

【００６９】図３の期間（ｂ）においてアドレス電極配
線Ｗｋ＋１がＶｗから０Ｖに立ち下がるとする。従来で
あれば、アドレス電極配線Ｗｋ＋１のアドレスパルスの
変化と同一タイミングでアドレス電極配線Ｗｋが、０Ｖ
からＶｗへと変化するのであるが、本実施の形態１で
は、パルスの立ち上がりタイミングが遅延されているの
で、アドレス電極配線Ｗｋのアドレスパルスは、この期
間（ｂ）では変化しない。このため、静電容量Ｃｗで
は、アドレス電極配線Ｗｋ＋１側のみがＶｗから０Ｖに
変化して、図４（ｂ）に示すような向きに電流が流れ
て、静電容量Ｃｗが放電し、（Ｃｗ・Ｖｗ²）／２の電
力がデータドライバ９で消費される。

【００７０】期間（ｃ）に、アドレス電極配線Ｗｋのア
ドレスパスルが、０からＶｗに立ち上がると、図４
（ｃ）に示すように電流が流れて静電容量Ｃｗが充電さ
れる。このときドライバ電源からは、Ｃｗ・Ｖｗ²のエ
ネルギが供給され、そのうち、（Ｃｗ・Ｖｗ²）／２が
静電容量Ｃｗに蓄積され、残りの（Ｃｗ・Ｖｗ²）／２
がデータドライバ９内で消費される。

【００７１】以上の説明から明らかなように、実施の形
態１のように制御することにより、１回のアドレスパル
スのスイッチング動作において、１つの静電容量Ｃｗあ
たりＣｗ・Ｖｗ²の電力が消費されることとなる。そし
て、この消費量は、従来の（２×Ｃｗ・Ｖｗ²）の１／
２であり、アドレスパルスの立ち上がりタイミングを遅
延させることにより、確実にデータドライバ９の消費電
力が低減することが可能となっている。但しＣｘｙへの
充放電による電力消費は、前述の計算と同一になるた
め、ここでは説明を省略した。

【００７２】なお、以上の説明ではアドレスパルスの立
ち上がりタイミングのみを遅延させるが、必ずしも立ち
上がりタイミングには限られず、立ち下がりタイミング
を遅延させてもよい。つまり、データドライバ９の消費
電力低減の観点からは、隣接するアドレス電極配線にお
いて、互いのアドレスパルスの立ち上がりと、立ち下が
りのタイミングが一致しなければ、立ち上がりと立ち下
がりのどちらが先でもよい。

【００７３】しかし、表示パネルの特性上からはアドレ
スパルスの立ち下がりが先のほうがよい。つまり、アド
レスパルスの立ち上がりタイミングを遅延させる方が、
立ち下がりタイミングを遅延させるよりも好ましい。こ
れは、立ち下がりタイミングを遅延させると、隣接する
アドレス電極配線間で一方のアドレスパルスが立ち下が
る前に他方のアドレスパルスが立ち上がって、２つの電
極配線の出力がＨレベルになるタイミングが生じ、この
タイミングがさらに走査パルスと重なると両方の電極配
線に係る２つの放電セルが発光状態となるような誤動作
が生ずる可能性があるからである。

【００７４】さらに、上記表示パネルでの誤動作を最小
限とするためには、図７（ａ）、（ｂ）に示すように、
アドレスパルス２１の立ち下がりを先に行うと共に、図
７（ｃ）、（ｄ）に示すように、このアドレスパルス２
１の立ち上がりと走査維持電極配線Ｙ（１５）への走査
パルス２２の印加タイミングを揃えることが好ましい。
これは、例えば、走査維持ドライバ１１内に図５と同様
な遅延回路４０を設け、走査パルス２２の立ち上がりお
よび立ち下がりタイミングをアドレスパルス２１の立ち
上がりタイミングｔｄと同じだけ遅延させることによ
り、実現できる。

【００７５】実施の形態２．次に、実施の形態２につい
て図８および図９を用いて説明する。プラズマディスプ
レイ装置の駆動回路全体構成は図１と同様である。な
お、本実施の形態以降において、既に説明した図面と同
様な構成には同一符号を付して説明を省略する。

【００７６】本実施の形態２では、アドレス電極配線１
３に印加するアドレスパルスの立ち上がりおよび立ち下
がりタイミングを外部信号によって制御する。具体的に
は、信号印加タイミング制御手段として、図８に示すよ
うなパルス制御回路２３を設け、この回路２３を外部か
らの制御信号（立ち上がりラッチイネーブル信号ＬＥ、
立ち下がりラッチイネーブル信号ＬＥ）によって制御す
る。

【００７７】パルス制御回路２３は、２つのアンド回路
２３ａ、２３ｂと、この２つのアンド回路の出力のオア
をとって出力するオア回路２３ｃによって構成される。
アンド回路２３ａの反転入力端と、アンド回路回路２３
ｂの一方の入力端にはシフトレジスタからの出力Ｓ１〜
Ｓｍの対応する出力が供給されている。各アンド回路２
３ａの非反転入力端には、立ち下がりラッチイネーブル
信号ＬＥが供給され、アンド回路２３ｂの他方の入力端
には立ち上がりラッチイネーブル信号ＬＥが供給されて
いる。さらに、シフトレジスタ２４からの出力データを
それぞれラッチするラッチ回路２５のラッチ制御端子に
は、対応するオア回路２３ｃの出力が、ラッチイネーブ
ル信号ＬＥとして供給される。そして、ラッチ回路２５
は、この信号ＬＥがオンになるとそれぞれシフトレジス
タ２４からの出力信号をラッチする。

【００７８】本実施の形態２のデータドライバ９の動作
は次のようになる。

【００７９】シフトレジスタ２４からの所定の出力デー
タＳｋ、Ｓｋ＋１について着目すると、図９（ａ）、
（ｂ）のように出力データＳｋがＨレベル、出力データ
Ｓｋ＋１がＬレベルの場合において、図９（ｃ）のよう
に立ち下がりラッチイネーブル信号ＬＥがオン（Ｈレベ
ル）となると、出力データＳｋ＋１を入力とするｋ＋１
番目のアンド回路２３ａの出力がＨとなって、これがそ
のままオア回路２３ｃからＨレベルのラッチイネーブル
信号ＬＥｋ＋１として、対応するｋ＋１番目のラッチ回
路２５に印加される。このため、ｋ＋１番目のラッチ回
路２５がシフトレジスタのＬレベル出力Ｓｋ＋１をラッ
チして、図９（ｈ）のように、トーテムポール回路の出
力Ｏｋ＋１がＬレベルとなる）。

【００８０】次に、図９（ｄ）のように立ち上がりラッ
チイネーブル信号がＨレベルとなると、ｋ番目のパルス
制御回路２３のアンド回路２３ｂの出力がＨレベルとな
り、オア回路２３ｃからＨレベルのラッチイネーブル信
号ＬＥｋとしてｋ番目のラッチ回路２５に印加される。
ｋ番目のラッチ回路２５は、これにより図９（ｇ）に示
すように、Ｈレベルの出力データＳｋをラッチし、出力
ＯｋがＨレベルに立ち上がる。

【００８１】以上のようにしてデータドライバ９を構成
することにより、アドレスパルスの立ち上がりタイミン
グ（あるいは立ち下がりタイミング）を簡単な構成で、
外部から選択的に制御することが可能であり、また実施
の形態１と同様にデータドライバにおける消費電力を低
減することができる。

【００８２】特に、本実施の形態２においては、実施の
形態１と異なって、アドレスパルスのタイミングを外部
からコントロールすることができるため、図５の遅延回
路４０のばらつきに起因したアドレスパルスの出力タイ
ミングのずれ等をなくすことが可能である。さらに、駆
動する負荷の特性、つまり表示パネルにおける静電容量
の大きさ等に合わせて、アドレスパルスの立ち上がりと
立ち下がりのタイミングを微調整することも容易であ
る。従って、駆動パルスとしてのアドレスパルスのタイ
ミングを最適化でき、ディスプレイにおける表示特性を
安定化することが可能となる。

【００８３】また、これらアドレスパルスの出力タイミ
ングを制御する立ち上がりラッチイネーブル信号を外部
信号とすることで、この信号を図１に示す走査維持ドラ
イバ１１への走査パルスの出力タイミングを制御する信
号としても利用でき、より簡単に、アドレスパルスの立
ち上がりと走査パルスの立ち上がりとを同期させること
が可能となる。

【００８４】実施の形態３．次に、実施の形態３につい
て図１０を用いて説明する。本実施の形態３における最
大の着目点は、図示するように、データドライバが、例
えば大きくみて２つのブロックに分割されており、デー
タドライバ（Ａブロック）５１が奇数番目のアドレス電
極配線Ｗ１、Ｗ３・・Ｗ２ｎ−１を駆動し、データドラ
イバ（Ｂブロック）５２が偶数番目のアドレス電極配線
Ｗ２、Ｗ４・・Ｗ２ｎを駆動していることである。

【００８５】つまり、本実施の形態３では、２つのデー
タドライバ５１、５２が、ＰＤＰ１２上で隣接するアド
レス電極配線を駆動するので、この２つのデータドライ
バ５１、５２が別のタイミングでアドレスパルスを出力
するように制御することによって、自動的に、隣接する
駆動電極配線で、印加される駆動電極の立ち上がり立ち
下がりタイミングとをずらすことを可能としている。

【００８６】具体的には、信号印加タイミング制御手段
として遅延回路５０を設け、これを、コントローラ２０
から各データドライバ５１、５２のいずれかに供給され
るラッチイネーブル信号の出力配線経路に設け（本実施
の形態３ではデータドライバ５２側）、データドライバ
５１、５２の一方の内部のラッチ回路でのラッチタイミ
ングを遅延させる。

【００８７】これにより、一方のデータドライバ（ここ
では、データドライバ５２）からのアドレスパルスの出
力タイミングを遅延させ、ＰＤＰ１２上で隣接するアド
レス電極配線間で、アドレスパルスの立ち上がりと立ち
下がりのタイミングが一致しないように制御している。

【００８８】このように実施の形態３では、上記実施の
形態のようにデータドライバとして専用に集積回路を製
造してこれを用いる必要がなく、隣接するアドレス電極
配線を駆動するデータドライバのいずれか一方に対応し
て遅延回路５０を設けるだけで、実施の形態１と同程度
にデータドライバの消費電力を低減することが可能とな
る。

【００８９】実施の形態４．ＰＤＰ上に、例えば画素ご
とに点灯・非点灯が入れ替わるような高域成分を含んだ
画像を表示すると、図２８および図２９からも明らかな
ように、アドレスパルスの反転が頻繁に起こり、これに
よって、上述したように電極配線間の静電容量Ｃｗに起
因してデータドライバの消費電力が増加してしまう。

【００９０】そこで、本実施の形態４においては、デー
タドライバの消費電力を検出してその値に応じて、表示
画像制御手段によって、原画像データ（入力画像デー
タ）の高域成分を除去し、データドライバの消費電力が
所定範囲内となるようにフィードバック制御している。

【００９１】図１１は、このような制御を行うためのプ
ラスマディスプレイ装置の駆動回路の構成を示してい
る。図１と異なる点は、まず、データドライバの消費電
力に応じて入力画像データ１の高域成分を除去する表示
画像制御手段として、コントローラ７０内に、入力画像
データ１から高域成分を除去する高域成分除去フィルタ
２と、このフィルタ２をコントロールするフィルタコン
トローラ４とを有することである。

【００９２】また、駆動回路の電源部６０のうち、デー
タドライバ電源６の消費電力を検出するため検知手段と
して、電流検出器８を有し、この検出器８での検出結果
３４に応じて、高域成分除去フィルタ２で高域成分の除
去が行われている。

【００９３】図１２は、高域成分除去フィルタ２の構成
例である。本実施の形態４においては、離散コサイン変
換部（ＤＣＴ：Discrete Cosine Transform）６１を設
けて入力画像データ１を離散コサイン変換し、高域成分
除去部６２が、得られた空間周波数成分データからフィ
ルタコントローラ４の制御に基づいて検出結果３４に応
じて高域成分を高域側から優先的に除去する。除去後、
逆離散コサイン変換部（ＩＤＣＴ：Inverse DCT）６３
が空間周波数成分データをもとの形式の画像データに復
調する。図１３は、表示画像の空間周波数に対する高域
成分除去フィルタ２の特性（ゲイン）を示したものであ
る。図１３に示されるように、電流検出の結果、データ
ドライバ消費電力が大であれば、画像の空間周波数が高
くなるほどフィルタゲインを通常値より低くして、入力
画像データからの高域成分の除去量を多くする。

【００９４】データドライバ消費電力が比較的小さい場
合には、表示画像の空間周波数が消費電力「大」の場合
に比べ、より高い範囲まで入力画像に対する高域成分除
去は行わない。

【００９５】次に、電流検出器８の構成例について図１
４を用いて説明する。図１４に示す電流検出器８は、デ
ータドライバ電源６からデータドライバ９までの電源供
給線に電流検出抵抗８０を挿入し、この抵抗８０での電
圧降下に基づいて電流量を求める。データドライバ９に
おける消費電力が、電源６からデータドライバ９に供給
される電力に対応しているので、図１４のように電源供
給線で検出された電流値に基づいてデータドライバ９で
の消費電力を検知する事ができる。また、検出抵抗８０
を電源供給線に挿入する構成とすれば、データドライバ
電源電圧などに応じた外付回路を用いてこの電流検出抵
抗８０を構成することができる。

【００９６】また、データドライバ電源の出力電圧は、
６０Ｖ程度と高電圧であるので、電流検知のためには、
まず、図１４のようにレベルシフタ８２、８４で低電圧
にシフトさせて低電圧にしてから、差動増幅器８６にお
いて電圧差を求め、電流値を求めている。差動増幅器８
６で求められた検出結果３４は、フィルタコントローラ
４に供給され、フィルタコントローラ４は、上述のよう
にこの検出結果３４に基づいて入力画像データ１からの
高域成分の除去を制御する。

【００９７】図１５は、従来の駆動方式と本実施の形態
４の駆動方式との場合で、原画像の細かさ（入力画像の
高域成分の多さ）と、データドライバにおける消費電力
との比較例を示している。従来の駆動方式では、入力画
像が高域成分を含んでいても、それをそのままディスプ
レイに表示するため、図１５の点線に示されるように入
力画像の高域成分が増加するほど、これに比例してデー
タドライバでの消費電力が増大している。

【００９８】一方、実施の形態４では、電流検出器８で
の検出結果に基づいて、データドライバでの消費電力が
大きくなるに従い、画像の高域成分を除去して消費電力
が一定値以上を越えないようにフィードバック制御す
る。従って、図１５において実線で示すように、本実施
の形態４では、データドライバにおける消費電力のピー
クをカットして、データドライバの消費電力を所定値以
下にクランプすることができる。

【００９９】なお、検出される消費電力を所定値でクラ
ンプするには、検出電流値に応じて、フィルタコントロ
ーラ４が、高域成分除去フィルタ２での高域除去の程度
が適切になるように制御することによって、比較的容易
に達成することができる。

【０１００】また、本実施の形態４においては、フィル
タコントローラ４における電流検出器８からの電流の検
出結果３４に対する応答性に適度な時定数を与えれば、
入力画像データ１の変化に対して、高域成分の除去が少
し遅れて追従することになる。このため、入力画像デー
タ１から高域成分を除去したことによる表示画像の変化
を目視上わかりにくくすることができる。

【０１０１】以上のように、本実施の形態４において
は、データドライバにおける消費電力に基づいて画像の
高域成分を除去し、消費電力が過大にならないように制
御する。従って、最大許容損失の小さいドライバ回路も
データドライバとして使用することができ、ドライバ回
路のコストダウンを容易とすることが可能となる。さら
に、電力消費による発熱量を考慮した熱耐性設計も容易
となる。なお、表示画像データにおける高域成分は、目
視上、感知されにくいので、高域成分除去による画質の
劣化を比較的小さく抑えることも可能である。

【０１０２】ところで、上述の実施の形態１〜３におい
ては、信号印加タイミング制御手段を設けて、隣接する
アドレス電極配線１３間で、アドレスパルスの立ち上が
りと立ち下がりとが一致しないようにパルスの立ち上が
り立ち下がりを制御している。本実施の形態４において
も、実施の形態１、２のようにデータドライバ９内に立
ち上がり遅延回路３２や、パルス制御回路２３を設け、
あるいは実施の形態３のように遅延回路５０を設けて、
隣接するアドレス電極配線１３間でアドレスパルスの立
ち上がりと立ち下がりのタイミングをずらすように制御
する構成が適用可能である。このように、アドレスパル
スのタイミングを制御するともに、データドライバの消
費電力が一定レベル以上にならないように画像データの
高域成分を適宜除去すれば、データドライバ９における
消費電力の低減効果をより一層高くすることが可能とな
る。

【０１０３】実施の形態５．本実施の形態５では、上記
実施の形態４と同様に、データドライバ電源６における
電流検出結果に基づいて、原画像つまり入力画像データ
の高域成分を除去する。実施の形態４と異なる点は、図
１１の高域成分除去フィルタ２における高域除去方式で
ある。実施の形態４では、離散コサイン変換によって入
力画像データ１の空間周波数データを得て高域成分を除
去している（図１２参照）。これに対して、実施の形態
５では、図１６に示すように原画像データを縦ｈ画素×
横ｊ画素のブロックに分割し（ｈおよびｊは、正の整
数）、各ブロック内における各画素の画像データをブロ
ック内で共通のデータに変換することにより、高域成分
を除去する。以下、図１１および図１６を用いて実施の
形態５について説明する。

【０１０４】まず、フィルタコントローラ４は、実施の
形態４と同様に電流検出器８にて検出された電流検出値
に基づいて高域成分除去フィルタ２に制御信号３３を出
力する。これに応じて、高域成分除去フィルタ２は、画
像データを共通化する単位ブロックの大きさ（縦ｈ画素
×横ｊ画素）を決定する。

【０１０５】例えば、検出されたデータドライバの消費
電力が小さいときは、図１６（ａ）のように入力画像デ
ータ１が細かくても、入力画像データ１をそのまま表示
画素データとしてＰＤＰ１２に表示する。

【０１０６】データドライバの消費電力が大きくなった
場合、図１６（ｂ）に示すように、高域成分除去フィル
タ２は、例えば入力画像データ１を縦２×横２のブロッ
クに分解し、各ブロック内を共通のデータに変換して
（例えば、点灯・非点灯状態が同一となるようにし
て）、これにより高域成分を除去する。なお、ブロック
毎の点灯・非点灯は、原画像である入力画像データ１で
のブロック内の点灯・非点灯数の数に応じて、例えば多
数決などにより決定することができる。

【０１０７】高域成分除去フィルタ２は、さらに消費電
力が大きくなると、入力画像データ１をより大きいブロ
ック、例えば図１６（ｃ）に示すように縦３×横２のブ
ロックに分解して、各ブロック内で点灯・非点灯を決定
し、図示されるような画像をＰＤＰ１２上に表示する。

【０１０８】以上のような構成によっても、データドラ
イバの消費電力に応じて、入力画像データの高域成分を
除去することができ、画質の劣化を抑えながら消費電力
を所定範囲内に抑えるように制御することが可能とな
る。

【０１０９】また、上述のような画像処理は、デジタル
ＲＧＢ画像データの表示にあたり、同一ブロック内の各
画素についてのデジタルデータに対し、その低ビット成
分（ＬＳＢ）側から優先的にブロック内で共通化すれ
ば、表示画像の画質の低下を最小限に抑えつつ、画像の
高域成分を除去することができ、データドライバ９にお
ける消費電力を所定範囲内に維持することができる。

【０１１０】実施の形態６．次に、図１７および図１８
を用いて本実施の形態６について説明する。本実施の形
態６では、プラズマディスプレイ装置において階調表示
を行う場合に、１つのフィールド（例えばテレビ画面表
示の場合に、１ＴＶフィールドは１６．７ｍｓ）を複数
のサブフィールドに分割して表示するいわゆるサブフィ
ールド階調表示法を用いている。

【０１１１】サブフィールド階調表示法では、図１８に
示すように、１フィールドが、表示階調ビット数Ｎに応
じて、そのビット数の最高ビット（ＭＳＢ）側から順に
第１サブフィールドＳＦ１、第２サブフィールドＳＦ２
・・・第６サブフィールドＳＦ６（最低ビット（ＬＳ
Ｂ）側）に割り当てられている（実施の形態６では、Ｎ
＝６）。各サブフィールドは、各放電セルにそれぞれア
ドレスパルスおよび走査パルスが印加されて各放電セル
に点灯・非点灯情報が書き込まれるアドレス期間５６
と、維持パルスが印加されて表示放電が維持される表示
維持期間５７とにより構成されている。各サブフィール
ドＳＦ１〜ＳＦ６における動作の相違点は、１サブフィ
ールド期間中における維持パルスの印加数の違いであ
り、表示階調ビットが低くなるにつれて、維持パルスの
印加数が少なくなるように割り当てられている。よっ
て、各サブフィールドにおけるデータドライバの消費電
力は、維持パルス数違いだけであるので、さほど変わら
ない値である。

【０１１２】実施の形態６においては、このようなサブ
フィールド階調表示法により画像表示を行った場合にお
いて、電流検出器８での検出電流値に基づいて、データ
ドライバ９の消費電力が高くなった場合に、その度合い
に応じて、低ビット側（ＬＳＢ）側のサブフィールドＳ
Ｆ６から順にその表示を省略することとしている。

【０１１３】プラズマディスプレイ装置において、通
常、サブフィールド階調表示の制御は、シーケンスコン
トローラ５が行っている。そこで、実施の形態６の場合
には、電流検出器８からの検出結果３４をシーケンスコ
ントローラ５に供給し、シーケンスコントローラ５が本
実施の形態６の表示画像制御手段として、この検出結果
３４に基づいてサブフィールドの休止をコントロールす
る。

【０１１４】図１８（ｂ）は、サブフィールドＳＦ６に
ついて、そのアドレス期間５６における書き込み動作
と、表示維持期間５７における維持動作とを休止した場
合の例を示している。これにより、図１８（ａ）のよう
に全てのサブフィールドＳＦ１〜ＳＦ６を表示した場合
と比較すると、同一の表示データの場合において、単純
計算でデータドライバ９における消費電力を５／６とす
ることが可能となる。

【０１１５】図１８（ｃ）では、さらにデータドライバ
９における消費電力が大きくなった場合に、サブフィー
ルドＳＦ６、ＳＦ５の２つのサブフィールドの動作を休
止した状態を示している。よって、サブフィールドＳＦ
６，ＳＦ５が表示されないので、図１８（ａ）に比較す
ると、上記同様に単純計算でデータドライバ消費電力を
２／３に低減することができる。

【０１１６】以上のように、本実施の形態６に係る駆動
方式によれば、電球検出器８と、シーケンスコントロー
ラ５によってデータドライバの消費電力のコントロール
が可能であり、実施の形態４、５のように高域成分除去
フィルタ２およびフィルタコントローラ４を設ける必要
はない。よって、簡単な構成によって、データドライバ
における消費電力が大きい場合に、階調を多少低くする
ことによって、確実にデータドライバ９の消費電力のピ
ークを低減することができる。

【０１１７】なお、本実施の形態６と、アドレスパルス
の立ち上がり立ち下がりタイミングをずらす実施の形態
１の構成や、さらには原画像の高域成分を除去する実施
の形態４、５などとを組み合わせれば、より確実にデー
タドライバの消費電力を低減することが可能となる。

【０１１８】実施の形態７．実施の形態７における特徴
は、実施の形態４、５、６のような単一の電流検出器８
ではなく、データドライバ９を構成する回路ブロックが
所定数毎に集積されてなる複数の集積回路毎に、対応し
て電流検出器を設けることである。上述のように、デー
タドライバ９は、多くの場合、例えば図２、８に示すよ
うな回路ブロックが所定数の出力毎に集積化された複数
の集積回路を用いて構成されている。このため、表示画
像の内容によっては、各集積回路や、互いに熱伝達され
うる複数の集積回路ごとにその消費電力が異なることも
あり、また、消費電力の許容範囲にバラツキが存在する
場合もある。よって、データドライバ９全体としてはそ
の消費電力が所定の許容範囲内であっても、いずれかの
集積回路ではその許容範囲を超えてしまう可能性があ
る。

【０１１９】そこで、実施の形態７では、個々の集積回
路、または近接配置などによって互いに熱伝達されうる
複数の集積回路を１つのドライバブロックとし、図１９
に示すように、このような各ドライバブロック９２に対
して個別に電流検出器９１を設け、また、最大値検出器
９３を設けて各電流検出器９１での検出結果をこの最大
値検出器９３に供給している。そして、最大値検出器９
３が、各電流検出器９１で得られた電流検出結果のいず
れかが所定値を超えた場合に、これを検出して、コント
ローラ７０内のフィルタコントローラ４またはシーケン
スコントローラ５に検出結果３４を供給する。

【０１２０】このように個別のドライバブロック９２で
の電流検出結果に基づいて高域成分除去またはサブフィ
ールドの除去動作にフィードバックをかけることによ
り、いずれのドライバブロック９２でも消費電力の許容
範囲を超えないように制御することが可能である。従っ
て、実施の形態７により、データドライバの信頼性をよ
り向上することができる。

【０１２１】実施の形態８．本実施の形態８の特徴は、
上述の実施の形態４〜７のように、電流検出器によって
データドライバの消費電力を直接検出するのではなく、
コントローラ７０に供給される入力画像データ１に基づ
いてデータドライバ９における消費電力を予測すること
である。データドライバ９における消費電力は、図２８
および図２９を用いて説明したように、アドレスパルス
のスイッチング、つまりデータドライバ出力Ｏｍのスイ
ッチング回数によって決まる。

【０１２２】そこで、実施の形態８においては、図２０
に示すようにコントローラ７０内にドライバ電力予測演
算部７２を設け、入力画像データ１に基づいてデータド
ライバ９での消費電力を予測している。予測結果３５
は、フィルタコントローラ４に供給され、消費電力が大
きくなると予測された場合には、フィルタコントローラ
４がこれを判定して、高域成分除去フィルタ２に所定の
制御信号３３を出力する。高域成分除去フィルタ２は、
この制御信号３３に基づいて、実施の形態４、５と同様
な方法によって、入力画像データ１から高域成分を除去
する。なお、予測演算部７２の算出結果に基づいて、シ
ーケンスコントローラ５を制御し、一部のサブフィール
ドの休止を行ってもよい。

【０１２３】次に、入力画像データ１に基づくデータド
ライバ９での消費電力の算出方法について図２１、図２
５、表Ａおよび表示Ｂを用いて説明する。なお、図２１
において、列方向はアドレス電極配線Ｗであり、行方向
は走査維持電極配線Ｙであり、さらに、各電極配線の交
点Ｄ（Ｗ，ＸＹ）はマトリクス状の放電セルを表してい
る。

【０１２４】放電セルＤ（ｋ，ｌ−１）およびＤ（ｋ、
ｌ）の表示が次の表（１）の（１）〜（４）ように変化
する場合、アドレス電極配線Ｗｋと、走査維持電極配線
Ｙおよび維持電極配線Ｘとで形成される静電容量Ｃｘｙ
に起因した消費電力は、それぞれ下記表Ａの（５）欄に
示すようになる。

【０１２５】

【表１】 次に、アドレス電極配線Ｗｋと隣接するアドレス電極配
線Ｗｋ−１との間に形成される静電容量Ｃｗに起因した
消費電力は以下のようになる。各アドレス電極配線Ｗ
ｋ、Ｗｋ−１に印加されるアドレスパルスは、ｌ−１行
選択期間からｌ行選択期間へと移行する際に、下表Ｂの
（１）〜（１６）のような組み合わせのいずれかで変化
する。そして、これらの（１）〜（１６）の場合におけ
る静電容量Ｃｗに起因した消費電力は、表Ｂの（１７）
欄に示すようになる。

【０１２６】

【表２】 以上の表Ａおよび表Ｂのように、表示パターンに応じた
アドレスパルスの変化から各放電セル毎に、データドラ
イバの消費電力を求めることができる。よって、ドライ
バ電力予測演算部７２は、入力画像データ１から得られ
る点灯・非点灯情報に基づいて、表示パネル上の放電セ
ルＤ（Ｗ，ＸＹ）のそれぞれについて、例えば、別途格
納しておいた上記表Ａ、Ｂを参照して消費電力を求め、
その総和を求めれば、一画面分のデータをＰＤＰ１２の
各放電セルに書き込む際に要するデータドライバ消費電
力を求めることができる。

【０１２７】以上、この実施の形態８のようにデータド
ライバ消費電力を予測演算して、その結果に基づいて入
力画像データから特定成分を除去する事とすれば、１フ
ィールド毎の入力画像の明暗変化が大きい場合などにお
いても、一時的にデータドライバでの消費電力が規定値
を超えてしまうことを未然に防止できる。

【０１２８】なお、以上に説明した各実施の形態１〜８
においては、マトリクス表示装置としてプラズマディス
プレイ装置を例にとって説明したが、これには限らず、
液晶表示装置あるいはエレクトロルミネッセンス表示装
置の各駆動回路においても、上述のような構成を採用す
ることにより駆動電極ドライバの消費電力を低減あるい
は一定範囲内に維持することができる。また、液晶表示
装置およびエレクトロルミネッセンス表示装置におい
て、駆動信号とは、プラズマディスプレイ装置でのアド
レスパルスと同様に、各画素における点灯・非点灯を決
定する信号であり、駆動電極配線は、このような駆動信
号が印加される電極配線を意味する。また、走査信号と
は、各画素でのより具体的な表示内容（輝度、階調な
ど）を示す信号であり、走査電極配線とは、この走査信
号が印加される電極配線である。

【０１２９】例えば、アクティブマトリクス型液晶表示
装置を例にとると、上記駆動電極配線はゲート電極配
線、駆動信号はゲート信号、走査電極配線はソースある
いはドレイン電極配線、走査信号はデータ信号に相当す
る。

【０１３０】

【発明の効果】以上のように、この発明によれば、プラ
ズマディスプレイ装置、液晶表示装置、エレクトロルミ
ネッセンス表示装置等のマトリクス表示装置の駆動回路
において、互いに隣接する駆動電極配線にそれぞれ印加
する前記駆動信号の立ち下がりと立ち上がりタイミング
とが互いにずれるように制御するため、隣接する駆動電
極配線間に形成される静電容量の充放電による駆動電極
ドライバでの消費電力を低減することができる。このよ
うに消費電極を低減できれば、携帯用の表示装置におい
ては携帯時の使用時間を伸ばすことが可能で、一方大画
面の表示装置を実現するにあたっても発熱の問題を低減
でき、極めて有利である。さらに最大許容消費電力の低
い駆動電極ドライバを用いることができるため、装置の
コストダウンを図ることもできる。

【０１３１】また、各駆動電極配線に印加する駆動信号
の立ち上がりまたは立ち下がりタイミングの少なくとも
一方のタイミングを遅延させるにあたって、タイミング
の遅延期間を駆動信号の立ち上がりまたは立ち下がりに
要する期間にほぼ等しく設定すれば、確実に立ち上がり
と立ち下がりタイミングをずらすことが可能となる。

【０１３２】各駆動電極配線に印加する駆動信号の立ち
上がりタイミングのみを遅延させることとすれば、タイ
ミングのずれによって隣接する駆動電極配線の双方で駆
動信号が立上がった状態になることが防止されことか
ら、ドライバの消費電力を低減できると共に、表示装置
における表示上の誤動作を回避することができる。ま
た、これと併せて、駆動電極配線とそれぞれ交差するよ
うに配置された走査電極配線に印加する走査信号を、遅
延された前記各駆動電極配線への前記駆動信号の印加タ
イミングと一致するよう制御すれば、より確実に表示上
の誤動作を防止することができる。

【０１３３】さらに、信号印加タイミング制御手段が、
外部信号に基づいて、前記駆動信号の立ち上がりまたは
立ち下がりタイミングの少なくとも一方を制御する構成
を採用すれば、タイミングを遅延させる遅延回路などの
バラツキによる影響を受けることなく、確実に信号の遅
延量をコントロールすることができる。また、この外部
信号を他の信号、例えば走査信号の制御に用いることが
できるので、遅延された駆動信号の印加と、走査信号の
印加タイミングを一致させる構成などにおいて効果的で
ある。

【０１３４】駆動電極配線に駆動信号を印加する少なく
とも２つの駆動電極ドライバ手段を有し、隣接する前記
駆動電極配線を異なる駆動電極ドライバ手段によって別
々に駆動する場合においては、信号印加タイミング制御
手段が、上記異なる駆動電極ドライバ手段が別のタイミ
ングで駆動信号を出力するように制御すれば、簡単に、
隣接する駆動電極配線で、印加される駆動電極の立ち上
がり立ち下がりタイミングとをずらすことが可能とな
る。

【０１３５】また、本発明において、駆動電極ドライバ
手段での消費電力を検出する検出手段を設け、その検出
結果に基づいて、表示画像制御手段が、入力画像データ
からその特定成分を除去することとすれば、上記ドライ
バ手段における消費電力を入力画像データに関わらず常
時一定範囲内に抑えることができる。従って、ドライバ
手段における消費電力の最大許容値に応じた駆動が可能
となり、回路設計が容易となると共に、より最大許容値
の低いドライバ手段を採用することも可能となる。

【０１３６】また、ディスプレイの画素毎に点灯・非点
灯表示が反転するような、高域成分を多く含む画像を表
示すると、駆動電極ドライバ手段での消費電力が増大す
ることから、駆動電極ドライバ手段での消費電力が大き
くなった場合に、入力画像データからその画像空間周波
数の高域成分を選択的に除去することとすれば、ドライ
バ手段での消費電力を一定範囲内に抑えることが容易で
ある。

【０１３７】高域成分の除去にあたり、入力画像データ
を離散コサイン変換によって空間周波数データに変換し
て、検出手段での検出結果に基づいてその空間周波数デ
ータから高域成分を除去すれば、正確にかつ簡単な構成
で高域成分の除去ができる。あるいは、この発明におい
て、他の高域成分の除去方式として、検出手段での検出
結果に基づいて、入力画像データを縦ｈ画素×横ｊ画素
（但し、ｈ，ｊは、正の整数）のブロックに分割し、各
ブロック内の各画素についての画像データをブロック内
で共通の表示データに変換する方式であっても、簡易な
構成で高域成分の除去を行うことができる。なお、分割
した同一ブロック内において、各画素のデジタル画素デ
ータをその低ビット側成分から優先的に同一ブロック内
での共通データに置換すれば、画質の低下を最小限に抑
えつつ、駆動電極ドライバ手段での消費電力の低減を図
ることができる。

【０１３８】また、この発明において、マトリクス表示
装置がサブフィールド方式による階調表示を行う場合に
は、上記検出手段での検出結果に基づいて、消費電力が
大きくなるにつれ、サブフィールドの内、表示階調ビッ
ト数の低ビット側のサブフィールドから優先的にその表
示を省略することによっても、駆動電極ドライバ手段で
の消費電力の低減を図ることが可能である。

【０１３９】さらに、この発明において、駆動電極ドラ
イバ手段が、複数のドライバブロックに分割されている
場合、各ドライバブロック毎にそのドライバブロックに
おける消費電力を検出する構成を採用すれば、ブロック
毎の実際の消費電力のバラツキや、最大許容値のバラツ
キ等によって、一部のドライバブロックにおいて最大許
容値が超えてしまうことを確実に防止できる。このよう
にすれば、駆動回路の信頼性をより向上することが可能
である。

【０１４０】また、この発明において、入力画像データ
に基づいて駆動電極ドライバ手段での消費電力を予測演
算によって検出する構成とすれば、未然に消費電力の増
加を防止することができる。従って、一画面表示期間
（１フィールド）毎に、表示画面の明暗が反転するな
ど、明暗の変化が速い画像などを表示する場合であって
も、一時的にドライバ手段での消費電力が許容範囲を超
えてしまうといった可能性を確実になくすことができ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係るプラズマディ
スプレイ装置およびその駆動回路の構成を示す図であ
る。

【図２】 図１のデータドライバ９の構成を示す図であ
る。

【図３】 実施の形態１に係るアドレス電極配線の駆動
波形を示す図である。

【図４】 実施の形態１の駆動方式におけるデータドラ
イバでの消費電力を説明するための図である。

【図５】 図１の立ち上がり遅延回路３２の構成を示す
図である。

【図６】 図５の立ち上がり遅延回路３２での駆動波形
を示す図である。

【図７】 実施の形態１のアドレス電極配線と走査維持
電極配線との駆動例を示す波形図である。

【図８】 この発明の実施の形態２に係るデータドライ
バの構成を示す図である。

【図９】 図８のデータドライバでの駆動波形を示す図
である。

【図１０】 この発明の実施の形態３に係るプラズマデ
ィスプレイ装置の駆動回路の構成を示す図である。

【図１１】 この発明の実施の形態４に係るプラズマデ
ィスプレイ装置の駆動回路の構成を示す図である。

【図１２】 図１１の高域成分除去フィルタ２の構成を
示す図である。

【図１３】 入力画像の空間周波数とフィルタゲインと
の関係を示す図である。

【図１４】 図１１の電流検出器８の構成を示す図であ
る。

【図１５】 入力画像の空間周波数とデータドライバの
消費電力との関係について従来と実施の形態４の駆動方
式の比較を示す図である。

【図１６】 この発明の実施の形態５に係るプラズマデ
ィスプレイ装置の駆動方式を説明する概念図である。

【図１７】 この発明の実施の形態６に係るプラズマデ
ィスプレイ装置の駆動回路の構成を示す図である。

【図１８】 実施の形態６における駆動方式を説明する
概念図である。

【図１９】 この発明の実施の形態７に係るプラズマデ
ィスプレイ装置の駆動回路の構成を示す図である。

【図２０】 この発明の実施の形態８に係るプラズマデ
ィスプレイ装置の駆動回路の構成を示す図である。

【図２１】 実施の形態８の駆動方式を説明するための
図である。

【図２２】 従来のブラズマディスプレイ装置および
その駆動回路を示す図である。

【図２３】 従来のブラズマディスプレイ装置の駆動
方法を示す駆動波形図である。

【図２４】 図２２のデータドライバ１９の構成を示
す図である。

【図２５】 プラズマディスプレイ装置およびデータ
ドライバの等価回路を示す図である。

【図２６】 従来のプラズマディスプレイ装置のアド
レス電極配線の駆動波形の一例を示す図である。

【図２７】 従来の駆動方式におけるデータドライバ
での消費電力を説明するための図である。

【図２８】 プラズマディスプレイパネル上での表示
例を示す図である。

【図２９】 図２８の表示を行うための従来の駆動波
形を示す図である。

【符号の説明】

１ 画像データ（入力画像データ）、２ 高域成分除去
フィルタ、３ 画像データ並べ換え部、４ フィルタコ
ントローラ、５ シーケンスコントローラ、６データド
ライバ電源、８，９１ 電流検出器、９ データドライ
バ、１０ 維持ドライバ、１１ 走査維持ドライバ、１
２ ＰＤＰ（プラズマディスプレイパネル）、１３ ア
ドレス電極配線、１４ 維持電極配線、１５ 走査維持
電極配線、１６ 駆動データ、２０，７０ コントロー
ラ、２１ アドレスパルス、２２ 走査パルス、２３
パルス制御回路、２３ａ，２３ｂ，４４ アンド回路、
２３ｃ オア回路、２４ シフトレジスタ、２５ ラッ
チ回路、２９，３０ ＦＥＴ、３２ 立ち上がり遅延回
路、３３ 制御信号、４０，５０ 遅延回路、４３ コ
ンデンサ、５１ データドライバ（Ａブロック）、５２
データドライバ（Ｂブロック）、６１ ＤＣＴ、６２
高域成分除去部、６３ ＩＤＣＴ、７２ドライバ電力
予測演算、８０ 電流検出抵抗、９２ ドライバブロッ
ク、９３最大値検出器。

Claims (19)

【特許請求の範囲】
1. 【請求項１】 容量性の負荷を駆動して所望の表示を行
   うマトリクス表示装置の駆動回路において、 前記マトリクス表示装置の列または行方向の駆動電極配
   線に、表示画像データに応じた駆動信号を印加する際
   に、互いに隣接する駆動電極配線にそれぞれ印加する前
   記駆動信号の立ち下がりと立ち上がりタイミングとが互
   いにずれるように制御するための信号印加タイミング制
   御手段を備えることを特徴とするマトリクス表示装置の
   駆動回路。
2. 【請求項２】 前記信号印加タイミング制御手段は、前
   記各駆動電極配線に印加する駆動信号の立ち上がりまた
   は立ち下がりタイミングの少なくとも一方のタイミング
   を遅延させ、 前記タイミングの遅延期間を、前記駆動信号の立ち上が
   りまたは立ち下がりに要する期間にほぼ等しく設定する
   ことを特徴とする請求項１に記載のマトリクス表示装置
   の駆動回路。
3. 【請求項３】 前記信号印加タイミング制御手段は、前
   記各駆動電極配線に印加する駆動信号の立ち上がりタイ
   ミングのみを遅延させることを特徴とする請求項１に記
   載のマトリクス表示装置の駆動回路。
4. 【請求項４】 前記マトリクス表示装置は、前記駆動電
   極配線とそれぞれ交差するように配置された走査電極配
   線を有し、 遅延された前記各駆動電極配線への前記駆動信号の印加
   タイミングと、これに対応する前記走査電極配線への走
   査信号の印加タイミングとが一致するように制御するこ
   とを特徴とする請求項１〜３のいずれか一つに記載のマ
   トリクス表示装置の駆動回路。
5. 【請求項５】 前記信号印加タイミング制御手段は、外
   部信号に基づいて、前記駆動信号の立ち上がりまたは立
   ち下がりタイミングの少なくとも一方を制御することを
   特徴とする請求項１〜４のいずれか一つに記載のマトリ
   クス表示装置の駆動回路。
6. 【請求項６】 前記駆動電極配線に前記駆動信号を印加
   する少なくとも２つの駆動電極ドライバ手段を有し、隣
   接する前記駆動電極配線を異なる前記駆動電極ドライバ
   手段によって別々に駆動し、 前記信号印加タイミング制御手段は、前記隣接する駆動
   電極配線をそれぞれ駆動する異なる駆動電極ドライバ手
   段から出力される前記駆動信号の立ち上がりタイミング
   と、立ち下がりタイミングとが互いにずれるように制御
   することを特徴とする請求項１〜５のいずれか一つに記
   載のマトリクス表示装置の駆動回路。
7. 【請求項７】 さらに、前記駆動電極配線に駆動信号を
   印加する駆動電極ドライバ手段での消費電力を検出する
   検出手段と、 前記検出手段での検出結果に基づいて、入力画像データ
   からその特定成分を除去し、除去して得られたデータを
   表示画像データとして前記マトリクス表示装置に表示さ
   せるための表示画像制御手段と、 を備えることを特徴とする請求項１〜６のいずれか一つ
   に記載のマトリクス表示装置の駆動回路。
8. 【請求項８】 容量性の負荷を駆動して所望の表示を行
   うマトリクス表示装置の駆動回路において、 列または行方向の駆動電極配線に表示画像データに応じ
   た駆動信号を印加する駆動電極ドライバ手段と、 前記駆動電極ドライバ手段での消費電力を検出する検出
   手段と、 前記検出手段での検出結果に基づいて、入力画像データ
   からその特定成分を除去し、除去して得られたデータを
   表示画像データとして前記マトリクス表示装置に表示さ
   せるための表示画像制御手段と、 を備えることを特徴とするマトリクス表示装置の駆動回
   路。
9. 【請求項９】 前記表示画像制御手段は、前記検出手段
   における検出結果に基づいて、前記消費電力が大きくな
   ると、前記入力画像データからその画像空間周波数の高
   域成分を選択的に除去して、前記消費電力を低減するよ
   うに制御することを特徴とする請求項７または請求項８
   に記載のマトリクス表示装置の駆動回路。
10. 【請求項１０】 前記表示画像制御手段は、前記入力画
    像データを離散コサイン変換によって空間周波数データ
    に変換し、前記検出手段での検出結果に基づいて前記空
    間周波数データから高域成分を除去し、高域成分除去後
    に前記空間周波数データを逆離散コサイン変換すること
    を特徴とする請求項９に記載のマトリクス表示装置の駆
    動回路。
11. 【請求項１１】 前記表示画像制御手段は、前記検出手
    段での検出結果に基づいて、前記入力画像データを縦ｈ
    画素×横ｊ画素（但し、ｈ，ｊは、正の整数）のブロッ
    クに分割し、各ブロック内の各画素の画像データをブロ
    ック内で共通のデータに変換して、入力画像データから
    高域成分を除去することを特徴とする請求項９に記載の
    マトリクス表示装置の駆動回路。
12. 【請求項１２】 前記表示画像制御手段は、前記分割し
    た同一ブロック内において、各画素のデジタル画素デー
    タをその低ビット側成分から優先的に同一ブロック内で
    の共通データに置換することを特徴とする請求項１１に
    記載のマトリクス表示装置の駆動回路。
13. 【請求項１３】 前記マトリクス表示装置は、一デジタ
    ル画像表示単位期間を１フィールド期間とし、前記１フ
    ィールド期間を表示階調ビット数に応じた数のサブフィ
    ールドに時分割して表示することにより階調表示を行う
    表示装置であって、 前記検出手段での検出結果に基づいて、前記消費電力が
    大きくなるにつれ、前記サブフィールドの内、表示階調
    ビット数の低ビット側の前記サブフィールドから優先的
    にその表示を省略すること特徴とする請求項７または請
    求項８に記載のマトリクス表示装置の駆動回路。
14. 【請求項１４】 前記駆動電極ドライバ手段は、複数の
    ドライバブロックに分割され、 前記駆動電極ドライバ手段での消費電力を検出する前記
    検出手段は、分割された前記各ドライバブロック毎にそ
    のドライバブロックにおける消費電力を検出することを
    特徴とする請求項７〜１３のいずれか一つに記載のマト
    リクス表示装置の駆動回路。
15. 【請求項１５】 前記各ドライバブロックは、所定数の
    前記駆動電極配線毎に集積された個々の集積回路よって
    それぞれが構成されることを特徴とする請求項１４に記
    載のマトリクス表示装置の駆動回路。
16. 【請求項１６】 前記各ドライバブロックは、所定数の
    前記駆動電極配線毎に集積された個々の集積回路のう
    ち、互いに熱伝達し得る複数の集積回路によって構成さ
    れることを特徴とする請求項１４に記載のマトリクス表
    示装置の駆動回路。
17. 【請求項１７】 前記駆動電極ドライバ手段での消費電
    力を検出する検出手段は、前記入力画像データに基づい
    て前記消費電力を予測演算によって検出し、 前記表示画像制御手段は、前記予測演算による検出結果
    に基づいて、前記入力画像データからその特定成分を除
    去することを特徴とする請求項７〜１６のいずれか一つ
    に記載のマトリクス表示装置の駆動回路。
18. 【請求項１８】 容量性の負荷を駆動して所望の表示を
    行うマトリクス表示装置の駆動方法において、 前記マトリクス表示装置の列または行方向の駆動電極配
    線に、表示画像データに応じた駆動信号を印加する際
    に、互いに隣接する駆動電極配線にそれぞれ印加される
    前記駆動信号の立ち下がりと立ち上がりタイミングとが
    互いにずれるように制御することを特徴とするマトリク
    ス表示装置の駆動方法。
19. 【請求項１９】 容量性の負荷を駆動して所望の表示を
    行うマトリクス表示装置の駆動方法において、 前記マトリクス表示装置の列または行方向の駆動電極配
    線に表示画像データに応じた駆動信号を印加する駆動電
    極ドライバ手段における消費電力を検出し、 前記消費電力の検出結果に基づいて、入力画像データの
    特定成分を除去し、除去して得られたデータを前記マト
    リクス表示装置に表示させることにより、前記駆動電極
    ドライバ手段での消費電力が所定以内になるように制御
    することを特徴とするマトリクス表示装置の駆動方法。