WO2009096186A1 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
WO2009096186A1
WO2009096186A1 PCT/JP2009/000350 JP2009000350W WO2009096186A1 WO 2009096186 A1 WO2009096186 A1 WO 2009096186A1 JP 2009000350 W JP2009000350 W JP 2009000350W WO 2009096186 A1 WO2009096186 A1 WO 2009096186A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
image data
power
electrode
unit
Prior art date
Application number
PCT/JP2009/000350
Other languages
English (en)
French (fr)
Inventor
Kazuki Sawa
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to CN2009801000612A priority Critical patent/CN101772795B/zh
Priority to US12/743,408 priority patent/US8508555B2/en
Priority to JP2009521263A priority patent/JP5152184B2/ja
Publication of WO2009096186A1 publication Critical patent/WO2009096186A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Definitions

  • the present invention relates to a plasma display device using an AC type plasma display panel.
  • a typical plasma display panel (hereinafter abbreviated as “panel”) as an image display device having a large number of pixels arranged in a plane has a large number of discharge cells having scan electrodes, sustain electrodes, and data electrodes.
  • the phosphors are excited and emitted by gas discharge generated inside each discharge cell to perform color display.
  • the subfield method is mainly used as a method for displaying an image on a plasma display device using such a panel.
  • one field is composed of a plurality of subfields with predetermined luminance weights, and an image is displayed by controlling light emission / non-light emission of each discharge cell in each subfield.
  • the plasma display apparatus includes a scan electrode drive circuit for driving the scan electrodes, a sustain electrode drive circuit for driving the sustain electrodes, and a data electrode drive circuit for driving the data electrodes, and the drive circuits for the electrodes are respectively A necessary drive voltage waveform is applied to the electrodes.
  • the data electrode driving circuit needs to apply an address pulse for the address operation independently for each of a large number of data electrodes based on the image signal, and is usually configured using a dedicated IC.
  • each data electrode is a capacitive load having a stray capacitance between the adjacent data electrode, scan electrode, and sustain electrode.
  • the power consumption of the data electrode drive circuit increases as the charge / discharge current of the capacity of the data electrode increases, but this charge / discharge current largely depends on the image signal to be displayed. For example, when the address pulse is not applied to all the data electrodes, the charge / discharge current is “0”, so that the power consumption is minimized. Conversely, when the address pulse is applied to all the data electrodes, the charge / discharge current is “0”, so the power consumption is small. However, when an address pulse is randomly applied to the data electrode, the charge / discharge current increases. In particular, when the address pulse is applied alternately to adjacent data electrodes, the capacitance between the adjacent data electrodes and the scan electrode In addition, since the electrostatic capacitance between the storage electrode and the sustain electrode is charged / discharged, the power consumption becomes very large.
  • the power consumption of the data electrode drive circuit is predicted based on the image signal, and the write operation is prohibited from the subfield having the smallest luminance weight to consume the data electrode drive circuit.
  • a method for limiting power for example, see Patent Document 1 has been proposed.
  • Patent Document 2 Although the effect of suppressing the power is less than that of Patent Document 1, as a method of suppressing the power while suppressing the deterioration of the image display quality, for example, the subfield writing operation is not completely prohibited, but the frequency of the writing operation is changed. A method of limiting the power consumption of the data electrode driving circuit by reducing the number (for example, see Patent Document 2) has been proposed.
  • the power suppression effect varies greatly depending on the image to be displayed, but as a method in which the image display quality does not deteriorate, the charge / discharge current is reduced by changing the order of the address pulses applied to the data electrode, and the data electrode drive circuit A method for limiting power consumption (see, for example, Patent Document 3) has been proposed.
  • the plasma display device of the present invention includes a panel, a scan electrode drive circuit, a sustain electrode drive circuit, a data electrode drive circuit, and an image signal processing circuit.
  • the panel includes a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode.
  • the scan electrode drive circuit, the sustain electrode drive circuit, and the data electrode drive circuit are a sequential write operation in which a scan pulse is sequentially applied to the scan electrode and an address pulse is applied to the data electrode, or every other scan pulse is applied to the scan electrode.
  • the sustain electrode and the data electrode are driven.
  • the image signal processing circuit converts the input image signal into image data to be input to the data electrode driving circuit.
  • the image signal processing circuit includes an image data conversion circuit, a sequential writing processing circuit, an interlace writing processing circuit, and a selection circuit.
  • the image data conversion circuit converts the image signal into image data indicating light emission / non-light emission of the discharge cells for each subfield.
  • the sequential writing processing circuit converts the output of the image data conversion circuit into image data corresponding to the sequential writing operation.
  • the interlace write processing circuit converts the output of the image data conversion circuit into image data corresponding to the interlace write operation.
  • the image data selection circuit selects the output of either the sequential write processing circuit or the interlace write processing circuit.
  • the sequential write processing circuit includes a sequential write array unit, a first pre-conversion power prediction unit, a first data power conversion unit, a first write stop unit, and a first post-conversion power prediction unit. is doing.
  • the sequential writing arrangement unit arranges the output of the image data conversion circuit corresponding to the sequential writing operation.
  • the first pre-conversion power prediction unit predicts the power consumption of the data electrode driving circuit based on the output of the sequential write array unit.
  • the first data power conversion unit converts the output of the sequential writing array unit for a specific subfield into image data with low power consumption of the data electrode driving circuit.
  • the first write stop unit converts the output of the first data power conversion unit so as to stop the write operation for a specific subfield so that the power consumption of the data electrode driving circuit is equal to or lower than a predetermined power threshold value. To do.
  • the first post-conversion power prediction unit predicts the power consumption of the data electrode driving circuit based on the output of the first write stop unit.
  • the interlaced write processing circuit includes an interlaced write array unit, a second pre-conversion power prediction unit, a second data power conversion unit, a second write stop unit, and a second post-conversion power prediction unit. is doing.
  • the interlaced writing arrangement unit arranges the output of the image data conversion circuit corresponding to the interlaced writing operation.
  • the second pre-conversion power predicting unit predicts the power consumption of the data electrode driving circuit based on the output of the interlaced writing array unit.
  • the second data power conversion unit converts the output of the interlaced writing array unit for a specific subfield into image data with low power consumption of the data electrode driving circuit.
  • the second address stop unit converts the output of the second data power conversion unit so as to stop the address operation for the specific subfield so that the power consumption of the data electrode driving circuit is equal to or lower than a predetermined power threshold value. To do.
  • the second post-conversion power prediction unit predicts the power consumption of the data electrode driving circuit based on the output of the second address stop unit.
  • the first data power conversion unit converts the number of specific subfields into image data with low power consumption of the data electrode driving circuit
  • the second data power conversion unit consumes the data electrode driving circuit.
  • the number of specific subfields to be converted into image data with low power is made equal.
  • the number of specific subfields that the first data power conversion unit and the second data power conversion unit convert into image data with low power consumption of the data electrode driving circuit is It is desirable to set based on the larger power of the power predicted by the pre-conversion power prediction unit and the power predicted by the second pre-conversion power prediction unit.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a diagram schematically showing the interelectrode capacitance of the panel.
  • FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the panel.
  • FIG. 5 is a circuit block diagram of the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 6A is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 6B is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 6A is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 6C is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 6D is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 6E is a diagram showing a checkered pattern in which the gradation value changes for each scan electrode and each data electrode.
  • FIG. 7 is a diagram for estimating the power consumption of the data electrode driving circuit.
  • FIG. 8 is a diagram for estimating the power consumption of the data electrode driving circuit.
  • FIG. 9 is a circuit block diagram showing details of the image signal processing circuit of the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 10A is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 10A is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 10B is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 10C is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 10D is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 10E is a diagram for explaining the operation of the data power conversion unit of the plasma display device.
  • FIG. 11 is a diagram for explaining the operation of the image data determination circuit of the plasma display device.
  • FIG. 1 is an exploded perspective view showing a structure of a panel 10 used in the embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover scan electrode 22 and sustain electrode 23.
  • a protective layer 26 is formed on the dielectric layer 25.
  • a plurality of data electrodes 32 are formed on the back substrate 31.
  • a dielectric layer 33 is formed so as to cover the data electrode 32.
  • a cross-shaped partition wall 34 is formed on the dielectric layer 33. On the side surface of the partition wall 34 and on the dielectric layer 33, a phosphor layer 35 that emits light of each color of red, green, and blue is provided.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect each other with a minute discharge space interposed therebetween.
  • the outer peripheral portions of the front substrate 21 and the rear substrate 31 are sealed with a sealing material such as glass frit.
  • a sealing material such as glass frit.
  • a mixed gas of neon and xenon is sealed as a discharge gas.
  • the discharge space is formed by being partitioned into a plurality of sections by a partition wall 34.
  • a discharge cell is formed at a portion where the display electrode pair 24 and the data electrode 32 intersect. These discharge cells discharge and emit light to display an image.
  • the panel 10 includes a plurality of discharge cells each having the display electrode pair 24 including the scan electrode 22 and the sustain electrode 23 and the data electrode 32.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing the interelectrode capacitance of the panel 10 used in the embodiment of the present invention, and shows the interelectrode capacitance related to the data electrode.
  • An interelectrode capacitance Cs exists in each of the portions where the display electrode pair and the data electrode intersect.
  • An interelectrode capacitance Cd exists between the adjacent data electrodes.
  • FIG. 3 shows interelectrode capacitance Cs at the intersection of five scan electrodes SCi-2 to SCi + 2 and sustain electrodes SUi-2 to SUi + 2 and five data electrodes Dj-2 to Dj + 2, and five data electrodes.
  • An interelectrode capacitance Cd between Dj ⁇ 2 and Dj + 2 is illustrated.
  • the display electrode pair composed of the scan electrode SCi and the sustain electrode SUi is indicated by one thick horizontal line
  • the interelectrode capacitance between the display electrode pair and the data electrode Dj is indicated by Cs.
  • a so-called subfield method is used as a method of displaying a gradation corresponding to an image signal.
  • the subfield method is a method of performing gradation display by dividing one field into a plurality of subfields and controlling light emission / non-light emission of each discharge cell for each subfield.
  • one field is divided into, for example, 10 subfields, and each subfield is (“1”, “2”, “3”, “6”, “11”, “18”, “30”, “44”, “60”, “81”).
  • one field is divided into four subfields (first SF, second SF, third SF, and fourth SF), and each subfield is (“1”, “2”, The description will be made assuming that the luminance weights are “4” and “8”).
  • FIG. 4 is a diagram showing a driving voltage waveform applied to each electrode of panel 10 in the embodiment of the present invention.
  • FIG. 4 shows drive voltage waveforms for two subfields, but drive voltage waveforms in other subfields are substantially the same.
  • 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn, and a ramp voltage that gradually increases from the voltage Vi1 to the voltage Vi2 is applied to the scan electrodes SC1 to SCn.
  • voltage Ve1 is applied to sustain electrodes SU1 to SUn, and a ramp voltage that gradually decreases from voltage Vi3 to voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • a weak initializing discharge occurs in each discharge cell, and wall charges necessary for the subsequent address operation are formed on each electrode. Note that as the operation in the initialization period, as shown in the initialization period of the second SF in FIG. 4, it is only necessary to apply a ramp voltage that gradually falls to the scan electrodes SC1 to SCn.
  • voltage Ve2 is applied to sustain electrodes SU1 to SUn
  • voltage Vc is applied to scan electrodes SC1 to SCn
  • 0 (V) is applied to data electrodes D1 to Dm.
  • the above-described address operation is repeated in the discharge cells of all lines, and an address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • the order of the scan electrodes to which the scan pulse is applied is arbitrary.
  • one of the write operations of sequentially applying a scan pulse to the scan electrodes and applying every other scan pulse to the scan electrodes is performed. That is, an address operation (hereinafter abbreviated as “sequential address operation”) in which scan pulses are applied in the order of scan electrodes SC1, SC2, SC3,..., SCn, and scan electrodes SC1, SC3, SC5,.
  • any one of the address operations (hereinafter abbreviated as “interlaced address operation”) in which scan pulses are applied in the order of SCn ⁇ 1, SC2, SC4, SC6,. That is, a sequential write operation in which a scan pulse is sequentially applied to the scan electrode 22 and an address pulse is applied to the data electrode 32, or every other scan pulse is applied to the scan electrode 22 and an address pulse is applied to the data electrode 32.
  • a plurality of subfields each having an address period in which an address operation is performed and a sustain period in which the discharge cell in which the address operation is performed emit light form one field, and drive the scan electrode 22, the sustain electrode 23, and the data electrode 32, respectively. .
  • the data electrodes D1 to Dm are driven by a data electrode driving circuit described later.
  • each data electrode Dk is a capacitive load. Accordingly, during the address period, the capacitor must be charged and discharged every time the voltage applied to each data electrode is switched from the ground potential 0 (V) to the address pulse voltage Vd or from the address pulse voltage Vd to the ground potential 0 (V). I must. If the number of times of charging / discharging is large, the power consumption of the data electrode driving circuit also increases. Therefore, in order to reduce the power consumption of the data electrode driving circuit, the order in which the scan pulses are applied to the scan electrodes is switched in the present embodiment. Specifically, although details will be described later, in the present embodiment, the order in which the scan pulses are applied to the scan electrodes is switched so that the number of charge / discharge cycles is reduced.
  • 0 (V) is applied to sustain electrodes SU1 to SUn.
  • sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn.
  • a sustain discharge occurs in the discharge cell in which the address discharge has occurred and emits light.
  • V voltage 0
  • Vs sustain pulse voltage
  • sustain electrodes SU1 to SUn the sustain electrodes SU1 to SUn.
  • the sustain discharge occurs again in the discharge cell in which the sustain discharge has occurred, and light is emitted.
  • the luminance weight of the first SF is “1”
  • a sustain pulse is applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, for example, once. In this way, the discharge cell that has performed the address operation emits light.
  • sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn and voltage Ve1 is applied to sustain electrodes SU1 to SUn to perform so-called wall charge erasing, and the sustain period of the first SF is completed.
  • the discharge cell is caused to emit light by repeating the same operation as that of the subfield described above, and an image is displayed.
  • a sustain pulse is applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn, for example, twice.
  • sustain pulses are applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, for example, four times.
  • sustain pulses are applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, for example, 8 times. In this way, the discharge cell emits light with a luminance corresponding to the luminance weight of each subfield.
  • FIG. 5 is a circuit block diagram of plasma display device 100 in accordance with the exemplary embodiment of the present invention.
  • the plasma display apparatus 100 includes a panel 10, an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a timing generation circuit 45, and a power supply circuit that supplies necessary power to each circuit block. (Not shown).
  • Scan electrode drive circuit 43, sustain electrode drive circuit 44, and data electrode drive circuit 42 drive scan electrode 22, sustain electrode 23, and data electrode 32 of FIG. 1, respectively.
  • the image signal processing circuit 41 converts the input image signal into image data in which light emission / non-light emission in each of the subfields is made to correspond to “1” and “0” of each bit of the digital signal, and the data electrode The image data is converted so that the power of the drive circuit 42 is below a predetermined power threshold. Then, the image data is input to the data electrode driving circuit 42.
  • the data electrode drive circuit 42 includes m switch circuits 42 (1) to 42 (m) for applying the write pulse voltage Vd or 0 (V) to each of the m data electrodes D1 to Dm in FIG. I have.
  • the image data output from the image signal processing circuit 41 is converted into address pulses corresponding to the data electrodes D1 to Dm and applied to the data electrodes D1 to Dm.
  • the data electrode driving circuit 42 needs to independently drive a large number of data electrodes D1 to Dm based on image data, a plurality of dedicated ICs (hereinafter referred to as “data drivers”) are used. It is configured.
  • the number m of data electrodes is “4000”
  • the number of outputs of one data driver is “256”
  • the data electrode driving circuit 42 is configured using 16 data drivers IC1 to IC16.
  • the present invention is not limited to the number of data electrodes, the number of outputs of the data driver, and the like.
  • the drive circuit for driving a large number of data electrodes into an IC the circuit can be made compact, the mounting area can be reduced, and the cost can be reduced.
  • the allowable power loss of the data driver is limited, it must be used in a range where the power consumption of each data driver does not exceed this limit.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit based on the horizontal synchronization signal and the vertical synchronization signal, and supplies them to each circuit.
  • Scan electrode drive circuit 43 drives scan electrodes SC1 to SCn based on these timing signals.
  • Sustain electrode drive circuit 44 drives sustain electrodes SU1 to SUn based on these timing signals.
  • the power consumption of the data electrode driving circuit 42 varies greatly depending on the displayed image. This will be described using a typical image pattern as an example. Note that the power consumption described here is the power consumption accompanying the write operation.
  • FIG. 6A shows the gradation value of the checkered pattern, and is an image pattern in which the gradation value “3” and the gradation value “12” are alternately repeated both in the horizontal direction and in the vertical direction.
  • FIG. 6B shows the presence / absence of a write pulse in the first SF of the image data corresponding to the pattern.
  • 6C, 6D, and 6E show the presence / absence of a write pulse in the second SF, the third SF, and the fourth SF, respectively.
  • 6B to 6E “0” indicates that there is no write pulse, and “1” indicates that there is a write pulse.
  • FIG. 7 is a diagram for estimating the power consumption of the data electrode drive circuit 42.
  • FIG. 7 shows the address period of the first SF when the address pulse is applied in the order of scan electrodes SC1, SC2, SC3,..., SCn and the address operation is performed, that is, when the address operation is sequentially performed.
  • the drive voltage waveform and current waveform at that time are shown.
  • FIG. 7 shows a scan pulse applied to scan electrodes SCi-2 to SCi + 2, an address pulse applied to data electrodes Dj-2 to Dj + 2, and a current waveform IDj flowing to data electrode Dj due to charging / discharging of interelectrode capacitance. Show.
  • the horizontal axis is time, and shows each waveform in the period from time t1 to time t6.
  • a scan pulse is applied to scan electrode SCi-2 and an address pulse is applied to data electrodes Dj-2, Dj, Dj + 2 to generate an address discharge.
  • no address pulse is applied to the data electrodes Dj ⁇ 1 and Dj + 1 and no address discharge is generated.
  • a scan pulse is applied to scan electrode SCi-1, and an address pulse is applied to data electrodes Dj-1, Dj + 1 to generate an address discharge.
  • An address pulse is not applied to the data electrodes Dj-2, Dj, Dj + 2, and no address discharge is generated.
  • a current for charging / discharging the interelectrode capacitance Cd flows against the address pulse applied to the data electrode Dj-1 and the data electrode Dj + 1 in opposite phases. Therefore, the power consumption of the data electrode driving circuit 42 when displaying a checkered pattern is a very large value.
  • FIG. 8 is a diagram for estimating the power consumption of the data electrode drive circuit 42 when displaying the same checkerboard pattern as FIG.
  • FIG. 8 shows the case where the address pulse is applied in the order of scan electrodes SC1, SC3, SC5,..., SCn-1, SC2, SC4, SC6,.
  • the drive voltage waveform in the address period of the first SF and the current waveform of charge / discharge of the interelectrode capacitance at that time when the interlace address operation is performed are shown.
  • the horizontal axis is time, and shows each waveform in the period from time t11 to time t17.
  • a scan pulse is applied to scan electrode SCi-2 and an address pulse is applied to data electrodes Dj-2, Dj, Dj + 2 to generate an address discharge.
  • no address pulse is applied to the data electrodes Dj ⁇ 1 and Dj + 1 and no address discharge is generated.
  • a scan pulse is applied to the scan electrode SCi and an address pulse is continuously applied to the data electrodes Dj-2, Dj, Dj + 2 to generate an address discharge.
  • the power consumption of the data electrode drive circuit 42 varies greatly depending on the order in which the scan pulses are applied to the scan electrodes.
  • FIG. 9 is a circuit block diagram showing details of the image signal processing circuit 41 of the plasma display device 100 according to the embodiment of the present invention.
  • the image signal processing circuit 41 includes an image data conversion circuit 50, a sequential writing processing circuit 51, an interlaced writing processing circuit 52, an image data selection circuit 55, and a maximum value selection circuit 59.
  • the image data conversion circuit 50 converts the input image signal into image data indicating light emission / non-light emission of the discharge cells for each subfield.
  • the sequential write processing circuit 51 arranges the image data output from the image data conversion circuit 50 in an order corresponding to the sequential write operation, and when the sequential write operation is performed, the power consumption of the data electrode drive circuit 42 is a predetermined power threshold.
  • the image data is converted so as to be less than the value.
  • the interlaced write processing circuit 52 arranges the image data output from the image data conversion circuit 50 in an order corresponding to the interlaced write operation, and when performing the interlaced write operation, the power consumption of the data electrode drive circuit 42 is a predetermined power threshold.
  • the image data is converted so as to be less than the value.
  • the image data selection circuit 55 includes an image data determination unit 56 and an image data selection unit 57.
  • the image data determination unit 56 compares the image display quality of the respective image data of the sequential writing processing circuit 51 and the interlaced writing processing circuit 52 to determine which of the sequential writing and the interlaced writing should be selected. Then, the image data selection unit 57 sequentially selects either the output of the write processing circuit 51 or the output of the interlace write processing circuit 52 according to the determination result of the image data determination unit 56.
  • the maximum value selection circuit 59 inputs the power consumption for the image data of the array corresponding to the sequential write operation and the power consumption for the image data of the array corresponding to the interlaced write operation. Is output.
  • the sequential write processing circuit 51 includes a sequential write array unit 61, a first pre-conversion power prediction unit 62 (hereinafter referred to as “pre-conversion power prediction unit 62”), and a first data power conversion unit 63 (hereinafter referred to as “power conversion unit 62”).
  • pre-conversion power prediction unit 62 a first pre-conversion power prediction unit 62
  • power conversion unit 63 a first data power conversion unit 63
  • a first data stop unit 64 hereinafter referred to as “write stop unit 64”
  • a first converted power prediction unit 65 hereinafter referred to as “converted power prediction”). Part 65 ”).
  • the sequential writing arrangement unit 61 arranges the image signals output from the image data conversion circuit 50 corresponding to the sequential writing operation.
  • image data for one field is taken into the memory, and the scan electrodes SC1, SC2, SC3,. Output image data.
  • the pre-conversion power prediction unit 62 predicts the estimated power consumption value of each data driver of the data electrode drive circuit 42 individually based on the image data output from the write array unit 61 sequentially. Then, the maximum value of the estimated power consumption is output to the maximum value selection circuit 59.
  • the power of the data electrode drive circuit 42 increases as the number of changes in the voltage applied to each of the data electrodes Dj increases. In addition, when the voltages applied to the adjacent data electrodes Dj + 1 and Dj ⁇ 1 are changed in opposite phases, the voltage is further increased. In order to drive the data electrodes D1 to Dm by calculating the sum of exclusive OR of the upper and lower and left and right pixels for each bit of the image data corresponding to each of the subfields from such a relationship.
  • the pre-conversion power prediction unit 62 in the present embodiment calculates the sum of exclusive OR of image data corresponding to each of the data drivers IC1 to IC16, and predicts the estimated power value of each of the data drivers IC1 to IC16. The maximum value is output. Accordingly, the pre-conversion power prediction unit 62 predicts the power consumption of the data electrode driving circuit 42 based on the image data output from the sequential write array unit 61.
  • the post-conversion power prediction unit 65 is also based on the image data input to the post-conversion power prediction unit 65 based on the estimated power consumption values of the data drivers of the data electrode drive circuit 42. Based on the image data output from the write stop unit 65, prediction is performed individually. And the maximum value of those estimated values of power consumption is output. Thereby, the post-conversion power predicting unit 65 predicts the power consumption of the data electrode driving circuit 42 based on the image data output from the address stopping unit 65. In addition, the post-conversion power prediction unit 65 predicts the estimated power consumption of each of the data drivers of the data electrode drive circuit 42 individually based on the image data input to the post-conversion power prediction unit 65, and sums these values. The total power consumption of the drive circuit 42 is output.
  • the data power conversion unit 63 Based on the output of the maximum value selection circuit 59, the data power conversion unit 63 reduces the power consumption of the data electrode driving circuit 42 for the image data output from the sequential writing array unit 61 for the specific subfield as follows. Convert to image data.
  • the data power conversion unit 63 compares, for each of the data electrodes, the gradation values of the image data that performs the write operation at a certain timing and the image data that performs the write operation at the next timing.
  • the gradation value of image data (hereinafter abbreviated as “upper data”) that performs the writing operation at a certain timing is the image data that performs the writing operation at the next timing (hereinafter abbreviated as “lower data”). If it is smaller than the tone value, the upper data is output as it is.
  • the light emission state of a specific subfield is the same for the upper data and the lower data in order from the subfield with the smallest luminance weight.
  • the upper data is converted and output as follows.
  • making the light emission states of the specific subfields of the upper data and the lower data the same means making the upper data and the lower data of the specific subfield equal.
  • the number of specific subfields having the same light emission state is determined based on the output of the maximum value selection circuit 59.
  • the output is large, the number of specific subfields having the same light emission state is increased. If it is smaller, the number of specific subfields having the same light emission state is controlled to be reduced.
  • These specific subfields are subfields having a small luminance weight.
  • the difference between the upper data before conversion and the upper data after conversion is distributed as an error signal to further lower data of the lower data. Since the average gradation value can be maintained by the dispersion of the error, it is possible to maintain almost the same brightness as the original image.
  • 10A, 10B, 10C, 10D, and 10E are diagrams for explaining the operation of the data power conversion unit 63 of the plasma display device 100 according to the embodiment of the present invention.
  • the image data output when the image signal of the checkered pattern shown in FIG. 6A is input is shown.
  • the gradation value “3” of the image signal corresponding to the discharge cell in the column of the data electrode Dj-2 in the line of the scan electrode SCi-2 corresponds to the discharge cell in the line of the scan electrode SCi-1 as the lower data.
  • the gradation value “12” of the image signal to be compared. In this case, since the upper data is small, the gradation value “3”, that is, the image data “0011” is output as it is.
  • the gradation value “12” of the image signal corresponding to the discharge cell in the column of the data electrode Dj-1 in the line of the scan electrode SCi-2 corresponds to the discharge cell in the line of the scan electrode SCi-1 as the lower data.
  • the gradation value “3” of the image signal to be compared since the upper data is large, the image signal is converted so that the light emission state of a specific subfield having a small luminance weight is the same.
  • the gradation value “15” is set so that the image data of the first SF and the second SF is the same as the image data of the lower data. And image data “1111” is output.
  • the gradation value “12” of the image signal corresponding to the discharge cell in the column of the data electrode Dj-2 in the scan electrode SCi-1 line is compared with the gradation value “3” of the lower data.
  • the tone value is converted to “15”.
  • an error is added to the discharge cells of the scan electrode SCi + 1 line to obtain a gradation value “9”.
  • the gradation value “3” of the image signal corresponding to the discharge cell in the column of the data electrode Dj ⁇ 1 is output as it is in the line of the scan electrode SCi ⁇ 1.
  • the grayscale value “3” of the image signal corresponding to the discharge cell in the column of the data electrode Dj-2 is output as it is on the scan electrode SCi line.
  • the data power converter 63 converts the gradation values shown in FIG. 10A by sequentially executing such signal processing.
  • FIG. 10B shows the presence / absence of a write pulse in the LSB of the image data thus converted, that is, the first SF.
  • FIGS. 10C, 10D, and 10E show the presence / absence of a write pulse in the second SF, the third SF, and the fourth SF, respectively.
  • the address pulse is applied to all the scan electrodes, and the change in the voltage applied to the data electrodes is eliminated.
  • the charge / discharge current of the data electrode drive circuit 42 is reduced, and the power consumption of the data electrode drive circuit 42 is reduced.
  • the error caused by the conversion of the image data is diffused to the image data corresponding to other discharge cells, the average value of the gradation values to be displayed is maintained. As a result, it is possible to suppress a decrease in image display quality due to image data conversion.
  • the data power conversion unit 63 can suppress the power consumption of the data electrode driving circuit 42 while suppressing the deterioration of the image display quality.
  • the predetermined power threshold is, for example, 90% of the allowable power loss of each data driver IC used in the data electrode driving circuit 42.
  • 90% of the minimum allowable power loss is set as a predetermined power threshold value.
  • the write stop unit 64 in FIG. 9 stops the write operation of a specific subfield based on the output of the post-conversion power prediction unit 65 to ensure that the power consumption of the data electrode drive circuit 42 is equal to or lower than a predetermined power threshold value. It is provided in order to suppress it.
  • the specific subfield in which the write stop unit 64 stops the write operation and the specific subfield in which the data power conversion unit 63 has the same light emission state are determined separately and do not necessarily indicate the same subfield. I don't mean.
  • the write stop unit 64 sets all corresponding image data to “0” in order from the subfield with the smallest luminance weight. To "".
  • the write stop unit 64 outputs the data power conversion unit 63 so as to stop the write operation for a specific subfield until the power predicted by the post-conversion power prediction unit 65 falls below a predetermined power threshold value. Since the image data is converted, the power consumption of the data electrode drive circuit 42 can be reliably made to be equal to or lower than a predetermined power threshold value. However, this conversion process also reduces the image display quality.
  • the sequential writing processing circuit 51 converts the image data output from the image data conversion circuit 50 into image data in which the power consumption of the data electrode driving circuit 42 is equal to or less than the power threshold value.
  • the image display quality is greatly reduced by this conversion process.
  • the interlaced write processing circuit 52 includes an interlaced write array unit 71, a second pre-conversion power prediction unit 72 (hereinafter referred to as “pre-conversion power prediction unit 72”), and a second data power conversion unit 73 (hereinafter referred to as “power conversion unit 72”).
  • pre-conversion power prediction unit 72 a second pre-conversion power prediction unit 72
  • power conversion unit 72 a second data power conversion unit 73
  • a "data power conversion unit 73" a second write stop unit 74 (hereinafter referred to as "write stop unit 74")
  • write stop unit 74 write stop unit 74
  • a second converted power prediction unit 75 hereinafter referred to as "converted power prediction”
  • the interlaced writing array unit 71 converts the image data output from the image data conversion circuit 50 into image data having an array corresponding to the interlaced writing operation.
  • image data for one field is taken into the memory, and scan electrodes SC1, SC3, SC5,..., SCn-1, SC2, SC4, SC6,. Output image data.
  • the circuit configurations of the pre-conversion power prediction unit 72, the data power conversion unit 73, the write stop unit 74, and the post-conversion power prediction unit 75 are respectively the pre-conversion power prediction unit 62 and the data power conversion unit in the sequential write processing circuit 51 described above. 63, the write stop unit 64, and the converted power prediction unit 65. However, since the interlace writing array unit 71 outputs corresponding image data in the order of scan electrodes SC1, SC3, SC5,..., SCn-1, SC2, SC4, SC6,. Each of the prediction unit 72, the data power conversion unit 73, the write stop unit 74, and the post-conversion power prediction unit 75 performs image data processing in this order.
  • the pre-conversion power prediction unit 72 and the post-conversion power prediction unit 75 exclude the pixels above, two below, and left and right of the pixel for each bit of the image data corresponding to each subfield.
  • the power required to drive the data electrodes D1 to Dm is predicted. That is, the pre-conversion power predicting unit 72 predicts the power consumption of the data electrode driving circuit 42 based on the image signal output from the interlaced writing array unit 71.
  • the operation of the data power conversion unit 73 outputs the upper data as it is when the gradation value of the upper data is smaller than the gradation value of the lower data, similarly to the data power conversion unit 63. Further, when the gradation value of the upper data is larger than the gradation value of the lower data, the upper data and the lower data are set so that the light emission state of a specific subfield with a small luminance weight is the same. Convert and output data. However, the lower data corresponds to the pixel two pixels below the pixel. That is, the data power conversion unit 73 converts the image signal output from the interlaced writing array unit 71 for a specific subfield into image data with low power consumption of the data electrode driving circuit 42.
  • the second address stopping unit 74 converts the output of the data power converting unit 73 so as to stop the addressing operation for a specific subfield until the power consumption of the data electrode driving circuit 42 becomes a predetermined power threshold value or less. To do.
  • the post-conversion power prediction unit 75 predicts the power consumption of the data electrode drive circuit 42 based on the image data output from the write stop unit 74.
  • the number of specific subfields having the same light emission state is determined based on the output of the maximum value selection circuit 59 as in the case of the data power conversion unit 63. Therefore, the number of specific subfields in which the data power conversion unit 73 has the same light emission state is always equal to the number of specific subfields in which the data power conversion unit 63 has the same light emission state.
  • the interlaced write processing circuit 52 also converts the image data output from the image data conversion circuit 50 into image data in which the power consumption of the data electrode drive circuit 42 is equal to or less than the power threshold value, similarly to the sequential write processing circuit 51. .
  • the image display quality is greatly lowered by this conversion process.
  • FIG. 11 is a diagram for explaining the operation of the image data determination unit 56 of the plasma display device 100 in the embodiment of the present invention shown in FIG.
  • the image data determination unit 56 determines the number of specific subfields in which the write stop unit 64 of the sequential write processing circuit 51 has stopped the write operation (the image data is all converted to “0”) and the write of the interlaced write processing circuit 52.
  • the stopping unit 74 compares the number of specific subfields in which the writing operation has been stopped (image data is all converted to “0”). Since the image display quality is better as the number of specific subfields for which the writing operation is stopped is smaller, the image data determination unit 56 performs the writing operation among the outputs of the sequential writing processing circuit 51 and the interlaced writing processing circuit 52. The output with the smaller number of specific subfields stopped is determined as the output to be selected.
  • the image display quality is considered to be comparable, so that either the output of the sequential write processing circuit 51 or the output of the interlaced write processing circuit 52 is output. You may choose.
  • the image data determination unit 56 sequentially calculates the total power consumption predicted by the post-conversion power prediction unit 65 of the writing processing circuit 51. And the total power consumption predicted by the post-conversion power prediction unit 75 of the interlace write processing circuit 52 is compared.
  • the image data determination unit 56 determines that the output with the lower total power consumption is the output to be selected, among the output of the sequential write processing circuit 51 and the output of the interlaced write processing circuit 52. In this way, when the image display quality is comparable, it is possible to select image data with less total power consumption of the data electrode drive circuit 42.
  • the image data selection unit 57 sequentially selects either the output of the write processing circuit 51 or the output of the interlace write processing circuit 52 according to the determination result of the image data determination unit 56.
  • the timing generation circuit 45 in FIG. Based on the determination result of 56, various timing signals for generating an appropriate drive voltage waveform are generated.
  • the image signal processing circuit 41 converts the image data so that the power consumption of the data electrode driving circuit 42 is not more than a predetermined threshold value without greatly reducing the image display quality.
  • the maximum value selection circuit 59 includes the output of the pre-conversion power prediction unit 62 and the output of the pre-conversion power prediction unit 72. The larger one is selected and output to the data power converter 63 and the data power converter 73. Then, the data power conversion unit 63 and the data power conversion unit 73 perform image data conversion based on the output of the maximum value selection circuit 59 while always equalizing the number of specific subfields having the same light emission state. become. This is considered that the image display quality of the image data output from the data power conversion unit 63 and the image data output from the data power conversion unit 73 are comparable.
  • the image data selection circuit 54 outputs the image data. Even if the switching is performed, a feeling of strangeness such as flicker accompanying switching of image data hardly occurs.
  • the plasma display device of the present invention has an effect that the power consumption can be controlled to a predetermined threshold value or less without generating flicker or the like and without greatly reducing the image display quality. It is useful as a display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　プラズマディスプレイ装置は、画像信号処理回路が、画像信号を順次書込み動作に対応した配列の画像データに変換する順次書込み配列部と特定のサブフィールドの画像データを消費電力の少ない画像データに変換する第１のデータ電力変換部と特定のサブフィールドの書込み動作を停止する第１の書込み停止部とを有する順次書込み処理回路と、画像信号を飛越書込み動作に対応した配列の画像データに変換する飛越書込み配列部と第２のデータ電力変換部と第２の書込み停止部とを有する飛越書込み処理回路と、順次書込み処理回路と飛越書込み処理回路のいずれかの出力を選択する画像データ選択回路とを備えている。そして、第１のデータ電力変換部の特定のサブフィールドの数と、第２のデータ電力変換部の特定のサブフィールドの数とを等しくする。

Description

プラズマディスプレイ装置
　本発明は、ＡＣ型のプラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
　平面状に多数配列された画素を有する画像表示デバイスとして代表的なプラズマディスプレイパネル（以下、「パネル」と略記する）は、走査電極、維持電極およびデータ電極を有する放電セルが多数形成されており、各放電セル内部で発生させたガス放電により蛍光体を励起発光させてカラー表示を行っている。
　このようなパネルを用いたプラズマディスプレイ装置で画像を表示する方法として主にサブフィールド法が用いられている。これは、あらかじめ輝度重みの定められた複数のサブフィールドで１フィールドを構成し、各サブフィールドで放電セルそれぞれの発光・非発光を制御して画像を表示する方法である。
　プラズマディスプレイ装置は、走査電極を駆動するための走査電極駆動回路、維持電極を駆動するための維持電極駆動回路、データ電極を駆動するためのデータ電極駆動回路を備え、各電極の駆動回路はそれぞれの電極に必要な駆動電圧波形を印加する。この中で、データ電極駆動回路は画像信号に基づいて多数のデータ電極毎に独立に書込み動作のための書込みパルスを印加する必要があるので、通常は専用ＩＣを用いて構成されている。一方、データ電極駆動回路側からパネルを見ると、各データ電極は隣接するデータ電極、走査電極および維持電極との間の浮遊容量をもつ容量性の負荷である。したがって各データ電極に駆動電圧波形を印加するためにはこの容量を充放電しなければならず、そのための消費電力が必要となる。しかし、駆動回路をＩＣ化するためにはデータ電極駆動回路の消費電力を極力小さく抑える必要があった。
　データ電極駆動回路の消費電力はデータ電極のもつ容量の充放電電流が増えると増大するが、この充放電電流は表示する画像信号に大きく依存している。例えばすべてのデータ電極に書込みパルスを印加しない場合には充放電電流は「０」となるので消費電力も最小となる。逆にすべてのデータ電極に書込みパルスを印加する場合も充放電電流は「０」となるので消費電力も小さい。ところが、データ電極に書込みパルスをランダムに印加する場合には充放電電流は大きくなり、特に隣接するデータ電極に交互に書込みパルスを印加すると、隣接するデータ電極との間の静電容量、走査電極および維持電極との間の静電容量を充放電することになるので、消費電力も非常に大きなものとなる。
　データ電極駆動回路の消費電力を抑制する方法としては、例えば画像信号に基づきデータ電極駆動回路の消費電力を予測し、輝度重みの最も小さいサブフィールドから書込み動作を禁止してデータ電極駆動回路の消費電力を制限する方法（例えば、特許文献１参照）が提案されている。
　また電力を抑制する効果は特許文献１よりは少ないが、画像表示品質の低下を抑えつつ電力を抑制する方法として、例えばサブフィールドの書込み動作を完全に禁止するのではなく、書込み動作の頻度を少なくしてデータ電極駆動回路の消費電力を制限する方法（例えば、特許文献２参照）が提案されている。
　さらに、表示する画像に依存して電力抑制効果は大きく変動するが画像表示品質が低下しない方法として、データ電極に印加する書込みパルスの順序を変更して充放電電流を減らし、データ電極駆動回路の消費電力を制限する方法（例えば、特許文献３参照）が提案されている。
　近年は、パネルの大画面化、高精細度化がますます進み、データ電極駆動回路の電力もますます増える傾向にある。しかし上述したように、データ電極駆動回路をＩＣ化するためにはデータ電極駆動回路の電力を無制限に増やすことはできない。もちろん同時に高画質化も求められているため、画像表示品質を大きく低下させることも許されない。また、データ電極駆動回路の消費電力を抑制するために、いくつかの画像信号の処理方法を切り替える場合であっても、切り替えに伴うフリッカ等の画像表示品質の低下も許されない。
特開２０００－６６６３８号公報 特開２００２－１４９１０９号公報 特開平１１－２８２３９８号公報
　本発明のプラズマディスプレイ装置は、パネルと、走査電極駆動回路、維持電極駆動回路、およびデータ電極駆動回路と、画像信号処理回路とを備えている。パネルは、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えている。走査電極駆動回路、維持電極駆動回路、およびデータ電極駆動回路とは、走査電極に順に走査パルスを印加するとともにデータ電極に書込みパルスを印加する順次書込み動作または走査電極に１つおきに走査パルスを印加するとともにデータ電極に書込みパルスを印加する飛越書込み動作を行う書込み期間と、書込み動作を行った放電セルを発光させる維持期間とを有する複数のサブフィールドで１フィールドを構成して、走査電極、維持電極、データ電極をそれぞれ駆動する。画像信号処理回路は、入力した画像信号をデータ電極駆動回路に入力する画像データに変換する。
　画像信号処理回路は、画像データ変換回路と、順次書込み処理回路と、飛越書込み処理回路と、選択回路とを備えている。画像データ変換回路は、画像信号をサブフィールド毎の放電セルの発光・非発光を示す画像データに変換する。順次書込み処理回路は、画像データ変換回路の出力を順次書込み動作に対応した画像データに変換する。飛越書込み処理回路は、画像データ変換回路の出力を飛越書込み動作に対応した画像データに変換する。画像データ選択回路は、順次書込み処理回路および飛越書込み処理回路のいずれかの出力を選択する。
　順次書込み処理回路は、順次書込み配列部と、第１の変換前電力予測部と、第１のデータ電力変換部と、第１の書込み停止部と、第１の変換後電力予測部とを有している。順次書込み配列部は、画像データ変換回路の出力を順次書込み動作に対応して配列する。第１の変換前電力予測部は、順次書込み配列部の出力に基づきデータ電極駆動回路の消費電力を予測する。第１のデータ電力変換部は、特定のサブフィールドに対する順次書込み配列部の出力をデータ電極駆動回路の消費電力の少ない画像データに変換する。第１の書込み停止部は、データ電極駆動回路の消費電力が所定の電力しきい値以下となるように特定のサブフィールドに対する書込み動作を停止するように第１のデータ電力変換部の出力を変換する。第１の変換後電力予測部は、第１の書込み停止部の出力に基づきデータ電極駆動回路の消費電力を予測する。
　飛越書込み処理回路は、飛越書込み配列部と、第２の変換前電力予測部と、第２のデータ電力変換部と、第２の書込み停止部と、第２の変換後電力予測部とを有している。飛越書込み配列部は、画像データ変換回路の出力を飛越書込み動作に対応して配列する。第２の変換前電力予測部は、飛越書込み配列部の出力に基づきデータ電極駆動回路の消費電力を予測する。第２のデータ電力変換部は、特定のサブフィールドに対する飛越書込み配列部の出力をデータ電極駆動回路の消費電力の少ない画像データに変換する。第２の書込み停止部は、データ電極駆動回路の消費電力が所定の電力しきい値以下となるように特定のサブフィールドに対する書込み動作を停止するように第２のデータ電力変換部の出力を変換する。第２の変換後電力予測部は、第２の書込み停止部の出力に基づきデータ電極駆動回路の消費電力を予測する。
　画像信号処理回路は、第１のデータ電力変換部がデータ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数と、第２のデータ電力変換部がデータ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数と、を等しくすることを特徴とする。
　このような構成により、フリッカ等を発生することなく、また画像表示品質を大きく低下させることなく、かつ消費電力を所定のしきい値以下に制御したプラズマディスプレイ装置を提供することができる。
　また本発明のプラズマディスプレイ装置は、第１のデータ電力変換部および第２のデータ電力変換部がデータ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数は、第１の変換前電力予測部が予測した電力と第２の変換前電力予測部が予測した電力との大きいほうの電力に基づき設定することが望ましい。
図１は、本発明の実施の形態に用いるパネルの構造を示す分解斜視図である。 図２は、同パネルの電極配列図である。 図３は、同パネルの電極間容量を模式的に示した図である。 図４は、同パネルの各電極に印加する駆動電圧波形を示す図である。 図５は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図６Ａは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図である。 図６Ｂは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図である。 図６Ｃは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図である。 図６Ｄは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図である。 図６Ｅは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図である。 図７は、データ電極駆動回路の消費電力を見積もるための図である。 図８は、データ電極駆動回路の消費電力を見積もるための図である。 図９は、本発明の実施の形態におけるプラズマディスプレイ装置の画像信号処理回路の詳細を示す回路ブロック図である。 図１０Ａは、同プラズマディスプレイ装置のデータ電力変換部の動作を説明するための図である。 図１０Ｂは、同プラズマディスプレイ装置のデータ電力変換部の動作を説明するための図である。 図１０Ｃは、同プラズマディスプレイ装置のデータ電力変換部の動作を説明するための図である。 図１０Ｄは、同プラズマディスプレイ装置のデータ電力変換部の動作を説明するための図である。 図１０Ｅは、同プラズマディスプレイ装置のデータ電力変換部の動作を説明するための図である。 図１１は、同プラズマディスプレイ装置の画像データ判定回路の動作を説明するための図である。
符号の説明
　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　２５　　誘電体層
　２６　　保護層
　３１　　背面基板
　３２　　データ電極
　３３　　誘電体層
　３４　　隔壁
　３５　　蛍光体層
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　タイミング発生回路
　５０　　画像データ変換回路
　５１　　順次書込み処理回路
　５２　　飛越書込み処理回路
　５５　　画像データ選択回路
　５６　　画像データ判定部
　５７　　画像データ選択部
　５９　　最大値選択回路
　６１　　順次書込み配列部
　６２　　（第１の）変換前電力予測部
　６３　　（第１の）データ電力変換部
　６４　　（第１の）書込み停止部
　６５　　（第１の）変換後電力予測部
　７１　　飛越書込み配列部
　７２　　（第２の）変換前電力予測部
　７３　　（第２の）データ電力変換部
　７４　　（第２の）書込み停止部
　７５　　（第２の）変換後電力予測部
　１００　　プラズマディスプレイ装置
　Ｖｓ　　維持パルス電圧
　Ｃｄ　　電極間容量
　Ｃｓ　　電極間容量
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態）
　図１は、本発明の実施の形態に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして、走査電極２２と維持電極２３とを覆うように誘電体層２５が形成されている。その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成されている。そして、データ電極３２を覆うように誘電体層３３が形成されている。さらに、その誘電体層３３上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には、赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置されている。前面基板２１と背面基板３１との外周部をガラスフリット等の封着材によって封着されている。そして、放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られて形成されている。また、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そして、これらの放電セルが放電、発光することにより画像が表示される。上記したように、パネル１０は、走査電極２２および維持電極２３からなる表示電極対２４とデータ電極３２とを有する放電セルを複数備えている。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向、すなわち、ライン方向に長いｎライン分の走査電極ＳＣ１～ＳＣｎ（図１の走査電極２２）およびｎライン分の維持電極ＳＵ１～ＳＵｎ（図１の維持電極２３）が配列されている。また、列方向に長いｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成されている。したがって、放電セルは放電空間内にｍ×ｎ個形成されている。そして、これらの放電セルは画像を表示する際の画素に対応する。
　このように配列された電極間には電極間容量が存在する。図３は、本発明の実施の形態に用いるパネル１０の電極間容量を模式的に示した図であり、データ電極が関係する電極間容量を示している。表示電極対とデータ電極とが交差している部分のそれぞれには電極間容量Ｃｓが存在する。また、隣接するデータ電極の間のそれぞれには電極間容量Ｃｄが存在する。
　図３には、５本の走査電極ＳＣｉ－２～ＳＣｉ＋２および維持電極ＳＵｉ－２～ＳＵｉ＋２と５本のデータ電極Ｄｊ－２～Ｄｊ＋２との交差部分の電極間容量Ｃｓ、および５本のデータ電極Ｄｊ－２～Ｄｊ＋２の間の電極間容量Ｃｄを図示している。ただし、走査電極ＳＣｉと維持電極ＳＵｉとからなる表示電極対を１本の太い横線で示し、表示電極対とデータ電極Ｄｊとの間の電極間容量をＣｓで示している。
　次に、パネルを駆動する方法について説明する。本実施の形態においては、画像信号に応じた階調を表示する方法としていわゆるサブフィールド法を用いている。サブフィールド法は、１フィールドを複数のサブフィールドに分割し、そして、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う方法である。
　本実施の形態においては、１フィールドを、例えば１０のサブフィールドに分割し、各サブフィールドはそれぞれ（「１」、「２」、「３」、「６」、「１１」、「１８」、「３０」、「４４」、「６０」、「８１」）の輝度重みをもつものとして設定されている。しかし、以下では説明を簡単にするために、１フィールドを４つのサブフィールド（第１ＳＦ、第２ＳＦ、第３ＳＦ、第４ＳＦ）に分割し、各サブフィールドはそれぞれ（「１」、「２」、「４」、「８」）の輝度重みをもつものとして説明する。
　各サブフィールドは初期化期間、書込み期間、維持期間を有する。図４は、本発明の実施の形態においてパネル１０の各電極に印加する駆動電圧波形を示す図である。図４には、２つのサブフィールドに対する駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。
　サブフィールドの初期化期間では、データ電極Ｄ１～Ｄｍおよび維持電極ＳＵ１～ＳＵｎに０（Ｖ）を印加するとともに、走査電極ＳＣ１～ＳＣｎに電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇するランプ電圧を印加する。その後、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１～ＳＣｎに電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降するランプ電圧を印加する。すると各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。なお、初期化期間の動作としては、図４の第２ＳＦの初期化期間に示したように、走査電極ＳＣ１～ＳＣｎに対して緩やかに下降するランプ電圧を印加するだけでもよい。
　続く書込み期間では、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１～ＳＣｎに電圧Ｖｃを、データ電極Ｄ１～Ｄｍに０（Ｖ）をそれぞれ印加する。
　そして、書込み動作を行うｉライン目の走査電極ＳＣｉに走査パルス電圧Ｖａを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に書込みパルス電圧Ｖｄを印加する。すると、走査パルス電圧Ｖａと書込みパルス電圧Ｖｄとが同時に印加されたｉライン目の放電セルでは書込み放電が発生し、走査電極ＳＣｉおよび維持電極ＳＵｉに壁電荷を蓄積する書込み動作が行われる。
　上記した書込み動作をすべてのラインの放電セルで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。このとき走査パルスを印加する走査電極の順序は任意である。本実施の形態においては、走査電極に順に走査パルスを印加する、および走査電極に１つおきに走査パルスを印加する、のいずれかの書込み動作を行う。すなわち、走査電極ＳＣ１、ＳＣ２、ＳＣ３、・・・、ＳＣｎの順に走査パルスを印加する書込み動作（以下、「順次書込み動作」と略称する）、および走査電極ＳＣ１、ＳＣ３、ＳＣ５、・・・、ＳＣｎ－１、ＳＣ２、ＳＣ４、ＳＣ６、・・・、ＳＣｎの順に走査パルスを印加する書込み動作（以下、「飛越書込み動作」と略称する）のいずれかの書込み動作を行う。すなわち、走査電極２２に順に走査パルスを印加するとともにデータ電極３２に書込みパルスを印加する順次書込み動作または走査電極２２に１つおきに走査パルスを印加するとともにデータ電極３２に書込みパルスを印加する飛越書込み動作を行う書込み期間と、書込み動作を行った放電セルを発光させる維持期間とを有する複数のサブフィールドで１フィールドを構成して、走査電極２２、維持電極２３、データ電極３２をそれぞれ駆動する。
　なお、データ電極Ｄ１～Ｄｍを駆動しているのは、後述するデータ電極駆動回路である。データ電極駆動回路側から見ると、各データ電極Ｄｋは容量性の負荷である。したがって、書込み期間において、各データ電極に印加する電圧を接地電位０（Ｖ）から書込みパルス電圧Ｖｄへ、あるいは書込みパルス電圧Ｖｄから接地電位０（Ｖ）へ切り替える毎にこの容量を充放電しなければならない。そして、その充放電の回数が多いとデータ電極駆動回路の消費電力も多くなる。したがって、データ電極駆動回路の消費電力が少なくするために、本実施の形態においては、走査電極に走査パルスを印加する順序を切り替えている。具体的には、詳細は後述するが、本実施の形態においては、充放電の回数が少なくなるように、走査電極に走査パルスを印加する順序を切り替えている。
　続く維持期間では、維持電極ＳＵ１～ＳＵｎに０（Ｖ）を印加する。そして走査電極ＳＣ１～ＳＣｎに維持パルス電圧Ｖｓを印加する。すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。
　次に、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加するとともに、維持電極ＳＵ１～ＳＵｎに維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルでは再び維持放電が起こり発光する。第１ＳＦの輝度重みは「１」であるので、走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎには、例えば１回ずつ維持パルスを印加する。このようにして、書込み動作を行った放電セルを発光させる。その後、走査電極ＳＣ１～ＳＣｎに維持パルス電圧Ｖｓを印加し維持電極ＳＵ１～ＳＵｎに電圧Ｖｅ１を印加していわゆる壁電荷消去を行い第１ＳＦの維持期間を終了する。
　続くサブフィールドにおいても、上述したサブフィールドの動作と同様の動作を繰り返すことにより放電セルを発光させ、画像を表示している。ただし、第２ＳＦの維持期間においては走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに、例えば、２回ずつ維持パルスを印加する。また、第３ＳＦの維持期間においては走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに、例えば、４回ずつ維持パルスを印加する。また、第４ＳＦの維持期間においては走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに、例えば、８回ずつ維持パルスを印加する。このようにして、各サブフィールドの輝度重みに応じた輝度で放電セルが発光させられる。
　図５は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。走査電極駆動回路４３、維持電極駆動回路４４、データ電極駆動回路４２は、図１の走査電極２２、維持電極２３、データ電極３２をそれぞれ駆動する。
　画像信号処理回路４１は、入力した画像信号を、サブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換するとともに、データ電極駆動回路４２の電力が所定の電力しきい値以下となるように画像データを変換する。そして、画像データをデータ電極駆動回路４２に入力する。
　データ電極駆動回路４２は、図２のｍ本のデータ電極Ｄ１～Ｄｍのそれぞれに書込みパルス電圧Ｖｄまたは０（Ｖ）を印加するためのｍ個のスイッチ回路４２（１）～４２（ｍ）を備えている。そして画像信号処理回路４１から出力された画像データを各データ電極Ｄ１～Ｄｍに対応する書込みパルスに変換し、データ電極Ｄ１～Ｄｍに印加する。
　ここで、データ電極駆動回路４２は画像データに基づいて多数のデータ電極Ｄ１～Ｄｍを独立に駆動する必要があるので、複数個の専用ＩＣ（以下、「データドライバ」と呼称する）を用いて構成されている。本実施の形態においては、データ電極の数ｍを「４０００」、１個のデータドライバの出力数を「２５６」とし、１６個のデータドライバＩＣ１～ＩＣ１６を用いてデータ電極駆動回路４２が構成されているものとして説明する。しかし本発明は、データ電極の数、データドライバの出力数等に限定されるものではない。
　このように多数のデータ電極を駆動する駆動回路をＩＣ化することにより回路をコンパクトにまとめることができ、実装面積も小さくなりコストも下げることができる。しかしデータドライバの許容電力損失には制限があるので、個々のデータドライバの消費電力がこの制限を超えない範囲で使用しなければならない。
　タイミング発生回路４５は、水平同期信号、垂直同期信号をもとにして各回路の動作を制御する各種のタイミング信号を発生し、それぞれの回路へ供給する。走査電極駆動回路４３は、それらのタイミング信号に基づいて走査電極ＳＣ１～ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４は、それらのタイミング信号に基づいて維持電極ＳＵ１～ＳＵｎを駆動する。
　次に、画像信号とデータ電極駆動回路４２の消費電力との関係について詳しく説明する。表示される画像によってデータ電極駆動回路４２の消費電力は大きく異なる。このことを代表的な画像パターンを例に説明する。なお、ここで説明する消費電力は、書込み動作に伴う消費電力である。
　図６Ａ、６Ｂ、６Ｃ、６Ｄ、６Ｅは、走査電極毎およびデータ電極毎に階調値の変化する市松パターンを示す図であり、５×５＝２５の放電セルに対応する画素について図示している。
　図６Ａは市松パターンの階調値を示しており、階調値「３」と階調値「１２」とを水平方向にも垂直方向にも交互に繰り返す画像パターンである。
　また、図６Ｂは、そのパターンに対応する画像データの第１ＳＦにおける書込みパルスの有無を示す。図６Ｃ、図６Ｄ、図６Ｅは、それぞれ第２ＳＦ、第３ＳＦ、第４ＳＦにおける書込みパルスの有無を示している。図６Ｂ～図６Ｅにおいて、「０」は書込みパルスが無いことを示し、「１」は書込みパルスが有ることを示している。
　図７は、データ電極駆動回路４２の消費電力を見積もるための図である。図７は、書込み期間において走査電極ＳＣ１、ＳＣ２、ＳＣ３、・・・、ＳＣｎの順に走査パルスを印加して書込み動作を行った場合、すなわち順次書込み動作を行った場合の、第１ＳＦの書込み期間における駆動電圧波形とそのときの電流波形を示している。
　図７には、走査電極ＳＣｉ－２～ＳＣｉ＋２に印加する走査パルスと、データ電極Ｄｊ－２～Ｄｊ＋２に印加する書込みパルスと、電極間容量の充放電によりデータ電極Ｄｊに流れる電流波形ＩＤｊとを示している。横軸は時間であり、時刻ｔ１から時刻ｔ６までの期間の各波形を示している。
　時刻ｔ１から時刻ｔ２までの期間では、走査電極ＳＣｉ－２に走査パルスを印加するとともにデータ電極Ｄｊ－２、Ｄｊ、Ｄｊ＋２に書込みパルスを印加して書込み放電を発生させる。このときデータ電極Ｄｊ－１、Ｄｊ＋１には書込みパルスを印加せず書込み放電を発生させない。
　時刻ｔ２から時刻ｔ３までの期間では、走査電極ＳＣｉ－１に走査パルスを印加するとともにデータ電極Ｄｊ－１、Ｄｊ＋１に書込みパルスを印加して書込み放電を発生させる。データ電極Ｄｊ－２、Ｄｊ、Ｄｊ＋２には書込みパルスを印加せず書込み放電を発生させない。
　以下同様にして、図７に示した書込みパルスを印加することで、第１ＳＦにおいて図６Ｂに示した「１」の放電セルが発光する。
　このときデータ電極Ｄｊに流れる電流ＩＤｊに注目すると、走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎとデータ電極Ｄｊとの間の電極間容量Ｃｓを充放電する電流に加えて、データ電極Ｄｊに隣接するデータ電極Ｄｊ－１およびデータ電極Ｄｊ＋１に逆位相で印加される書込みパルスに逆らって電極間容量Ｃｄを充放電する電流が流れる。そのために市松パターンを表示する場合のデータ電極駆動回路４２の消費電力は非常に大きな値となる。
　図８は、図７と同じ市松パターンを表示する場合のデータ電極駆動回路４２の消費電力を見積もるための図である。図８は、書込み期間において走査電極ＳＣ１、ＳＣ３、ＳＣ５、・・・、ＳＣｎ－１、ＳＣ２、ＳＣ４、ＳＣ６、・・・、ＳＣｎの順に走査パルスを印加して書込み動作を行った場合、すなわち飛越書込み動作を行った場合の、第１ＳＦの書込み期間における駆動電圧波形とそのときの電極間容量の充放電の電流波形を示している。横軸は時間であり、時刻ｔ１１から時刻ｔ１７までの期間の各波形を示している。
　時刻ｔ１１から時刻ｔ１２までの期間では、走査電極ＳＣｉ－２に走査パルスを印加するとともにデータ電極Ｄｊ－２、Ｄｊ、Ｄｊ＋２に書込みパルスを印加して書込み放電を発生させる。このときデータ電極Ｄｊ－１、Ｄｊ＋１には書込みパルスを印加せず書込み放電を発生させない。
　時刻ｔ１２から時刻ｔ１３までの期間では、走査電極ＳＣｉに走査パルスを印加するとともにデータ電極Ｄｊ－２、Ｄｊ、Ｄｊ＋２に継続して書込みパルスを印加して書込み放電を発生させる。以下同様にして、データ電極Ｄｊ－２、Ｄｊ、Ｄｊ＋２に継続して書込みパルスを印加し、データ電極Ｄｊ－１、Ｄｊ＋１には継続して書込みパルスを印加しない。そのためデータ電極Ｄｊには充放電電流が流れずＩＤｊ＝０となるため、消費電力は小さくなる。
　このように、同じパターンを表示する場合であっても、走査電極に走査パルスを印加する順序に依存してデータ電極駆動回路４２の消費電力は大きく変化することがわかる。
　次に、画像信号処理回路４１の詳細について説明する。図９は、本発明の実施の形態におけるプラズマディスプレイ装置１００の画像信号処理回路４１の詳細を示す回路ブロック図である。
　画像信号処理回路４１は、画像データ変換回路５０と、順次書込み処理回路５１と、飛越書込み処理回路５２と、画像データ選択回路５５と、最大値選択回路５９とを備えている。
　画像データ変換回路５０は、入力した画像信号を、サブフィールド毎の放電セルの発光・非発光を示す画像データに変換する。
　順次書込み処理回路５１は、画像データ変換回路５０の出力した画像データを順次書込み動作に対応した順序に配列するとともに順次書込み動作を行う場合にデータ電極駆動回路４２の消費電力が所定の電力しきい値以下となるように画像データを変換する。
　飛越書込み処理回路５２は、画像データ変換回路５０の出力した画像データを飛越書込み動作に対応した順序に配列するとともに飛越書込み動作を行う場合にデータ電極駆動回路４２の消費電力が所定の電力しきい値以下となるように画像データを変換する。
　画像データ選択回路５５は、画像データ判定部５６と、画像データ選択部５７とを有する。画像データ判定部５６は、順次書込み処理回路５１および飛越書込み処理回路５２のそれぞれの画像データの画像表示品質等を比較して、順次書込みおよび飛越書込みのどちらを選択すべきかを判定する。そして、画像データ選択部５７は、画像データ判定部５６の判定結果にしたがって、順次書込み処理回路５１の出力および飛越書込み処理回路５２の出力のいずれかを選択する。
　最大値選択回路５９は、詳細は後述するが、順次書込み動作に対応した配列の画像データに対する消費電力と、飛越書込み動作に対応した配列の画像データに対する消費電力とを入力し、大きいほうの値を出力する。
　まず、順次書込み処理回路５１について詳細に説明する。順次書込み処理回路５１は、順次書込み配列部６１と、第１の変換前電力予測部６２（以下、「変換前電力予測部６２」と称する）と、第１のデータ電力変換部６３（以下、「データ電力変換部６３」と称する）と、第１の書込み停止部６４（以下、「書込み停止部６４」と称する）と、第１の変換後電力予測部６５（以下、「変換後電力予測部６５」と称する）とを有している。
　順次書込み配列部６１は、画像データ変換回路５０の出力した画像信号を順次書込み動作に対応して配列する。本実施の形態においては、飛越書込み処理回路５２の出力と位相を合わせるために、１フィールド分の画像データをメモリに取り込み、走査電極ＳＣ１、ＳＣ２、ＳＣ３、・・・、ＳＣｎの順に、対応する画像データを出力する。
　変換前電力予測部６２は、データ電極駆動回路４２のデータドライバそれぞれの消費電力の推定値を順次書込み配列部６１の出力した画像データに基づき個別に予測する。そして、それらの消費電力の推定値の最大値を最大値選択回路５９に出力する。データ電極駆動回路４２の電力は、上述したように、データ電極Ｄｊのそれぞれに印加する電圧の変化の回数が多くなると大きくなる。加えて隣接するデータ電極Ｄｊ＋１、Ｄｊ－１に印加する電圧が逆位相で変化するとさらに大きくなる。このような関係から、サブフィールドのそれぞれに対応する画像データの各ビットに対して、上下および左右の画素の排他的論理和の総和を計算することにより、データ電極Ｄ１～Ｄｍを駆動するために必要な電力を推定することができる。本実施の形態における変換前電力予測部６２は、データドライバＩＣ１～ＩＣ１６のそれぞれに対応する画像データの排他的論理和の総和を計算し、データドライバＩＣ１～ＩＣ１６のそれぞれの電力の推定値を予測し、その最大値を出力する。これにより、変換前電力予測部６２は、順次書込み配列部６１の出力した画像データに基づきデータ電極駆動回路４２の消費電力を予測する。
　変換後電力予測部６５も、変換前電力予測部６２と同様に、データ電極駆動回路４２のデータドライバそれぞれの消費電力の推定値を変換後電力予測部６５に入力した画像データに基づき、すなわち、書込み停止部６５の出力した画像データに基づき、個別に予測する。そして、それらの消費電力の推定値の最大値を出力する。これにより、変換後電力予測部６５は、書込み停止部６５の出力した画像データに基づきデータ電極駆動回路４２の消費電力を予測する。加えて変換後電力予測部６５は、データ電極駆動回路４２のデータドライバそれぞれの消費電力の推定値を変換後電力予測部６５に入力した画像データに基づき個別に予測し、それらの合計をデータ電極駆動回路４２の総合消費電力として出力する。
　データ電力変換部６３は、最大値選択回路５９の出力に基づき、特定のサブフィールドに対する順次書込み配列部６１の出力した画像データを、以下のようにしてデータ電極駆動回路４２の消費電力が小さくなる画像データに変換する。
　データ電力変換部６３は、データ電極のそれぞれに対して、あるタイミングで書込み動作を行う画像データとその次のタイミングで書込み動作を行う画像データとの階調値を比較する。そして、あるタイミングで書込み動作を行う画像データ（以下、「上側データ」と略記する）の階調値がその次のタイミングで書込み動作を行う画像データ（以下、「下側データ」と略記する）の階調値よりも小さい場合には、上側データをそのまま出力する。一方、上側データの階調値が下側データの階調値よりも大きい場合には、上側データと下側データとで、輝度重みの小さいサブフィールドから順に特定のサブフィールドの発光状態が同じになるように上側データを変換して出力する。ここで、上側データと下側データとの特定のサブフィールドの発光状態を同じにするとは、特定のサブフィールドの上側データと下側データとを等しくすることを意味する。
　このとき発光状態を同じとする特定のサブフィールドの数は最大値選択回路５９の出力に基づき決められ、その出力が大きい場合には発光状態を同じとする特定のサブフィールドの数を増加し、小さい場合には発光状態を同じとする特定のサブフィールドの数を減少するように制御する。そして、これら特定のサブフィールドは輝度重みの小さいサブフィールドである。
　また、変換により階調値に誤差が発生するが、変換前の上側データと変換後の上側データとの差を、誤差信号として下側データのさらに下側データに分散させる。この誤差の分散により平均の階調値を保つことができるので、元の画像とほぼ同じ明るさを保つことができる。
　図１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅは、本発明の実施の形態におけるプラズマディスプレイ装置１００のデータ電力変換部６３の動作を説明するための図である。そして、図６Ａで示した市松パターンの画像信号が入力された場合に出力する画像データを示している。まず、走査電極ＳＣｉ－２のラインでデータ電極Ｄｊ－２の列の放電セルに対応する画像信号の階調値「３」を下側データである走査電極ＳＣｉ－１のラインの放電セルに対応する画像信号の階調値「１２」と比較する。この場合には上側データが小さいため、そのまま階調値「３」、すなわち画像データ「００１１」を出力する。
　また、走査電極ＳＣｉ－２のラインでデータ電極Ｄｊ－１の列の放電セルに対応する画像信号の階調値「１２」を下側データである走査電極ＳＣｉ－１のラインの放電セルに対応する画像信号の階調値「３」と比較する。この場合には上側データが大きいため、輝度重みの小さい特定のサブフィールドの発光状態が同じとなるように画像信号を変換する。
　例えば、発光状態を同じとする特定のサブフィールドの数が「２」であると仮定すると、第１ＳＦと第２ＳＦの画像データが下側データの画像データと同じになるように階調値「１５」に変換し、画像データ「１１１１」を出力する。このとき、元の階調値「１２」と置換後の階調値「１５」との誤差「－３」を補正するために、走査電極ＳＣｉのラインの放電セルに対応する画像信号へ「－３」を加算する。そのため、走査電極ＳＣｉのラインでデータ電極Ｄｊ－１の列の放電セルの階調値は「１２」＋「－３」＝「９」となる。
　以下同様に、走査電極ＳＣｉ－１のラインでデータ電極Ｄｊ－２の列の放電セルに対応する画像信号の階調値「１２」は、下側データの階調値「３」と比較して階調値「１５」に変換する。そして、走査電極ＳＣｉ＋１のラインの放電セルに誤差を加算して階調値「９」とする。
　走査電極ＳＣｉ－１のラインでデータ電極Ｄｊ－１の列の放電セルに対応する画像信号の階調値「３」はそのまま出力する。
　走査電極ＳＣｉのラインでデータ電極Ｄｊ－２の列の放電セルに対応する画像信号の階調値「３」はそのまま出力する。
　走査電極ＳＣｉのラインでデータ電極Ｄｊ－１の列の放電セルに対応する画像信号の階調値は、上述したように誤差を加算されて「９」に変わっている。したがって、階調値「９」と下側データの階調値「３」とを比較して、第１ＳＦと第２ＳＦの画像データが下側データの画像データと同じになるように、階調値「９」を階調値「１１」に変換する。そして、元の階調値「９」と置換後の階調値「１１」との誤差「－２」を補正するために、走査電極ＳＣｉ＋２の行の放電セルに対応する画像信号へ「－２」を加算して階調値「１２」＋「－２」＝「１０」とする。
　データ電力変換部６３は、このような信号処理を順次実行することにより、図１０Ａに示した階調値に変換する。なお、図１０Ｂは、このようにして変換された画像データのＬＳＢ、すなわち第１ＳＦにおける書込みパルスの有無を示している。また、同様に図１０Ｃ、図１０Ｄ、図１０Ｅは、それぞれ第２ＳＦ、第３ＳＦ、第４ＳＦにおける書込みパルスの有無を示している。
　このように、第１ＳＦおよび第２ＳＦの書込み期間においては、すべての走査電極に対して書込みパルスが印加され、データ電極に印加される電圧の変化がなくなる。その結果、データ電極駆動回路４２の充放電電流が減少し、データ電極駆動回路４２の消費電力が小さくなる。さらに、画像データの変換により生じた誤差を他の放電セルに対応する画像データに拡散しているので、表示すべき階調値の平均値が保たれる。その結果、画像データの変換による画像表示品質の低下を抑えることができる。
　このように、データ電力変換部６３は、画像表示品質の低下を抑えつつデータ電極駆動回路４２の消費電力を抑えることができる。しかし消費電力の抑制効果には限度があるので、データ電極駆動回路４２の消費電力が必ずしも所定の電力しきい値以下になるという保証はない。ここで、所定の電力しきい値は、例えば、データ電極駆動回路４２に使用されている個々のデータドライバＩＣの許容電力損失の９０％とする。許容電力損失の異なるデータドライバＩＣを用いる場合には、最小の許容電力損失の９０％を所定の電力しきい値とする。
　図９の書込み停止部６４は、変換後電力予測部６５の出力に基づき、特定のサブフィールドの書込み動作を停止させて、データ電極駆動回路４２の消費電力を確実に所定の電力しきい値以下に抑えるために設けられている。ここで、書込み停止部６４が書込み動作を停止させる特定のサブフィールドと、データ電力変換部６３が発光状態を同じとする特定のサブフィールドとは別々に決まるものであり、必ずしも同じサブフィールドを示しているわけではない。具体的には書込み停止部６４は、変換後電力予測部６５の予測した電力が所定の電力しきい値を超える場合には、輝度重みの小さいサブフィールドから順に、対応する画像データをすべて「０」に変換する。このように書込み停止部６４は、変換後電力予測部６５の予測した電力が所定の電力しきい値以下になるまで特定のサブフィールドに対する書込み動作を停止するようにデータ電力変換部６３の出力した画像データを変換するため、データ電極駆動回路４２の消費電力を確実に所定の電力しきい値以下にすることができる。しかし、この変換処理により画像表示品質も低下する。
　上記したように順次書込み処理回路５１は、画像データ変換回路５０の出力した画像データをデータ電極駆動回路４２の消費電力が電力しきい値以下となる画像データに変換する。しかし、この変換処理により画像表示品質を大きく低下させる可能性もある。
　次に、図９に示した飛越書込み処理回路５２の詳細について説明する。飛越書込み処理回路５２は、飛越書込み配列部７１と、第２の変換前電力予測部７２（以下、「変換前電力予測部７２」と称する）と、第２のデータ電力変換部７３（以下、「データ電力変換部７３」と称する）と、第２の書込み停止部７４（以下、「書込み停止部７４」と称する）と、第２の変換後電力予測部７５（以下、「変換後電力予測部７５」と称する）とを備えている。
　飛越書込み配列部７１は、画像データ変換回路５０の出力した画像データを飛越書込み動作に対応した配列の画像データに変換する。本実施の形態においては、１フィールド分の画像データをメモリに取り込み、走査電極ＳＣ１、ＳＣ３、ＳＣ５、・・・、ＳＣｎ－１、ＳＣ２、ＳＣ４、ＳＣ６、・・・、ＳＣｎの順に、対応する画像データを出力する。
　変換前電力予測部７２、データ電力変換部７３、書込み停止部７４、変換後電力予測部７５の回路構成は、それぞれ、上述した順次書込み処理回路５１における変換前電力予測部６２、データ電力変換部６３、書込み停止部６４、変換後電力予測部６５と同様である。ただし飛越書込み配列部７１が、走査電極ＳＣ１、ＳＣ３、ＳＣ５、・・・、ＳＣｎ－１、ＳＣ２、ＳＣ４、ＳＣ６、・・・、ＳＣｎの順に、対応する画像データを出力するため、変換前電力予測部７２、データ電力変換部７３、書込み停止部７４、変換後電力予測部７５のそれぞれは、この順にしたがって画像データの処理を行う。
　すなわち、変換前電力予測部７２、変換後電力予測部７５は、サブフィールドのそれぞれに対応する画像データの各ビットに対して、当該画素の２つ上、２つ下、および左右の画素の排他的論理和の総和を計算することにより、データ電極Ｄ１～Ｄｍを駆動するために必要な電力を予測する。すなわち、変換前電力予測部７２は、飛越書込み配列部７１の出力した画像信号に基づきデータ電極駆動回路４２の消費電力を予測する。
　また、データ電力変換部７３の動作は、データ電力変換部６３と同様に、上側データの階調値が下側データの階調値よりも小さい場合には、上側データをそのまま出力する。また、上側データの階調値が下側データの階調値よりも大きい場合には、上側データと下側データとで、輝度重みの小さい特定のサブフィールドの発光状態が同じになるように上側データを変換して出力する。ただし下側データは、当該画素の２つ下の画素に対応する。すなわち、データ電力変換部７３は、特定のサブフィールドに対する飛越書込み配列部７１の出力した画像信号をデータ電極駆動回路４２の消費電力の少ない画像データに変換する。
　第２の書込み停止部７４は、データ電極駆動回路４２の消費電力が所定の電力しきい値以下になるまでに特定のサブフィールドに対する書込み動作を停止するようにデータ電力変換部７３の出力を変換する。
　変換後電力予測部７５は、書込み停止部７４の出力した画像データに基づきデータ電極駆動回路４２の消費電力を予測する。
　このとき、発光状態を同じとする特定のサブフィールドの数は、データ電力変換部６３と同様に、最大値選択回路５９の出力に基づき決められる。したがって、データ電力変換部７３が発光状態を同じとする特定のサブフィールドの数と、データ電力変換部６３が発光状態を同じとする特定のサブフィールドの数とは、常に等しくなる。
　このように飛越書込み処理回路５２も順次書込み処理回路５１と同様に、画像データ変換回路５０の出力した画像データをデータ電極駆動回路４２の消費電力が電力しきい値以下となる画像データに変換する。しかし、この変換処理により画像表示品質を大きく低下させる可能性がある。
　図１１は、図９に示した本発明の実施の形態におけるプラズマディスプレイ装置１００の画像データ判定部５６の動作を説明するための図である。画像データ判定部５６は、順次書込み処理回路５１の書込み停止部６４が書込み動作を停止した（画像データをすべて「０」に変換した）特定のサブフィールドの数と、飛越書込み処理回路５２の書込み停止部７４が書込み動作を停止した（画像データをすべて「０」に変換した）特定のサブフィールドの数とを比較する。そして、書込み動作を停止した特定のサブフィールドの数が少ないほど画像表示品質はよいので、画像データ判定部５６は順次書込み処理回路５１の出力と飛越書込み処理回路５２の出力のうち、書込み動作を停止した特定のサブフィールドの数の少ないほうの出力を選択すべき出力と判定する。
　一方、書込み動作を停止した特定のサブフィールドの数が同じであれば、画像表示品質も同程度であると考えられるので、順次書込み処理回路５１の出力と飛越書込み処理回路５２のどちらの出力を選択してもよい。しかし本実施の形態においては、画像データ判定部５６は、書込み動作を停止した特定のサブフィールドの数が同じ場合には、順次書込み処理回路５１の変換後電力予測部６５が予測した総合消費電力と、飛越書込み処理回路５２の変換後電力予測部７５が予測した総合消費電力とを比較する。そして、画像データ判定部５６は、その比較結果に基づき順次書込み処理回路５１の出力と飛越書込み処理回路５２の出力のうち、総合消費電力の少ないほうの出力を選択すべき出力と判定する。このようにすれば、画像表示品質が同程度の場合には、よりデータ電極駆動回路４２の総合消費電力の少ない画像データを選択することができる。
　そして、画像データ選択部５７は、画像データ判定部５６の判定結果にしたがって、順次書込み処理回路５１の出力および飛越書込み処理回路５２の出力のいずれかを選択する。
　順次書込み処理回路５１の出力および飛越書込み処理回路５２の出力のいずれを選択したかに依存して走査パルスのタイミングを変更する必要があるため、図５のタイミング発生回路４５は、画像データ判定部５６の判定結果に基づき、適切な駆動電圧波形を発生させるための各種タイミング信号を発生する。
　このようにして、画像信号処理回路４１は、画像表示品質を大きく低下させることなく、かつデータ電極駆動回路４２の消費電力を所定のしきい値以下になるように画像データを変換する。
　加えて、本実施の形態においては、上述したように、最大値選択回路５９を設け、最大値選択回路５９は、変換前電力予測部６２の出力および変換前電力予測部７２の出力のうちの大きいほうを選択し、データ電力変換部６３およびデータ電力変換部７３に出力する。そして、データ電力変換部６３およびデータ電力変換部７３は、最大値選択回路５９の出力に基づき、発光状態を同じとする特定のサブフィールドの数を常に等しくしながら、画像データの変換を行うことになる。このことは、データ電力変換部６３が出力する画像データとデータ電力変換部７３が出力する画像データとの画像表示品質も同程度であると考えられる。
　したがって、書込み停止部６４が書込み動作を停止した特定のサブフィールドの数と書込み停止部７４が書込み動作を停止した特定のサブフィールドの数とが等しい場合に、画像データ選択回路５４が画像データを切り替えても、画像データの切り替えに伴うフリッカ等の違和感がほとんど発生することがない。
　なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
　本発明のプラズマディスプレイ装置は、フリッカ等を発生することなく、また画像表示品質を大きく低下させることなく、かつ消費電力を所定のしきい値以下に制御することができる効果を有し、テレビ等のディスプレイ装置として有用である。

Claims (2)

  1. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    前記走査電極に順に走査パルスを印加するとともに前記データ電極に書込みパルスを印加する順次書込み動作または前記走査電極に１つおきに走査パルスを印加するとともに前記データ電極に書込みパルスを印加する飛越書込み動作を行う書込み期間と、書込み動作を行った放電セルを発光させる維持期間とを有する複数のサブフィールドで１フィールドを構成して、前記走査電極、前記維持電極、前記データ電極をそれぞれ駆動する走査電極駆動回路、維持電極駆動回路、データ電極駆動回路と、
    入力した画像信号を前記データ電極駆動回路に入力する画像データに変換する画像信号処理回路と、を備えたプラズマディスプレイ装置であって、
    前記画像信号処理回路は、
    　　前記画像信号をサブフィールド毎の前記放電セルの発光・非発光を示す画像データに変換する画像データ変換回路と、
    　　前記画像データ変換回路の出力した画像データを前記順次書込み動作に対応した画像データに変換する順次書込み処理回路と、
    　　前記画像データ変換回路の出力した画像データを前記飛越書込み動作に対応した画像データに変換する飛越書込み処理回路と、
    　　前記順次書込み処理回路および前記飛越書込み処理回路のいずれかの出力を選択する画像データ選択回路と、を備え、
    前記順次書込み処理回路は、
    　　前記画像データ変換回路の出力した画像信号を前記順次書込み動作に対応して配列する順次書込み配列部と、
    　　前記順次書込み配列部の出力した画像信号に基づき前記データ電極駆動回路の消費電力を予測する第１の変換前電力予測部と、
    　　特定のサブフィールドに対する前記順次書込み配列部の出力した画像データを前記データ電極駆動回路の消費電力の少ない画像データに変換する第１のデータ電力変換部と、
    　　前記データ電極駆動回路の消費電力が所定の電力しきい値以下になるまで特定のサブフィールドに対する書込み動作を停止するように前記第１のデータ電力変換部の出力した画像データを変換する第１の書込み停止部と、
    　　前記第１の書込み停止部の出力した画像データに基づき前記データ電極駆動回路の消費電力を予測する第１の変換後電力予測部と、を有し、
    前記飛越書込み処理回路は、
    　　前記画像データ変換回路の出力した画像信号を前記飛越書込み動作に対応して配列する飛越書込み配列部と、
    　　前記飛越書込み配列部の出力した画像信号に基づき前記データ電極駆動回路の消費電力を予測する第２の変換前電力予測部と、
    　　特定のサブフィールドに対する前記飛越書込み配列部の出力した画像信号を前記データ電極駆動回路の消費電力の少ない画像データに変換する第２のデータ電力変換部と、
    　　前記データ電極駆動回路の消費電力が所定の電力しきい値以下になるまで特定のサブフィールドに対する書込み動作を停止するように前記第２のデータ電力変換部の出力した画像データを変換する第２の書込み停止部と、
    　　前記第２の書込み停止部の出力した画像データに基づき前記データ電極駆動回路の消費電力を予測する第２の変換後電力予測部と、を有し、
    前記画像信号処理回路は、
    　　前記第１のデータ電力変換部が前記データ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数と、
    　　前記第２のデータ電力変換部が前記データ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数と、
    を等しくすることを特徴とするプラズマディスプレイ装置。
  2. 前記第１のデータ電力変換部および前記第２のデータ電力変換部が前記データ電極駆動回路の消費電力の少ない画像データに変換する特定のサブフィールドの数は、前記第１の変換前電力予測部が予測した電力と前記第２の変換前電力予測部が予測した電力との大きいほうの電力に基づき設定することを特徴とする請求項１に記載のプラズマディスプレイ装置。
PCT/JP2009/000350 2008-01-31 2009-01-30 プラズマディスプレイ装置 WO2009096186A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009801000612A CN101772795B (zh) 2008-01-31 2009-01-30 等离子显示装置
US12/743,408 US8508555B2 (en) 2008-01-31 2009-01-30 Plasma display device
JP2009521263A JP5152184B2 (ja) 2008-01-31 2009-01-30 プラズマディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008020464 2008-01-31
JP2008-020464 2008-01-31

Publications (1)

Publication Number Publication Date
WO2009096186A1 true WO2009096186A1 (ja) 2009-08-06

Family

ID=40912540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000350 WO2009096186A1 (ja) 2008-01-31 2009-01-30 プラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US8508555B2 (ja)
JP (1) JP5152184B2 (ja)
KR (1) KR101016167B1 (ja)
CN (1) CN101772795B (ja)
WO (1) WO2009096186A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089887A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012098902A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
WO2012098903A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
KR101445338B1 (ko) 2009-12-24 2014-10-01 주식회사 오리온 플라즈마 디스플레이 패널의 구동 장치 및 방법
US9659518B2 (en) 2014-08-20 2017-05-23 Samsung Display Co., Ltd. Display panel and display apparatus having interlace and progressive driving methods

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723060B (zh) * 2012-06-06 2015-03-04 西安交通大学 交流等离子体显示器自适应子场数据清零寻址方法及装置
CN102723061B (zh) * 2012-06-14 2015-03-04 西安交通大学 一种交流等离子体显示器滤波低功耗寻址方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187093A (ja) * 1996-12-27 1998-07-14 Mitsubishi Electric Corp マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法
JP2002258793A (ja) * 2001-02-27 2002-09-11 Nec Corp プラズマ表示装置及びその駆動方法
JP2003066893A (ja) * 2001-08-23 2003-03-05 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003140597A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003173161A (ja) * 2001-12-05 2003-06-20 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006071774A (ja) * 2004-08-31 2006-03-16 Lg Electronics Inc 表示パネルの駆動装置
JP2006079063A (ja) * 2004-09-13 2006-03-23 Lg Electronics Inc プラズマディスプレイパネル制御方法及び装置
JP2007333839A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403635B2 (ja) 1998-03-26 2003-05-06 富士通株式会社 表示装置および該表示装置の駆動方法
JP3173469B2 (ja) 1998-08-19 2001-06-04 日本電気株式会社 プラズマ表示方法及びプラズマ表示装置
JP4660036B2 (ja) 2000-09-01 2011-03-30 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
JP2004029553A (ja) * 2002-06-27 2004-01-29 Pioneer Electronic Corp 表示パネルの駆動装置
US6801027B2 (en) * 2002-09-26 2004-10-05 Itt Manufacturing Enterprises, Inc. Power conversion in variable load applications
US20040061380A1 (en) * 2002-09-26 2004-04-01 Hann Raymond E. Power management system for variable load applications
KR20050121923A (ko) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 플라즈마 표시 장치의 화상 처리방법
JP5248750B2 (ja) * 2006-03-14 2013-07-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置の駆動装置及び駆動方法
KR101012923B1 (ko) * 2007-11-05 2011-02-08 파나소닉 주식회사 플라즈마 디스플레이 장치
US20100277461A1 (en) * 2009-05-04 2010-11-04 Raman Research Institute Systems and methods to drive an lcd

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187093A (ja) * 1996-12-27 1998-07-14 Mitsubishi Electric Corp マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法
JP2002258793A (ja) * 2001-02-27 2002-09-11 Nec Corp プラズマ表示装置及びその駆動方法
JP2003066893A (ja) * 2001-08-23 2003-03-05 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003140597A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003173161A (ja) * 2001-12-05 2003-06-20 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2006071774A (ja) * 2004-08-31 2006-03-16 Lg Electronics Inc 表示パネルの駆動装置
JP2006079063A (ja) * 2004-09-13 2006-03-23 Lg Electronics Inc プラズマディスプレイパネル制御方法及び装置
JP2007333839A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445338B1 (ko) 2009-12-24 2014-10-01 주식회사 오리온 플라즈마 디스플레이 패널의 구동 장치 및 방법
WO2011089887A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011089887A1 (ja) * 2010-01-19 2013-05-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012098902A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
WO2012098903A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
US9659518B2 (en) 2014-08-20 2017-05-23 Samsung Display Co., Ltd. Display panel and display apparatus having interlace and progressive driving methods

Also Published As

Publication number Publication date
CN101772795A (zh) 2010-07-07
JP5152184B2 (ja) 2013-02-27
CN101772795B (zh) 2012-05-02
US20100265276A1 (en) 2010-10-21
US8508555B2 (en) 2013-08-13
JPWO2009096186A1 (ja) 2011-05-26
KR101016167B1 (ko) 2011-02-17
KR20100007979A (ko) 2010-01-22

Similar Documents

Publication Publication Date Title
JP5152184B2 (ja) プラズマディスプレイ装置
JP5115551B2 (ja) プラズマディスプレイ装置
JP5239811B2 (ja) プラズマディスプレイ装置の駆動方法
JP4604906B2 (ja) 画像表示方法
JP2008197430A (ja) プラズマディスプレイ装置の駆動方法
JP5104756B2 (ja) プラズマディスプレイ装置
JP2008096804A (ja) プラズマディスプレイ装置
JP5003664B2 (ja) プラズマディスプレイ装置の駆動方法
JP5168986B2 (ja) プラズマディスプレイ装置
JP5003191B2 (ja) プラズマディスプレイ装置の駆動方法
WO2011004595A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4626724B2 (ja) プラズマディスプレイ装置の駆動方法
JP5277917B2 (ja) プラズマディスプレイ装置の駆動方法
JP2009180977A (ja) プラズマディスプレイ装置
JP2010175667A (ja) プラズマディスプレイ装置
JP2010197906A (ja) プラズマディスプレイ装置
WO2011001618A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5061528B2 (ja) プラズマディスプレイ装置
JP2009115938A (ja) プラズマディスプレイ装置
JP2009180978A (ja) プラズマディスプレイ装置
JP2010160225A (ja) プラズマディスプレイ装置の駆動方法
WO2009139163A1 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2009192780A (ja) プラズマディスプレイ装置
JP2009086407A (ja) プラズマディスプレイ装置
JP2009192590A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100061.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009521263

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09705905

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20097025689

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12743408

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09705905

Country of ref document: EP

Kind code of ref document: A1