JP2002258793A - プラズマ表示装置及びその駆動方法 - Google Patents
プラズマ表示装置及びその駆動方法Info
- Publication number
- JP2002258793A JP2002258793A JP2001052758A JP2001052758A JP2002258793A JP 2002258793 A JP2002258793 A JP 2002258793A JP 2001052758 A JP2001052758 A JP 2001052758A JP 2001052758 A JP2001052758 A JP 2001052758A JP 2002258793 A JP2002258793 A JP 2002258793A
- Authority
- JP
- Japan
- Prior art keywords
- data
- driver
- current value
- display device
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
- G09G2330/045—Protection against panel overheating
Abstract
(57)【要約】
【課題】 過剰な保護を回避しながら回路を適切に保護
することができるプラズマ表示装置及びその制御方法を
提供する。 【解決手段】 信号中継基板６４では、サーミスタＴＨ
１乃至ＴＨ３によって検出された温度が電圧に変換さ
れ、更にＡ／Ｄ変換器６６ｃによりデジタル信号に変換
される。また、個々のデータドライバに供給される電流
値は個別電力検出部７１、７２及び７３により検出され
る。そして、Ａ／Ｄ変換器６６ｂによりデジタル信号に
変換される。更に、データＨＩＣに供給される電流値の
総和が総合電力検出部７４により検出される。マイクロ
コンピュータ６５は、ブランク信号ＢＬＡＮＫの立ち上
がりをトリガとして、サーミスタＴＨ１乃至ＴＨ３によ
り検出された温度、個別電力検出部７１、７２及び７３
により検出された電流値並びに総合電力検出部７４によ
り検出された電流値の総和に基づいてプロテクト検出信
号を制御回路に対して出力する。
することができるプラズマ表示装置及びその制御方法を
提供する。 【解決手段】 信号中継基板６４では、サーミスタＴＨ
１乃至ＴＨ３によって検出された温度が電圧に変換さ
れ、更にＡ／Ｄ変換器６６ｃによりデジタル信号に変換
される。また、個々のデータドライバに供給される電流
値は個別電力検出部７１、７２及び７３により検出され
る。そして、Ａ／Ｄ変換器６６ｂによりデジタル信号に
変換される。更に、データＨＩＣに供給される電流値の
総和が総合電力検出部７４により検出される。マイクロ
コンピュータ６５は、ブランク信号ＢＬＡＮＫの立ち上
がりをトリガとして、サーミスタＴＨ１乃至ＴＨ３によ
り検出された温度、個別電力検出部７１、７２及び７３
により検出された電流値並びに総合電力検出部７４によ
り検出された電流値の総和に基づいてプロテクト検出信
号を制御回路に対して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は平面型テレビジョン
及び情報表示ディスプレイ等に利用されるプラズマ表示
装置及びその駆動方法に関し、特に、内蔵される回路の
保護を図ったプラズマディスプレイパネルの駆動方法及
び駆動回路に関する。
及び情報表示ディスプレイ等に利用されるプラズマ表示
装置及びその駆動方法に関し、特に、内蔵される回路の
保護を図ったプラズマディスプレイパネルの駆動方法及
び駆動回路に関する。
【０００２】
【従来の技術】一般に、プラズマディスプレイパネル
（ＰＤＰ）は、薄型構造でちらつきがなく表示コントラ
スト比が大きいこと、また、比較的に大画面とすること
が可能であり、応答速度が速く、自発光型で蛍光体の利
用により多色発光も可能であること等、数多くの特徴を
有している。このため、近年、コンピュータ関連の表示
装置分野及びカラー画像表示の分野等において、広く利
用されるようになりつつある。
（ＰＤＰ）は、薄型構造でちらつきがなく表示コントラ
スト比が大きいこと、また、比較的に大画面とすること
が可能であり、応答速度が速く、自発光型で蛍光体の利
用により多色発光も可能であること等、数多くの特徴を
有している。このため、近年、コンピュータ関連の表示
装置分野及びカラー画像表示の分野等において、広く利
用されるようになりつつある。
【０００３】このプラズマディスプレイには、その動作
方式により、電極が誘電体で被覆されて間接的に交流放
電の状態で動作させるＡＣ型のものと、電極が放電空間
に露出して直流放電の状態で動作させるＤＣ型のものと
がある。更に、ＡＣ型のプラズマディスプレイには、駆
動方式として表示セルのメモリを利用するメモリ動作型
と、それを利用しないリフレッシュ動作型とがある。な
お、プラズマディスプレイの輝度は、放電回数に比例す
る。上記のリフレッシュ型の場合は、表示容量が大きく
なると輝度が低下するため、小表示容量のプラズマディ
スプレイに対して主として使用されている。
方式により、電極が誘電体で被覆されて間接的に交流放
電の状態で動作させるＡＣ型のものと、電極が放電空間
に露出して直流放電の状態で動作させるＤＣ型のものと
がある。更に、ＡＣ型のプラズマディスプレイには、駆
動方式として表示セルのメモリを利用するメモリ動作型
と、それを利用しないリフレッシュ動作型とがある。な
お、プラズマディスプレイの輝度は、放電回数に比例す
る。上記のリフレッシュ型の場合は、表示容量が大きく
なると輝度が低下するため、小表示容量のプラズマディ
スプレイに対して主として使用されている。
【０００４】図９はＡＣ型プラズマディスプレイの一つ
の表示セル構成を例示する斜視図である。
の表示セル構成を例示する斜視図である。
【０００５】表示セルには、ガラスからなる２つの絶縁
基板１０１及び１０２が設けられている。絶縁基板１０
１は背面基板となり、絶縁基板１０２は前面基板とな
る。
基板１０１及び１０２が設けられている。絶縁基板１０
１は背面基板となり、絶縁基板１０２は前面基板とな
る。
【０００６】絶縁基板１０２における絶縁基板１０１と
の対向面側には、透明な走査電極１０３及び透明な共通
電極１０４が設けられている。走査電極１０３及び共通
電極１０４は、パネルの水平方向（横方向）に延びてい
る。また、夫々走査電極１０３及び共通電極１０４に重
なるようにトレース電極１０５及び１０６が配置されて
いる。トレース電極１０５及び１０６は、例えば金属製
であり、各電極と外部の駆動装置との間の電極抵抗値を
小さくするために設けられている。更に、走査電極１０
３及び共通電極１０４を覆う誘電体層１１２並びにこの
誘電体層１１２を放電から保護する酸化マグネシウム等
からなる保護層１１４が設けられている。
の対向面側には、透明な走査電極１０３及び透明な共通
電極１０４が設けられている。走査電極１０３及び共通
電極１０４は、パネルの水平方向（横方向）に延びてい
る。また、夫々走査電極１０３及び共通電極１０４に重
なるようにトレース電極１０５及び１０６が配置されて
いる。トレース電極１０５及び１０６は、例えば金属製
であり、各電極と外部の駆動装置との間の電極抵抗値を
小さくするために設けられている。更に、走査電極１０
３及び共通電極１０４を覆う誘電体層１１２並びにこの
誘電体層１１２を放電から保護する酸化マグネシウム等
からなる保護層１１４が設けられている。
【０００７】絶縁基板１０１における絶縁基板１０２と
の対向面側には、走査電極１０３及び共通電極１０４と
直交するデータ電極１０７が設けられている。従って、
データ電極１０７は、パネルの垂直方向（縦方向）に延
びる。また、水平方向で表示セルを区切る隔壁１０９が
設けられている。また、データ電極１０７を覆う誘電体
層１１３が設けられ、隔壁１０９の側面及び誘電体層１
１３の表面上に放電ガスの放電により発生する紫外線を
可視光１１０に変換する蛍光体層１１１が形成されてい
る。そして、絶縁基板１０１及び１０２の空間に隔壁１
０９により放電ガス空間１０８が確保され、この放電ガ
ス空間１０８内に、ヘリウム、ネオン若しくはキセノン
等又はこれらの混合ガスからなる放電ガスが充填され
る。
の対向面側には、走査電極１０３及び共通電極１０４と
直交するデータ電極１０７が設けられている。従って、
データ電極１０７は、パネルの垂直方向（縦方向）に延
びる。また、水平方向で表示セルを区切る隔壁１０９が
設けられている。また、データ電極１０７を覆う誘電体
層１１３が設けられ、隔壁１０９の側面及び誘電体層１
１３の表面上に放電ガスの放電により発生する紫外線を
可視光１１０に変換する蛍光体層１１１が形成されてい
る。そして、絶縁基板１０１及び１０２の空間に隔壁１
０９により放電ガス空間１０８が確保され、この放電ガ
ス空間１０８内に、ヘリウム、ネオン若しくはキセノン
等又はこれらの混合ガスからなる放電ガスが充填され
る。
【０００８】図１０は従来のＡＣ型プラズマディスプレ
イを示すブロック図である。ＰＤＰ１に、行方向に延び
るｎ（ｎ：自然数）本の走査電極３−１乃至３−ｎ（１
０３）及びｎ本の共通電極４−１乃至４−ｎ（１０４）
が互いに交互に所定間隔で設けられ、これらの走査電極
３−１乃至３−ｎ及び共通電極４−１乃至４−ｎに直交
するように列方向に延びるｍ（ｍ：自然数）本のデータ
電極１０−１乃至１０−ｍ（１０７）が設けられてい
る。従って、ＰＤＰ１には、（ｎ×ｍ）個の表示セルが
設けられている。
イを示すブロック図である。ＰＤＰ１に、行方向に延び
るｎ（ｎ：自然数）本の走査電極３−１乃至３−ｎ（１
０３）及びｎ本の共通電極４−１乃至４−ｎ（１０４）
が互いに交互に所定間隔で設けられ、これらの走査電極
３−１乃至３−ｎ及び共通電極４−１乃至４−ｎに直交
するように列方向に延びるｍ（ｍ：自然数）本のデータ
電極１０−１乃至１０−ｍ（１０７）が設けられてい
る。従って、ＰＤＰ１には、（ｎ×ｍ）個の表示セルが
設けられている。
【０００９】従来のプラズマディスプレイには、ＰＤＰ
１の駆動回路として、駆動用電源２１、コントローラ２
２、スキャンドライバ２３、走査パルスドライバ２４、
維持ドライバ２５及びデータドライバ２６が設けられて
いる。
１の駆動回路として、駆動用電源２１、コントローラ２
２、スキャンドライバ２３、走査パルスドライバ２４、
維持ドライバ２５及びデータドライバ２６が設けられて
いる。
【００１０】駆動用電源２１は、例えば、５Ｖの論理電
圧Ｖｄｄ、約７０Ｖのデータ電圧Ｖｄ及び約１７０Ｖの
維持電圧Ｖｓを生成すると共に、維持電圧Ｖｓに基づい
て、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの
走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖ
ｓｗを生成する。論理電圧Ｖｄｄはコントローラ２２に
供給され、データ電圧Ｖｄはデータドライバ２６に供給
され、維持電圧Ｖｓはスキャンドライバ２３及び維持ド
ライバ２５に供給され、プライミング電圧Ｖｐ及び走査
ベース電圧Ｖｂｗはスキャンドライバ２３に供給され、
バイアス電圧Ｖｓｗは維持ドライバ２５に供給される。
圧Ｖｄｄ、約７０Ｖのデータ電圧Ｖｄ及び約１７０Ｖの
維持電圧Ｖｓを生成すると共に、維持電圧Ｖｓに基づい
て、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの
走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖ
ｓｗを生成する。論理電圧Ｖｄｄはコントローラ２２に
供給され、データ電圧Ｖｄはデータドライバ２６に供給
され、維持電圧Ｖｓはスキャンドライバ２３及び維持ド
ライバ２５に供給され、プライミング電圧Ｖｐ及び走査
ベース電圧Ｖｂｗはスキャンドライバ２３に供給され、
バイアス電圧Ｖｓｗは維持ドライバ２５に供給される。
【００１１】コントローラ２２は、外部から供給される
映像信号Ｓｖに基づいて、スキャンドライバ制御信号Ｓ
ｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号
Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓ
ｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓ
ｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓ
ｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍを生成する回路
である。スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓ
ｃｄ６はスキャンドライバ２３に供給され、走査パルス
ドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳ
ｓｐｄ２１乃至Ｓｓｐｄ２ｎは走査パルスドライバ２４
に供給され、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓ
ｕｄ３は維持ドライバ２５に供給され、データドライバ
制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至
Ｓｄｄ２ｍはデータドライバ２６に供給される。
映像信号Ｓｖに基づいて、スキャンドライバ制御信号Ｓ
ｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号
Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓ
ｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓ
ｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓ
ｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍを生成する回路
である。スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓ
ｃｄ６はスキャンドライバ２３に供給され、走査パルス
ドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳ
ｓｐｄ２１乃至Ｓｓｐｄ２ｎは走査パルスドライバ２４
に供給され、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓ
ｕｄ３は維持ドライバ２５に供給され、データドライバ
制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至
Ｓｄｄ２ｍはデータドライバ２６に供給される。
【００１２】スキャンドライバ２３は、図１１に示すよ
うに、例えば６個のスイッチ２３−１乃至２３−６から
構成されている。スイッチ２３−１の一端にはプライミ
ング電圧Ｖｐが印加され、その他端はポジティプライン
２７に接続されている。スイッチ２３−２の一端には維
持電圧Ｖｓが印加され、その他端はポジティブライン２
７に接続されている。スイッチ２３−３の一端は接地さ
れ、その他端はネガティブライン２８に接続されてい
る。スイッチ２３−４の一端には走査ベース電圧Ｖｂｗ
が印加され、その他端はネガティブライン２８に接続さ
れている。スイッチ２３−５の一端は接地され、その他
端はポジティブライン２７に接続されている。スイッチ
２３−６の一端は接地され、その他端はネガティブライ
ン２８に接続されている。スイッチ２３−１乃至２３−
６は、夫々スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓ
ｓｃｄ６に基づいてオン／オフを切り替え、ポジティブ
ライン２７及びネガティブライン２８を介して所定波形
の電圧が走査パルスドライバ２４に供給される。
うに、例えば６個のスイッチ２３−１乃至２３−６から
構成されている。スイッチ２３−１の一端にはプライミ
ング電圧Ｖｐが印加され、その他端はポジティプライン
２７に接続されている。スイッチ２３−２の一端には維
持電圧Ｖｓが印加され、その他端はポジティブライン２
７に接続されている。スイッチ２３−３の一端は接地さ
れ、その他端はネガティブライン２８に接続されてい
る。スイッチ２３−４の一端には走査ベース電圧Ｖｂｗ
が印加され、その他端はネガティブライン２８に接続さ
れている。スイッチ２３−５の一端は接地され、その他
端はポジティブライン２７に接続されている。スイッチ
２３−６の一端は接地され、その他端はネガティブライ
ン２８に接続されている。スイッチ２３−１乃至２３−
６は、夫々スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓ
ｓｃｄ６に基づいてオン／オフを切り替え、ポジティブ
ライン２７及びネガティブライン２８を介して所定波形
の電圧が走査パルスドライバ２４に供給される。
【００１３】走査パルスドライバ２４は、図１１に示す
ように、例えばｎ個のスイッチ２４−１１乃至２４−１
ｎ、ｎ個のスイッチ２４−２１乃至２４−２ｎ、ｎ個の
ダイオード２４−３１乃至２４−３ｎ及びｎ個のダイオ
ード２４−４１乃至２４−４ｎから構成されている。ダ
イオード２４−３１乃至２４−３ｎは、夫々スイッチ２
４−１１乃至２４−１ｎの両端に並列接続され、ダイオ
ード２４−４１乃至２４−４ｎは、夫々スイッチ２４−
２１乃至２４−２ｎの両端に並列接続されている。ま
た、スイッチ２４−１ａ（ａ：ｎ以下の自然数）とスイ
ッチ２４−２ａとが従属接続され、スイッチ２４−１１
乃至２４−１ｎの各他端はネガティブライン２８に共通
接続され、スイッチ２４−２１乃至２４−２ｎの各他端
はポジティブライン２７に共通接続されている。更に、
スイッチ２４−１ａとスイッチ２４−２ａとの接続点
は、ＰＤＰ１の上から第ａ行目に配置された走査電極３
−ａに接続されている。スイッチ２４−１１乃至２４−
１ｎ及び２４−２１乃至２４−２ｎは、夫々走査パルス
ドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳ
ｓｐｄ２１乃至Ｓｓｐｄ２ｎに基づいてオン／オフを切
り替え、走査電極３−１乃至３−ｎに、夫々所定波形の
電圧Ｐｓｃ１乃至Ｐｓｃｎが順次供給される。
ように、例えばｎ個のスイッチ２４−１１乃至２４−１
ｎ、ｎ個のスイッチ２４−２１乃至２４−２ｎ、ｎ個の
ダイオード２４−３１乃至２４−３ｎ及びｎ個のダイオ
ード２４−４１乃至２４−４ｎから構成されている。ダ
イオード２４−３１乃至２４−３ｎは、夫々スイッチ２
４−１１乃至２４−１ｎの両端に並列接続され、ダイオ
ード２４−４１乃至２４−４ｎは、夫々スイッチ２４−
２１乃至２４−２ｎの両端に並列接続されている。ま
た、スイッチ２４−１ａ（ａ：ｎ以下の自然数）とスイ
ッチ２４−２ａとが従属接続され、スイッチ２４−１１
乃至２４−１ｎの各他端はネガティブライン２８に共通
接続され、スイッチ２４−２１乃至２４−２ｎの各他端
はポジティブライン２７に共通接続されている。更に、
スイッチ２４−１ａとスイッチ２４−２ａとの接続点
は、ＰＤＰ１の上から第ａ行目に配置された走査電極３
−ａに接続されている。スイッチ２４−１１乃至２４−
１ｎ及び２４−２１乃至２４−２ｎは、夫々走査パルス
ドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳ
ｓｐｄ２１乃至Ｓｓｐｄ２ｎに基づいてオン／オフを切
り替え、走査電極３−１乃至３−ｎに、夫々所定波形の
電圧Ｐｓｃ１乃至Ｐｓｃｎが順次供給される。
【００１４】維持ドライバ２５は、図１２に示すよう
に、例えば３個のスイッチ２５−１乃至２５−３から構
成されている。スイッチ２５−１の一端には維持電圧Ｖ
ｓが印加され、その他端には共通電極４−１乃至４−ｎ
が共通接続されている。スイッチ２５−２の一端は接地
され、その他端には共通電極４−１乃至４−ｎが共通接
続されている。スイッチ２５−３の一端にはバイアス電
圧Ｖｓｗが印加されると共に、その他端には共通電極４
−１乃至４−ｎが共通接続されている。スイッチ２５−
１乃至２５−３は、夫々維持ドライバ制御信号Ｓｓｕｄ
１乃至Ｓｓｕｄ３に基づいてオン／オフを切り替え、共
通電極４−１乃至４−ｎに所定波形の電圧Ｐｓｕが同時
に供給される。
に、例えば３個のスイッチ２５−１乃至２５−３から構
成されている。スイッチ２５−１の一端には維持電圧Ｖ
ｓが印加され、その他端には共通電極４−１乃至４−ｎ
が共通接続されている。スイッチ２５−２の一端は接地
され、その他端には共通電極４−１乃至４−ｎが共通接
続されている。スイッチ２５−３の一端にはバイアス電
圧Ｖｓｗが印加されると共に、その他端には共通電極４
−１乃至４−ｎが共通接続されている。スイッチ２５−
１乃至２５−３は、夫々維持ドライバ制御信号Ｓｓｕｄ
１乃至Ｓｓｕｄ３に基づいてオン／オフを切り替え、共
通電極４−１乃至４−ｎに所定波形の電圧Ｐｓｕが同時
に供給される。
【００１５】データドライバ２６は、図１３に示すよう
に、例えばｍ個のスイッチ２６−１１乃至２６−１ｍ、
ｍ個のスイッチ２６−２１乃至２６−２ｍ、ｍ個のダイ
オード２６−３１乃至２６−３ｍ及びｍ個のダイオード
２６−４１乃至２６−４ｍから構成されている。ダイオ
ード２６−３１乃至２６−３ｍは、夫々スイッチ２６−
１１乃至２６−１ｍの両端に並列接続され、ダイオード
２６−４１乃至２６−４ｍは、夫々スイッチ２６−２１
乃至２６−２ｍの両端に並列接続されている。スイッチ
２６−１ｂ（ｂ：ｍ以下の自然数）とスイッチ２６−２
ｂとが従属接続され、スイッチ２６−１１乃至２６−１
ｍの各他端は接地に共通接続され、スイッチ２６−２１
乃至２６−２ｍの各他端にはデータ電圧Ｖｄが供給され
ている。更に、スイッチ２６−１ｂとスイッチ２６−２
ｂとの接続点は、ＰＤＰ１の左から第ｂ列目に配置され
たデータ電極１０−ｂに接続されている。スイッチ２６
−１１乃至２６−１ｍ及び２６−２１乃至２６−２ｍ
は、夫々データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ
１ｍ及びＳｄｄ２１乃至Ｓｓｐｄ２ｍに基づいてオン／
オフを切り替え、データ電極１０−１乃至１０−ｍに、
夫々所定波形の電圧Ｐｄ１乃至Ｐｄｍが順次供給され
る。
に、例えばｍ個のスイッチ２６−１１乃至２６−１ｍ、
ｍ個のスイッチ２６−２１乃至２６−２ｍ、ｍ個のダイ
オード２６−３１乃至２６−３ｍ及びｍ個のダイオード
２６−４１乃至２６−４ｍから構成されている。ダイオ
ード２６−３１乃至２６−３ｍは、夫々スイッチ２６−
１１乃至２６−１ｍの両端に並列接続され、ダイオード
２６−４１乃至２６−４ｍは、夫々スイッチ２６−２１
乃至２６−２ｍの両端に並列接続されている。スイッチ
２６−１ｂ（ｂ：ｍ以下の自然数）とスイッチ２６−２
ｂとが従属接続され、スイッチ２６−１１乃至２６−１
ｍの各他端は接地に共通接続され、スイッチ２６−２１
乃至２６−２ｍの各他端にはデータ電圧Ｖｄが供給され
ている。更に、スイッチ２６−１ｂとスイッチ２６−２
ｂとの接続点は、ＰＤＰ１の左から第ｂ列目に配置され
たデータ電極１０−ｂに接続されている。スイッチ２６
−１１乃至２６−１ｍ及び２６−２１乃至２６−２ｍ
は、夫々データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ
１ｍ及びＳｄｄ２１乃至Ｓｓｐｄ２ｍに基づいてオン／
オフを切り替え、データ電極１０−１乃至１０−ｍに、
夫々所定波形の電圧Ｐｄ１乃至Ｐｄｍが順次供給され
る。
【００１６】次に、上述のように構成された従来のプラ
ズマディスプレイの書込選択型駆動動作について説明す
る。図１４は従来のプラズマディスプレイの書込選択型
駆動動作を示すタイミングチャートである。この書込選
択型駆動動作では、サブフィールド法が採用され、各サ
ブフィールドには、順次設定されるプライミング期間Ｔ
ｐ、アドレス期間Ｔａ、維持期間Ｔｓ及び電荷消去期間
Ｔｅの４つの期間が設けられている。以下、走査電極及
び共通電極の基準電位を維持電圧Ｖｓとし、これよりも
高い電位を正極性といい、これよりも低い電位を負極性
という。また、データ電極の基準電位は接地電位ＧＮＤ
とし、これよりも高い電位を正極性、これよりも低い電
位を負極性という。
ズマディスプレイの書込選択型駆動動作について説明す
る。図１４は従来のプラズマディスプレイの書込選択型
駆動動作を示すタイミングチャートである。この書込選
択型駆動動作では、サブフィールド法が採用され、各サ
ブフィールドには、順次設定されるプライミング期間Ｔ
ｐ、アドレス期間Ｔａ、維持期間Ｔｓ及び電荷消去期間
Ｔｅの４つの期間が設けられている。以下、走査電極及
び共通電極の基準電位を維持電圧Ｖｓとし、これよりも
高い電位を正極性といい、これよりも低い電位を負極性
という。また、データ電極の基準電位は接地電位ＧＮＤ
とし、これよりも高い電位を正極性、これよりも低い電
位を負極性という。
【００１７】プライミング期間Ｔｐでは、先ず、外部か
ら供給される映像信号Ｓｖに基づいて、コントローラ２
２がスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ
６、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３、
走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ
１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎの生成を開始す
ると共に、映像信号Ｓｖに基づいたレベルのデータドラ
イバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びロウレベル
のデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍの
生成を開始し、これらの制御信号を所定のドライバに供
給する。
ら供給される映像信号Ｓｖに基づいて、コントローラ２
２がスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ
６、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３、
走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ
１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎの生成を開始す
ると共に、映像信号Ｓｖに基づいたレベルのデータドラ
イバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びロウレベル
のデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍの
生成を開始し、これらの制御信号を所定のドライバに供
給する。
【００１８】この結果、プライミング期間Ｔｐにおいて
は、ハイレベルのスキャンドライバ制御信号Ｓｓｃｄ１
によってスイッチ２３−１がオンすると共に、ハイレベ
ルの維持ドライバ制御信号Ｓｓｕｄ２によりスイッチ２
５−２がオンする。従って、図１３に示すように、全て
の走査電極３−１乃至３−ｎに正極性のプライミングパ
ルスＰｐｒｐが印加され、全ての共通電極４−１乃至４
−ｎに負極性のプライミングパルスＰｐｒｎが印加され
る。このため、全ての表示セルにおいて、走査電極１０
３（３−１乃至３−ｎ）と共通電極１０４（４−１乃至
４−ｎ）との間の電極間ギャプ近傍の放電ガス空間１０
８でプライミング放電が発生する。これにより、表示セ
ルの放電を発生させやすくする活性粒子が放電ガス空間
１０８内に生成されると共に、走査電極３−１乃至３−
ｎに負の壁電荷が付着し、共通電極４−１乃至４−ｎに
正の壁電荷が付着し、データ電極１０−１乃至１０−ｍ
上に正の壁電荷が付着する。
は、ハイレベルのスキャンドライバ制御信号Ｓｓｃｄ１
によってスイッチ２３−１がオンすると共に、ハイレベ
ルの維持ドライバ制御信号Ｓｓｕｄ２によりスイッチ２
５−２がオンする。従って、図１３に示すように、全て
の走査電極３−１乃至３−ｎに正極性のプライミングパ
ルスＰｐｒｐが印加され、全ての共通電極４−１乃至４
−ｎに負極性のプライミングパルスＰｐｒｎが印加され
る。このため、全ての表示セルにおいて、走査電極１０
３（３−１乃至３−ｎ）と共通電極１０４（４−１乃至
４−ｎ）との間の電極間ギャプ近傍の放電ガス空間１０
８でプライミング放電が発生する。これにより、表示セ
ルの放電を発生させやすくする活性粒子が放電ガス空間
１０８内に生成されると共に、走査電極３−１乃至３−
ｎに負の壁電荷が付着し、共通電極４−１乃至４−ｎに
正の壁電荷が付着し、データ電極１０−１乃至１０−ｍ
上に正の壁電荷が付着する。
【００１９】続いて、維持ドライバ制御信号Ｓｓｕｄ２
がロウレベルに立ち下がることによりスイッチ２５−２
がオフすると同時に、維持ドライバ制御信号Ｓｓｕｄ１
がハイレベルに立ち上がることによりスイッチ２５−１
がオンする。その後スキャンドライバ制御信号Ｓｓｃｄ
２が立ち下がることによりスイッチ２３−２がオフする
と共に、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上
がることによりスイッチ２３−３がオンする。従って、
全ての共通電極４−１乃至４−ｎの電位が約１７０Ｖの
維持電圧Ｖｓに保持された後、全ての走査電極３−１乃
至３−ｎにプライミング消去パルスＰｐｒｅが印加され
る。このため、全ての表示セルにおいて弱い放電が発生
する。これにより、走査電極３−１乃至３−ｎ上の負の
壁電荷、共通電極４−１乃至４−ｎ上の正の壁電荷及び
データ電極１０−１乃至１０−ｍ上の正の壁電荷が減少
する。
がロウレベルに立ち下がることによりスイッチ２５−２
がオフすると同時に、維持ドライバ制御信号Ｓｓｕｄ１
がハイレベルに立ち上がることによりスイッチ２５−１
がオンする。その後スキャンドライバ制御信号Ｓｓｃｄ
２が立ち下がることによりスイッチ２３−２がオフする
と共に、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上
がることによりスイッチ２３−３がオンする。従って、
全ての共通電極４−１乃至４−ｎの電位が約１７０Ｖの
維持電圧Ｖｓに保持された後、全ての走査電極３−１乃
至３−ｎにプライミング消去パルスＰｐｒｅが印加され
る。このため、全ての表示セルにおいて弱い放電が発生
する。これにより、走査電極３−１乃至３−ｎ上の負の
壁電荷、共通電極４−１乃至４−ｎ上の正の壁電荷及び
データ電極１０−１乃至１０−ｍ上の正の壁電荷が減少
する。
【００２０】次に、アドレス期間Ｔａの初期状態におい
ては、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ３に
よりスイッチ２５−３がしていると共に、プライミング
期間Ｔｐの後半から供給されているハイレベルのスキャ
ンドライバ制御信号Ｓｓｃｄ４及びＳｓｃｄ５によりス
イッチ２３−４及び２３−５がオンしている。従って、
全ての共通電極４−１乃至４−ｎに正極性（バイアス電
圧Ｖｓｗ）のバイアスパルスＰｂｐが印加されると共
に、全ての走査電極３−１乃至３−ｎに印加されるパル
スＰｓｃ１乃至Ｐｓｃｎの電位が一旦走査ベース電圧Ｖ
ｂｗに保持される。
ては、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ３に
よりスイッチ２５−３がしていると共に、プライミング
期間Ｔｐの後半から供給されているハイレベルのスキャ
ンドライバ制御信号Ｓｓｃｄ４及びＳｓｃｄ５によりス
イッチ２３−４及び２３−５がオンしている。従って、
全ての共通電極４−１乃至４−ｎに正極性（バイアス電
圧Ｖｓｗ）のバイアスパルスＰｂｐが印加されると共
に、全ての走査電極３−１乃至３−ｎに印加されるパル
スＰｓｃ１乃至Ｐｓｃｎの電位が一旦走査ベース電圧Ｖ
ｂｗに保持される。
【００２１】このような状態において、走査パルスドラ
イバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎを順次ロウ
レベルに立ち下げると共に、これに整合させて走査パル
スドライバ制御信号Ｓｓｐｄ２１乃至Ｓｓｐｄ２ｎを順
次ハイレベルに立ち上げることにより、スイッチ２４−
１１乃至２４−１ｎを順次オフさせると共に、スイッチ
２４−２１乃至２４−２ｎを順次オンさせる。更に、こ
れに同期して、図示しないが、データドライバ制御信号
Ｓｄｄ１１乃至Ｓｄｄ１ｍを映像信号Ｓｖに基づいてハ
イレベルに立ち上げると共に、これに整合させてデータ
ドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍを立ち下げ
ることにより、スイッチ２６−１１乃至２６−１ｍを映
像信号Ｓｖに基づいてオンさせると共に、スイッチ２６
−２１乃至２６−２ｍをオフさせる。これにより、第ａ
行目の第ｂ列目の表示セルにおいて書き込みが行われる
場合には、走査電極３−ａに負極性の走査パルスＰｗｓ
ｎが印加されると同時に、第ｂ列目のデータ電極１０−
ｂに正極性のデータパルスＰｄｂが印加される。この結
果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が
発生し、更にこの対向放電をトリガとする面放電が書込
放電として走査電極及び共通電極間で発生し、電極に壁
電荷が付着する。これに対し、書込放電が発生しなかっ
た表示セルにおいては、プライミング期間Ｔａの電荷消
去後の壁電荷が少ない状態のままである。
イバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎを順次ロウ
レベルに立ち下げると共に、これに整合させて走査パル
スドライバ制御信号Ｓｓｐｄ２１乃至Ｓｓｐｄ２ｎを順
次ハイレベルに立ち上げることにより、スイッチ２４−
１１乃至２４−１ｎを順次オフさせると共に、スイッチ
２４−２１乃至２４−２ｎを順次オンさせる。更に、こ
れに同期して、図示しないが、データドライバ制御信号
Ｓｄｄ１１乃至Ｓｄｄ１ｍを映像信号Ｓｖに基づいてハ
イレベルに立ち上げると共に、これに整合させてデータ
ドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍを立ち下げ
ることにより、スイッチ２６−１１乃至２６−１ｍを映
像信号Ｓｖに基づいてオンさせると共に、スイッチ２６
−２１乃至２６−２ｍをオフさせる。これにより、第ａ
行目の第ｂ列目の表示セルにおいて書き込みが行われる
場合には、走査電極３−ａに負極性の走査パルスＰｗｓ
ｎが印加されると同時に、第ｂ列目のデータ電極１０−
ｂに正極性のデータパルスＰｄｂが印加される。この結
果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が
発生し、更にこの対向放電をトリガとする面放電が書込
放電として走査電極及び共通電極間で発生し、電極に壁
電荷が付着する。これに対し、書込放電が発生しなかっ
た表示セルにおいては、プライミング期間Ｔａの電荷消
去後の壁電荷が少ない状態のままである。
【００２２】次に、維持期間Ｔｓにおいては、スキャン
ドライバ制御信号Ｓｓｃｄ２及びＳｓｃｄ６がそのサブ
フィールドに応じた回数だけ交互に立ち上がり／立ち下
がりを繰り返す。この結果、スイッチ２３−２及び２３
−６が交互にオン／オフを繰り返す。また、これと同期
して、維持ドライバ制御信号Ｓｓｕｄ１及びＳｓｕｄ２
もそのサブフィールドに応じた回数だけ交互に立ち上が
り／立ち下がりを繰り返す。この結果、スイッチ２５−
１及び２５−２が交互にオン／オフを繰り返す。従っ
て、全ての走査電極３−１乃至３−ｎに負極性の維持パ
ルスＰｓｕｎ１がサブフィールドに応じた回数だけ印加
されると共に、全ての共通電極４−１乃至４−ｎに負極
性の維持パルスＰｓｕｎ２がサブフィールドに応じた回
数だけ維持パルスＰｓｕｎ１に対し排他的に印加され
る。これにより、アドレス期間Ｔａで書き込みが行われ
なかった表示セルの壁電荷量は極めて少ないので、その
表示セルに維持パルスが印加されても維持放電は発生し
ない。一方、アドレス期間Ｔａで書込放電が発生した表
示セルにおいては、走査電極に正電荷が、共通電極に負
電荷が付着しているため、維持パルスと壁電荷電圧とが
互いに重畳され、電極間の電圧が放電開始電圧を超えて
放電が発生する。
ドライバ制御信号Ｓｓｃｄ２及びＳｓｃｄ６がそのサブ
フィールドに応じた回数だけ交互に立ち上がり／立ち下
がりを繰り返す。この結果、スイッチ２３−２及び２３
−６が交互にオン／オフを繰り返す。また、これと同期
して、維持ドライバ制御信号Ｓｓｕｄ１及びＳｓｕｄ２
もそのサブフィールドに応じた回数だけ交互に立ち上が
り／立ち下がりを繰り返す。この結果、スイッチ２５−
１及び２５−２が交互にオン／オフを繰り返す。従っ
て、全ての走査電極３−１乃至３−ｎに負極性の維持パ
ルスＰｓｕｎ１がサブフィールドに応じた回数だけ印加
されると共に、全ての共通電極４−１乃至４−ｎに負極
性の維持パルスＰｓｕｎ２がサブフィールドに応じた回
数だけ維持パルスＰｓｕｎ１に対し排他的に印加され
る。これにより、アドレス期間Ｔａで書き込みが行われ
なかった表示セルの壁電荷量は極めて少ないので、その
表示セルに維持パルスが印加されても維持放電は発生し
ない。一方、アドレス期間Ｔａで書込放電が発生した表
示セルにおいては、走査電極に正電荷が、共通電極に負
電荷が付着しているため、維持パルスと壁電荷電圧とが
互いに重畳され、電極間の電圧が放電開始電圧を超えて
放電が発生する。
【００２３】次に、電荷消去期間Ｔｅにおいては、スキ
ャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによ
りスイッチ２３−３がオンする。この結果、全ての走査
電極３−１乃至３−ｎに負極性の電荷消去パルスＰｅｅ
ｎが印加される。従って、全ての表示セルにおいて弱い
放電が発生する。これにより、維持期間Ｔｓにおいて発
光していた表示セル内の走査電極及び共通電極上に蓄積
していた壁電荷が消去され、全ての表示セルの電荷状態
が均一化される。
ャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによ
りスイッチ２３−３がオンする。この結果、全ての走査
電極３−１乃至３−ｎに負極性の電荷消去パルスＰｅｅ
ｎが印加される。従って、全ての表示セルにおいて弱い
放電が発生する。これにより、維持期間Ｔｓにおいて発
光していた表示セル内の走査電極及び共通電極上に蓄積
していた壁電荷が消去され、全ての表示セルの電荷状態
が均一化される。
【００２４】そして、このようなサブフィールドが繰り
返されて１のフィールドが構成される。維持パルス数を
サブフィールド毎に異ならせ、そのサブフィールドの組
み合わせによって階調表現を実現することができる。従
って、各サブフィールドの維持パルス数の比を、例えば
１：２：４：８：１６：３２：６４：１２８にすると、
２５６（＝２8）階調を表現することができる。
返されて１のフィールドが構成される。維持パルス数を
サブフィールド毎に異ならせ、そのサブフィールドの組
み合わせによって階調表現を実現することができる。従
って、各サブフィールドの維持パルス数の比を、例えば
１：２：４：８：１６：３２：６４：１２８にすると、
２５６（＝２8）階調を表現することができる。
【００２５】このようなプラズマ表示装置においては、
データドライバにおける電力の損失は表示する映像によ
り大きく変動し、プラズマ表示装置全体の消費電力はデ
ータドライバにおける最大損失に大きく依存している。
このため、データドライバにおける電力の損失の低減を
図った表示装置が種々提案されている（特許２８５３５
３７号公報、特開平１１−３８９３０号公報）。図１５
は特開平１１−３８９３０号公報に開示された表示装置
を示すブロック図である。
データドライバにおける電力の損失は表示する映像によ
り大きく変動し、プラズマ表示装置全体の消費電力はデ
ータドライバにおける最大損失に大きく依存している。
このため、データドライバにおける電力の損失の低減を
図った表示装置が種々提案されている（特許２８５３５
３７号公報、特開平１１−３８９３０号公報）。図１５
は特開平１１−３８９３０号公報に開示された表示装置
を示すブロック図である。
【００２６】特許２８５３５３７号公報に開示された表
示装置では、１フレーム単位で消費されるアドレス電
流、即ちデータドライバから供給される電流の値を検出
し、その値が所定値を超えたときにアドレス周波数が低
減されている。
示装置では、１フレーム単位で消費されるアドレス電
流、即ちデータドライバから供給される電流の値を検出
し、その値が所定値を超えたときにアドレス周波数が低
減されている。
【００２７】また、特開平１１−３８９３０号公報に開
示された表示装置においては、走査電極５３及び共通電
極５４が設けられたＰＤＰ５１のデータ電極５２に接続
された３個のドライバ集積回路（ＩＣ）８４がアドレス
ドライバ回路８３に設けられている。アドレスドライバ
回路８３には、更に温度検出回路８５が設けられてい
る。アドレスドライバ回路８３には制御回路６７からデ
ータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ、ブランク
信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが入力され
る。制御回路６７には、表示データ制御部６８及びパネ
ル駆動制御部６９が設けられており、入力された映像信
号に基づいて表示データ制御部６８によりデータ信号Ｄ
ＡＴＡが作成され、パネル駆動制御部６９によりクロッ
ク信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ
信号ＬＡＴＣＨが作成される。制御回路６７には、マイ
クロコンピュータ８１からの制御信号が入力される。な
お、マイクロコンピュータ８１には温度検出回路８５か
ら温度の検出結果が入力され、マイクロコンピュータ８
１は、この検出結果に基づいてアドレスドライバ回路８
３に電源電圧を供給する電源８２の動作の制御も行う。
示された表示装置においては、走査電極５３及び共通電
極５４が設けられたＰＤＰ５１のデータ電極５２に接続
された３個のドライバ集積回路（ＩＣ）８４がアドレス
ドライバ回路８３に設けられている。アドレスドライバ
回路８３には、更に温度検出回路８５が設けられてい
る。アドレスドライバ回路８３には制御回路６７からデ
ータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ、ブランク
信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが入力され
る。制御回路６７には、表示データ制御部６８及びパネ
ル駆動制御部６９が設けられており、入力された映像信
号に基づいて表示データ制御部６８によりデータ信号Ｄ
ＡＴＡが作成され、パネル駆動制御部６９によりクロッ
ク信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ
信号ＬＡＴＣＨが作成される。制御回路６７には、マイ
クロコンピュータ８１からの制御信号が入力される。な
お、マイクロコンピュータ８１には温度検出回路８５か
ら温度の検出結果が入力され、マイクロコンピュータ８
１は、この検出結果に基づいてアドレスドライバ回路８
３に電源電圧を供給する電源８２の動作の制御も行う。
【００２８】このような表示装置によれば、アドレスド
ライバ回路８３の温度に応じて電源電圧の制御を行うこ
とが可能である。
ライバ回路８３の温度に応じて電源電圧の制御を行うこ
とが可能である。
【００２９】なお、データドライバにおいて最大損失が
発生する表示は、１ドット千鳥の表示、即ち一の表示セ
ルが発光状態であればその表示セルに上下左右で隣接す
る全ての表示セルは非発光状態であり、更にこれらの非
発光状態の表示セルに上下左右で隣接する全ての表示セ
ルは発光状態であり、このような関係がパネル全体で成
り立っているような表示である。
発生する表示は、１ドット千鳥の表示、即ち一の表示セ
ルが発光状態であればその表示セルに上下左右で隣接す
る全ての表示セルは非発光状態であり、更にこれらの非
発光状態の表示セルに上下左右で隣接する全ての表示セ
ルは発光状態であり、このような関係がパネル全体で成
り立っているような表示である。
【００３０】
【発明が解決しようとする課題】しかしながら、特許２
８５３５３７号公報に開示された表示装置においては、
消費電流の検出が１フレーム単位で行われるため、１フ
レーム内に一時的に消費電流が高くなるサブフィールド
があったとしても、例えば一のフレームの後半部分及び
その次のフレームの前半部分に消費電流が高くなるサブ
フィールドが連続して存在していても、１フレーム全体
での消費電流が基準値を超えていなければ、何ら保護が
行われない。従って、電源への負荷が多大なものになる
虞がある。また、データ電極毎にドライバが設けられる
が、一のドライバにかかる負荷が大きくなってもその検
出が不可能なので、そのドライバにおける消費電流が極
端に大きくなる虞もある。
８５３５３７号公報に開示された表示装置においては、
消費電流の検出が１フレーム単位で行われるため、１フ
レーム内に一時的に消費電流が高くなるサブフィールド
があったとしても、例えば一のフレームの後半部分及び
その次のフレームの前半部分に消費電流が高くなるサブ
フィールドが連続して存在していても、１フレーム全体
での消費電流が基準値を超えていなければ、何ら保護が
行われない。従って、電源への負荷が多大なものになる
虞がある。また、データ電極毎にドライバが設けられる
が、一のドライバにかかる負荷が大きくなってもその検
出が不可能なので、そのドライバにおける消費電流が極
端に大きくなる虞もある。
【００３１】また、特開平１１−３８９３０号公報に開
示された表示装置では、温度の検出のみが行われている
ため、電源及び個々のドライバに対する直接的な負荷の
検出を行うことができないという問題点がある。このた
め、適切に消費電流を低減するためには、基準となる温
度を低くする必要があり、保護が過剰になってしまう。
示された表示装置では、温度の検出のみが行われている
ため、電源及び個々のドライバに対する直接的な負荷の
検出を行うことができないという問題点がある。このた
め、適切に消費電流を低減するためには、基準となる温
度を低くする必要があり、保護が過剰になってしまう。
【００３２】本発明はかかる問題点に鑑みてなされたも
のであって、過剰な保護を回避しながら回路を適切に保
護することができるプラズマ表示装置及びその制御方法
を提供することを目的とする。
のであって、過剰な保護を回避しながら回路を適切に保
護することができるプラズマ表示装置及びその制御方法
を提供することを目的とする。
【００３３】
【課題を解決するための手段】本発明に係るプラズマ表
示装置は、対向して配置された第１及び第２の基板、前
記第１の基板における前記第２の基板との対向面側に互
いに交互に設けられ第１の方向に延びる複数本の走査電
極及び共通電極、並びに前記第２の基板における前記第
１の基板との対向面側に設けられ前記第１の方向に直交
する第２の方向に延びる複数本のデータ電極が設けられ
たプラズマディスプレイパネルと、前記データ電極にデ
ータパルスを印加する複数個のデータドライバと、映像
信号に基づいて前記データドライバの動作を制御する制
御回路と、１サブフィールド以上１フレーム未満の時間
内に前記複数個のデータドライバからデータ電極に供給
される電流の総和が予め設定された第１の規定電流値を
超えたときに前記制御回路に対し前記データドライバの
動作を抑制させる第１の保護信号を出力する保護信号出
力回路と、を有することを特徴とする。
示装置は、対向して配置された第１及び第２の基板、前
記第１の基板における前記第２の基板との対向面側に互
いに交互に設けられ第１の方向に延びる複数本の走査電
極及び共通電極、並びに前記第２の基板における前記第
１の基板との対向面側に設けられ前記第１の方向に直交
する第２の方向に延びる複数本のデータ電極が設けられ
たプラズマディスプレイパネルと、前記データ電極にデ
ータパルスを印加する複数個のデータドライバと、映像
信号に基づいて前記データドライバの動作を制御する制
御回路と、１サブフィールド以上１フレーム未満の時間
内に前記複数個のデータドライバからデータ電極に供給
される電流の総和が予め設定された第１の規定電流値を
超えたときに前記制御回路に対し前記データドライバの
動作を抑制させる第１の保護信号を出力する保護信号出
力回路と、を有することを特徴とする。
【００３４】本発明においては、１サブフィールド以上
１フレーム未満の時間内に電流の総和が第１の規定電流
値と比較され、この比較結果に基づいてデータドライバ
の動作が制御回路により制御される。従って、消費電流
が高くなるサブフィールドが存在しても適切に電源を保
護することができる。なお、電流の総和は、全てのデー
タドライバにおけるものに限定されるものではなく、デ
ータドライバを複数の群に分割し、群毎に第１の規定電
流値を設定してもよい。但し、電源を最も効果的に保護
できるのは、全てのデータドライバにおける電流の総和
に対して第１の規定電流値を設定した場合である。
１フレーム未満の時間内に電流の総和が第１の規定電流
値と比較され、この比較結果に基づいてデータドライバ
の動作が制御回路により制御される。従って、消費電流
が高くなるサブフィールドが存在しても適切に電源を保
護することができる。なお、電流の総和は、全てのデー
タドライバにおけるものに限定されるものではなく、デ
ータドライバを複数の群に分割し、群毎に第１の規定電
流値を設定してもよい。但し、電源を最も効果的に保護
できるのは、全てのデータドライバにおける電流の総和
に対して第１の規定電流値を設定した場合である。
【００３５】なお、前記保護信号出力回路に、前記複数
個のデータドライバのうち少なくとも一のデータドライ
バからデータ電極に供給される電流が予め設定された第
２の規定電流値を超えているか否かを判定させ、前記一
のデータドライバに供給される電流が前記第２の規定電
流値を超えている場合に前記制御回路に対し前記ドライ
バの動作を抑制させる第２の保護信号を出力させること
により、個々のデータドライバにおける損失をも適切に
低減することができる。
個のデータドライバのうち少なくとも一のデータドライ
バからデータ電極に供給される電流が予め設定された第
２の規定電流値を超えているか否かを判定させ、前記一
のデータドライバに供給される電流が前記第２の規定電
流値を超えている場合に前記制御回路に対し前記ドライ
バの動作を抑制させる第２の保護信号を出力させること
により、個々のデータドライバにおける損失をも適切に
低減することができる。
【００３６】本発明に係る他のプラズマ表示装置は、対
向して配置された第１及び第２の基板、前記第１の基板
における前記第２の基板との対向面側に互いに交互に設
けられ第１の方向に延びる複数本の走査電極及び共通電
極、並びに前記第２の基板における前記第１の基板との
対向面側に設けられ前記第１の方向に直交する第２の方
向に延びる複数本のデータ電極が設けられたプラズマデ
ィスプレイパネルと、前記データ電極にデータパルスを
印加する複数個のデータドライバと、映像信号に基づい
て前記データドライバの動作を制御する制御回路と、前
記複数個のデータドライバのうち少なくとも一のデータ
ドライバからデータ電極に供給される電流が予め設定さ
れた第２の規定電流値を超えているか否かを判定し前記
一のデータドライバに供給される電流が前記第２の規定
電流値を超えている場合に前記制御回路に対し前記ドラ
イバの動作を抑制させる第２の保護信号を出力する保護
信号出力回路と、を有することを特徴とする。
向して配置された第１及び第２の基板、前記第１の基板
における前記第２の基板との対向面側に互いに交互に設
けられ第１の方向に延びる複数本の走査電極及び共通電
極、並びに前記第２の基板における前記第１の基板との
対向面側に設けられ前記第１の方向に直交する第２の方
向に延びる複数本のデータ電極が設けられたプラズマデ
ィスプレイパネルと、前記データ電極にデータパルスを
印加する複数個のデータドライバと、映像信号に基づい
て前記データドライバの動作を制御する制御回路と、前
記複数個のデータドライバのうち少なくとも一のデータ
ドライバからデータ電極に供給される電流が予め設定さ
れた第２の規定電流値を超えているか否かを判定し前記
一のデータドライバに供給される電流が前記第２の規定
電流値を超えている場合に前記制御回路に対し前記ドラ
イバの動作を抑制させる第２の保護信号を出力する保護
信号出力回路と、を有することを特徴とする。
【００３７】なお、前記保護信号出力回路に、前記判定
を前記データドライバ周辺の温度が予め設定された規定
温度を超えたときに開始させることにより、過剰な保護
をより確実に回避できる。
を前記データドライバ周辺の温度が予め設定された規定
温度を超えたときに開始させることにより、過剰な保護
をより確実に回避できる。
【００３８】また、前記制御回路に、前記第１又は第２
の保護信号の入力をトリガとして、１フレームを構成す
る複数のサブフィールドのうち最下位から順次サブフィ
ールドを削除させてもよく、隣接する２本の走査電極に
対し前記データドライバに互いに同一のデータパルスを
印加させてもよい。更に、前記保護信号出力回路は、マ
イクロコンピュータにより構成されていてもよい。
の保護信号の入力をトリガとして、１フレームを構成す
る複数のサブフィールドのうち最下位から順次サブフィ
ールドを削除させてもよく、隣接する２本の走査電極に
対し前記データドライバに互いに同一のデータパルスを
印加させてもよい。更に、前記保護信号出力回路は、マ
イクロコンピュータにより構成されていてもよい。
【００３９】本発明に係るプラズマ表示装置の駆動方法
は、対向して配置された第１及び第２の基板、前記第１
の基板における前記第２の基板との対向面側に互いに交
互に設けられ第１の方向に延びる複数本の走査電極及び
共通電極、並びに前記第２の基板における前記第１の基
板との対向面側に設けられ前記第１の方向に直交する第
２の方向に延びる複数本のデータ電極が設けられたプラ
ズマ表示装置に映像信号に応じた表示を行わせるプラズ
マ表示装置の駆動方法において、１サブフィールド以上
１フレーム未満の時間内に前記複数個のデータドライバ
からデータ電極に供給される電流の総和が予め設定され
た第１の規定電流値を超えたときに前記データドライバ
の動作を抑制させる工程を有することを特徴とする。
は、対向して配置された第１及び第２の基板、前記第１
の基板における前記第２の基板との対向面側に互いに交
互に設けられ第１の方向に延びる複数本の走査電極及び
共通電極、並びに前記第２の基板における前記第１の基
板との対向面側に設けられ前記第１の方向に直交する第
２の方向に延びる複数本のデータ電極が設けられたプラ
ズマ表示装置に映像信号に応じた表示を行わせるプラズ
マ表示装置の駆動方法において、１サブフィールド以上
１フレーム未満の時間内に前記複数個のデータドライバ
からデータ電極に供給される電流の総和が予め設定され
た第１の規定電流値を超えたときに前記データドライバ
の動作を抑制させる工程を有することを特徴とする。
【００４０】なお、前記複数個のデータドライバのうち
少なくとも一のデータドライバからデータ電極に供給さ
れる電流が予め設定された第２の規定電流値を超えてい
るか否かを判定する工程と、前記一のデータドライバに
供給される電流が前記第２の規定電流値を超えている場
合に前記ドライバの動作を抑制させる工程と、を有する
ことができる。
少なくとも一のデータドライバからデータ電極に供給さ
れる電流が予め設定された第２の規定電流値を超えてい
るか否かを判定する工程と、前記一のデータドライバに
供給される電流が前記第２の規定電流値を超えている場
合に前記ドライバの動作を抑制させる工程と、を有する
ことができる。
【００４１】本発明に係る他のプラズマ表示装置の駆動
方法は、対向して配置された第１及び第２の基板、前記
第１の基板における前記第２の基板との対向面側に互い
に交互に設けられ第１の方向に延びる複数本の走査電極
及び共通電極、並びに前記第２の基板における前記第１
の基板との対向面側に設けられ前記第１の方向に直交す
る第２の方向に延びる複数本のデータ電極が設けられた
プラズマ表示装置に映像信号に応じた表示を行わせるプ
ラズマ表示装置の駆動方法において、前記複数個のデー
タドライバのうち少なくとも一のデータドライバからデ
ータ電極に供給される電流が予め設定された第２の規定
電流値を超えているか否かを判定する工程と、前記一の
データドライバに供給される電流が前記第２の規定電流
値を超えている場合に前記ドライバの動作を抑制させる
工程と、を有することを特徴とする。
方法は、対向して配置された第１及び第２の基板、前記
第１の基板における前記第２の基板との対向面側に互い
に交互に設けられ第１の方向に延びる複数本の走査電極
及び共通電極、並びに前記第２の基板における前記第１
の基板との対向面側に設けられ前記第１の方向に直交す
る第２の方向に延びる複数本のデータ電極が設けられた
プラズマ表示装置に映像信号に応じた表示を行わせるプ
ラズマ表示装置の駆動方法において、前記複数個のデー
タドライバのうち少なくとも一のデータドライバからデ
ータ電極に供給される電流が予め設定された第２の規定
電流値を超えているか否かを判定する工程と、前記一の
データドライバに供給される電流が前記第２の規定電流
値を超えている場合に前記ドライバの動作を抑制させる
工程と、を有することを特徴とする。
【００４２】前記判定を前記データドライバ周辺の温度
が予め設定された規定温度を超えたときに開始してもよ
く、前記ドライバの動作を抑制させる工程において、１
フレームを構成する複数のサブフィールドのうち最下位
から順次サブフィールドを削除することができ、及び／
又は隣接する２本の走査電極に対し互いに同一のデータ
パルスを印加することができる。
が予め設定された規定温度を超えたときに開始してもよ
く、前記ドライバの動作を抑制させる工程において、１
フレームを構成する複数のサブフィールドのうち最下位
から順次サブフィールドを削除することができ、及び／
又は隣接する２本の走査電極に対し互いに同一のデータ
パルスを印加することができる。
【００４３】
【発明の実施の形態】以下、本発明の実施例に係るプラ
ズマ表示装置について、添付の図面を参照して具体的に
説明する。図１は本発明の実施例に係るプラズマ表示装
置の構造を示すブロック図である。
ズマ表示装置について、添付の図面を参照して具体的に
説明する。図１は本発明の実施例に係るプラズマ表示装
置の構造を示すブロック図である。
【００４４】本実施例においては、プラズマディスプレ
イパネル（ＰＤＰ）５１に、ｎ本の走査電極５３及びｎ
本の共通電極５４並びに（３×ｍ）本のデータ電極５２
が設けられている。走査電極５３及び共通電極５４は、
交互に水平方向（行方向）に延びるようにして配置さ
れ、データ電極５２は、走査電極５３及び共通電極５４
に対して直交に、即ち垂直方向（列方向）に延びるよう
にして配置されている。走査電極５３は走査パルスドラ
イバ（図示せず）に接続され、共通電極は維持ドライバ
（図示せず）に接続されている。データ電極５２につい
ては、第１列目から第ｍ列目のデータ電極５２がデータ
ハイブリッド集積回路（データＨＩＣ）６１に接続さ
れ、第（ｍ＋１）列目から第（２×ｍ）列目のデータ電
極５２がデータＨＩＣ６２に接続され、第（２×ｍ＋
１）列目から第（３×ｍ）列目のデータ電極５２がデー
タＨＩＣ６３に接続されている。データＨＩＣ６１乃至
６３がデータドライバに相当する。
イパネル（ＰＤＰ）５１に、ｎ本の走査電極５３及びｎ
本の共通電極５４並びに（３×ｍ）本のデータ電極５２
が設けられている。走査電極５３及び共通電極５４は、
交互に水平方向（行方向）に延びるようにして配置さ
れ、データ電極５２は、走査電極５３及び共通電極５４
に対して直交に、即ち垂直方向（列方向）に延びるよう
にして配置されている。走査電極５３は走査パルスドラ
イバ（図示せず）に接続され、共通電極は維持ドライバ
（図示せず）に接続されている。データ電極５２につい
ては、第１列目から第ｍ列目のデータ電極５２がデータ
ハイブリッド集積回路（データＨＩＣ）６１に接続さ
れ、第（ｍ＋１）列目から第（２×ｍ）列目のデータ電
極５２がデータＨＩＣ６２に接続され、第（２×ｍ＋
１）列目から第（３×ｍ）列目のデータ電極５２がデー
タＨＩＣ６３に接続されている。データＨＩＣ６１乃至
６３がデータドライバに相当する。
【００４５】図２はデータＨＩＣ６１の構造を示すブロ
ック図である。データＨＩＣ６１には、データ信号ＤＡ
ＴＡ及びクロック信号ＣＬＯＣＫが入力されるシフトレ
ジスタＳＲ、シフトレジスタＳＲから出力されたデータ
信号をラッチするラッチ回路ＬＥ、夫々ラッチ回路ＬＥ
の出力端子Ｌ１乃至Ｌｍからの出力信号が一方の入力端
に入力される２入力の論理積ゲートＡＮＤ１乃至ＡＮＤ
ｍ、並びに夫々論理積ゲートＡＮＤ１乃至ＡＮＤｍの出
力信号がゲートに入力されるＣＭＯＳトランジスタから
なるインバータＩＶ１乃至ＩＶｍが設けられている。ラ
ッチ回路ＬＥには、出力タイミングを指示するラッチ信
号ＬＡＴＣＨが入力され、論理積ゲートＡＮＤ１乃至Ａ
ＮＤｍの他方の入力端には、アドレス期間にハイになり
その他の期間にロウになるブランク信号ＢＬＡＮＫが入
力される。インバータＩＶ１乃至ＩＶｍを構成するＣＭ
ＯＳトランジスタのＰチャネルＭＯＳトランジスタのド
レインには、データ電圧Ｖｄ１が供給され、Ｎチャネル
ＭＯＳトランジスタのドレインは接地されている。イン
バータＩＶｋ（ｋはｍ以下の自然数）の出力信号は第ｋ
列目のデータ電極５２にデータパルスＤｋとして出力さ
れる。
ック図である。データＨＩＣ６１には、データ信号ＤＡ
ＴＡ及びクロック信号ＣＬＯＣＫが入力されるシフトレ
ジスタＳＲ、シフトレジスタＳＲから出力されたデータ
信号をラッチするラッチ回路ＬＥ、夫々ラッチ回路ＬＥ
の出力端子Ｌ１乃至Ｌｍからの出力信号が一方の入力端
に入力される２入力の論理積ゲートＡＮＤ１乃至ＡＮＤ
ｍ、並びに夫々論理積ゲートＡＮＤ１乃至ＡＮＤｍの出
力信号がゲートに入力されるＣＭＯＳトランジスタから
なるインバータＩＶ１乃至ＩＶｍが設けられている。ラ
ッチ回路ＬＥには、出力タイミングを指示するラッチ信
号ＬＡＴＣＨが入力され、論理積ゲートＡＮＤ１乃至Ａ
ＮＤｍの他方の入力端には、アドレス期間にハイになり
その他の期間にロウになるブランク信号ＢＬＡＮＫが入
力される。インバータＩＶ１乃至ＩＶｍを構成するＣＭ
ＯＳトランジスタのＰチャネルＭＯＳトランジスタのド
レインには、データ電圧Ｖｄ１が供給され、Ｎチャネル
ＭＯＳトランジスタのドレインは接地されている。イン
バータＩＶｋ（ｋはｍ以下の自然数）の出力信号は第ｋ
列目のデータ電極５２にデータパルスＤｋとして出力さ
れる。
【００４６】データＨＩＣ６２及び６３の構造はデータ
ＨＩＣ６１のものとほぼ同様であるが、夫々データ電圧
としてデータ電圧Ｖｄ２、Ｖｄ３が供給される点で、デ
ータＨＩＣ６１と相違している。
ＨＩＣ６１のものとほぼ同様であるが、夫々データ電圧
としてデータ電圧Ｖｄ２、Ｖｄ３が供給される点で、デ
ータＨＩＣ６１と相違している。
【００４７】データＨＩＣ６１、６２及び６３は、信号
中継基板６４に接続されている。図３は信号中継基板６
４の構造を示す回路図である。信号中継基板６４には、
電源（図示せず）から電源電圧ＶＤＤが供給される抵抗
素子Ｒ１−４及びＲ２−４が設けられている。抵抗素子
１−４の他端はバイポーラトランジスタＴｒ４のベース
に接続され、抵抗素子２−４の他端はバイポーラトラン
ジスタＴｒ４のエミッタに接続されている。バイポーラ
トランジスタＴｒ４のコレクタと接地との間に抵抗素子
Ｒ３−４及びＲ４−４が直列に接続されている。抵抗素
子Ｒ３−４及びＲ４−４の接続点に、マイクロコンピュ
ータ６５に内蔵されたアナログ／デジタル（Ａ／Ｄ）変
換器６６ａが接続されている。
中継基板６４に接続されている。図３は信号中継基板６
４の構造を示す回路図である。信号中継基板６４には、
電源（図示せず）から電源電圧ＶＤＤが供給される抵抗
素子Ｒ１−４及びＲ２−４が設けられている。抵抗素子
１−４の他端はバイポーラトランジスタＴｒ４のベース
に接続され、抵抗素子２−４の他端はバイポーラトラン
ジスタＴｒ４のエミッタに接続されている。バイポーラ
トランジスタＴｒ４のコレクタと接地との間に抵抗素子
Ｒ３−４及びＲ４−４が直列に接続されている。抵抗素
子Ｒ３−４及びＲ４−４の接続点に、マイクロコンピュ
ータ６５に内蔵されたアナログ／デジタル（Ａ／Ｄ）変
換器６６ａが接続されている。
【００４８】また、バイポーラトランジスタＴｒ４のベ
ースに抵抗素子Ｒ１−１、Ｒ２−１、Ｒ１−２、Ｒ２−
２、Ｒ１−３及びＲ２−３が並列に接続されている。抵
抗素子１−１の他端はバイポーラトランジスタＴｒ１の
ベースに接続され、抵抗素子２−１の他端はバイポーラ
トランジスタＴｒ１のエミッタに接続されている。バイ
ポーラトランジスタＴｒ１のコレクタと接地との間に抵
抗素子Ｒ３−１及びＲ４−１が直列に接続されている。
同様に、抵抗素子１−２の他端はバイポーラトランジス
タＴｒ２のベースに接続され、抵抗素子２−２の他端は
バイポーラトランジスタＴｒ２のエミッタに接続されて
いる。バイポーラトランジスタＴｒ２のコレクタと接地
との間に抵抗素子Ｒ３−２及びＲ４−２が直列に接続さ
れている。更に、抵抗素子１−３の他端はバイポーラト
ランジスタＴｒ３のベースに接続され、抵抗素子２−３
の他端はバイポーラトランジスタＴｒ３のエミッタに接
続されている。バイポーラトランジスタＴｒ３のコレク
タと接地との間に抵抗素子Ｒ３−３及びＲ４−３が直列
に接続されている。抵抗素子Ｒ３−１及びＲ４−１の接
続点、抵抗素子Ｒ３−２及びＲ４−２の接続点並びに抵
抗素子Ｒ３−３及びＲ４−３の接続点は、マイクロコン
ピュータ６５に内蔵されたＡ／Ｄ変換器６６ｂに共通接
続されている。
ースに抵抗素子Ｒ１−１、Ｒ２−１、Ｒ１−２、Ｒ２−
２、Ｒ１−３及びＲ２−３が並列に接続されている。抵
抗素子１−１の他端はバイポーラトランジスタＴｒ１の
ベースに接続され、抵抗素子２−１の他端はバイポーラ
トランジスタＴｒ１のエミッタに接続されている。バイ
ポーラトランジスタＴｒ１のコレクタと接地との間に抵
抗素子Ｒ３−１及びＲ４−１が直列に接続されている。
同様に、抵抗素子１−２の他端はバイポーラトランジス
タＴｒ２のベースに接続され、抵抗素子２−２の他端は
バイポーラトランジスタＴｒ２のエミッタに接続されて
いる。バイポーラトランジスタＴｒ２のコレクタと接地
との間に抵抗素子Ｒ３−２及びＲ４−２が直列に接続さ
れている。更に、抵抗素子１−３の他端はバイポーラト
ランジスタＴｒ３のベースに接続され、抵抗素子２−３
の他端はバイポーラトランジスタＴｒ３のエミッタに接
続されている。バイポーラトランジスタＴｒ３のコレク
タと接地との間に抵抗素子Ｒ３−３及びＲ４−３が直列
に接続されている。抵抗素子Ｒ３−１及びＲ４−１の接
続点、抵抗素子Ｒ３−２及びＲ４−２の接続点並びに抵
抗素子Ｒ３−３及びＲ４−３の接続点は、マイクロコン
ピュータ６５に内蔵されたＡ／Ｄ変換器６６ｂに共通接
続されている。
【００４９】更に、電源電圧ＶＤＤが供給されるサーミ
スタＴＨ１乃至ＴＨ３が設けられている。サーミスタＴ
Ｈ１乃至ＴＨ３と接地との間には、夫々抵抗素子Ｒ５−
１乃至Ｒ５−３が接続されている。サーミスタＴＨ１及
び抵抗素子Ｒ５−１の接続点、サーミスタＴＨ２及び抵
抗素子Ｒ５−２の接続点並びにサーミスタＴＨ３及び抵
抗素子Ｒ５−３の接続点は、マイクロコンピュータ６５
に内蔵されたＡ／Ｄ変換器６６ｃに共通接続されてい
る。サーミスタＴＨ１乃至ＴＨ３は、夫々データＨＩＣ
６１乃至６３の近傍に配置されている。
スタＴＨ１乃至ＴＨ３が設けられている。サーミスタＴ
Ｈ１乃至ＴＨ３と接地との間には、夫々抵抗素子Ｒ５−
１乃至Ｒ５−３が接続されている。サーミスタＴＨ１及
び抵抗素子Ｒ５−１の接続点、サーミスタＴＨ２及び抵
抗素子Ｒ５−２の接続点並びにサーミスタＴＨ３及び抵
抗素子Ｒ５−３の接続点は、マイクロコンピュータ６５
に内蔵されたＡ／Ｄ変換器６６ｃに共通接続されてい
る。サーミスタＴＨ１乃至ＴＨ３は、夫々データＨＩＣ
６１乃至６３の近傍に配置されている。
【００５０】マイクロプログラム制御装置（ＭＣＵ）と
してのマイクロコンピュータ（保護信号出力回路）６５
は、Ａ／Ｄ変換器６６ａ乃至６６ｃから出力されたデジ
タル信号に基づいて、所定の温度又は電流値が予め設定
された値を超えたときにプロテクト検出信号（第１乃至
第４の保護信号）を制御回路６７に出力する。制御回路
６７には、表示データ制御部６８及びパネル駆動制御部
６９が設けられており、入力された映像信号に基づいて
表示データ制御部６８によりデータ信号ＤＡＴＡが作成
され、パネル駆動制御部６９によりクロック信号ＣＬＯ
ＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣ
Ｈが作成される。また、制御回路６７によって走査パル
スドライバ及び維持ドライバ（図示せず）等の制御も従
来と同様に行われる。
してのマイクロコンピュータ（保護信号出力回路）６５
は、Ａ／Ｄ変換器６６ａ乃至６６ｃから出力されたデジ
タル信号に基づいて、所定の温度又は電流値が予め設定
された値を超えたときにプロテクト検出信号（第１乃至
第４の保護信号）を制御回路６７に出力する。制御回路
６７には、表示データ制御部６８及びパネル駆動制御部
６９が設けられており、入力された映像信号に基づいて
表示データ制御部６８によりデータ信号ＤＡＴＡが作成
され、パネル駆動制御部６９によりクロック信号ＣＬＯ
ＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣ
Ｈが作成される。また、制御回路６７によって走査パル
スドライバ及び維持ドライバ（図示せず）等の制御も従
来と同様に行われる。
【００５１】次に、上述のように構成された本実施例の
動作について説明する。図４及び図５は本発明の実施例
に係るプラズマ表示装置の動作を示すフローチャートで
ある。なお、以下の動作の説明では、１フレームが８の
サブフィールドＳＦ１乃至ＳＦ８により構成され、２５
６階調の表示が可能なものとする。また、保護動作が行
われない場合には、プログレッシブ表示が行われるもの
とする。
動作について説明する。図４及び図５は本発明の実施例
に係るプラズマ表示装置の動作を示すフローチャートで
ある。なお、以下の動作の説明では、１フレームが８の
サブフィールドＳＦ１乃至ＳＦ８により構成され、２５
６階調の表示が可能なものとする。また、保護動作が行
われない場合には、プログレッシブ表示が行われるもの
とする。
【００５２】本実施例においては、映像信号が制御回路
６５に入力されると、データ信号ＤＡＴＡ、クロック信
号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号
ＬＡＴＣＨが制御回路６５から信号中継基板６４に出力
される。信号中継基板６４では、ブランク信号ＢＬＡＮ
Ｋのみがマイクロコンピュータ６５に入力され、その他
のデータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ及びラ
ッチ信号ＬＡＴＣＨは、単に中継されるのみで、そのま
まデータＨＩＣ６１乃至６３に出力される。
６５に入力されると、データ信号ＤＡＴＡ、クロック信
号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号
ＬＡＴＣＨが制御回路６５から信号中継基板６４に出力
される。信号中継基板６４では、ブランク信号ＢＬＡＮ
Ｋのみがマイクロコンピュータ６５に入力され、その他
のデータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ及びラ
ッチ信号ＬＡＴＣＨは、単に中継されるのみで、そのま
まデータＨＩＣ６１乃至６３に出力される。
【００５３】データＨＩＣ６１では、クロック信号ＣＬ
ＯＣＫに同期してデータ信号ＤＡＴＡがシフトレジスタ
ＳＲに取り込まれ、更にラッチ信号ＬＡＴＣＨがロウと
なっている間にラッチ回路ＬＥにラッチされる。そし
て、ラッチ信号ＬＡＴＣＨがハイとなったときにデータ
信号が論理積ゲートＡＮＤ１乃至ＡＮＤｍに出力され、
ブランク信号ＢＬＡＮＫがハイであれば、インバータＩ
Ｖ１乃至ＩＶｍによって反転されてデータパルスＤ１乃
至Ｄｍとして各データ電極５２に出力される。
ＯＣＫに同期してデータ信号ＤＡＴＡがシフトレジスタ
ＳＲに取り込まれ、更にラッチ信号ＬＡＴＣＨがロウと
なっている間にラッチ回路ＬＥにラッチされる。そし
て、ラッチ信号ＬＡＴＣＨがハイとなったときにデータ
信号が論理積ゲートＡＮＤ１乃至ＡＮＤｍに出力され、
ブランク信号ＢＬＡＮＫがハイであれば、インバータＩ
Ｖ１乃至ＩＶｍによって反転されてデータパルスＤ１乃
至Ｄｍとして各データ電極５２に出力される。
【００５４】この結果、各インバータＩＶ１乃至ＩＶｍ
のＰチャネルＭＯＳトランジスタのソースに供給されて
いる電流が変動する。このような動作は、データＨＩＣ
６２及び６３においても同時に行われ、同様に、夫々の
ＰチャネルＭＯＳトランジスタのソースに供給されてい
る電流が変動する。
のＰチャネルＭＯＳトランジスタのソースに供給されて
いる電流が変動する。このような動作は、データＨＩＣ
６２及び６３においても同時に行われ、同様に、夫々の
ＰチャネルＭＯＳトランジスタのソースに供給されてい
る電流が変動する。
【００５５】信号中継基板６４では、サーミスタＴＨ１
乃至ＴＨ３によって検出された温度が電圧に変換され、
更にＡ／Ｄ変換器６６ｃによりデジタル信号に変換され
る。また、データＨＩＣ６１に供給される電流値は、抵
抗素子Ｒ１−１、Ｒ２−１、Ｒ３−１、Ｒ４−１及びＲ
５−１並びにバイポーラトランジスタＴｒ１により構成
される個別電力検出部７１により検出され、データＨＩ
Ｃ６２に供給される電流値は、抵抗素子Ｒ１−２、Ｒ２
−２、Ｒ３−２、Ｒ４−２及びＲ５−２並びにバイポー
ラトランジスタＴｒ２により構成される個別電力検出部
７２により検出され、データＨＩＣ６３に供給される電
流値は、抵抗素子Ｒ１−３、Ｒ２−３、Ｒ３−３、Ｒ４
−３及びＲ５−３並びにバイポーラトランジスタＴｒ３
により構成される個別電力検出部７３により検出され
る。そして、Ａ／Ｄ変換器６６ｂによりデジタル信号に
変換される。更に、データＨＩＣ６１、６２及び６３に
供給される電流値の総和が、抵抗素子Ｒ１−４、Ｒ２−
４、Ｒ３−４、Ｒ４−４及びＲ５−４並びにバイポーラ
トランジスタＴｒ４により構成される総合電力検出部７
４により検出される。
乃至ＴＨ３によって検出された温度が電圧に変換され、
更にＡ／Ｄ変換器６６ｃによりデジタル信号に変換され
る。また、データＨＩＣ６１に供給される電流値は、抵
抗素子Ｒ１−１、Ｒ２−１、Ｒ３−１、Ｒ４−１及びＲ
５−１並びにバイポーラトランジスタＴｒ１により構成
される個別電力検出部７１により検出され、データＨＩ
Ｃ６２に供給される電流値は、抵抗素子Ｒ１−２、Ｒ２
−２、Ｒ３−２、Ｒ４−２及びＲ５−２並びにバイポー
ラトランジスタＴｒ２により構成される個別電力検出部
７２により検出され、データＨＩＣ６３に供給される電
流値は、抵抗素子Ｒ１−３、Ｒ２−３、Ｒ３−３、Ｒ４
−３及びＲ５−３並びにバイポーラトランジスタＴｒ３
により構成される個別電力検出部７３により検出され
る。そして、Ａ／Ｄ変換器６６ｂによりデジタル信号に
変換される。更に、データＨＩＣ６１、６２及び６３に
供給される電流値の総和が、抵抗素子Ｒ１−４、Ｒ２−
４、Ｒ３−４、Ｒ４−４及びＲ５−４並びにバイポーラ
トランジスタＴｒ４により構成される総合電力検出部７
４により検出される。
【００５６】そして、マイクロコンピュータ６５は、ブ
ランク信号ＢＬＡＮＫの立ち上がりをトリガとして、ア
ドレス期間になったことを認識して、サーミスタＴＨ１
乃至ＴＨ３により検出された温度Ｔのうち少なくとも１
つが規定温度Ｔ０を超えているか否かを判定する（ステ
ップＳ１）。いずれの温度も規定温度Ｔ０を超えていな
ければ、所定時間を経過した後に、再度温度の判定を行
う。
ランク信号ＢＬＡＮＫの立ち上がりをトリガとして、ア
ドレス期間になったことを認識して、サーミスタＴＨ１
乃至ＴＨ３により検出された温度Ｔのうち少なくとも１
つが規定温度Ｔ０を超えているか否かを判定する（ステ
ップＳ１）。いずれの温度も規定温度Ｔ０を超えていな
ければ、所定時間を経過した後に、再度温度の判定を行
う。
【００５７】少なくとも１つが規定温度Ｔ０を超えてい
る場合には、個別電力検出部７１乃至７３により検出さ
れた電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を
超えているか否かを判定する（ステップＳ２）。この判
定では、例えば、１０μ秒間に流れた電流値を１０回検
出してそのうち６回以上で規定電流値Ｉ１を超えたか否
かを判別し、この検出から判別までの工程を１０工程繰
り返し、この１０工程のうち６工程以上連続して電流値
Ｉが規定電流値Ｉ１を超えていると判別された場合に、
個別電力検出部７１乃至７３により検出された電流値Ｉ
のうち少なくとも１つが規定電流値Ｉ１を超えていると
判定する。そして、いずれの電流値Ｉも規定電流値Ｉ１
を超えていなければ、所定時間を経過した後に、再度温
度の判定を行う。
る場合には、個別電力検出部７１乃至７３により検出さ
れた電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を
超えているか否かを判定する（ステップＳ２）。この判
定では、例えば、１０μ秒間に流れた電流値を１０回検
出してそのうち６回以上で規定電流値Ｉ１を超えたか否
かを判別し、この検出から判別までの工程を１０工程繰
り返し、この１０工程のうち６工程以上連続して電流値
Ｉが規定電流値Ｉ１を超えていると判別された場合に、
個別電力検出部７１乃至７３により検出された電流値Ｉ
のうち少なくとも１つが規定電流値Ｉ１を超えていると
判定する。そして、いずれの電流値Ｉも規定電流値Ｉ１
を超えていなければ、所定時間を経過した後に、再度温
度の判定を行う。
【００５８】少なくとも１つが規定電流値（第２の規定
電流値）Ｉ１を超えている場合には、マイクロコンピュ
ータ６５は、第１の保護動作を行うための指示をプロテ
クト検出信号（第２の保護信号）として制御回路６７に
出力する。制御回路６７は、このプロテクト検出信号を
入力すると、例えば最下位（ＬＳＢ：Least Significan
t Bit）のサブフィールドＳＦ１の削除を行う。即ち、
１フレームを７のサブフィールドＳＦ２乃至ＳＦ８によ
り構成し、階調を１２８に低下させる（ステップＳ
３）。次いで、マイクロコンピュータ６５は、個別電力
検出部７１乃至７３により検出された電流値Ｉのうち少
なくとも１つが規定電流値（第３の規定電流値）Ｉ２を
超えているか否かを判定する（ステップＳ４）。規定電
流値Ｉ２は、例えば規定電流値Ｉ１よりも大きく設定さ
れる。この判定も、例えば電流値Ｉのうち少なくとも１
つが規定電流値Ｉ１を超えているか否かの判定と同様の
方法により行うことができる。そして、いずれの電流値
Ｉも規定電流値Ｉ２を超えていなければ、第１の保護動
作により十分に電流が低減されたとして、再度規定電流
値Ｉ１を超えているか否かの判定を行う。
電流値）Ｉ１を超えている場合には、マイクロコンピュ
ータ６５は、第１の保護動作を行うための指示をプロテ
クト検出信号（第２の保護信号）として制御回路６７に
出力する。制御回路６７は、このプロテクト検出信号を
入力すると、例えば最下位（ＬＳＢ：Least Significan
t Bit）のサブフィールドＳＦ１の削除を行う。即ち、
１フレームを７のサブフィールドＳＦ２乃至ＳＦ８によ
り構成し、階調を１２８に低下させる（ステップＳ
３）。次いで、マイクロコンピュータ６５は、個別電力
検出部７１乃至７３により検出された電流値Ｉのうち少
なくとも１つが規定電流値（第３の規定電流値）Ｉ２を
超えているか否かを判定する（ステップＳ４）。規定電
流値Ｉ２は、例えば規定電流値Ｉ１よりも大きく設定さ
れる。この判定も、例えば電流値Ｉのうち少なくとも１
つが規定電流値Ｉ１を超えているか否かの判定と同様の
方法により行うことができる。そして、いずれの電流値
Ｉも規定電流値Ｉ２を超えていなければ、第１の保護動
作により十分に電流が低減されたとして、再度規定電流
値Ｉ１を超えているか否かの判定を行う。
【００５９】少なくとも１つが規定電流値Ｉ２を超えて
いる場合には、第１の保護動作では電流の低減が不十分
であるとして、マイクロコンピュータ６５は、第２の保
護動作を行うための指示をプロテクト検出信号（第３の
保護信号）として制御回路６７に出力する。制御回路６
７は、このプロテクト検出信号を入力すると、例えばサ
ブフィールドＳＦ１より１だけ上位のサブフィールドＳ
Ｆ２の削除を行う。即ち、１フレームを６のサブフィー
ルドＳＦ３乃至ＳＦ８により構成し、階調を６４に低下
させる（ステップＳ５）。次に、マイクロコンピュータ
６５は、個別電力検出部７１乃至７３により検出された
電流値Ｉのうち少なくとも１つが規定電流値（第４の規
定電流値）Ｉ３を超えているか否かを判定する（ステッ
プＳ６）。規定電流値Ｉ３は、例えば規定電流値Ｉ２よ
りも大きく設定される。この判定も、例えば電流値Ｉの
うち少なくとも１つが規定電流値Ｉ１を超えているか否
かの判定と同様の方法により行うことができる。そし
て、いずれの電流値Ｉも規定電流値Ｉ３を超えていなけ
れば、第２の保護動作により十分に電流が低減されたと
して、再度規定電流値Ｉ２を超えているか否かの判定を
行う。
いる場合には、第１の保護動作では電流の低減が不十分
であるとして、マイクロコンピュータ６５は、第２の保
護動作を行うための指示をプロテクト検出信号（第３の
保護信号）として制御回路６７に出力する。制御回路６
７は、このプロテクト検出信号を入力すると、例えばサ
ブフィールドＳＦ１より１だけ上位のサブフィールドＳ
Ｆ２の削除を行う。即ち、１フレームを６のサブフィー
ルドＳＦ３乃至ＳＦ８により構成し、階調を６４に低下
させる（ステップＳ５）。次に、マイクロコンピュータ
６５は、個別電力検出部７１乃至７３により検出された
電流値Ｉのうち少なくとも１つが規定電流値（第４の規
定電流値）Ｉ３を超えているか否かを判定する（ステッ
プＳ６）。規定電流値Ｉ３は、例えば規定電流値Ｉ２よ
りも大きく設定される。この判定も、例えば電流値Ｉの
うち少なくとも１つが規定電流値Ｉ１を超えているか否
かの判定と同様の方法により行うことができる。そし
て、いずれの電流値Ｉも規定電流値Ｉ３を超えていなけ
れば、第２の保護動作により十分に電流が低減されたと
して、再度規定電流値Ｉ２を超えているか否かの判定を
行う。
【００６０】少なくとも１つが規定電流値Ｉ３を超えて
いる場合には、第２の保護動作では電流の低減が不十分
であるとして、マイクロコンピュータ６５は、第２の保
護動作を行うための指示をプロテクト検出信号（第４の
保護信号）として制御回路６７に出力する。制御回路６
７は、このプロテクト検出信号を入力すると、例えばプ
ログレッシブ表示を隣接する２表示行を同時に駆動する
インタレース表示に切り替える。即ち、データ信号ＤＡ
ＴＡをラッチするタイミングを２ビットずつとし、更に
奇数番目のフィールドと偶数番目のフィールドとの間で
データ信号ＤＡＴＡをラッチするタイミングを１ビット
ずらす（ステップＳ７）。
いる場合には、第２の保護動作では電流の低減が不十分
であるとして、マイクロコンピュータ６５は、第２の保
護動作を行うための指示をプロテクト検出信号（第４の
保護信号）として制御回路６７に出力する。制御回路６
７は、このプロテクト検出信号を入力すると、例えばプ
ログレッシブ表示を隣接する２表示行を同時に駆動する
インタレース表示に切り替える。即ち、データ信号ＤＡ
ＴＡをラッチするタイミングを２ビットずつとし、更に
奇数番目のフィールドと偶数番目のフィールドとの間で
データ信号ＤＡＴＡをラッチするタイミングを１ビット
ずらす（ステップＳ７）。
【００６１】また、これらのステップＳ１乃至Ｓ７とは
別のルーチンで、マイクロコンピュータ６５は、図５に
示すように、例えば１サブフィールド以上１フレーム以
下の時間毎に総合電力検出部７４により検出された電流
Ｉｔが規定電流値（第１の規定電流値）Ｉ４を超えてい
るか否かの判定を行う（ステップＳ１１）。
別のルーチンで、マイクロコンピュータ６５は、図５に
示すように、例えば１サブフィールド以上１フレーム以
下の時間毎に総合電力検出部７４により検出された電流
Ｉｔが規定電流値（第１の規定電流値）Ｉ４を超えてい
るか否かの判定を行う（ステップＳ１１）。
【００６２】電流Ｉｔが規定電流値Ｉ４を超えている場
合には、マイクロコンピュータ６５は、第４の保護動作
を行うための指示をプロテクト検出信号（第１の保護信
号）として制御回路６７に出力する。制御回路６７は、
このプロテクト検出信号を入力すると、例えば、第３の
保護動作と同様に、プログレッシブ表示を隣接する２表
示行を同時に駆動するインタレース表示に切り替える
（ステップＳ１２）。
合には、マイクロコンピュータ６５は、第４の保護動作
を行うための指示をプロテクト検出信号（第１の保護信
号）として制御回路６７に出力する。制御回路６７は、
このプロテクト検出信号を入力すると、例えば、第３の
保護動作と同様に、プログレッシブ表示を隣接する２表
示行を同時に駆動するインタレース表示に切り替える
（ステップＳ１２）。
【００６３】規定電流値Ｉ１乃至Ｉ４の値については、
最も電力消費が大きくなる１ドット千鳥の表示を行う際
に１個の信号中継基板に流れる電流の総和を１００とす
ると、通常のテレビジョン放送での動画表示で３個のデ
ータＨＩＣに供給される個別の電流は大きくても２０乃
至３０程度であるので、例えば、規定電流値Ｉ１を１
６、規定電流値Ｉ２を１８、規定電流値Ｉ３を２０、規
定電流値Ｉ４を５０とすることができるが、本発明はこ
れらに限定されるものではない。
最も電力消費が大きくなる１ドット千鳥の表示を行う際
に１個の信号中継基板に流れる電流の総和を１００とす
ると、通常のテレビジョン放送での動画表示で３個のデ
ータＨＩＣに供給される個別の電流は大きくても２０乃
至３０程度であるので、例えば、規定電流値Ｉ１を１
６、規定電流値Ｉ２を１８、規定電流値Ｉ３を２０、規
定電流値Ｉ４を５０とすることができるが、本発明はこ
れらに限定されるものではない。
【００６４】このような本実施例によれば、先ず、温度
の比較及び３段階の個別電流値の比較が行われるので、
各データＨＩＣ６１乃至６３に対して過剰な保護を回避
しながら適切な保護を行うことができる。また、常に１
個の信号中継基板６４に接続された３個のデータＨＩＣ
６１乃至６３に供給される電流の総和Ｉｔが規定電流値
Ｉ４と比較され、電流の総和Ｉｔが規定電流値Ｉ４を超
えた場合には、第１乃至第３の保護動作のうちで最も電
流削減に効果がある第３の保護動作と同じ第４の保護動
作が行われるので、速やかに電源にかかる負荷を低減す
ることができる。
の比較及び３段階の個別電流値の比較が行われるので、
各データＨＩＣ６１乃至６３に対して過剰な保護を回避
しながら適切な保護を行うことができる。また、常に１
個の信号中継基板６４に接続された３個のデータＨＩＣ
６１乃至６３に供給される電流の総和Ｉｔが規定電流値
Ｉ４と比較され、電流の総和Ｉｔが規定電流値Ｉ４を超
えた場合には、第１乃至第３の保護動作のうちで最も電
流削減に効果がある第３の保護動作と同じ第４の保護動
作が行われるので、速やかに電源にかかる負荷を低減す
ることができる。
【００６５】なお、前述の実施例においては、１個のＰ
ＤＰ１に対して１個の信号中継基板６４及び３個のデー
タＨＩＣ６１乃至６３が設けられているが、２個以上の
信号中継基板が設けられていてもよく、また、２又は４
個以上のデータＨＩＣが設けられていてもよい。また、
２個以上の信号中継基板が設けられている場合に、各信
号中継基板に接続されるデータＨＩＣの数は信号中継基
板毎に同一である必要はなく、例えば、一の信号中継基
板には３個のデータＨＩＣが接続され、他の一の信号中
継基板に４個のデータＨＩＣが接続されていてもよい。
ＤＰ１に対して１個の信号中継基板６４及び３個のデー
タＨＩＣ６１乃至６３が設けられているが、２個以上の
信号中継基板が設けられていてもよく、また、２又は４
個以上のデータＨＩＣが設けられていてもよい。また、
２個以上の信号中継基板が設けられている場合に、各信
号中継基板に接続されるデータＨＩＣの数は信号中継基
板毎に同一である必要はなく、例えば、一の信号中継基
板には３個のデータＨＩＣが接続され、他の一の信号中
継基板に４個のデータＨＩＣが接続されていてもよい。
【００６６】また、個別の電流又はその総和が各規定電
流値を超えているか否かを判定する方法は、上述の方法
に限定されるものではなく、検出時間及び／又は検出回
数が異なっていてもよい。
流値を超えているか否かを判定する方法は、上述の方法
に限定されるものではなく、検出時間及び／又は検出回
数が異なっていてもよい。
【００６７】更に、各保護動作についても、上述の実施
例におけるものに限定されるものではない。例えば、下
位のサブフィールド全体を削除するのではなく、サブフ
ィールドを残したまま、そのサブフィールドでのアドレ
ス期間においてデータパルスの印加を停止させるように
してもよい。但し、サブフィールドの削除数が大きくな
りすぎると、階調数の低下に伴う画質の劣化の虞があ
り、また、インタレース表示に切り替えた場合には、フ
リッカの発生の虞があるため、これらの点に注意するこ
とが必要である。
例におけるものに限定されるものではない。例えば、下
位のサブフィールド全体を削除するのではなく、サブフ
ィールドを残したまま、そのサブフィールドでのアドレ
ス期間においてデータパルスの印加を停止させるように
してもよい。但し、サブフィールドの削除数が大きくな
りすぎると、階調数の低下に伴う画質の劣化の虞があ
り、また、インタレース表示に切り替えた場合には、フ
リッカの発生の虞があるため、これらの点に注意するこ
とが必要である。
【００６８】次に、１フレームを１１フィールドで構成
した場合における消費電力の低減の効果についてシミュ
レーションに基づいて説明する。図６は９段階の保護動
作を示す図である。図６において、「Ｐ」はプログレッ
シブ表示が行われることを示し、「Ｉ」はインタレース
表示が行われることを示し、「Ｃ」はコーディングの変
更としてそのサブフィールド内でデータパルスの印加の
削除が行われることを示す。また、比率とは、１フレー
ム中でそのサブフィールドが占める割合を示す。但し、
実映像の比率は映像に応じて随時変化するものである
が、平均的なものを想定して設定したものである。この
シミュレーションでは、温度が規定温度を超えたときに
保護動作０から保護動作１に移行し、その後、一定時間
おきに下位のサブフィールドからインタレース表示に切
り替えることとし、更に、下位の３つのサブフィールド
をインタレース表示に切り替えた後には、データパルス
の印加の削除を行うこととしている。
した場合における消費電力の低減の効果についてシミュ
レーションに基づいて説明する。図６は９段階の保護動
作を示す図である。図６において、「Ｐ」はプログレッ
シブ表示が行われることを示し、「Ｉ」はインタレース
表示が行われることを示し、「Ｃ」はコーディングの変
更としてそのサブフィールド内でデータパルスの印加の
削除が行われることを示す。また、比率とは、１フレー
ム中でそのサブフィールドが占める割合を示す。但し、
実映像の比率は映像に応じて随時変化するものである
が、平均的なものを想定して設定したものである。この
シミュレーションでは、温度が規定温度を超えたときに
保護動作０から保護動作１に移行し、その後、一定時間
おきに下位のサブフィールドからインタレース表示に切
り替えることとし、更に、下位の３つのサブフィールド
をインタレース表示に切り替えた後には、データパルス
の印加の削除を行うこととしている。
【００６９】図７は９段階の保護動作による消費電力の
低減率を示すグラフ図である。図７において、実線は実
映像における低減率を示し、破線は１ドット千鳥におけ
る低減率を示す。上述のような９段階の保護動作が行わ
れた場合、実映像の方がより消費電力が低減されてい
る。これは、図６に示すように、実映像の方が下位のサ
ブフィールドの比率が高く、これらが削減されることに
よる消費電力の低減が大きく影響するからである。但
し、実映像によっては、１ドット千鳥の表示の方が消費
電力の低減の効果が大きくなる場合がある。
低減率を示すグラフ図である。図７において、実線は実
映像における低減率を示し、破線は１ドット千鳥におけ
る低減率を示す。上述のような９段階の保護動作が行わ
れた場合、実映像の方がより消費電力が低減されてい
る。これは、図６に示すように、実映像の方が下位のサ
ブフィールドの比率が高く、これらが削減されることに
よる消費電力の低減が大きく影響するからである。但
し、実映像によっては、１ドット千鳥の表示の方が消費
電力の低減の効果が大きくなる場合がある。
【００７０】なお、本発明に係るプラズマ表示装置は、
例えばテレビ受像機及びコンピュータのモニタ等の表示
装置として使用することができる。図８に本発明を適用
したプラズマディスプレイ（ＰＤＰマルチメディアモニ
タ）の構成の一例を示す。図８において、図１０に示す
従来のプラズマディスプレイと同一の構成要素には、同
一の符号を付してその詳細な説明は省略する。このプラ
ズマ表示装置では、ＰＤＰ１及びその駆動回路の前段に
アナログ・インターフェイス回路９１と、デジタル信号
処理回路９２とが設けられている。また、交流１００Ｖ
から装置各部に直流電圧を供給する電源回路９３が設け
られている。アナログ・インターフェイス回路９１は、
Ｙ／Ｃ分離回路及びクロマ・デコーダ９４と、アナログ
・デジタル変換器（ＡＤＣ）９５と、画像フォーマット
変換回路９６と、逆ガンマ変換回路９７と、同期信号制
御回路９８とから構成されている。
例えばテレビ受像機及びコンピュータのモニタ等の表示
装置として使用することができる。図８に本発明を適用
したプラズマディスプレイ（ＰＤＰマルチメディアモニ
タ）の構成の一例を示す。図８において、図１０に示す
従来のプラズマディスプレイと同一の構成要素には、同
一の符号を付してその詳細な説明は省略する。このプラ
ズマ表示装置では、ＰＤＰ１及びその駆動回路の前段に
アナログ・インターフェイス回路９１と、デジタル信号
処理回路９２とが設けられている。また、交流１００Ｖ
から装置各部に直流電圧を供給する電源回路９３が設け
られている。アナログ・インターフェイス回路９１は、
Ｙ／Ｃ分離回路及びクロマ・デコーダ９４と、アナログ
・デジタル変換器（ＡＤＣ）９５と、画像フォーマット
変換回路９６と、逆ガンマ変換回路９７と、同期信号制
御回路９８とから構成されている。
【００７１】Ｙ／Ｃ分離回路及びクロマ・デコーダ９４
は、この表示装置がテレビ受像機の表示部として用いら
れる場合に、アナログの映像信号ＡＶを赤色（Ｒ）、緑
色（Ｇ）及び青色（Ｂ）の各輝度信号に分解する回路で
ある。ＡＤＣ９５は、この表示装置がコンピュータ等の
モニタとして用いられる場合に、アナログのＲＧＢ信号
ＡＲＧＢをデジタルのＲＧＢ信号に変換し、この表示装
置がテレビ受像機の表示部として用いられる場合に、Ｙ
／Ｃ分離回路及びクロマ・デコーダ９４から供給される
Ｒ、Ｇ、Ｂ各色の輝度信号をデジタルのＲ、Ｇ、Ｂ各色
の輝度信号に変換する回路である。画像フォーマット変
換回路９６は、ＰＤＰ１の画素構成とＡＤＣ９５から供
給されるデジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構
成とが相違している場合に、デジタルのＲ、Ｇ、Ｂ各色
の輝度信号の画素構成をＰＤＰ１の画素構成に適合する
ように変換する回路である。逆ガンマ変換回路９７は、
ＣＲＴディスプレイのガンマ特性に適合するようにガン
マ補正されているデジタルのＲＧＢ信号又は画像フォー
マット変換回路９６からのデジタルのＲ、Ｇ、Ｂ各色の
輝度信号の特性をＰＤＰ１の線形なガンマ特性に適合す
るように逆ガンマ補正する回路である。同期信号制御回
路９８は、アナログの映像信号ＡＶとともに供給される
水平同期信号に基づいて、ＡＤＣ９５のサンプリングク
ロック信号及びデータクロック信号を生成する回路であ
る。
は、この表示装置がテレビ受像機の表示部として用いら
れる場合に、アナログの映像信号ＡＶを赤色（Ｒ）、緑
色（Ｇ）及び青色（Ｂ）の各輝度信号に分解する回路で
ある。ＡＤＣ９５は、この表示装置がコンピュータ等の
モニタとして用いられる場合に、アナログのＲＧＢ信号
ＡＲＧＢをデジタルのＲＧＢ信号に変換し、この表示装
置がテレビ受像機の表示部として用いられる場合に、Ｙ
／Ｃ分離回路及びクロマ・デコーダ９４から供給される
Ｒ、Ｇ、Ｂ各色の輝度信号をデジタルのＲ、Ｇ、Ｂ各色
の輝度信号に変換する回路である。画像フォーマット変
換回路９６は、ＰＤＰ１の画素構成とＡＤＣ９５から供
給されるデジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構
成とが相違している場合に、デジタルのＲ、Ｇ、Ｂ各色
の輝度信号の画素構成をＰＤＰ１の画素構成に適合する
ように変換する回路である。逆ガンマ変換回路９７は、
ＣＲＴディスプレイのガンマ特性に適合するようにガン
マ補正されているデジタルのＲＧＢ信号又は画像フォー
マット変換回路９６からのデジタルのＲ、Ｇ、Ｂ各色の
輝度信号の特性をＰＤＰ１の線形なガンマ特性に適合す
るように逆ガンマ補正する回路である。同期信号制御回
路９８は、アナログの映像信号ＡＶとともに供給される
水平同期信号に基づいて、ＡＤＣ９５のサンプリングク
ロック信号及びデータクロック信号を生成する回路であ
る。
【００７２】なお、図１０に示す従来のプラズマディス
プレイでは、論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持
電圧Ｖｓが駆動用電源２１により生成されると共に、プ
ライミング電圧Ｖｐ等が維持電圧Ｖｓに基づいて駆動用
電源２１により生成されている。一方、図８に示すプラ
ズマ表示装置では、電源回路９３が交流１００Ｖから論
理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓを生成
し、駆動用電源２１は、電源回路９３から供給される維
持電圧Ｖｓに基づいて、プライミング電圧Ｖｐ等を生成
する構成を採用している。また、ＰＤＰ１、コントロー
ラ２２、信号中継基板６４、駆動用電源２１、スキャン
ドライバ２３、走査パルスドライバ２４、維持ドライバ
２５、データドライバ２６及びデジタル信号処理回路９
２がモジュール化されており、図１における制御回路６
７はコントローラ２２に内蔵され、データＨＩＣ６１乃
至６３がデータドライバ２６に相当し、信号中継基板６
４がコントローラ２２とデータドライバ２６との間に設
けられている。
プレイでは、論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持
電圧Ｖｓが駆動用電源２１により生成されると共に、プ
ライミング電圧Ｖｐ等が維持電圧Ｖｓに基づいて駆動用
電源２１により生成されている。一方、図８に示すプラ
ズマ表示装置では、電源回路９３が交流１００Ｖから論
理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓを生成
し、駆動用電源２１は、電源回路９３から供給される維
持電圧Ｖｓに基づいて、プライミング電圧Ｖｐ等を生成
する構成を採用している。また、ＰＤＰ１、コントロー
ラ２２、信号中継基板６４、駆動用電源２１、スキャン
ドライバ２３、走査パルスドライバ２４、維持ドライバ
２５、データドライバ２６及びデジタル信号処理回路９
２がモジュール化されており、図１における制御回路６
７はコントローラ２２に内蔵され、データＨＩＣ６１乃
至６３がデータドライバ２６に相当し、信号中継基板６
４がコントローラ２２とデータドライバ２６との間に設
けられている。
【００７３】
【発明の効果】以上詳述したように、請求項１又は７に
係る発明によれば、過剰な保護を回避しつつ、消費電流
が高くなるサブフィールドが存在しても適切に電源を保
護することができる。また、請求項３又は９に係る発明
によれば、個々のデータドライバにおける損失を適切に
低減することができる。更に、個々のデータドライバに
おける電流の検出を温度検出の後に行うようにすれば、
過剰な保護をより確実に回避することができる。
係る発明によれば、過剰な保護を回避しつつ、消費電流
が高くなるサブフィールドが存在しても適切に電源を保
護することができる。また、請求項３又は９に係る発明
によれば、個々のデータドライバにおける損失を適切に
低減することができる。更に、個々のデータドライバに
おける電流の検出を温度検出の後に行うようにすれば、
過剰な保護をより確実に回避することができる。
【図１】本発明の実施例に係るプラズマ表示装置の構造
を示すブロック図である。
を示すブロック図である。
【図２】データＨＩＣ６１の構造を示すブロック図であ
る。
る。
【図３】信号中継基板６４の構造を示す回路図である。
【図４】本発明の実施例に係るプラズマ表示装置の動作
を示すフローチャートである。
を示すフローチャートである。
【図５】同じく、本発明の実施例に係るプラズマ表示装
置の動作を示すフローチャートである。
置の動作を示すフローチャートである。
【図６】９段階の保護動作を示す図である。
【図７】９段階の保護動作による消費電力の低減率を示
すグラフ図である。
すグラフ図である。
【図８】本発明を適用した表示装置の構成の一例を示す
ブロック図である。
ブロック図である。
【図９】ＡＣ型プラズマディスプレイの一つの表示セル
構成を例示する斜視図である。
構成を例示する斜視図である。
【図１０】従来のＡＣ型プラズマディスプレイを示すブ
ロック図である。
ロック図である。
【図１１】スキャンドライバ２３及び走査パルスドライ
バ２４の構造を示す回路図である。
バ２４の構造を示す回路図である。
【図１２】維持ドライバ２５の構造を示す回路図であ
る。
る。
【図１３】データドライバ２６の構造を示す回路図であ
る。
る。
【図１４】従来のプラズマディスプレイの書込選択型駆
動動作を示すタイミングチャートである。
動動作を示すタイミングチャートである。
【図１５】特開平１１−３８９３０号公報に開示された
表示装置を示すブロック図である。
表示装置を示すブロック図である。
５１；ＰＤＰ ５２；データ電極 ５３；走査電極 ５４；共通電極 ６１、６２、６３；データＨＩＣ ６４；信号中継基板 ６５；マイクロコンピュータ ６６ａ、６６ｂ、６６ｃ；Ａ／Ｄ変換器 ６７；制御回路 ６８；表示データ制御部 ６９；パネル駆動制御部 ７１、７２、７３；個別電力検出部 ７４；総合電力検出部 ＴＨ１、ＴＨ２、ＴＨ３、ＴＨ４；サーミスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 修士 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 白澤 裕 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 東海林 孝年 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5C058 AA11 BA01 BA30 BB03 BB25 5C080 AA05 BB05 DD19 EE29 FF12 HH02 HH04 JJ02 JJ03 JJ04 JJ05 JJ06 JJ07
Claims (13)
- 【請求項１】 対向して配置された第１及び第２の基
板、前記第１の基板における前記第２の基板との対向面
側に互いに交互に設けられ第１の方向に延びる複数本の
走査電極及び共通電極、並びに前記第２の基板における
前記第１の基板との対向面側に設けられ前記第１の方向
に直交する第２の方向に延びる複数本のデータ電極が設
けられたプラズマディスプレイパネルと、前記データ電
極にデータパルスを印加する複数個のデータドライバ
と、映像信号に基づいて前記データドライバの動作を制
御する制御回路と、１サブフィールド以上１フレーム未
満の時間内に前記複数個のデータドライバからデータ電
極に供給される電流の総和が予め設定された第１の規定
電流値を超えたときに前記制御回路に対し前記データド
ライバの動作を抑制させる第１の保護信号を出力する保
護信号出力回路と、を有することを特徴とするプラズマ
表示装置。 - 【請求項２】 前記保護信号出力回路は、前記複数個の
データドライバのうち少なくとも一のデータドライバか
らデータ電極に供給される電流が予め設定された第２の
規定電流値を超えているか否かを判定し前記一のデータ
ドライバに供給される電流が前記第２の規定電流値を超
えている場合に前記制御回路に対し前記ドライバの動作
を抑制させる第２の保護信号を出力することを特徴とす
る請求項１に記載のプラズマ表示装置。 - 【請求項３】 対向して配置された第１及び第２の基
板、前記第１の基板における前記第２の基板との対向面
側に互いに交互に設けられ第１の方向に延びる複数本の
走査電極及び共通電極、並びに前記第２の基板における
前記第１の基板との対向面側に設けられ前記第１の方向
に直交する第２の方向に延びる複数本のデータ電極が設
けられたプラズマディスプレイパネルと、前記データ電
極にデータパルスを印加する複数個のデータドライバ
と、映像信号に基づいて前記データドライバの動作を制
御する制御回路と、前記複数個のデータドライバのうち
少なくとも一のデータドライバからデータ電極に供給さ
れる電流が予め設定された第２の規定電流値を超えてい
るか否かを判定し前記一のデータドライバに供給される
電流が前記第２の規定電流値を超えている場合に前記制
御回路に対し前記ドライバの動作を抑制させる第２の保
護信号を出力する保護信号出力回路と、を有することを
特徴とするプラズマ表示装置。 - 【請求項４】 前記保護信号出力回路は、前記判定を前
記データドライバ周辺の温度が予め設定された規定温度
を超えたときに開始することを特徴とする請求項２又は
３に記載のプラズマ表示装置。 - 【請求項５】 前記制御回路は、前記第１又は第２の保
護信号の入力をトリガとして、１フレームを構成する複
数のサブフィールドのうち最下位から順次サブフィール
ドを削除することを特徴とする請求項１乃至４のいずれ
か１項に記載のプラズマ表示装置。 - 【請求項６】 前記制御回路は、前記第１又は第２の保
護信号の入力をトリガとして、隣接する２本の走査電極
に対し前記データドライバに互いに同一のデータパルス
を印加させることを特徴とする請求項１乃至５のいずれ
か１項に記載のプラズマ表示装置。 - 【請求項７】 前記保護信号出力回路は、マイクロコン
ピュータにより構成されていることを特徴とする請求項
１乃至６のいずれか１項に記載のプラズマ表示装置。 - 【請求項８】 対向して配置された第１及び第２の基
板、前記第１の基板における前記第２の基板との対向面
側に互いに交互に設けられ第１の方向に延びる複数本の
走査電極及び共通電極、並びに前記第２の基板における
前記第１の基板との対向面側に設けられ前記第１の方向
に直交する第２の方向に延びる複数本のデータ電極が設
けられたプラズマ表示装置に映像信号に応じた表示を行
わせるプラズマ表示装置の駆動方法において、１サブフ
ィールド以上１フレーム未満の時間内に前記複数個のデ
ータドライバからデータ電極に供給される電流の総和が
予め設定された第１の規定電流値を超えたときに前記デ
ータドライバの動作を抑制させる工程を有することを特
徴とするプラズマ表示装置の駆動方法。 - 【請求項９】 前記複数個のデータドライバのうち少な
くとも一のデータドライバからデータ電極に供給される
電流が予め設定された第２の規定電流値を超えているか
否かを判定する工程と、前記一のデータドライバに供給
される電流が前記第２の規定電流値を超えている場合に
前記ドライバの動作を抑制させる工程と、を有すること
を特徴とする請求項８に記載のプラズマ表示装置の駆動
方法。 - 【請求項１０】 対向して配置された第１及び第２の基
板、前記第１の基板における前記第２の基板との対向面
側に互いに交互に設けられ第１の方向に延びる複数本の
走査電極及び共通電極、並びに前記第２の基板における
前記第１の基板との対向面側に設けられ前記第１の方向
に直交する第２の方向に延びる複数本のデータ電極が設
けられたプラズマ表示装置に映像信号に応じた表示を行
わせるプラズマ表示装置の駆動方法において、前記複数
個のデータドライバのうち少なくとも一のデータドライ
バからデータ電極に供給される電流が予め設定された第
２の規定電流値を超えているか否かを判定する工程と、
前記一のデータドライバに供給される電流が前記第２の
規定電流値を超えている場合に前記ドライバの動作を抑
制させる工程と、を有することを特徴とするプラズマ表
示装置の駆動方法。 - 【請求項１１】 前記判定を前記データドライバ周辺の
温度が予め設定された規定温度を超えたときに開始する
ことを特徴とする請求項９又は１０に記載のプラズマ表
示装置の駆動方法。 - 【請求項１２】 前記ドライバの動作を抑制させる工程
は、１フレームを構成する複数のサブフィールドのうち
最下位から順次サブフィールドを削除する工程を有する
ことを特徴とする請求項８乃至１１のいずれか１項に記
載のプラズマ表示装置の駆動方法。 - 【請求項１３】 前記ドライバの動作を抑制させる工程
は、隣接する２本の走査電極に対し互いに同一のデータ
パルスを印加する工程を有することを特徴とする請求項
８乃至１２のいずれか１項に記載のプラズマ表示装置の
駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052758A JP4667619B2 (ja) | 2001-02-27 | 2001-02-27 | プラズマ表示装置及びその駆動方法 |
| US10/054,863 US7088312B2 (en) | 2001-02-27 | 2002-01-25 | Plasma display and driving method of the same |
| KR1020020010228A KR100595943B1 (ko) | 2001-02-27 | 2002-02-26 | 플라즈마 디스플레이 및 구동방법 |
| KR10-2005-0049186A KR100516344B1 (ko) | 2001-02-27 | 2005-06-09 | 플라즈마 디스플레이 구동방법 |
| KR1020050049185A KR100595344B1 (ko) | 2001-02-27 | 2005-06-09 | 플라즈마 디스플레이 및 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052758A JP4667619B2 (ja) | 2001-02-27 | 2001-02-27 | プラズマ表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258793A true JP2002258793A (ja) | 2002-09-11 |
| JP4667619B2 JP4667619B2 (ja) | 2011-04-13 |
Family
ID=18913342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052758A Expired - Fee Related JP4667619B2 (ja) | 2001-02-27 | 2001-02-27 | プラズマ表示装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7088312B2 (ja) |
| JP (1) | JP4667619B2 (ja) |
| KR (3) | KR100595943B1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004095407A1 (ja) * | 2003-04-22 | 2004-11-04 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置およびパワーモジュール |
| JP2005234372A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
| JP2006308734A (ja) * | 2005-04-27 | 2006-11-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100648707B1 (ko) | 2005-10-11 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 이에 사용되는 전원 공급 장치 |
| CN100373428C (zh) * | 2002-09-12 | 2008-03-05 | Lg电子株式会社 | 驱动等离子显示板的方法和设备 |
| WO2008087892A1 (ja) * | 2007-01-15 | 2008-07-24 | Panasonic Corporation | プラズマディスプレイ装置 |
| JP2008256775A (ja) * | 2007-04-02 | 2008-10-23 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008268548A (ja) * | 2007-04-20 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| WO2009096186A1 (ja) * | 2008-01-31 | 2009-08-06 | Panasonic Corporation | プラズマディスプレイ装置 |
| WO2011058749A1 (ja) * | 2009-11-12 | 2011-05-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| WO2011089887A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| WO2012098902A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
| WO2012098903A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280573A (ja) * | 2002-03-20 | 2003-10-02 | Nec Corp | ディジタル回路の誤信号供給抑止方法及びその回路並びにプラズマディスプレイの誤表示防止方法及びその回路 |
| US7153176B2 (en) * | 2003-05-19 | 2006-12-26 | Pioneer Corporation | Method for manufacturing plasma display panel using patterned mask to form ribs |
| US20080055288A1 (en) * | 2004-08-05 | 2008-03-06 | Fujitsu Hitachi Plasma Display Limited | Flat Display Apparatus and Driving Method for the Same |
| KR100599654B1 (ko) * | 2004-09-22 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100586997B1 (ko) * | 2004-10-07 | 2006-06-08 | 삼성전자주식회사 | 디스플레이 패널의 구동장치 및 그 구동장치의 제어방법 |
| KR20060084101A (ko) * | 2005-01-17 | 2006-07-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| JP5084111B2 (ja) * | 2005-03-31 | 2012-11-28 | 三洋電機株式会社 | 表示装置及び表示装置の駆動方法 |
| KR100701957B1 (ko) * | 2005-04-15 | 2007-03-30 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100829019B1 (ko) * | 2005-11-07 | 2008-05-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| US20070103412A1 (en) * | 2005-11-09 | 2007-05-10 | Pao-Yun Tang | Liquid crystal display having a voltage divider with a thermistor |
| US20070176855A1 (en) * | 2006-01-31 | 2007-08-02 | International Rectifier Corporation | Diagnostic/protective high voltage gate driver ic (hvic) for pdp |
| EP1821276A1 (en) * | 2006-02-21 | 2007-08-22 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for avoiding overheating of drivers of a plasma display panel |
| JP4238913B2 (ja) * | 2006-12-19 | 2009-03-18 | ソニー株式会社 | 表示装置の温度制御方法及び表示装置 |
| JP4428381B2 (ja) * | 2006-12-19 | 2010-03-10 | ソニー株式会社 | 表示装置及び電子機器 |
| KR100823490B1 (ko) * | 2007-01-19 | 2008-04-21 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| US8138994B2 (en) * | 2007-05-25 | 2012-03-20 | Samsung Sdi Co., Ltd. | Plasma display and driving method thereof |
| CN104064154B (zh) * | 2014-05-26 | 2016-07-06 | 深圳市华星光电技术有限公司 | 液晶面板的电路结构及液晶面板的驱动方法 |
| KR102264655B1 (ko) | 2014-10-14 | 2021-06-15 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263007A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 平面型表示装置および該平面型表示装置の電流制御方法 |
| JP2000112432A (ja) * | 1998-09-30 | 2000-04-21 | Hitachi Ltd | プラズマディスプレイ装置およびその制御方法 |
| JP2000347620A (ja) * | 1999-06-09 | 2000-12-15 | Fujitsu Ltd | 表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129397A (en) * | 1979-03-29 | 1980-10-07 | Fujitsu Ltd | Plasma display unit |
| EP0604930B1 (en) * | 1992-12-25 | 1997-10-29 | Canon Kabushiki Kaisha | Liquid crystal display apparatus |
| US6522314B1 (en) * | 1993-11-19 | 2003-02-18 | Fujitsu Limited | Flat display panel having internal power supply circuit for reducing power consumption |
| JP2853537B2 (ja) | 1993-11-26 | 1999-02-03 | 富士通株式会社 | 平面表示装置 |
| US5956014A (en) * | 1994-10-19 | 1999-09-21 | Fujitsu Limited | Brightness control and power control of display device |
| KR100400390B1 (ko) | 1996-07-02 | 2003-12-24 | 엘지전자 주식회사 | 플라즈마표시장치의시스템보호회로 |
| JP3757345B2 (ja) | 1997-07-22 | 2006-03-22 | 株式会社日立プラズマパテントライセンシング | 平面表示装置の駆動回路 |
| JP3544855B2 (ja) * | 1998-03-26 | 2004-07-21 | 富士通株式会社 | 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体 |
| JP2000172222A (ja) * | 1998-12-03 | 2000-06-23 | Mitsubishi Electric Corp | 表示装置 |
| JP2000284743A (ja) * | 1999-03-30 | 2000-10-13 | Nec Corp | プラズマディスプレイパネル駆動装置 |
| KR100563406B1 (ko) * | 1999-06-30 | 2006-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 장치 |
-
2001
- 2001-02-27 JP JP2001052758A patent/JP4667619B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-25 US US10/054,863 patent/US7088312B2/en not_active Expired - Fee Related
- 2002-02-26 KR KR1020020010228A patent/KR100595943B1/ko not_active IP Right Cessation
-
2005
- 2005-06-09 KR KR1020050049185A patent/KR100595344B1/ko not_active IP Right Cessation
- 2005-06-09 KR KR10-2005-0049186A patent/KR100516344B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263007A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 平面型表示装置および該平面型表示装置の電流制御方法 |
| JP2000112432A (ja) * | 1998-09-30 | 2000-04-21 | Hitachi Ltd | プラズマディスプレイ装置およびその制御方法 |
| JP2000347620A (ja) * | 1999-06-09 | 2000-12-15 | Fujitsu Ltd | 表示装置 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373428C (zh) * | 2002-09-12 | 2008-03-05 | Lg电子株式会社 | 驱动等离子显示板的方法和设备 |
| WO2004095407A1 (ja) * | 2003-04-22 | 2004-11-04 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置およびパワーモジュール |
| JP2005234372A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
| JP2006308734A (ja) * | 2005-04-27 | 2006-11-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100648707B1 (ko) | 2005-10-11 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 이에 사용되는 전원 공급 장치 |
| US8138995B2 (en) | 2007-01-15 | 2012-03-20 | Panasonic Corporation | Plasma display device |
| WO2008087892A1 (ja) * | 2007-01-15 | 2008-07-24 | Panasonic Corporation | プラズマディスプレイ装置 |
| CN101548308B (zh) * | 2007-01-15 | 2012-11-07 | 松下电器产业株式会社 | 等离子显示装置 |
| JP5104756B2 (ja) * | 2007-01-15 | 2012-12-19 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP2008256775A (ja) * | 2007-04-02 | 2008-10-23 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008268548A (ja) * | 2007-04-20 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| WO2009096186A1 (ja) * | 2008-01-31 | 2009-08-06 | Panasonic Corporation | プラズマディスプレイ装置 |
| US8508555B2 (en) | 2008-01-31 | 2013-08-13 | Panasonic Corporation | Plasma display device |
| JPWO2009096186A1 (ja) * | 2008-01-31 | 2011-05-26 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP5152184B2 (ja) * | 2008-01-31 | 2013-02-27 | パナソニック株式会社 | プラズマディスプレイ装置 |
| KR101016167B1 (ko) | 2008-01-31 | 2011-02-17 | 파나소닉 주식회사 | 플라즈마 디스플레이 장치 |
| WO2011058749A1 (ja) * | 2009-11-12 | 2011-05-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JPWO2011089887A1 (ja) * | 2010-01-19 | 2013-05-23 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| WO2011089887A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| WO2012098903A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
| WO2012098902A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 画像表示装置および画像表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050065512A (ko) | 2005-06-29 |
| KR20050074364A (ko) | 2005-07-18 |
| US20020118312A1 (en) | 2002-08-29 |
| JP4667619B2 (ja) | 2011-04-13 |
| US7088312B2 (en) | 2006-08-08 |
| KR100595943B1 (ko) | 2006-07-03 |
| KR20020070127A (ko) | 2002-09-05 |
| KR100516344B1 (ko) | 2005-09-22 |
| KR100595344B1 (ko) | 2006-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516344B1 (ko) | 플라즈마 디스플레이 구동방법 | |
| EP0657861B1 (en) | Driving surface discharge plasma display panels | |
| US20020047584A1 (en) | Method for driving a plasma display panel | |
| US20100201680A1 (en) | Plasma display device and driving method thereof | |
| JP4655090B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP4754079B2 (ja) | プラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置 | |
| KR20040007114A (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| US7710372B2 (en) | PDP data driver, PDP driving method, plasma display device, and control method for the same | |
| US20050093470A1 (en) | Method and apparatus for driving plasma display panel | |
| JP4188898B2 (ja) | ディスプレイパネル駆動方法および装置 | |
| JP2002023694A (ja) | データ書き込み時の消費電力の低減が図られた多階調画像表示装置 | |
| JPH10319900A (ja) | プラズマディスプレイ装置の駆動方法 | |
| US7408532B2 (en) | Plasma display device and drive method for use in plasma display device | |
| JP2000206926A (ja) | プラズマディスプレ―パネルの駆動装置 | |
| US20080024477A1 (en) | Plasma display device | |
| JP2003295815A (ja) | 表示パネルの駆動装置 | |
| JP2000020022A (ja) | 表示装置およびその駆動方法 | |
| JP5026682B2 (ja) | Ｐｄｐデータドライバ及びこれを用いたプラズマ表示装置 | |
| KR100911005B1 (ko) | 외부 압력에 따라 휘도가 조정되는 방전 디스플레이 장치 | |
| KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2005070488A (ja) | Ａｃ型プラズマディスプレイ装置及びその駆動方法 | |
| JP2003029701A (ja) | プラズマディスプレイ装置 | |
| US20100118009A1 (en) | Plasma display panel display apparatus and method for driving the same | |
| KR20050038187A (ko) | 플라즈마 디스플레이 패널 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041019 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080130 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |