KR20050074364A - 플라즈마 디스플레이 및 구동방법 - Google Patents

플라즈마 디스플레이 및 구동방법 Download PDF

Info

Publication number
KR20050074364A
KR20050074364A KR1020050049185A KR20050049185A KR20050074364A KR 20050074364 A KR20050074364 A KR 20050074364A KR 1020050049185 A KR1020050049185 A KR 1020050049185A KR 20050049185 A KR20050049185 A KR 20050049185A KR 20050074364 A KR20050074364 A KR 20050074364A
Authority
KR
South Korea
Prior art keywords
data
signal
electrodes
current value
driver
Prior art date
Application number
KR1020050049185A
Other languages
English (en)
Other versions
KR100595344B1 (ko
Inventor
미쓰히로 이시즈카
에이치 우루시바타
타다시 나카무라
히로시 시라사와
다카토시 소지
Original Assignee
파이오니아 플라즈마 디스플레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 플라즈마 디스플레이 가부시키가이샤 filed Critical 파이오니아 플라즈마 디스플레이 가부시키가이샤
Publication of KR20050074364A publication Critical patent/KR20050074364A/ko
Application granted granted Critical
Publication of KR100595344B1 publication Critical patent/KR100595344B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이에는 플라즈마 디스플레이 패널, 데이터전극들에 데이터펄스를 인가하는 데이터 드라이버들, 영상신호에 기초하여 상기 데이터 드라이버들의 동작을 제어하는 제어회로, 및 보호신호출력회로가 제공된다. 보호신호출력회로는, 1 서브필드 이상 1 프레임 미만의 시간 내에 상기 데이터드라이버들로부터 데이터전극들로 공급되는 전류의 합이 미리 설정된 제1 규정전류치를 초과할 때, 보호신호를 제어회로로 출력한다. 보호신호는 데이터 드라이버들의 동작을 억제한다.

Description

플라즈마 디스플레이 및 구동방법{Plasma display and driving method of the same}
본 발명은 평면 텔레비전에 이용되는 플라즈마 디스플레이와 정보디스플레이 등 및 그의 구동방법에 관한 것이다. 특히, 본 발명은 내장된 회로의 보호를 위한 디스플레이 및 그의 구동방법에 관한 것이다.
플라즈마 디스플레이패널은 일반적으로 이하의 특성을 제공한다. 플라즈마 디스플레이패널은 얇은 구조를 가진다. 그것은 거의 깜박임을 일으키지 않는다. 그것은 높은 디스플레이 콘트래스트를 제공한다. 그것은 상대적으로 대화면으로 이용될 수도 있다. 그것은 높은 응답속도를 가진다. 그것은 자기발광형이며, 형광체를 이용하여 다채색의 발광을 제공한다. 따라서, 컴퓨터와 관련된 디스플레이의 분야 및 칼러영상의 분야 등에서 널리 이용되고 있다.
플라즈마 디스플레이는 전극들이 유전체에 의하여 피복되고 교류의 방전 상태 하에서 간접적으로 동작하는 AC형과 전극들이 방전공간에 노출되어 직류의 방전 상태 하에서 직접적으로 동작하는 DC형으로 분류된다. AC형 플라즈마 디스플레이는 구동법으로 디스플레이 셀의 메모리가 이용되는 메모리동작형과 메모리를 이용하지 않는 리프레쉬(refresh)형으로 분류된다. 플라즈마 디스플레이의 휘도는 방전횟수에 비례한다. 리프레쉬형은 디스플레이용량이 커짐에 따라 휘도가 감소하기 때문에 작은 디스플레이용량의 플라즈마 디스플레이에 주로 이용된다.
도 1은 AC형 플라즈마 디스플레이의 디스플레이 셀 구성을 예시하는 사시도이다.
디스플레이 셀에는 유리로 이루어진 두 개의 절연기판(101 및 102)이 제공된다. 절연기판(101)은 후면기판이며, 절연기판(102)은 전면기판이다.
투명한 주사전극(103)과 투명한 공통전극(104)은 절연기판(101)에 대향하는 절연기판(102) 측에 제공된다. 주사전극(103)과 공통전극(104)은 패널의 수평방향(횡방향)으로 연장된다. 또한, 트레이스전극(trace electrode; 105 및 106)들은 주사전극(103)과 공통전극(104)에 각각 중첩하도록 배열된다. 트레이스전극(105 및 106)은 예를 들면 금속으로 이루어지며, 각 전극과 외부 구동유닛 사이의 전기저항을 감소시키기 위하여 제공된다. 또한, 주사전극(103)과 공통전극(104)을 피복하는 유전층(112) 및 유전층(112)을 방전으로부터 보호하는 산화마그네슘 등으로 이루어진 보호층(114)이 제공된다.
주사전극(103)과 공통전극(104)에 수직한 데이터전극(107)이 절연기판(102)에 대향하는 절연기판(101) 측에 제공된다. 따라서, 데이터전극(107)은 패널의 수직한 방향(종방향)으로 연장된다. 또한, 수평방향으로 디스플레이 셀을 분리하는 격벽(109)이 제공된다. 또한, 데이터전극(107)을 피복하는 유전층(113)이 제공되며, 방전가스의 방전에 의하여 발생된 자외선을 가시광(110)으로 전환하는 형광체층(111)이 각 격벽(109)의 측벽과 유전층(113) 상에 형성된다. 그 후, 격벽(109)은 절연기판(101 및 102)들 사이의 공간에 방전가스공간(108)을 확보하며, 헬륨, 네온, 크세논 등이나 이들 가스의 혼합가스와 같은 방전가스가 방전가스공간(108)에 충진된다.
도 2는 종래 AC형 플라즈마 디스플레이를 나타내는 블록도이다. 로우방향으로 연장된 n개(n:자연수)의 주사전극(3-1 내지 3-n; 103)과 n개의 공통전극(4-1 내지 4-n; 104)이 소정의 간격으로 교대로 제공되며, 주사전극(3-1 내지 3-n; 103)과 공통전극(4-1 내지 4-n; 104)에 직교하도록 칼럼방향으로 연장된 m개(m:자연수)의 데이터전극(10-1 내지 10-n; 107)이 PDP(1)에 제공된다. 따라서, (n×m)개의 디스플레이 셀들이 PDP(1)에 제공된다.
종래 플라즈마 디스플레이에는 구동용전원(21), 제어회로(22), 주사드라이버(23), 주사펄스드라이버(25) 및 데이터드라이버(26)가 PDP(1)의 구동회로로 제공된다.
구동용전원(21)은 5V의 논리전압Vdd, 약 70V의 데이터전압Vd, 약 170V의 유지전압Vs를 발생시키며, 또한, 유지전압Vs에 기초하여, 약 400V의 프라이밍전압Vp, 약 100V의 주사베이스전압Vbw, 및 약 180V의 바이어스전압Vsw을 발생시킨다. 논리전압Vdd는 제어회로(22)로 공급된다. 데이터전압Vd은 데이터드라이버(26)로 공급되며 주사베이스전압Vbw은 주사드라이버(23)로 공급된다. 바이어스전압Vsw은 유지드라이버(25)로 공급된다.
제어회로(22)는 외측으로부터 공급된 영상신호Sv에 기초하여, 주사드라이버제어신호(Sscd1 내지 Sscd6), 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n 및 Sspd21 내지 Sspd2n), 유지드라이버제어신호(Ssud1 내지 Ssud3) 및 데이터드라이버제어신호(Sdd11 내지 Sdd1m 및 Sdd21 내지 Sdd2m)를 발생시키는 회로이다. 주사드라이버제어신호(Sscd1 내지 Sscd6)는 주사드라이버(23)로 공급된다. 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n alc Sspd21 내지 Sspd2n)는 주사펄스드라이버(24)로 공급된다. 유지드라이버제어신호(Ssud1 내지 Ssud3)는 유지드라이버(25)로 공급된다. 데이터드라이버제어신호(Sdd11 내지 Sdd1m 및 Sdd21 내지 Sdd2m)는 데이터드라이버(26)로 공급된다.
주사드라이버(23)는 예를 들면 도 3에 나타낸 바와 같이, 6개의 스위치(23-1 내지 23-6)로 구성된다. 프라이밍전압Vp은 스위치(23-1)의 일단에 인가되며, 스위치(23-1)의 타단은 양극선(27)에 인가된다. 유지전압Vs은 스위치(23-2)의 일단에 인가되며, 스위치(23-2)의 타단은 양극선(27)에 인가된다. 스위치(23-3)의 일단은 접지되며, 스위치(23-3)의 타단은 음극선(28)에 접속된다. 주사베이스전압Vbw은 스위치(23-4)의 일단에 인가되며, 스위치(23-4)의 타단은 음극선(28)에 접속된다. 스위치(23-5)의 일단은 접지되며, 스위치(23-5)의 타단은 양극선(27)에 접속된다. 스위치(23-6)의 일단은 접지되며, 타단은 음극선(28)에 접속된다. 스위치(23-1 내지 23-6)는 주사드라이버제어신호(Sscd1 내지 Sscd6)에 기초하여 각각 온/오프되며, 소정의 파형을 가진 전압이 양극선(27)과 음극선(28)을 통하여 주사펄스드라이버(24)에 공급된다.
주사펄스드라이버(24)는 예를 들면 도 3에 나타낸 바와 같이, n개의 스위치(24-11 내지 24-1n), n개의 스위치(24-21 내지 24-2n), n개의 스위치(24-31 내지 24-3n), 및 n개의 스위치(24-41 내지 24-4n)로 구성된다. 다이오드(24-31 내지 24-3n)는 스위치(24-11 내지 24-1n)의 양단에 병렬로 각각 접속되며, 다이오드(24-41 내지 24-4n)는 스위치(24-21 내지 24-2n)의 양단에 병렬로 각각 접속된다. 또한, 스위치(24-1a(a: n이하의 자연수))와 스위치(24-2a)는 종속접속되며, 스위치(24-11 내지 24-1n)의 각 타단은 음극선(28)에 공통으로 접속되며, 스위치(24-21 내지 24-2n)의 각 타단은 양극선(27)에 공통으로 접속된다. 또한, 스위치(24-1a)와 스위치(24-2a) 사이의 접속점은 PDP(1)의 꼭대기로부터 a번째 로우에 배열된 주사전극(3-a)에 접속된다. 스위치(24-11 내지 24-1n)와 스위치(24-21 내지 24-2n)는 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n 및 Sspd21 내지 Sspd2n)에 기초하여 각각 온/오프되며, 소정 파형Psc1의 전압은 주사전압(3-1 내지 3-n)에 연속적으로 공급된다.
유지드라이버(25)는 도 4에 나타낸 바와 같이 예를 들면 3개의 스위치(25-1 내지 25-3)로 구성된다. 유지전압Vs은 스위치(25-1)의 일단에 인가되며, 공통전극(4-1 내지 4-n)은 스위치(25-1)에 타단에 공통접속된다. 스위치(25-2)의 일단은 접지되며, 공통전극(4-1 내지 4-n)은 스위치(25-2)의 타단에 공통접속된다. 바이어스전압Vsw은 스위치(25-3)의 일단에 접속되며, 공통전극(4-1 내지 4-n)은 스위치(25-3)의 타단에 공통접속된다. 스위치(25-1 내지 25-3)는 유지드라이버제어신호(Ssud1 내지 Ssud3)에 기초하여 각각 온/오프되며, 소정 파형Psu의 전압은 공통전극(4-1 내지 4-n)으로 동시에 공급된다.
데이터드라이버(26)는 예를 들면 도 5에 나타낸 바와 같이, m개의 스위치(26-11 내지 26-1m), m개의 스위치(26-21 내지 26-2m), m개의 다이오드(26-31 내지 26-3m), 및 m개의 다이오드(26-41 내지 26-4m)로 구성된다. 다이오드(26-31 내지 26-3m)는 스위치(26-11 내지 26-1m)의 양단에 각각 병렬로 접속되며, 다이오드(26-41 내지 26-4m)는 스위치(26-21 내지 26-2m)의 양단에 병렬로 접속된다. 스위치(26-1b; b: m이하의 자연수)와 스위치(26-2b)는 종속접속되며, 스위치(26-11 내지 26-1m)의 각 타단은 공통으로 접지되며, 스위치(26-21 내지 26-2m)의 각 타단은 데이터전압Vd에 공통으로 접속된다. 또한, 스위치(26-1b)와 스위치(26-2b) 사이의 접속점은 PDP(1)의 좌로부터 b번째 로우에 배열된 데이터전극(10-b)에 접속된다. 스위치(26-11 내지 26-1m 및 26-21 내지 26-2m)는 데이터드라이버제어신호(Sdd11 내지 Sdd1m 및 Sdd21 내지 Sdd2m)에 기초하여 각각 온/오프되며, 소정 파형Pd1 내지 Pdm의 전압은 데이터전극(10-1 내지 10-m)에 연속적으로 공급된다.
다음, 전술한 방식으로 구성된 종래 플라즈마 디스플레이의 기록선택형구동동작에 관하여 설명한다. 도 6은 종래 플라즈마 디스플레이의 기록선택형 구동동작을 나타내는 타이밍 차트이다. 이 기록선택형 구동동작은 서브필드법을 채용하며, 각 서브필드에는 순차적으로 설정된 프라이밍기간Tp, 어드레스기간Ta, 유지기간Ts 및 전하소거기간Te의 4개 기간이 설정된다. 이후, 주사전극과 공통전극의 기준 전위는 유지전압Vs으로 설정되며, 유지전압Vs보다 높은 전위는 양극으로 하며, 유지전압Vs보다 낮은 전위는 음극으로 한다. 또한, 데이터전극의 기준전위는 접지전위GND로 설정되며, 접지전위GND보다 높은 전위는 양극으로 하며, 접지전위GND보다 낮은 전위는 음극으로 한다.
프라이밍기간Tp에서, 제어회로(22)는 외측으로부터 공급된 영상신호에 기초하여 주사드라이버제어신호(Sscd1 내지 Sscd6), 유지드라이버제어신호(Ssud1 내지 Ssud3) 및 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n 및 Sspd21 내지 Sspd2n)를 생성하기 시작한다. 제어회로(22)는 또한 영상신호Sv에 기초한 레벨을 가진 데이터드라이버제어신호(Sdd11 내지 Sdd1m)와 낮은 레벨의 데이터드라이버제어신호(Sdd21 내지 Sdd2m)를 생성하기 시작한다. 그 후, 제어회로(22)는 소정의 드라이버에 제어신호를 공급한다.
그 결과, 프라이밍기간Tp에는, 높은 레벨의 주사드라이버제어신호(Sscd1)는 스위치(23-1)를 온시키며, 높은 레벨의 유지드라이버제어신호(Ssud2)는 스위치(25-2)를 온시킨다. 따라서, 양극의 프라이밍펄스Pprp는 모든 주사전극(3-1 내지 3-n)으로 인가되며, 음극의 프라이밍펄스Pprn는 모든 공통전극(4-1 내지 4-n)에 인가된다. 따라서, 프라이밍방전은, 모든 디스플레이 셀에 있어서, 주사전극(103; 3-1 내지 3-n)과 공통전극(104; 4-1 내지 4-n) 사이에 있는 전극간 갭 근처의 방전가스공간(108)에서 발생한다. 따라서, 디스플레이 셀의 방전을 용이하도록 하는 활성입자는 방전가스공간(108) 내에서 발생되며, 음의 벽전하는 주사전극(3-1 내지 3-n)에 부착되며, 양의 벽전하는 공통전극(4-1 내지 4-n)에 부착되며, 양의 벽전하는 데이터전극(10-1 내지 10-m)에 부착된다.
계속해서, 유지드라이버제어신호(Ssud2)는 로우레벨로 하강하여 스위치(25-2)를 오프시키며, 유지드라이버제어신호(Ssud1)는 하이레벨로 상승하여 스위치(25-1)를 온시킨다. 다음, 주사드라이버제어신호(Sscd2)는 로우레벨로 하강하여 스위치(23-2)를 오프시키며, 주사드라이버제어신호(Sscd3)는 하이레벨로 상승하여 스위치(23-3)를 온시킨다. 따라서, 프라이밍소거펄스Ppre는, 모든 공통전극(4-1 내지 4-n)의 전위가 약 170V의 유지전압Vs으로 유지된 후 주사전극(3-1 내지 3-n)으로 인가된다. 따라서, 약한 방전이 모든 디스플레이 셀 내에서 발생한다. 따라서, 주사전극(3-1 내지 3-n)상의 음벽전하, 공통전극(4-1 내지 4-n)상의 양벽전하 및 데이터전극(10-1 내지 10-m)상의 양벽전하는 감소한다.
다음, 어드레스기간Ta의 초기상태에는, 하이레벨의 유지드라이버제어신호(Ssud3)가 스위치(25-3)를 온시키며, 프라이밍기간의 후반에 공급되었던 하이레벨의 주사드라이버제어신호(Sscd4 및 Sscd5)는 스위치(23-4 및 23-5)를 온시킨다. 따라서, 양극의 바이어스펄스Pbp(바이어스전압Vsw)는 모든 공통전극(4-1 내지 4-n)에 인가되며, 모든 주사전극(3-1 내지 3-n)에 인가된 펄스(Psc1 내지 Pscn)의 전위는 일단 주사바이어스전압Vbw으로 유지된다.
이 상태에서, 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n)는 연속적으로 로우레벨로 하강하며, 주사펄스드라이버제어신호(Sspd11 내지 Sspd1n)를 동기시키는 주사펄스드라이버제어신호(Sspd21 내지 Sspd2n)는 연속적으로 하이레벨로 상승함으로써, 스위치(24-11 내지 24-1n)는 연속적으로 오프되고 스위치(24-21 내지 24-2n)는 연속적으로 온된다. 또한, 도시하지는 않았지만, 데이터드라이버제어신호(Sdd11 내지 Sdd1m)는 전술한 것에 동기해서 영상신호Sv에 기초하여 하이레벨로 상승되고 데이터드라이버제어신호(Sdd11 내지 Sdd1m)를 동기시키는 데이터드라이버제어신호(Sdd21 내지 Sdd2m)는 하강함으로써, 스위치(26-11 내지 26-1m)는 영상신호Sv에 기초하여 온되며, 스위치(26-21 내지 26-2m)는 오프된다. 따라서, 기록이 a번째 로우와 b번째 칼럼의 디스플레이 셀에서 수행되는 경우, 음극의 주사펄스Pwsn가 주사전극(3-a)에 인가되며, 양극의 데이터펄스Pdb가 동시에 b번째 칼럼의 데이터전극(10-b)으로 인가된다. 그 결과, 매트릭스 방전이 a 번째 로우와 b 번째 칼럼의 디스플레이 셀에서 발생되며, 또한, 매트릭스 방전에 의하여 트리거된 표면방전이 기록방전으로서 주사전극과 공통전극 사이에서 발생하며 벽전하가 전극에 부착된다. 한편, 기록방전이 발생하지 않는 디스플레이 셀은, 프라이밍기간Ta에 전하소거후의 벽전하량이 작은 상태로 남아 있게 된다.
다음, 유지기간Ts에는, 주사드라이버제어신호(Sscd2 및 Sscd6)가 서브필드에 대응하는 회수만큼 교호적으로 반복해서 상승/하강한다. 그 결과, 스위치(23-2 및 23-6)는 교호적으로 반복해서 온/오프된다. 또한, 유지드라이버제어신호(Ssud1 및 Ssud2)는 그 서브필드에 대응하는 회수만큼 교호적으로 상승/하강을 반복한다. 그 결과, 스위치(25-1 및 25-2)는 온/오프를 교호적으로 반복한다. 따라서, 음극의 유지펄스Psun1는 서브필드에 대응하는 회수만큼 모든 주사전극(3-1 내지 3-n)에 인가되며, 음극의 유지펄스Psun2는 유지펄스Psun1에 대해 배타적으로 모든 공통전극(4-1 내지 4-n)에 인가된다. 기록이 어드레스기간Ta에 수행되지 않았던 디스플레이 셀의 벽전하량은 매우 작기 때문에, 유지펄스가 디스플레이 셀에 인가되더라도 유지방전이 발생되지 않는다. 한편, 양극의 전하와 음극의 전하가 기록방전이 어드레스기간Ta에 발생된 디스플레이 셀의 각 주사전극과 공통전극에 부착되기 때문에, 유지펄스와 벽전하의 전압이 서로 중첩되어, 전극들 사이의 전압이 방전개시전압을 초과함으로써 방전을 발생시킨다.
다음, 전하소거기간Te에는, 주사드라이버제어신호(Sscd3)는 상승하여 스위치(23-3)를 온시킨다. 그 결과, 음극의 전하소거펄스Peen는 모든 주사전극(3-1 내지 3-n)에 인가된다. 따라서, 유지기간Ts에 발광하였던 디스플레이 셀 내의 주사전극과 공통전극에 축적된 벽전하는 소거되고 모든 디스플레이 셀의 전하상태가 균일하게 된다.
다음, 전술한 서브필드는 반복하여 한 개의 필드가 구성된다. 유지펄스의 수는 각 서브필드에서 변하며, 계조표현은 서브필드들의 조합에 의하여 실현될 수 있다. 따라서, 각 서브필드에 대한 유지펄스 수의 비는 예를 들면, 1:2:4:8:16:32:64:128로 설정되며, 256(=28)계조가 표현될 수 있다.
그러한 플라즈마 디스플레이에 있어서, 데이터드라이버의 전력소실은 표시되는 영상에 따라 변동되며, 전 플라즈마 디스플레이의 전력소모는 데이터드라이버의 최대전력소실에 크게 의존한다. 이 때문에, 데이터드라이버의 전력을 감소시키고자 하는 다양한 디스플레이가 제안되었다(일본 특허 제2853537호, 일본 공개특허공보 평11-38930호). 도 7은 일본 공개특허공보 평11-38930호에 개시된 디스플레이를 나타내는 블록도이다.
일본 특허 제2853537호에 개시된 디스플레이에 있어서, 한 프레임 단위에서 소모되는 어드레스전류는, 즉, 데이터드라이버로부터 공급된 전류값은 검출되며, 그 값이 소정의 값을 초과하는 경우, 어드레스주파수는 감소된다.
또한, 일본 공개특허공보 평11-38930호에 개시된 디스플레이에 있어서, 주사전극(53)과 공통전극(54)이 설치된 PDP(51)의 데이터전극(52)에 접속된 세 개의 드라이버 집적회로(84)가 어드레스드라이버회로(83)에 제공된다. 어드레스드라이버회로(83)에는 또한 온도검출회로(85)가 제공된다. 제어회로(67)는 데이터신호DATA, 클럭신호CLOCK, 블랭크신호BLANK 및 래치신호LATCH를 어드레스드라이버회로(83)로 입력시킨다. 제어회로(67)에는 디스플레이데이터제어기(68) 및 패널구동제어기(69)가 제공되며, 디스플레이데이터제어기(68)는 입력된 영상신호에 기초하여 데이터신호DATA를 발생시키며, 패널구동제어기(69)는 클럭신호CLOCK, 블랭크신호BLANK 및 래치신호LATCH를 발생시킨다. 마이크로컴퓨터(81)로부터의 제어신호는 제어회로(67)로 입력된다. 온도검출회로(85)로부터의 온도검출결과는 마이크로컴퓨터(81)로 입력되며, 마이크로컴퓨터(81)도 그 검출결과에 기초하여 어드레스드라이버회로(83)로 전력전압을 공급하는 전원(82)의 동작을 제어한다는 것에 주목하자.
전술한 디스플레이에 의하면, 전원전압은 어드레스드라이버회로(83)의 온도에 따라 제어될 수 있다.
데이터드라이버에서 최대전력손실이 발생하는 디스플레이는 1도트 스태거 디스플레이, 즉, 하나의 디스플레이 셀이 발광상태에 있는 경우 그 디스플레이 셀에 상하좌우로 인접한 모든 디스플레이 셀은 비발광상태로 되며, 또한, 이러한 디스플레이 셀들에 상하좌우로 인접한 모든 디스플레이 셀들은 발광상태로 있으며, 그러한 관계가 전 패널에서 형성되는 경우이다.
그러나, 전류소모의 검출은 일본 특허 제2853537호에 개시된 디스플레이의 한 프레임단위에서 수행되기 때문에, 전류소모가 일시적으로 높게 되는 서브필드가 한 프레임 내에서 존재하더라도, 예를 들면, 전류소모가 높게 되는 서브필드가 한 프레임의 후반과 연속한 프레임의 전반에 연속적으로 존재하더라도, 한 프레임 전체의 전류소모가 기준값을 초과하지 않으면 보호가 수행되지 않는다. 따라서, 전원에 대한 부하가 클 수도 있다. 비록 드라이버가 데이터전극마다 제공되더라도, 드라이버에 걸린 부하가 크게 되어도 전류소모의 검출이 될 수 없기 때문에 한 드라이버의 전류소모는 매우 크게 될 수 있다.
또한, 일본 특허공개공보 평11-38930호에 개시된 디스플레이에는 온도검출만이 수행되기 때문에, 전원 및 각 드라이버에 대한 부하가 직접 검출될 수 없는 문제가 존재한다. 이 때문에, 전류소모를 적절히 감소시키기 위하여 기준으로서의 온도가 감소될 필요가 있으며, 따라서, 온도에서 과도한 보호를 야기한다.
본 발명의 목적은 과도한 보호를 피하면서 플라즈마 디스플레이의 회로를 적절히 보호할 수 있는 플라즈마 디스플레이 및 그 구동방법을 제공하는 것이다.
본 발명의 일면에 따른 플라즈마 디스플레이는 플라즈마 디스플레이 패널을 포함한다. 상기 플라즈마 디스플레이 패널은, 서로 대향하게 설치된 제1 및 제2 기판, 상기 제2 기판에 대향하는 상기 제1 기판의 면에 교호적으로 서로 설치되며, 제1 방향으로 연장된 주사전극들 및 공통전극들, 및 상기 기판에 대향하는 상기 제2 기판의 면에 설치되며, 제1 방향에 직교하는 제2 방향으로 연장된 데이터전극들을 구비한다. 상기 플라즈마 디스플레이는, 상기 데이터전극들에 데이터펄스를 인가하는 데이터 드라이버들, 영상신호에 기초하여 상기 데이터 드라이버들의 동작을 제어하는 제어회로, 및 1 서브필드 이상 1 프레임 미만의 시간 내에 상기 데이터드라이버들로부터 데이터전극들로 공급되는 전류의 합이 미리 설정된 제1 규정전류치를 초과할 때, 상기 데이터 드라이버들의 동작을 억제하는 제1 보호신호를 상기 제어회로로 출력하는 보호신호출력회로를 더 포함한다.
본 발명에 있어서, 서브필드 이상 1 프레임 미만의 시간 내의 전류의 합이 제1 규정전류치와 비교되며, 제어회로는 비교된 결과에 기초하여 데이터드라이버의 동작을 제어한다. 따라서, 전원은 전류소모가 큰 서브필드가 존재하더라도 적절히 보호될 수 있다. 전류의 합이 모든 데이터드라이버들 내의 하나에 제한되는 것이 아니라, 데이터드라이버들이 복수의 그룹으로 분할되며 제1 규정전류치가 각 그룹마다 설정될 수도 있다는 것에 주목하자. 그러나, 전원이 가장 효과적으로 보호될 수 있는 것은 데이터드라이버들 내에서의 전류합에 대하여 제1 규정전류치가 설정되는 때이다.
보호신호출력회로가, 데이터드라이버들 중에서 적어도 하나의 데이터드라이버로부터 데이터전극으로 공급된 전류가 미리 설정된 제2 규정전류치를 초과하는지 여부를 판정하며, 하나의 데이터드라이버로 공급된 전류가 제2 규정전류치를 초과하는 때에 상기 하나의 데이터드라이버의 동작을 억제하는 제2 보호신호를 제어회로로 출력하는 경우, 각 데이터드라이버의 전력소모가 적절히 감소될 수 있다.
본 발명의 다른 면에 따른 플라즈마 디스플레이는 플라즈마 디스플레이 패널을 포함한다. 상기 플라즈마 디스플레이 패널은, 서로 대향하게 설치된 제1 및 제2 기판, 상기 제2 기판에 대향하는 상기 제1 기판의 면에 교호적으로 서로 설치되며, 제1 방향으로 연장된 주사전극들 및 공통전극들, 및 상기 기판에 대향하는 상기 제2 기판의 면에 설치되며, 제1 방향에 직교하는 제2 방향으로 연장된 데이터전극들을 구비한다. 상기 플라즈마 디스플레이는 상기 데이터전극들에 데이터펄스를 인가하는 데이터 드라이버들, 영상신호에 기초하여 상기 데이터 드라이버들의 동작을 제어하는 제어회로, 및 상기 데이터드라이버들 중에서 적어도 하나의 데이터드라이버로부터 상기 데이터전극으로 공급되는 전류가 미리 설정된 제2 규정전류치를 초과하는지 여부를 판정하며, 상기 하나의 데이터드라이버에 공급되는 전류가 상기 제2 규정전류치를 초과하는 경우, 상기 하나의 데이터드라이버 동작을 억제하는 제2 보호신호를 상기 제어회로로 출력하는 보호신호출력회로를 더 포함한다. 상기 제2 보호신호는 상기 하나의 데이터드라이버 동작을 억제한다.
상기 보호신호출력회로는, 상기 데이터드라이버 주변의 온도가 미리 설정된 규정온도를 초과할 때, 상기 판정을 시작하는 경우, 과도한 보호를 확실하게 피할 수 있게 된다.
본 발명의 또 다른 면에 따른 플라즈마 디스플레이의 구동방법은 1 서브필드 이상 1 프레임 미만의 시간 내에 상기 데이터드라이버들로부터 데이터전극들로 공급되는 전류의 합이 미리 설정된 제1 규정전류치를 초과할 때, 상기 데이터 드라이버들의 동작을 억제하는 단계를 포함한다.
본 발명의 또 다른 면에 따른 플라즈마 디스플레이의 구동방법은 데이터드라이버들 중에서 적어도 하나의 데이터드라이버로부터 상기 데이터전극으로 공급되는 전류가 미리 설정된 제2 규정전류치를 초과하는지 여부를 판정하는 단계, 및 상기 하나의 데이터드라이버에 공급되는 전류가 상기 제2 규정전류치를 초과하는 경우, 상기 하나의 데이터드라이버 동작을 억제하는 단계를 포함한다.
또한, 온도의 검출 후 각 데이터드라이버의 전류검출이 수행되는 경우 과도한 보호는 확실하게 피할 수 있게 된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이의 구성을 나타낸 블록도이다.
본 실시예에 있어서, 플라즈마 디스플레이패널(PDP; 51)에는 n개의 주사전극(53), n개의 공통전극(54), 및 (3×m)개의 데이터전극(52)이 제공된다. 주사전극(53) 및 공통전극(54)은 수평방향(로우방향)으로 연장되도록 서로 교호적으로 배열되며, 데이터전극(52)은 주사전극(53) 및 공통전극(54)에 수직하도록 배열, 즉 수직방향(칼럼방향)으로 배열된다. 주사전극(53)은 주사펄스드라이버(미도시)에 접속되며, 공통전극(54)은 유지드라이버(미도시)에 접속된다. 데이터전극(52)에 관하여, 제1 칼럼으로부터 제m 칼럼까지의 데이터전극(52)은 데이터하이브리드집적회로(데이터HIC;61)에 접속되며, 제(m+1) 칼럼부터 제(2×m) 칼럼까지의 데이터전극(52)은 데이터HIC(62)에 접속되며, 제(2×m+1) 칼럼부터 제(3×m) 칼럼가지의 데이터전극(52)은 데이터HIC(63)에 접속된다. 데이터HIC(61 내지 63)들은 데이터드라이버에 대응한다.
도 9는 데이터HIC(61)의 구성을 나타내는 블록도이다. 데이터HIC(61)에는 데이터신호(DATA) 및 클럭신호(CLOCK)가 입력되는 시프트레지스터(SR), 시프트레지스터(SR)로부터 출력된 데이터신호를 래치시키는 래치회로(LE), 래치회로(LE)의 출력단자들(L1 내지 Lm)로부터의 출력신호가 입력단자들 중의 하나에 각각 입력되는 두 개의 입력단자를 가진 앤드게이트들(AND1 내지 ANDm), 및 앤드게이트들(AND1 내지 ANDm)로부터의 출력신호가 그 게이트에 각각 입력되는 CMOS트랜지스터들로 구성된 인버터들(IV1 내지 IVm)이 제공된다. 출력타이밍을 지시하는 래치신호(LATCH), 및 어드레스기간동안 하이이고 다른 기간에는 로우인 블랭크신호(BLANK)가 앤드게이트 들(AND1 내지 ANDm)의 다른 입력단자로 입력된다. 데이터전압Vd1은 P채널 MOS트랜지스터의 드레인으로 공급되며, N채널 MOS트랜지스터의 드레인은 접지되며, 이들은 모두 인버터IV1 내지 IVm의 CMOS트랜지스터를 구성한다. 인버터IVk(k: m 이하의 자연수)의 출력신호는 데이터펄스Dk로서 제k 칼럼의 데이터전극으로 출력된다.
데이터HIC(62 및 63)의 구조가 데이터HIC(61)의 구조와 본질적으로 동일하지만, 데이터전압인 데이터전압Vd2 및 Vd3이 데이터HIC(62 및 63)에 각각 공급된다는 점에서 데이터HIC(61)과 다르다.
데이터HIC(61, 62 및 63)은 신호중계기판(64)에 접속된다. 도 10은 신호중계기판(64)의 구조를 나타내는 회로도이다. 신호중계기판(64)에는 전원(미도시)이 전원전압VDD을 공급하는 저항소자(R1-4 내지 R2-4)가 제공된다. 저항소자(R1-4)의 타단은 바이폴라트랜지스터Tr4 의 베이스에 접속되며, 저항소자(R2-4)의 타단은 바이폴라트랜지스터Tr4의 에미터에 접속된다. 저항소자(R3-4 내지 R4-4)는 바이폴라트랜지스터Tr4의 콜렉터와 접지 사이에 직렬로 접속된다. 마이크로컴퓨터(65)내에 설치된 아날로그/디지털(A/D)컨버터(66a)는 저항소자(R3-4 내지 R4-4)의 접속점에 접속된다.
또한, 저항소자들(R1-1, R2-1, R1-2, R2-2, R1-3 및 R2-3)은 바이폴라트랜지스터Tr4에 병렬로 접속된다. 저항소자(R1-1)의 타단은 바이폴라트랜지스터Tr1의 베이스에 접속되며, 저항소자(R2-1)의 타단은 바이폴라트랜지스터Tr1의 에미터에 접속된다. 저항소자들(R3-1 내지 R4-1)은 바이폴라트랜지스터Tr1의 컬렉터와 접지 사이에 직렬로 접속된다. 마찬가지로, 저항소자(R1-2)의 타단은 바이폴라트랜지스터Tr2의 베이스에 접속되며, 저항소자(R2-2)의 타단은 바이폴라트랜지스터Tr2의 에미터에 접속된다. 저항소자들(R3-2 및 R4-2)은 바이폴라트랜지스터Tr2의 컬렉터와 접지 사이에 직렬로 접속된다. 또한, 저항소자(R1-3)의 타단은 바이폴라트랜지스터Tr3의 베이스에 접속되며, 저항소자(R2-3)의 타단은 바이폴라트랜지스터Tr3의 에미터에 접속된다. 저항소자들(R3-3 및 R4-3)은 바이폴라트랜지스터Tr3의 컬렉터와 접지 사이에 직렬로 접속된다. 저항소자(R3-1 및 R4-1)들의 접속점, 저항소자들(R3-2 및 R4-2)의 접속점, 및 저항소자들(R3-3 및 R4-3)의 접속점은 마이크로컴퓨터(65)내에 설치된 A/D컨버터(66b)에 공통접속된다.
또한, 전원전압VDD이 공급되는 서미스터(TH1 내지 TH3)가 제공된다. 저항소자(R5-1 내지 R5-3)는 서미스터(TH1 내지 TH3)와 접지 사이에 각각 접속된다. 서미스터(TH1)와 저항소자(R5-1)의 접속점, 서미스터(TH2)와 저항소자(R5-2)의 접속점, 및 서미스터(TH3)와 저항소자(R5-3)의 접속점은 마이크로컴퓨터(65)에 설치된 A/D컨버터(66c)에 공통접속된다. 서미스터(TH1 내지 TH3)는 데이터HIC(61 내지 63)의 근처에 각각 배치된다.
온도나 전류값이 소정의 값을 초과하는 경우, A/D컨버터(66a 내지 66c)로부터 출력된 디지털신호에 기초하여, 마이크로프로그램제어장치(MCU)인 마이크로컴퓨터(보호신호출력회로;65)는 보호검출신호들(제1 내지 제4 보호신호들)중의 하나를 제어회로(67)로 출력한다. 제어회로(67)에는 디스플레이데이터제어기(68) 및 패널구동제어기(69)가 제공되며, 입력된 영상신호에 기초하여, 디스플레이데이터제어기(68)는 데이터신호DATA를 발생시키며, 패널구동제어기(69)는 클럭신호CLOCK, 블랭크신호BLANK 및 래치신호LATCH를 발생시킨다. 또한, 제어회로(67)는 주사펄스드라이버 및 유지드라이버 등(미도시)을 종래와 마찬가지로 제어한다.
다음, 전술한 방법으로 구성된 본 실시예의 동작을 이하에서 설명한다. 도 11 및 도 12는 본 발명의 실시예에 따른 플라즈마 디스플레이의 동작을 나타내는 플로우 차트이다. 이하의 동작을 설명함에 있어서, 한 프레임은 8개의 서브필드(SF1 내지 SF8)로 구성되며, 256계조의 디스플레이가 가능하다고 가정한다. 또한, 보호동작이 수행되지 않는 경우 프로그래시브 디스플레이가 수행된다고 가정한다.
본 실시예에 있어서, 영상신호가 제어회로(67)로 입력되는 경우, 제어회로(67)는 데이터신호DATA, 클럭신호CLOCK, 블랭크신호BLANK 및 래치신호LATCH를 신호중계기판(64)으로 출력한다. 신호중계기판(64)에는, 블랭크신호BLANK만이 마이크로컴퓨터(65)로 입력되며, 다른 신호들인 데이터신호DATA, 클럭신호CLOCK 및 래치신호LATCH는 단지 중계되기만 하여 그대로 데이터HIC(61 내지 63)으로 출력된다.
데이터HIC(61)에는, 데이터신호DATA가 클럭신호CLOCK에 동기하여 시프트레지스터SR로 입력되며, 래치신호LATCH가 로우레벨인 경우 래치회로LE에 의하여 래치된다. 다음, 데이터신호는, 래치신호LATCH가 하이가 될 때, 앤드게이트 AND1 내지 ANDm로 출력되며, 블랭크신호BLANK가 하이레벨인 경우, 인버터IV1 내지 IVm에 의하여 반전되어 데이터펄스D1 내지 Dm으로 하여 각 데이터전극(52)으로 출력된다.
그 결과, 각 인버터IV1 내지 IVm의 P채널 MOS트랜지스터의 소스에 인가된 전류는 변동한다. 그러한 동작은 데이터HIC(62 및 63)에서 동시에 수행되며, 각 P채널 MOS트랜지스터의 소스에 공급된 전류는 마찬가지로 변동한다.
신호중계기판(64)에는, 서미스터(TH1 내지 TH3)에 의하여 검출된 온도가 전압으로 변환되며, 또한 A/D컨버터(66c)에 의하여 디지털신호로 변환된다. 또한, 저항소자(R1-1, R2-1, R3-1, R4-1 및 R5-1) 및 바이폴라트랜지스터Tr1로 구성된 각 전력검출부(71)는 데이터HIC(61)로 공급된 전류값을 검출한다. 저항소자(R1-2, R2-2, R3-2, R4-2 및 R5-2) 및 바이폴라트랜지스터Tr2로 구성된 각 전력검출부(72)는 데이터HIC(62)로 공급된 전류값을 검출한다. 저항소자(R1-3, R2-3, R3-3, R4-3 및 R5-3) 및 바이폴라트랜지스터Tr3으로 구성된 각 전력검출부(73)는 데이터HIC(63)로 공급된 전류값을 검출한다. 다음 A/D컨버터(66b)는 전류를 디지털신호로 변환한다. 또한, 저항소자(R1-4, R2-4, R3-4, R4-4 및 R5-4) 및 바이폴라트랜지스터Tr4로 구성된 총 전력검출부(74)는 데이터HIC(61, 62 및 63)로 공급된 전류값들의 합을 검출한다.
다음, 마이크로컴퓨터(65)는 블랭크신호BLANK의 상승을 트리거로 하여 어드레스기간의 시작을 인식하며, 서미스터(TH1 내지 TH3)에 의하여 검출된 적어도 하나의 온도T가 특정한 온도To를 초과하는지를 판단한다(단계 S1). 어느 온도도 소정의 온도To를 초과하지 않는 경우, 온도판단은 소정의 시간이 지난 후 다시 수행된다.
적어도 하나의 온도가 소정의 온도To를 초과하는 경우, 마이크로컴퓨터(65)는 각 전력검출부(71 내지 73)에 의하여 검출된 전류값'I'의 하나가 소정의 전류값 I1을 초과했는지를 판단한다(단계 S2). 이 판단에서, 10μ초간 흐르는 전류가 열번 검출되며, 예를 들면, 여섯 번 이상 소정 전류값I1을 초과하는지 여부를 판별하며, 그 검출로부터 판별까지의 단계를 예를 들면, 10번 이상 반복한다. 다음, 마이크로컴퓨터(65)는, 전류값들 'I' 중의 적어도 하나가 소정의 전류값I1을 연속하는 6번의 처리들에서 초과하는 것을 판별한 경우, 각 전력검출부들(71 내지 73)에 의하여 검출된 전류값들 'I' 중의 적어도 하나가 소정의 전류값I1을 초과하였다고 판단한다. 어느 전류값'I'도 소정의 전류값'I1'을 초과하지 않는 경우, 온도판단은 다시 소정의 시간이 경과된 후 수행된다.
적어도 하나의 전류값이 소정의 전류값(제2 소정의 전류값)I1을 초과하는 경우, 마이크로컴퓨터(65)는 제1 보호동작을 수행하기 위한 지시를 보호검출신호(제2 보호신호)로서 제어회로(67)로 출력한다. 제어회로(67)는, 보호검출신호를 수신하면, 예를 들면, 최하위의 서브필드SF1의 소거를 수행한다. 즉, 한 프레임을 7개의 서브필드SF2 내지 SF8로 구성하여 계조를 128로 저하시킨다(단계 S3). 연속해서, 마이크로컴퓨터(65)는 각 전력검출부(71 내지 73)에 의하여 검출된 전류값'I'의 적어도 하나가 소정의 전류값(제3 소정의 전류값)I2을 초과하는지를 판단한다(단계 S4). 예를 들면, 소정의 전류값I2이 소정의 전류값I1보다 큰 값으로 설정된다. 이 판단은 예를 들면, 적어도 하나의 전류값'I'이 소정의 전류값I1을 초과하는지 여부를 판단하는 방법과 동일한 방법으로 수행될 수도 있다. 다음, 전류값들'I'의 어느 것도 소정의 전류값I2을 초과하지 않는 경우, 전류는 제1 보호동작에 의하여 충분히 감소되었다고 고려되고, 전류값이 소정의 전류값I1을 초과했는지 여부의 판단을 다시 수행된다.
적어도 하나의 전류값이 소정의 전류값I2을 초과했다면, 전류는 제1 보호동작에 의하여 충분히 감소되지 않았다고 고려되며, 마이크로컴퓨터(65)는 제2 보호동작을 수행하기 위한 지시를 보호검출신호(제3 보호신호)로 하여 제어회로(67)로 출력한다. 제어회로(67)는, 보호검출신호를 수신하면, 예를 들면, 서브필드SF1보다 하나만큼 상위의 서브필드SF2를 소거한다. 즉, 한 프레임은 6개의 서브필드SF3 내지 SF8로 구성되며, 계조를 64로 저하시킨다(단계 S5). 계속해서, 마이크로컴퓨터(65)는, 각 전력검출부(71 내지 73)에 의해 검출된 전류값I 중 적어도 하나가 소정의 전류값(제4 소정의 전류값)I3을 초과했는지 여부를 판단한다(단계 S6). 소정의 전류값I3이 예를 들면, 소정의 전류값I2보다 큰 값으로 설정된다. 이 판단은 예를 들면, 적어도 하나의 전류값'I'이 소정의 전류값I1을 초과하는지 여부를 판단하는 방법과 동일한 방법으로 수행될 수도 있다. 다음, 전류값들'I'의 어느 것도 소정의 전류값I3을 초과하지 않는 경우, 전류는 제2 보호동작에 의하여 충분히 감소되었다고 고려되고 , 전류값이 소정의 전류값I2을 초과했는지 여부의 판단을 다시 수행된다.
적어도 하나의 전류값이 소정의 전류값I3을 초과했다면, 전류는 제2 보호동작에 의하여 충분히 감소되지 않았다고 고려되며, 마이크로컴퓨터(65)는 제3 보호동작을 수행하기 위한 지시를 보호검출신호(제4 보호신호)로 하여 제어회로(67)로 출력한다. 제어회로(67)는, 보호검출신호를 수신하면, 프로그래시브 디스플레이를 인접하는 두 표시행이 동시에 구동되는 인터레이스 디스플레이로 절환한다. 즉, 데이터신호DATA를 래치시키기 위한 타이밍은 2비트마다 설정되며, 또한, 기수 번째의 필드와 우수 번째의 필드 사이에서 데이터신호DATA를 래치시키기 위한 타이밍은 1비트씩 변한다(단계 S7).
또한, 단계 S1 내지 S7과 다른 루틴으로, 마이크로컴퓨터(65)는 예를 들면, 1서브필드 이상 한 프레임 이하의 시간마다 총 전력검출부(74)에 의하여 검출된 전류It가 소정의 전류값(제1 소정의 전류값)I4를 초과하는지 여부를 판단한다(단계 S11).
전류It가 소정의 전류값I4을 초과했다면, 마이크로컴퓨터(65)는 제3 보호동작을 수행하기 위한 지시를 보호검출신호(제1 보호신호)로 하여 제어회로(67)로 출력한다. 제어회로(67)는, 보호검출신호를 수신하면, 예를 들면 제3 보호동작과 마찬가지로, 프로그래시브 디스플레이를 인접하는 두 표시행이 동시에 구동되는 인터레이스 디스플레이로 절환한다(단계 S12).
소정의 전류값 I1 내지 I4에 관하여, 전력소모가 가장 큰 1도트 스태거를 표시하는 한 신호중계기판으로 흐르는 전류의 합이 100이라고 가정하면, 통상의 텔레비전방송에서의 동영상 표시로 3개의 데이터HIC로 공급되는 각 전류는 크게 되어도 20 내지 30정도이기 때문에, 소정의 전류값 I1, I2, I3 및 I4은 16, 18, 20 및 50으로 각각 설정된다. 그러나, 본 발명은 이에 제한되지 않는다.
본 실시예에 있어서, 온도의 비교 및 3단계의 각 전류값 비교를 수행하기 때문에, 과도한 보호를 피하면서, 각 데이터HIC(61 내지 63)에 적절한 보호가 수행될 수 있다. 또한, 하나의 신호중계기판(64)에 접속된 3개의 HIC들(61 내지 63)에 공급되는 총 전류It는 항상 소정의 전류값I4과 비교되어, 총 전류It가 소정의 전류I4를 초과하는 경우, 제1 내지 제3 보호동작 중에서 가장 효과적인 전류감소를 가진 제3 보호동작과 동일한 제4 보호동작이 수행되기 때문에, 전원에 대한 부하가 빠르게 감소될 수 있다.
하나의 신호중계기판(64)과 세 개의 데이터HIC(61 내지 63)가 전술한 실시예에서 하나의 PDP(1)에 제공되지만, 두 개 이상의 신호중계기판이 제공되어도 좋으며, 두 개 또는 네 개 이상의 데이터HIC가 제공되어도 좋다. 또한, 두 개 이상의 신호중계기판이 제공되는 경우, 각 신호중계기판에 접속되는 데이터HIC의 수는 신호중계기판마다 동일할 필요는 없다. 예를 들면, 세 개의 데이터HIC가 하나의 신호중계기판에 접속되어도 좋으며, 네 개의 데이터HIC들이 다른 신호중계기판에 접속되어도 좋다.
또한, 각 전류나 총 전류가 각 소정의 전류값을 초과했는지 여부를 판단하는 방법은 전술한 방법에 제한되지 않으며, 검출시간 및/또는 검출횟수는 그것들과 달라도 좋다.
또한, 각 보호동작은 전술한 실시예의 동작에 역시 제한되지 않는다. 예를 들면, 하위의 서브필드 전체를 소거하는 것이 아니라, 서브필드를 그대로 남겨 놓은 채, 어드레스기간 동안 그 서브필드에서의 데이터펄스의 인가를 정지시키도록 하여도 좋다. 그러나, 삭제된 서브필드의 수가 커지게 되면, 계조수의 감소에 수반하여 화질이 저하될 수도 있으며, 디스플레이가 인터레이스 디스플레이로 절환되는 경우 깜빡임이 발생될 수도 있기 때문에, 이에 대하여 주의가 필요하다.
다음, 한 프레임이 열한개의 필드로 구성되는 경우에, 전력소모절감의 효과에 대하여 시뮬레이션을 기초로 설명한다. 도 13은 9 단계의 보호동작을 나타내는 도면이다. 코드(P)는 프로그레시브 디스플레이가 수행되는 것을 나타내며, (I)는 인터레이스 디스플레이가 수행되는 것을 나타내며, (C)는 코딩의 변화로 하여 각 서브필드에서 데이터펄스의 인가가 삭제되는 것을 나타낸다. 또한, 비율은 한 프레임 중에서 그 서브필드가 점유하는 몫을 나타낸다. 실제 영상의 비율은 영상에 다라 종종 변하지만, 비율은 평균 영상의 가정에 기초하여 설정된다. 이 시뮬레이션에 있어서, 온도가 규정온도를 초과할 때 보호동작0으로부터 보호동작1로 이행되며, 그 후, 일정 시간마다 하위 서브필드로부터 인터레이스표시로 디스플레이는 절환된다. 또한, 데이터펄스의 인가는 하위 3 개의 서브필드를 인터레이스 디스플레이로 절환한 후 삭제된다.
도 14는 9 단계의 보호동작에 의한 소비전력의 감소율을 나타내는 그래프이다. 도 14에 있어서, 실선은 실제 영상에서의 감소율을 나타내며, 파선은 1도트 스태거에서의 감소율을 나타낸다. 9단계의 전술한 보호동작이 수행되는 경우, 실제 영상의 소비전력은 더욱 감소된다. 이는, 도 13에 나타낸 바와 같이, 실제 영상이 높은 비율의 하위 서브필드를 가지며, 세 개의 서브필드의 감소에 의한 전력소모의 감소가 큰 영향을 미치기 때문이다. 그러나, 전력소모의 감소 효과는 실제 영상의 유형에 따라 1 도트 스태거에서 크게 될 수도 있다.
본 발명에 따른 플라즈마 디스플레이는 텔레비전 수상기와 컴퓨터 모니터와 같은 디스플레이로 이용될 수 있다. 도 15는 본 발명이 적용되는 플라즈마 디스플레이(PDP 다중매체모니터)의 구성예를 나타낸다. 도 15에 있어서, 동일한 참조번호는 도 2에 나타낸 종래 플라즈마 디스플레이의 동일한 구성요소를 나타내므로, 그에 대한 설명은 생략한다. 이 플라즈마 디스플레이에는 PDP(1)와 구동회로의 전단에 아날로그 인터페이스회로(91) 및 디지털신호처리회로(92)가 제공된다. 또한, 100V의 교류로부터 장치 각 부분에 직류전압을 공급하는 전원회로(93)가 설치된다. 아날로그 인터페이스회로(91)는 Y/C분리회로 및 크로마 디코더(94), 아날로그-디지털 컨버터(ADC; 95), 화상포맷변환회로(96), 역감마변환회로(97), 및 동기신호제어회로(98)로 구성된다.
Y/C분리회로 및 크로마 디코더(94)는 그 디스플레이가 텔레비전수상기의 표시부로 이용되는 경우, 아날로그의 영상신호Av를 적색(R), 녹색(G) 및 청색(B)의 각 휘도신호로 분해하는 회로이다. 아날로그-디지털 컨버터(ADC; 95)는 그 디스플레이가 컴퓨터 등의 모니터로 이용되는 경우, 아날로그의 RGB신호 ARGB를 디지털의 RGB신호로 변환한다. 아날로그-디지털 컨버터(ADC; 95)는 이 디스플레이가 텔레비전수상기의 표시부로 이용되는 경우, Y/C분리회로 및 크로마 디코더(94)로부터 공급된 R, G, B 각 색의 휘도신호를 각 색(R, G, B)의 디지털 휘도신호로 변환하는 회로이다. 화상포맷변환회로(96)는, PDP(1)의 화소구성과 아날로그-디지털 컨버터(ADC; 95)로부터 공급된 각 색(R, G, B)의 디지털 휘도신호의 화소구성이 다른 경우에, 각 색(R, G, B)의 디지털 휘도신호의 화소구성을 PDP(1)의 화소구성에 적합하도록 변환하는 회로이다. 역감마변환회로(97)는, CRT 디스플레이의 감마특성에 적합하도록 감마보정된 디지털의 RGB신호 또는 화상포맷변환회로(96)로부터 공급된 각 색(R, G, B)의 디지털 휘도신호 특성을 PDP(1)의 선형 감마특성에 적합하도록 역감마보정하는 회로이다. 동기신호제어회로(98)는, 아날로그 영상신호 Av와 함께 공급된 수평동기신호에 기초하여, 아날로그-디지털 컨버터(ADC; 95)의 샘플링 클럭신호와 데이터 클럭 신호를 발생시키는 회로이다.
도 2에 나타낸 종래 플라즈마 디스플레이에 있어서, 전원(21)은 로직전압 Vdd, 데이터전압Vd 및 유지전압Vs 및 프라이밍전압Vp 등은 유지전압Vs에 기초하여 발생된다. 한편, 도 15에 나타낸 플라즈마 디스플레이에 있어서, 전원회로(93)는 로직전압Vdd, 데이터전압Vd 및 유지전압Vs을 100V의 교류전압으로부터 발생시키며, 구동용전원(21)은 전원회로(93)로부터 공급된 유지전압Vs에 기초하여 프라이밍전압Vp 등을 발생시키는 구성을 채용한다. 또한, PDP(1), 제어회로(22), 신호중계기판(64), 구동용전원(21), 스캐닝 드라이버(23), 스캐닝 펄스드라이버(24), 유지드라이버(25), 데이터드라이버(26) 및 디지털신호처리회로(92)는 모듈화되며, 도 8의 제어회로(67)는 제어회로(22) 내에서 내장되며, 데이터 HIC(61 내지 63)는 데이터 드라이버(26)에 대응하며, 신호중계기판(64)은 제어회로(22)와 데이터드라이버(26) 사이에 설치된다.
상술한 바와 같이, 본 발명에 의하여, 과도한 보호를 피하면서 플라즈마 디스플레이의 회로를 적절히 보호할 수 있는 플라즈마 디스플레이 및 그 구동방법을 제공할 수 있다.
도 1은 AC형 플라즈마 디스플레이의 한 디스플레이 셀 구성을 예시하는 사시도;
도 2는 종래 AC형 플라즈마 디스플레이를 나타내는 블록도;
도 3은 주사드라이버(23)와 주사펄스드라이버(24)의 구조를 나타내는 회로도;
도 4는 유지드라이버(25)의 구조를 나타내는 회로도;
도 5는 데이터드라이버(26)의 구조를 나타내는 회로도;
도 6은 종래 플라즈마 디스플레이의 기록선택형 구동동작을 나타내는 타이밍 차트;
도 7은 일본 특허공개공보 평11-38930호에 개시된 디스플레이를 나타내는 블록도;
도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이의 구성을 나타낸 블록도;
도 9는 데이터 HIC(61)의 구조를 나타내는 블록도;
도 10은 신호중단기판(64)의 구조를 나타내는 회로도;
도 11은 본 발명의 실시예에 따른 플라즈마 디스플레이의 동작을 나타내는 플로우 차트;
도 12는 본 발명의 실시예에 따른 플라즈마 디스플레이의 동작을 나타내는 다른 플로우 차트;
도 13은 9 단계의 보호동작을 나타낸 도면;
도 14는 9 단계의 보호동작에 의한 전력소모의 감소율을 나타낸 그래프; 및
도 15는 본 발명이 적용되는 디스플레이구조의 실시예를 나타낸 블록도이다.
*도면의 주요부분에 대한 부호의 설명
51:PDP
52:데이터전극
53:주사전극
54:공통전극

Claims (5)

  1. 서로 대향하게 설치된 제 1 기판 및 제 2 기판;
    상기 제 2 기판에 대향하는 상기 제 1 기판의 면에 교호적으로 서로 설치되며, 제 1 방향으로 연장되는 주사전극들 및 공통전극들; 및
    상기 제 1 기판에 대향하는 상기 제2 기판의 면에 설치되며, 상기 제 1 방향에 직교하는 제 2 방향으로 연장되는 데이터전극들을 구비하는 플라즈마 디스플레이 패널;
    상기 데이터전극들에 데이터펄스를 인가하는 데이터 드라이버들;
    영상신호에 기초하여 상기 데이터 드라이버들의 동작을 제어하는 제어회로; 및
    상기 데이터드라이버들 중에서 적어도 하나의 데이터드라이버로부터 상기 데이터전극으로 공급되는 전류가 미리 설정된 규정전류치를 초과하는지 여부를 판정하며, 상기 하나의 데이터드라이버에 공급되는 전류가 상기 규정전류치를 초과하는 경우 상기 하나의 데이터드라이버 동작을 억제하는 보호신호를 상기 제어회로로 출력하는 보호신호출력회로를 포함하고,
    상기 보호신호출력회로는, 상기 데이터드라이버 주변의 온도가 미리 설정된 규정온도를 초과할 때, 상기 판정을 시작하는 것을 특징으로 하는 플라즈마 디스플레이.
  2. 제 1 항에 있어서,
    상기 보호신호의 입력을 트리거로 하여, 하나의 프레임을 구성하는 서브필드들 중에서 최하위의 비트로부터 서브필드들을 순차적으로 삭제하는 것을 특징으로 하는 플라즈마 디스플레이.
  3. 제 1 항에 있어서,
    상기 제어회로는, 상기 보호신호의 입력을 트리거로 하여, 어드레싱 기간 중 상기 데이터드라이버가 상기 주사전극들 중에서 인접한 2 개의 주사전극의 데이터 전극에 동일한 데이터펄스를 인가시키는 것을 특징으로 하는 플라즈마 디스플레이.
  4. 제 1 항에 있어서,
    상기 보호신호출력회로는 마이크로컴퓨터로 구성되는 것을 특징으로 하는 플라즈마 디스플레이.
  5. 데이터드라이버들 중에서 적어도 하나의 데이터드라이버로부터 데이터전극으로 공급되는 전류가 미리 설정된 규정전류치를 초과하는지 여부를 판정하는 단계; 및
    상기 하나의 데이터드라이버에 공급되는 전류가 상기 규정전류치를 초과하는 경우, 하나의 프레임을 구성하는 서브필드들 중에서 최하위의 비트로부터 서브필드들을 순차적으로 삭제하여 상기 하나의 데이터드라이버 동작을 억제하는 단계를 포함하고,
    상기 데이터드라이버 주변의 온도가 미리 설정된 규정온도를 초과할 때, 상기 판정을 시작하는 것을 특징으로 하는 플라즈마 디스플레이 구동방법.
KR1020050049185A 2001-02-27 2005-06-09 플라즈마 디스플레이 및 구동방법 KR100595344B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00052758 2001-02-27
JP2001052758A JP4667619B2 (ja) 2001-02-27 2001-02-27 プラズマ表示装置及びその駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020010228A Division KR100595943B1 (ko) 2001-02-27 2002-02-26 플라즈마 디스플레이 및 구동방법

Publications (2)

Publication Number Publication Date
KR20050074364A true KR20050074364A (ko) 2005-07-18
KR100595344B1 KR100595344B1 (ko) 2006-06-30

Family

ID=18913342

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020020010228A KR100595943B1 (ko) 2001-02-27 2002-02-26 플라즈마 디스플레이 및 구동방법
KR10-2005-0049186A KR100516344B1 (ko) 2001-02-27 2005-06-09 플라즈마 디스플레이 구동방법
KR1020050049185A KR100595344B1 (ko) 2001-02-27 2005-06-09 플라즈마 디스플레이 및 구동방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020020010228A KR100595943B1 (ko) 2001-02-27 2002-02-26 플라즈마 디스플레이 및 구동방법
KR10-2005-0049186A KR100516344B1 (ko) 2001-02-27 2005-06-09 플라즈마 디스플레이 구동방법

Country Status (3)

Country Link
US (1) US7088312B2 (ko)
JP (1) JP4667619B2 (ko)
KR (3) KR100595943B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280573A (ja) * 2002-03-20 2003-10-02 Nec Corp ディジタル回路の誤信号供給抑止方法及びその回路並びにプラズマディスプレイの誤表示防止方法及びその回路
US7102596B2 (en) * 2002-09-12 2006-09-05 Lg Electronics Inc. Method and apparatus for driving plasma display panel
JP2004325568A (ja) * 2003-04-22 2004-11-18 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびパワーモジュール
US7153176B2 (en) * 2003-05-19 2006-12-26 Pioneer Corporation Method for manufacturing plasma display panel using patterned mask to form ribs
JP4819315B2 (ja) * 2004-02-20 2011-11-24 日立プラズマディスプレイ株式会社 プラズマディスプレイ及びその駆動方法
JPWO2006013658A1 (ja) * 2004-08-05 2008-05-01 富士通日立プラズマディスプレイ株式会社 フラットディスプレイ装置およびその駆動方法
KR100599654B1 (ko) * 2004-09-22 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100586997B1 (ko) * 2004-10-07 2006-06-08 삼성전자주식회사 디스플레이 패널의 구동장치 및 그 구동장치의 제어방법
KR20060084101A (ko) * 2005-01-17 2006-07-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
JP5084111B2 (ja) * 2005-03-31 2012-11-28 三洋電機株式会社 表示装置及び表示装置の駆動方法
KR100701957B1 (ko) * 2005-04-15 2007-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널
JP4977963B2 (ja) * 2005-04-27 2012-07-18 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100648707B1 (ko) 2005-10-11 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이에 사용되는 전원 공급 장치
KR100829019B1 (ko) * 2005-11-07 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20070103412A1 (en) * 2005-11-09 2007-05-10 Pao-Yun Tang Liquid crystal display having a voltage divider with a thermistor
US20070176855A1 (en) * 2006-01-31 2007-08-02 International Rectifier Corporation Diagnostic/protective high voltage gate driver ic (hvic) for pdp
EP1821276A1 (en) * 2006-02-21 2007-08-22 Deutsche Thomson-Brandt Gmbh Method and apparatus for avoiding overheating of drivers of a plasma display panel
JP4428381B2 (ja) * 2006-12-19 2010-03-10 ソニー株式会社 表示装置及び電子機器
JP4238913B2 (ja) * 2006-12-19 2009-03-18 ソニー株式会社 表示装置の温度制御方法及び表示装置
US8138995B2 (en) 2007-01-15 2012-03-20 Panasonic Corporation Plasma display device
KR100823490B1 (ko) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5168986B2 (ja) * 2007-04-02 2013-03-27 パナソニック株式会社 プラズマディスプレイ装置
JP5167683B2 (ja) * 2007-04-20 2013-03-21 パナソニック株式会社 プラズマディスプレイ装置の駆動方法
US8138994B2 (en) * 2007-05-25 2012-03-20 Samsung Sdi Co., Ltd. Plasma display and driving method thereof
WO2009096186A1 (ja) * 2008-01-31 2009-08-06 Panasonic Corporation プラズマディスプレイ装置
US20120229434A1 (en) * 2009-11-12 2012-09-13 Yoshimasa Niibo Plasma display device and method of driving plasma display panel
KR20120098898A (ko) * 2010-01-19 2012-09-05 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
WO2012098903A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
WO2012098902A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 画像表示装置および画像表示装置の駆動方法
CN104064154B (zh) * 2014-05-26 2016-07-06 深圳市华星光电技术有限公司 液晶面板的电路结构及液晶面板的驱动方法
KR102264655B1 (ko) 2014-10-14 2021-06-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129397A (en) * 1979-03-29 1980-10-07 Fujitsu Ltd Plasma display unit
DE69314921T2 (de) * 1992-12-25 1998-03-19 Canon Kk Flüssigkristallanzeigevorrichtung
US6522314B1 (en) * 1993-11-19 2003-02-18 Fujitsu Limited Flat display panel having internal power supply circuit for reducing power consumption
JP2853537B2 (ja) 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
US5956014A (en) * 1994-10-19 1999-09-21 Fujitsu Limited Brightness control and power control of display device
JP3382747B2 (ja) * 1995-03-20 2003-03-04 富士通株式会社 平面型表示装置および該平面型表示装置の電流制御方法
KR100400390B1 (ko) 1996-07-02 2003-12-24 엘지전자 주식회사 플라즈마표시장치의시스템보호회로
JP3757345B2 (ja) 1997-07-22 2006-03-22 株式会社日立プラズマパテントライセンシング 平面表示装置の駆動回路
JP3544855B2 (ja) * 1998-03-26 2004-07-21 富士通株式会社 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体
JP4340342B2 (ja) * 1998-09-30 2009-10-07 株式会社日立製作所 プラズマディスプレイ装置およびその制御方法
JP2000172222A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp 表示装置
JP2000284743A (ja) * 1999-03-30 2000-10-13 Nec Corp プラズマディスプレイパネル駆動装置
JP4360450B2 (ja) * 1999-06-09 2009-11-11 株式会社日立プラズマパテントライセンシング 表示装置
KR100563406B1 (ko) * 1999-06-30 2006-03-23 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR100595943B1 (ko) 2006-07-03
JP2002258793A (ja) 2002-09-11
US20020118312A1 (en) 2002-08-29
KR20050065512A (ko) 2005-06-29
KR100516344B1 (ko) 2005-09-22
US7088312B2 (en) 2006-08-08
KR100595344B1 (ko) 2006-06-30
JP4667619B2 (ja) 2011-04-13
KR20020070127A (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
KR100595344B1 (ko) 플라즈마 디스플레이 및 구동방법
US5446344A (en) Method and apparatus for driving surface discharge plasma display panel
US7733302B2 (en) Plasma display device and driving method thereof
US6496165B1 (en) Driving apparatus for driving a plasma display panel based on power consumed during a non-light emitting period of a unit display period
US7999766B2 (en) Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
KR100824127B1 (ko) 데이터 기입시의 소비전력이 절감되는 다계조 화상표시장치
JP4754079B2 (ja) プラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置
KR100319098B1 (ko) 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치
JPH10207427A (ja) プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置
US7710372B2 (en) PDP data driver, PDP driving method, plasma display device, and control method for the same
JP3634768B2 (ja) データ書き込み時の消費電力の低減が図られた多階調画像表示装置
US20050280610A1 (en) Plasma display device and drive method for use in plasma display device
US6472826B2 (en) Method of driving plasma display panel and a plasma display device using the method
JPH10187095A (ja) プラズマディスプレイパネルの駆動方法及び表示装置
US8269694B2 (en) Method for driving plasma display panel
US20100118009A1 (en) Plasma display panel display apparatus and method for driving the same
KR100279045B1 (ko) Pdp의유지방전펄스수증가에따른밝기보상방법
KR20040009329A (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
JP5026682B2 (ja) Ｐｄｐデータドライバ及びこれを用いたプラズマ表示装置
JP2008158161A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003216098A (ja) プラズマディスプレイ装置
JP2008151908A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee