JP3382747B2

JP3382747B2 - 平面型表示装置および該平面型表示装置の電流制御方法

Info

Publication number: JP3382747B2
Application number: JP06104595A
Authority: JP
Inventors: 重寿冨尾
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-03-20
Filing date: 1995-03-20
Publication date: 2003-03-04
Anticipated expiration: 2018-03-04
Also published as: JPH08263007A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は平面型表示装置およびそ
の電流制御方法に関し、特に、プラズマ・ディスプレイ
装置やエレクトロ・ルミネセンス・ディスプレイ装置等
の平面型表示装置および該平面型表示装置の電流制御方
法に関する。近年、平面型表示装置における大画面化，
大表示容量化，フルカラー表示化の要求に伴って、該平
面型表示装置の消費電力も大きくなる傾向にある。そこ
で、アドレス電流が変動（増大）した場合には、アドレ
ス周波数（表示フレーム中のアドレス電極の各々におけ
るパルス信号の周波数）を変化（減少）させることによ
り、電源回路の大型化を防ぐ技術が提案されている。そ
して、動画の表示データの変化等によりアドレス電流が
変動した場合でも安定したアドレス周波数制御を行うこ
とのできる平面型表示装置の提供が要望されている。

【０００２】

【従来の技術】従来、パーソナル・コンピュータやワー
ド・プロセッサの表示部分、或いは、各種画像の表示装
置として、プラズマ・ディスプレイ装置やエレクトロ・
ルミネセンス・ディスプレイ（ＥＬ）装置等の平面型表
示装置が使用されている。これらの平面型表示装置は、
奥行きが短く、大型の表示画面が実現されて来ており、
その用途も急速に拡大され、生産規模も増大して来てい
る。

【０００３】ところで、平面型表示装置は、電極間に堆
積された電荷を利用することによって、各セルを発光さ
せて表示を行うものであるが、その一般的な原理を、プ
ラズマ・ディスプレイ装置を例に採って説明する。従
来、交流駆動型プラズマ・ディスプレイ装置（交流駆動
型プラズマ・ディスプレイ・パネル：ＡＣ型ＰＤＰ）
は、２本の電極で選択放電（アドレス放電）および維持
放電を行う２電極型と、第３の電極を利用してアドレス
放電を行う３電極型とが知られている。

【０００４】一方、カラー表示を行うプラズマ・ディス
プレイ装置では、放電により発生する紫外線によって放
電セル内に形成した蛍光体を励起しているが、この蛍光
体は、放電により同時に発生する正電荷であるイオンの
衝撃に弱いという欠点がある。そして、上記の２電極型
のＡＣ型ＰＤＰでは、蛍光体がイオンに直接当たるよう
な構成になっているため、蛍光体の寿命低下を招く恐れ
がある。

【０００５】これを回避するために、カラー表示用のＡ
Ｃ型ＰＤＰでは、面放電を利用した３電極構造が用いら
れている。また、この３電極型のＡＣ型ＰＤＰにおいて
も、第３の電極が維持放電を行う第１と第２の電極が配
置されている基板に形成去れているものと、該第３の電
極が対向するもう１つの基板に配置されているものよが
ある。

【０００６】さらに、同一基板に前記３種類の電極を形
成するものでも、維持放電を行う２本の電極の上に第３
の電極を配置する場合と、その下に第３の電極を配置す
る場合がある。そして、蛍光体から発せられた可視光
を、その蛍光体を透過して見るものと、蛍光体からの反
射を見るものとがある。上記した各タイプのプラズマ・
ディスプレイ装置は、その原理は何れに同一であるの
で、以下では、維持放電を行う第１と第２の電極を設け
た第１の基板と、これとは別で、当該第１の基板と対向
する第２の基板に第３の電極を形成して構成された平面
型表示装置を例として説明する。

【０００７】図９は従来の平面型表示装置の一例におけ
るディスプレイパネルを模式的に示す図であり、上述し
た３電極方式のプラズマ・ディスプレイ装置の一例のパ
ネル部分を概略に示す平面図である。また、図１０は図
９のディスプレイパネルにおける１つの放電セル（１
０）の概略的構造を示す断面図である。図９および図１
０に示されるように、３電極方式のプラズマ・ディスプ
レイ装置（プラズマ・ディスプレイ・パネル：ＰＤＰ）
は、２枚のガラス基板１２，１３によって構成されてお
り、第１の基板１３には、互いに平行して配置された維
持電極として作動する第１の電極（Ｘ電極）１４、およ
び、第２の電極（Ｙ電極）１５が形成され、そして、該
Ｘ電極１４およびＹ電極１５は、誘電体層１８で被覆さ
れるようになっている。ここで、誘電体層１８からなる
放電面には保護膜としてＭｇＯ（酸化マグネシューム）
膜等で構成された被膜２１が形成されている。

【０００８】一方、第１のガラス基板１３と対向する第
２の基板１２の表面には、第３の電極、すなわち、アド
レス電極として作動する電極１６が、維持電極（Ｘ電極
およびＹ電極）１４，１５と直交するようにして形成さ
れている。また、アドレス電極１６上には、赤，緑，青
の何れか１つの発光特性を有する蛍光体１９が、第２の
基板１２の壁部１７によって規定される放電空間２０内
に形成されている。すなわち、プラズマ・ディスプレイ
装置（ＰＤＰ）における各放電セル１０は、壁（障壁）
によって仕切られるようになっている。

【０００９】さらに、図９および図１０に示すプラズマ
・ディスプレイ装置１においては、第１の電極（Ｘ電
極）１４と第２の電極（Ｙ電極）１５とは、互いに平行
に配置され、それぞれ対を構成しておる。また、第２の
電極（Ｙ電極）１５は、それぞれ個別に駆動されるが、
第１の電極（Ｘ電極）１４は、共通電極を構成してお
り、１個のドライバで駆動される構成となっている。

【００１０】図１１は図９のディスプレイ・パネルを用
いた平面型表示装置の全体的な構成を概略的に示すブロ
ック図である。図１１に示されるように、平面型表示装
置（プラズマ・ディスプレイ装置）において、アドレス
電極（Ａ１〜ＡＭ）１６は、それぞれアドレスドライバ
３１に接続され、該アドレスドライバ３１によってアド
レス放電時のアドレスパルスが各アドレス電極Ａ１〜Ａ
Ｍ（１６）に印加される。また、Ｙ電極（Ｙ１〜ＹＮ）
１５も、それぞれＹスキャンドライバ３４に接続されて
いる。

【００１１】スキャンドライバ３４は、Ｙ側共通ドライ
バ３３に接続されており、アドレス放電時のパルスはス
キャンドライバ３４から発生されるが、維持放電パルス
等はＹ側共通ドライバ３３で発生され、Ｙスキャンドラ
イバ３４を経由してＹ電極Ｙ１〜ＹＮ（１５）に印加さ
れる。一方、Ｘ電極１４は、平面型表示装置におけるデ
ィスプレイ・パネルの全表示ラインに渡って共通に接続
されて取り出されるようになっている。すなわち、Ｘ電
極側の共通ドライバ３２は、書き込みパルス、維持パル
ス等を発生し、これらを同時並列的に各Ｙ電極１５に印
加する。なお、上記各ドライバ回路（３１，３２，３
３）は、制御回路３５によって制御され、該制御回路３
５は、装置の外部から入力される同期信号（VSYNC,HSYN
C)や表示データ信号（DATA) 等によって制御されるよう
になっている。

【００１２】すなわち、図１１から明らかなように、ア
ドレスドライバ３１は、制御回路３５に設けた表示デー
タ制御部３６に接続されており、該表示データ制御部３
６は、外部から入力される表示データを示すドットクロ
ック信号（CLOCK)および表示データ信号（DATA) から、
該表示データ制御部３６内部に設けられた例えばフレー
ムメモリ３７等を使用して、１フレーム内において、選
択されるべきアドレス電極のアドレスタイミングに同期
させたデータを出力するようになっている。

【００１３】また、Ｙスキャンドライバ３４は、制御回
路３５に設けられたパネル駆動制御部３８のスキャンド
ライバ制御部３９に接続されており、外部から入力され
る１フレーム（１フィールド）の開始を指示する信号で
ある垂直同期信号VSYNC および１水平期間の開始を指示
する信号である水平同期信号HSYNC に応じて、Ｙスキャ
ンドライバ３４を駆動して平面型表示装置１における複
数本のＹ電極１５を１本ずつ順次に選択して、１フレー
ムの画像を表示するようになっている。

【００１４】図１１において、スキャンドライバ制御部
３９から出力されるY-DATAは、該Ｙスキャンドライバを
１ビット毎にオンさせるためのスキャンデータであり、
また、Y-CLOCK は、該Ｙスキャンドライバを１ビット毎
にオンさせるための転送クロックを示している。さら
に、Y-STB1は、Ｙスキャンドライバ３９をオンさせるた
めのタイミング信号であり、また、Y-STB2は、該Ｙスキ
ャンドライバをオフさせるためのタイミング信号を示し
ている。

【００１５】Ｘ電極側の共通ドライバ３２とＹ電極側の
共通ドライバ３３は、何れも制御回路３５に設けられた
共通ドライバ制御部４０に接続されており、該Ｘ電極１
４および該Ｙ電極１５を交互に印加される電圧の極性を
反転させながら一斉に駆動して上記した維持放電を実行
させるものである。図１１において、共通ドライバ制御
部４０から出力されるX-UDは、Ｘ側共通ドライバのオン
／オフを制御して所定の駆動電圧ＶＳおよびＶＷを出力
するものであり、また、X-DDは、Ｘ側共通ドライバのオ
ン／オフを制御して接地電圧GND を出力するものであ
る。同様に、共通ドライバ制御部４０から出力されるY-
UDは、Ｙ側共通ドライバのオン／オフを制御して所定の
駆動電圧ＶＳおよびＶＷを出力するものであり、また、
共通ドライバ制御部４０から出力されるY-DDは、Ｙ側共
通ドライバのオン／オフを制御して接地電圧GND を出力
するものである。

【００１６】図１２は図１１の平面型表示装置における
駆動波形の一例を示す図であり、いわゆる、線順次駆動
・自己消去アドレス方式における１駆動サイクルを示し
ている。図１２に示す例では、まず、１駆動サイクルに
おいて、タイミングでＸ電極１４の電圧を０Ｖに維持
したまま、１フレームを構成する全てのサブフィールド
に該当するＹ電極１５に−ＶＳの電圧を一斉に印加し
て、表示ラインの全ての波形の位相を整える。この操作
は、前回のフレームにおける各サブフィールドに該当す
る各表示ラインが最後に如何なる位相になっているか不
明であるので、新しいフレームを表示するに際して各表
示ラインの位相を一致させるためである。

【００１７】次に、図１２に示されるように、タイミン
グでスキャンドライバ３４および共通ドライバ３３に
より表示データを書き込むべきラインとして選択された
表示ライン（選択ライン：図１２(C))のＹ電極の電位を
−ＶＳレベルとし、一方、選択ライン以外の表示ライン
（非選択ライン：図１２(D))のＹ電極の電位を０Ｖレベ
ルとする。ここで、ＶＳは維持電圧を示している。

【００１８】なお、図１２に示す例では、Ｘ電極に対し
て書き込み電圧ＶＷが書き込みパルスとして印加される
が、この瞬間、放電空間１９に放電開始電圧（Ｖｆ）を
越える電圧が加わり、放電が開始される。この場合、選
択ラインの電圧はＶＳ＋ＶＷであり、非選択ラインの電
圧はＶＷである。従って、ＶＳ＋ＶＷ＞Ｖｆ（放電開始
電圧）＞ＶＷと設定することで、選択ラインにのみ放電
を起こすことができる。

【００１９】上記の操作によって、タイミングで選択
ラインにおける全セル部１０に書込み操作が実行され
る。すなわち、選択ライン（図１２(C))のＸ電極１４上
の保護膜（ＭｇＯ膜）２１には正の壁電荷が蓄積され、
選択ラインのＹ電極１５上の保護膜（ＭｇＯ膜）２１に
は負の壁電荷が蓄積されることになる。ここで、これら
の壁電荷は、放電が進むにつれて放電空間１９内の電界
を低減させる極性であることから、この放電は直ちに収
束に向かって１μｓ〜数μｓで終結する。

【００２０】次に、図１２におけるタイミング以降に
おいて、Ｘ電極１４と、選択ラインのＹ電極１５とに交
互に、電圧−ＶＳからなる維持パルスが印加され、蓄積
された壁電荷が電極に印加された電圧に上乗せされ、点
灯（発光）させないセルを除いて維持放電が繰り返され
る。ここで、点灯させないセル部１０に対しては、図１
２におけるタイミングにおいて、最初に維持パルスが
Ｘ電極に印加され、選択ラインのＹ電極上のＭｇＯ膜に
負の壁電荷が蓄積された後、選択ラインのＹ電極に最初
に印加される維持パルスに同期させて、点灯させない特
定のセル部１０に対応するアドレス電極に正の電圧ＶＡ
のアドレスパルスＡＤＰが選択的に印加されることにな
る。

【００２１】このとき、選択ラインの全セルに維持放電
が起こるが、特に、アドレス電極にアドレスパルスＡＤ
Ｐを印加したセルにおいては、アドレス電極とＹ電極間
の放電を併発してＹ電極上のＭｇＯ膜に正の壁電荷が過
剰に蓄積される。そして、生成された壁電荷自身で放電
開始電圧を越えるような値に電圧ＶＡを設定しておく
と、外部電圧を取り除いた時、すなわち、Ｘ電極および
Ｙ電極を０Ｖレベル、アドレス電極をＧＮＤレベルとし
た時に壁電荷自身の電圧による放電が起こる。

【００２２】この放電においては、Ｘ電極とＹ電極の電
位差が０Ｖであるため、放電によって発生した空間電荷
が壁電荷が、Ｘ電極およびＹ電極のＭｇＯ膜上に蓄積さ
れることは無い。よって、空間電荷は、放電空間内で、
再結合し中和される。これが自己消去放電である。した
がって、以降、維持パルス−ＶＳが当該Ｘ電極およびＹ
電極に交互に印加されても、維持放電が起こらず消去状
態となる。なお、点灯させるセルに対しては、対応する
アドレス電極にアドレスパルスＡＤＰを印加しないた
め、維持放電のみが起こり、自己消去放電がおこらな
い。このため、その後印加される維持パルスによって、
維持放電を繰り返す。このようにして、選択ラインにお
ける表示データの書き込みが１駆動サイクルにおいて行
われるが、この例では、かかる書き込みが１表示ライン
毎に行われる。

【００２３】図１３は図１１の平面型表示装置における
書き込み放電および維持放電の一例を示す図である。同
図中、参照符号『Ｗ』は書き込みの駆動サイクル、
『Ｓ』は維持放電のみの駆動サイクル、『ｓ』は前のフ
ィールドの維持放電のみのサイクルを示している。図１
４は図１１の平面型表示装置における駆動波形の他の例
を示す図であり、いわゆるアドレス／維持放電期間分離
型・書き込みアドレス方式における１つのサブフィール
ド期間ＳＦを示すものである。

【００２４】図１４に示す例では、１つのサブフィール
ドＳＦは、少なくともリセット期間６１、アドレス期間
６２および維持放電期間６３の３つの期間を有し、該リ
セット期間６１は、前述したように、新たに１フレーム
分の画像を表示する直前に、前回のフレームにおける各
サブフィールドの状態を消去するために、全てのＹ電極
１５を０Ｖレベルとし、同時に、Ｘ電極１４に電圧Ｖｗ
からなる書き込みパルスを印加する。

【００２５】その後、Ｙ電極１５の電圧がＶｓ、また、
Ｘ電極１４の電圧が０Ｖとなることによって、全てのセ
ル部において維持放電が行われ、これによって、全面書
き込み処理が実行される。さらに、Ｘ電極１４に消去パ
ルスＥＰを印加して、全てのセル部１０における記憶情
報を一旦消去させる。係る期間をリセット期間６０と称
している。

【００２６】すなわち、図１４に示す例では、リセット
期間６０においては、まず、全てのＹ電極が０Ｖレベル
にされ、同時に、Ｘ電極に電圧Ｖｗからなる書き込みパ
ルスが印加され、そして、全表示ラインの全セルで放電
が行われる。続いて、Ｙ電極の電位がＶｓレベルとな
り、同時に、Ｘ電極の電位が０Ｖレベルとなって、全て
のセルにおいて維持放電が行われる。さらに、Ｘ電極と
Ｙ電極間で消去放電を起こして壁電荷の削減（一部の壁
電荷を中和させる）を行う。このリセット期間６０は、
前のサブフィールドの点灯状態に係わらず全てのセルを
同じ状態にする作用があり、アドレス放電に有利な壁電
荷を維持パルスが印加されても放電を開始しないレベル
にする目的がある。

【００２７】次に、図１４に示す例では、リセット期間
６０に引き続いてアドレス期間６１が設けられており、
該アドレス期間６１において、表示データに応じたセル
のオン／オフを行うために、線順次でアドレス放電が行
われる。まず、Ｙ電極に０ＶレベルのスキャンパルスＳ
ＣＰを印加すると共に、アドレス電極中、維持放電を起
すセル、すなわち、点灯させるセルに対応するアドレス
電極に電圧ＶａのアドレスパルスＡＤＰが選択的に印加
され、点灯させるセルの書き込み放電が行われる。これ
により、アドレス電極と選択されたＹ電極との間に直接
的には知覚し得ない小放電が発生して、所定の量の電荷
が当該セル部１０に蓄積され、表示ラインの書き込み
（アドレス）操作が終了する。以下、順次他の表示ライ
ンについても、同様の動作が行われ、全表示ラインにお
いて、新たな表示データの書き込みが行われる。

【００２８】その後、維持放電期間６２になると、Ｙ電
極１５とＸ電極１４に対して、交互に、Ｖｓの電圧の維
持パルスが印加されて維持放電が行われ、１つのサブフ
ィールド毎の画像表示が行われる。なお、上記のアドレ
ス／維持放分離型・書き込みアドレス方式においては、
維持放電期間の長短、つまり、維持パルスの回数によっ
て、表示画面の輝度が決定される。また、表示画面にお
ける表示画素の輝度の階調は、各サブフィールドにおい
て、選択されたサブフィールドの設定条件に基づく維持
放電期間６３における維持放電回数に依存するものであ
り、換言すれば、維持放電期間の長さに依存することに
なる。すなわち、基本的には、該維持放電期間６３中に
おける維持放電回数が多い程、輝度は高くなり、逆であ
れば（維持放電回数が少ない程）、輝度は低くなる。

【００２９】従って、輝度の階調の調整は、各サブフィ
ールド毎の維持放電回数を所定の重み付けに従って予め
定められた複数種のサブフィールド・パターンの中から
最適なサブフィールド・パターンを適宜選択し、各々の
サブフィールドにおいて維持放電操作を実行し、それら
の合成結果が当該１フレームの階調表示となることによ
り行う。

【００３０】図１５は従来の平面型表示装置に適用され
る駆動方法の一例を説明するための図である。図１５に
示すように、前述した駆動方法は、例えば、１フレーム
を８個のサブフィールド（サブフレーム）ＳＦ１〜ＳＦ
８に分割し、それぞれのサブフィールドの維持放電期間
６３の長さを変化させたものである。

【００３１】すなわち、各サブフィールドＳＦ１〜ＳＦ
８におけるリセット期間６１とアドレス期間６２は、何
れも同じ時間長を有しているが、維持放電期間６３の長
さ（時間）は、各サブフィールド毎によって異なってお
り、例えば、サブフィールドＳＦ１からサブフィールド
ＳＦ８のそれぞれの維持放電回数は、１：２：４：８：
１６：３２：６４：１２８というように設定されてい
る。そして、１つのサブフィールドにおける維持放電回
数は、サブフィールドＳＦ１からサブフィールドＳＦ８
の何れか１つ若しくは複数種を、適宜のアドレスを用い
て選択することによって変更することができるようにな
っている。すなわち、サブフィールドＳＦ１〜ＳＦ８の
選択の組み合わせによって、１〜２５６階調までの輝度
表示を行うことが可能となる。係る具体例は、アドレス
／維持放電分離型・アドレス方式において、スキャンラ
イン数（表示ライン数）が多い場合や、フルカラー表示
のために多階調表示を行う場合に利用されており、その
具体的構成と動作は、例えば、特開平４−１９５１８８
号公報に開示されている。

【００３２】また、上記の具体例における実際の時間配
分の１例は以下の通りである。画面の書き換えを６０Ｈ
ｚとすると、１フレームは１６．６ｍｓ（１／６０Ｈ
ｚ）となる。１フレーム内の維持放電サイクルの回数を
５１０回とすると、各サブフィールドの維持放電サイク
ルの回数は、概略でＳＦ１が２サイクル、ＳＦ２が４サ
イクル、ＳＦ３が８サイクル、ＳＦ４が１６サイクル、
ＳＦ５が３２サイクル、ＳＦ６が６４サイクル、ＳＦ７
が１２８サイクル、ＳＦ８が２５６サイクルとなる。サ
ステインサイクルの時間を８μｓとすると、１フレーム
での合計は、4.08ｍｓとなる。残りの約１２ｍｓが８回
のアドレス期間に割り当てられる。よって、各サブフィ
ールドのアドレス期間は、約１．５ｍｓとなり、各ア
ドレス期間のリセッリ期間に５０μｓ程度必要とする
と、５００ラインのパネルを駆動するためには、アドレ
スサイクルは３μｓとなる。

【００３３】このように、アドレス／維持放電分離型・
アドレス方式はＡＣ型プラズマ・ディスプレイ装置ＰＤ
Ｐ或いはエレクトロルミネセンスディスプレイ（ＥＬ）
装置のメモリ機能を利用し、有効に時間を活用した階調
表示の方法として、現在最も有利な方法の一つと考えら
れている。

【００３４】

【発明が解決しようとする課題】ところで、上述したよ
うなＡＣ型プラズマ・ディスプレイ装置或いはエレクト
ロルミネセンス・ディスプレイ装置等のアドレス電流
は、アドレス電極−アドレス電極間容量充放電電流（以
下Ａ−Ａ間電流とも称する）、アドレス書き込み電流、
アドレスドライバ損失電流の３つに大別することができ
る。ここで、最大アドレス電流時に最も大きな比率をし
めるのがＡ−Ａ間電流である。このＡ−Ａ間電流はパネ
ルのアドレス電極間の浮遊容量に対して充放電する電流
である。

【００３５】図９を参照して説明すると、アドレス電極
A1と,A2 との２本の電極が、近接して配置されているの
で、該隣接するアドレス電極Ａ１，Ａ２は容量にモデル
化することができる。ここで、アドレス電極Ａ１に入力
する信号として以下の方形波を考える。Ｖ（ｔ）＝Ｖ_mＦ（ωｔ）ここで、Ｆ（ωｔ）は、０か１かの周期ファクターであ
る。なお、アドレス電極Ａ２の電位を０Ｖとする。

【００３６】このとき流れる電流Ｉ（ｔ）は、アドレス
電極Ａ１，Ａ２間の容量値をＣ₁₂とすると、Ｉ（ｔ）＝Ｃ₁₂Ｖ_mωＦ'(ωｔ）となる。これにより、Ａ−Ａ間電流は、Ａ−Ａ間容量、
Ａ−Ａ間電位差、アドレス周波数により決定されるが、
Ｃ₁₂およびＶ_mは一般的に変化しないため、ピーク時の
アドレス電流は、アドレス周波数に直接依存すると考え
られる。従って、セル部が、ちどりパターン状に配置さ
れている場合には、Ａ−Ａ間電流は最も大きくなる。こ
の場合の電流を保証するためには大型の電源が必要であ
り、コストおよび実装面において不利である。また、上
記表示パターンの頻度は低いと考えられるため定常的に
大型の電源が必要になるわけではない。

【００３７】このように、従来のプラズマ・ディスプレ
イ装置或いはエレクトロルミネセンス・ディスプレイ装
置等の平面型表示装置においては、アドレス電流を能動
的に制御出来ないため電源回路に大型のものが必要にな
っていた。これに対して、本件出願人は、先に、特願平
５−２９６９１０号において、アドレス電流を自動的に
制御できるようにして消費電力を低減させると共に、必
要とされる電源回路を小型化し、効率的で且つ経済的な
平面型表示装置を提案した。

【００３８】しかしながら、特願平５−２９６９１０号
においては、アドレス電流の制御を行った場合、表示デ
ータの書き変わりによって電流値が変動した場合等にお
いて、周波数制御による表示特性の変動、例えば、階調
数が標準６４階調が制御動作時に３２階調に減少する際
の変わり方（或いは、標準３２階調が制御動作時に１６
階調に減少する際の変わり方）の変化に対して改善の要
求があった。本発明は、上述した従来の平面型表示装置
が有する課題に鑑み、動画等の表示データの大きな変化
によりアドレス電流が変動した場合でも安定したアドレ
ス周波数制御が可能な平面型表示装置および該平面型表
示装置の電流制御方法の提供を目的とする。

【００３９】

【課題を解決するための手段】本発明の第１の形態によ
れば、１つのフレームを複数のサブフィールドＳＦ１〜
ＳＦ８により構成し、該複数のサブフィールドの組み合
わせにより２段階以上の階調表示または多色表示を行う
ようにした平面型表示装置であって、前記１フレーム単
位で消費されるアドレス電流値を検出するアドレス電流
検出手段３、該アドレス電流検出手段３により検出され
たアドレス電流値ＩＡを、少なくとも２つの基準電流値
Ｒ１，Ｒ２と比較する比較手段４、および、該比較手段
の出力に応じて、表示フレーム中のアドレス周波数ＦＡ
を制御するアドレス周波数制御手段５を具備することを
特徴とする平面型表示装置が提供される。

【００４０】本発明の第２の形態によれば、１つのフレ
ームを複数のサブフィールドＳＦ１〜ＳＦ８により構成
し、該複数のサブフィールドの組み合わせにより２段階
以上の階調表示または多色表示を行うようにした平面型
表示装置の電流制御方法であって、前記１フレーム単位
で消費されるアドレス電流値ＩＡを検出し、該検出され
たアドレス電流値ＩＡを第１の基準電流値ＲＡと比較
し、前記検出されたアドレス電流値ＩＡが前記第１の基
準電流値Ｒ１よりも大きい場合には、アドレス周波数Ｆ
Ａを下げるように制御し、前記検出されたアドレス電流
値ＩＡが前記第１の基準電流値Ｒ１よりも小さい場合に
は、該検出されたアドレス電流値ＩＡをさらに該第１の
基準電流値Ｒ１よりも小さい第２の基準電流値Ｒ２と比
較し、前記検出されたアドレス電流値ＩＡが前記第２の
基準電流値Ｒ２よりも大きい場合にはアドレス周波数Ｆ
Ａの制御を終了し、そして、前記検出されたアドレス電
流値ＩＡが前記第２の基準電流値Ｒ２よりも小さい場合
にはアドレス周波数ＦＡを上げるように制御することを
特徴とする平面型表示装置の電流制御方法が提供され
る。

【００４１】

【作用】本発明の平面型表示装置によれば、１つのフレ
ームは、複数のサブフィールドＳＦ１〜ＳＦ８により構
成され、複数のサブフィールドの組み合わせにより２段
階以上の階調表示または多色表示が行われる。アドレス
電流検出手段３は、１フレーム単位で消費されるアドレ
ス電流値を検出し、また、比較手段４は、該アドレス電
流検出手段３により検出されたアドレス電流値ＩＡを、
少なくとも２つの基準電流値Ｒ１，Ｒ２と比較する。さ
らに、アドレス周波数制御手段５は、比較手段の出力に
応じて、表示フレーム中のアドレス周波数ＦＡを制御す
るようになっている。

【００４２】本発明の平面型表示装置の電流制御方法に
よれば、１フレーム単位で消費されるアドレス電流値Ｉ
Ａが検出され、該検出されたアドレス電流値ＩＡが第１
の基準電流値ＲＡと比較される。検出されたアドレス電
流値ＩＡが第１の基準電流値Ｒ１よりも大きい場合に
は、アドレス周波数ＦＡを下げるようにアドレス周波数
制御が行われ、一方、検出されたアドレス電流値ＩＡが
第１の基準電流値Ｒ１よりも小さい場合には、該検出さ
れたアドレス電流値ＩＡが第１の基準電流値Ｒ１よりも
小さい第２の基準電流値Ｒ２とさらに比較される。そし
て、検出されたアドレス電流値ＩＡが第２の基準電流値
Ｒ２よりも大きい場合には、アドレス周波数ＦＡの制御
が終了され、一方、検出されたアドレス電流値ＩＡが第
２の基準電流値Ｒ２よりも小さい場合にはアドレス周波
数ＦＡを上げるようにアドレス周波数制御が行われる。

【００４３】このように、本発明の平面型表示装置およ
び該平面型表示装置の電流制御方法によれば、動画等の
表示データの大きな変化によりアドレス電流が変動した
場合でも安定したアドレス周波数制御を行うことができ
る。

【００４４】

【実施例】以下に、本発明に係る平面型表示装置の実施
例を図面を参照して説明する。図１は本発明に係る平面
型表示装置の一実施例の全体的な構成を概略的に示すブ
ロック図である。同図において、参照符号１は平面型表
示装置（３電極面放電交流駆動型プラズマ・ディスプレ
イ装置）を示し，２は電源回路，３はアドレス電流検出
回路，４は比較回路，５はアドレス周波数制御回路，６
は基準電流値記憶回路，そして，７は選択回路を示して
いる。なお、本実施例では、比較回路４等を制御する演
算手段（ＣＰＵ）は、制御回路３５の処理を制御するも
のとは別に設けられており、例えば、比較回路４が該演
算手段を含んで構成されている。

【００４５】図１において、参照符号３０はパネル部
（ディスプレイ・パネル),３１はアドレスドライバ，３
２はＸ共通ドライバ，３３はＹ共通ドライバ，３４はＹ
スキャンドライバ，そして，３５は制御回路を示してい
る。また、参照符号３６は表示データ制御部，３７はフ
レームメモリ，３８はパネル駆動制御部，３９はスキャ
ンドライバ制御部，そして，６０は共通ドライバ制御部
を示している。ここで、図１に示す平面型表示装置は、
図９〜図１１を参照して説明した従来の平面型表示装置
に対応するものであり、同じ参照符号を付した個所は、
同様の構成となっている。

【００４６】すなわち、図１に示されるように、本実施
例の平面型表示装置は、表面に電極が配置されている少
なくとも２枚の基板１２，１３が、電極部が互いに直交
して対向するように隣接して配置され、２つの基板間１
２，１３に蛍光体１９が挿入されている。さらに、電極
間に構成される複数個の直交部は、それぞれ画素を構成
するセル部１０を形成しており、該セル部１０は、電極
に印加される電圧に従って、所定量の電荷を蓄積しうる
メモリー機能と放電発光機能とを有している。

【００４７】平面型表示装置に表示される１つのフレー
ムは、走査ライン毎に構成される複数のサブフィールド
ＳＦ（ＳＦ１〜ＳＦ８）に時間的に分割して表示するよ
うになっている。分割された各サブフィールドＳＦは、
少なくとも、複数個のセル部１０を選択して表示データ
の書き込み操作を実行するアドレス期間６２と、表示デ
ータが書き込まれたセル部１０を所定の期間でけ放電発
光させる維持放電期間６３とで構成され、各サブフィー
ルドＳＦにおける維持放電期間６３の長さに適宜の重み
付けをすることにより、平面型表示装置に表示される１
フレームの階調を変化させるようになっている。

【００４８】アドレス電流検出手段３は、平面型表示装
置（ディスプレイ・パネル）で表示される１フレーム単
位で消費されるアドレス電流値Ｉａ（ＩＡ）を検出する
もので、該アドレス電流検出回路３により検出されたア
ドレス電流値ＩＡは、比較回路４に供給され、第１の基
準電流値Ｒ１および第２の基準電流値Ｒ２と比較される
ようになっている。すなわち、第１および第２の基準電
流値Ｒ１およびＲ２は、基準電流値記憶回路６に格納さ
れ、選択回路７の出力に応じて一方の基準電流値Ｒ１ま
たはＲ２が比較回路４に供給されるようになっている。
ここで、アドレス電流検出回路３により検出されるアド
レス電流値ＩＡは、１フレーム単位で消費されるアドレ
ス電流の平均値となっている。また、基準電流値記憶回
路６に格納される基準電流値は２つに限定されるもので
はない。すなわち、基準電流値記憶回路６は、３つ以上
の複数の基準電流値を記憶し、これら基準電流値記憶回
路６に格納された複数の基準電流値から、選択回路７に
より選択された任意の基準電流値が比較回路４に供給さ
れて検出されたアドレス電流値ＩＡとの比較を行うよう
に構成してもよい。

【００４９】アドレス周波数制御回路５は、比較回路４
の出力に応じて、表示フレーム中のアドレス周波数ＦＡ
を制御するもので、所定の処理を行った表示データＤＡ
ＴＡを制御回路３５の表示データ制御部３６に供給する
ようになっている。ここで、本発明に係る平面型表示装
置１は、プラズマ・ディスプレイで有ってもよく、ま
た、エレクトロ・ルミネセンス・ディスプレイ等の他の
平面型表示装置であってもよい。すなわち、本発明の平
面型表示装置は、基本的には、電荷を保持して記憶機能
を発揮する構成の表示装置であれば、如何なる平面型表
示装置でも採用可能である。ここで、アドレス周波数Ｆ
Ａは、図９〜図１５を参照して既に説明したように、表
示フレーム中のアドレス電極（Ａ１〜ＡＭ）の各々にお
けるアドレスパルス信号の周波数に対応するものであ
る。

【００５０】本実施例の平面型表示装置１においては、
電源回路２とアドレスドライバ３１との間にアドレス電
流Ｉａ（ＩＡ）を検出する電流検出回路３を設け、該電
流検出回路３の出力ＩＡを比較回路４で少なくとも２つ
の基準電流値（Ｒ１，Ｒ２）と比較して、アドレス周波
数ＦＡの制御を行うようになっている。なお、アドレス
電流検出回路３の回路構成は特に限定されるものではな
く、電流検出機能を有するものであれば公知の電流検出
手段を使用することができる。

【００５１】以上において、第１の基準電流値Ｒ１は、
例えば、複数のサブフィールド（ＳＦ１〜ＳＦ８）の
内、最下位のサブフィールド（ＳＦ１）に対応するアド
レスパルス信号を除いたアドレス周波数（１フレームの
全アドレス周波数の７／８）に対応する電流値に設定さ
れ、また、第２の基準電流値Ｒ２は、例えば、下位から
２つのサブフィールド（ＳＦ１，ＳＦ２）に対応するア
ドレスパルス信号を除いたアドレス周波数（１フレーム
の全アドレス周波数の３／４）に対応する電流値に設定
されている。

【００５２】図８は本発明の平面型表示装置におけるア
ドレス周波数制御処理の特徴を説明するための図であ
る。具体的に、例えば、比較回路４により比較結果で、
検出されたアドレス電流値ＩＡが第１の基準電流値（例
えば、最下位のサブフィールドＳＦ１を除いた場合のア
ドレス電流値）Ｒ１よりも大きい場合（例えば、図８に
おけるＰ１の場合）には、アドレス周波数ＦＡを下げる
ように制御する（現在の階調表示を低下、例えば、２５
６階調を１２８階調に低下させる）。一方、検出された
アドレス電流値ＩＡが第１の基準電流値Ｒ１よりも小さ
い場合には、該検出されたアドレス電流値ＩＡをさらに
第２の基準電流値（例えば、下位から２つのサブフィー
ルドＳＦ１，ＳＦ２を除いた場合のアドレス電流値）Ｒ
２と比較する。そして、検出されたアドレス電流値ＩＡ
が第２の基準電流値Ｒ２よりも大きい場合（例えば、図
８におけるＰ２の場合）にはアドレス周波数制御を終
了、すなわち、現在のままの階調表示を維持する。ま
た、検出されたアドレス電流値ＩＡが第２の基準値流値
Ｒ２よりも小さい場合（例えば、図８におけるＰ３の場
合）にはアドレス周波数ＦＡを上げるように制御する
（現在の階調表示を向上、例えば、６４階調を１２８階
調に向上させる）。

【００５３】これによって、検出されたアドレス電流値
ＩＡと比較する基準電流値に幅を持たせることができ、
動画等の表示データの大きな変化によりアドレス電流が
変動した場合でも安定したアドレス周波数制御を行う可
能となる。図２は本発明の平面型表示装置における要部
の一構成例を示すブロック回路図であり、本発明におい
て使用し得るアドレス電流検出回路３，比較制御回路
４’，および，アドレス周波数制御回路５の一例を示す
ものである。ここで、本実施例における比較制御回路
４’は、後述するように、図１の実施例における基準電
流値記憶回路６および比較回路４を、Ａ／Ｄ変換器４３
および演算手段（ＣＰＵ）４４と共に構成したものであ
る。

【００５４】図２に示されるように、アドレス電流検出
回路３は、抵抗ｒ３１〜ｒ３５，容量Ｃ３１，および，
バイポーラトランジスタＴＲ31，ＴＲ32を備えて構成さ
れ、電源２とアドレスドライバ回路３１との間に直列に
接続した抵抗ｒ３４の両端に抵抗ｒ３５を介してトラン
ジスタＴＲ31のエミッタおよび直接にＴＲ32のエミッタ
をそれぞれ接続するようになっている。トランジスタＴ
Ｒ31およびＴＲ32のベースは共通に接続されると共に、
トランジスタＴＲ32のコレクタに接続され、さらに、抵
抗ｒ３３を介して接地されている。また、トランジスタ
ＴＲ31のコレクタは、抵抗ｒ３１を介して接地されると
共に、抵抗ｒ３２を介して比較制御回路４’のＡ／Ｄ変
換器４３に接続されている。なお、容量Ｃ３１は、Ａ／
Ｄ変換器４３の入力と接地間に設けられている。

【００５５】アドレス電流検出回路３により検出される
アドレス電流値ＩＡは、１フレーム単位で消費されるア
ドレス電流値であり、好ましくは、複数の連続するフレ
ームでそれぞれ検出されたアドレス電流の平均値を使用
することが望ましい。ところで、平面型表示装置におい
て画像を表示するに際し、画像の表示階調を高めること
は、画像が鮮明になり画面を見やすくする反面、それぞ
れのアドレス電極において、印加される画素データのパ
ルスが増加することになり、各アドレス電極に流れるア
ドレス電流は、画素データパルスの周波数が大きくなる
に従って増大することになる。

【００５６】本実施例の平面型表示装置においては、所
定の画像を表示するに際して、常時、アドレス電極を流
れるアドレス電流Ｉａ（ＩＡ）を検出しておき、該アド
レス電流値ＩＡを比較制御回路４’で少なくとも２つの
基準電流値（Ｒ１，Ｒ２）と比較して、アドレス周波数
ＦＡの制御を行うようになっている。すなわち、図１を
参照して説明したように、検出されたアドレス電流値Ｉ
Ａが第１の基準電流値Ｒ１よりも大きい場合には、アド
レス周波数ＦＡを下げるように制御し、一方、検出され
たアドレス電流値ＩＡが第１の基準電流値Ｒ１よりも小
さい場合には、該検出されたアドレス電流値ＩＡをさら
に第２の基準電流値Ｒ２と比較する。さらに、検出され
たアドレス電流値ＩＡが第２の基準電流値Ｒ２よりも大
きい場合には、アドレス周波数制御を終了し、そして、
検出されたアドレス電流値ＩＡが第２の基準値流値Ｒ２
よりも小さい場合には、アドレス周波数ＦＡを上げるよ
うになっている。このように、検出されたアドレス電流
値ＩＡと少なくとも２つの基準電流値（Ｒ１，Ｒ２）と
を比較し、その比較結果により、どのサブフィールド
（例えば、サブフィールドＳＦ１、或いは、サブフィー
ルドＳＦ１，ＳＦ２）におけるアドレスパルスの入力を
止めるかを選択し、維持放電パルスが印加されても、そ
の選択されたサブフィールドにおいては、維持放電が行
われないようにして、階調表示の制御（アドレス周波数
の制御）を行うようになっている。

【００５７】比較制御回路４’は、例えば、図２に示さ
れるように、アドレス電流検出回路３からの出力（Ｉ
Ａ）が入力されるＡ／Ｄ変換器４３と、アドレス電流値
に関する基準電流値を格納する記憶装置（メモリ）を有
する基準データ出力回路（図１の基準電流値記憶回路６
に対応）４５と、Ａ／Ｄ変換器４３および基準データ出
力回路４５から出力されるデータを入力して比較する比
較回路４６（図１の比較回路４に対応）と、本発明の特
徴とする電流制御処理を制御する演算手段（ＣＰＵ）４
４とを備えている。

【００５８】比較制御回路４’は、アドレス周波数制御
回路５に対して３種類の独立した制御信号（ＳＦＥＮ
０，ＳＦＥＮ１，ＳＦＥＮ２）を出力し、該制御信号
（ＳＦＥＮ０，ＳＦＥＮ１，ＳＦＥＮ２）は、検出され
たアドレス電流値のレベルによってそれぞれ論理を変更
して出力されるようになっている。アドレス周波数制御
回路５は、比較制御回路４’の出力信号（ＳＦＥＮ０，
ＳＦＥＮ１，ＳＦＥＮ２）に応じて制御信号（Ｒ０〜Ｒ
７）を出力する制御データ発生回路５０と、各サブフィ
ールドにおいて選択するセルを決めるサブフィールドア
ドレス信号（ＲＤＩ０〜ＲＤＩ７）の入力部４０および
制御データ発生回路５０の出力（Ｒ０〜Ｒ７）が入力さ
れる入力部４１が設けられたゲート手段（ＡＮＤゲー
ト）４２とを備えている。ゲート手段４２は、複数個並
列に配置されており、該複数個のゲート手段４２を制御
することによって、所定の該サブフィールドアドレス信
号の出力を抑制し、アドレス周波数の制御を行うように
なっている。

【００５９】なお、本発明では、アドレス電極のそれぞ
れにおいて流れるアドレス電流を個別に検出して制御す
ることも可能であるが、効率的には、平面型表示装置１
のパネル３０全体を通して流れるアドレス電流の総計を
検出することで実用的な制御が可能であるので、平面型
表示装置における表示操作の１フレーム単位でアドレス
電流を検出するか、或いは、複数のフレーム単位でアド
レス電流を検出し、その平均値を用いて上記の制御を実
行することが望ましい。

【００６０】さらに、本発明の平面型表示装置は、図９
〜図１５を参照して前述したような表示画面の階調制御
方法を利用するものであり、その詳細な説明はここでは
省略する。すなわち、本発明に適用する階調制御の概略
だけを説明すると、１フレームを構成する複数本のサブ
フィールドに相当するＹ電極１５からなる表示ラインの
それぞれにおける維持放電期間の長さ、換言すれば、維
持放電期間における維持放電回数を、図１５に示される
ような、８段階に設定されたサブフィールドＳＦ１〜Ｓ
Ｆ８の内からその１つ若しくは複数個を予め選択してお
き、そのアドレス情報、例えば、ＲＤＩ０〜ＲＤＩ７を
表示データ（ＤＡＴＡ）の一部に付与する。そして、８
段階に設定されたサブフィールドＳＦ１〜ＳＦ８の何れ
を単独若しくは複数種を組み合わせて、２５６階調の表
示を可能とする。

【００６１】図３は図２のアドレス周波数制御回路で使
用される制御データの真理値表の一例を示す図であり、
比較制御回路４’から出力される制御信号（ＳＦＥＮ
０，ＳＦＥＮ１，ＳＦＥＮ２）の論理の一例を示すもの
である。本実施例の制御信号生成回路５０は、比較制御
回路４’の出力信号（ＳＦＥＮ０，ＳＦＥＮ１，ＳＦＥ
Ｎ２）を受けて図３に示すような論理の信号を各出力端
子Ｒ０〜Ｒ７から出力されるように構成されているもの
であれば、如何なる論理回路を有するもので有っても使
用することが可能である。

【００６２】すなわち、図３に示す制御信号生成回路５
０の論理に関する真理値は、前記したアドレス電流の検
出値ＩＡのレベルに応じて、比較制御回路４’の出力信
号（ＳＦＥＮ０，ＳＦＥＮ１，ＳＦＥＮ２）の論理が図
３のように制御され、その組合せ論理に従って、該制御
信号生成回路５０の各出力端からのそれぞれの出力論理
が設定されるようになっている。

【００６３】本実施例では、アドレス周波数制御回路５
がＡＮＤゲート回路４２で構成されていることを前提と
して、サブフィールドアドレス信号のＲＤＩ７が輝度が
大きく、つまり、維持放電回数が多く設定されているサ
ブフィールドを指定するアドレスであり、該サブフィー
ルドアドレス信号のＲＤＩ０が輝度が小さく、つまり、
維持放電回数が少なく設定されているサブフィールドを
指定するアドレスであるとすると、アドレス電流の検出
値のレベルが低い場合には、比較制御回路４’の出力信
号（ＳＦＥＮ０，ＳＦＥＮ１，ＳＦＥＮ２）の論理が何
れも“Ｌ”レベルとなるように設定されており、それに
よって、制御信号生成回路５０の各出力端からのそれぞ
れの出力論理が全て“Ｈ”レベルとなるように設定され
ている。

【００６４】このことは、アドレス電流の検出値レベル
においては、ＡＮＤゲート回路４２は全て開放されてい
るので、サブフィールドアドレス信号ＲＤＩ０〜ＲＤＩ
７の何れかが入力されるとそのアドレス信号は、そのま
まアドレス周波数制御回路５からゲート回路４７を介し
て出力され、制御回路３５におけるパネル駆動制御部３
８の共通ドライバ制御部６０に入力され、維持放電を実
行する。

【００６５】一方、アドレス電流の検出値レベルが、多
少増加した場合には、比較制御回路４’の出力信号ＳＦ
ＥＮ０が“Ｈ”レベルとなり他の出力信号ＳＦＥＮ１と
ＳＦＥＮ２の論理は“Ｌ”レベルのままに維持される。
この状態においては、図３の真理値表から明らかなよう
に、制御信号生成手段５０の出力端の内Ｒ０の出力端に
おける出力論理が“Ｌ”レベルとなり、その他の出力端
のＲ１〜Ｒ７の各出力端における出力論理は“Ｈ”レベ
ルのままとなる。

【００６６】このことは、サブフィールドアドレス信号
ＲＤＩ０が入力された場合においても、そのサブフィー
ルドアドレス信号ＲＤＩ０は、アドレス周波数制御回路
５から出力されず、マスクされることになり、その分ア
ドレス周波数が減少することになる。つまり、係る状態
では、若干アドレス電流の検出値レベルが、増加したた
め、その分を補償するため、サブフィールドアドレス信
号（ＲＤＩ７〜ＲＤＩ０）をマスクすることによって、
アドレス周波数を低減させるものである。なお、上記ア
ドレス周波数が低減された状態からアドレス周波数を増
大する場合には、マスクしたサブフィールドアドレス信
号（ＲＤＩ７〜ＲＤＩ０）をアドレス周波数制御回路５
から出力するように制御すればよい。

【００６７】本実施例において、制御信号生成手段５０
の出力端の内Ｒ０の出力端にマスクをかけたのは、輝度
が小さいサブフィールドアドレス信号（最下位のサブフ
ィールドＳＦ１に対応）から消して行く方が、フィール
ド全体の輝度の変化に与える影響は少ないことによるも
のである。同様に、アドレス電流の検出値レベルが、か
なり増加した場合には、例えば、比較制御回路４’の出
力信号ＳＦＥＮ０とＳＦＥＮ１とが“Ｈ”レベルとなり
他の出力信号ＳＦＥＮ２の論理が“Ｌ”レベルのままに
維持された場合には、図３の真理値表から明らかなよう
に、制御信号生成手段５０の出力端の内Ｒ０からＲ２の
各出力端における出力論理が“Ｌ”レベルとなり、その
他の出力端のＲ３〜Ｒ７迄の各出力端における出力論理
は“Ｈ”レベルのままとなる。つまり、係る状態では、
サブフィールドアドレス信号ＲＤＩ０からＲＤＩ２がデ
ータとして入力された場合でも、サブフィールドアドレ
ス信号ＲＤＩ０〜ＲＤＩ２は、アドレス周波数制御回路
５から出力されず、マスクされることになり、その分ア
ドレス周波数が減少することになる。

【００６８】以下、本発明に係る平面型表示装置の電流
制御方法を図４〜図８を参照して説明する。図４は本発
明の平面型表示装置におけるメイン処理ルーチン（割り
込み待ち）の例を示すフローチャートであり、図４
（ｂ）は図４（ａ）の変形例を示すものである。また、
図５は本発明の平面型表示装置における電流検出ルーチ
ン（Ａ／Ｄ変換処理）の一例を示すフローチャートであ
り、そして、図６および図７は本発明の平面型表示装置
におけるアドレス周波数制御処理ルーチン（割り込み処
理）の一例を示すフローチャートである。さらに、図８
は本発明の平面型表示装置におけるアドレス周波数制御
処理の特徴を説明するための図である。

【００６９】まず、図４（ａ）に示されるように、メイ
ン処理ルーチンにおいて、ロジック電源投入またはリセ
ット動作が解除されると、ステップＳＴ１で各入出力ポ
ートの状態を設定（初期設定）し、さらに、ステップＳ
Ｔ３に進んで、平面型表示装置の表示および駆動回路動
作をスタートさせる。次に、ステップＳＴ４のループに
進んで、１フレーム単位でアドレス電流Ｉａ（ＩＡ）の
検出を行うために割り込みの許可および割り込み要因で
ある垂直同期信号(VSYNC信号）のエッジ入力を待ち続け
る。そして、内部の割り込み処理は、この信号のエッジ
の入力により割り込み要因が発生し、図６および図７に
示す割り込み処理ルーチンへ移行する。

【００７０】図６に示されるように、割り込み処理ルー
チン内では、まず、ステップＳＴ11で、 VSYNC信号の入
力の毎（すなわち、１フレーム毎）か、或いは、所定数
の VSYNC信号の入力の毎（例えば、５フレーム毎）かに
よりアドレス電流ＩＡの検出を行うために、割り込んだ
回数を数えるカウンタ（Ｖカウンタ）をインクリメント
する。さらに、ステップＳＴ12に進んでアドレス電流検
出回路３により１フレーム期間に流れるアドレス電流を
検出し、演算手段内部に検出値（ＩＡ）を格納する。

【００７１】図５は、図６におけるステップＳＴ12をサ
ブルーチン化した処理のフローチャートである。すなわ
ち、図５に示されるように、ステップＳＴ５において、
Ａ／Ｄ変換器の起動信号により変換を開始し、さらに、
ステップＳＴ６およびＳＴ７のループで、Ａ／Ｄ変換器
からの変換終了フラグを監視し、フラグが立つまで監視
ループを続ける。ステップＳＴ７において、変換終了フ
ラグが立ったと判別されると、ステップＳＴ８で、変換
された値を演算手段内部に検出値として格納する。

【００７２】次に、図６に戻って、ステップＳＴ13にお
いて、前回の処理からＶカウンタの値により、 VSYNC周
期で何回割り込みが発生しているかを確認し、規定回数
に満たなければ（カウント値小ならば）何も処理を行わ
ずに、このルーチンを終了する。一方、ステップＳＴ13
において、規定回数に達している（カウント値ＯＫ：例
えば、５フレーム毎にアドレス電流ＩＡの検出を行う場
合には、カウント値が５に達した場合）と判別される
と、ステップＳＴ14に進んで、Ｖカウンタの値をクリア
し、さらに、次のステップＳＴ15に進む。

【００７３】ステップＳＴ15では、検出したアドレス電
流（ＩＡ）と比較するための第１の基準電流値（Ｒ１）
を取り込む。このとき、他の処理の例として、ステップ
ＳＴ14からステップＳＴ16に進んで、外部に設けた設定
手段により、演算手段内部に格納した基準電流値の内の
一つを選択し、第１の基準電流値（Ｒ１）として取り込
むように構成することもできる。

【００７４】さらに、ステップＳＴ17に進んで、取り込
んだ第１の基準電流値Ｒ１により予め内部に格納された
基準電流値を減算し、第２の基準電流値Ｒ２として取り
込むか、或いは、選択された第１の基準電流値Ｒ１に対
応した第２の基準電流値Ｒ２が選択され、同様に取り込
んで、それぞれ内部レジスタに格納する。ここで、図１
に示すように、選択回路７により基準電流値記憶回路６
に格納された第１の基準電流値Ｒ１に対応した第２の基
準電流値Ｒ２を選択して取り込むこともできる。

【００７５】また、他の処理として、基準電流値の差
を、上下左右に隣接する表示セル間で異なる表示を、１
つのフレームを構成する複数のサブフィールドの内の１
つのサブフィールドで行った場合に流す電流値より大き
くしてもよい。すなわち、第１の基準電流値Ｒ１と第２
の基準電流値Ｒ２との差を、上下左右に隣接する表示セ
ル間で異なる表示が１つのフレームを構成する複数のサ
ブフィールドの内の１つのサブフィールドで行われた場
合に流れる電流値よりも大きく、換言すると、１サブフ
ィールド以上になるようにしてもよい。

【００７６】また、さらに他の処理として、図４（ｂ）
のステップＳＴ２に示されるように、初期設定期間後に
（ステップＳＴ１の後に）、該ステップＳＴ２におい
て、装置内部に設けた表示データ発生手段により、上下
左右に隣接する表示セル間で異なる表示データを発生さ
せ、さらに、アドレス電流検出回路３により１つのサブ
フィールドで流れるアドレス電流を検出し、この検出し
た値を図６に示すステップＳＴ15で既に取り込んだ第１
の基準電流値より減算し、第２の基準電流値として内部
レジスタに格納することもできる。すなわち、上下左右
に隣接する表示セル間で異なる表示が行われる場合の１
つのサブフィールドで流れるアドレス電流値を検出し、
第１の基準電流値Ｒ１と該検出されたアドレス電流値Ｉ
Ａとの演算により第２の基準電流値Ｒ２を決定するよう
に構成してもよい。これにより、第１の基準電流値Ｒ１
と第２の基準電流値Ｒ２との差は、自動的に１サブフィ
ールド以上に設定される。なお、図４（ａ）と図４
（ｂ）との比較から明らかなように、ステップＳＴ２の
処理が終了すると、図４（ａ）を参照して説明したステ
ップＳＴ３およびＳＴ４の処理が行われることになる。

【００７７】次に、図７に示されるように、ステップＳ
Ｔ18において、既に取り込み済のアドレス電流値ＩＡと
第１の基準電流値Ｒ１とを比較し、検出した電流値ＩＡ
の方が第１の基準電流値Ｒ１よりも小さい場合には、ス
テップＳＴ23に進み、検出したアドレス電流値ＩＡの方
が第１の基準電流値Ｒ１よりも大きい場合（例えば、図
８におけるＰ１の場合）には、ステップＳＴ19に進む。

【００７８】ステップＳＴ23に進んだ場合、演算手段の
内部に格納されている設定し得る最大アドレス周波数と
現状のアドレス周波数とを比較し、現状のアドレス周波
数の方が小さい場合には、ステップＳＴ24において第２
の基準電流値Ｒ２を取り込み、さらに、ステップＳＴ25
において検出したアドレス電流値ＩＡと第２の基準電流
値Ｒ２との比較を行う。一方、ステップＳＴ23におい
て、現状のアドレス周波数が最大アドレス周波数と同じ
値であれば、何も処理を行わずに、このルーチンを終了
する。

【００７９】また、ステップＳＴ25における検出したア
ドレス電流値ＩＡと第２の基準電流値Ｒ２との比較の結
果、検出したアドレス電流値ＩＡが第２の基準電流値Ｒ
２よりも大きい場合（例えば、図８におけるＰ２の場
合）は、何も処理を行わずにこのルーチンを終了する。
逆に、ステップＳＴ25において、検出したアドレス電流
値ＩＡが第２の基準電流値Ｒ２よりも小さい（例えば、
図８におけるＰ３の場合）と判別されると、ステップＳ
Ｔ26に進んで、アドレス周波数を１つ上げる処理を行
い、ステップＳＴ22で結果を出力して、このルーチンを
終了する。

【００８０】次に、ステップＳＴ18において、検出した
アドレス電流値ＩＡの方が第１の基準電流値Ｒ１よりも
大きいと判別されると、ステップＳＴ19において、アド
レス周波数ＦＡを１つ下げる処理を行う。さらに、ステ
ップＳＴ20において、演算手段内部に記憶した基準周波
数ＦＲを取り込み、次のステップＳＴ21で現状の周波数
と比較する。ステップＳＴ21における比較の結果、現状
の周波数が基準周波数と同じか、或いは、現状の周波数
が基準周波数よりも小さい場合には、異常状態と判断し
て、ステップＳＴ27に進んで動作の停止処理を行う。

【００８１】すなわち、検出されたアドレス電流値ＩＡ
と第１の基準電流値Ｒ１との比較の結果、検出されたア
ドレス電流値ＩＡの方が第１の基準電流値Ｒ１よりも大
きい場合には、アドレス周波数制御回路５によりアドレ
ス周波数ＦＡを下げる動作を行い、そして、該下げたア
ドレス周波数が基準周波数ＦＲよりも低い場合には、異
常状態と判断して該平面型表示装置の動作の停止処理を
行う。ここで、基準周波数ＦＲは、例えば、平面型表示
装置の内部の記憶手段（例えば、基準データ出力回路４
５）に記憶されるようになっている。

【００８２】また、ステップＳＴ20およびＳＴ21の処理
の代わりに、現状の周波数と前回の周波数とを比較し、
その差が、基準周波数変動値よりも小さいか、或いは、
変わらない場合には、異常状態と判断して、ステップＳ
Ｔ27に進んで動作の停止処理を行うように構成すること
もできる。なお、現状の周波数と前回の周波数との差
が、基準周波数変動値よりも大きい場合には、このルー
チンを終了する。

【００８３】すなわち、検出されたアドレス電流値ＩＡ
と第１の基準電流値Ｒ１との比較の結果、検出されたア
ドレス電流値ＩＡの方が第１の基準電流値Ｒ１よりも大
きい場合には、アドレス周波数制御手段５によりアドレ
ス周波数ＦＡを下げる動作を行い、そして、該下げたア
ドレス周波数および前回の処理後の周波数が基準周波数
変動値よりも低い場合には、異常状態と判断して該平面
型表示装置の動作の停止処理を行うようにしてもよい。

【００８４】この割り込み処理ルーチンを終了した場合
は、図４に示すステップＳＴ４の割り込み待ちループに
復帰し、次の割り込み要因、すなわち、次のVSYNC 同期
信号のエッジが入力されるまで待ち続ける。以上におい
て、カラー表示を行う場合には、前述したアドレス周波
数制御回路５が赤，青，緑の３色分のデータ（アドレス
周波数）を個別に形成し、同様の操作を各色別に行うこ
とになる。また、アドレス周波数制御回路５の他の例と
しては、図３に示されるＡＮＤゲート回路４２を、例え
ばＯＲゲート回路に置き換えることも可能である。

【００８５】

【発明の効果】以上、説明したように、本発明の平面型
表示装置および該平面型表示装置の電流制御方法によれ
ば、動画等の表示データの大きな変化によりアドレス電
流が変動した場合でも安定したアドレス周波数制御を行
うことができる。すなわち、本発明によれば、アドレス
電流の増加に対してアドレス周波数の制御を行った場
合、表示データの書き変わりにより、電流値が変動した
場合でも、周波数制御による表示特性の変動による画面
の違和感等を和らげることができる。さらに、本発明に
よれば、ディスプレイ・パネルの容量のバラツキ等に対
して最適な制御を煩わしい調整をすることなく自動的に
設定することができる。

【図面の簡単な説明】

【図１】本発明に係る平面型表示装置の一実施例の全体
的な構成を概略的に示すブロック図である。

【図２】本発明の平面型表示装置における要部の一構成
例を示すブロック回路図である。

【図３】図２のアドレス周波数制御回路で使用される制
御データの真理値表の一例を示す図である。

【図４】本発明の平面型表示装置におけるメイン処理ル
ーチン（割り込み待ち）の例を示すフローチャートであ
る。

【図５】本発明の平面型表示装置における電流検出ルー
チン（Ａ／Ｄ変換処理）の一例を示すフローチャートで
ある。

【図６】本発明の平面型表示装置におけるアドレス周波
数制御処理ルーチン（割り込み処理）の一例を示すフロ
ーチャート（その１）である。

【図７】本発明の平面型表示装置におけるアドレス周波
数制御処理ルーチン（割り込み処理）の一例を示すフロ
ーチャート（その２）である。

【図８】本発明の平面型表示装置におけるアドレス周波
数制御処理の特徴を説明するための図である。

【図９】従来の平面型表示装置の一例におけるディスプ
レイパネルを模式的に示す図である。

【図１０】図９のディスプレイパネルにおける１つの放
電セルの概略的構造を示す断面図である。

【図１１】図９のディスプレイパネルを用いた平面型表
示装置の全体的な構成を概略的に示すブロック図であ
る。

【図１２】図１１の平面型表示装置における駆動波形の
一例を示す図である。

【図１３】図１１の平面型表示装置における書き込み放
電および維持放電の一例を示す図である。

【図１４】図１１の平面型表示装置における駆動波形の
他の例を示す図である。

【図１５】従来の平面型表示装置に適用される駆動方法
の一例を説明するための図である。

【符号の説明】

１…平面型表示装置２…電源回路３…アドレス電流検出手段４…比較手段４’…比較制御手段５…アドレス周波数制御手段６…基準電流値記憶手段７…選択手段１０…セル部１２，１３…基板１４…Ｘ電極１５…Ｙ電極１６…アドレス電極１７…壁部１８…誘電体層１９…蛍光体２０…放電空間２１…ＭｇＯ膜３０…パネル部３１…アドレスドライバ３２…Ｘ共通ドライバ３３…Ｙ共通ドライバ３４…Ｙスキャンドライバ３５…制御回路３６…表示データ制御部３７…フレームメモリ３８…パネル駆動制御部３９…スキャンドライバ制御部４０、４１…ＡＮＤゲート入力部４２…ＡＮＤゲート４３…Ａ／Ｄ変換部４４…ＣＰＵ４５…基準データ出力回路４６…比較手段４７…ゲート回路５０…制御データ発生手段６０…共通ドライバ制御部ＩＡ…検出されたアドレス電流値Ｒ１…第１の基準電流値Ｒ２…第２の基準電流値

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＧ０９Ｇ 3/28 Ｇ０９Ｇ 3/30 Ｈ 3/30 Ｈ０４Ｎ 5/66 １０１ＢＨ０４Ｎ 5/66 １０１ 5/70 Ａ 5/70 Ｇ０９Ｇ 3/28 Ｈ (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 623 G09G 3/20 611 G09G 3/20 612 G09G 3/20 641 G09G 3/20 670 G09G 3/28 G09G 3/30 H04N 5/66 101 H04N 5/70

Claims

(57)【特許請求の範囲】

【請求項１】１つのフレームを複数のサブフィールド
により構成し、該複数のサブフィールドの組み合わせに
より２段階以上の階調表示または多色表示を行うように
した平面型表示装置であって、１フレーム単位で消費されるアドレス電流値を検出する
アドレス電流検出手段、該アドレス電流検出手段により検出されたアドレス電流
値を、少なくとも２つの基準電流値と比較する比較手
段、および、該比較手段の出力に応じて、表示フレーム中のアドレス
周波数を制御するアドレス周波数制御手段を具備するこ
とを特徴とする平面型表示装置。
【請求項２】前記アドレス周波数は、表示フレーム中
のアドレス電極の各々におけるアドレスパルス信号の周
波数に対応するようになっていることを特徴とする請求
項１の平面型表示装置。
【請求項３】前記平面型表示装置は、さらに、前記少
なくとも２つの基準電流値を記憶する基準電流値記憶手
段を具備することを特徴とする請求項１の平面型表示装
置。
【請求項４】前記平面型表示装置は、さらに、前記基
準電流値記憶手段に記憶された前記少なくとも２つの基
準電流値から、任意の１つの基準電流値を選択して前記
比較手段に供給する選択手段を備えていることを特徴と
する請求項３の平面型表示装置。
【請求項５】前記比較手段および前記基準電流値記憶
手段を、前記アドレス電流検出手段からの出力をアナロ
グ／ディジタル変換するＡ／Ｄ変換手段および演算手段
を含む比較制御手段として構成したことを特徴とする請
求項３の平面型表示装置。
【請求項６】前記基準電流値は、第１の基準電流値お
よび該第１の基準電流値よりも小さい第２の基準電流値
を備えていることを特徴とする請求項１〜５のいずれか
の平面型表示装置。
【請求項７】前記第１の基準電流値は、前記複数のサ
ブフィールドの内、最下位のサブフィールドに対応する
アドレスパルス信号を除いたアドレス周波数に対応する
電流値に設定され、且つ、前記第２の基準電流値は、前
記複数のサブフィールドの内、下位から２つのサブフィ
ールドに対応するアドレスパルス信号を除いたアドレス
周波数に対応する電流値に設定されていることを特徴と
する請求項６の平面型表示装置。
【請求項８】前記アドレス周波数制御手段は、前記比
較手段の比較により、前記検出されたアドレス電流値が
前記第１の基準電流値よりも大きい場合、前記アドレス
周波数を下げるように制御し、一方、前記検出されたア
ドレス電流値が前記第１の基準電流値よりも小さい場合
には、該検出されたアドレス電流値をさらに前記第２の
基準電流値と比較し、該検出されたアドレス電流値が該
第２の基準電流値よりも大きい場合にはアドレス周波数
制御を終了し、そして、該検出されたアドレス電流値が
該第２の基準値流値よりも小さい場合にはアドレス周波
数を上げるように制御することを特徴とする請求項６の
平面型表示装置。
【請求項９】前記平面型表示装置は、表面に電極が配
置されている少なくとも２枚の基板が、該各電極部が互
いに直交して対向するように、隣接して配置され、当該
各電極間に構成される複数の個所に、それぞれ画素を構
成するセル部が形成され、該各セル部は、前記電極部に
印加される電圧に従って、所定量の電荷を蓄積し得るメ
モリー機能を有していることを特徴とする請求項１〜８
のいずれかの平面型表示装置。
【請求項１０】前記平面型表示装置は、プラズマ・デ
ィスプレイ装置であることを特徴とする請求項９の平面
型表示装置。
【請求項１１】前記平面型表示装置は、３電極面放電
交流駆動型プラズマ・ディスプレイ装置であることを特
徴とする請求項１０の平面型表示装置。
【請求項１２】前記平面型表示装置は、エレクトロ・
ルミネセンス・ディスプレイ装置であることを特徴とす
る請求項９の平面型表示装置。
【請求項１３】前記アドレス電流検出手段により検出
されるアドレス電流値は、１フレーム単位で消費される
アドレス電流の平均値であることを特徴とする請求項１
の平面型表示装置。
【請求項１４】前記アドレス周波数制御手段は、前記
比較手段の出力に応じて制御信号を発生する制御データ
発生手段と、該制御信号および前記各サブフィールドに
おいて選択するセルを決めるサブフィールドアドレス信
号が入力される複数個並列に配置されたゲート手段を備
え、該複数のゲート手段を制御することによって、所定
のサブフィールドのアドレス信号の出力を制御して前記
アドレス周波数を制御するようにしたことを特徴とする
請求項１の平面型表示装置。
【請求項１５】前記各ゲート手段は、ＡＮＤゲートに
より構成されていることを特徴とする請求項１４の平面
型表示装置。
【請求項１６】前記平面型表示装置に表示される１つ
のフレームを、走査ライン毎に構成される複数のサブフ
ィールドに時間的に分割して表示すると共に、該分割さ
れた各サブフィールドを、さらに、少なくとも複数個の
セル部を選択して表示データの書き込み操作を実行する
アドレス期間と、該表示データが書き込まれたセル部を
所定の期間だけ発光させる維持期間とで構成すると共
に、該各サブフィールドにおける維持期間の長さに重み
付けをすることにより、該平面型表示装置に表示される
１フレームの階調を変化させるようにしたことを特徴と
する請求項１の平面型表示装置。
【請求項１７】１つのフレームを複数のサブフィール
ドにより構成し、該複数のサブフィールドの組み合わせ
により２段階以上の階調表示または多色表示を行うよう
にした平面型表示装置の電流制御方法であって、前記１フレーム単位で消費されるアドレス電流値を検出
し、該検出されたアドレス電流値を第１の基準電流値と比較
し、前記検出されたアドレス電流値が前記第１の基準電流値
よりも大きい場合には、アドレス周波数を下げるように
制御し、前記検出されたアドレス電流値が前記第１の基準電流値
よりも小さい場合には、該検出されたアドレス電流値を
さらに該第１の基準電流値よりも小さい第２の基準電流
値と比較し、前記検出されたアドレス電流値が前記第２の基準電流値
よりも大きい場合にはアドレス周波数の制御を終了し、
そして、前記検出されたアドレス電流値が前記第２の基準電流値
よりも小さい場合にはアドレス周波数を上げるように制
御することを特徴とする平面型表示装置の電流制御方
法。
【請求項１８】前記第１および第２の基準電流値は、
外部から任意に選択可能となっていることを特徴とする
請求項１７の平面型表示装置の電流制御方法。
【請求項１９】前記第１の基準電流値と前記第２の基
準電流値との差を、上下左右に隣接する表示セル間で異
なる表示が１つのフレームを構成する複数のサブフィー
ルドの内の１つのサブフィールドで行われた場合に流れ
る電流値よりも大きくなるようにしたことを特徴とする
請求項１７の平面型表示装置の電流制御方法。
【請求項２０】前記平面型表示装置の電流制御方法
は、上下左右に隣接する表示セル間で異なる表示が行わ
れる場合の１つのサブフィールドで流れるアドレス電流
値を検出し、前記第１の基準電流値と該検出されたアド
レス電流値との演算により前記第２の基準電流値を決定
するようになっていることを特徴とする請求項１９の平
面型表示装置の電流制御方法。
【請求項２１】前記検出されたアドレス電流値と前記
第１の基準電流値との比較の結果、該検出されたアドレ
ス電流値の方が該第１の基準電流値よりも大きい場合に
は、アドレス周波数制御手段によりアドレス周波数を下
げる動作を行い、そして、該下げたアドレス周波数が基
準周波数よりも低い場合には、異常状態と判断して該平
面型表示装置の動作の停止処理を行うようにしたことを
特徴とする請求項１７の平面型表示装置の電流制御方
法。
【請求項２２】前記基準周波数は、前記平面型表示装
置の内部の記憶手段に記憶されるようになっている請求
項２１の平面型表示装置の電流制御方法。
【請求項２３】前記検出されたアドレス電流値と前記
第１の基準電流値との比較の結果、該検出されたアドレ
ス電流値の方が該第１の基準電流値よりも大きい場合に
は、アドレス周波数制御手段によりアドレス周波数を下
げる動作を行い、そして、該下げたアドレス周波数およ
び前回の処理後の周波数が基準周波数変動値よりも低い
場合には、異常状態と判断して該平面型表示装置の動作
の停止処理を行うようにしたことを特徴とする請求項１
７の平面型表示装置の電流制御方法。
【請求項２４】前記前回の処理後の周波数および前記
基準周波数変動値は、前記平面型表示装置の内部の記憶
手段に記憶されるようになっている請求項２３の平面型
表示装置の電流制御方法。
【請求項２５】前記検出されるアドレス電流値は、１
フレーム単位で消費されるアドレス電流の平均値である
ことを特徴とする請求項１７の平面型表示装置の電流制
御方法。
【請求項２６】前記平面型表示装置に表示される１つ
のフレームを、走査ライン毎に構成される複数のサブフ
ィールドに時間的に分割して表示すると共に、該分割さ
れた各サブフィールドを、さらに、少なくとも複数個の
セル部を選択して表示データの書き込み操作を実行する
アドレス期間と、該表示データが書き込まれたセル部を
所定の期間だけ発光させる維持期間とで構成すると共
に、該各サブフィールドにおける維持期間の長さに重み
付けをすることにより、該平面型表示装置に表示される
１フレームの階調を変化させるようにしたことを特徴と
する請求項１７の平面型表示装置の電流制御方法。