JP2002351394A - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置Info
- Publication number
- JP2002351394A JP2002351394A JP2001160542A JP2001160542A JP2002351394A JP 2002351394 A JP2002351394 A JP 2002351394A JP 2001160542 A JP2001160542 A JP 2001160542A JP 2001160542 A JP2001160542 A JP 2001160542A JP 2002351394 A JP2002351394 A JP 2002351394A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- discharge
- reset
- discharge cells
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 良好な画像表示を行うことが出来るプラズマ
ディスプレイパネルの駆動装置を提供することを目的と
する。 【解決手段】 プラズマディスプレイパネルの行電極
に、サブフィールドに対応した回数だけ維持パルスを印
加することにより放電セルを繰り返し維持放電せしめる
にあたり、これら維持パルス各々の内の最終の維持パル
スの立ち下がり区間における電圧値の変化率をその直前
に印加する維持パルスの立ち下がり区間における電圧値
の変化率よりも緩やかにする。
ディスプレイパネルの駆動装置を提供することを目的と
する。 【解決手段】 プラズマディスプレイパネルの行電極
に、サブフィールドに対応した回数だけ維持パルスを印
加することにより放電セルを繰り返し維持放電せしめる
にあたり、これら維持パルス各々の内の最終の維持パル
スの立ち下がり区間における電圧値の変化率をその直前
に印加する維持パルスの立ち下がり区間における電圧値
の変化率よりも緩やかにする。
Description
【０００１】
【発明が属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネルの駆動方法に関する。
式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】かかるマトリクス表示方式のプラズマデ
ィスプレイパネル(以下、ＰＤＰと称する)の一つとして
交流放電型のＰＤＰが知られている。交流放電型のＰＤ
Ｐは、複数の列電極と、放電ガスが封入されている放電
空間を挟んで上記列電極各々と交叉して配列された複数
の行電極対を備えている。そして、この放電空間を含む
各行電極対と列電極との各交差部に、その放電時におい
て赤色で発光する放電セル、緑色で発光する放電セル、
又は青色で発光する放電セルが形成されている。
ィスプレイパネル(以下、ＰＤＰと称する)の一つとして
交流放電型のＰＤＰが知られている。交流放電型のＰＤ
Ｐは、複数の列電極と、放電ガスが封入されている放電
空間を挟んで上記列電極各々と交叉して配列された複数
の行電極対を備えている。そして、この放電空間を含む
各行電極対と列電極との各交差部に、その放電時におい
て赤色で発光する放電セル、緑色で発光する放電セル、
又は青色で発光する放電セルが形成されている。
【０００３】この際、各放電セルは、放電現象を利用し
て発光を行うものである為、所定の輝度で発光する"点
灯状態"と、"消灯状態"の２つの状態しかもたない。つ
まり、２階調分の輝度しか表現出来ないのである。そこ
で、このような放電セルを用いて、入力された映像信号
に対応した中間調の輝度表示を実現させるべく、サブフ
ィールド法を用いた階調駆動を実施する。
て発光を行うものである為、所定の輝度で発光する"点
灯状態"と、"消灯状態"の２つの状態しかもたない。つ
まり、２階調分の輝度しか表現出来ないのである。そこ
で、このような放電セルを用いて、入力された映像信号
に対応した中間調の輝度表示を実現させるべく、サブフ
ィールド法を用いた階調駆動を実施する。
【０００４】サブフィールド法では、１フィールドの表
示期間をＮ個のサブフィールドに分割し、各サブフィー
ルドに、放電セルを連続して発光(又は消灯)させるべき
期間を予め割り付けておく。そして、各サブフィールド
毎に放電セル各々をそのサブフィールドに割り当てられ
ている期間だけ、入力映像信号に応じて発光、又は消灯
させるのである。これにより、１フィールド表示期間内
において発光を実施させるサブフィールドの組み合わせ
により、２N(Ｎ：サブフィールドの数)段階(以下、階調
と称する)で各種の中間輝度を表現することが可能とな
る。
示期間をＮ個のサブフィールドに分割し、各サブフィー
ルドに、放電セルを連続して発光(又は消灯)させるべき
期間を予め割り付けておく。そして、各サブフィールド
毎に放電セル各々をそのサブフィールドに割り当てられ
ている期間だけ、入力映像信号に応じて発光、又は消灯
させるのである。これにより、１フィールド表示期間内
において発光を実施させるサブフィールドの組み合わせ
により、２N(Ｎ：サブフィールドの数)段階(以下、階調
と称する)で各種の中間輝度を表現することが可能とな
る。
【０００５】ここで、上記サブフィールド法に基づく階
調駆動を実施するにあたり、駆動装置(図示せぬ)は、Ｐ
ＤＰに対して各種駆動パルスを印加することにより、放
電セルの各々に種々の放電を生起させる。すなわち、先
ず、駆動装置は、ＰＤＰの行電極対にリセットパルスを
印加することにより、全ての放電セルにリセット放電を
生起させる。この際、上記リセット放電により、所定量
の壁電荷が全放電セル内に一様に形成される。次に、駆
動装置は、放電セルを１水平走査ライン(以下、１表示
ラインと称する)分ずつ順次、入力映像信号に応じて選
択的に消去放電させる。この際、選択消去放電の生起さ
れた放電セルではその放電セル内に残留していた壁電荷
が消滅し、この放電セルは"消灯放電セル"に設定され
る。一方、上記選択消去放電の生起されなかった放電セ
ルでは、上記リセット放電によって形成された壁電荷が
そのまま残留することになるので、この放電セルは"点
灯放電セル"に設定される。次に、駆動装置は、全ての
行電極対間に交互に、かつ一斉に各サブフィールドに対
応した回数だけ維持パルスを印加する。かかる維持パル
スの印加に応じて、壁電荷が残留している放電セル、つ
まり"点灯放電セル"に設定された放電セルのみがサブフ
ィールドに対応した期間だけ繰り返し維持放電し、この
維持放電に伴う発光の状態を維持する。尚、"消灯放電
セル"に設定された放電セルでは放電が生起されず、そ
のサブフィールドに対応した期間だけ消灯状態を維持す
る。
調駆動を実施するにあたり、駆動装置(図示せぬ)は、Ｐ
ＤＰに対して各種駆動パルスを印加することにより、放
電セルの各々に種々の放電を生起させる。すなわち、先
ず、駆動装置は、ＰＤＰの行電極対にリセットパルスを
印加することにより、全ての放電セルにリセット放電を
生起させる。この際、上記リセット放電により、所定量
の壁電荷が全放電セル内に一様に形成される。次に、駆
動装置は、放電セルを１水平走査ライン(以下、１表示
ラインと称する)分ずつ順次、入力映像信号に応じて選
択的に消去放電させる。この際、選択消去放電の生起さ
れた放電セルではその放電セル内に残留していた壁電荷
が消滅し、この放電セルは"消灯放電セル"に設定され
る。一方、上記選択消去放電の生起されなかった放電セ
ルでは、上記リセット放電によって形成された壁電荷が
そのまま残留することになるので、この放電セルは"点
灯放電セル"に設定される。次に、駆動装置は、全ての
行電極対間に交互に、かつ一斉に各サブフィールドに対
応した回数だけ維持パルスを印加する。かかる維持パル
スの印加に応じて、壁電荷が残留している放電セル、つ
まり"点灯放電セル"に設定された放電セルのみがサブフ
ィールドに対応した期間だけ繰り返し維持放電し、この
維持放電に伴う発光の状態を維持する。尚、"消灯放電
セル"に設定された放電セルでは放電が生起されず、そ
のサブフィールドに対応した期間だけ消灯状態を維持す
る。
【０００６】ところが、ＰＤＰでは、パネルの温度変
動、表示輝度の推移、経年変化等によって、上述した如
き各種放電によって形成される壁電荷量が一定とはなら
なくなる為、放電の強度にバラツキが生じて表示品質が
劣化するという問題があった。
動、表示輝度の推移、経年変化等によって、上述した如
き各種放電によって形成される壁電荷量が一定とはなら
なくなる為、放電の強度にバラツキが生じて表示品質が
劣化するという問題があった。
【０００７】
【発明が解決しようとする課題】本発明は、上記の問題
を解決するためになされたものであり、常時、良好な画
像表示を行うことが出来るプラズマディスプレイパネル
の駆動装置を提供することを目的とする。
を解決するためになされたものであり、常時、良好な画
像表示を行うことが出来るプラズマディスプレイパネル
の駆動装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の特徴によ
るプラズマディスプレイパネルの駆動装置は、表示ライ
ンに対応した複数の行電極対と前記行電極対の各々に交
叉して配列された複数の列電極とを有し前記行電極対及
び前記列電極の各交差部に画素を担う放電セルが形成さ
れているプラズマディスプレイパネルを、映像信号の１
フィールド表示期間を構成する複数のサブフィールド毎
に駆動するプラズマディスプレイパネルの駆動装置であ
って、前記サブフィールド各々の内の少なくとも１にお
いて全ての前記行電極対の各々に繰り返しリセットパル
スを印加して全ての前記放電セルを繰り返しリセット放
電せしめることにより前記放電セル各々を点灯放電セル
状態及び消灯放電セル状態のいずれか一方に初期化する
リセット手段と、前記サブフィールドの各々において前
記行電極対の一方の行電極に走査パルスを印加すると共
に前記映像信号に対応した画素データパルスを前記列電
極に印加することにより前記放電セルの各々を選択的に
放電せしめて前記放電セルを前記点灯放電セル状態及び
前記消灯放電セル状態のいずれか一方に設定するアドレ
ス手段と、前記サブフィールドの各々において前記行電
極対の各々に前記サブフィールドに対応した回数だけ維
持パルスを印加することにより前記点灯放電セル状態に
ある前記放電セルのみを繰り返し維持放電せしめる発光
維持手段と、を有し、前記維持パルス各々の内の最終の
維持パルスの立ち下がり区間における電圧値の変化率が
少なくともその直前の維持パルスの立ち下がり区間にお
ける電圧値の変化率よりも緩やかである。
るプラズマディスプレイパネルの駆動装置は、表示ライ
ンに対応した複数の行電極対と前記行電極対の各々に交
叉して配列された複数の列電極とを有し前記行電極対及
び前記列電極の各交差部に画素を担う放電セルが形成さ
れているプラズマディスプレイパネルを、映像信号の１
フィールド表示期間を構成する複数のサブフィールド毎
に駆動するプラズマディスプレイパネルの駆動装置であ
って、前記サブフィールド各々の内の少なくとも１にお
いて全ての前記行電極対の各々に繰り返しリセットパル
スを印加して全ての前記放電セルを繰り返しリセット放
電せしめることにより前記放電セル各々を点灯放電セル
状態及び消灯放電セル状態のいずれか一方に初期化する
リセット手段と、前記サブフィールドの各々において前
記行電極対の一方の行電極に走査パルスを印加すると共
に前記映像信号に対応した画素データパルスを前記列電
極に印加することにより前記放電セルの各々を選択的に
放電せしめて前記放電セルを前記点灯放電セル状態及び
前記消灯放電セル状態のいずれか一方に設定するアドレ
ス手段と、前記サブフィールドの各々において前記行電
極対の各々に前記サブフィールドに対応した回数だけ維
持パルスを印加することにより前記点灯放電セル状態に
ある前記放電セルのみを繰り返し維持放電せしめる発光
維持手段と、を有し、前記維持パルス各々の内の最終の
維持パルスの立ち下がり区間における電圧値の変化率が
少なくともその直前の維持パルスの立ち下がり区間にお
ける電圧値の変化率よりも緩やかである。
【０００９】又、本発明の第２の特徴によるプラズマデ
ィスプレイパネルの駆動装置は、表示ラインに対応した
複数の行電極対と前記行電極対の各々に交叉して配列さ
れた複数の列電極とを有し前記行電極対及び前記列電極
の各交差部に画素を担う放電セルが形成されているプラ
ズマディスプレイパネルを、映像信号の１フィールド表
示期間を構成する複数のサブフィールド毎に駆動するプ
ラズマディスプレイパネルの駆動装置であって、前記サ
ブフィールド各々の内の少なくとも１において全ての前
記行電極対の各々に繰り返しリセットパルスを印加して
全ての前記放電セルを繰り返しリセット放電せしめるこ
とにより前記放電セル各々を点灯放電セル状態及び消灯
放電セル状態のいずれか一方に初期化するリセット手段
と、前記サブフィールドの各々において前記行電極対の
一方の行電極に走査パルスを印加すると共に前記映像信
号に対応した画素データパルスを前記列電極に印加する
ことにより前記放電セルの各々を選択的に放電せしめて
前記放電セルを前記点灯放電セル状態及び前記消灯放電
セル状態のいずれか一方に設定するアドレス手段と、前
記サブフィールドの各々において前記行電極対の各々に
前記サブフィールドに対応した回数だけ維持パルスを印
加することにより前記点灯放電セル状態にある前記放電
セルのみを繰り返し維持放電せしめる発光維持手段と、
を有し、前記リセットパルス各々の内の最終のリセット
パルスの立ち下がり区間における電圧値の変化率が少な
くともその直前のリセットパルスの立ち下がり区間にお
ける電圧値の変化率よりも緩やかである。
ィスプレイパネルの駆動装置は、表示ラインに対応した
複数の行電極対と前記行電極対の各々に交叉して配列さ
れた複数の列電極とを有し前記行電極対及び前記列電極
の各交差部に画素を担う放電セルが形成されているプラ
ズマディスプレイパネルを、映像信号の１フィールド表
示期間を構成する複数のサブフィールド毎に駆動するプ
ラズマディスプレイパネルの駆動装置であって、前記サ
ブフィールド各々の内の少なくとも１において全ての前
記行電極対の各々に繰り返しリセットパルスを印加して
全ての前記放電セルを繰り返しリセット放電せしめるこ
とにより前記放電セル各々を点灯放電セル状態及び消灯
放電セル状態のいずれか一方に初期化するリセット手段
と、前記サブフィールドの各々において前記行電極対の
一方の行電極に走査パルスを印加すると共に前記映像信
号に対応した画素データパルスを前記列電極に印加する
ことにより前記放電セルの各々を選択的に放電せしめて
前記放電セルを前記点灯放電セル状態及び前記消灯放電
セル状態のいずれか一方に設定するアドレス手段と、前
記サブフィールドの各々において前記行電極対の各々に
前記サブフィールドに対応した回数だけ維持パルスを印
加することにより前記点灯放電セル状態にある前記放電
セルのみを繰り返し維持放電せしめる発光維持手段と、
を有し、前記リセットパルス各々の内の最終のリセット
パルスの立ち下がり区間における電圧値の変化率が少な
くともその直前のリセットパルスの立ち下がり区間にお
ける電圧値の変化率よりも緩やかである。
【００１０】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は、本発明によるプラズ
マディスプレイ装置の概略構成を示す図である。図１に
おいて、プラズマディスプレイパネルとしてのＰＤＰ１
０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交
叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極
Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電
極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹ
i(1≦i≦n)にて、ＰＤＰ１０における第１表示ライン〜
第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及
びＹとの間には、放電ガスが封入されている放電空間が
形成されている。そして、この放電空間を含む各行電極
対と列電極との各交差部に、赤色で放電発光する放電セ
ル、緑色で放電発光する放電セル、又は青色で放電発光
する放電セルが形成される構造となっている。
照しつつ詳細に説明する。図１は、本発明によるプラズ
マディスプレイ装置の概略構成を示す図である。図１に
おいて、プラズマディスプレイパネルとしてのＰＤＰ１
０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交
叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極
Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電
極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹ
i(1≦i≦n)にて、ＰＤＰ１０における第１表示ライン〜
第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及
びＹとの間には、放電ガスが封入されている放電空間が
形成されている。そして、この放電空間を含む各行電極
対と列電極との各交差部に、赤色で放電発光する放電セ
ル、緑色で放電発光する放電セル、又は青色で放電発光
する放電セルが形成される構造となっている。
【００１１】Ａ／Ｄ変換器１は、駆動制御回路２から供
給されたクロック信号に応じてアナログの入力映像信号
をサンプリングし、これを各画素に対応した例えば４ビ
ットの画素データＰＤに変換する。画素駆動データ生成
回路３０は、４ビットの画素データＰＤを、図２に示す
如きデータ変換テーブルに従って１４ビットの画素駆動
データＧＤに変換し、これをメモリ４に供給する。 メ
モリ４は、駆動制御回路２から供給されてくる書込信号
に従って上記画素駆動データＧＤを順次書き込む。かか
る書込動作により１画面（ｎ行、ｍ列）分の書き込みが
終了すると、メモリ４は、この１画面分の画素駆動デー
タＧＤ11-nmを、各ビット桁毎に分割して読み出し、こ
れを１行分(ｍ個)毎に順次アドレスドライバ６に供給す
る。すなわち、先ず、メモリ４は、画素駆動データＧＤ
11-nm各々の第１ビット目のみを抽出し、これらを画素
駆動データビットＤＢ１11-nmとして読み出し、これら
を１行分毎に順次アドレスドライバ６に供給する。次
に、メモリ４は、画素駆動データＧＤ11-nm各々の第２
ビット目のみを抽出し、これらを画素駆動データビット
ＤＢ２11-nmとして読み出し、これらを１行分毎に順次
アドレスドライバ６に供給する。以下、同様にしてメモ
リ４は、画素駆動データＧＤ11-nmの第３ビット目〜第
１４ビット目を夫々抽出し、各ビット毎の画素駆動デー
タビットＤＢ３ 11-nm〜ＤＢ１４として読み出し、これ
らを１行分毎に順次アドレスドライバ６に供給する。
給されたクロック信号に応じてアナログの入力映像信号
をサンプリングし、これを各画素に対応した例えば４ビ
ットの画素データＰＤに変換する。画素駆動データ生成
回路３０は、４ビットの画素データＰＤを、図２に示す
如きデータ変換テーブルに従って１４ビットの画素駆動
データＧＤに変換し、これをメモリ４に供給する。 メ
モリ４は、駆動制御回路２から供給されてくる書込信号
に従って上記画素駆動データＧＤを順次書き込む。かか
る書込動作により１画面（ｎ行、ｍ列）分の書き込みが
終了すると、メモリ４は、この１画面分の画素駆動デー
タＧＤ11-nmを、各ビット桁毎に分割して読み出し、こ
れを１行分(ｍ個)毎に順次アドレスドライバ６に供給す
る。すなわち、先ず、メモリ４は、画素駆動データＧＤ
11-nm各々の第１ビット目のみを抽出し、これらを画素
駆動データビットＤＢ１11-nmとして読み出し、これら
を１行分毎に順次アドレスドライバ６に供給する。次
に、メモリ４は、画素駆動データＧＤ11-nm各々の第２
ビット目のみを抽出し、これらを画素駆動データビット
ＤＢ２11-nmとして読み出し、これらを１行分毎に順次
アドレスドライバ６に供給する。以下、同様にしてメモ
リ４は、画素駆動データＧＤ11-nmの第３ビット目〜第
１４ビット目を夫々抽出し、各ビット毎の画素駆動デー
タビットＤＢ３ 11-nm〜ＤＢ１４として読み出し、これ
らを１行分毎に順次アドレスドライバ６に供給する。
【００１２】駆動制御回路２は、上記入力映像信号中の
水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１
に対するクロック信号、及びメモリ４に対する書込・読
出信号を発生する。更に、駆動制御回路２は、かかる水
平及び垂直同期信号に同期して、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８各々を駆動制御すべき各種タイミング信号を発生す
る。
水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１
に対するクロック信号、及びメモリ４に対する書込・読
出信号を発生する。更に、駆動制御回路２は、かかる水
平及び垂直同期信号に同期して、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８各々を駆動制御すべき各種タイミング信号を発生す
る。
【００１３】アドレスドライバ６は、メモリ４から読み
出された１行分毎の画素駆動データビットＤＢ各々の論
理レベルに対応した電圧を有するｍ個の画素データパル
スを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫
々印加する。第１サスティンドライバ７及び第２サステ
ィンドライバ８各々は、ＰＤＰ１０の放電セル各々に各
種の放電を生起させるべき各種駆動パルスを発生して、
ＰＤＰ１０の行電極Ｘ 1〜Ｘn及びＹ1〜Ｙnに印加する。
駆動制御回路２は、図３に示す如き発光駆動フォーマッ
トに従ってＰＤＰ１０を階調駆動すべく、上記アドレス
ドライバ６、第１サスティンドライバ７及び第２サステ
ィンドライバ８各々を制御する。
出された１行分毎の画素駆動データビットＤＢ各々の論
理レベルに対応した電圧を有するｍ個の画素データパル
スを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫
々印加する。第１サスティンドライバ７及び第２サステ
ィンドライバ８各々は、ＰＤＰ１０の放電セル各々に各
種の放電を生起させるべき各種駆動パルスを発生して、
ＰＤＰ１０の行電極Ｘ 1〜Ｘn及びＹ1〜Ｙnに印加する。
駆動制御回路２は、図３に示す如き発光駆動フォーマッ
トに従ってＰＤＰ１０を階調駆動すべく、上記アドレス
ドライバ６、第１サスティンドライバ７及び第２サステ
ィンドライバ８各々を制御する。
【００１４】尚、図３に示される発光駆動フォーマット
では、１フィールドの表示期間を１４個のサブフィール
ドＳＦ１〜ＳＦ１４に分割し、各サブフィールドにおい
てＰＤＰ１０を駆動する。この際、各サブフィールド内
ではアドレス行程Ｗc及び発光維持行程Ｉcを実施し、先
頭のサブフィールドＳＦ１内においてのみで一斉リセッ
ト行程Ｒcを実行する。又、最後尾のサブフィールドＳ
Ｆ１４においてのみで消去行程Ｅを実施する。
では、１フィールドの表示期間を１４個のサブフィール
ドＳＦ１〜ＳＦ１４に分割し、各サブフィールドにおい
てＰＤＰ１０を駆動する。この際、各サブフィールド内
ではアドレス行程Ｗc及び発光維持行程Ｉcを実施し、先
頭のサブフィールドＳＦ１内においてのみで一斉リセッ
ト行程Ｒcを実行する。又、最後尾のサブフィールドＳ
Ｆ１４においてのみで消去行程Ｅを実施する。
【００１５】図４は、上記一斉リセット行程Ｒc、アド
レス行程Ｗc、発光維持行程Ｉc及び消去行程Ｅにおいて
上記アドレスドライバ６、第１サスティンドライバ７及
び第２サスティンドライバ８各々がＰＤＰ１０に印加す
る各種駆動パルスと、その印加タイミングを示す図であ
る。先ず、先頭のサブフィールドＳＦ１において実施さ
れる一斉リセット行程Ｒcでは、第１サスティンドライ
バ７及び第２サスティンドライバ８各々が、ＰＤＰ１０
の行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に対して図４に示す
如き波形を有する第１リセットパルスＲＰx1及びＲＰY1
を同時に印加する。これにより、ＰＤＰ１０中の全ての
放電セルがリセット放電されて、各放電セル内には一様
に所定量の壁電荷が形成される。そして、上記第１リセ
ットパルスＲＰx1及びＲＰY1の印加直後、第１サスティ
ンドライバ７は、図４に示す如き第２リセットパルスＲ
Ｐ2を行電極Ｘ1〜Ｘnの各々に同時印加する。更に、こ
の第２リセットパルスＲＰ2の印加直後、第２サスティ
ンドライバ８は、図４に示す如き第３リセットパルスＲ
Ｐ3を行電極Ｙ1〜Ｙnの各々に同時印加する。この際、
上記第２リセットパルスＲＰ2及び第３リセットパルス
ＲＰ3が印加される度に、各放電セルにリセット放電が
生起され、その放電空間内には所望量のプライミング粒
子が形成される。
レス行程Ｗc、発光維持行程Ｉc及び消去行程Ｅにおいて
上記アドレスドライバ６、第１サスティンドライバ７及
び第２サスティンドライバ８各々がＰＤＰ１０に印加す
る各種駆動パルスと、その印加タイミングを示す図であ
る。先ず、先頭のサブフィールドＳＦ１において実施さ
れる一斉リセット行程Ｒcでは、第１サスティンドライ
バ７及び第２サスティンドライバ８各々が、ＰＤＰ１０
の行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に対して図４に示す
如き波形を有する第１リセットパルスＲＰx1及びＲＰY1
を同時に印加する。これにより、ＰＤＰ１０中の全ての
放電セルがリセット放電されて、各放電セル内には一様
に所定量の壁電荷が形成される。そして、上記第１リセ
ットパルスＲＰx1及びＲＰY1の印加直後、第１サスティ
ンドライバ７は、図４に示す如き第２リセットパルスＲ
Ｐ2を行電極Ｘ1〜Ｘnの各々に同時印加する。更に、こ
の第２リセットパルスＲＰ2の印加直後、第２サスティ
ンドライバ８は、図４に示す如き第３リセットパルスＲ
Ｐ3を行電極Ｙ1〜Ｙnの各々に同時印加する。この際、
上記第２リセットパルスＲＰ2及び第３リセットパルス
ＲＰ3が印加される度に、各放電セルにリセット放電が
生起され、その放電空間内には所望量のプライミング粒
子が形成される。
【００１６】次に、アドレス行程Ｗcでは、アドレスド
ライバ６は、メモリ４から供給された１行分(ｍ個)毎の
画素駆動データビットＤＢ各々の論理レベルに応じた電
圧を有する画素データパルスを生成し、ｍ個の画素デー
タパルスからなる画素データパルス群ＤＰを列電極Ｄ1
〜Ｄmに印加する。すなわち、アドレスドライバ６は、
サブフィールドＳＦ１のアドレス行程Ｗcでは、上記画
素駆動データビットＤＢ１11-nm各々の論理レベルに応
じた電圧を有する画素データパルス群ＤＰ１を１表示ラ
イン分ずつ(ＤＰ１1、ＤＰ１2、ＤＰ１3、・・・・、ＤＰ１
n)順次、列電極Ｄ 1〜Ｄmに印加する。又、サブフィール
ドＳＦ２のアドレス行程Ｗcでは、上記画素駆動データ
ビットＤＢ２11-nm各々の論理レベルに応じた電圧を有
する画素データパルス群ＤＰ２を１表示ライン分ずつ
(ＤＰ２1、ＤＰ２2、ＤＰ２3、・・・・、ＤＰ２n)順次、列
電極Ｄ1〜Ｄmに印加する。同様にして、サブフィールド
ＳＦ３〜ＳＦ１４各々のアドレス行程Ｗcにおいて、ア
ドレスドライバ６は、上記画素駆動データビットＤＢ
(ＤＢ３11-nm〜ＤＢ１４11-nm)各々の論理レベルに応じ
た電圧を有する画素データパルス群ＤＰ(ＤＰ３〜ＤＰ
１４)２を１表示ライン分ずつ順次、列電極Ｄ1〜Ｄmに
印加して行く。尚、アドレスドライバ６は、画素駆動デ
ータビットＤＢが論理レベル"０"である場合には低電圧
(０ボルト)、論理レベル"１"である場合には高電圧の画
素データパルスを生成する。
ライバ６は、メモリ４から供給された１行分(ｍ個)毎の
画素駆動データビットＤＢ各々の論理レベルに応じた電
圧を有する画素データパルスを生成し、ｍ個の画素デー
タパルスからなる画素データパルス群ＤＰを列電極Ｄ1
〜Ｄmに印加する。すなわち、アドレスドライバ６は、
サブフィールドＳＦ１のアドレス行程Ｗcでは、上記画
素駆動データビットＤＢ１11-nm各々の論理レベルに応
じた電圧を有する画素データパルス群ＤＰ１を１表示ラ
イン分ずつ(ＤＰ１1、ＤＰ１2、ＤＰ１3、・・・・、ＤＰ１
n)順次、列電極Ｄ 1〜Ｄmに印加する。又、サブフィール
ドＳＦ２のアドレス行程Ｗcでは、上記画素駆動データ
ビットＤＢ２11-nm各々の論理レベルに応じた電圧を有
する画素データパルス群ＤＰ２を１表示ライン分ずつ
(ＤＰ２1、ＤＰ２2、ＤＰ２3、・・・・、ＤＰ２n)順次、列
電極Ｄ1〜Ｄmに印加する。同様にして、サブフィールド
ＳＦ３〜ＳＦ１４各々のアドレス行程Ｗcにおいて、ア
ドレスドライバ６は、上記画素駆動データビットＤＢ
(ＤＢ３11-nm〜ＤＢ１４11-nm)各々の論理レベルに応じ
た電圧を有する画素データパルス群ＤＰ(ＤＰ３〜ＤＰ
１４)２を１表示ライン分ずつ順次、列電極Ｄ1〜Ｄmに
印加して行く。尚、アドレスドライバ６は、画素駆動デ
ータビットＤＢが論理レベル"０"である場合には低電圧
(０ボルト)、論理レベル"１"である場合には高電圧の画
素データパルスを生成する。
【００１７】更に、上記アドレス行程Ｗcでは、第２サ
スティンドライバ８が、各画素データパルス群ＤＰの印
加タイミングと同一タイミングにて、図４に示されるが
如き走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへ
と順次印加して行く。この際、走査パルスＳＰが印加さ
れた"行"と、高電圧の画素データパルスが印加された"
列"との交差部の放電セルにのみ選択的に放電（選択消
去放電）が生じ、その放電セル内に残存していた壁電荷
が消去される。ここで、上記選択消去放電が生起されて
壁電荷を失った放電セルは"消灯放電セル"の状態に設定
される。一方、上記選択消去放電の生起されなかった放
電セル内には壁電荷が残留したままとなるので、この放
電セルは"点灯放電セル"の状態に設定されることにな
る。
スティンドライバ８が、各画素データパルス群ＤＰの印
加タイミングと同一タイミングにて、図４に示されるが
如き走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへ
と順次印加して行く。この際、走査パルスＳＰが印加さ
れた"行"と、高電圧の画素データパルスが印加された"
列"との交差部の放電セルにのみ選択的に放電（選択消
去放電）が生じ、その放電セル内に残存していた壁電荷
が消去される。ここで、上記選択消去放電が生起されて
壁電荷を失った放電セルは"消灯放電セル"の状態に設定
される。一方、上記選択消去放電の生起されなかった放
電セル内には壁電荷が残留したままとなるので、この放
電セルは"点灯放電セル"の状態に設定されることにな
る。
【００１８】すなわち、アドレス行程Ｗｃの実行によ
り、後述する発光維持行程Ｉcにおいて放電して発光す
る発光セルと、消灯状態のままの非発光セルとが、画素
データに応じて択一的に設定され、いわゆる各放電セル
に対する画素データの書き込みが為されるのである。次
に、サブフィールドＳＦ１〜ＳＦ１４各々において実施
される発光維持行程Ｉcでは、第１サスティンドライバ
７及び第２サスティンドライバ８が行電極Ｘ1〜Ｘn及び
Ｙ1〜Ｙnに対して図４に示されるように交互に維持パル
スＩＰX及びＩＰYを繰り返し印加する。尚、かかる発光
維持行程Ｉcにおいて印加する維持パルスＩＰの回数
は、図３に示す如くされるように各サブフィールド毎に
異なる。
り、後述する発光維持行程Ｉcにおいて放電して発光す
る発光セルと、消灯状態のままの非発光セルとが、画素
データに応じて択一的に設定され、いわゆる各放電セル
に対する画素データの書き込みが為されるのである。次
に、サブフィールドＳＦ１〜ＳＦ１４各々において実施
される発光維持行程Ｉcでは、第１サスティンドライバ
７及び第２サスティンドライバ８が行電極Ｘ1〜Ｘn及び
Ｙ1〜Ｙnに対して図４に示されるように交互に維持パル
スＩＰX及びＩＰYを繰り返し印加する。尚、かかる発光
維持行程Ｉcにおいて印加する維持パルスＩＰの回数
は、図３に示す如くされるように各サブフィールド毎に
異なる。
【００１９】すなわち、サブフィールドＳＦ１での発光
維持行程Ｉcにおける印加回数を"１"とした場合、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：８ ＳＦ５：１０ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２８ ＳＦ12：３２ ＳＦ13：３５ ＳＦ14：３９ である。
維持行程Ｉcにおける印加回数を"１"とした場合、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：８ ＳＦ５：１０ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２８ ＳＦ12：３２ ＳＦ13：３５ ＳＦ14：３９ である。
【００２０】この際、壁電荷が残留したままとなってい
る放電セル、すなわち上記アドレス行程Ｗcにおいて"点
灯放電セル"の状態に設定された放電セルのみが、上記
維持パルスＩＰX及びＩＰYが印加される度に維持放電
し、各サブフィールド毎に割り当てられた放電回数分だ
け、その維持放電に伴う発光状態を維持する。尚、各サ
ブフィールド毎の発光維持行程Ｉc内の最後に生起され
る維持放電は、次のサブフィールドのアドレス行程Ｗc
での選択消去放電を適切に生起させるべく、各放電セル
内に残留する壁電荷の量を適量に調整する役目をも担っ
ている。
る放電セル、すなわち上記アドレス行程Ｗcにおいて"点
灯放電セル"の状態に設定された放電セルのみが、上記
維持パルスＩＰX及びＩＰYが印加される度に維持放電
し、各サブフィールド毎に割り当てられた放電回数分だ
け、その維持放電に伴う発光状態を維持する。尚、各サ
ブフィールド毎の発光維持行程Ｉc内の最後に生起され
る維持放電は、次のサブフィールドのアドレス行程Ｗc
での選択消去放電を適切に生起させるべく、各放電セル
内に残留する壁電荷の量を適量に調整する役目をも担っ
ている。
【００２１】ここで、各放電セルがアドレス行程Ｗcに
おいて"点灯放電セル"の状態に設定されるか否かは、入
力映像信号に基づいて生成された上記画素駆動データＧ
Ｄによって決まる。この際、１４ビットの画素駆動デー
タＧＤとして取り得るパターンは、図２に示されるが如
き１５パターンである。図２に示すように、画素駆動デ
ータＧＤは、その第１ビット〜第１４ビット各々の内で
論理レベル"１"となるビットが１つ以下となるビットパ
ターンを有するものである。従って、かかる画素駆動デ
ータＧＤを用いた駆動によれば、図２の黒丸印にて示す
ように、サブフィールドＳＦ１〜ＳＦ１４の内の１つの
サブフィールドでのアドレス行程Ｗｃにおいてのみで選
択消去放電が生起される。すなわち、一斉リセット行程
Ｒｃの実行によってＰＤＰ１０の全放電セル内に形成さ
れた壁電荷が上記選択消去放電の生起されるまでの間残
留するので、その間に存在する連続したサブフィールド
各々での発光維持行程Ｉｃにおいて維持放電が生起され
ることになる。つまり、各放電セルは１フィールド期間
内において上記選択消去放電が為されるまでの間、"点
灯放電セル"の状態に保持され、その間に存在するサブ
フィールド（白丸にて示す）で連続して発光するのであ
る。
おいて"点灯放電セル"の状態に設定されるか否かは、入
力映像信号に基づいて生成された上記画素駆動データＧ
Ｄによって決まる。この際、１４ビットの画素駆動デー
タＧＤとして取り得るパターンは、図２に示されるが如
き１５パターンである。図２に示すように、画素駆動デ
ータＧＤは、その第１ビット〜第１４ビット各々の内で
論理レベル"１"となるビットが１つ以下となるビットパ
ターンを有するものである。従って、かかる画素駆動デ
ータＧＤを用いた駆動によれば、図２の黒丸印にて示す
ように、サブフィールドＳＦ１〜ＳＦ１４の内の１つの
サブフィールドでのアドレス行程Ｗｃにおいてのみで選
択消去放電が生起される。すなわち、一斉リセット行程
Ｒｃの実行によってＰＤＰ１０の全放電セル内に形成さ
れた壁電荷が上記選択消去放電の生起されるまでの間残
留するので、その間に存在する連続したサブフィールド
各々での発光維持行程Ｉｃにおいて維持放電が生起され
ることになる。つまり、各放電セルは１フィールド期間
内において上記選択消去放電が為されるまでの間、"点
灯放電セル"の状態に保持され、その間に存在するサブ
フィールド（白丸にて示す）で連続して発光するのであ
る。
【００２２】そして、最後尾のサブフィールドＳＦ１４
のみで実施される消去行程Ｅでは、アドレスドライバ６
が、消去パルスＡＰを発生してこれを列電極Ｄ1-mの各
々に印加する。更に、第２サスティンドライバ８は、か
かる消去パルスＡＰの印加タイミングと同時に消去パル
スＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加す
る。これら消去パルスＡＰ及びＥＰの同時印加により、
ＰＤＰ１０における全放電セル内において消去放電が生
起され、全ての放電セル内に残存している壁電荷が消滅
する。
のみで実施される消去行程Ｅでは、アドレスドライバ６
が、消去パルスＡＰを発生してこれを列電極Ｄ1-mの各
々に印加する。更に、第２サスティンドライバ８は、か
かる消去パルスＡＰの印加タイミングと同時に消去パル
スＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加す
る。これら消去パルスＡＰ及びＥＰの同時印加により、
ＰＤＰ１０における全放電セル内において消去放電が生
起され、全ての放電セル内に残存している壁電荷が消滅
する。
【００２３】従って、図２に示す如き１５パターンから
なる画素駆動データＧＤを用いて図３に示す発光駆動フ
ォーマットに従った駆動を実施すれば、｛0、1、4、9、17、2
7、40、56、75、97、122、150、182、217、255｝なる１５段階分
の中間輝度が表現可能となり、ＰＤＰ１０の画面上には
入力映像信号に対応した表示画像が表れることになる。
なる画素駆動データＧＤを用いて図３に示す発光駆動フ
ォーマットに従った駆動を実施すれば、｛0、1、4、9、17、2
7、40、56、75、97、122、150、182、217、255｝なる１５段階分
の中間輝度が表現可能となり、ＰＤＰ１０の画面上には
入力映像信号に対応した表示画像が表れることになる。
【００２４】図５は、上記リセットパルスＲＰ、走査パ
ルスＳＰ、維持パルスＩＰ及び消去パルスＥＰを発生す
る第１サスティンドライバ７及び第２サスティンドライ
バ８各々の内部構成を示す図である。図５に示すよう
に、第１サスティンドライバ７には、上記リセットパル
スＲＰ Xを発生する為のリセットパルス発生回路ＲＸ、
及び上記維持パルスＩＰXを発生する為の維持パルス発
生回路ＩＸが設けられている。
ルスＳＰ、維持パルスＩＰ及び消去パルスＥＰを発生す
る第１サスティンドライバ７及び第２サスティンドライ
バ８各々の内部構成を示す図である。図５に示すよう
に、第１サスティンドライバ７には、上記リセットパル
スＲＰ Xを発生する為のリセットパルス発生回路ＲＸ、
及び上記維持パルスＩＰXを発生する為の維持パルス発
生回路ＩＸが設けられている。
【００２５】リセットパルス発生回路ＲＸは、直流の電
圧ＶRを発生する直流電源Ｂ２、スイッチング素子Ｓ
７、及び抵抗Ｒ１から構成される。直流電源Ｂ２の正側
端子はアース電位に設定されており、その負側端子は上
記スイッチング素子Ｓ７に接続されている。スイッチン
グ素子Ｓ７は、駆動制御回路２から供給されたスイッチ
ング信号ＳＷ７が論理レベル"１"である期間中に限りオ
ン状態となり、直流電源Ｂ２の負側端子電圧である電圧
−ＶRを抵抗Ｒ１を介して行電極Ｘに印加する。
圧ＶRを発生する直流電源Ｂ２、スイッチング素子Ｓ
７、及び抵抗Ｒ１から構成される。直流電源Ｂ２の正側
端子はアース電位に設定されており、その負側端子は上
記スイッチング素子Ｓ７に接続されている。スイッチン
グ素子Ｓ７は、駆動制御回路２から供給されたスイッチ
ング信号ＳＷ７が論理レベル"１"である期間中に限りオ
ン状態となり、直流電源Ｂ２の負側端子電圧である電圧
−ＶRを抵抗Ｒ１を介して行電極Ｘに印加する。
【００２６】リセットパルス発生回路ＲＸは、図６に示
す如きシーケンスに従って上記スイッチング素子Ｓ７を
オフ状態−オン状態−オフ状態に順次切り換えるべきス
イッチング信号ＳＷ７が駆動制御回路２から供給される
と、図６に示す如きその立ち下がり変化が緩やかな負極
性の第１リセットパルスＲＰx1を発生する。維持パルス
発生回路ＩＸは、直流の電圧ＶSを発生する直流電源Ｂ
１、スイッチング素子Ｓ１〜Ｓ４、コイルＬ１及びＬ
２、ダイオードＤ１及びＤ２、及びコンデンサＣ１から
構成される。スイッチング素子Ｓ１は、駆動制御回路２
から供給されたスイッチング信号ＳＷ１が論理レベル"
１"である期間中に限りオン状態となり、コンデンサＣ
１の一端上の電位をコイルＬ１、ダイオードＤ１を介し
て行電極Ｘに印加する。スイッチング素子Ｓ２は、駆動
制御回路２から供給されたスイッチング信号ＳＷ２が論
理レベル"１"である期間中に限りオン状態となり、行電
極Ｘ上の電位をコイルＬ２、及びダイオードＤ２を介し
てコンデンサＣ１の一端に印加する。スイッチング素子
Ｓ３は、駆動制御回路２から供給されたスイッチング信
号ＳＷ３が論理レベル"１"である期間中に限りオン状態
となり、上記直流電源Ｂ１が発生した電圧ＶSを行電極
Ｘに印加する。スイッチング素子Ｓ４は、駆動制御回路
２から供給されたスイッチング信号ＳＷ４が論理レベ
ル"１"である期間中に限りオン状態となり、行電極Ｘを
アース電位に設定する。
す如きシーケンスに従って上記スイッチング素子Ｓ７を
オフ状態−オン状態−オフ状態に順次切り換えるべきス
イッチング信号ＳＷ７が駆動制御回路２から供給される
と、図６に示す如きその立ち下がり変化が緩やかな負極
性の第１リセットパルスＲＰx1を発生する。維持パルス
発生回路ＩＸは、直流の電圧ＶSを発生する直流電源Ｂ
１、スイッチング素子Ｓ１〜Ｓ４、コイルＬ１及びＬ
２、ダイオードＤ１及びＤ２、及びコンデンサＣ１から
構成される。スイッチング素子Ｓ１は、駆動制御回路２
から供給されたスイッチング信号ＳＷ１が論理レベル"
１"である期間中に限りオン状態となり、コンデンサＣ
１の一端上の電位をコイルＬ１、ダイオードＤ１を介し
て行電極Ｘに印加する。スイッチング素子Ｓ２は、駆動
制御回路２から供給されたスイッチング信号ＳＷ２が論
理レベル"１"である期間中に限りオン状態となり、行電
極Ｘ上の電位をコイルＬ２、及びダイオードＤ２を介し
てコンデンサＣ１の一端に印加する。スイッチング素子
Ｓ３は、駆動制御回路２から供給されたスイッチング信
号ＳＷ３が論理レベル"１"である期間中に限りオン状態
となり、上記直流電源Ｂ１が発生した電圧ＶSを行電極
Ｘに印加する。スイッチング素子Ｓ４は、駆動制御回路
２から供給されたスイッチング信号ＳＷ４が論理レベ
ル"１"である期間中に限りオン状態となり、行電極Ｘを
アース電位に設定する。
【００２７】維持パルス発生回路ＩＸは、図７に示す如
きスイッチングシーケンスＳＳXに従って推移するスイ
ッチング信号ＳＷ１〜ＳＷ４に応じて、維持パルスＩＰ
Xを発生する。すなわち、先ず、論理レベル"１"のスイ
ッチ信号ＳＷ１に応じて、スイッチング素子Ｓ１のみが
オン状態となり、コンデンサＣ１に蓄えられていた電荷
に伴う電流がコイルＬ１、ダイオードＤ１、行電極Ｘを
介して放電セルに流れ込む。これにより、行電極Ｘ上の
電圧は図７に示す如く徐々に上昇して行く。次に、論理
レベル"１"のスイッチ信号ＳＷ３に応じて、スイッチン
グ素子Ｓ３のみがオン状態となり、直流電源Ｂ１の電圧
ＶSが直に行電極Ｘに印加される。これにより、行電極
Ｘ上の電圧は図７に示す如く電圧ＶSとなる。次に、論
理レベル"１"のスイッチ信号ＳＷ２に応じてスイッチン
グ素子Ｓ２のみがオン状態となり、行電極Ｘ及びＹ間の
負荷容量Ｃ0に蓄えられていた電荷に伴う電流がコイル
Ｌ２、ダイオードＤ２を介してコンデンサＣ１に流れ込
む。これにより、行電極Ｘ上の電圧は図７に示す如く徐
々に下降して行く。
きスイッチングシーケンスＳＳXに従って推移するスイ
ッチング信号ＳＷ１〜ＳＷ４に応じて、維持パルスＩＰ
Xを発生する。すなわち、先ず、論理レベル"１"のスイ
ッチ信号ＳＷ１に応じて、スイッチング素子Ｓ１のみが
オン状態となり、コンデンサＣ１に蓄えられていた電荷
に伴う電流がコイルＬ１、ダイオードＤ１、行電極Ｘを
介して放電セルに流れ込む。これにより、行電極Ｘ上の
電圧は図７に示す如く徐々に上昇して行く。次に、論理
レベル"１"のスイッチ信号ＳＷ３に応じて、スイッチン
グ素子Ｓ３のみがオン状態となり、直流電源Ｂ１の電圧
ＶSが直に行電極Ｘに印加される。これにより、行電極
Ｘ上の電圧は図７に示す如く電圧ＶSとなる。次に、論
理レベル"１"のスイッチ信号ＳＷ２に応じてスイッチン
グ素子Ｓ２のみがオン状態となり、行電極Ｘ及びＹ間の
負荷容量Ｃ0に蓄えられていた電荷に伴う電流がコイル
Ｌ２、ダイオードＤ２を介してコンデンサＣ１に流れ込
む。これにより、行電極Ｘ上の電圧は図７に示す如く徐
々に下降して行く。
【００２８】駆動制御回路２は、上記スイッチングシー
ケンスＳＳXに従った制御を、前述した如く各サブフィ
ールド毎に割り当てられた放電回数に応じた回数だけ周
期的に繰り返し実行する。これにより、維持パルス発生
回路ＩＸは、図７に示す如き波形を有する維持パルスＩ
ＰXを、各サブフィールドに割り当てられた放電回数に
応じた回数だけ図４に示す如く繰り返し発生する。
ケンスＳＳXに従った制御を、前述した如く各サブフィ
ールド毎に割り当てられた放電回数に応じた回数だけ周
期的に繰り返し実行する。これにより、維持パルス発生
回路ＩＸは、図７に示す如き波形を有する維持パルスＩ
ＰXを、各サブフィールドに割り当てられた放電回数に
応じた回数だけ図４に示す如く繰り返し発生する。
【００２９】一方、第２サスティンドライバ８には、図
５に示す如くリセットパルスＲＰYを発生する為のリセ
ットパルス発生回路ＲＹ、上記走査パルスＳＰを発生す
る為の走査パルス発生回路ＳＹ、及び上記維持パルスＩ
ＰY及びＩＰYEを発生する為の維持パルス発生回路ＩＹ
が設けられている。リセットパルス発生回路ＲＹは、直
流の電圧ＶRを発生する直流電源Ｂ４、スイッチング素
子Ｓ１５〜Ｓ１７、ダイオードＤ１０、抵抗Ｒ２及びＲ
３から構成される。直流電源Ｂ４の負側端子は接地され
ており、その正側端子は上記スイッチング素子Ｓ１７に
接続されている。スイッチング素子Ｓ１７は、駆動制御
回路２から供給されたスイッチング信号ＳＷ１７が論理
レベル"１"である期間中に限りオン状態となり、直流電
源Ｂ４の正側端子電圧である電圧ＶRを抵抗Ｒ３を介し
てライン２０上に印加する。ダイオードＤ１０は、その
カソード端がアース電位に設定されている。抵抗Ｒ２の
一端にはダイオードＤ１０のアノード端が接続されてお
り、その他端にはスイッチング素子Ｓ１６が接続されて
いる。スイッチング素子Ｓ１６は、駆動制御回路２から
供給されたスイッチング信号ＳＷ１６が論理レベル"１"
である期間中に限りオン状態となり、抵抗Ｒ２の他端と
ライン１２とを接続する。
５に示す如くリセットパルスＲＰYを発生する為のリセ
ットパルス発生回路ＲＹ、上記走査パルスＳＰを発生す
る為の走査パルス発生回路ＳＹ、及び上記維持パルスＩ
ＰY及びＩＰYEを発生する為の維持パルス発生回路ＩＹ
が設けられている。リセットパルス発生回路ＲＹは、直
流の電圧ＶRを発生する直流電源Ｂ４、スイッチング素
子Ｓ１５〜Ｓ１７、ダイオードＤ１０、抵抗Ｒ２及びＲ
３から構成される。直流電源Ｂ４の負側端子は接地され
ており、その正側端子は上記スイッチング素子Ｓ１７に
接続されている。スイッチング素子Ｓ１７は、駆動制御
回路２から供給されたスイッチング信号ＳＷ１７が論理
レベル"１"である期間中に限りオン状態となり、直流電
源Ｂ４の正側端子電圧である電圧ＶRを抵抗Ｒ３を介し
てライン２０上に印加する。ダイオードＤ１０は、その
カソード端がアース電位に設定されている。抵抗Ｒ２の
一端にはダイオードＤ１０のアノード端が接続されてお
り、その他端にはスイッチング素子Ｓ１６が接続されて
いる。スイッチング素子Ｓ１６は、駆動制御回路２から
供給されたスイッチング信号ＳＷ１６が論理レベル"１"
である期間中に限りオン状態となり、抵抗Ｒ２の他端と
ライン１２とを接続する。
【００３０】リセットパルス発生回路ＲＹは、図６に示
す如く上記スイッチング素子Ｓ１７をオフ状態−オン状
態−オフ状態に順次切り換えるべきスイッチング信号Ｓ
Ｗ１７が駆動制御回路２から供給されると、図６に示す
如きその立ち上がり変化が緩やかな正極性の第１リセッ
トパルスＲＰY1を発生する。走査パルス発生回路ＳＹ
は、各行電極Ｙ1〜Ｙn毎に設けられており、夫々、直流
の電圧Ｖhを発生する直流電源Ｂ５、スイッチング素子
Ｓ２１、Ｓ２２、ダイオードＤ５及びＤ６から構成され
る。スイッチング素子Ｓ２１は、駆動制御回路２から供
給されたスイッチング信号ＳＷ２１が論理レベル"１"で
ある期間中に限りオン状態となり、直流電源Ｂ５の正側
端子と、ダイオードＤ５のアノード端を行電極Ｙに夫々
接続する。スイッチング素子Ｓ２２は、駆動制御回路２
から供給されたスイッチング信号ＳＷ２２が論理レベ
ル"１"である期間中に限りオン状態となり、直流電源Ｂ
５の負側端子と、ダイオードＤ６のカソード端を行電極
Ｙに夫々接続する。この際、駆動制御回路２は、論理レ
ベル"０"のスイッチング信号ＳＷ２１及び論理レベル"
１"のスイッチング信号ＳＷ２２を順次、行電極Ｙ1〜Ｙ
n各々に対応した走査パルス発生回路ＳＹの各々に供給
して行く。かかるスイッチング信号ＳＷ２１及びＳＷ２
２が供給された走査パルス発生回路ＳＹでは、スイッチ
ング素子Ｓ２２がオン状態、Ｓ２１がオフ状態となる。
これにより、この走査パルス発生回路ＳＹに対応した行
電極Ｙ上には、図４に示す如き電圧−Ｖ hを有する負極
性の走査パルスＳＰが発生する。
す如く上記スイッチング素子Ｓ１７をオフ状態−オン状
態−オフ状態に順次切り換えるべきスイッチング信号Ｓ
Ｗ１７が駆動制御回路２から供給されると、図６に示す
如きその立ち上がり変化が緩やかな正極性の第１リセッ
トパルスＲＰY1を発生する。走査パルス発生回路ＳＹ
は、各行電極Ｙ1〜Ｙn毎に設けられており、夫々、直流
の電圧Ｖhを発生する直流電源Ｂ５、スイッチング素子
Ｓ２１、Ｓ２２、ダイオードＤ５及びＤ６から構成され
る。スイッチング素子Ｓ２１は、駆動制御回路２から供
給されたスイッチング信号ＳＷ２１が論理レベル"１"で
ある期間中に限りオン状態となり、直流電源Ｂ５の正側
端子と、ダイオードＤ５のアノード端を行電極Ｙに夫々
接続する。スイッチング素子Ｓ２２は、駆動制御回路２
から供給されたスイッチング信号ＳＷ２２が論理レベ
ル"１"である期間中に限りオン状態となり、直流電源Ｂ
５の負側端子と、ダイオードＤ６のカソード端を行電極
Ｙに夫々接続する。この際、駆動制御回路２は、論理レ
ベル"０"のスイッチング信号ＳＷ２１及び論理レベル"
１"のスイッチング信号ＳＷ２２を順次、行電極Ｙ1〜Ｙ
n各々に対応した走査パルス発生回路ＳＹの各々に供給
して行く。かかるスイッチング信号ＳＷ２１及びＳＷ２
２が供給された走査パルス発生回路ＳＹでは、スイッチ
ング素子Ｓ２２がオン状態、Ｓ２１がオフ状態となる。
これにより、この走査パルス発生回路ＳＹに対応した行
電極Ｙ上には、図４に示す如き電圧−Ｖ hを有する負極
性の走査パルスＳＰが発生する。
【００３１】上記維持パルス発生回路ＩＹは、直流の電
圧ＶSを発生する直流電源Ｂ３、スイッチング素子Ｓ１
１〜Ｓ１４、コイルＬ３及びＬ４、ダイオードＤ３及び
Ｄ４、及びコンデンサＣ２から構成される。スイッチン
グ素子Ｓ１１は、駆動制御回路２から供給されたスイッ
チング信号ＳＷ１１が論理レベル"１"である期間中に限
りオン状態となり、コンデンサＣ２の一端上の電位をコ
イルＬ３、ダイオードＤ３を介してライン１２上に印加
する。スイッチング素子Ｓ１２は、駆動制御回路２から
供給されたスイッチング信号ＳＷ１２が論理レベル"１"
である期間中に限りオン状態となり、上記ライン１２上
の電位をコイルＬ４、及びダイオードＤ４を介してコン
デンサＣ２の一端に印加する。スイッチング素子Ｓ１３
は、駆動制御回路２から供給されたスイッチング信号Ｓ
Ｗ１３が論理レベル"１"である期間中に限りオン状態と
なり、上記直流電源Ｂ３が発生した電圧ＶSを上記ライ
ン１２上に印加する。スイッチング素子Ｓ１４は、駆動
制御回路２から供給されたスイッチング信号ＳＷ１４が
論理レベル"１"である期間中に限りオン状態となり、上
記ライン１２をアース電位に設定する。
圧ＶSを発生する直流電源Ｂ３、スイッチング素子Ｓ１
１〜Ｓ１４、コイルＬ３及びＬ４、ダイオードＤ３及び
Ｄ４、及びコンデンサＣ２から構成される。スイッチン
グ素子Ｓ１１は、駆動制御回路２から供給されたスイッ
チング信号ＳＷ１１が論理レベル"１"である期間中に限
りオン状態となり、コンデンサＣ２の一端上の電位をコ
イルＬ３、ダイオードＤ３を介してライン１２上に印加
する。スイッチング素子Ｓ１２は、駆動制御回路２から
供給されたスイッチング信号ＳＷ１２が論理レベル"１"
である期間中に限りオン状態となり、上記ライン１２上
の電位をコイルＬ４、及びダイオードＤ４を介してコン
デンサＣ２の一端に印加する。スイッチング素子Ｓ１３
は、駆動制御回路２から供給されたスイッチング信号Ｓ
Ｗ１３が論理レベル"１"である期間中に限りオン状態と
なり、上記直流電源Ｂ３が発生した電圧ＶSを上記ライ
ン１２上に印加する。スイッチング素子Ｓ１４は、駆動
制御回路２から供給されたスイッチング信号ＳＷ１４が
論理レベル"１"である期間中に限りオン状態となり、上
記ライン１２をアース電位に設定する。
【００３２】維持パルス発生回路ＩＹは、図７に示す如
きスイッチングシーケンスＳＳYに従って推移するスイ
ッチング信号ＳＷ１１〜ＳＷ１４に応じて、維持パルス
ＩＰ Yを発生する。すなわち、先ず、論理レベル"１"の
スイッチ信号ＳＷ１１に応じて、スイッチング素子Ｓ１
１のみがオン状態となる。この際、コンデンサＣ２に蓄
えられていた電荷に伴う電流がコイルＬ３、ダイオード
Ｄ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１
５及びＳ２１を介して行電極Ｙに流れ込む。これによ
り、行電極Ｙ上の電圧は図７に示す如く徐々に上昇して
行く。次に、論理レベル"１"のスイッチ信号ＳＷ１３に
応じて、スイッチング素子Ｓ１３のみがオン状態とな
り、直流電源Ｂ３の電圧ＶSが直に行電極Ｙに印加され
る。これにより、行電極Ｙ上の電圧は図７に示す如く電
圧ＶSとなる。次に、論理レベル"１"のスイッチ信号Ｓ
Ｗ１２に応じてスイッチング素子Ｓ１２のみがオン状態
となり、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられて
いた電荷に伴う電流がコイルＬ４、ダイオードＤ４を介
してコンデンサＣ２に流れ込む。これにより、行電極Ｙ
上の電圧は図７に示す如く徐々に下降して行く。
きスイッチングシーケンスＳＳYに従って推移するスイ
ッチング信号ＳＷ１１〜ＳＷ１４に応じて、維持パルス
ＩＰ Yを発生する。すなわち、先ず、論理レベル"１"の
スイッチ信号ＳＷ１１に応じて、スイッチング素子Ｓ１
１のみがオン状態となる。この際、コンデンサＣ２に蓄
えられていた電荷に伴う電流がコイルＬ３、ダイオード
Ｄ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１
５及びＳ２１を介して行電極Ｙに流れ込む。これによ
り、行電極Ｙ上の電圧は図７に示す如く徐々に上昇して
行く。次に、論理レベル"１"のスイッチ信号ＳＷ１３に
応じて、スイッチング素子Ｓ１３のみがオン状態とな
り、直流電源Ｂ３の電圧ＶSが直に行電極Ｙに印加され
る。これにより、行電極Ｙ上の電圧は図７に示す如く電
圧ＶSとなる。次に、論理レベル"１"のスイッチ信号Ｓ
Ｗ１２に応じてスイッチング素子Ｓ１２のみがオン状態
となり、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられて
いた電荷に伴う電流がコイルＬ４、ダイオードＤ４を介
してコンデンサＣ２に流れ込む。これにより、行電極Ｙ
上の電圧は図７に示す如く徐々に下降して行く。
【００３３】駆動制御回路２は、上記スイッチングシー
ケンスＳＳYに従った制御を前述した如く各サブフィー
ルド毎に割り当てられた放電回数に応じた回数だけ周期
的に繰り返し実行する。これにより、維持パルス発生回
路ＩＹは、図７に示す如き波形を有する維持パルスＩＰ
Yを図４に示す如く繰り返し発生する。ただし、駆動制
御回路２は、発光維持行程Ｉc内の最後尾に限り、図７
に示す如きスイッチングシーケンスＳＳYEに従った制御
を実行する。これにより、維持パルス発生回路ＩＹは、
サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉ
c内において繰り返し発生する維持パルスの内の最終の
維持パルスＩＰYEのみを発生する。
ケンスＳＳYに従った制御を前述した如く各サブフィー
ルド毎に割り当てられた放電回数に応じた回数だけ周期
的に繰り返し実行する。これにより、維持パルス発生回
路ＩＹは、図７に示す如き波形を有する維持パルスＩＰ
Yを図４に示す如く繰り返し発生する。ただし、駆動制
御回路２は、発光維持行程Ｉc内の最後尾に限り、図７
に示す如きスイッチングシーケンスＳＳYEに従った制御
を実行する。これにより、維持パルス発生回路ＩＹは、
サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉ
c内において繰り返し発生する維持パルスの内の最終の
維持パルスＩＰYEのみを発生する。
【００３４】以下に、維持パルスＩＰYEの発生動作につ
いて図７を参照しつつ説明する。上記スイッチングシー
ケンスＳＳYEに従った制御により、先ず、論理レベル"
１"のスイッチ信号ＳＷ１１が維持パルス発生回路ＩＹ
に供給され、スイッチング素子Ｓ１１のみがオン状態と
なる。この際、コンデンサＣ２に蓄えられていた電荷に
伴う電流がコイルＬ３、ダイオードＤ３、スイッチング
素子Ｓ１１、スイッチング素子Ｓ１５及びＳ２１を介し
て行電極Ｙに流れ込む。これにより、行電極Ｙ上の電圧
は上昇して行く。次に、論理レベル"１"のスイッチ信号
ＳＷ１３に応じて、スイッチング素子Ｓ１３のみがオン
状態となり、直流電源Ｂ３の電圧Ｖ Sが直に行電極Ｙに
印加される。これにより、行電極Ｙ上の電圧は電圧ＶS
になる。次に、論理レベル"１"のスイッチ信号ＳＷ１２
に応じてスイッチング素子Ｓ１２のみがオン状態とな
り、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられていた
電荷に伴う電流がコイルＬ４、ダイオードＤ４を介して
コンデンサＣ２に流れ込む。これにより、行電極Ｙ上の
電圧は図７に示す如く徐々に低下して行く(共振立ち下
がり区間Ｔb1)。そして、この電圧低下中において、駆
動制御回路２は、スイッチ信号ＳＷ１２を論理レベル"
０"、スイッチ信号ＳＷ１６を論理レベル"１"に切り換
える。すると、抵抗Ｒ２及びダイオードＤ１０からなる
直列回路がライン１２上に接続され、この間、行電極Ｙ
上における電圧低下は図７に示す如く更に緩やかなもの
となる(抵抗立ち下がり区間Ｔb2)。
いて図７を参照しつつ説明する。上記スイッチングシー
ケンスＳＳYEに従った制御により、先ず、論理レベル"
１"のスイッチ信号ＳＷ１１が維持パルス発生回路ＩＹ
に供給され、スイッチング素子Ｓ１１のみがオン状態と
なる。この際、コンデンサＣ２に蓄えられていた電荷に
伴う電流がコイルＬ３、ダイオードＤ３、スイッチング
素子Ｓ１１、スイッチング素子Ｓ１５及びＳ２１を介し
て行電極Ｙに流れ込む。これにより、行電極Ｙ上の電圧
は上昇して行く。次に、論理レベル"１"のスイッチ信号
ＳＷ１３に応じて、スイッチング素子Ｓ１３のみがオン
状態となり、直流電源Ｂ３の電圧Ｖ Sが直に行電極Ｙに
印加される。これにより、行電極Ｙ上の電圧は電圧ＶS
になる。次に、論理レベル"１"のスイッチ信号ＳＷ１２
に応じてスイッチング素子Ｓ１２のみがオン状態とな
り、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられていた
電荷に伴う電流がコイルＬ４、ダイオードＤ４を介して
コンデンサＣ２に流れ込む。これにより、行電極Ｙ上の
電圧は図７に示す如く徐々に低下して行く(共振立ち下
がり区間Ｔb1)。そして、この電圧低下中において、駆
動制御回路２は、スイッチ信号ＳＷ１２を論理レベル"
０"、スイッチ信号ＳＷ１６を論理レベル"１"に切り換
える。すると、抵抗Ｒ２及びダイオードＤ１０からなる
直列回路がライン１２上に接続され、この間、行電極Ｙ
上における電圧低下は図７に示す如く更に緩やかなもの
となる(抵抗立ち下がり区間Ｔb2)。
【００３５】従って、上記維持パルスＩＰYEの立ち下が
り区間(Ｔb1＋Ｔb2)における電圧値の変化率は、その直
前に印加される維持パルスＩＰY又はＩＰXの立ち下がり
区間Ｔbでの電圧値の変化率に比して緩やかになる。こ
こで、発光維持行程Ｉcの最後尾に印加する維持パルス
に応じて生起される放電(図７に示すＤＳ１、ＤＳ２)
は、アドレス行程Ｗcでの選択消去放電を適切に生じさ
せるべく、放電セル内に残留する壁電荷の量を適量に調
整する役目をも担っている。ところが、かかる最終の維
持パルスの立ち下がり区間における電圧推移が他の維持
パルスと同様に急峻であり、かつ、この最終の維持パル
スが印加される直前に放電セル内に残留している壁電荷
の量が多いと、以下の如き問題が生じる。
り区間(Ｔb1＋Ｔb2)における電圧値の変化率は、その直
前に印加される維持パルスＩＰY又はＩＰXの立ち下がり
区間Ｔbでの電圧値の変化率に比して緩やかになる。こ
こで、発光維持行程Ｉcの最後尾に印加する維持パルス
に応じて生起される放電(図７に示すＤＳ１、ＤＳ２)
は、アドレス行程Ｗcでの選択消去放電を適切に生じさ
せるべく、放電セル内に残留する壁電荷の量を適量に調
整する役目をも担っている。ところが、かかる最終の維
持パルスの立ち下がり区間における電圧推移が他の維持
パルスと同様に急峻であり、かつ、この最終の維持パル
スが印加される直前に放電セル内に残留している壁電荷
の量が多いと、以下の如き問題が生じる。
【００３６】例えば、１サブフィールドでの発光負荷
(１画面内において維持放電の生起される放電セルの数)
が大きい場合には維持パルスの波形が歪み、残留する壁
電荷の量が例えば多くなる。又、所定時間に亘り維持放
電の生起された放電セルに隣接している放電セルが消灯
状態から点灯状態になった場合には放電し易くなってい
る為、多くの壁電荷が形成される。このように、放電セ
ル内に残留している壁電荷量が多いと、発光維持行程Ｉ
c内の最終の維持パルスの立ち下がり区間で生起される
放電ＤＳ２が比較的強い放電となり、多くの壁電荷が消
滅してしまうのである。従って、アドレス行程Ｗcでの
選択消去放電を適切に生起させるほどの量の壁電荷を残
留させることが出来なくなるという問題が生じる。
(１画面内において維持放電の生起される放電セルの数)
が大きい場合には維持パルスの波形が歪み、残留する壁
電荷の量が例えば多くなる。又、所定時間に亘り維持放
電の生起された放電セルに隣接している放電セルが消灯
状態から点灯状態になった場合には放電し易くなってい
る為、多くの壁電荷が形成される。このように、放電セ
ル内に残留している壁電荷量が多いと、発光維持行程Ｉ
c内の最終の維持パルスの立ち下がり区間で生起される
放電ＤＳ２が比較的強い放電となり、多くの壁電荷が消
滅してしまうのである。従って、アドレス行程Ｗcでの
選択消去放電を適切に生起させるほどの量の壁電荷を残
留させることが出来なくなるという問題が生じる。
【００３７】一方、放電セル内に残留している壁電荷が
少ない場合にも以下の如き問題が生じる。例えば、１画
面内において維持放電が生起される放電セルの数、いわ
ゆる発光負荷が小さい場合には維持パルスの歪みもなく
なり、それに伴い放電セル内に残留する壁電荷も少なく
なる。又、所定時間に亘り維持放電の生起された放電セ
ルでは、放電が起こりにくくなっているので、これを再
び維持放電せしめた際に形成される壁電荷の量も少な
い。又、ＰＤＰ１０の温度が高くなる場合、あるいはＰ
ＤＰ１０による連続表示時間が長くなった場合にも同様
に放電が起こりにくくなっているので、維持放電によっ
て形成される壁電荷の量も少なくなる。このように、放
電セル内の残留壁電荷の量が少ない状態において、発光
維持行程Ｉcにて最終の維持放電が生起されると、この
維持放電を生起させるべく印加された最終の維持パルス
の立ち下がり区間で生起される放電ＤＳ２は比較的弱い
ものとなり、少量の壁電荷が消滅する。ところが、この
際、放電セル内に残留している壁電荷の量が元々少ない
ので、そこから少量の壁電荷が消滅しただけでも、上記
選択消去放電を適切に生じさせるほどの壁電荷量を確保
することが困難となる。
少ない場合にも以下の如き問題が生じる。例えば、１画
面内において維持放電が生起される放電セルの数、いわ
ゆる発光負荷が小さい場合には維持パルスの歪みもなく
なり、それに伴い放電セル内に残留する壁電荷も少なく
なる。又、所定時間に亘り維持放電の生起された放電セ
ルでは、放電が起こりにくくなっているので、これを再
び維持放電せしめた際に形成される壁電荷の量も少な
い。又、ＰＤＰ１０の温度が高くなる場合、あるいはＰ
ＤＰ１０による連続表示時間が長くなった場合にも同様
に放電が起こりにくくなっているので、維持放電によっ
て形成される壁電荷の量も少なくなる。このように、放
電セル内の残留壁電荷の量が少ない状態において、発光
維持行程Ｉcにて最終の維持放電が生起されると、この
維持放電を生起させるべく印加された最終の維持パルス
の立ち下がり区間で生起される放電ＤＳ２は比較的弱い
ものとなり、少量の壁電荷が消滅する。ところが、この
際、放電セル内に残留している壁電荷の量が元々少ない
ので、そこから少量の壁電荷が消滅しただけでも、上記
選択消去放電を適切に生じさせるほどの壁電荷量を確保
することが困難となる。
【００３８】そこで、本発明においては、図７に示す如
く、各発光維持行程Ｉcの最後尾に印加する維持パルス
ＩＰYEの立ち下がり区間(Ｔb1＋Ｔb2)での電圧値の変化
率を、その直前の維持パルスＩＰYの立ち下がり区間で
の電圧値の変化率よりも緩やかにしたのである。このよ
うに、発光維持行程Ｉcの最後尾に印加する維持パルス
ＩＰYEの立ち下がり区間における電圧推移を緩やかにす
ると、この立ち下がり区間で生起される放電ＤＳ２が弱
まる。よって、例え放電セル内に多くの壁電荷が残留し
ていても、この放電ＤＳ２が微弱なものとなるので、壁
電荷の消滅量が抑制され、アドレス行程Ｗcにおいて選
択放電を適切に生じさせる程度の適量の壁電荷を残留さ
せることが可能となる。又、放電セル内に残留する壁電
荷の量が少ない場合には、上記の如き立ち下がり区間で
生起される放電ＤＳ２が更に微弱なものとなるので、上
述した如き適量の壁電荷量を残留させることが可能とな
る。
く、各発光維持行程Ｉcの最後尾に印加する維持パルス
ＩＰYEの立ち下がり区間(Ｔb1＋Ｔb2)での電圧値の変化
率を、その直前の維持パルスＩＰYの立ち下がり区間で
の電圧値の変化率よりも緩やかにしたのである。このよ
うに、発光維持行程Ｉcの最後尾に印加する維持パルス
ＩＰYEの立ち下がり区間における電圧推移を緩やかにす
ると、この立ち下がり区間で生起される放電ＤＳ２が弱
まる。よって、例え放電セル内に多くの壁電荷が残留し
ていても、この放電ＤＳ２が微弱なものとなるので、壁
電荷の消滅量が抑制され、アドレス行程Ｗcにおいて選
択放電を適切に生じさせる程度の適量の壁電荷を残留さ
せることが可能となる。又、放電セル内に残留する壁電
荷の量が少ない場合には、上記の如き立ち下がり区間で
生起される放電ＤＳ２が更に微弱なものとなるので、上
述した如き適量の壁電荷量を残留させることが可能とな
る。
【００３９】従って、本発明によれば、各アドレス行程
Ｗcの直前において、各放電セル内に、このアドレス行
程Ｗcでの選択放電を正しく生起させるべき適量の壁電
荷を形成させることが出来る。よって、アドレス行程Ｗ
cにおいて入力映像信号に対応した適切な選択放電が生
起されるようになるので、表示品質の劣化を抑制するこ
とが可能となる。
Ｗcの直前において、各放電セル内に、このアドレス行
程Ｗcでの選択放電を正しく生起させるべき適量の壁電
荷を形成させることが出来る。よって、アドレス行程Ｗ
cにおいて入力映像信号に対応した適切な選択放電が生
起されるようになるので、表示品質の劣化を抑制するこ
とが可能となる。
【００４０】又、上記実施例においては、発光維持行程
Ｉcの最後尾に印加する維持パルスＩＰYEのみ、その立
ち下がり区間における電圧値の変化率を緩やかなものに
している。しかしながら、サブフィールドＳＦ１では、
更に、一斉リセット行程Ｒc内の最後尾で印加する第３
リセットパルスＲＰ3の立ち下がり区間における電圧値
の変化率を緩やかにする。尚、かかる第３リセットパル
スＲＰ3は、上記維持パルス発生回路ＩＹ及びリセット
パルス発生回路ＲＹにおいて生成され、上記第２リセッ
トパルスＲＰ2は、上記維持パルス発生回路ＩＸによっ
て生成される。
Ｉcの最後尾に印加する維持パルスＩＰYEのみ、その立
ち下がり区間における電圧値の変化率を緩やかなものに
している。しかしながら、サブフィールドＳＦ１では、
更に、一斉リセット行程Ｒc内の最後尾で印加する第３
リセットパルスＲＰ3の立ち下がり区間における電圧値
の変化率を緩やかにする。尚、かかる第３リセットパル
スＲＰ3は、上記維持パルス発生回路ＩＹ及びリセット
パルス発生回路ＲＹにおいて生成され、上記第２リセッ
トパルスＲＰ2は、上記維持パルス発生回路ＩＸによっ
て生成される。
【００４１】すなわち、維持パルス発生回路ＩＸは、図
６に示す如きスイッチングシーケンスＳＲXに従って推
移するスイッチング信号ＳＷ１〜ＳＷ４に応じて、第２
リセットパルスＲＰ2を発生する。すなわち、先ず、論
理レベル"１"のスイッチ信号ＳＷ１に応じて、スイッチ
ング素子Ｓ１のみがオン状態となり、コンデンサＣ１に
蓄えられていた電荷に伴う電流がコイルＬ１、ダイオー
ドＤ１、行電極Ｘを介して放電セルに流れ込む。これに
より、行電極Ｘ上の電圧は図６に示す如く徐々に上昇し
て行く。次に、論理レベル"１"のスイッチ信号ＳＷ３に
応じて、スイッチング素子Ｓ３のみがオン状態となり、
直流電源Ｂ１の電圧ＶSが直に行電極Ｘに印加される。
これにより、行電極Ｘ上の電圧は図６に示す如く電圧Ｖ
Sとなる。次に、論理レベル"１"のスイッチ信号ＳＷ２
に応じてスイッチング素子Ｓ２のみがオン状態となり、
行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられていた電荷
に伴う電流がコイルＬ２、ダイオードＤ２を介してコン
デンサＣ１に流れ込む。従って、行電極Ｘ上の電圧は図
６に示す如く徐々に下降して行く。
６に示す如きスイッチングシーケンスＳＲXに従って推
移するスイッチング信号ＳＷ１〜ＳＷ４に応じて、第２
リセットパルスＲＰ2を発生する。すなわち、先ず、論
理レベル"１"のスイッチ信号ＳＷ１に応じて、スイッチ
ング素子Ｓ１のみがオン状態となり、コンデンサＣ１に
蓄えられていた電荷に伴う電流がコイルＬ１、ダイオー
ドＤ１、行電極Ｘを介して放電セルに流れ込む。これに
より、行電極Ｘ上の電圧は図６に示す如く徐々に上昇し
て行く。次に、論理レベル"１"のスイッチ信号ＳＷ３に
応じて、スイッチング素子Ｓ３のみがオン状態となり、
直流電源Ｂ１の電圧ＶSが直に行電極Ｘに印加される。
これにより、行電極Ｘ上の電圧は図６に示す如く電圧Ｖ
Sとなる。次に、論理レベル"１"のスイッチ信号ＳＷ２
に応じてスイッチング素子Ｓ２のみがオン状態となり、
行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられていた電荷
に伴う電流がコイルＬ２、ダイオードＤ２を介してコン
デンサＣ１に流れ込む。従って、行電極Ｘ上の電圧は図
６に示す如く徐々に下降して行く。
【００４２】以上の如き動作により、図６に示す如き波
形を有する正極性の第２リセットパルスＲＰ2が行電極
Ｘ上に生成される。その後、維持パルス発生回路ＩＹ
は、図６に示す如きスイッチングシーケンスＳＲYに従
って推移するスイッチング信号ＳＷ１１〜ＳＷ１４及び
ＳＷ１６に応じて、第３リセットパルスＲＰ3を発生す
る。すなわち、先ず、論理レベル"１"のスイッチ信号Ｓ
Ｗ１１に応じて、スイッチング素子Ｓ１１のみがオン状
態となる。この際、コンデンサＣ２に蓄えられていた電
荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチ
ング素子Ｓ１１、スイッチング素子Ｓ１５及びＳ２１を
介して行電極Ｙに流れ込む。これにより、行電極Ｙ上の
電圧は上昇して行く。次に、論理レベル"１"のスイッチ
信号ＳＷ１３に応じて、スイッチング素子Ｓ１３のみが
オン状態となり、直流電源Ｂ３の電圧ＶSが直に行電極
Ｙに印加される。これにより、行電極Ｙ上の電圧は電圧
ＶSになる。次に、論理レベル"１"のスイッチ信号ＳＷ
１２に応じてスイッチング素子Ｓ１２のみがオン状態と
なり、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられてい
た電荷に伴う電流がコイルＬ４、ダイオードＤ４を介し
てコンデンサＣ２に流れ込む。これにより、行電極Ｙ上
の電圧は図６に示す如く徐々に低下して行く(共振立ち
下がり区間Ｔb1)。そして、この電圧低下中に、スイッ
チ信号ＳＷ１６が論理レベル"１"に切り換わる。する
と、抵抗Ｒ２及びダイオードＤ１０からなる直列回路が
ライン１２上に接続され、この間、行電極Ｙ上における
電圧低下は図６に示す如く更に緩やかなものとなる(抵
抗立ち下がり区間Ｔb2)。
形を有する正極性の第２リセットパルスＲＰ2が行電極
Ｘ上に生成される。その後、維持パルス発生回路ＩＹ
は、図６に示す如きスイッチングシーケンスＳＲYに従
って推移するスイッチング信号ＳＷ１１〜ＳＷ１４及び
ＳＷ１６に応じて、第３リセットパルスＲＰ3を発生す
る。すなわち、先ず、論理レベル"１"のスイッチ信号Ｓ
Ｗ１１に応じて、スイッチング素子Ｓ１１のみがオン状
態となる。この際、コンデンサＣ２に蓄えられていた電
荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチ
ング素子Ｓ１１、スイッチング素子Ｓ１５及びＳ２１を
介して行電極Ｙに流れ込む。これにより、行電極Ｙ上の
電圧は上昇して行く。次に、論理レベル"１"のスイッチ
信号ＳＷ１３に応じて、スイッチング素子Ｓ１３のみが
オン状態となり、直流電源Ｂ３の電圧ＶSが直に行電極
Ｙに印加される。これにより、行電極Ｙ上の電圧は電圧
ＶSになる。次に、論理レベル"１"のスイッチ信号ＳＷ
１２に応じてスイッチング素子Ｓ１２のみがオン状態と
なり、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられてい
た電荷に伴う電流がコイルＬ４、ダイオードＤ４を介し
てコンデンサＣ２に流れ込む。これにより、行電極Ｙ上
の電圧は図６に示す如く徐々に低下して行く(共振立ち
下がり区間Ｔb1)。そして、この電圧低下中に、スイッ
チ信号ＳＷ１６が論理レベル"１"に切り換わる。する
と、抵抗Ｒ２及びダイオードＤ１０からなる直列回路が
ライン１２上に接続され、この間、行電極Ｙ上における
電圧低下は図６に示す如く更に緩やかなものとなる(抵
抗立ち下がり区間Ｔb2)。
【００４３】以上の如き動作により、図６に示す如く、
その立ち下がり区間(Ｔb1＋Ｔb2)での電圧値の変化率が
第２リセットパルスＲＰ2の立ち下がり区間での電圧値
の変化率よりも緩やかな第３リセットパルスＲＰ3が全
ての行電極Ｙ上に印加される。かかる第３リセットパル
スＲＰ3が全ての行電極Ｙ上に印加されると、全放電セ
ル内においてリセット放電が生起され、その放電空間内
にプライミング粒子が発生する。更に、第３リセットパ
ルスＲＰ3の立ち下がり区間(Ｔb1＋Ｔb2)において微弱
な放電が生起され、全放電セル内には、ＳＦ１のアドレ
ス行程Ｗcでの選択放電を正しく生起させるべき適量の
壁電荷が形成されるようになる。
その立ち下がり区間(Ｔb1＋Ｔb2)での電圧値の変化率が
第２リセットパルスＲＰ2の立ち下がり区間での電圧値
の変化率よりも緩やかな第３リセットパルスＲＰ3が全
ての行電極Ｙ上に印加される。かかる第３リセットパル
スＲＰ3が全ての行電極Ｙ上に印加されると、全放電セ
ル内においてリセット放電が生起され、その放電空間内
にプライミング粒子が発生する。更に、第３リセットパ
ルスＲＰ3の立ち下がり区間(Ｔb1＋Ｔb2)において微弱
な放電が生起され、全放電セル内には、ＳＦ１のアドレ
ス行程Ｗcでの選択放電を正しく生起させるべき適量の
壁電荷が形成されるようになる。
【００４４】尚、上記実施例においては、第３リセット
パルスＲＰ3及び維持パルスＩＰYEの立ち下がり区間で
の電圧値の変化率を緩やかにするにあたり、主に、抵抗
立ち下がり区間Ｔb2でその電圧値の変化率を緩やかにし
ている。しかしながら、共振立ち下がり区間Ｔb1のみ、
あるいは、この共振立ち下がり区間Ｔb1及び抵抗立ち下
がり区間Ｔb2の両方で、電圧推移を緩やかにしても良
い。
パルスＲＰ3及び維持パルスＩＰYEの立ち下がり区間で
の電圧値の変化率を緩やかにするにあたり、主に、抵抗
立ち下がり区間Ｔb2でその電圧値の変化率を緩やかにし
ている。しかしながら、共振立ち下がり区間Ｔb1のみ、
あるいは、この共振立ち下がり区間Ｔb1及び抵抗立ち下
がり区間Ｔb2の両方で、電圧推移を緩やかにしても良
い。
【００４５】図８は、本発明の他の実施例によるプラズ
マディスプレイ装置の構成を示す図である。尚、図８に
示されるプラズマディスプレイ装置においては、Ａ／Ｄ
変換器１、画素駆動データ生成回路３０、メモリ４、ア
ドレスドライバ６、第１サスティンドライバ７及びＰＤ
Ｐ１０なる構成は図１に示されるものと同一であるの
で、その説明は省略する。更に、図８に示すプラズマデ
ィスプレイ装置では、駆動制御回路２'が図２〜図４に
て説明した駆動方法に従ってＰＤＰ１０を駆動する点も
図１に示されるプラズマディスプレイ装置と同様である
ので、その説明も省略する。
マディスプレイ装置の構成を示す図である。尚、図８に
示されるプラズマディスプレイ装置においては、Ａ／Ｄ
変換器１、画素駆動データ生成回路３０、メモリ４、ア
ドレスドライバ６、第１サスティンドライバ７及びＰＤ
Ｐ１０なる構成は図１に示されるものと同一であるの
で、その説明は省略する。更に、図８に示すプラズマデ
ィスプレイ装置では、駆動制御回路２'が図２〜図４に
て説明した駆動方法に従ってＰＤＰ１０を駆動する点も
図１に示されるプラズマディスプレイ装置と同様である
ので、その説明も省略する。
【００４６】すなわち、図８に示すプラズマディスプレ
イ装置は、図１に示す装置に、パネル温度センサ８１、
累積表示時間タイマ８２、発光負荷測定回路８３、及び
点灯状態反転検出回路８４を追加したものである。更
に、図１に示す及び第２サスティンドライバ８に代わ
り、図９に示す如き内部構成を有する第２サスティンド
ライバ８'を採用している。
イ装置は、図１に示す装置に、パネル温度センサ８１、
累積表示時間タイマ８２、発光負荷測定回路８３、及び
点灯状態反転検出回路８４を追加したものである。更
に、図１に示す及び第２サスティンドライバ８に代わ
り、図９に示す如き内部構成を有する第２サスティンド
ライバ８'を採用している。
【００４７】第２サスティンドライバ８'は、リセット
パルス発生回路ＲＹ'を除く、維持パルス発生回路ＩＹ
及び走査パルス発生回路ＳＹ各々の構成は、図５に示す
第２サスティンドライバ８のものと同一である。上記リ
セットパルス発生回路ＲＹ'では、図５に示すリセット
パルス発生回路ＲＹにおいて用いられている抵抗Ｒ２に
代わり、駆動制御回路２'から供給された電圧変化率調
整信号ＶCに応じてその抵抗値を変更する可変抵抗ＶＬ
を採用している。
パルス発生回路ＲＹ'を除く、維持パルス発生回路ＩＹ
及び走査パルス発生回路ＳＹ各々の構成は、図５に示す
第２サスティンドライバ８のものと同一である。上記リ
セットパルス発生回路ＲＹ'では、図５に示すリセット
パルス発生回路ＲＹにおいて用いられている抵抗Ｒ２に
代わり、駆動制御回路２'から供給された電圧変化率調
整信号ＶCに応じてその抵抗値を変更する可変抵抗ＶＬ
を採用している。
【００４８】上記パネル温度センサ８１は、ＰＤＰ１０
の近傍位置に設置されており、このＰＤＰ１０のパネル
温度を検出して得たパネル温度情報を駆動制御回路２'
に供給する。累積表示時間タイマ８２は、このプラズマ
ディスプレイ装置の製造後、第１回目の電源投入によっ
て最初の画像表示が為されてから現時点までの画像表示
時間の累積を計時し、その累積表示時間を示す情報を駆
動制御回路２'に供給する。発光負荷測定回路８３は、
画素駆動データ生成回路３０から供給された画素駆動デ
ータＧＤに基づいて、１つのサブフィールド内において
維持放電発光する放電セルの数を求め、これを発光負荷
の大きさを表す発光負荷情報として駆動制御回路２'に
供給する。点灯状態反転検出回路８４は、先ず、上記画
素データＰＤに基づき、ＰＤＰ１０の全放電セルの内か
ら所定時間に亘り連続して"点灯放電セル"状態になる放
電セルの各々を求める。ここで、かかる放電セルに隣接
して形成されている放電セルが"消灯放電セル"状態か
ら"点灯放電セル"状態に推移したら、点灯状態反転検出
回路８４は、点灯状態反転検出信号を駆動制御回路２'
に供給する。
の近傍位置に設置されており、このＰＤＰ１０のパネル
温度を検出して得たパネル温度情報を駆動制御回路２'
に供給する。累積表示時間タイマ８２は、このプラズマ
ディスプレイ装置の製造後、第１回目の電源投入によっ
て最初の画像表示が為されてから現時点までの画像表示
時間の累積を計時し、その累積表示時間を示す情報を駆
動制御回路２'に供給する。発光負荷測定回路８３は、
画素駆動データ生成回路３０から供給された画素駆動デ
ータＧＤに基づいて、１つのサブフィールド内において
維持放電発光する放電セルの数を求め、これを発光負荷
の大きさを表す発光負荷情報として駆動制御回路２'に
供給する。点灯状態反転検出回路８４は、先ず、上記画
素データＰＤに基づき、ＰＤＰ１０の全放電セルの内か
ら所定時間に亘り連続して"点灯放電セル"状態になる放
電セルの各々を求める。ここで、かかる放電セルに隣接
して形成されている放電セルが"消灯放電セル"状態か
ら"点灯放電セル"状態に推移したら、点灯状態反転検出
回路８４は、点灯状態反転検出信号を駆動制御回路２'
に供給する。
【００４９】駆動制御回路２'は、上記パネル温度情
報、累積表示時間情報、発光負荷情報、又は点灯状態反
転検出信号に基づき、各サブフィールドのアドレス行程
Ｗcの直前にＰＤＰ１０に印加する駆動パルス(維持パル
スＩＰYE、第３リセットパルスＲＰ3)の立ち下がり区間
での電圧値の変化率を制御する。例えば、駆動制御回路
２'は、ＰＤＰ１０のパネル温度が比較的高い、又は累
積表示時間が大、又は発光負荷が大きい、あるいは上記
点灯状態反転検出信号の発生頻度が高いほど、リセット
パルス発生回路ＲＹ'の可変抵抗ＶＬの抵抗値を高くす
る。すると、可変抵抗ＶＬの抵抗値に応じた分だけ、一
斉リセット行程Ｒcの最後尾にて印加される第３リセッ
トパルスＲＰ3及び各発光維持行程Ｉcの最後尾に印加さ
れる維持パルスＩＰYE各々の抵抗立ち下がり区間Ｔb2で
の電圧値の変化率が緩やかになる。この際、立ち下がり
区間Ｔb2での電圧推移が緩やかになるほど、この立ち下
がり区間で生じる放電が弱くなり、消滅する壁電荷の量
も減少する。つまり、ＰＤＰ１０のパネル温度、累積表
示時間、発光負荷の大きさ、又は上記点灯状態反転検出
信号の発生頻度等の状況に応じて、上記立ち下がり区間
において消滅させる壁電荷の量を調整することが出来る
のである。
報、累積表示時間情報、発光負荷情報、又は点灯状態反
転検出信号に基づき、各サブフィールドのアドレス行程
Ｗcの直前にＰＤＰ１０に印加する駆動パルス(維持パル
スＩＰYE、第３リセットパルスＲＰ3)の立ち下がり区間
での電圧値の変化率を制御する。例えば、駆動制御回路
２'は、ＰＤＰ１０のパネル温度が比較的高い、又は累
積表示時間が大、又は発光負荷が大きい、あるいは上記
点灯状態反転検出信号の発生頻度が高いほど、リセット
パルス発生回路ＲＹ'の可変抵抗ＶＬの抵抗値を高くす
る。すると、可変抵抗ＶＬの抵抗値に応じた分だけ、一
斉リセット行程Ｒcの最後尾にて印加される第３リセッ
トパルスＲＰ3及び各発光維持行程Ｉcの最後尾に印加さ
れる維持パルスＩＰYE各々の抵抗立ち下がり区間Ｔb2で
の電圧値の変化率が緩やかになる。この際、立ち下がり
区間Ｔb2での電圧推移が緩やかになるほど、この立ち下
がり区間で生じる放電が弱くなり、消滅する壁電荷の量
も減少する。つまり、ＰＤＰ１０のパネル温度、累積表
示時間、発光負荷の大きさ、又は上記点灯状態反転検出
信号の発生頻度等の状況に応じて、上記立ち下がり区間
において消滅させる壁電荷の量を調整することが出来る
のである。
【００５０】よって、図８及び図９に示す構成によれ
ば、上述した如き各種状況に追従させて、各放電セル内
に残留する壁電荷の量を、アドレス行程Ｗcの選択放電
を適切に生起させるべき適量に調整することが可能とな
る。尚、上記実施例においては、可変抵抗ＶＬの抵抗値
を制御することにより、第３リセットパルスＲＰ3及び
維持パルスＩＰYE各々の抵抗立ち下がり区間Ｔb2での電
圧値の変化率を調整しているが、かかる調整方法に限定
されるものではない。
ば、上述した如き各種状況に追従させて、各放電セル内
に残留する壁電荷の量を、アドレス行程Ｗcの選択放電
を適切に生起させるべき適量に調整することが可能とな
る。尚、上記実施例においては、可変抵抗ＶＬの抵抗値
を制御することにより、第３リセットパルスＲＰ3及び
維持パルスＩＰYE各々の抵抗立ち下がり区間Ｔb2での電
圧値の変化率を調整しているが、かかる調整方法に限定
されるものではない。
【００５１】例えば、図１０に示す如く、維持パルスＩ
ＰYE(又は第３リセットパルスＲＰ3)の抵抗立ち下がり
区間Ｔb2の期間自体をＰＤＰ１０のパネル温度、累積表
示時間、発光負荷の大きさ、又は上記点灯状態反転検出
信号の発生頻度に応じて調整しても良い。つまり、図７
(又は図６)に示す如きスイッチングシーケンスＳＳ
YE(又はＳＲY)に従って維持パルスＩＰYE(又は第３リセ
ットパルスＲＰ3)を生成するにあたり、駆動制御回路
２'は、スイッチング信号ＳＷ１６の論理レベル"１"で
ある期間を変更する。例えば、ＰＤＰ１０のパネル温度
が高い、又は累積表示時間が大、又は発光負荷が大き
い、あるいは上記点灯状態反転検出信号の発生頻度が高
い場合には、図１０(ａ)に示す如くスイッチング信号Ｓ
Ｗ１６の論理レベル"１"である期間を長くして抵抗立ち
下がり区間Ｔb2の期間を長くする。これにより、抵抗立
ち下がり区間Ｔb2において生起させる放電が弱くなり、
壁電荷の消滅量が少なくなる。一方、ＰＤＰ１０のパネ
ル温度が低い、又は累積表示時間が小、又は発光負荷が
小さい、あるいは上記点灯状態反転検出信号の発生頻度
が低い場合には、図１０(ｂ)に示す如くスイッチング信
号ＳＷ１６の論理レベル"１"である期間を短くすること
により、抵抗立ち下がり区間Ｔb2の期間を図１０(ａ)に
比して短くする。これにより、上記抵抗立ち下がり区間
Ｔb2において生起させる放電が強くなり、壁電荷の消滅
量が多くなる。
ＰYE(又は第３リセットパルスＲＰ3)の抵抗立ち下がり
区間Ｔb2の期間自体をＰＤＰ１０のパネル温度、累積表
示時間、発光負荷の大きさ、又は上記点灯状態反転検出
信号の発生頻度に応じて調整しても良い。つまり、図７
(又は図６)に示す如きスイッチングシーケンスＳＳ
YE(又はＳＲY)に従って維持パルスＩＰYE(又は第３リセ
ットパルスＲＰ3)を生成するにあたり、駆動制御回路
２'は、スイッチング信号ＳＷ１６の論理レベル"１"で
ある期間を変更する。例えば、ＰＤＰ１０のパネル温度
が高い、又は累積表示時間が大、又は発光負荷が大き
い、あるいは上記点灯状態反転検出信号の発生頻度が高
い場合には、図１０(ａ)に示す如くスイッチング信号Ｓ
Ｗ１６の論理レベル"１"である期間を長くして抵抗立ち
下がり区間Ｔb2の期間を長くする。これにより、抵抗立
ち下がり区間Ｔb2において生起させる放電が弱くなり、
壁電荷の消滅量が少なくなる。一方、ＰＤＰ１０のパネ
ル温度が低い、又は累積表示時間が小、又は発光負荷が
小さい、あるいは上記点灯状態反転検出信号の発生頻度
が低い場合には、図１０(ｂ)に示す如くスイッチング信
号ＳＷ１６の論理レベル"１"である期間を短くすること
により、抵抗立ち下がり区間Ｔb2の期間を図１０(ａ)に
比して短くする。これにより、上記抵抗立ち下がり区間
Ｔb2において生起させる放電が強くなり、壁電荷の消滅
量が多くなる。
【００５２】又、維持パルスＩＰYE(又は第３リセット
パルスＲＰ3)の抵抗立ち下がり区間Ｔb2を変更する代わ
りに、維持パルスＩＰYE(又は第３リセットパルスＲ
Ｐ3)のパルス幅自体を変更するようにしても良い。つま
り、図７(又は図６)に示す如きスイッチングシーケンス
ＳＳYE(又はＳＲY)に従って維持パルスＩＰYE(又は第３
リセットパルスＲＰ3)を生成するにあたり、駆動制御回
路２'は、スイッチング信号ＳＷ１３の論理レベル"１"
である期間を変更する。例えば、ＰＤＰ１０のパネル温
度が低い、又は累積表示時間が短い、又は発光負荷が小
さい、あるいは上記点灯状態反転検出信号の発生頻度が
低い場合には、図１１(ａ)に示す如くスイッチング信号
ＳＷ１６の論理レベル"１"である期間を短くして維持パ
ルスＩＰYE(又は第３リセットパルスＲＰ3)のパルス幅
を短くする。一方、ＰＤＰ１０のパネル温度が高い、又
は累積表示時間が大、又は発光負荷が大きい、あるいは
上記点灯状態反転検出信号の発生頻度が高い場合には、
図１１(ｂ)に示す如くスイッチング信号ＳＷ１６の論理
レベル"１"である期間を図１１(ａ)に比して短くする。
これにより行電極上に印加される維持パルスＩＰYE(又
は第３リセットパルスＲＰ3)のパルス幅は、図１１(ａ)
に比して長くなる。すなわち、ＰＤＰ１０のパネル温度
が高い、又は累積表示時間が長い、又は発光負荷が大き
い、あるいは上記点灯状態反転検出信号の発生頻度が高
い場合には、図１１(ｂ)に示す如く、行電極Ｙに電圧Ｖ
sを印加しつづける時間を長くして壁電荷の形成量を増
やすのである。
パルスＲＰ3)の抵抗立ち下がり区間Ｔb2を変更する代わ
りに、維持パルスＩＰYE(又は第３リセットパルスＲ
Ｐ3)のパルス幅自体を変更するようにしても良い。つま
り、図７(又は図６)に示す如きスイッチングシーケンス
ＳＳYE(又はＳＲY)に従って維持パルスＩＰYE(又は第３
リセットパルスＲＰ3)を生成するにあたり、駆動制御回
路２'は、スイッチング信号ＳＷ１３の論理レベル"１"
である期間を変更する。例えば、ＰＤＰ１０のパネル温
度が低い、又は累積表示時間が短い、又は発光負荷が小
さい、あるいは上記点灯状態反転検出信号の発生頻度が
低い場合には、図１１(ａ)に示す如くスイッチング信号
ＳＷ１６の論理レベル"１"である期間を短くして維持パ
ルスＩＰYE(又は第３リセットパルスＲＰ3)のパルス幅
を短くする。一方、ＰＤＰ１０のパネル温度が高い、又
は累積表示時間が大、又は発光負荷が大きい、あるいは
上記点灯状態反転検出信号の発生頻度が高い場合には、
図１１(ｂ)に示す如くスイッチング信号ＳＷ１６の論理
レベル"１"である期間を図１１(ａ)に比して短くする。
これにより行電極上に印加される維持パルスＩＰYE(又
は第３リセットパルスＲＰ3)のパルス幅は、図１１(ａ)
に比して長くなる。すなわち、ＰＤＰ１０のパネル温度
が高い、又は累積表示時間が長い、又は発光負荷が大き
い、あるいは上記点灯状態反転検出信号の発生頻度が高
い場合には、図１１(ｂ)に示す如く、行電極Ｙに電圧Ｖ
sを印加しつづける時間を長くして壁電荷の形成量を増
やすのである。
【００５３】又、上述した如き維持パルスＩＰYE(又は
第３リセットパルスＲＰ3)のパルス幅の変更、及び立ち
下がり区間での電圧値の変化率の変更動作を併用して実
行するようにしても良い。又、上記実施例においては、
サブフィールド法に基づく階調駆動として、図２〜図４
に示す如き階調駆動方法を採用しているが、本発明が適
用される階調駆動方法としてはこれに限定されるもので
はない。
第３リセットパルスＲＰ3)のパルス幅の変更、及び立ち
下がり区間での電圧値の変化率の変更動作を併用して実
行するようにしても良い。又、上記実施例においては、
サブフィールド法に基づく階調駆動として、図２〜図４
に示す如き階調駆動方法を採用しているが、本発明が適
用される階調駆動方法としてはこれに限定されるもので
はない。
【００５４】又、上記実施例においては、サブフィール
ド法として、予め全放電セル内に壁電荷を形成させてお
き(一斉リセット行程Ｒc)、各放電セル内の壁電荷を入
力映像信号に応じて選択的に消去する(アドレス行程Ｗ
c)という、いわゆる選択消去アドレス法を採用してい
る。しかしながら、本発明は、サブフィールド法とし
て、予め全放電セル内の壁電荷を消滅させておき、入力
映像信号に応じて各放電セル内に選択的に壁電荷を形成
させる、いわゆる選択書込アドレス法を採用したものに
も同様に適用可能である。
ド法として、予め全放電セル内に壁電荷を形成させてお
き(一斉リセット行程Ｒc)、各放電セル内の壁電荷を入
力映像信号に応じて選択的に消去する(アドレス行程Ｗ
c)という、いわゆる選択消去アドレス法を採用してい
る。しかしながら、本発明は、サブフィールド法とし
て、予め全放電セル内の壁電荷を消滅させておき、入力
映像信号に応じて各放電セル内に選択的に壁電荷を形成
させる、いわゆる選択書込アドレス法を採用したものに
も同様に適用可能である。
【００５５】
【発明の効果】以上詳述した如く、本発明においては、
一斉リセット行程及び発光維持行程各々の最後尾で放電
を生起させるべく印加する最終のリセットパルス及び維
持パルスの立ち下がり区間での電圧値の変化率をその直
前に印加するパルスよりも緩やかにしている。かかる構
成により、上記一斉リセット行程及び発光維持行程各々
の最後尾に印加される最終のリセットパルス及び維持パ
ルス各々の立ち下がり区間で生じる放電が弱まる。従っ
て、パネル温度、発光負荷の大きさ、経年変化等の影響
により放電セル内に多くの壁電荷が形成されてしまう場
合においても、上記立ち下がり区間で生じる放電によっ
て適切な量だけ壁電荷を消失させることが可能となる。
よって、アドレス行程の直前に、壁電荷の残留量を適量
に調整することが出来るので、このアドレス行程では入
力映像信号に対応した適切な選択放電が生起されるよう
になる。
一斉リセット行程及び発光維持行程各々の最後尾で放電
を生起させるべく印加する最終のリセットパルス及び維
持パルスの立ち下がり区間での電圧値の変化率をその直
前に印加するパルスよりも緩やかにしている。かかる構
成により、上記一斉リセット行程及び発光維持行程各々
の最後尾に印加される最終のリセットパルス及び維持パ
ルス各々の立ち下がり区間で生じる放電が弱まる。従っ
て、パネル温度、発光負荷の大きさ、経年変化等の影響
により放電セル内に多くの壁電荷が形成されてしまう場
合においても、上記立ち下がり区間で生じる放電によっ
て適切な量だけ壁電荷を消失させることが可能となる。
よって、アドレス行程の直前に、壁電荷の残留量を適量
に調整することが出来るので、このアドレス行程では入
力映像信号に対応した適切な選択放電が生起されるよう
になる。
【００５６】従って、本発明によれば、パネルの温度、
発光負荷の大きさ、経年変化等に拘わらず、常時、入力
映像信号に対応した良好な画像表示を行うことが可能と
なる。
発光負荷の大きさ、経年変化等に拘わらず、常時、入力
映像信号に対応した良好な画像表示を行うことが可能と
なる。
【図１】本発明によるプラズマディスプレイ装置の概略
構成を示す図である。
構成を示す図である。
【図２】画素駆動データ生成回路３０のデータ変換テー
ブル、及び１フィールド表示期間内での発光駆動パター
ンの一例を示す図である。
ブル、及び１フィールド表示期間内での発光駆動パター
ンの一例を示す図である。
【図３】発光駆動フォーマットの一例を示す図である。
【図４】ＰＤＰ１０に印加される各種駆動パルスと、そ
の印加タイミングの一例を示す図である。
の印加タイミングの一例を示す図である。
【図５】図１に示す第１サスティンドライバ７及び第２
サスティンドライバ８各々の内部構成の一例を示す図で
ある。
サスティンドライバ８各々の内部構成の一例を示す図で
ある。
【図６】ＰＤＰ１０に印加される各種リセットパルス
と、各リセットパルスを生成する際のスイッチングシー
ケンスの一例を示す図である。
と、各リセットパルスを生成する際のスイッチングシー
ケンスの一例を示す図である。
【図７】ＰＤＰ１０に印加される各種維持パルスと、各
維持パルスを生成する際のスイッチングシーケンスの一
例を示す図である。
維持パルスを生成する際のスイッチングシーケンスの一
例を示す図である。
【図８】本発明の他の実施例によるプラズマディスプレ
イ装置の構成を示す図である。
イ装置の構成を示す図である。
【図９】図８に示す第１サスティンドライバ７及び第２
サスティンドライバ８'各々の内部構成の一例を示す図
である。
サスティンドライバ８'各々の内部構成の一例を示す図
である。
【図１０】図８に示すプラズマディスプレイ装置におい
て、維持パルスＩＰYE又は第３リセットパルスＲＰ3の
立ち下がり区間長を変更する際のスイッチングシーケン
スの一例を示す図である。
て、維持パルスＩＰYE又は第３リセットパルスＲＰ3の
立ち下がり区間長を変更する際のスイッチングシーケン
スの一例を示す図である。
【図１１】図８に示すプラズマディスプレイ装置におい
て、維持パルスＩＰYE又は第３リセットパルスＲＰ3の
パルス幅を変更する際のスイッチングシーケンスの一例
を示す図である。
て、維持パルスＩＰYE又は第３リセットパルスＲＰ3の
パルス幅を変更する際のスイッチングシーケンスの一例
を示す図である。
２、２' 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８、８' 第２サスティンドライバ １０ ＰＤＰ ８１ パネル温度センサ ８２ 累積表示時間タイマ ８３ 発光負荷測定回路 ８４ 点灯状態反転検出回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０１ Ｇ０９Ｇ 3/28 Ｂ (72)発明者 北川 満志 静岡県袋井市鷲巣字西ノ谷15番地の１ 静 岡パイオニア株式会社内 Ｆターム(参考） 5C058 AA11 BA04 BA35 5C080 AA05 BB05 DD03 FF12 HH05 JJ02 JJ03 JJ04
Claims (34)
- 【請求項１】 表示ラインに対応した複数の行電極対と
前記行電極対の各々に交叉して配列された複数の列電極
とを有し前記行電極対及び前記列電極の各交差部に画素
を担う放電セルが形成されているプラズマディスプレイ
パネルを、映像信号の１フィールド表示期間を構成する
複数のサブフィールド毎に駆動するプラズマディスプレ
イパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、を有し、 前記維持パルス各々の内の最終の維持パルスの立ち下が
り区間における電圧値の変化率が少なくともその直前の
維持パルスの立ち下がり区間における電圧値の変化率よ
りも緩やかであることを特徴とするプラズマディスプレ
イパネルの駆動装置。 - 【請求項２】 表示ラインに対応した複数の行電極対と
前記行電極対の各々に交叉して配列された複数の列電極
とを有し前記行電極対及び前記列電極の各交差部に画素
を担う放電セルが形成されているプラズマディスプレイ
パネルを、映像信号の１フィールド表示期間を構成する
複数のサブフィールド毎に駆動するプラズマディスプレ
イパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、を有し、 前記リセットパルス各々の内の最終のリセットパルスの
立ち下がり区間における電圧値の変化率が少なくともそ
の直前のリセットパルスの立ち下がり区間における電圧
値の変化率よりも緩やかであることを特徴とするプラズ
マディスプレイパネルの駆動装置。 - 【請求項３】 表示ラインに対応した複数の行電極対と
前記行電極対の各々に交叉して配列された複数の列電極
とを有し前記行電極対及び前記列電極の各交差部に画素
を担う放電セルが形成されているプラズマディスプレイ
パネルを、映像信号の１フィールド表示期間を構成する
複数のサブフィールド毎に駆動するプラズマディスプレ
イパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 前記プラズマディスプレイパネルのパネル温度を検出す
る温度検出手段と、を有し、 前記発光維持手段は、前記パネル温度に応じて前記維持
パルス各々の内の最終の維持パルスの立ち下がり区間に
おける電圧値の変化率を変更することを特徴とするプラ
ズマディスプレイパネルの駆動装置。 - 【請求項４】 前記発光維持手段は、前記パネル温度が
高い場合には低い場合に比して前記最終の維持パルスの
立ち下がり区間における電圧値の変化率を緩やかにする
ことを特徴とする請求項３記載のプラズマディスプレイ
パネルの駆動装置。 - 【請求項５】 前記発光維持手段は、前記パネル温度に
応じて前記最終の維持パルスのパルス幅を変更すること
を特徴とする請求項３記載のプラズマディスプレイパネ
ルの駆動装置。 - 【請求項６】 前記発光維持手段は、前記パネル温度が
高い場合には低い場合に比して前記最終の維持パルスの
パルス幅を長くすることを特徴とする請求項５記載のプ
ラズマディスプレイパネルの駆動装置。 - 【請求項７】 表示ラインに対応した複数の行電極対と
前記行電極対の各々に交叉して配列された複数の列電極
とを有し前記行電極対及び前記列電極の各交差部に画素
を担う放電セルが形成されているプラズマディスプレイ
パネルを、映像信号の１フィールド表示期間を構成する
複数のサブフィールド毎に駆動するプラズマディスプレ
イパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 前記プラズマディスプレイパネルのパネル温度を検出す
る温度検出手段と、を有し、 前記リセット手段は、前記パネル温度に応じて前記リセ
ットパルス各々の内の最終のリセットパルスの立ち下が
り区間における電圧値の変化率を変更することを特徴と
するプラズマディスプレイパネルの駆動装置。 - 【請求項８】 前記リセット手段は、前記パネル温度が
高い場合には低い場合に比して前記最終のリセットパル
スの立ち下がり区間における電圧値の変化率を緩やかに
することを特徴とする請求項７記載のプラズマディスプ
レイパネルの駆動装置。 - 【請求項９】 前記リセット手段は、前記パネル温度に
応じて前記最終のリセットパルスのパルス幅を変更する
ことを特徴とする請求項７記載のプラズマディスプレイ
パネルの駆動装置。 - 【請求項１０】 前記リセット手段は、前記パネル温度
が高い場合には低い場合に比して前記最終のリセットパ
ルスのパルス幅を長くすることを特徴とする請求項９記
載のプラズマディスプレイパネルの駆動装置。 - 【請求項１１】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 前記プラズマディスプレイパネルの累積表示時間を計時
するタイマと、を有し、 前記発光維持手段は、前記累積表示時間に応じて前記維
持パルス各々の内の最終の維持パルスの立ち下がり区間
における電圧値の変化率を変更することを特徴とするプ
ラズマディスプレイパネルの駆動装置。 - 【請求項１２】 前記発光維持手段は、前記累積表示時
間が大なる場合には小なる場合に比して前記最終の維持
パルスの立ち下がり区間における電圧値の変化率を緩や
かにすることを特徴とする請求項１１記載のプラズマデ
ィスプレイパネルの駆動装置。 - 【請求項１３】 前記発光維持手段は、前記累積表示時
間に応じて前記最終の維持パルスのパルス幅を変更する
ことを特徴とする請求項１１記載のプラズマディスプレ
イパネルの駆動装置。 - 【請求項１４】 前記発光維持手段は、前記累積表示時
間が大なる場合には小なる場合に比して前記最終の維持
パルスのパルス幅を長くすることを特徴とする請求項１
３記載のプラズマディスプレイパネルの駆動装置。 - 【請求項１５】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 前記プラズマディスプレイパネルの累積表示時間を計時
するタイマと、を有し、 前記リセット手段は、前記累積表示時間に応じて前記リ
セットパルス各々の内の最終のリセットパルスの立ち下
がり区間における電圧値の変化率を変更することを特徴
とするプラズマディスプレイパネルの駆動装置。 - 【請求項１６】 前記リセット手段は、前記累積表示時
間が大なる場合には小なる場合に比して前記最終のリセ
ットパルスの立ち下がり区間における電圧値の変化率を
緩やかにすることを特徴とする請求項１５記載のプラズ
マディスプレイパネルの駆動装置。 - 【請求項１７】 前記リセット手段は、前記累積表示時
間に応じて前記最終のリセットパルスのパルス幅を変更
することを特徴とする請求項１５記載のプラズマディス
プレイパネルの駆動装置。 - 【請求項１８】 前記リセット手段は、前記累積表示時
間が大なる場合には小なる場合に比して前記最終のリセ
ットパルスのパルス幅を長くすることを特徴とする請求
項１７記載のプラズマディスプレイパネルの駆動装置。 - 【請求項１９】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 前記サブフィールド毎に前記維持放電の生起される前記
放電セルの数を求めその放電セル数に基づいて発光負荷
の大きさを測定する発光負荷測定手段と、を有し、 前記発光維持手段は、前記発光負荷の大きさに応じて前
記維持パルス各々の内の最終の維持パルスの立ち下がり
区間における電圧値の変化率を変更することを特徴とす
るプラズマディスプレイパネルの駆動装置。 - 【請求項２０】 前記発光維持手段は、前記発光負荷が
大なる場合には小なる場合に比して前記最終の維持パル
スの立ち下がり区間における電圧値の変化率を緩やかに
することを特徴とする請求項１９記載のプラズマディス
プレイパネルの駆動装置。 - 【請求項２１】 前記発光維持手段は、前記発光負荷の
大きさに応じて前記最終の維持パルスのパルス幅を変更
することを特徴とする請求項１９記載のプラズマディス
プレイパネルの駆動装置。 - 【請求項２２】 前記発光維持手段は、前記発光負荷が
大なる場合には小なる場合に比して前記最終の維持パル
スのパルス幅を長くすることを特徴とする請求項２１記
載のプラズマディスプレイパネルの駆動装置。 - 【請求項２３】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、前記サブフィールド毎に前記維持放電の生起され
る前記放電セルの数を求めその放電セル数に基づいて発
光負荷の大きさを測定する発光負荷測定手段と、を有
し、 前記リセット手段は、前記発光負荷の大きさに応じて前
記リセットパルス各々の内の最終のリセットパルスの立
ち下がり区間における電圧値の変化率を変更することを
特徴とするプラズマディスプレイパネルの駆動装置。 - 【請求項２４】 前記リセット手段は、前記発光負荷が
大なる場合には小なる場合に比して前記最終のリセット
パルスの立ち下がり区間における電圧値の変化率を緩や
かにすることを特徴とする請求項２３記載のプラズマデ
ィスプレイパネルの駆動装置。 - 【請求項２５】 前記リセット手段は、前記発光負荷の
大きさに応じて前記最終のリセットパルスのパルス幅を
変更することを特徴とする請求項２３記載のプラズマデ
ィスプレイパネルの駆動装置。 - 【請求項２６】 前記リセット手段は、前記発光負荷が
大なる場合には小なる場合に比して前記最終のリセット
パルスのパルス幅を長くすることを特徴とする請求項２
５記載のプラズマディスプレイパネルの駆動装置。 - 【請求項２７】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 所定時間に亘り連続して前記点灯放電セル状態になる前
記放電セルを検出しその放電セルに隣接して形成されて
いる前記放電セルが前記消灯放電セル状態から前記点灯
放電セル状態に推移したら点灯状態反転信号を発生する
点灯状態反転検出手段と、を有し、 前記発光維持手段は、前記点灯状態反転信号の発生度合
いに応じて前記維持パルス各々の内の最終の維持パルス
の立ち下がり区間における電圧値の変化率を変更するこ
とを特徴とするプラズマディスプレイパネルの駆動装
置。 - 【請求項２８】 前記発光維持手段は、前記点灯状態反
転信号の発生度合いが高い場合には低い場合に比して前
記最終の維持パルスの立ち下がり区間における電圧値の
変化率を緩やかにすることを特徴とする請求項２７記載
のプラズマディスプレイパネルの駆動装置。 - 【請求項２９】 前記発光維持手段は、前記点灯状態反
転信号の発生度合いに応じて前記最終の維持パルスのパ
ルス幅を変更することを特徴とする請求項２７記載のプ
ラズマディスプレイパネルの駆動装置。 - 【請求項３０】 前記発光維持手段は、前記点灯状態反
転信号の発生度合いが高い場合には低い場合に比して前
記最終の維持パルスのパルス幅を長くすることを特徴と
する請求項２９記載のプラズマディスプレイパネルの駆
動装置。 - 【請求項３１】 表示ラインに対応した複数の行電極対
と前記行電極対の各々に交叉して配列された複数の列電
極とを有し前記行電極対及び前記列電極の各交差部に画
素を担う放電セルが形成されているプラズマディスプレ
イパネルを、映像信号の１フィールド表示期間を構成す
る複数のサブフィールド毎に駆動するプラズマディスプ
レイパネルの駆動装置であって、 前記サブフィールド各々の内の少なくとも１において全
ての前記行電極対の各々に繰り返しリセットパルスを印
加して全ての前記放電セルを繰り返しリセット放電せし
めることにより前記放電セル各々を点灯放電セル状態及
び消灯放電セル状態のいずれか一方に初期化するリセッ
ト手段と、前記サブフィールドの各々において前記行電
極対の一方の行電極に走査パルスを印加すると共に前記
映像信号に対応した画素データパルスを前記列電極に印
加することにより前記放電セルの各々を選択的に放電せ
しめて前記放電セルを前記点灯放電セル状態及び前記消
灯放電セル状態のいずれか一方に設定するアドレス手段
と、前記サブフィールドの各々において前記行電極対の
各々に前記サブフィールドに対応した回数だけ維持パル
スを印加することにより前記点灯放電セル状態にある前
記放電セルのみを繰り返し維持放電せしめる発光維持手
段と、 所定時間に亘り連続して前記点灯放電セル状態になる前
記放電セルを検出しその放電セルに隣接して形成されて
いる前記放電セルが前記消灯放電セル状態から前記点灯
放電セル状態に推移したら点灯状態反転信号を発生する
点灯状態反転検出手段と、を有し、 前記リセット手段は、前記点灯状態反転信号の発生度合
いに応じて前記リセットパルス各々の内の最終のリセッ
トパルスの立ち下がり区間における電圧値の変化率を変
更することを特徴とするプラズマディスプレイパネルの
駆動装置。 - 【請求項３２】 前記リセット手段は、前記点灯状態反
転信号の発生度合いが高い場合には低い場合に比して前
記最終のリセットパルスの立ち下がり区間における電圧
値の変化率を緩やかにすることを特徴とする請求項３１
記載のプラズマディスプレイパネルの駆動装置。 - 【請求項３３】 前記リセット手段は、前記点灯状態反
転信号の発生度合いに応じて前記最終のリセットパルス
のパルス幅を変更することを特徴とする請求項３１記載
のプラズマディスプレイパネルの駆動装置。 - 【請求項３４】 前記リセット手段は、前記点灯状態反
転信号の発生度合いが高い場合には低い場合に比して前
記最終のリセットパルスのパルス幅を長くすることを特
徴とする請求項３３記載のプラズマディスプレイパネル
の駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160542A JP5004382B2 (ja) | 2001-05-29 | 2001-05-29 | プラズマディスプレイパネルの駆動装置 |
| US10/153,809 US6630796B2 (en) | 2001-05-29 | 2002-05-24 | Method and apparatus for driving a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160542A JP5004382B2 (ja) | 2001-05-29 | 2001-05-29 | プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351394A true JP2002351394A (ja) | 2002-12-06 |
| JP5004382B2 JP5004382B2 (ja) | 2012-08-22 |
Family
ID=19003944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160542A Expired - Fee Related JP5004382B2 (ja) | 2001-05-29 | 2001-05-29 | プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5004382B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005128205A (ja) * | 2003-10-23 | 2005-05-19 | Pioneer Electronic Corp | 容量性発光素子の駆動装置 |
| JP2005148746A (ja) * | 2003-11-12 | 2005-06-09 | Lg Electronics Inc | プラズマディスプレイパネルの初期化を制御するための方法および装置 |
| JP2006106555A (ja) * | 2004-10-08 | 2006-04-20 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| JP2006139273A (ja) * | 2004-11-09 | 2006-06-01 | Samsung Sdi Co Ltd | プラズマ表示パネルの駆動方法及びプラズマ表示装置 |
| JP2006343683A (ja) * | 2005-06-10 | 2006-12-21 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| KR100704454B1 (ko) | 2006-01-05 | 2007-04-06 | 엘지전자 주식회사 | 선택적 소거 방식의 플라즈마 디스플레이 패널의 구동 방법 |
| JP2008058582A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2008096716A (ja) * | 2006-10-12 | 2008-04-24 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| CN100414584C (zh) * | 2004-07-16 | 2008-08-27 | Lg电子株式会社 | 等离子显示面板的驱动方法及其装置 |
| JP2008262081A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP2008262080A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| WO2009147857A1 (ja) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| US7639214B2 (en) | 2004-11-19 | 2009-12-29 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| US7821477B2 (en) | 2004-11-19 | 2010-10-26 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| CN103325334A (zh) * | 2013-07-04 | 2013-09-25 | 四川虹欧显示器件有限公司 | 一种等离子显示屏驱动方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314078A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | 表示駆動装置及び表示駆動方法 |
| JPH11242459A (ja) * | 1998-02-25 | 1999-09-07 | Nec Corp | プラズマディスプレイパネルの駆動方法 |
| JP2000172223A (ja) * | 1998-09-28 | 2000-06-23 | Nec Corp | プラズマディスプレイパネルの駆動方法および駆動装置 |
| JP2000227780A (ja) * | 1999-02-08 | 2000-08-15 | Mitsubishi Electric Corp | 気体放電型表示装置およびその駆動方法 |
| JP2000242225A (ja) * | 1999-02-19 | 2000-09-08 | Nec Corp | プラズマディスプレイパネルの駆動装置及び駆動方法 |
| JP2001060075A (ja) * | 1999-08-23 | 2001-03-06 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法及びその装置 |
| JP2001134232A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | プラズマディスプレイパネルとその駆動方法 |
-
2001
- 2001-05-29 JP JP2001160542A patent/JP5004382B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314078A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | 表示駆動装置及び表示駆動方法 |
| JPH11242459A (ja) * | 1998-02-25 | 1999-09-07 | Nec Corp | プラズマディスプレイパネルの駆動方法 |
| JP2000172223A (ja) * | 1998-09-28 | 2000-06-23 | Nec Corp | プラズマディスプレイパネルの駆動方法および駆動装置 |
| JP2000227780A (ja) * | 1999-02-08 | 2000-08-15 | Mitsubishi Electric Corp | 気体放電型表示装置およびその駆動方法 |
| JP2000242225A (ja) * | 1999-02-19 | 2000-09-08 | Nec Corp | プラズマディスプレイパネルの駆動装置及び駆動方法 |
| JP2001060075A (ja) * | 1999-08-23 | 2001-03-06 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法及びその装置 |
| JP2001134232A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | プラズマディスプレイパネルとその駆動方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005128205A (ja) * | 2003-10-23 | 2005-05-19 | Pioneer Electronic Corp | 容量性発光素子の駆動装置 |
| US7768474B2 (en) | 2003-10-23 | 2010-08-03 | Panasonic Corporation | Device for driving capacitive light emitting element |
| JP4510423B2 (ja) * | 2003-10-23 | 2010-07-21 | パナソニック株式会社 | 容量性発光素子の駆動装置 |
| JP2005148746A (ja) * | 2003-11-12 | 2005-06-09 | Lg Electronics Inc | プラズマディスプレイパネルの初期化を制御するための方法および装置 |
| CN100414584C (zh) * | 2004-07-16 | 2008-08-27 | Lg电子株式会社 | 等离子显示面板的驱动方法及其装置 |
| JP2006106555A (ja) * | 2004-10-08 | 2006-04-20 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| JP4636846B2 (ja) * | 2004-10-08 | 2011-02-23 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP2006139273A (ja) * | 2004-11-09 | 2006-06-01 | Samsung Sdi Co Ltd | プラズマ表示パネルの駆動方法及びプラズマ表示装置 |
| US7639214B2 (en) | 2004-11-19 | 2009-12-29 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| US7821477B2 (en) | 2004-11-19 | 2010-10-26 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| JP2006343683A (ja) * | 2005-06-10 | 2006-12-21 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| JP4724473B2 (ja) * | 2005-06-10 | 2011-07-13 | パナソニック株式会社 | プラズマディスプレイ装置 |
| KR100704454B1 (ko) | 2006-01-05 | 2007-04-06 | 엘지전자 주식회사 | 선택적 소거 방식의 플라즈마 디스플레이 패널의 구동 방법 |
| JP2008058582A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2008096716A (ja) * | 2006-10-12 | 2008-04-24 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| JP2008262080A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP2008262081A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| WO2009147857A1 (ja) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| CN102016965A (zh) * | 2008-06-05 | 2011-04-13 | 松下电器产业株式会社 | 等离子体显示面板的驱动方法和等离子体显示装置 |
| KR101050113B1 (ko) * | 2008-06-05 | 2011-07-19 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 |
| CN103325334A (zh) * | 2013-07-04 | 2013-09-25 | 四川虹欧显示器件有限公司 | 一种等离子显示屏驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5004382B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100512918B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JP3606429B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3695737B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP4698070B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP5063841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5004382B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| US20030058194A1 (en) | Plasma display panel driving method and apparatus for reducing address power consumption | |
| JP2002006803A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004109238A (ja) | 表示パネルの駆動方法 | |
| JP4180828B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
| JP2000267627A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4748878B2 (ja) | プラズマディスプレイ装置 | |
| JP2002351381A (ja) | ディスプレイ装置及びディスプレイパネルの駆動方法 | |
| JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000242227A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4422443B2 (ja) | 表示パネルの駆動装置 | |
| JP2000221941A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003022045A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005004148A (ja) | 表示パネルの駆動方法 | |
| JP2003005701A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4136364B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100822213B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |