WO2009147857A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2009147857A1
WO2009147857A1 PCT/JP2009/002518 JP2009002518W WO2009147857A1 WO 2009147857 A1 WO2009147857 A1 WO 2009147857A1 JP 2009002518 W JP2009002518 W JP 2009002518W WO 2009147857 A1 WO2009147857 A1 WO 2009147857A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
sustain
ramp
pulse
Prior art date
Application number
PCT/JP2009/002518
Other languages
English (en)
French (fr)
Inventor
小南智
若林俊一
井土眞澄
松下純子
新井康弘
牧野弘康
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/671,392 priority Critical patent/US20100321371A1/en
Priority to CN2009801000881A priority patent/CN102016965A/zh
Priority to JP2009545739A priority patent/JPWO2009147857A1/ja
Priority to KR1020107002662A priority patent/KR101050113B1/ko
Publication of WO2009147857A1 publication Critical patent/WO2009147857A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Definitions

  • the present invention relates to a method of driving a plasma display panel, and a plasma display device which is a display device using the plasma display panel.
  • an alternating current surface discharge type PDP is representative.
  • the AC surface discharge type PDP a large number of discharge cells are formed by arranging a front substrate and a rear substrate opposite to each other.
  • the configuration of the AC surface discharge type PDP will be described.
  • a plurality of display electrode pairs including scan electrodes and sustain electrodes are formed in parallel with each other.
  • a dielectric layer and a protective layer are laminated and formed on the front substrate so as to cover the display electrode pair.
  • a plurality of data electrodes are formed parallel to each other on the rear substrate.
  • a dielectric layer is formed on the rear substrate so as to cover the data electrodes, and further, grid-like barrier ribs are formed thereon.
  • a phosphor layer which emits light of red, green and blue is provided.
  • the front substrate and the back substrate which are formed as described above, are arranged opposite to each other with a minute discharge space so that the display electrode pair and the data electrode intersect three-dimensionally, and the outer peripheral portion is sealed by a sealing material. It is worn. A discharge gas is enclosed in the internal discharge space. Thus, a discharge cell is formed at the intersection of the display electrode pair and the data electrode. In each discharge cell, ultraviolet light is generated by gas discharge, and the phosphors are excited to emit light by the ultraviolet light to perform color display.
  • Each subfield has an initialization period, a write period, and a maintenance period.
  • a predetermined voltage is applied to the scan electrode and the sustain electrode, which are a display electrode pair, to generate an initialization discharge, and wall charges necessary for the next address operation are formed on each electrode.
  • scan pulses (hereinafter simply referred to as scan pulses) are sequentially applied to the scan electrodes
  • address voltage pulses (hereinafter simply referred to as address pulses) are selectively applied to the data electrodes of the discharge cells according to the displayed image. Is applied to generate address discharge to form wall charges on each electrode.
  • sustaining pulses In the sustaining period, sustaining voltage pulses (hereinafter simply referred to as sustaining pulses) are alternately applied to the display electrode pair consisting of scan electrodes and sustaining electrodes to generate sustaining discharges in the discharge cells in which the address discharge has occurred to generate discharge gas. Excite.
  • the ultraviolet ray generated when the excited discharge gas transitions to a stable state excites the phosphor layer of the corresponding discharge cell to generate visible light, thereby displaying an image.
  • Patent Document 1 describes a configuration in which one field is divided into eight sub-fields to realize 256 gradations and an image is displayed.
  • ADS method there is no timing at which the address discharge and the sustain discharge occur simultaneously in the same discharge cell. Therefore, under the conditions optimum for the address discharge during the address period, under the conditions optimum for the sustain discharge during the sustain period. Can be driven. Therefore, discharge control is relatively easy, and the driving margin of the PDP can be set large.
  • FIG. 12 is a diagram showing a drive voltage waveform of the conventional ADS system, in which address electrodes (corresponding to data electrodes) and scan in the initializing period, address period (corresponding to writing period) and sustain period of each subfield are shown.
  • the voltage waveform applied to an electrode (equivalent to a scanning electrode) and a sustain electrode (equivalent to a sustain electrode) is shown.
  • FIG. 12 corresponds to FIG. 2 of Patent Document 1.
  • an ascending voltage with a gradual increase in voltage and a descending voltage with a gradual decrease in voltage are sequentially applied to the scan electrode (scan electrode) to weaken the discharge cell.
  • the discharge cells are initialized by generating a discharge and adjusting the wall charge on each electrode.
  • initialization of the first sub-field applies a relatively high voltage rising ramp voltage waveform.
  • a relatively low voltage rising ramp voltage waveform is applied.
  • a pulse voltage of negative polarity is applied to the scan electrode, and a pulse voltage of positive polarity is applied to the address electrode to generate address discharge, and a discharge cell to be lit is selected.
  • the sustaining pulse voltage of positive polarity is alternately applied to the scan electrode and the sustaining electrode to light the discharge cells selected in the address period.
  • Patent Document 2 discloses a driving method capable of shortening the time required for the initialization period in order to increase the time required for the writing period
  • Patent Document 3 discloses a driving method capable of omitting the initialization period. It is done.
  • JP 2004-62207 A especially FIG. 5
  • JP-A-2004-326074 especially, FIG. 5
  • FIG. 13 is a diagram showing a drive voltage waveform of a drive method capable of shortening the time required for the initialization period, and in the reset period (corresponding to the initialization period), the entry discharge period (corresponding to the writing period), and the sustain period
  • the voltage waveform applied to Y electrode (equivalent to a scanning electrode) and X electrode (equivalent to a sustain electrode) is shown.
  • FIG. 13 corresponds to FIG. 5 of Patent Document 2.
  • the voltage waveform shown in FIG. 13 differs from the voltage waveform in FIG. 12 in that the rising slope voltage and the falling slope voltage sequentially applied to the scan electrode (Y electrode) in the setup period have two steps of slopes, respectively. It is.
  • Patent Document 2 discloses that by having such a configuration, the time required for the initialization period can be shortened, and stable initialization can be realized.
  • FIG. 14 is a diagram showing a drive voltage waveform of a drive method capable of omitting the initialization period, and corresponds to a Y electrode (corresponding to a sustain electrode) in the address period (corresponding to the initialization period) and the sustain period (corresponding to the sustain period). 7 shows voltage waveforms applied to an X electrode (corresponding to a sustain electrode) and an A electrode (corresponding to a data electrode).
  • FIG. 14 corresponds to FIG. 5 of Patent Document 3.
  • Patent Document 3 as shown in FIG. 14, after the address period (addressing period), the pulse voltage Vr higher than the sustain pulse is applied to the Y electrode (corresponding to the scanning electrode) to omit the initialization period. What can be done is disclosed.
  • the present invention solves the above-mentioned conventional problems, and relates to a method of driving a plasma display panel, wherein the initialization can be stably performed, and the time required for the initialization period, in particular, the time required for selective initialization. It is an object of the present invention to provide a novel driving method capable of shortening the time interval and a plasma display device using the driving method.
  • a driving method of a plasma display panel crosses a plurality of display electrode pairs composed of scan electrodes and sustain electrodes extending side by side and the plurality of display electrode pairs.
  • a method of driving a plasma display panel comprising: a plurality of data electrodes; and discharge cells formed at respective intersections of the display electrode pairs and the data electrodes, wherein a sustain voltage pulse is applied to the scan electrodes and the sustain A last sustaining voltage pulse is applied to the scan electrode in a sustaining period alternately applied to the electrodes, and then a first ramping voltage having a first ramping waveform opposite in polarity to the last sustaining voltage pulse is applied.
  • the second gradient waveform reaches a predetermined first voltage and finishes rising until the first gradient waveform reaches the predetermined voltage and finishes rising.
  • the first and second ramp voltages are applied.
  • a second voltage lower than the first voltage be applied to the sustain electrode after the second ramp voltage reaches the first voltage.
  • the time from the end of the last sustain voltage pulse to the end of the fall is longer than the time from the start of the other sustain voltage pulse to the end of the fall. Is preferred.
  • the pulse width of the last sustain voltage pulse can be changed with respect to the pulse widths of other sustain voltage pulses.
  • a plurality of display electrode pairs formed of scan electrodes and sustain electrodes extending side by side, a plurality of data electrodes intersecting the plurality of display electrode pairs, the display electrode pairs, and the data
  • a plasma display apparatus comprising: a discharge cell formed at each position where an electrode intersects; and control means for controlling a voltage applied to the display electrode pair, wherein the control means is configured to scan the sustain voltage pulse as the scan A last sustaining voltage pulse is applied to the scan electrode in a sustaining period applied alternately to the electrode and the sustaining electrode, and then a first ramp waveform having a first gradient waveform opposite to the last sustaining voltage pulse is applied.
  • first gradient voltage application means connected to the scan electrode and applying the first gradient voltage having the first gradient waveform to the scan electrode, and connected to the sustain electrode
  • second ramp voltage application means for applying the second ramp voltage having the second ramp waveform to the sustain electrode
  • the control means generates the first ramp voltage generated by the first ramp voltage application means.
  • the second ramp voltage is such that the second ramp waveform reaches a predetermined first voltage and finishes rising before the first ramp waveform of the ramp voltage reaches the predetermined voltage and finishes rising. It is preferable to generate by 2 ramp voltage application means.
  • the plasma display device further comprises constant voltage application means connected to the sustain electrode to apply a constant voltage to the sustain electrode, the constant voltage being a second voltage lower than the first voltage, the control means comprising Preferably, the second ramp voltage application means is turned on, and when the second ramp voltage reaches the first voltage, the constant voltage application means is turned on.
  • the plasma display apparatus further includes sustain voltage pulse applying means connected to the scan electrode for applying a sustain voltage pulse to the scan electrode, and the control means starts the fall of the last sustain voltage pulse. It is desirable that the time from the end to the end of fall be longer than the time from the start of the fall of the other sustain voltage pulse to the end of the fall.
  • the plasma display apparatus further includes sustain voltage pulse application means connected to the scan electrode for applying a sustain voltage pulse to the scan electrode, wherein the control means has a pulse width of the last sustain voltage pulse.
  • the pulse width of the other sustain voltage pulse can be changed.
  • a novel plasma display panel drive method capable of performing stable initialization and shortening the time required for the initialization period, in particular, the time required for selective initialization, and It is possible to provide a plasma display device using the driving method.
  • FIG. 1 is an exploded perspective view showing a structure of a panel according to Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the panel according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing a drive voltage waveform of the drive method according to the first embodiment of the present invention.
  • FIG. 4 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 5 is a circuit diagram of a scan electrode drive circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a sustain electrode drive circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing a structure of a panel according to Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the panel according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing a
  • FIG. 7 is a diagram showing a drive voltage waveform of the drive method according to the second embodiment of the present invention.
  • FIG. 8 is a diagram showing a drive voltage waveform of the drive method in the third embodiment of the present invention.
  • FIG. 9 is a circuit diagram of a sustain electrode drive circuit according to a third embodiment of the present invention.
  • FIG. 10 is a diagram showing a drive voltage waveform of the drive method in the fourth embodiment of the present invention.
  • FIG. 11 is a diagram showing a drive voltage waveform of the drive method in the fifth embodiment of the present invention.
  • FIG. 12 is a diagram showing drive voltage waveforms in the conventional drive method.
  • FIG. 13 is a diagram showing drive voltage waveforms in the conventional drive method.
  • FIG. 14 is a diagram showing drive voltage waveforms in the conventional drive method.
  • FIG. 1 is an exploded perspective view showing a structure of a plasma display panel (PDP) according to Embodiment 1 of the present invention.
  • PDP plasma display panel
  • a plurality of display electrode pairs 24 formed of scan electrodes 22 and sustain electrodes 23 are formed on a front substrate 21 made of glass.
  • Scan electrode 22 and sustain electrode 23 have wide wide transparent electrode 22 a and transparent electrode 23 a in order to generate a discharge in the discharge gap between scan electrode 22 and sustain electrode 23 to take out light.
  • narrow bus electrodes 22b and bus electrodes 23b are respectively stacked at positions far from the discharge gap.
  • a black stripe 29 is provided between the adjacent display electrode pairs 24 to block light.
  • a dielectric layer 25 and a protective layer 26 are formed on the front substrate 21 so as to cover the scan electrode 22, the sustain electrode 23 and the black stripe 29.
  • a plurality of data electrodes 32 are formed parallel to each other on the back substrate 31. Further, a dielectric layer 33 is formed on the back substrate 31 so as to cover the data electrodes 32, and further, grid-like partition walls 34 are formed thereon. In a space formed by the upper surface of the dielectric layer 33 and the side surface of the partition 34, a phosphor layer 35 which emits light of red, green and blue is provided.
  • the front substrate 21 and the back substrate 31 formed as described above are disposed opposite to each other across the minute discharge space so that the display electrode pair 24 and the data electrode 32 intersect three-dimensionally, It is sealed by a sealing material such as glass frit.
  • the internal discharge space is divided into a plurality of spaces by the partition walls 34.
  • a mixed gas of neon and xenon is enclosed as a discharge gas.
  • the panel 10 according to the first embodiment is configured, and discharge cells are formed at the intersections of the display electrode pairs 24 and the data electrodes 32. In each discharge cell, each phosphor is excited to emit light by ultraviolet rays generated by gas discharge to perform color display.
  • the structure of the panel 10 is not limited to that described above, and may be provided with, for example, the stripe-shaped partition 34.
  • FIG. 2 is an electrode array diagram of panel 10 shown in FIG.
  • scan electrodes 22 SC1 to SCn
  • sustain electrodes 23 SC1 to SCn
  • data electrodes 32 D1 to Dm
  • the discharge cells are formed, for example, in a portion where a pair of scan electrodes SC2 and sustain electrodes SU2 intersect one data electrode D2, and as a whole, m ⁇ n pieces are formed in the discharge space. ing.
  • FIG. 3 is a diagram showing drive voltage waveforms applied to scan electrode SC, sustain electrode SU, and data electrode D of panel 10 shown in FIGS. 1 and 2.
  • the first sub-field (SF1) In the initialization period of the first sub-field (SF1), all the initializations for all the discharge cells are performed, and in the initialization period of the second sub-field (SF2), the first sub-field (SF1) is performed.
  • Selective initialization is performed in which initialization is performed only on the discharge cells lit in step b).
  • FIG. 3 basically the same waveform as that of the second sub-field (SF2) is basically applied to the third sub-field (SF3) and thereafter.
  • initialization selective initialization
  • 0 V is applied to data electrode D and sustain electrode SU, respectively, in the entire setup period of first subfield SF1.
  • a ramp voltage is applied to scan electrode SC, which gradually increases from voltage Vi1 lower than the discharge start voltage to voltage Vi2 exceeding the discharge start voltage with respect to sustain electrode SU, for example, rising at 1 V / ⁇ sec. While the ramp voltage is rising, weak setup discharges are generated between scan electrode SC and sustain electrode SU and between scan electrode SC and data electrode D. Thereby, negative wall voltage is accumulated on scan electrode SC, and positive wall voltage is accumulated on data electrode D and sustain electrode SU.
  • the wall voltage on the electrode represents a voltage generated by the wall charge accumulated on the dielectric layer covering the electrode, on the protective layer, on the phosphor layer or the like.
  • scan electrode SC gradually drops from voltage Vi3 which is equal to or less than the discharge start voltage to voltage Vi4 which exceeds the discharge start voltage (here, the voltage decreases in the decreasing direction), for example, 1 V / ⁇ sec.
  • Ramp voltage first ramp voltage
  • a ramp voltage second ramp voltage
  • weak setup discharges are generated between the scan electrode SC and the sustain electrode SU and between the scan electrode SC and the data electrode D.
  • the negative wall voltage on scan electrode SC and the positive wall voltage on sustain electrode SU are weakened, and the positive wall voltage on data electrode D is adjusted to a value suitable for the write operation.
  • voltage Vc reference voltage
  • the write period of the first subfield SF1 is started. Specifically, in a state where positive voltage Ve is applied to sustain electrode SU, a scan pulse having negative voltage Va is applied to scan electrode SC, and positive data electrode D of the discharge cell to be caused to emit light is applied. A write pulse having a voltage Vd is applied.
  • the voltage Va of the scan pulse is referred to as the scan pulse voltage Va
  • the voltage Vd of the write pulse is referred to as the write pulse voltage Vd.
  • the voltage difference at the intersection of the data electrode D of the discharge cell to be caused to emit light and the scan electrode SC is the difference between the externally applied voltage (address pulse voltage Vd ⁇ scan pulse voltage Va).
  • the difference between the voltage and the wall voltage on the scan electrode SC is added, which exceeds the discharge start voltage. Thereby, a discharge is started between data electrode D and scan electrode SC, and later develops into a discharge between sustain electrode SU and scan electrode SC, generating an address discharge. As a result, positive wall voltage is accumulated on scan electrode SC, and negative wall voltage is accumulated on sustain electrode SU and data electrode D.
  • address discharge is selectively generated for the discharge cells to be caused to emit light, and Form a charge.
  • the sustain period of the first subfield SF1 is started. Specifically, first, a sustain pulse having positive voltage Vs is applied to scan electrode SC, and 0 V (reference voltage Vc) is applied to sustain electrode SU. At this time, in the discharge cell in which the address discharge is generated, the voltage difference between scan electrode SC and sustain electrode SU is equal to sustain pulse voltage Vs between the wall voltage on scan electrode SC and the wall voltage on sustain electrode SU. It becomes what was added and exceeds the discharge start voltage. Thereby, a sustain discharge is generated between scan electrode SC and sustain electrode SU to excite the discharge gas. The phosphor layer 35 emits light due to the ultraviolet light generated when the excited discharge gas transitions to a stable state. As a result, negative wall voltage is accumulated on scan electrode SC, and positive wall voltage is accumulated on sustain electrode SU and data electrode D.
  • the sustain discharge does not occur, and the wall voltage on each electrode at the end of the initialization period is maintained.
  • 0 V reference voltage Vc
  • Vs positive voltage
  • a sustain pulse of voltage Vs is alternately applied to scan electrode SC and sustain electrode SU to apply a potential difference between scan electrode SC and sustain electrode SU to generate address discharge in the address period. Sustained discharge is continuously performed in the discharged discharge cells. The last sustain pulse is applied to the scan electrode SC.
  • the selective initialization period of the second subfield SF2 is started. That is, a first ramp voltage having a first ramp waveform having an opposite polarity to the last sustain pulse is applied to scan electrode SC, and a second ramp waveform having an opposite polarity to the first ramp voltage is provided.
  • the second ramp voltage is applied to the sustain electrode SU during the period from when the first ramp waveform starts to rise until the voltage reaches a predetermined voltage and finishes rising. More specifically, a first ramp voltage having a first ramp waveform gently falling toward voltage Vi4 is applied to scan electrode SC, and sustain electrode SU gradually rises toward voltage Ve.
  • a second ramp voltage having a second ramp waveform is applied.
  • the application of the first ramp voltage having the first ramp waveform and the second ramp voltage having the second ramp waveform is started almost simultaneously, reaching voltage Vi 4 and voltage Ve almost simultaneously.
  • the writing period start the writing period.
  • the second slope waveform starts to rise by the time when the first slope waveform reaches voltage Vi 4 and finishes rising, or the first slope waveform is the time before the second slope waveform reaches voltage Ve and finishes rising.
  • the application timing of the first and second ramp voltages is not limited. That is, for example, the second slope waveform may start to rise after the first slope waveform starts to rise, or the first slope waveform may start to rise after the second slope waveform starts to rise.
  • a negative sustain voltage is accumulated in scan electrode SC since the last sustain pulse is applied to scan electrode SC.
  • Positive wall voltage is accumulated in SU and data electrode D. Therefore, a weak discharge is generated between scan electrode SC and data electrode D by the first gradient voltage having the first gradient waveform, and the wall voltages on scan electrode SC and data electrode D are mainly written. It can be adjusted to a value suitable for operation.
  • a weak discharge is generated between scan electrode SC and sustain electrode SU by the ramp voltage waveform having the second slope, and the wall voltage on scan electrode SC and sustain electrode SU is mainly used for the address operation. It can be adjusted to a suitable value. Thereafter, a constant voltage of voltage Vc is applied to scan electrode SC.
  • the respective gradients of the first gradient voltage waveform having the first gradient waveform and the second gradient voltage having the second gradient waveform are between the scan electrode SC and the sustain electrode SU, and
  • the inclination is set to such an extent that a strong discharge does not occur between scan electrode SC and data electrode D, and it depends on design factors such as panel structure (gas pressure, distance between electrodes, protective film material, etc.)
  • the first slope waveform is approximately ⁇ 0.5 to ⁇ 2 V / ⁇ sec
  • the second slope waveform is approximately 0.5 to 100 V / ⁇ sec.
  • the inter-electrode distance between scan electrode SC and sustain electrode SU is shorter than the inter-electrode distance between scan electrode SC and data electrode D.
  • the first ramp voltage having the first ramp waveform and the second ramp voltage having the second ramp waveform are simultaneously applied to scan electrode SC and sustain electrode SU, respectively.
  • the voltage By applying the voltage, the time required for the operation of the selective setup period can be almost halved as compared with the conventional driving method.
  • the initialization is performed using the ramp voltage, a stable write operation can be performed.
  • FIG. 4 is a circuit block diagram of plasma display device 110 in accordance with the first exemplary embodiment of the present invention.
  • plasma display device 110 according to the first embodiment includes panel 10, image signal processing circuit 41, data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, and timing generation circuit 45. And a power supply circuit (not shown) for supplying the necessary power to each circuit block.
  • the image signal processing circuit 41 converts the input image signal into image data indicating light emission / non-light emission for each subfield.
  • Data electrode drive circuit 42 includes m switches for applying write pulse voltage Vd or 0 V to each of data electrodes D1 to Dm, and the image data output from image signal processing circuit 41 is transmitted to each data electrode It is converted into write pulse voltages corresponding to D1 to Dm, and is applied to each data electrode D1 to Dm.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit based on the horizontal synchronization signal and the vertical synchronization signal, and transmits the timing signals to the respective circuits.
  • Scan electrode drive circuit 43 drives scan electrodes SC1 to SCn based on the timing signal transmitted from timing generation circuit 45.
  • sustain electrode drive circuit 44 drives sustain electrodes SU1 to SUn based on the timing signal transmitted from timing generation circuit 45.
  • the timing generation circuit 45, the scan electrode drive circuit 43, and the sustain electrode drive circuit 44 function as control means for controlling the voltage applied to the display electrode pair 24.
  • FIG. 5 is a circuit diagram of scan electrode drive circuit 43 of plasma display device 110 in accordance with the first exemplary embodiment of the present invention. As shown in FIG. 5, scan electrode drive circuit 43 of plasma display device 110 according to the first embodiment includes sustain pulse generation circuit 50, initializing waveform generation circuit 60, and scan pulse generation circuit 70.
  • Sustain pulse generation circuit 50 is a circuit for applying a sustain pulse voltage to scan electrodes SC1 to SCn, and includes a capacitor C51 for power recovery, switching elements Q51 and Q52, and a diode D51 for reverse current prevention which constitute power recovery unit 50a. And D52, an inductor L51 for resonance, and switching elements Q55 and Q56 constituting the voltage clamp unit 50b.
  • the inter-electrode capacitance between the scanning electrode 22 and the sustaining electrode 23, which are the display electrode pair 24, and the inductor L51 are caused to perform LC resonance to perform rising and falling of the sustain pulse.
  • switching element Q51 is turned on and switching element Q52 is turned off, whereby the charge stored in capacitor C51 for recovering power is transferred to the interelectrode capacitance via diode D51 and inductor L51.
  • switching element Q51 is turned off and switching element Q52 is turned on to return the charge stored in the interelectrode capacitance to capacitor C51 for recovering electric power through inductor L51 and diode D52.
  • Power recovery capacitor C51 has a sufficiently large capacity compared with the inter-electrode capacity, and is charged to about half (Vs / 2) of sustain pulse voltage Vs so as to serve as a power source of power recovery unit 50a. .
  • voltage clamp unit 50b by turning on switching element Q55, scan electrodes SC1 to SCn to be driven are connected to the power supply, and the applied voltage is clamped to sustain pulse voltage Vs. Further, by turning on the switching element Q56, the scan electrodes SC1 to SCn to be driven are grounded and clamped at 0V. Therefore, the impedance at the time of voltage application by the voltage clamp portion is small, and a large discharge current due to a strong sustain discharge can be stably flowed.
  • sustain pulse generation circuit 50 applies sustain pulse voltage Vs to scan electrodes SC1 to SCn by controlling switching elements Q51, Q52, Q55 and Q56.
  • switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • Initialization waveform generation circuit 60 includes an upward ramp voltage application circuit 61 for applying a ramp waveform voltage gradually rising as time passes to scan electrodes SC1 to SCn in the initialization period, and a slope falling gently as time passes.
  • a downward ramp voltage application circuit 62 for applying a waveform voltage, and switching elements Q63 and Q64 are provided.
  • a Miller integrating circuit can be used as the ascending slope voltage application circuit 61 and the descending slope voltage application circuit 62.
  • Miller integrating circuit 61 has switching element Q61 such as FET connected at the input side (drain terminal) of the main terminal to the power supply and the output side (source terminal) of the main terminal to scan electrodes SC1 to SC1080, and one end is Resistor R61 connected to the control terminal (gate terminal) of switching element Q61 and whose other end is input terminal IN1 is connected to the control terminal of switching element Q61, and the other end is the input side of the main terminal of switching element Q61 And a capacitor C61 connected to the (drain terminal).
  • switching element Q61 such as FET connected at the input side (drain terminal) of the main terminal to the power supply and the output side (source terminal) of the main terminal to scan electrodes SC1 to SC1080, and one end is Resistor R61 connected to the control terminal (gate terminal) of switching element Q61 and whose other end is input terminal IN1 is connected to the control terminal of switching element Q61, and the other end is the input side of the main terminal of switching element Q61
  • a capacitor C61 connected to
  • Miller integration circuit 62 has switching element Q62 such as an FET in which the input side (source terminal) of the main terminal is connected to the power supply and the output side (drain terminal) of the main terminal is connected to scan electrodes SC1 to SC1080; One end is connected to the control terminal (gate terminal) of switching element Q62, and the other end is connected to resistor R62, which is input terminal IN2, one end is connected to the control terminal of switching element Q62, and the other end is the main terminal of switching element Q62. And a capacitor C62 connected to the input side (source terminal).
  • switching element Q62 such as an FET in which the input side (source terminal) of the main terminal is connected to the power supply and the output side (drain terminal) of the main terminal is connected to scan electrodes SC1 to SC1080; One end is connected to the control terminal (gate terminal) of switching element Q62, and the other end is connected to resistor R62, which is input terminal IN2, one end is connected to the control terminal of switching element Q62, and the other end is the main terminal of
  • 0 V is applied to the input terminal IN1.
  • a slope waveform voltage (a first slope waveform according to the present embodiment has a first slope waveform in the present embodiment) which gradually drops from scan voltage SC3 to scan electrode SC1 to SCn toward voltage Vi4 exceeding the breakdown voltage.
  • the input terminal IN2 of the down ramp voltage application circuit 62 is set to Hi.
  • a predetermined positive voltage is applied to the input terminal IN2.
  • the input terminal IN2 is set to Lo. Specifically, 0 V is applied to the input terminal IN2.
  • the downward slope voltage application circuit 62 and the timing generation circuit 45 function as the first slope voltage application means in the present embodiment.
  • Switching elements Q63 and Q64 are separation switches and are provided to prevent current from flowing back through parasitic diodes of switching elements constituting sustain pulse generating circuit 50 and initializing waveform generating circuit 60. There is.
  • Scan pulse generation circuit 70 has switching elements Q71H1 and Q71L1 to Q71Hn and Q71Ln for applying scan pulse voltage Va to scan electrodes SC1 to SCn as necessary.
  • switching elements for applying to the scan electrode SC2 are Q71H2 and Q71L2.
  • Scan pulse generation circuit 70 sequentially applies scan pulse voltage Va to scan electrodes SC1 to SCn at the above-described timing.
  • FIG. 6 is a circuit diagram of sustain electrode drive circuit 44 of plasma display device 110 in accordance with the first exemplary embodiment of the present invention.
  • the sustain electrode drive circuit 44 of the plasma display device 110 according to the first embodiment includes a sustain pulse generation circuit 80 and an upward ramp voltage application circuit 90.
  • Sustain pulse generation circuit 80 is a circuit for applying a sustain pulse voltage to sustain electrodes SU1 to SUn, and includes a capacitor C81 for power recovery that constitutes power recovery unit 80a, switching elements Q81 and Q82, and a diode D81 for backflow prevention. , D82, and an inductor L81 for resonance, and further includes switching elements Q85 and Q86 constituting the voltage clamp unit 80b. Since sustain pulse generating circuit 80 has the same configuration as sustain pulse generating circuit 50, detailed description of the operation will be omitted.
  • the sustain pulse generation circuit 50 of the scan electrode drive circuit 43, the sustain pulse generation circuit 80 of the sustain electrode drive circuit 44, and the timing generation circuit 45 function as sustain voltage pulse application means in the present embodiment.
  • the upward ramp voltage application circuit 90 is a circuit for applying a gradually rising ramp waveform voltage to the sustain electrodes SC1 to SCn in the initializing period.
  • a Miller integrating circuit can be used as the rising slope voltage applying circuit 90.
  • the rising slope voltage application circuit 90 has the same configuration as the rising slope voltage application circuit 61 of the scan electrode driving circuit 43 described above.
  • Miller integrating circuit 90 has switching element Q90 such as FET in which the input side (source terminal) of the main terminal is connected to the power supply and the output side (drain terminal) of the main terminal is connected to scan electrodes SC1 to SCn One end is connected to the control terminal (gate terminal) of switching element Q90 and the other end is connected to resistor R90, which is input terminal IN3, one end is connected to the control terminal of switching element Q90, and the other end is the main terminal of switching element Q90. And a capacitor C90 connected to the input side (source terminal).
  • the rising slope voltage application circuit 90 further includes a diode D90 connected to the output side of the main terminal of the switching element Q90 in order to block the current flowing from the sustain pulse generating circuit 80.
  • Up-ramping voltage application circuit 90 and timing generation circuit 45 function as a second ramp voltage application means in the present embodiment, and gradually increase toward voltage Ve to sustain electrodes SU1 to SUn in the initializing period. While applying a ramp voltage, a positive voltage Ve is applied to sustain electrodes SU1 to SUn in the address period.
  • the slope of the rising of positive voltage Ve applied to sustain electrode SU is substantially equal to the total setup period of first sub-field SF1 and the selective setup period after second sub-field SF2.
  • the rising slope may be made steeper in the entire initialization period. This is because, in the entire setup period, the ramp voltage waveform gradually rising from voltage Vi1 lower than or equal to the discharge start voltage to voltage Vi2 exceeding the discharge start voltage is already applied to the scan electrode SC. This is because a stable weak discharge is generated that is not affected by the rising slope of Ve.
  • the configuration of the rising slope voltage application circuit 90 shown in FIG. it can be realized easily and inexpensively by making the rising slope waveform of the positive voltage Ve the same in the entire initializing period and the selective initializing period.
  • FIG. 7 is a diagram showing drive voltage waveforms in the method of driving the plasma display panel in the second embodiment of the present invention.
  • the second embodiment is different from the first embodiment in that the first slope waveform reaches a predetermined voltage Vi4 in the selection initialization period and the second slope waveform has a predetermined first slope until the end of the rise.
  • the first and second ramp voltages are applied to reach the voltage Ve and finish rising.
  • the panel 10 shown in FIGS. 1 and 2 is driven, and the entire initialization period, the write period, and the sustain period are the same as in the first embodiment, and therefore details will be described. Description is omitted.
  • scan electrode SC has a first slope waveform gently decreasing toward voltage Vi 4 exceeding the discharge start voltage.
  • a ramp voltage is applied, and a second ramp voltage having a second ramp waveform gently rising toward the positive voltage Ve is applied to the sustain electrode SU.
  • the first ramp voltage waveform having the first ramp waveform and the second ramp voltage having the second ramp waveform start rising almost simultaneously, in the second embodiment, the second ramp having the second ramp waveform is started.
  • the voltage reaches a predetermined constant voltage Ve at an earlier timing, and thereafter, the first ramp voltage having the first ramp waveform is controlled to reach the voltage Vi4.
  • control is performed such that the time for the second ramp voltage having the second ramp waveform to reach voltage Ve is about 50 ⁇ sec earlier than the time for the first ramp voltage having the first ramp waveform to reach voltage Vi4. Be done.
  • scanning between the scan electrode SC and the data electrode D and scanning are performed by the first ramp voltage having the first ramp waveform and the second ramp voltage having the second ramp waveform, respectively. Since it is necessary to generate a weak discharge between the electrode SC and the sustain electrode SU, it is necessary to control the first gradient waveform and the second gradient waveform within the range exemplified in the first embodiment.
  • the same effect as that of the first embodiment can be obtained, and the second tilt voltage having the second tilt waveform reaches the voltage Ve and scanning is performed. Even after the weak discharge between electrode SC and sustain electrode SU is stopped, only the weak discharge by the first gradient voltage having the first gradient waveform is generated alone, so it is used for the address operation A more stable wall voltage with less variation can be accumulated on scan electrode SC and data electrode D. Therefore, in the second embodiment, a more stable write operation can be obtained in the write period following the selective initialization period.
  • FIG. 8 is a diagram showing drive voltage waveforms in the method of driving the plasma display panel in the third embodiment of the present invention.
  • the third embodiment differs from the second embodiment in that a second voltage Ve2 lower than the first voltage Ve is applied to the sustain electrode SU after the second ramp voltage reaches the first voltage Ve. .
  • the panel 10 shown in FIGS. 1 and 2 is driven, and the entire initialization period, the write period, and the maintenance period are the same as in the first and second embodiments. , Detailed description is omitted.
  • the second ramp voltage having the second ramp waveform applied to sustain electrode SU in the selective setup period, is gentle toward first positive voltage Ve. To rise.
  • the second ramp voltage maintains the voltage Ve for a predetermined period after reaching the first voltage Ve, and then drops to the second voltage Ve2 to maintain the second voltage Ve2.
  • the first ramp voltage having the first ramp waveform applied to scan electrode SC is the same as that of the second embodiment, and the second ramp voltage reaches first voltage Ve while reaching voltage Vi4. Furthermore, it changes to 2nd voltage Ve2.
  • the second ramp voltage applied to sustain electrode SU drops from first voltage Ve to second voltage Ve2 so that the strength of the address discharge in the address period can be increased. It can be controlled optimally. This is caused by the second ramp voltage applied to the sustain electrode SU dropping to the second voltage Ve2 to once stop the weak discharge, and then again by the first ramp voltage having the first ramp waveform that rises continuously. A weak discharge is generated, and the wall charges accumulated in the scan electrode SC and the sustain electrode SU can be precisely controlled by changing the timing of drop to the second voltage Ve2.
  • FIG. 9 is a circuit diagram of a sustain electrode drive circuit according to a third embodiment of the present invention.
  • the sustain electrode drive circuit 46 in the third embodiment includes a sustain pulse generation circuit 80, a rising slope voltage application circuit 90, and a constant voltage application circuit 100.
  • the sustain pulse generating circuit 80 and the rising slope voltage applying circuit 90 are the same as the sustain electrode driving circuit 44 shown in FIG. 6, so the constant voltage applying circuit 100 will be described in detail below.
  • the constant voltage application circuit 100 includes two switching elements Q101 and Q102 connected in series in reverse polarity, and the rising slope voltage application circuit 90 generates a positive voltage Ve for the sustain electrodes SU1 to SUn in the selective initializing period. After that, a positive voltage Ve2 is applied to the sustain electrodes SU1 to SUn.
  • the constant voltage application circuit 100 and the timing generation circuit 45 function as a constant voltage application means in the third embodiment.
  • the switching elements Q101 and Q102 are connected in series so as to have opposite polarities to each other. Thereby, current control can be performed in both directions, and the current from sustain pulse generating circuit 80 and rising slope voltage application circuit 90 is blocked when voltage Ve2 is not applied, and the voltage from panel 10 is applied when voltage Ve2 is applied. The current can flow.
  • FIG. 10 is a diagram showing drive voltage waveforms in the method of driving the plasma display panel in the fourth embodiment of the present invention.
  • the fourth embodiment differs from the third embodiment in that the time from the start of falling of the last sustaining pulse voltage to the end of falling is the time from the beginning of falling of the other sustaining pulse voltage to the end of falling. It is longer.
  • the panel 10 shown in FIGS. 1 and 2 is driven, and the entire initialization period, the write period, and the selective initialization period are the same as in the third embodiment. , Detailed description is omitted.
  • the first voltage applied to scan electrode SC is such that the wall voltage on scan electrode SC and sustain electrode SU accumulated in the last sustain pulse of the sustain period becomes a voltage for generating an optimal address discharge.
  • a first ramp voltage having a ramp waveform is applied, and a second ramp voltage having a second ramp waveform is applied to the sustain electrode SU. That is, proper control of the wall voltage accumulated in the last sustain pulse is very important.
  • the discharge voltage between scan electrode SC and sustain electrode SU is suppressed by delaying the time taken for the fall of the last sustain pulse, and the decrease in the wall voltage due to this discharge is realized. I am avoiding it. Thereby, stable initialization can be performed in the subsequent selective initialization period, and a more stable write operation can be obtained.
  • the fall time of the last sustain pulse is not particularly limited as long as discharge is not generated at the fall timing, but is set to, for example, about 2 ⁇ sec.
  • FIG. 11 is a diagram showing drive voltage waveforms in the method of driving the plasma display panel in the fifth embodiment of the present invention.
  • the fifth embodiment differs from the fourth embodiment in that the pulse width of the last sustain pulse can be changed with respect to the pulse widths of the other sustain pulses.
  • the panel 10 shown in FIGS. 1 and 2 is driven, and the entire initialization period, the write period, and the selective initialization period are the same as in the fourth embodiment. , Detailed description is omitted.
  • scanning is performed so that the wall voltage on scan electrode SC and sustain electrode SU accumulated in the last sustain pulse of the sustain period becomes a voltage for generating an optimal address discharge.
  • a first ramp voltage having a first ramp waveform is applied to the electrode SC, and a second ramp voltage having a second ramp waveform is applied to the sustain electrode SU. That is, it is very important to properly control the wall voltage accumulated in the last sustain pulse. Therefore, the wall voltage on scan electrode SC and sustain electrode SU can be optimally controlled by making the pulse width of the last sustain pulse different from the pulse width of the previous sustain pulse. As a result, drive control can be performed on the panel 10 with a wider drive margin.
  • the operation timing of switching elements Q52 and Q56 included in sustain pulse generating circuit 50 can be easily realized by setting only the last sustain pulse so as to change the pulse width.
  • the specific numerical values used in the first to fifth embodiments are merely an example, and are appropriately set to optimum values in accordance with the characteristics of the PDP, the specifications of the plasma display device, and the like. .
  • the present invention it is possible to reduce the time required for the selective setup period by simultaneously applying the ramp voltage waveform to the scan electrode and the sustain electrode in the selective setup period.
  • the present invention is useful for a method of driving a plasma display panel and a plasma display device using the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　本発明のプラズマディスプレイパネルの駆動方法は、維持パルスを走査電極（ＳＣ）及び維持電極（ＳＵ）に交互に印加する維持期間において、最後の維持パルスを前記走査電極（ＳＣ）に印加した後、次のサブフィールド（ＳＦ２）の選択初期化期間において、前記最後の維持パルスと反対極性となり、電圧Ｖｉ４に向かって緩やかに下降する第１の傾斜波形を有する第１傾斜電圧を前記走査電極（ＳＣ）に印加し、前記第１傾斜電圧と反対極性となり、電圧Ｖｅに向かって緩やかに上昇する第２の傾斜波形を有する第２傾斜電圧を、前記第１及び第２の傾斜波形のうちのいずれか一方が所定の電圧に到達して立ち上がり終える前に前記第１および第２の傾斜波形のうちのいずれか他方が立ち上がり始めるように、前記維持電極（ＳＵ）に印加する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、プラズマディスプレイパネルの駆動方法、および、プラズマディスプレイパネルを用いた表示装置であるプラズマディスプレイ装置に関する。
　現在、プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）においては、交流面放電型ＰＤＰが代表的存在となっている。交流面放電型ＰＤＰには、前面基板と背面基板とを対向配置することにより、多数の放電セルが形成されている。以下、交流面放電型ＰＤＰの構成について説明する。
　前面基板上には、走査電極と維持電極とからなる表示電極対が、互いに平行になるよう複数対形成されている。また、前面基板上には、表示電極対を覆うように、誘電体層および保護層が積層されて形成されている。背面基板上には、データ電極が互いに平行になるよう複数形成されている。また、背面基板上には、データ電極を覆うように、誘電体層が形成され、更にその上には、格子状の隔壁が形成されている。誘電体層の上面と隔壁の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層が設けられている。
　上記のようにして形成された前面基板と背面基板とは、表示電極対とデータ電極とが立体交差するように、微小な放電空間を挟んで対向配置され、その外周部は封着材により封着されている。内部の放電空間には、放電ガスが封入されている。このようにして、表示電極対とデータ電極とが交差する部分には、放電セルが形成される。各放電セル内においては、ガス放電により紫外線を発生させ、この紫外線により各蛍光体を励起発光させて、カラー表示を行う。
　ＰＤＰの駆動方法としては、１フィールド（１／６０秒＝約１６．７ｍｓ）を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書込み期間、および、維持期間を有する。
　初期化期間では、表示電極対である走査電極および維持電極に、所定の電圧を印加して初期化放電を発生させ、次の書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極に走査電圧パルス（以下、単に走査パルスという）を順次印加するとともに、表示する画像に応じて選択的に放電セルのデータ電極に書込み電圧パルス（以下、単に書込みパルスという）を印加して書込み放電を発生させ、各電極上に壁電荷を形成する。維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持電圧パルス（以下、単に維持パルスという）を印加して書込み放電を起こした放電セルで維持放電を発生させ、放電ガスを励起する。励起された放電ガスが安定状態に遷移する時に発生する紫外線により、対応する放電セルの蛍光体層が励起されて可視光線が発生し、これにより画像表示を行う。
　また、サブフィールド法の中でも、書込み期間と維持期間とを時間的に完全分離した、書込み・維持分離方式（ＡＤＳ方式）が一般的に用いられている。例えば、特許文献１には、１フィールドを８サブフィールドに分割して２５６階調を実現し、画像を表示する構成が記載されている。ＡＤＳ方式の場合、同じ放電セルにおいて、書込み放電と維持放電とが同時に生じるタイミングが存在しないので、書込み期間には書込み放電に最適な条件で、維持期間には維持放電に最適な条件で、ＰＤＰを駆動することができる。そのため、放電制御が比較的簡単であり、ＰＤＰの駆動マージンも大きく設定することができる。
　図１２は、従来のＡＤＳ方式の駆動電圧波形を示す図であり、各サブフィールドの初期化期間、アドレス期間（書込み期間に相当）、および維持期間において、アドレス電極（データ電極に相当）、スキャン電極（走査電極に相当）、およびサステイン電極（維持電極に相当）に印加される電圧波形を示す。なお、図１２は特許文献１の図２に相当する。
　図１２に示すように、初期化期間では、走査電極（スキャン電極）に電圧が緩やかに上昇する上り傾斜電圧および電圧が緩やかに下降する下り傾斜電圧を順次印加して、放電セル内に微弱な放電を発生させ、各電極上の壁電荷を調整することにより、放電セルの初期化が実施されている。一般的に、第１サブフィールドの初期化は全ての放電セルに対して初期化（全初期化と呼ぶ）を実施するため、比較的高い電圧の上り傾斜電圧波形を印加している。第２サブフィールド以降では、前のサブフィールドで点灯した放電セルのみに対して初期化（選択初期化と呼ぶ）を実施するため、比較的低い電圧の上り傾斜電圧波形を印加している。
　アドレス期間では、スキャン電極に負極性のパルス電圧を、アドレス電極に正極性のパルス電圧を印加することにより、書込み放電を発生させ、点灯させるべき放電セルの選択を実施している。
　維持期間では、スキャン電極とサステイン電極とに交互に正極性の維持パルス電圧を印加することにより、アドレス期間で選択した放電セルを点灯させている。
　近年では、より高精細のディスプレイが望まれるようになり、ＰＤＰにおいても、従来のＨＤ解像度（ライン数７６８本）からフルＨＤ解像度（ライン数１０８０本）へと急激に高精細化が進み、さらには、超高精細のいわゆる４Ｋ２Ｋ（ライン数２１６０本）、８Ｋ４Ｋ（ライン数４３２０本）も、市場では望まれるようになってきている。このような高精細化、すなわち、ライン数の増加は、書込み期間に要する時間の増加に直結する。例えば、ライン数が２倍になると、書込み期間に要する時間も２倍に増加する。一方、１フィールドの時間は一定であるため、書込み期間に要する時間が増加すると、書込み期間の増加分だけ他のどこかの期間を短縮する必要が生じる。即ち、サブフィールド数を減少させたり、維持パルス数を減少させるなどの必要が生じ、画質の低下を招いてしまう。
　そこで、書込み期間に要する時間そのものを短くできるように、ＰＤＰの特性の改善に向けた開発が日々行われている。その一方で、特に４Ｋ２Ｋ（ライン数２１６０本）および８Ｋ４Ｋ（ライン数４３２０本）などの超高精細ＰＤＰにおいては、少しでも書込み期間に要する時間を長く取ることのできる駆動方法も研究されている。書込み期間に要する時間を長く取るために、例えば、特許文献２には、初期化期間に要する時間を短縮できる駆動方法が開示され、特許文献３には、初期化期間を省略できる駆動方法が開示されている。
特開２００４－２７１８７７号公報（特に図２） 特開２００４－６２２０７号公報（特に図５） 特開２００４－３２６０７４号公報（特に図５）
　図１３は、初期化期間に要する時間を短縮できる駆動方法の駆動電圧波形を示す図であり、リセット期間（初期化期間に相当）、記入放電期間（書込み期間に相当）、および維持期間において、Ｙ電極（走査電極に相当）およびＸ電極（維持電極に相当）に印加される電圧波形を示す。なお、図１３は、特許文献２の図５に相当する。図１３に示される電圧波形が図１２の電圧波形と異なる点は、初期化期間に走査電極（Ｙ電極）に順次印加される上り傾斜電圧および下り傾斜電圧が、それぞれ２段階の傾斜を有することである。特許文献２には、このような構成を有することにより、初期化期間に要する時間を短縮することができるとともに、安定した初期化が実現できることが開示されている。
　図１４は、初期化期間を省略できる駆動方法の駆動電圧波形を示す図であり、アドレス期間（初期化期間に相当）、およびサステイン期間（維持期間に相当）において、Ｙ電極（維持電極に相当）、Ｘ電極（維持電極に相当）、および、Ａ電極（データ電極に相当）に印加される電圧波形を示す。なお、図１４は、特許文献３の図５に相当する。特許文献３には、図１４に示すように、書込み期間（アドレス期間）後、維持パルスより高い電圧のパルス電圧ＶｒをＹ電極（走査電極に相当）に印加することにより、初期化期間が省略できることが開示されている。
　しかしながら、図１３に開示された構成では、初期化期間中の上り傾斜電圧および下り傾斜電圧の傾斜を２段階にしているため、ある程度は初期化期間に要する時間を短縮することが可能であるが、初期化期間のさらなる短縮には限界がある。また、上記構成を実現するための回路構成が大幅に複雑になることが考えられる。
　さらに、図１４に開示された構成では、上り傾斜電圧および下り傾斜電圧による初期化を全く実施しないことから、前のサブフィールドでの点灯状態に起因する各放電セルの状態差や、放電セルの製造バラツキなどを吸収して、安定した書込みを実施することが難しいと考えられる。そのため、放電セル数の少ないＰＤＰ（すなわち、低解像度のＰＤＰ）には有効と考えられるものの、放電セル数の多いＰＤＰ（すなわち、高精細のＰＤＰ）になればなるほど、初期化期間を省略することが困難になると考えられる。
　本発明は、上記従来の課題を解決するもので、プラズマディスプレイパネルの駆動方法に関し、安定して初期化を実施することができるとともに、初期化期間に要する時間、特に、選択初期化に要する時間を短縮することができる新規な駆動方法、および、その駆動方法を用いたプラズマディスプレイ装置を提供することを目的とする。
　上記従来の課題を解決するために、本発明のプラズマディスプレイパネルの駆動方法は、互いに並んで延びる走査電極および維持電極で構成された複数の表示電極対と、前記複数の表示電極対に交差する複数のデータ電極と、前記表示電極対と前記データ電極とが交差する位置ごとに形成された放電セルとを備えたプラズマディスプレイパネルの駆動方法であって、維持電圧パルスを前記走査電極および前記維持電極に交互に印加する維持期間において、最後の維持電圧パルスを前記走査電極に印加し、その後、前記最後の維持電圧パルスと反対極性となるような第１の傾斜波形を有する第１傾斜電圧を前記走査電極に印加し、前記第１傾斜電圧と反対極性となるような第２の傾斜波形を有する第２傾斜電圧を、前記第１および第２の傾斜波形のうちのいずれか一方が所定の電圧に到達して立ち上がり終える前に前記第１および第２の傾斜波形のうちのいずれか他方が立ち上がり始めるように、前記維持電極に印加する。
　この方法により、安定した初期化を実施できるとともに、初期化期間、特に選択初期化期間に要する時間を短縮することができる新規なプラズマディスプレイパネルの駆動方法を提供することができる。
　また、本発明のプラズマディスプレイパネルの駆動方法では、前記第１の傾斜波形が前記所定の電圧に到達して立ち上がり終えるまでに前記第２の傾斜波形が所定の第１電圧に到達して立ち上がり終えるように前記第１および第２傾斜電圧を印加することが好ましい。
　また、本発明のプラズマディスプレイパネルの駆動方法では、前記第２傾斜電圧が前記第１電圧に到達した後、前記第１電圧より低い第２電圧を前記維持電極に印加することが好ましい。
　また、本発明のプラズマディスプレイパネルの駆動方法では、前記最後の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間は、他の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間より長いことが好ましい。
　また、本発明のプラズマディスプレイパネルの駆動方法では、前記最後の維持電圧パルスのパルス幅は、その他の維持電圧パルスのパルス幅に対して変更可能であることが好ましい。
　本発明のプラズマディスプレイ装置は、互いに並んで延びる走査電極および維持電極で構成された複数の表示電極対と、前記複数の表示電極対に交差する複数のデータ電極と、前記表示電極対と前記データ電極とが交差する位置ごとに形成された放電セルと、前記表示電極対に印加する電圧を制御する制御手段とを備えたプラズマディスプレイ装置であって、前記制御手段は、維持電圧パルスを前記走査電極および前記維持電極に交互に印加する維持期間において、最後の維持電圧パルスを前記走査電極に印加し、その後、前記最後の維持電圧パルスと反対極性となるような第１の傾斜波形を有する第１傾斜電圧を前記走査電極に印加し、前記第１傾斜電圧と反対極性となるような第２の傾斜波形を有する第２傾斜電圧を、前記第１および第２の傾斜波形のうちのいずれか一方が所定の電圧に到達して立ち上がり終える前に前記第１および第２の傾斜波形のうちのいずれか他方が立ち上がり始めるように、前記維持電極に印加することを特徴とする。
　この構成により、安定した初期化を実施できるとともに、初期化期間、特に選択初期化期間に要する時間を短縮することができる新規なプラズマディスプレイ装置を提供することができる。
　また、本発明のプラズマディスプレイ装置では、前記走査電極に接続され、前記第１の傾斜波形を有する前記第１傾斜電圧を前記走査電極に印加する第１傾斜電圧印加手段と、前記維持電極に接続され、前記第２の傾斜波形を有する前記第２傾斜電圧を前記維持電極に印加する第２傾斜電圧印加手段とを備え、前記制御手段は、前記第１傾斜電圧印加手段により発生した前記第１傾斜電圧の前記第１の傾斜波形が前記所定の電圧に到達して立ち上がり終えるまでに前記第２の傾斜波形が所定の第１電圧に到達して立ち上がり終えるような前記第２傾斜電圧を前記第２傾斜電圧印加手段により発生させることが好ましい。
　また、本発明のプラズマディスプレイ装置では、前記維持電極に接続され、前記第１電圧より低い第２電圧となる一定電圧を前記維持電極に印加する一定電圧印加手段を備え、前記制御手段は、前記第２傾斜電圧印加手段をＯＮし、前記第２傾斜電圧が前記第１電圧に到達した際に、前記一定電圧印加手段をＯＮすることが好ましい。
　また、本発明のプラズマディスプレイ装置では、前記走査電極に接続され、維持電圧パルスを前記走査電極に印加する維持電圧パルス印加手段を備え、前記制御手段は、前記最後の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間を、他の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間より長くすることが望ましい。
　また、本発明のプラズマディスプレイ装置では、前記走査電極に接続され、維持電圧パルスを前記走査電極に印加する維持電圧パルス印加手段を備え、前記制御手段は、前記最後の維持電圧パルスのパルス幅を、その他の維持電圧パルスのパルス幅に対して変更可能であることが好ましい。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　本発明によれば、安定した初期化を実施することができるとともに、初期化期間に要する時間、特に、選択初期化に要する時間を短縮することができる新規なプラズマディスプレイパネルの駆動方法、および、その駆動方法を用いたプラズマディスプレイ装置を提供することが可能となる。
図１は本発明の実施の形態１に係るパネルの構造を示す分解斜視図である。 図２は本発明の実施の形態１に係るパネルの電極配列図である。 図３は本発明の実施の形態１における駆動方法の駆動電圧波形を示す図である。 図４は本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図である。 図５は本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路の回路図である。 図６は本発明の実施の形態１におけるプラズマディスプレイ装置の維持電極駆動回路の回路図である。 図７は本発明の実施の形態２における駆動方法の駆動電圧波形を示す図である。 図８は本発明の実施の形態３における駆動方法の駆動電圧波形を示す図である。 図９は本発明の実施の形態３における維持電極駆動回路の回路図である。 図１０は本発明の実施の形態４における駆動方法の駆動電圧波形を示す図である。 図１１は本発明の実施の形態５における駆動方法の駆動電圧波形を示す図である。 図１２は従来の駆動方法の駆動電圧波形を示す図である。 図１３は従来の駆動方法の駆動電圧波形を示す図である。 図１４は従来の駆動方法の駆動電圧波形を示す図である。
　以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。
　（実施の形態１）
　＜ＰＤＰの構造＞
　図１は、本発明の実施の形態１に係るプラズマディスプレイパネル（ＰＤＰ）の構造を示す分解斜視図である。図１に示すように、ガラス製の前面基板２１上には、走査電極２２と維持電極２３とで構成された表示電極対２４が、複数形成されている。走査電極２２および維持電極２３は、走査電極２２と維持電極２３との間の放電ギャップで放電を発生させて光を取り出すために、幅の広い透明電極２２ａおよび透明電極２３ａをそれぞれ有する。透明電極２２ａおよび透明電極２３ａの上には、幅の狭いバス電極２２ｂおよびバス電極２３ｂが、上記放電ギャップから遠い位置にそれぞれ積層されている。隣接する表示電極対２４の間には、光を遮断するブラックストライプ２９が設けられている。また、前面基板２１上には、走査電極２２と維持電極２３とブラックストライプ２９とを覆うように、誘電体層２５および保護層２６が積層されて形成されている。
　背面基板３１上には、データ電極３２が互いに平行になるよう複数形成されている。また、背面基板３１上には、データ電極３２を覆うように、誘電体層３３が形成され、さらにその上には、格子状の隔壁３４が形成されている。誘電体層３３の上面と隔壁３４の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層３５が設けられている。
　上記のようにして形成された前面基板２１と背面基板３１とは、表示電極対２４とデータ電極３２とが立体交差するように、微小な放電空間を挟んで対向配置され、その外周部は、ガラスフリット等の封着材により封着されている。内部の放電空間は、隔壁３４により複数の空間に区画されており、例えば、ネオンとキセノンとの混合ガスが、放電ガスとして封入されている。このようにして、本実施の形態１に係るパネル１０が構成され、表示電極対２４とデータ電極３２とが交差する部分に、放電セルが形成される。各放電セル内においては、ガス放電により発生させた紫外線で各蛍光体を励起発光させて、カラー表示を行う。なお、パネル１０の構造は上述したものに限られることはなく、例えば、ストライプ状の隔壁３４を備えたものでもよい。
　図２は、図１に示すパネル１０の電極配列図である。図２に示すように、本実施の形態１に係るパネル１０には、走査電極２２（ＳＣ１～ＳＣｎ）および維持電極２３（ＳＣ１～ＳＣｎ）が行方向に配列され、データ電極３２（Ｄ１～Ｄｍ）が列方向に配列されている。図２において、放電セルは、例えば、一対の走査電極ＳＣ２および維持電極ＳＵ２と、１つのデータ電極Ｄ２とが交差した部分に形成されており、全体としては放電空間内にｍ×ｎ個形成されている。
　＜ＰＤＰの駆動方法＞
　図３は、図１および図２に示すパネル１０の走査電極ＳＣ、維持電極ＳＵ、および、データ電極Ｄに印加する駆動電圧波形を示す図である。第１サブフィールド（ＳＦ１）の初期化期間では、全放電セルに対して初期化が行われる全初期化が実施され、第２サブフィールド（ＳＦ２）の初期化期間では、第１サブフィールド（ＳＦ１）で点灯した放電セルのみに対して初期化が行われる選択初期化が実施される。なお、図３では、第１サブフィールド（ＳＦ１）および第２サブフィールド（ＳＦ２）のみを図示するが、第３サブフィールド（ＳＦ３）以降は、基本的に第２サブフィールド（ＳＦ２）と同波形であり、前のサブフィールドで点灯した放電セルのみに対して初期化（選択初期化）が行われる。
　図３に示すように、第１サブフィールドＳＦ１の全初期化期間では、データ電極Ｄおよび維持電極ＳＵにそれぞれ０Ｖを印加する。また、走査電極ＳＣに、維持電極ＳＵに対して放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する、例えば、１Ｖ／μｓｅｃで上昇する傾斜電圧を印加する。この傾斜電圧が上昇する間、走査電極ＳＣと維持電極ＳＵとの間、および、走査電極ＳＣとデータ電極Ｄとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ上には、負の壁電圧が蓄積されるとともに、データ電極Ｄ上および維持電極ＳＵ上には、正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　次に、走査電極ＳＣに、放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える（ここでは電圧が減少する方向に超える）電圧Ｖｉ４に向かって緩やかに下降する、例えば、１Ｖ／μｓｅｃで下降する傾斜電圧（第１傾斜電圧）を印加する。このとき、維持電極ＳＵに、基準電圧から正の電圧Ｖｅに向かって緩やかに上昇する傾斜電圧（第２傾斜電圧）を印加する。第１傾斜電圧が下降する間、走査電極ＳＣと維持電極ＳＵとの間、および、走査電極ＳＣとデータ電極Ｄとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ上の負の壁電圧および維持電極ＳＵ上の正の壁電圧が弱められるとともに、データ電極Ｄ上の正の壁電圧は書込み動作に適した値に調整される。
　その後、走査電極ＳＣに電圧Ｖｃ（基準電圧）を印加して、全ての放電セルに対して初期化放電を行う初期化動作を終了する。
　全初期化期間終了後、第１サブフィールドＳＦ１の書込み期間を開始する。具体的には、維持電極ＳＵに正の電圧Ｖｅを印加した状態で、走査電極ＳＣに、負の電圧Ｖａを持つ走査パルスを印加するとともに、発光させるべき放電セルのデータ電極Ｄに、正の電圧Ｖｄを持つ書込みパルスを印加する。以下、走査パルスの電圧Ｖａを走査パルス電圧Ｖａといい、書き込みパルスの電圧Ｖｄを書き込みパルス電圧Ｖｄという。この時、発光させるべき放電セルのデータ電極Ｄ上と走査電極ＳＣ上との交差部の電圧差は、外部印加電圧の差（書込みパルス電圧Ｖｄ－走査パルス電圧Ｖａ）にデータ電極Ｄ上の壁電圧と走査電極ＳＣ上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、データ電極Ｄと走査電極ＳＣとの間で放電が開始されて、後に維持電極ＳＵと走査電極ＳＣとの間の放電へと進展し、書込み放電が発生する。その結果、走査電極ＳＣ上には、正の壁電圧が蓄積され、維持電極ＳＵ上およびデータ電極Ｄ上には、負の壁電圧が蓄積される。
　上記書込み動作を、１行目の走査電極ＳＣ１からｎ行目の走査電極ＳＣｎまで１行ずつ順次繰り返し、発光させるべき放電セルに対して選択的に書込み放電を発生させて、各電極上に壁電荷を形成する。
　一方、電圧Ｖｄの書込みパルスを印加しなかった放電セルにおいて、データ電極Ｄと走査電極ＳＣとの交差部の電圧は、放電開始電圧を超えないので、当該放電セルにおいて、書込み放電は発生しない。
　書込み期間終了後、第１サブフィールドＳＦ１の維持期間を開始する。具体的には、まず、走査電極ＳＣに正の電圧Ｖｓを持つ維持パルスを印加するとともに、維持電極ＳＵに０Ｖ（基準電圧Ｖｃ）を印加する。この時、書込み放電を発生させた放電セルでは、走査電極ＳＣと維持電極ＳＵとの電圧差が、維持パルス電圧Ｖｓに走査電極ＳＣ上の壁電圧と維持電極ＳＵ上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、走査電極ＳＣと維持電極ＳＵとの間で維持放電が発生し、放電ガスを励起する。励起された放電ガスが安定状態に遷移する時に発生した紫外線により、蛍光体層３５が発光する。その結果、走査電極ＳＣ上には、負の壁電圧が蓄積され、維持電極ＳＵ上およびデータ電極Ｄ上には、正の壁電圧が蓄積される。
　一方、書込み期間において書込み放電を発生させなかった放電セルでは、維持放電は発生せず、初期化期間の終了時における各電極上の壁電圧が保たれる。
　次に、走査電極ＳＣに０Ｖ（基準電圧Ｖｃ）を印加し、維持電極ＳＵに正の電圧Ｖｓの維持パルスを印加する。この時、維持放電を発生させた放電セルでは、維持電極ＳＵと走査電極ＳＣとの電位差が放電開始電圧を超えるので、再び維持電極ＳＵと走査電極ＳＣとの間で維持放電が発生する。その結果、維持電極ＳＵ上には、負の壁電圧が蓄積され、走査電極ＳＣ上およびデータ電極Ｄ上には、正の壁電圧が蓄積される。
　以降、同様に、走査電極ＳＣと維持電極ＳＵとに交互に電圧Ｖｓの維持パルスを印加して、走査電極ＳＣと維持電極ＳＵとの間に電位差を与えることにより、書込み期間において書込み放電を発生させた放電セルで、維持放電が継続して行われる。なお、最後の維持パルスは走査電極ＳＣに印加する。
　第１サブフィールドＳＦ１の維持期間終了後、第２サブフィールドＳＦ２の選択初期化期間を開始する。すなわち、最後の維持パルスと反対極性となるような第１の傾斜波形を有する第１傾斜電圧を走査電極ＳＣに印加し、第１傾斜電圧と反対極性となるような第２の傾斜波形を有する第２傾斜電圧を、第１の傾斜波形が立ち上がり始めてから所定の電圧に到達して立ち上がり終えるまでの間に、維持電極ＳＵに印加する。より具体的には、走査電極ＳＣに、電圧Ｖｉ４に向かって緩やかに下降する第１の傾斜波形を有する第１傾斜電圧を印加し、維持電極ＳＵには、電圧Ｖｅに向かって緩やかに上昇する第２の傾斜波形を有する第２傾斜電圧を印加する。本実施の形態１において、第１の傾斜波形を有する第１傾斜電圧と第２の傾斜波形を有する第２傾斜電圧とは、ほぼ同時に印加が開始され、ほぼ同時に電圧Ｖｉ４および電圧Ｖｅに到達した後、書込み期間を開始する。なお、第１の傾斜波形が電圧Ｖｉ４に到達して立ち上がり終えるまでに第２の傾斜波形が立ち上がり始めるか、第２の傾斜波形が電圧Ｖｅに到達して立ち上がり終えるまでに第１の傾斜波形が立ち上がり始める限り、第１および第２傾斜電圧の印加タイミングは限定されない。即ち、例えば第１の傾斜波形が立ち上がり始めた後、第２の傾斜波形が立ち上がり始めてもよいし、第２の傾斜波形が立ち上がり始めた後、第１の傾斜波形が立ち上がり始めてもよい。
　第１サブフィールドＳＦ１での維持期間において点灯していた放電セルにおいては、最後の維持パルスが走査電極ＳＣに印加されているので、走査電極ＳＣには、負の壁電圧が蓄積され、維持電極ＳＵおよびデータ電極Ｄには、正の壁電圧が蓄積されている。そのため、第１の傾斜波形を有する第１傾斜電圧により、走査電極ＳＣとデータ電極Ｄとの間で微弱な放電を発生させて、主に走査電極ＳＣ上およびデータ電極Ｄ上の壁電圧を書込み動作に適した値に調整することができる。また、第２の傾斜を有する傾斜電圧波形により、走査電極ＳＣと維持電極ＳＵとの間で微弱な放電を発生させて、主に走査電極ＳＣ上および維持電極ＳＵ上の壁電圧を書込み動作に適した値に調整することができる。その後、走査電極ＳＣには電圧Ｖｃの一定電圧を印加する。
　一方、第１サブフィールドＳＦ１での維持期間において点灯していなかった放電セルにおいては、第１の傾斜波形を有する第１傾斜電圧および第２の傾斜波形を有する第２傾斜電圧が印加されても、走査電極ＳＣと維持電極ＳＵとの間、および、走査電極ＳＣとデータ電極Ｄとの間で微弱な放電は発生しない。これは、維持期間に放電が起こっていないため、走査電極ＳＣ、維持電極ＳＵ、および、データ電極Ｄに微弱な放電を発生させる十分な壁電圧が蓄積されていないためである。しかしながら、上記放電セルにおける走査電極ＳＣ、維持電極ＳＵ、および、データ電極Ｄには、前のサブフィールドにおける初期化期間の壁電圧が保存されているため、書込み動作に適した値に調整された壁電圧が蓄積される。
　以上により、全ての放電セルに対して第２サブフィールドＳＦ２の書込み動作への準備が終了する。なお、第３サブフィールドＳＦ３以降の動作については、上記第２サブフィールドＳＦ２での動作と同様であるため、説明を省略する。
　本実施の形態１において、第１の傾斜波形を有する第１傾斜電圧波形および第２の傾斜波形を有する第２傾斜電圧のそれぞれの傾斜は、走査電極ＳＣと維持電極ＳＵとの間、および、走査電極ＳＣとデータ電極Ｄとの間で強い放電が発生しない程度の傾斜に設定されており、パネル構造などの設計要因（ガス圧、電極間距離、保護膜材料など）にもよるが、例えば第１の傾斜波形でおよそ－０．５～－２Ｖ／μｓｅｃ、第２の傾斜波形でおよそ０．５～１００Ｖ／μｓｅｃ程度である。一般に、ＰＤＰでは、走査電極ＳＣとデータ電極Ｄとの間の電極間距離より、走査電極ＳＣと維持電極ＳＵとの間の電極間距離の方が短いため、走査電極ＳＣと維持電極ＳＵとの間の方が比較的微弱な放電が発生しやすく、傾斜が多少急になっても強い放電が発生しない。そのため、上記のように、第１の傾斜波形の絶対値より第２の傾斜波形の絶対値の方を大きくする、すなわち、傾きを急峻にすることが可能である。
　＜効果＞
　本実施の形態１におけるプラズマディスプレイパネルの駆動方法によれば、第１の傾斜波形を有する第１傾斜電圧および第２の傾斜波形を有する第２傾斜電圧をそれぞれ走査電極ＳＣおよび維持電極ＳＵに同時に印加することにより、従来の駆動方法と比較して、選択初期化期間の動作に要する時間をほぼ半減することができる。また、傾斜電圧を用いて初期化を行っているため、安定した書込み動作を実施することができる。
　＜プラズマディスプレイ装置における制御系の構成＞
　図４は、本発明の実施の形態１におけるプラズマディスプレイ装置１１０の回路ブロック図である。図４に示すように、本実施の形態１におけるプラズマディスプレイ装置１１０は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、および、各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路４１は、入力された画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、データ電極Ｄ１～Ｄｍのそれぞれに書込みパルス電圧Ｖｄまたは０Ｖを印加するためのｍ個のスイッチを備えており、画像信号処理回路４１から出力された画像データを各データ電極Ｄ１～Ｄｍに対応する書込みパルス電圧に変換し、各データ電極Ｄ１～Ｄｍに印加する。
　タイミング発生回路４５は、水平同期信号、垂直同期信号を基に、各回路の動作を制御
する各種のタイミング信号を発生して、それぞれの回路へ送信する。走査電極駆動回路４３は、タイミング発生回路４５から送信されたタイミング信号に基づいて、走査電極ＳＣ１～ＳＣｎを駆動する。また、維持電極駆動回路４４は、タイミング発生回路４５から送信されたタイミング信号に基づいて、維持電極ＳＵ１～ＳＵｎを駆動する。このように、タイミング発生回路４５、走査電極駆動回路４３および維持電極駆動回路４４は、表示電極対２４に印加する電圧を制御する制御手段として機能する。
　図５は、本発明の実施の形態１におけるプラズマディスプレイ装置１１０の走査電極駆動回路４３の回路図である。図５に示すように、本実施の形態１におけるプラズマディスプレイ装置１１０の走査電極駆動回路４３は、維持パルス発生回路５０、初期化波形発生回路６０、走査パルス発生回路７０を備えている。
　維持パルス発生回路５０は、走査電極ＳＣ１～ＳＣｎに維持パルス電圧を印加する回路であって、電力回収部５０ａを構成する電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１およびＱ５２、逆流防止用のダイオードＤ５１およびＤ５２、共振用のインダクタＬ５１、電圧クランプ部５０ｂを構成するスイッチング素子Ｑ５５およびＱ５６を有する。
　電力回収部５０ａでは、表示電極対２４である走査電極２２と維持電極２３との間の電極間容量とインダクタＬ５１との間でＬＣ共振させて、維持パルスの立ち上げおよび立ち下げを行う。維持パルスの立ち上げ時には、スイッチング素子Ｑ５１をＯＮし、スイッチング素子Ｑ５２をＯＦＦすることにより、電力回収用のコンデンサＣ５１に蓄えられている電荷を、ダイオードＤ５１およびインダクタＬ５１を介して、電極間容量に移動させる。維持パルスの立ち下げ時には、スイッチング素子Ｑ５１をＯＦＦし、スイッチング素子Ｑ５２をＯＮすることにより、電極間容量に蓄えられた電荷を、インダクタＬ５１およびダイオードＤ５２を介して、電力回収用のコンデンサＣ５１に戻す。このように、電力回収部５０ａでは、ＬＣ共振によって電源から電力供給を受けることなく表示電極対２４への電圧印加を行うため、理想的には消費電力が０となる。なお、電力回収用のコンデンサＣ５１は、電極間容量と比べて十分大きい容量を持ち、電力回収部５０ａの電源として働くように、維持パルス電圧Ｖｓの約半分（Ｖｓ／２）に充電されている。
　電圧クランプ部５０ｂでは、スイッチング素子Ｑ５５をＯＮすることにより、駆動する走査電極ＳＣ１～ＳＣｎを電源に接続し、印加電圧を維持パルス電圧Ｖｓにクランプする。また、スイッチング素子Ｑ５６をＯＮすることにより、駆動する走査電極ＳＣ１～ＳＣｎを接地し、０Ｖにクランプする。したがって、電圧クランプ部による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　このように、維持パルス発生回路５０では、スイッチング素子Ｑ５１、Ｑ５２、Ｑ５５およびＱ５６を制御することによって、走査電極ＳＣ１～ＳＣｎに維持パルス電圧Ｖｓを印加する。なお、これらのスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等の、一般に知られた素子を用いて構成することができる。
　初期化波形発生回路６０は、初期化期間において、走査電極ＳＣ１～ＳＣｎに時間経過に従って緩やかに上昇する傾斜波形電圧を印加するための上り傾斜電圧印加回路６１と、時間経過に従って緩やかに下降する傾斜波形電圧を印加するための下り傾斜電圧印加回路６２と、スイッチング素子Ｑ６３およびＱ６４とを備えている。本実施の形態において、上り傾斜電圧印加回路６１および下り傾斜電圧印加回路６２は、例えばミラー積分回路が利用できる。ミラー積分回路６１は、主端子の入力側（ドレイン端子）が電源に接続され、主端子の出力側（ソース端子）が走査電極ＳＣ１～ＳＣ１０８０に接続されたＦＥＴ等のスイッチング素子Ｑ６１と、一端がスイッチング素子Ｑ６１の制御端子（ゲート端子）に接続され、他端が入力端子ＩＮ１となる抵抗Ｒ６１と、一端がスイッチング素子Ｑ６１の制御端子に接続され、他端がスイッチング素子Ｑ６１の主端子の入力側（ドレイン端子）に接続されたコンデンサＣ６１とを有している。また、ミラー積分回路６２は、主端子の入力側（ソース端子）が電源に接続され、主端子の出力側（ドレイン端子）が走査電極ＳＣ１～ＳＣ１０８０に接続されたＦＥＴ等のスイッチング素子Ｑ６２と、一端がスイッチング素子Ｑ６２の制御端子（ゲート端子）に接続され、他端が入力端子ＩＮ２となる抵抗Ｒ６２と、一端がスイッチング素子Ｑ６２の制御端子に接続され、他端がスイッチング素子Ｑ６２の主端子の入力側（ソース端子）に接続されたコンデンサＣ６２とを有している。初期化期間において、走査電極ＳＣ１～ＳＣｎに放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって、緩やかに上昇する傾斜波形電圧を印加する際には、上り傾斜電圧印加回路６１の入力端子ＩＮ１をＨｉにする。具体的には、スイッチング素子Ｑ６１がＦＥＴで構成される場合、入力端子ＩＮ１に所定の正の電圧を印加する。すると、抵抗Ｒ６１からコンデンサＣ６１に向かって一定の電流が流れ、スイッチング素子Ｑ６１の主端子の出力側における電圧（ソース電圧）がランプ状に上昇し、走査電極ＳＣ１～ＳＣｎに印加される電圧もランプ状に上昇する。そして、出力電圧が電圧Ｖｉ３に至った後、入力端子ＩＮ１をＬｏにする。具体的には、入力端子ＩＮ１に０Ｖを印加する。また、走査電極ＳＣ１～ＳＣｎに放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧（本実施の形態における第１の傾斜波形を有する第１傾斜電圧）を印加する際には、下り傾斜電圧印加回路６２の入力端子ＩＮ２をＨｉにする。具体的には、入力端子ＩＮ２に所定の正の電圧を印加する。すると、抵抗Ｒ６２からコンデンサＣ６２に向かって一定の電流が流れ、スイッチング素子Ｑ６２の主端子の出力側における電圧（ドレイン電圧）がランプ状に下降し、走査電極ＳＣ１～ＳＣｎに印加される電圧もランプ状に下降する。そして、出力電圧が電圧Ｖｉ４に至った後、入力端子ＩＮ２をＬｏにする。具体的には、入力端子ＩＮ２に０Ｖを印加する。このように、下り傾斜電圧印加回路６２およびタイミング発生回路４５は、本実施の形態における第１傾斜電圧印加手段として機能する。なお、スイッチング素子Ｑ６３およびＱ６４は、分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。
　走査パルス発生回路７０は、必要に応じて走査パルス電圧Ｖａを走査電極ＳＣ１～ＳＣｎにそれぞれ印加するためのスイッチング素子Ｑ７１Ｈ１およびＱ７１Ｌ１～Ｑ７１ＨｎおよびＱ７１Ｌｎを有する。例えば、走査電極ＳＣ２に印加するためのスイッチング素子は、Ｑ７１Ｈ２およびＱ７１Ｌ２である。走査パルス発生回路７０は、走査電極ＳＣ１～ＳＣｎに、上述したタイミングで走査パルス電圧Ｖａを順次印加する。
　図６は、本発明の実施の形態１におけるプラズマディスプレイ装置１１０の維持電極駆動回路４４の回路図である。図６に示すように、本実施の形態１におけるプラズマディスプレイ装置１１０の維持電極駆動回路４４は、維持パルス発生回路８０および上り傾斜電圧印加回路９０を備えている。
　維持パルス発生回路８０は、維持電極ＳＵ１～ＳＵｎに維持パルス電圧を印加する回路であって、電力回収部８０ａを構成する電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１，Ｑ８２、逆流防止用のダイオードＤ８１，Ｄ８２、共振用のインダクタＬ８１を有し、さらに電圧クランプ部８０ｂを構成するスイッチング素子Ｑ８５，Ｑ８６を有する。なお、維持パルス発生回路８０は、維持パルス発生回路５０と同様の構成であるため、詳細な動作説明は省略する。走査電極駆動回路４３の維持パルス発生回路５０、維持電極駆動回路４４の維持パルス発生回路８０およびタイミング発生回路４５は、本実施の形態における維持電圧パルス印加手段として機能する。
　上り傾斜電圧印加回路９０は、初期化期間において、維持電極ＳＣ１～ＳＣｎに緩やかに上昇する傾斜波形電圧を印加するための回路である。実施の形態において、上り傾斜電圧印加回路９０は、例えばミラー積分回路が利用できる。上り傾斜電圧印加回路９０は、前述した走査電極駆動回路４３の上り傾斜電圧印加回路６１と同様の構成を有している。即ち、ミラー積分回路９０は、主端子の入力側（ソース端子）が電源に接続され、主端子の出力側（ドレイン端子）が走査電極ＳＣ１～ＳＣｎに接続されたＦＥＴ等のスイッチング素子Ｑ９０と、一端がスイッチング素子Ｑ９０の制御端子（ゲート端子）に接続され、他端が入力端子ＩＮ３となる抵抗Ｒ９０と、一端がスイッチング素子Ｑ９０の制御端子に接続され、他端がスイッチング素子Ｑ９０の主端子の入力側（ソース端子）に接続されたコンデンサＣ９０とをそれぞれ有している。上り傾斜電圧印加回路９０は、さらに、維持パルス発生回路８０から流れ込んでくる電流を阻止するために、スイッチング素子Ｑ９０の主端子の出力側に接続されたダイオードＤ９０を備えている。上り傾斜電圧印加回路９０およびタイミング発生回路４５は、本実施の形態における第２傾斜電圧印加手段として機能し、初期化期間において、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅに向けて緩やかに上昇する第２傾斜電圧を印加するとともに、書込み期間において、維持電極ＳＵ１～ＳＵｎに正の電圧Ｖｅを印加する。
　なお、本実施の形態１では、維持電極ＳＵに印加する正の電圧Ｖｅの立ち上がりの傾斜を、第１サブフィールドＳＦ１の全初期化期間と第２サブフィールドＳＦ２以降の選択初期化期間とでほぼ同じにしているが、全初期化期間においては、立ち上がりの傾斜をより急峻にしてもよい。これは、全初期化期間では、放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜電圧波形が、すでに走査電極ＳＣに印加されているため、正の電圧Ｖｅの立ち上がりの傾斜に影響されることのない安定した微弱な放電が発生するからである。ただし、全初期化期間と選択初期化期間とで正の電圧Ｖｅの立ち上がりの傾斜を異ならせる場合、図６に示す上り傾斜電圧印加回路９０の構成がより複雑になるため、本実施の形態１のように、全初期化期間と選択初期化期間とで正の電圧Ｖｅの立ち上がりの傾斜波形を同一とする方が容易且つ安価に実現できる。
　（実施の形態２）
　図７は、本発明の実施の形態２におけるプラズマディスプレイパネルの駆動方法の駆動電圧波形を示す図である。本実施の形態２において、実施の形態１と異なる点は、選択初期化期間において、第１の傾斜波形が所定の電圧Ｖｉ４に到達して立ち上がり終えるまでに第２の傾斜波形が所定の第１電圧Ｖｅに到達して立ち上がり終えるように第１および第２傾斜電圧を印加することである。なお、本実施の形態２においても、図１および図２に示すパネル１０を駆動するものとし、全初期化期間、書込み期間、および、維持期間に関しては実施の形態１と同様であるため、詳細な説明は省略する。
　本実施の形態２においては、図７に示すように、選択初期化期間において、走査電極ＳＣには、放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する第１の傾斜波形を有する第１傾斜電圧を印加し、維持電極ＳＵには、正の電圧Ｖｅに向かって緩やかに上昇する第２の傾斜波形を有する第２傾斜電圧を印加する。第１の傾斜波形を有する第１傾斜電圧波形と第２の傾斜波形を有する第２傾斜電圧とは、ほぼ同時に立ち上がり始めるが、本実施の形態２では、第２の傾斜波形を有する第２傾斜電圧の方が早いタイミングで所定の一定電圧Ｖｅに到達し、その後、第１の傾斜波形を有する第１傾斜電圧が電圧Ｖｉ４に到達するように制御されている。例えば、第２の傾斜波形を有する第２傾斜電圧が電圧Ｖｅに到達する時間が、第１の傾斜波形を有する第１傾斜電圧が電圧Ｖｉ４に到達する時間よりも、５０μｓｅｃ程度早くなるように制御される。
　なお、本実施の形態２においても、第１の傾斜波形を有する第１傾斜電圧および第２の傾斜波形を有する第２傾斜電圧により、それぞれ走査電極ＳＣとデータ電極Ｄとの間、および、走査電極ＳＣと維持電極ＳＵとの間に、微弱な放電を発生させる必要があるので、実施の形態１に例示した範囲で、第１の傾斜波形および第２の傾斜波形を制御する必要がある。
　本実施の形態２におけるプラズマディスプレイパネルの駆動方法によれば、実施の形態１と同様の効果を得ることができるとともに、第２の傾斜波形を有する第２傾斜電圧が電圧Ｖｅに到達し、走査電極ＳＣと維持電極ＳＵとの間の微弱な放電が停止した後も、第１の傾斜波形を有する第１傾斜電圧による微弱な放電のみが単独で発生しているため、書込み動作に使用される走査電極ＳＣ上およびデータ電極Ｄ上にバラツキの少ない、より安定した壁電圧を蓄積することができる。したがって、本実施の形態２では、選択初期化期間に続く書込み期間において、より安定した書込み動作を得ることができる。
　なお、図７に示す本実施の形態２における電圧波形を実現するには、例えば、図６に示す維持電極駆動回路４４において、上り傾斜電圧印加回路９０であるミラー積分回路のコンデンサＣ９０または抵抗Ｒ９０の定数を変更することにより、簡単に実現することができる。
　（実施の形態３）
　図８は、本発明の実施の形態３におけるプラズマディスプレイパネルの駆動方法の駆動電圧波形を示す図である。本実施の形態３において、実施の形態２と異なる点は、第２傾斜電圧が第１電圧Ｖｅに到達した後、第１電圧Ｖｅより低い第２電圧Ｖｅ２を維持電極ＳＵに印加することである。なお、本実施の形態３においても、図１および図２に示すパネル１０を駆動するものとし、全初期化期間、書込み期間、および、維持期間に関しては実施の形態１および２と同様であるため、詳細な説明は省略する。
　本実施の形態３においては、図８に示すように、選択初期化期間において、維持電極ＳＵに印加する第２の傾斜波形を有する第２傾斜電圧は、正の第１電圧Ｖｅに向かって緩やかに上昇する。第２傾斜電圧は、第１電圧Ｖｅに到達した後、所定の期間、電圧Ｖｅを維持し、さらにその後、第２電圧Ｖｅ２に降下して第２電圧Ｖｅ２を維持する。なお、走査電極ＳＣに印加する第１の傾斜波形を有する第１傾斜電圧は実施の形態２と同様であり、電圧Ｖｉ４に到達するまでの間に第２傾斜電圧が第１電圧Ｖｅに到達し、さらに第２電圧Ｖｅ２に変化する。
　本実施の形態３におけるプラズマディスプレイパネルの駆動方法によれば、維持電極ＳＵに印加する第２傾斜電圧が第１電圧Ｖｅから第２電圧Ｖｅ２へ降下することより、書込み期間における書込み放電の強度を最適に制御することができる。これは維持電極ＳＵに印加する第２傾斜電圧が第２電圧Ｖｅ２へ降下することによって、一旦微弱な放電を停止させた後、継続して立ち上がる第１の傾斜波形を有する第１傾斜電圧により再び微弱な放電を発生させており、第２電圧Ｖｅ２へ降下するタイミングを変化させることにより、走査電極ＳＣおよび維持電極ＳＵに蓄積される壁電荷を緻密に制御することができるものである。
　一般に書込み放電の強度が強すぎると、隣接する放電セルに蓄積された壁電圧を消費してしまい、隣接する放電セルが正常に点灯できない、いわゆるクロストークが発生する。そのため、このようなクロストークが生じないように書込み放電の強度を最適に制御する必要がある。そこで、本実施の形態３においては、第２電圧Ｖｅ２を最適に設定することにより、走査電極ＳＣおよび維持電極ＳＵ上の壁電圧を適正に制御している。これにより、書込み放電が強くならないように最適に制御することができる。したがって、より安定した書込み動作を得ることができるとともに、画質の低下を招くクロストークを抑制することができる。
　図９は、本発明の実施の形態３における維持電極駆動回路の回路図である。本実施の形態３における維持電極駆動回路４６は、図９に示すように、維持パルス発生回路８０と、上り傾斜電圧印加回路９０と、一定電圧印加回路１００とを備えている。上り傾斜電圧印加回路９０をＯＮし、第２傾斜電圧が第１電圧Ｖｅに到達した後に、一定電圧回路１００をＯＮすることにより、図８に示すような本実施の形態３における電圧波形を容易に実現することができる。なお、図９において、維持パルス発生回路８０、上り傾斜電圧印加回路９０は図６に示す維持電極駆動回路４４と同様であるので、以下では一定電圧印加回路１００に関して詳しく説明する。
　一定電圧印加回路１００は、逆極性で直列に接続された２つのスイッチング素子Ｑ１０１，Ｑ１０２を備えており、選択初期化期間において、上り傾斜電圧印加回路９０が維持電極ＳＵ１～ＳＵｎに正の電圧Ｖｅを印加した後、維持電極ＳＵ１～ＳＵｎに正の電圧Ｖｅ２を印加する。一定電圧印加回路１００およびタイミング発生回路４５（図４参照）は、本実施の形態３における一定電圧印加手段として機能する。なお、スイッチング素子Ｑ１０１，Ｑ１０２は、互いに逆極性となるように直列接続されている。これにより、電流の制御を双方向で行うことができ、電圧Ｖｅ２の非印加時に維持パルス発生回路８０および上り傾斜電圧印加回路９０からの電流を阻止するとともに、電圧Ｖｅ２の印加時にパネル１０からの電流を流入させることができる。
　（実施の形態４）
　図１０は、本発明の実施の形態４におけるプラズマディスプレイパネルの駆動方法の駆動電圧波形を示す図である。本実施の形態４において、実施の形態３と異なる点は、最後の維持パルス電圧が立ち下がり始めてから立ち下がり終わるまでの時間が、他の維持パルス電圧が立ち下がり始めてから立ち下がり終わるまでの時間より長いことである。なお、本実施の形態４においても、図１および図２に示すパネル１０を駆動するものとし、全初期化期間、書込み期間、および、選択初期化期間に関しては実施の形態３と同様であるため、詳細な説明は省略する。
　維持期間の最後において、最後の維持パルスが急激に立ち下がると、走査電極ＳＣと維持電極ＳＵとの間で維持放電が引き続き生じてしまうおそれがある。本発明においては、維持期間の最後の維持パルスで蓄積された走査電極ＳＣおよび維持電極ＳＵ上の壁電圧が、最適な書込み放電を発生させるための電圧になるように、走査電極ＳＣに第１の傾斜波形を有する第１傾斜電圧を印加し、維持電極ＳＵに第２の傾斜波形を有する第２傾斜電圧を印加する。すなわち、最後の維持パルスで蓄積された壁電圧を適正に制御することは非常に重要である。そこで、本実施の形態４においては、最後の維持パルスの立ち下がりにかかる時間を遅くすることにより、走査電極ＳＣと維持電極ＳＵとの間の放電を抑制し、この放電による壁電圧の低下を回避している。これにより、その後の選択初期化期間で安定した初期化を実施することができ、より安定した書込み動作を得ることができる。なお、最後の維持パルスの立ち下がり時間は、上記立ち下がりタイミングで放電が発生しない時間であれば特に限定されないが、例えば、２μｓｅｃ程度に設定される。
　なお、図１０に示す本実施の形態４の駆動方法における電圧波形を実現するには、例えば、図５に示す走査電極駆動回路４３において、維持パルス発生回路５０に含まれるスイッチング素子Ｑ５２およびＱ５６の動作タイミングを変化させ、最後の維持パルスのみ、電力回収時間を長く設定することにより、簡単に実現することができる。
　（実施の形態５）
　図１１は、本発明の実施の形態５におけるプラズマディスプレイパネルの駆動方法の駆動電圧波形を示す図である。本実施の形態５において、実施の形態４と異なる点は、最後の維持パルスのパルス幅が、その他の維持パルスのパルス幅に対して変更可能であることである。なお、本実施の形態５においても、図１および図２に示すパネル１０を駆動するものとし、全初期化期間、書込み期間、および、選択初期化期間に関しては実施の形態４と同様であるため、詳細な説明は省略する。
　上述したように、本発明においては、維持期間の最後の維持パルスで蓄積された走査電極ＳＣおよび維持電極ＳＵ上の壁電圧が、最適な書込み放電を発生させるための電圧になるように、走査電極ＳＣに第１の傾斜波形を有する第１傾斜電圧を印加し、維持電極ＳＵに第２の傾斜波形を有する第２傾斜電圧を印加する。すなわち、最後の維持パルスで蓄積された壁電圧を適正に制御することは非常に重要となる。そのため、最後の維持パルスのパルス幅とそれまでの維持パルスのパルス幅とを異ならせることにより、走査電極ＳＣおよび維持電極ＳＵ上の壁電圧を最適に制御できるようなる。その結果、パネル１０をより広い駆動マージンをもって駆動制御することができる。
　図１１に示す本実施の形態５の駆動方法における電圧波形を実現するには、例えば、図５に示す走査電極駆動回路４３において、維持パルス発生回路５０に含まれるスイッチング素子Ｑ５２およびＱ５６の動作タイミングを変化させ、最後の維持パルスのみ、パルス幅が変化するように設定することにより、簡単に実現することができる。
　なお、上記実施の形態１～５において用いた具体的な各数値は、単に一例を挙げたに過ぎず、ＰＤＰの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定される。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明によれば、選択初期化期間において、走査電極と維持電極とに同時に傾斜電圧波形を印加することにより、選択初期化期間に要する時間を短縮することができる。これにより、本発明は、プラズマディスプレイパネルの駆動方法、および、それを用いたプラズマディスプレイ装置に有用である。
　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２２ａ，２３ａ　　透明電極
　２２ｂ，２３ｂ　　バス電極
　２３　　維持電極
　２４　　表示電極対
　２５，３３　　誘電体層
　２６　　保護層
　２９　　ブラックストライプ
　３１　　背面基板
　３２　　データ電極
　３４　　隔壁
　３５　　蛍光体層
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４，４６　　維持電極駆動回路
　４５　　タイミング発生回路
　５０，８０　　維持パルス発生回路
　５０ａ，８０ａ　　電力回収部
　５０ｂ，８０ｂ　　電圧クランプ部
　６０　　初期化波形発生回路
　６１　　上り傾斜電圧印加回路
　６２　　下り傾斜電圧印加回路
　７０　　走査パルス発生回路
　９０　　上り傾斜電圧印加回路
　１００　　一定電圧印加回路
　１１０　　プラズマディスプレイ装置

Claims (10)

  1. 　互いに並んで延びる走査電極および維持電極で構成された複数の表示電極対と、前記複数の表示電極対に交差する複数のデータ電極と、前記表示電極対と前記データ電極とが交差する位置ごとに形成された放電セルとを備えたプラズマディスプレイパネルの駆動方法であって、
    　維持電圧パルスを前記走査電極および前記維持電極に交互に印加する維持期間において、最後の維持電圧パルスを前記走査電極に印加し、
    　その後、前記最後の維持電圧パルスと反対極性となるような第１の傾斜波形を有する第１傾斜電圧を前記走査電極に印加し、
    　前記第１傾斜電圧と反対極性となるような第２の傾斜波形を有する第２傾斜電圧を、前記第１および第２の傾斜波形のうちのいずれか一方が所定の電圧に到達して立ち上がり終える前に前記第１および第２の傾斜波形のうちのいずれか他方が立ち上がり始めるように、前記維持電極に印加する、プラズマディスプレイパネルの駆動方法。
  2. 　前記第１の傾斜波形が前記所定の電圧に到達して立ち上がり終えるまでに前記第２の傾斜波形が所定の第１電圧に到達して立ち上がり終えるように前記第１および第２傾斜電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  3. 　前記第２傾斜電圧が前記第１電圧に到達した後、前記第１電圧より低い第２電圧を前記維持電極に印加する、請求項２に記載のプラズマディスプレイパネルの駆動方法。
  4. 　前記最後の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間は、他の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間より長い、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  5. 　前記最後の維持電圧パルスのパルス幅は、その他の維持電圧パルスのパルス幅に対して変更可能である、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  6. 　互いに並んで延びる走査電極および維持電極で構成された複数の表示電極対と、
    　前記複数の表示電極対に交差する複数のデータ電極と、
    　前記表示電極対と前記データ電極とが交差する位置ごとに形成された放電セルと、
    　前記表示電極対に印加する電圧を制御する制御手段とを備えたプラズマディスプレイ装置であって、
    　前記制御手段は、維持電圧パルスを前記走査電極および前記維持電極に交互に印加する維持期間において、最後の電圧維持パルスを前記走査電極に印加し、その後、前記最後の維持電圧パルスと反対極性となるような第１の傾斜波形を有する第１傾斜電圧を前記走査電極に印加し、前記第１傾斜電圧と反対極性となるような第２の傾斜波形を有する第２傾斜電圧を、前記第１および第２の傾斜波形のうちのいずれか一方が所定の電圧に到達して立ち上がり終える前に前記第１および第２の傾斜波形のうちのいずれか他方が立ち上がり始めるように、前記維持電極に印加することを特徴とするプラズマディスプレイ装置。
  7. 　前記走査電極に接続され、前記第１の傾斜波形を有する前記第１傾斜電圧を前記走査電極に印加する第１傾斜電圧印加手段と、前記維持電極に接続され、前記第２の傾斜波形を有する前記第２傾斜電圧を前記維持電極に印加する第２傾斜電圧印加手段とを備え、
    　前記制御手段は、前記第１傾斜電圧印加手段により発生した前記第１の傾斜波形が前記所定の電圧に到達して立ち上がり終えるまでに前記第２の傾斜波形が所定の第１電圧に到達して立ち上がり終えるような前記第２の傾斜波形を前記第２傾斜電圧印加手段により発生させる、請求項６に記載のプラズマディスプレイ装置。
  8. 　前記維持電極に接続され、前記第１電圧より低い第２電圧の一定電圧を前記維持電極に印加する一定電圧印加手段を備え、
    　前記制御手段は、前記第２傾斜電圧印加手段をＯＮし、前記第２傾斜電圧が前記第１電圧に到達した後に、前記一定電圧印加手段をＯＮする、請求項７に記載のプラズマディスプレイ装置。
  9. 　前記走査電極に接続され、維持電圧パルスを前記走査電極に印加する維持電圧パルス印加手段を備え、
    　前記制御手段は、前記最後の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間を、他の維持電圧パルスが立ち下がり始めてから立ち下がり終わるまでの時間より長くする、請求項６に記載のプラズマディスプレイ装置。
  10. 　前記走査電極に接続され、維持電圧パルスを前記走査電極に印加する維持電圧パルス印加手段を備え、
    　前記制御手段は、前記最後の維持電圧パルスのパルス幅を、その他の維持電圧パルスのパルス幅に対して変更可能である、請求項６に記載のプラズマディスプレイ装置。
     
PCT/JP2009/002518 2008-06-05 2009-06-04 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2009147857A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/671,392 US20100321371A1 (en) 2008-06-05 2009-06-04 Method of driving plasma display panel, and plasma display apparatus
CN2009801000881A CN102016965A (zh) 2008-06-05 2009-06-04 等离子体显示面板的驱动方法和等离子体显示装置
JP2009545739A JPWO2009147857A1 (ja) 2008-06-05 2009-06-04 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR1020107002662A KR101050113B1 (ko) 2008-06-05 2009-06-04 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-147751 2008-06-05
JP2008147751 2008-06-05
JP2009-133922 2009-06-03
JP2009133922 2009-06-03

Publications (1)

Publication Number Publication Date
WO2009147857A1 true WO2009147857A1 (ja) 2009-12-10

Family

ID=41397937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002518 WO2009147857A1 (ja) 2008-06-05 2009-06-04 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US20100321371A1 (ja)
JP (1) JPWO2009147857A1 (ja)
KR (1) KR101050113B1 (ja)
CN (1) CN102016965A (ja)
WO (1) WO2009147857A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352924A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd ガス放電デバイスの駆動方法
JP2002351394A (ja) * 2001-05-29 2002-12-06 Pioneer Electronic Corp プラズマディスプレイパネルの駆動装置
JP2005202238A (ja) * 2004-01-16 2005-07-28 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
WO2009013862A1 (ja) * 2007-07-25 2009-01-29 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630796B2 (en) * 2001-05-29 2003-10-07 Pioneer Corporation Method and apparatus for driving a plasma display panel
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
KR100508921B1 (ko) * 2003-04-29 2005-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
US7068245B2 (en) * 2003-06-24 2006-06-27 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus
CN100470617C (zh) * 2004-04-02 2009-03-18 Lg电子株式会社 等离子显示设备及其驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352924A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd ガス放電デバイスの駆動方法
JP2002351394A (ja) * 2001-05-29 2002-12-06 Pioneer Electronic Corp プラズマディスプレイパネルの駆動装置
JP2005202238A (ja) * 2004-01-16 2005-07-28 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
WO2009013862A1 (ja) * 2007-07-25 2009-01-29 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法

Also Published As

Publication number Publication date
CN102016965A (zh) 2011-04-13
KR20100031762A (ko) 2010-03-24
US20100321371A1 (en) 2010-12-23
KR101050113B1 (ko) 2011-07-19
JPWO2009147857A1 (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
WO2010116696A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5092276B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
KR101141115B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2009133660A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2009147857A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119636A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119635A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101110971B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
WO2011001618A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
KR100726956B1 (ko) 플라즈마 디스플레이 패널의 구동방법
WO2009139178A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010117391A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009192589A (ja) プラズマディスプレイ装置
WO2009139163A1 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100088.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009545739

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12671392

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107002662

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758124

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09758124

Country of ref document: EP

Kind code of ref document: A1