JP4136364B2 - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置 Download PDFInfo
- Publication number
- JP4136364B2 JP4136364B2 JP2001368665A JP2001368665A JP4136364B2 JP 4136364 B2 JP4136364 B2 JP 4136364B2 JP 2001368665 A JP2001368665 A JP 2001368665A JP 2001368665 A JP2001368665 A JP 2001368665A JP 4136364 B2 JP4136364 B2 JP 4136364B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma display
- discharge
- display panel
- reset
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動装置に関する。
【０００２】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの１つとしてＡＣ（交流放電）型のＰＤＰが知られている。
ＡＣ型のＰＤＰは、複数の列電極と、これら列電極と直交して配列されて且つ一対にて１走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、１対の行電極と列電極との各交叉部に画素を担う放電セルが形成される構造を採る。
【０００３】
ここで、かかるＰＤＰに対して中間輝度表示を実施させる方法の一つとしてサブフィールド法が知られている。サブフィールド法では、１フィールドの表示期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフィールドに分割して表示する。
サブフィールド法を用いる場合、例えば供給される画素データが６ビットで構成されると想定すると、１フィールドの期間をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィールドに分割して各サブフィールド毎に発光駆動を行う。
【０００４】
各サブフィールドは、一斉リセット行程、画素データ書込行程、発光維持行程にて構成される。一斉リセット行程では、上記ＰＤＰの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セルの壁電荷を一様に消去する。次の画素データ書込行程では、各放電セル毎に、画素データに応じた選択的な書込み放電を生起せしめる。この時、書込み放電が生起された放電セル内には壁電荷が形成され、この放電セルは「発光セル」に設定される。一方、書込み放電が生起されなかった放電セルには壁電荷が形成されないので「非発光セル」となる。発光維持行程では、「発光セル」に設定された放電セルのみを、各サブフィールドの重み付けに対応した期間に亘り繰り返し放電せしめる。この際、サブフィールドＳＦ１〜ＳＦ６各々の発光維持行程において実施された放電期間の合計に対応した輝度が視覚される。つまり、サブフィールドＳＦ１〜ＳＦ６各々に、１：２：４：８：１６：３２なる放電の期間を割り当てれば、６４階調分の中間輝度を表現することが可能となるのである。
【０００５】
ところが、かかる一斉リセット行程にて全放電セルに対して実施されるリセット放電は、比較的強い放電、すなわち輝度レベルの高い発光を伴うものである。この際、リセット放電により、画素データには何等関与しない発光が生じるので、特に、暗い室内で暗めの画像を観賞する際には暗コントラストの低下を招くという問題があった。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、コントラストの向上を図ることができるプラズマディスプレイの駆動装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、前記照度に応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整手段と、を有する。
【０００８】
又、本発明の第２の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、を有し、前記リセット手段は、前記照度に応じて前記リセットパルスを前記放電セル各々に印加する回数を変更する。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図１は、プラズマディスプレイパネル(以下、ＰＤＰと称す)を駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
図１に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
【００１０】
図１において、ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との交差部に画素に対応した放電セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の放電セルが存在する。
【００１１】
駆動部は、Ａ／Ｄ変換器１、メモリ３、駆動制御回路４、外光センサ５、アドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極ドライバ８から構成される。Ａ／Ｄ変換器１は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換して、これをメモリ３に供給する。メモリ３は、駆動制御回路４から供給された書込信号に従って上記画素データＰＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素データＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素データＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが終了すると、メモリ３は、以下の如き読み出し動作を行う。先ず、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第１ビット目を画素駆動データビットＤＢ１11〜ＤＢ１nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を画素駆動データビットＤＢ２11〜ＤＢ２nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にしてメモリ３は、画素データＰＤ11〜ＰＤnm各々の第３〜第Ｎビットを夫々画素駆動データビットＤＢ３〜ＤＢ(Ｎ)と捉え、各ＤＢ毎に１表示ライン分ずつ読み出してアドレスドライバ６に供給して行く。尚、メモリ３は、画素駆動データビットＤＢ１11〜ＤＢ１nmに対する読み出し動作を後述するサブフィールドＳＦ１において実行し、ＤＢ２11〜ＤＢ２nmに対する読み出し動作をサブフィールドＳＦ２において実行する。同様に、ＤＢ３11〜ＤＢ３nmをサブフィールドＳＦ３、ＤＢ４11〜ＤＢ４nmをサブフィールドＳＦ４、・・・、ＤＢ(Ｎ)11〜ＤＢ(Ｎ)nmをサブフィールドＳＦ(Ｎ)において夫々実行する。
【００１２】
外光センサ５は、このＰＤＰ１０の周辺の明るさを検出し、その明るさに対応した信号レベルを有する照度信号ＬＬを駆動制御回路４に供給する。
駆動制御回路４は、上記照度信号ＬＬに応じたレベルを有するリセットパルス波形調整信号ＲＷを発生し、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。
【００１３】
更に、駆動制御回路４は、図２に示す如きサブフィールド法に基づく発光駆動フォーマットに従ってＰＤＰ１０を階調駆動すべき各種スイッチング信号をアドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々に供給する。尚、図２に示す発光駆動フォーマットでは、１フィールドの表示期間をＮ個のサブフィールドＳＦ１〜ＳＦ(Ｎ)に分割し、各サブフィールド内において前述した如き画素データ書込行程Ｗc及び発光維持行程Ｉcの各々を実行する。更に、先頭のサブフィールドＳＦ１においてのみで一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ(Ｎ)においてのみで、各放電セル内に残留している壁電荷を消滅させる消去行程Ｅを実行する。
【００１４】
Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、上記駆動制御回路４から供給された各種スイッチング信号に応じて各種駆動パルスを発生し、ＰＤＰ１０の行電極Ｘ及びＹに印加する。
図３は、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々の内部構成を示す図である。
【００１５】
図３に示すように、Ｘ行電極ドライバ７には、駆動パルスのパルス電圧の源となる直流電圧ＶS1を発生する電源Ｂ１が備えられている。電源Ｂ１の正端子はスイッチング素子Ｓ３を介してＰＤＰ１０の行電極Ｘに接続され、その負端子は接地されている。スイッチング素子Ｓ４は選択的に行電極Ｘを接地する。コンデンサＣ１の一端は接地されており、その他端及び行電極Ｘ間には、コイルＬ１、ダイオードＤ１及びスイッチング素子Ｓ１からなる第１直列回路と、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２からなる第２直列回路とが並列に接続されている。
【００１６】
更に、Ｘ行電極ドライバ７には、可変抵抗Ｒ１、スイッチング素子Ｓ５、及び電源Ｂ２からなるリセットパルス発生回路ＲＸが設けられている。電源Ｂ２は、後述するリセットパルスＲＰXのパルス電圧を担う直流電圧Ｖrを発生する。電源Ｂ２は、その正端子は接地されており、負端子はスイッチング素子Ｓ５に接続されている。スイッチング素子Ｓ５は、オン状態に設定されている間に限り、電源Ｂ２の負端子に生じた負の直流電圧−Ｖrを可変抵抗Ｒ１を介してＰＤＰ１０の行電極Ｘに印加する。尚、可変抵抗Ｒ１は、上記駆動制御回路４から供給されたリセットパルス波形調整信号ＲＷに応じた抵抗値に設定されている。
【００１７】
一方、Ｙ行電極ドライバ８には、駆動パルスのパルス電圧の源となる直流電圧ＶS1を発生する電源Ｂ３が備えられている。電源Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッチング素子Ｓ１５への接続ライン１２に接続され、その負端子は接地されている。接続ライン１２は、スイッチング素子Ｓ１４を介して接地されている。コンデンサＣ２の一端は接地されており、その他端及び接続ライン１２間には、コイルＬ３、ダイオードＤ３及びスイッチング素子Ｓ１１からなる第１直列回路と、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２からなる第２直列回路とが並列に接続されている。スイッチング素子Ｓ１５は、オン状態にある場合には接続ライン１２及び接続ライン１３間を接続する一方、オフ状態にある場合には両者の接続を遮断する。かかる接続ライン１３には、直流電圧Ｖhを発生する電源Ｂ６の正端子、スイッチング素子Ｓ２１、及びダイオードＤ５のカソード端が接続されている。電源Ｂ６の負端子には、スイッチング素子Ｓ２２及びダイオードＤ６のアノード端が接続されている。ダイオードＤ６のカソード端、ダイオードＤ５のアノード端、スイッチング素子Ｓ２１及びＳ２２は互いに接続されており、その接続点にＰＤＰ１０の行電極Ｙが接続されている。
【００１８】
更に、Ｙ行電極ドライバ８には、可変抵抗Ｒ２、スイッチング素子Ｓ１６、及び電源Ｂ４からなるリセットパルス発生回路ＲＹが設けられている。電源Ｂ４は、後述するリセットパルスＲＰYのパルス電圧を担う直流電圧Ｖrを発生する。電源Ｂ４は、その負端子は接地されており、正端子はスイッチング素子Ｓ１６に接続されている。スイッチング素子Ｓ１６は、オン状態に設定されている間に限り、電源Ｂ４の正端子に生じた直流電圧Ｖrを可変抵抗Ｒ２を介して上記接続ライン１３に印加する。尚、可変抵抗Ｒ２は、上記駆動制御回路４から供給されたリセットパルス波形調整信号ＲＷに応じた抵抗値に設定されている。
【００１９】
図４は、駆動制御回路４から供給された各種スイッチング信号に応じた上記スイッチング素子Ｓ１〜Ｓ５、Ｓ１１〜Ｓ１６、Ｓ２１及びＳ２２各々のスイッチング動作と、このスイッチング動作に応じて生成される各種駆動パルスと、その印加タイミングを示す図である。尚、図４においては、図２に示す発光駆動フォーマットにおける先頭のサブフィールドＳＦ１内での動作のみを抜粋して示している。
【００２０】
図４において、一斉リセット行程Ｒcでは、駆動制御回路４がＸ行電極ドライバ７のスイッチング素子Ｓ５、及びＹ行電極ドライバ８のスイッチング素子Ｓ１６、Ｓ２１を夫々オン状態にし、その他のスイッチング素子をオフ状態にする。Ｘ行電極ドライバ７のスイッチング素子Ｓ５がオン状態になることにより、行電極Ｘ、可変抵抗Ｒ１、スイッチング素子Ｓ５、電源Ｂ２なる経路に電流が流れ込む。この際、行電極Ｘ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ１の抵抗値に基づく時定数に従った傾斜にて徐々に下降して行く。更に、Ｙ行電極ドライバ８のスイッチング素子Ｓ１６がオン状態になることにより、電源Ｂ４、スイッチング素子Ｓ１６、可変抵抗Ｒ２及びスイッチング素子Ｓ２１を介してＰＤＰ１０の行電極Ｙに電流が流れ込む。この際、行電極Ｙ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ２の抵抗値に基づく時定数に従った傾斜にて徐々に上昇して行く。そして、行電極Ｘ上の電圧が電源Ｂ２の発生する直流電圧Ｖrに基づく負の電圧−Ｖrに到るタイミングで、スイッチング素子Ｓ５をオフ状態、スイッチング素子Ｓ４をオン状態に夫々切り換える。これにより、その前縁部(立ち下がり時)のレベル変化が後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかに負極性の電圧−Ｖrに到るリセットパルスＲＰXが生成される。そして、かかるリセットパルスＲＰXは、行電極Ｘ1〜Ｘnの各々に一斉に印加される。更に、駆動制御回路４は、行電極Ｙ上の電圧が電源Ｂ４の発生する直流電圧Ｖrに到るタイミングで、スイッチング素子Ｓ１６をオフ状態、スイッチング素子Ｓ１４及びＳ１５を夫々オン状態に切り換える。これにより、その前縁部(立ち上がり時)のレベル変化が後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかに正極性の電圧Ｖrに到るリセットパルスＲＰYが生成される。そして、かかるリセットパルスＲＰYは、行電極Ｙ1〜Ｙnの各々に一斉に印加される。
【００２１】
上述した如きリセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電し、その放電終息後、各放電セル内には一様に所定量の壁電荷が形成され保持される。これにより、ＰＤＰ１０における全放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)可能な状態(以下、発光セル状態と称する)に初期化される。
【００２２】
次に、図４に示す画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ３から供給された画素駆動データビットＤＢ１に応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを１表示ライン分(ｍ個)毎にグループ化した画素データパルス群ＤＰ1、ＤＰ2、・・・、ＤＰnを順次、列電極Ｄ1〜Ｄmに印加する。更に、かかる画素データ書込行程Ｗcでは、Ｙ行電極ドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。尚、かかる走査パルスＳＰは、図４に示すように、上記スイッチング素子Ｓ２１をオフ状態、スイッチング素子Ｓ２２をオン状態にすることによって発生する。この際、上記走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)することができない状態(以下、非発光セル状態と称する)に設定される。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Ｒcにおいて初期化された状態、つまり発光セル状態を維持する。
【００２３】
上記画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、入力映像信号に基づく画素データに応じて発光セル状態又は非発光セル状態のいずれか一方の状態に設定される。
次に、図４に示す発光維持行程Ｉcにおいては、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々内のスイッチング素子Ｓ１〜Ｓ４及びＳ１１〜Ｓ１４を図の如きオン・オフシーケンスにて動作させることにより、正極性の維持パルスＩＰX及びＩＰYを発生する。Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、これら正極性の維持パルスＩＰX及びＩＰYを交互に繰り返し行電極Ｘ及びＹに印加する。この際、各発光維持行程Ｉc内で印加すべき維持パルスＩＰの回数(又は期間)は、各サブフィールドの重み付けに応じて設定されている。ここで、ＰＤＰ１０内の全放電セルの内で、上記壁電荷が形成されている放電セル、すなわち発光セル状態にある放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持する。
【００２４】
すなわち、各サブフィールドの画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの発光維持行程Ｉcで、このサブフィールドの重み付けに対応した期間だけ発光するのである。この際、サブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcで生起された発光の、１フィールド表示期間内での総発光期間に対応した中間輝度が視覚される。尚、図２及び図３に示す駆動では、一旦、非発光セル状態に設定された放電セルを発光セル状態に戻すことができるのは、先頭のサブフィールドＳＦ１の一斉リセット行程Ｒcだけである。従って、かかる駆動によると、輝度レベル０を表現する場合を除き必ずサブフィールドＳＦ１の発光維持行程Ｉcで発光が生起され、それ以降、表現すべき輝度レベルに応じた数だけ連続したサブフィールドＳＦ各々の発光維持行程Ｉcで発光が生起される。すなわち、Ｎ個のサブフィールドＳＦ１〜ＳＦ(Ｎ)によれば、全てのサブフィールドを消灯状態に維持して輝度レベル０を表現する場合を含め、(Ｎ＋１)段階で中間調の輝度を表現することができるのある。
【００２５】
ここで、上記一斉リセット行程Ｒcにおいて全放電セルに対して生起されるリセット放電は比較的強い放電であり、輝度レベルの高い発光を伴う。このリセット放電は画素データには拘わらずに全放電セルに対して一斉に生起されるので、暗コントラストを低下させる原因になっている。
そこで、本発明においては、ＰＤＰ１０の周辺の明るさに応じて、リセット放電の強度を適切に調整するようにしている。
【００２６】
例えば、このＰＤＰ１０を備えたプラズマディスプレイ装置の設置されている部屋が所定の基準照度範囲内の明るさである場合には、外光センサ５は、この部屋の明るさに応じた信号レベルを有する照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、かかるリセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた傾斜にすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。これにより、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々のリセット回路ＲＸ及びＲＹに夫々設けられている可変抵抗Ｒ１及びＲ２は、かかるリセットパルス波形調整信号ＲＷに応じた抵抗値に設定される。よって、この際、リセット回路ＲＸ及びＲＹ各々は、前縁部でのレベル変化率がリセットパルス波形調整信号ＲＷに対応した波形となる図５(ｂ)に示す如きリセットパルスＲＰX及びＲＰYを生成する。
【００２７】
又、このプラズマディスプレイ装置の設置されている部屋が比較的明るい場合には、外光センサ５は、この部屋の明るさに応じた高レベルの照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、リセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた分だけ急峻にすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々に供給する。かかるリセットパルス波形調整信号ＲＷに応じてリセット回路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は小となり時定数が小になる。よって、この際、リセット回路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比して前縁部でのレベル変化率が大、つまり電圧−Ｖr(又はＶr)に到るまでの時間が短い図５(ａ)に示す如き波形のリセットパルスＲＰX及びＲＰYを生成する。これらリセットパルスＲＰX及びＲＰYの同時印加により、全放電セルには比較的強いリセット放電が生起される。
【００２８】
一方、このプラズマディスプレイ装置の設置されている部屋が比較的暗い場合には、外光センサ５は、この部屋の明るさに応じた低レベルの照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、リセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた分だけ緩やかにすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。かかるリセットパルス波形調整信号ＲＷに応じてリセット回路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は大となり時定数が大きくなる。よって、この際、リセット回路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比して前縁部でのレベル変化率が小、つまり電圧−Ｖr(又はＶr)に到るまでの時間が長い図５(ｃ)に示す如き波形のリセットパルスＲＰX及びＲＰYを生成する。これらリセットパルスＲＰX及びＲＰYの同時印加により全放電セルには発光を伴うリセット放電が生起されるが、その放電強度はリセットパルスＲＰX及びＲＰYの前縁部でのレベル変化が緩やかなほど弱くなるので、このリセット放電に伴う発光輝度も低い。
【００２９】
このように、プラズマディスプレイパネルの周辺が暗い場合には、リセットパルスの前縁部でのレベル変化率を小にすることによりリセット放電を弱めて、その放電に伴う発光輝度を低下させる。よって、比較的暗い画像を暗い室内で観賞する際に目立つことになる暗コントラストが向上するのである。
ところで、上記駆動によれば、１フィールドの表示期間が一定であるにも拘わらず、図５(ａ)〜図５(ｃ)に示す如くリセットパルスＲＰX及びＲＰYのパルス幅が変化することになる。そこで、駆動制御回路４は、リセットパルスＲＰX及びＲＰYのパルス幅の変化分だけ、各サブフィールドの発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を変更する。例えば、図５(ａ)に示す如く、リセットパルスＲＰX及びＲＰYのパルス幅が狭まる場合には、その分だけサブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を増加する。一方、図５(ｃ)に示す如く、リセットパルスＲＰX及びＲＰYのパルス幅が広がる場合には、その分だけサブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を減少させるのである。
【００３０】
すなわち、駆動制御回路４は、プラズマディスプレイパネルの周辺が比較的明るい場合には各サブフィールド内において印加すべき維持パルスの回数を増加し、暗い場合には減らすべくＸ行電極ドライバ７及びＹ行電極ドライバ８を制御するのである。
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【００３１】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
かかる選択書込アドレス法を採用した場合には、上記一斉リセット行程Ｒc内において、リセットパルスＲＰYの印加直後に、負極性の消去パルスＥＰを図６(ａ)〜図６(ｃ)に示す如く行電極Ｙ1〜Ｙnの各々に一斉に印加する。尚、図６(ａ)はＰＤＰ１０の周辺が比較的明るい場合、図９(ｂ)は基準照度範囲内である場合、図９(ｃ)は比較的暗い場合各々で印加されるリセットパルスＲＰY及びＲＰX、消去パルスＥＰ各々の波形と、その印加タイミングを示す図である。
【００３２】
選択書込アドレス法を採用した場合の一斉リセット行程Ｒcでは、リセットパルスＲＰY及びＲＰXの同時印加によって全放電セル内に形成された壁電荷が、図６に示される消去パルスＥＰの印加により全て消滅する。すなわち、かかる消去パルスＥＰに印加に応じて全ての放電セルが非発光セル状態に初期化されるのである。次に、選択書込アドレス法を採用した場合の画素データ書込行程Ｗcでは、上述した如き走査パルスＳＰと、高電圧の画素データパルスとが同時に印加された放電セルのみに放電(選択書込放電)が生じる。この際、かかる選択書込放電の生起された放電セル内のみに壁電荷が形成され、この放電セルは発光セル状態に設定される。尚、選択書込アドレス法を採用した場合の各発光維持行程Ｉc内での動作は、選択消去アドレス方を採用した場合と同様なので、その説明は省略する。ここで、選択書込アドレス法を採用した場合には、各サブフィールドの最後尾において、全ての放電セル内に残留している壁電荷を消滅させる消去放電を生起させる消去行程Ｅを実行するようにしても良い。
【００３３】
又、図５(ａ)〜図５(ｃ)及び図６(ａ)〜図６(ｃ)に示す実施例においては、リセットパルスＲＰY及びＲＰXの前縁部でのレベル変化を曲線状にしているが、図７(ａ)〜図７(ｃ)の如き直線状であっても構わない。要するに、ＰＤＰ１０の周辺が比較的明るい場合にはリセットパルスＲＰY及びＲＰXの前縁部でのレベル変化を図７(ａ)に示す如く急峻にし、一方、暗い場合にはそのレベル変化を図７(ｃ)に示す如く緩やかにするのである。
【００３４】
又、上記実施例においては、１フィールド表示期間内で生起させるべきリセット放電の回数は１回であるが、ＰＤＰの周辺の明るさに応じてその実行回数を変更するようにしても良い。
例えば、ＰＤＰ１０の周辺の明るさが所定照度よりも明るい場合には、図８(ａ)に示す如く一斉リセット行程Ｒc内において印加するリセットパルス(ＲＰX1、ＲＰY1、ＲＰY2、ＲＰX3、ＲＰY4)の回数を４回にする。一方、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には、図８(ｂ)に示す如く一斉リセット行程Ｒc内において印加するリセットパルス(ＲＰX1、ＲＰY1、ＲＰY2)の回数を２回にする。この際、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には生起されるリセット放電の回数が図８(ａ)の場合に比して少ないので、暗コントラストが向上する。尚、図８(ａ)〜図８(ｃ)に示される発光駆動フォーマットは、画素データの書き込み方法として前述した如き選択書込アドレス法を採用した場合の一例を示すものである。
【００３５】
あるいは、ＰＤＰの周辺の明るさに応じて、１フィールド表示期間内で実行すべき一斉リセット行程Ｒcの回数を例えば図９(ａ)〜図９(ｃ)に示されるように変更しても良い。尚、図９(ａ)〜図９(ｃ)に示される一例においては、１フィールドの表示期間をサブフィールドＳＦ１〜ＳＦ６なる６つのサブフィールドに分割し、選択書込アドレス法を採用してＰＤＰ１０に対する階調駆動を実施するものである。この際、ＰＤＰ周辺の明るさが所定照度よりも明るい場合には、図９(ａ)に示す如く、全てのサブフィールドＳＦ１〜ＳＦ６各々の先頭位置において一斉リセット行程Ｒcを実行する。一方、ＰＤＰ周辺の明るさが所定の基準照度範囲内にある場合には、図９(ｂ)に示す如く、サブフィールドＳＦ１〜ＳＦ６各々の内のＳＦ１、ＳＦ３及びＳＦ５各々の先頭位置において一斉リセット行程Ｒcを実行する。そして、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には、図９(ｃ)に示す如く、サブフィールドＳＦ１〜ＳＦ６各々の内のＳＦ１及びＳＦ４各々の先頭位置において一斉リセット行程Ｒcを実行するのである。尚、図９(ａ)〜図９(ｃ)に示されている全ての一斉リセット行程Ｒc内で生成されるリセットパルスＲＰX及びＲＰYの波形は、例えば図６(ｂ)に示すものである。
【００３６】
このように、ＰＤＰ周辺が暗い場合には、図８(ｂ)又は図９(ｃ)に示す如く、リセットパルスの印加によって生起すべきリセット放電の回数を減らすことによりリセット放電に伴う発光を弱めて、暗コントラストの向上を図るのである。
【００３７】
【発明の効果】
以上、詳述した如く本発明においては、プラズマディスプレイパネルの周辺が暗い場合にはリセット放電を弱くしてその放電に伴う発光を弱めるので、暗い室内で比較的暗い画像を観賞する際の暗コントラストを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明によるプラズマディスプレイパネルの駆動装置を搭載したプラズマディスプレイ装置を示す図である。
【図２】図１に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図３】Ｘ行電極ドライバ７及びＹ行電極ドライバ８の内部構成を示す図である。
【図４】サブフィールドＳＦ１内においてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図５】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形を示す図である。
【図６】選択書込アドレス法を採用した場合における、ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形を示す図である。
【図７】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形の他の一例を示す図である。
【図８】ＰＤＰ周辺の明るさに応じて一斉リセット行程Ｒc内において印加すべきリセットパルスＲＰの回数を変更した場合の波形の一例を示す図である。
【図９】ＰＤＰ周辺の明るさに応じて１フィールド表示期間内で実行すべき一斉リセット行程Ｒcの回数を変更した場合の発光駆動フォーマットの一例を示す図である。
【符号の説明】
４ 駆動制御回路
５ 外光センサ
７ Ｘ行電極ドライバ
８ Ｙ行電極ドライバ
１０ ＰＤＰ
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動装置に関する。
【０００２】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの１つとしてＡＣ（交流放電）型のＰＤＰが知られている。
ＡＣ型のＰＤＰは、複数の列電極と、これら列電極と直交して配列されて且つ一対にて１走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、１対の行電極と列電極との各交叉部に画素を担う放電セルが形成される構造を採る。
【０００３】
ここで、かかるＰＤＰに対して中間輝度表示を実施させる方法の一つとしてサブフィールド法が知られている。サブフィールド法では、１フィールドの表示期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフィールドに分割して表示する。
サブフィールド法を用いる場合、例えば供給される画素データが６ビットで構成されると想定すると、１フィールドの期間をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィールドに分割して各サブフィールド毎に発光駆動を行う。
【０００４】
各サブフィールドは、一斉リセット行程、画素データ書込行程、発光維持行程にて構成される。一斉リセット行程では、上記ＰＤＰの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セルの壁電荷を一様に消去する。次の画素データ書込行程では、各放電セル毎に、画素データに応じた選択的な書込み放電を生起せしめる。この時、書込み放電が生起された放電セル内には壁電荷が形成され、この放電セルは「発光セル」に設定される。一方、書込み放電が生起されなかった放電セルには壁電荷が形成されないので「非発光セル」となる。発光維持行程では、「発光セル」に設定された放電セルのみを、各サブフィールドの重み付けに対応した期間に亘り繰り返し放電せしめる。この際、サブフィールドＳＦ１〜ＳＦ６各々の発光維持行程において実施された放電期間の合計に対応した輝度が視覚される。つまり、サブフィールドＳＦ１〜ＳＦ６各々に、１：２：４：８：１６：３２なる放電の期間を割り当てれば、６４階調分の中間輝度を表現することが可能となるのである。
【０００５】
ところが、かかる一斉リセット行程にて全放電セルに対して実施されるリセット放電は、比較的強い放電、すなわち輝度レベルの高い発光を伴うものである。この際、リセット放電により、画素データには何等関与しない発光が生じるので、特に、暗い室内で暗めの画像を観賞する際には暗コントラストの低下を招くという問題があった。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、コントラストの向上を図ることができるプラズマディスプレイの駆動装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、前記照度に応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整手段と、を有する。
【０００８】
又、本発明の第２の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、を有し、前記リセット手段は、前記照度に応じて前記リセットパルスを前記放電セル各々に印加する回数を変更する。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図１は、プラズマディスプレイパネル(以下、ＰＤＰと称す)を駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
図１に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
【００１０】
図１において、ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との交差部に画素に対応した放電セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の放電セルが存在する。
【００１１】
駆動部は、Ａ／Ｄ変換器１、メモリ３、駆動制御回路４、外光センサ５、アドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極ドライバ８から構成される。Ａ／Ｄ変換器１は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換して、これをメモリ３に供給する。メモリ３は、駆動制御回路４から供給された書込信号に従って上記画素データＰＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素データＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素データＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが終了すると、メモリ３は、以下の如き読み出し動作を行う。先ず、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第１ビット目を画素駆動データビットＤＢ１11〜ＤＢ１nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を画素駆動データビットＤＢ２11〜ＤＢ２nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にしてメモリ３は、画素データＰＤ11〜ＰＤnm各々の第３〜第Ｎビットを夫々画素駆動データビットＤＢ３〜ＤＢ(Ｎ)と捉え、各ＤＢ毎に１表示ライン分ずつ読み出してアドレスドライバ６に供給して行く。尚、メモリ３は、画素駆動データビットＤＢ１11〜ＤＢ１nmに対する読み出し動作を後述するサブフィールドＳＦ１において実行し、ＤＢ２11〜ＤＢ２nmに対する読み出し動作をサブフィールドＳＦ２において実行する。同様に、ＤＢ３11〜ＤＢ３nmをサブフィールドＳＦ３、ＤＢ４11〜ＤＢ４nmをサブフィールドＳＦ４、・・・、ＤＢ(Ｎ)11〜ＤＢ(Ｎ)nmをサブフィールドＳＦ(Ｎ)において夫々実行する。
【００１２】
外光センサ５は、このＰＤＰ１０の周辺の明るさを検出し、その明るさに対応した信号レベルを有する照度信号ＬＬを駆動制御回路４に供給する。
駆動制御回路４は、上記照度信号ＬＬに応じたレベルを有するリセットパルス波形調整信号ＲＷを発生し、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。
【００１３】
更に、駆動制御回路４は、図２に示す如きサブフィールド法に基づく発光駆動フォーマットに従ってＰＤＰ１０を階調駆動すべき各種スイッチング信号をアドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々に供給する。尚、図２に示す発光駆動フォーマットでは、１フィールドの表示期間をＮ個のサブフィールドＳＦ１〜ＳＦ(Ｎ)に分割し、各サブフィールド内において前述した如き画素データ書込行程Ｗc及び発光維持行程Ｉcの各々を実行する。更に、先頭のサブフィールドＳＦ１においてのみで一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ(Ｎ)においてのみで、各放電セル内に残留している壁電荷を消滅させる消去行程Ｅを実行する。
【００１４】
Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、上記駆動制御回路４から供給された各種スイッチング信号に応じて各種駆動パルスを発生し、ＰＤＰ１０の行電極Ｘ及びＹに印加する。
図３は、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々の内部構成を示す図である。
【００１５】
図３に示すように、Ｘ行電極ドライバ７には、駆動パルスのパルス電圧の源となる直流電圧ＶS1を発生する電源Ｂ１が備えられている。電源Ｂ１の正端子はスイッチング素子Ｓ３を介してＰＤＰ１０の行電極Ｘに接続され、その負端子は接地されている。スイッチング素子Ｓ４は選択的に行電極Ｘを接地する。コンデンサＣ１の一端は接地されており、その他端及び行電極Ｘ間には、コイルＬ１、ダイオードＤ１及びスイッチング素子Ｓ１からなる第１直列回路と、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２からなる第２直列回路とが並列に接続されている。
【００１６】
更に、Ｘ行電極ドライバ７には、可変抵抗Ｒ１、スイッチング素子Ｓ５、及び電源Ｂ２からなるリセットパルス発生回路ＲＸが設けられている。電源Ｂ２は、後述するリセットパルスＲＰXのパルス電圧を担う直流電圧Ｖrを発生する。電源Ｂ２は、その正端子は接地されており、負端子はスイッチング素子Ｓ５に接続されている。スイッチング素子Ｓ５は、オン状態に設定されている間に限り、電源Ｂ２の負端子に生じた負の直流電圧−Ｖrを可変抵抗Ｒ１を介してＰＤＰ１０の行電極Ｘに印加する。尚、可変抵抗Ｒ１は、上記駆動制御回路４から供給されたリセットパルス波形調整信号ＲＷに応じた抵抗値に設定されている。
【００１７】
一方、Ｙ行電極ドライバ８には、駆動パルスのパルス電圧の源となる直流電圧ＶS1を発生する電源Ｂ３が備えられている。電源Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッチング素子Ｓ１５への接続ライン１２に接続され、その負端子は接地されている。接続ライン１２は、スイッチング素子Ｓ１４を介して接地されている。コンデンサＣ２の一端は接地されており、その他端及び接続ライン１２間には、コイルＬ３、ダイオードＤ３及びスイッチング素子Ｓ１１からなる第１直列回路と、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２からなる第２直列回路とが並列に接続されている。スイッチング素子Ｓ１５は、オン状態にある場合には接続ライン１２及び接続ライン１３間を接続する一方、オフ状態にある場合には両者の接続を遮断する。かかる接続ライン１３には、直流電圧Ｖhを発生する電源Ｂ６の正端子、スイッチング素子Ｓ２１、及びダイオードＤ５のカソード端が接続されている。電源Ｂ６の負端子には、スイッチング素子Ｓ２２及びダイオードＤ６のアノード端が接続されている。ダイオードＤ６のカソード端、ダイオードＤ５のアノード端、スイッチング素子Ｓ２１及びＳ２２は互いに接続されており、その接続点にＰＤＰ１０の行電極Ｙが接続されている。
【００１８】
更に、Ｙ行電極ドライバ８には、可変抵抗Ｒ２、スイッチング素子Ｓ１６、及び電源Ｂ４からなるリセットパルス発生回路ＲＹが設けられている。電源Ｂ４は、後述するリセットパルスＲＰYのパルス電圧を担う直流電圧Ｖrを発生する。電源Ｂ４は、その負端子は接地されており、正端子はスイッチング素子Ｓ１６に接続されている。スイッチング素子Ｓ１６は、オン状態に設定されている間に限り、電源Ｂ４の正端子に生じた直流電圧Ｖrを可変抵抗Ｒ２を介して上記接続ライン１３に印加する。尚、可変抵抗Ｒ２は、上記駆動制御回路４から供給されたリセットパルス波形調整信号ＲＷに応じた抵抗値に設定されている。
【００１９】
図４は、駆動制御回路４から供給された各種スイッチング信号に応じた上記スイッチング素子Ｓ１〜Ｓ５、Ｓ１１〜Ｓ１６、Ｓ２１及びＳ２２各々のスイッチング動作と、このスイッチング動作に応じて生成される各種駆動パルスと、その印加タイミングを示す図である。尚、図４においては、図２に示す発光駆動フォーマットにおける先頭のサブフィールドＳＦ１内での動作のみを抜粋して示している。
【００２０】
図４において、一斉リセット行程Ｒcでは、駆動制御回路４がＸ行電極ドライバ７のスイッチング素子Ｓ５、及びＹ行電極ドライバ８のスイッチング素子Ｓ１６、Ｓ２１を夫々オン状態にし、その他のスイッチング素子をオフ状態にする。Ｘ行電極ドライバ７のスイッチング素子Ｓ５がオン状態になることにより、行電極Ｘ、可変抵抗Ｒ１、スイッチング素子Ｓ５、電源Ｂ２なる経路に電流が流れ込む。この際、行電極Ｘ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ１の抵抗値に基づく時定数に従った傾斜にて徐々に下降して行く。更に、Ｙ行電極ドライバ８のスイッチング素子Ｓ１６がオン状態になることにより、電源Ｂ４、スイッチング素子Ｓ１６、可変抵抗Ｒ２及びスイッチング素子Ｓ２１を介してＰＤＰ１０の行電極Ｙに電流が流れ込む。この際、行電極Ｙ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ２の抵抗値に基づく時定数に従った傾斜にて徐々に上昇して行く。そして、行電極Ｘ上の電圧が電源Ｂ２の発生する直流電圧Ｖrに基づく負の電圧−Ｖrに到るタイミングで、スイッチング素子Ｓ５をオフ状態、スイッチング素子Ｓ４をオン状態に夫々切り換える。これにより、その前縁部(立ち下がり時)のレベル変化が後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかに負極性の電圧−Ｖrに到るリセットパルスＲＰXが生成される。そして、かかるリセットパルスＲＰXは、行電極Ｘ1〜Ｘnの各々に一斉に印加される。更に、駆動制御回路４は、行電極Ｙ上の電圧が電源Ｂ４の発生する直流電圧Ｖrに到るタイミングで、スイッチング素子Ｓ１６をオフ状態、スイッチング素子Ｓ１４及びＳ１５を夫々オン状態に切り換える。これにより、その前縁部(立ち上がり時)のレベル変化が後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかに正極性の電圧Ｖrに到るリセットパルスＲＰYが生成される。そして、かかるリセットパルスＲＰYは、行電極Ｙ1〜Ｙnの各々に一斉に印加される。
【００２１】
上述した如きリセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電し、その放電終息後、各放電セル内には一様に所定量の壁電荷が形成され保持される。これにより、ＰＤＰ１０における全放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)可能な状態(以下、発光セル状態と称する)に初期化される。
【００２２】
次に、図４に示す画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ３から供給された画素駆動データビットＤＢ１に応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを１表示ライン分(ｍ個)毎にグループ化した画素データパルス群ＤＰ1、ＤＰ2、・・・、ＤＰnを順次、列電極Ｄ1〜Ｄmに印加する。更に、かかる画素データ書込行程Ｗcでは、Ｙ行電極ドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。尚、かかる走査パルスＳＰは、図４に示すように、上記スイッチング素子Ｓ２１をオフ状態、スイッチング素子Ｓ２２をオン状態にすることによって発生する。この際、上記走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)することができない状態(以下、非発光セル状態と称する)に設定される。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Ｒcにおいて初期化された状態、つまり発光セル状態を維持する。
【００２３】
上記画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、入力映像信号に基づく画素データに応じて発光セル状態又は非発光セル状態のいずれか一方の状態に設定される。
次に、図４に示す発光維持行程Ｉcにおいては、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々内のスイッチング素子Ｓ１〜Ｓ４及びＳ１１〜Ｓ１４を図の如きオン・オフシーケンスにて動作させることにより、正極性の維持パルスＩＰX及びＩＰYを発生する。Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、これら正極性の維持パルスＩＰX及びＩＰYを交互に繰り返し行電極Ｘ及びＹに印加する。この際、各発光維持行程Ｉc内で印加すべき維持パルスＩＰの回数(又は期間)は、各サブフィールドの重み付けに応じて設定されている。ここで、ＰＤＰ１０内の全放電セルの内で、上記壁電荷が形成されている放電セル、すなわち発光セル状態にある放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持する。
【００２４】
すなわち、各サブフィールドの画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの発光維持行程Ｉcで、このサブフィールドの重み付けに対応した期間だけ発光するのである。この際、サブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcで生起された発光の、１フィールド表示期間内での総発光期間に対応した中間輝度が視覚される。尚、図２及び図３に示す駆動では、一旦、非発光セル状態に設定された放電セルを発光セル状態に戻すことができるのは、先頭のサブフィールドＳＦ１の一斉リセット行程Ｒcだけである。従って、かかる駆動によると、輝度レベル０を表現する場合を除き必ずサブフィールドＳＦ１の発光維持行程Ｉcで発光が生起され、それ以降、表現すべき輝度レベルに応じた数だけ連続したサブフィールドＳＦ各々の発光維持行程Ｉcで発光が生起される。すなわち、Ｎ個のサブフィールドＳＦ１〜ＳＦ(Ｎ)によれば、全てのサブフィールドを消灯状態に維持して輝度レベル０を表現する場合を含め、(Ｎ＋１)段階で中間調の輝度を表現することができるのある。
【００２５】
ここで、上記一斉リセット行程Ｒcにおいて全放電セルに対して生起されるリセット放電は比較的強い放電であり、輝度レベルの高い発光を伴う。このリセット放電は画素データには拘わらずに全放電セルに対して一斉に生起されるので、暗コントラストを低下させる原因になっている。
そこで、本発明においては、ＰＤＰ１０の周辺の明るさに応じて、リセット放電の強度を適切に調整するようにしている。
【００２６】
例えば、このＰＤＰ１０を備えたプラズマディスプレイ装置の設置されている部屋が所定の基準照度範囲内の明るさである場合には、外光センサ５は、この部屋の明るさに応じた信号レベルを有する照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、かかるリセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた傾斜にすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。これにより、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々のリセット回路ＲＸ及びＲＹに夫々設けられている可変抵抗Ｒ１及びＲ２は、かかるリセットパルス波形調整信号ＲＷに応じた抵抗値に設定される。よって、この際、リセット回路ＲＸ及びＲＹ各々は、前縁部でのレベル変化率がリセットパルス波形調整信号ＲＷに対応した波形となる図５(ｂ)に示す如きリセットパルスＲＰX及びＲＰYを生成する。
【００２７】
又、このプラズマディスプレイ装置の設置されている部屋が比較的明るい場合には、外光センサ５は、この部屋の明るさに応じた高レベルの照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、リセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた分だけ急峻にすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々に供給する。かかるリセットパルス波形調整信号ＲＷに応じてリセット回路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は小となり時定数が小になる。よって、この際、リセット回路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比して前縁部でのレベル変化率が大、つまり電圧−Ｖr(又はＶr)に到るまでの時間が短い図５(ａ)に示す如き波形のリセットパルスＲＰX及びＲＰYを生成する。これらリセットパルスＲＰX及びＲＰYの同時印加により、全放電セルには比較的強いリセット放電が生起される。
【００２８】
一方、このプラズマディスプレイ装置の設置されている部屋が比較的暗い場合には、外光センサ５は、この部屋の明るさに応じた低レベルの照度信号ＬＬを駆動制御回路４に供給する。すると、駆動制御回路４は、リセットパルスＲＰX及びＲＰY各々の前縁部でのレベル変化を上記照度信号ＬＬに応じた分だけ緩やかにすべきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。かかるリセットパルス波形調整信号ＲＷに応じてリセット回路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は大となり時定数が大きくなる。よって、この際、リセット回路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比して前縁部でのレベル変化率が小、つまり電圧−Ｖr(又はＶr)に到るまでの時間が長い図５(ｃ)に示す如き波形のリセットパルスＲＰX及びＲＰYを生成する。これらリセットパルスＲＰX及びＲＰYの同時印加により全放電セルには発光を伴うリセット放電が生起されるが、その放電強度はリセットパルスＲＰX及びＲＰYの前縁部でのレベル変化が緩やかなほど弱くなるので、このリセット放電に伴う発光輝度も低い。
【００２９】
このように、プラズマディスプレイパネルの周辺が暗い場合には、リセットパルスの前縁部でのレベル変化率を小にすることによりリセット放電を弱めて、その放電に伴う発光輝度を低下させる。よって、比較的暗い画像を暗い室内で観賞する際に目立つことになる暗コントラストが向上するのである。
ところで、上記駆動によれば、１フィールドの表示期間が一定であるにも拘わらず、図５(ａ)〜図５(ｃ)に示す如くリセットパルスＲＰX及びＲＰYのパルス幅が変化することになる。そこで、駆動制御回路４は、リセットパルスＲＰX及びＲＰYのパルス幅の変化分だけ、各サブフィールドの発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を変更する。例えば、図５(ａ)に示す如く、リセットパルスＲＰX及びＲＰYのパルス幅が狭まる場合には、その分だけサブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を増加する。一方、図５(ｃ)に示す如く、リセットパルスＲＰX及びＲＰYのパルス幅が広がる場合には、その分だけサブフィールドＳＦ１〜ＳＦ(Ｎ)各々の発光維持行程Ｉcにおいて印加すべき維持パルスＩＰX及びＩＰYの回数を減少させるのである。
【００３０】
すなわち、駆動制御回路４は、プラズマディスプレイパネルの周辺が比較的明るい場合には各サブフィールド内において印加すべき維持パルスの回数を増加し、暗い場合には減らすべくＸ行電極ドライバ７及びＹ行電極ドライバ８を制御するのである。
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【００３１】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
かかる選択書込アドレス法を採用した場合には、上記一斉リセット行程Ｒc内において、リセットパルスＲＰYの印加直後に、負極性の消去パルスＥＰを図６(ａ)〜図６(ｃ)に示す如く行電極Ｙ1〜Ｙnの各々に一斉に印加する。尚、図６(ａ)はＰＤＰ１０の周辺が比較的明るい場合、図９(ｂ)は基準照度範囲内である場合、図９(ｃ)は比較的暗い場合各々で印加されるリセットパルスＲＰY及びＲＰX、消去パルスＥＰ各々の波形と、その印加タイミングを示す図である。
【００３２】
選択書込アドレス法を採用した場合の一斉リセット行程Ｒcでは、リセットパルスＲＰY及びＲＰXの同時印加によって全放電セル内に形成された壁電荷が、図６に示される消去パルスＥＰの印加により全て消滅する。すなわち、かかる消去パルスＥＰに印加に応じて全ての放電セルが非発光セル状態に初期化されるのである。次に、選択書込アドレス法を採用した場合の画素データ書込行程Ｗcでは、上述した如き走査パルスＳＰと、高電圧の画素データパルスとが同時に印加された放電セルのみに放電(選択書込放電)が生じる。この際、かかる選択書込放電の生起された放電セル内のみに壁電荷が形成され、この放電セルは発光セル状態に設定される。尚、選択書込アドレス法を採用した場合の各発光維持行程Ｉc内での動作は、選択消去アドレス方を採用した場合と同様なので、その説明は省略する。ここで、選択書込アドレス法を採用した場合には、各サブフィールドの最後尾において、全ての放電セル内に残留している壁電荷を消滅させる消去放電を生起させる消去行程Ｅを実行するようにしても良い。
【００３３】
又、図５(ａ)〜図５(ｃ)及び図６(ａ)〜図６(ｃ)に示す実施例においては、リセットパルスＲＰY及びＲＰXの前縁部でのレベル変化を曲線状にしているが、図７(ａ)〜図７(ｃ)の如き直線状であっても構わない。要するに、ＰＤＰ１０の周辺が比較的明るい場合にはリセットパルスＲＰY及びＲＰXの前縁部でのレベル変化を図７(ａ)に示す如く急峻にし、一方、暗い場合にはそのレベル変化を図７(ｃ)に示す如く緩やかにするのである。
【００３４】
又、上記実施例においては、１フィールド表示期間内で生起させるべきリセット放電の回数は１回であるが、ＰＤＰの周辺の明るさに応じてその実行回数を変更するようにしても良い。
例えば、ＰＤＰ１０の周辺の明るさが所定照度よりも明るい場合には、図８(ａ)に示す如く一斉リセット行程Ｒc内において印加するリセットパルス(ＲＰX1、ＲＰY1、ＲＰY2、ＲＰX3、ＲＰY4)の回数を４回にする。一方、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には、図８(ｂ)に示す如く一斉リセット行程Ｒc内において印加するリセットパルス(ＲＰX1、ＲＰY1、ＲＰY2)の回数を２回にする。この際、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には生起されるリセット放電の回数が図８(ａ)の場合に比して少ないので、暗コントラストが向上する。尚、図８(ａ)〜図８(ｃ)に示される発光駆動フォーマットは、画素データの書き込み方法として前述した如き選択書込アドレス法を採用した場合の一例を示すものである。
【００３５】
あるいは、ＰＤＰの周辺の明るさに応じて、１フィールド表示期間内で実行すべき一斉リセット行程Ｒcの回数を例えば図９(ａ)〜図９(ｃ)に示されるように変更しても良い。尚、図９(ａ)〜図９(ｃ)に示される一例においては、１フィールドの表示期間をサブフィールドＳＦ１〜ＳＦ６なる６つのサブフィールドに分割し、選択書込アドレス法を採用してＰＤＰ１０に対する階調駆動を実施するものである。この際、ＰＤＰ周辺の明るさが所定照度よりも明るい場合には、図９(ａ)に示す如く、全てのサブフィールドＳＦ１〜ＳＦ６各々の先頭位置において一斉リセット行程Ｒcを実行する。一方、ＰＤＰ周辺の明るさが所定の基準照度範囲内にある場合には、図９(ｂ)に示す如く、サブフィールドＳＦ１〜ＳＦ６各々の内のＳＦ１、ＳＦ３及びＳＦ５各々の先頭位置において一斉リセット行程Ｒcを実行する。そして、ＰＤＰ周辺の明るさが所定照度よりも暗い場合には、図９(ｃ)に示す如く、サブフィールドＳＦ１〜ＳＦ６各々の内のＳＦ１及びＳＦ４各々の先頭位置において一斉リセット行程Ｒcを実行するのである。尚、図９(ａ)〜図９(ｃ)に示されている全ての一斉リセット行程Ｒc内で生成されるリセットパルスＲＰX及びＲＰYの波形は、例えば図６(ｂ)に示すものである。
【００３６】
このように、ＰＤＰ周辺が暗い場合には、図８(ｂ)又は図９(ｃ)に示す如く、リセットパルスの印加によって生起すべきリセット放電の回数を減らすことによりリセット放電に伴う発光を弱めて、暗コントラストの向上を図るのである。
【００３７】
【発明の効果】
以上、詳述した如く本発明においては、プラズマディスプレイパネルの周辺が暗い場合にはリセット放電を弱くしてその放電に伴う発光を弱めるので、暗い室内で比較的暗い画像を観賞する際の暗コントラストを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明によるプラズマディスプレイパネルの駆動装置を搭載したプラズマディスプレイ装置を示す図である。
【図２】図１に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図３】Ｘ行電極ドライバ７及びＹ行電極ドライバ８の内部構成を示す図である。
【図４】サブフィールドＳＦ１内においてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図５】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形を示す図である。
【図６】選択書込アドレス法を採用した場合における、ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形を示す図である。
【図７】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形の他の一例を示す図である。
【図８】ＰＤＰ周辺の明るさに応じて一斉リセット行程Ｒc内において印加すべきリセットパルスＲＰの回数を変更した場合の波形の一例を示す図である。
【図９】ＰＤＰ周辺の明るさに応じて１フィールド表示期間内で実行すべき一斉リセット行程Ｒcの回数を変更した場合の発光駆動フォーマットの一例を示す図である。
【符号の説明】
４ 駆動制御回路
５ 外光センサ
７ Ｘ行電極ドライバ
８ Ｙ行電極ドライバ
１０ ＰＤＰ
Claims (5)
- 表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、
前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、
前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、
前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、
前記照度に応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整手段と、を有することを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- 前記リセットパルス波形調整手段は、前記プラズマディスプレイパネルの周辺の照度が低い場合には高い場合に比して前記レベル変化率を小にすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- 前記発光維持手段は、前記プラズマディスプレイパネルの周辺の照度に応じて前記維持パルスを前記放電セル各々に印加する回数を変更することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- 前記発光維持手段は、前記プラズマディスプレイパネルの周辺の照度が低い場合には高い場合に比して前記維持パルスを前記放電セル各々に印加する回数を少なくすることを特徴とする請求項１及び４記載のプラズマディスプレイパネルの駆動装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368665A JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
| EP02025936A EP1316938A3 (en) | 2001-12-03 | 2002-11-20 | Driving device for plasma display panel |
| US10/303,709 US6762567B2 (en) | 2001-12-03 | 2002-11-26 | Driving device for plasma display panel |
| KR10-2002-0074869A KR100512918B1 (ko) | 2001-12-03 | 2002-11-28 | 플라즈마 디스플레이 패널의 구동장치 |
| CN02154503A CN1424706A (zh) | 2001-12-03 | 2002-12-03 | 等离子显示板的驱动装置 |
| US10/849,165 US20040207573A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
| US10/849,521 US20040212565A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
| KR1020050008632A KR100713789B1 (ko) | 2001-12-03 | 2005-01-31 | 플라즈마 디스플레이 패널의 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368665A JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167549A JP2003167549A (ja) | 2003-06-13 |
| JP4136364B2 true JP4136364B2 (ja) | 2008-08-20 |
Family
ID=19178217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001368665A Expired - Fee Related JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4136364B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112007003017T5 (de) | 2006-12-14 | 2009-10-15 | NOK Corporation, Tokyo | Abdichtvorrichtung und Verfahren zum Herstellen dieser Vorrichtung |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710283B1 (ko) * | 2003-07-24 | 2007-04-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100524312B1 (ko) * | 2003-11-12 | 2005-10-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치 |
| JP2005148594A (ja) * | 2003-11-19 | 2005-06-09 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| JP2005321500A (ja) * | 2004-05-07 | 2005-11-17 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
-
2001
- 2001-12-03 JP JP2001368665A patent/JP4136364B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112007003017T5 (de) | 2006-12-14 | 2009-10-15 | NOK Corporation, Tokyo | Abdichtvorrichtung und Verfahren zum Herstellen dieser Vorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003167549A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100713789B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| US5835072A (en) | Driving method for plasma display permitting improved gray-scale display, and plasma display | |
| JP3695737B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4160236B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| US20030218580A1 (en) | Method for driving plasma display panel | |
| JP5063841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000242229A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5004382B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP4180828B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
| EP1260956A2 (en) | Plasma display panel and method of driving it | |
| JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP4748878B2 (ja) | プラズマディスプレイ装置 | |
| JP4136364B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP4385117B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4422443B2 (ja) | 表示パネルの駆動装置 | |
| JP2000259122A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000305513A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
| JP2003005701A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003015584A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100822213B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 그 장치 | |
| KR100599798B1 (ko) | 플라즈마 표시 장치와 그의 구동 방법 | |
| JP2003177695A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2006284640A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |