JP4136364B2 - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置 Download PDFInfo
- Publication number
- JP4136364B2 JP4136364B2 JP2001368665A JP2001368665A JP4136364B2 JP 4136364 B2 JP4136364 B2 JP 4136364B2 JP 2001368665 A JP2001368665 A JP 2001368665A JP 2001368665 A JP2001368665 A JP 2001368665A JP 4136364 B2 JP4136364 B2 JP 4136364B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma display
- discharge
- display panel
- reset
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動装置に関する。
【0002】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの1つとしてAC(交流放電)型のPDPが知られている。
AC型のPDPは、複数の列電極と、これら列電極と直交して配列されて且つ一対にて1走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、1対の行電極と列電極との各交叉部に画素を担う放電セルが形成される構造を採る。
【0003】
ここで、かかるPDPに対して中間輝度表示を実施させる方法の一つとしてサブフィールド法が知られている。サブフィールド法では、1フィールドの表示期間を、Nビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するN個のサブフィールドに分割して表示する。
サブフィールド法を用いる場合、例えば供給される画素データが6ビットで構成されると想定すると、1フィールドの期間をSF1、SF2...、SF6なる6個のサブフィールドに分割して各サブフィールド毎に発光駆動を行う。
【0004】
各サブフィールドは、一斉リセット行程、画素データ書込行程、発光維持行程にて構成される。一斉リセット行程では、上記PDPの全放電セルを一斉に放電励起(リセット放電)せしめることにより、全放電セルの壁電荷を一様に消去する。次の画素データ書込行程では、各放電セル毎に、画素データに応じた選択的な書込み放電を生起せしめる。この時、書込み放電が生起された放電セル内には壁電荷が形成され、この放電セルは「発光セル」に設定される。一方、書込み放電が生起されなかった放電セルには壁電荷が形成されないので「非発光セル」となる。発光維持行程では、「発光セル」に設定された放電セルのみを、各サブフィールドの重み付けに対応した期間に亘り繰り返し放電せしめる。この際、サブフィールドSF1〜SF6各々の発光維持行程において実施された放電期間の合計に対応した輝度が視覚される。つまり、サブフィールドSF1〜SF6各々に、1:2:4:8:16:32なる放電の期間を割り当てれば、64階調分の中間輝度を表現することが可能となるのである。
【0005】
ところが、かかる一斉リセット行程にて全放電セルに対して実施されるリセット放電は、比較的強い放電、すなわち輝度レベルの高い発光を伴うものである。この際、リセット放電により、画素データには何等関与しない発光が生じるので、特に、暗い室内で暗めの画像を観賞する際には暗コントラストの低下を招くという問題があった。
【0006】
【発明が解決しようとする課題】
本発明の目的は、コントラストの向上を図ることができるプラズマディスプレイの駆動装置を提供することである。
【0007】
【課題を解決するための手段】
本発明の第1の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、前記照度に応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整手段と、を有する。
【0008】
又、本発明の第2の特徴によるプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、を有し、前記リセット手段は、前記照度に応じて前記リセットパルスを前記放電セル各々に印加する回数を変更する。
【0009】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図1は、プラズマディスプレイパネル(以下、PDPと称す)を駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
図1に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP10と、各種機能モジュールからなる駆動部とから構成されている。
【0010】
図1において、PDP10は、アドレス電極としてのm個の列電極D1〜Dmと、これら列電極の各々と交叉して配列された夫々n個の行電極X1〜Xn及び行電極Y1〜Ynを備えている。これら行電極X1〜Xn及び行電極Y1〜Ynは、夫々一対の行電極Xi(1≦i≦n)及びYi(1≦i≦n)にてPDP10における第1表示ライン乃至第n表示ラインを担っている。列電極Dと、行電極X及びYとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との交差部に画素に対応した放電セルが形成される構造となっている。つまり、1表示ライン上には列電極Dの数、すなわちm個の放電セルが存在する。
【0011】
駆動部は、A/D変換器1、メモリ3、駆動制御回路4、外光センサ5、アドレスドライバ6、X行電極ドライバ7及びY行電極ドライバ8から構成される。A/D変換器1は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば8ビットの画素データPDに変換して、これをメモリ3に供給する。メモリ3は、駆動制御回路4から供給された書込信号に従って上記画素データPDを順次書き込む。そして、1画面分、つまり第1行・第1列の画素に対応した画素データPD11から、第n行・第m列の画素に対応した画素データPDnmまでの(n×m)個分の画素データPDの書き込みが終了すると、メモリ3は、以下の如き読み出し動作を行う。先ず、メモリ3は、画素データPD11〜PDnm各々の第1ビット目を画素駆動データビットDB111〜DB1nmと捉え、これらを駆動制御回路4から供給された読出アドレスに従って1表示ライン分ずつ読み出してアドレスドライバ6に供給する。次に、メモリ3は、画素データPD11〜PDnm各々の第2ビット目を画素駆動データビットDB211〜DB2nmと捉え、これらを駆動制御回路4から供給された読出アドレスに従って1表示ライン分ずつ読み出してアドレスドライバ6に供給する。以下、同様にしてメモリ3は、画素データPD11〜PDnm各々の第3〜第Nビットを夫々画素駆動データビットDB3〜DB(N)と捉え、各DB毎に1表示ライン分ずつ読み出してアドレスドライバ6に供給して行く。尚、メモリ3は、画素駆動データビットDB111〜DB1nmに対する読み出し動作を後述するサブフィールドSF1において実行し、DB211〜DB2nmに対する読み出し動作をサブフィールドSF2において実行する。同様に、DB311〜DB3nmをサブフィールドSF3、DB411〜DB4nmをサブフィールドSF4、・・・、DB(N)11〜DB(N)nmをサブフィールドSF(N)において夫々実行する。
【0012】
外光センサ5は、このPDP10の周辺の明るさを検出し、その明るさに対応した信号レベルを有する照度信号LLを駆動制御回路4に供給する。
駆動制御回路4は、上記照度信号LLに応じたレベルを有するリセットパルス波形調整信号RWを発生し、X行電極ドライバ7及びY行電極ドライバ8の各々に供給する。
【0013】
更に、駆動制御回路4は、図2に示す如きサブフィールド法に基づく発光駆動フォーマットに従ってPDP10を階調駆動すべき各種スイッチング信号をアドレスドライバ6、X行電極ドライバ7及びY行電極ドライバ8各々に供給する。尚、図2に示す発光駆動フォーマットでは、1フィールドの表示期間をN個のサブフィールドSF1〜SF(N)に分割し、各サブフィールド内において前述した如き画素データ書込行程Wc及び発光維持行程Icの各々を実行する。更に、先頭のサブフィールドSF1においてのみで一斉リセット行程Rcを実行し、最後尾のサブフィールドSF(N)においてのみで、各放電セル内に残留している壁電荷を消滅させる消去行程Eを実行する。
【0014】
X行電極ドライバ7及びY行電極ドライバ8各々は、上記駆動制御回路4から供給された各種スイッチング信号に応じて各種駆動パルスを発生し、PDP10の行電極X及びYに印加する。
図3は、X行電極ドライバ7及びY行電極ドライバ8各々の内部構成を示す図である。
【0015】
図3に示すように、X行電極ドライバ7には、駆動パルスのパルス電圧の源となる直流電圧VS1を発生する電源B1が備えられている。電源B1の正端子はスイッチング素子S3を介してPDP10の行電極Xに接続され、その負端子は接地されている。スイッチング素子S4は選択的に行電極Xを接地する。コンデンサC1の一端は接地されており、その他端及び行電極X間には、コイルL1、ダイオードD1及びスイッチング素子S1からなる第1直列回路と、コイルL2、ダイオードD2及びスイッチング素子S2からなる第2直列回路とが並列に接続されている。
【0016】
更に、X行電極ドライバ7には、可変抵抗R1、スイッチング素子S5、及び電源B2からなるリセットパルス発生回路RXが設けられている。電源B2は、後述するリセットパルスRPXのパルス電圧を担う直流電圧Vrを発生する。電源B2は、その正端子は接地されており、負端子はスイッチング素子S5に接続されている。スイッチング素子S5は、オン状態に設定されている間に限り、電源B2の負端子に生じた負の直流電圧−Vrを可変抵抗R1を介してPDP10の行電極Xに印加する。尚、可変抵抗R1は、上記駆動制御回路4から供給されたリセットパルス波形調整信号RWに応じた抵抗値に設定されている。
【0017】
一方、Y行電極ドライバ8には、駆動パルスのパルス電圧の源となる直流電圧VS1を発生する電源B3が備えられている。電源B3の正端子はスイッチング素子S13を介してスイッチング素子S15への接続ライン12に接続され、その負端子は接地されている。接続ライン12は、スイッチング素子S14を介して接地されている。コンデンサC2の一端は接地されており、その他端及び接続ライン12間には、コイルL3、ダイオードD3及びスイッチング素子S11からなる第1直列回路と、コイルL4、ダイオードD4及びスイッチング素子S12からなる第2直列回路とが並列に接続されている。スイッチング素子S15は、オン状態にある場合には接続ライン12及び接続ライン13間を接続する一方、オフ状態にある場合には両者の接続を遮断する。かかる接続ライン13には、直流電圧Vhを発生する電源B6の正端子、スイッチング素子S21、及びダイオードD5のカソード端が接続されている。電源B6の負端子には、スイッチング素子S22及びダイオードD6のアノード端が接続されている。ダイオードD6のカソード端、ダイオードD5のアノード端、スイッチング素子S21及びS22は互いに接続されており、その接続点にPDP10の行電極Yが接続されている。
【0018】
更に、Y行電極ドライバ8には、可変抵抗R2、スイッチング素子S16、及び電源B4からなるリセットパルス発生回路RYが設けられている。電源B4は、後述するリセットパルスRPYのパルス電圧を担う直流電圧Vrを発生する。電源B4は、その負端子は接地されており、正端子はスイッチング素子S16に接続されている。スイッチング素子S16は、オン状態に設定されている間に限り、電源B4の正端子に生じた直流電圧Vrを可変抵抗R2を介して上記接続ライン13に印加する。尚、可変抵抗R2は、上記駆動制御回路4から供給されたリセットパルス波形調整信号RWに応じた抵抗値に設定されている。
【0019】
図4は、駆動制御回路4から供給された各種スイッチング信号に応じた上記スイッチング素子S1〜S5、S11〜S16、S21及びS22各々のスイッチング動作と、このスイッチング動作に応じて生成される各種駆動パルスと、その印加タイミングを示す図である。尚、図4においては、図2に示す発光駆動フォーマットにおける先頭のサブフィールドSF1内での動作のみを抜粋して示している。
【0020】
図4において、一斉リセット行程Rcでは、駆動制御回路4がX行電極ドライバ7のスイッチング素子S5、及びY行電極ドライバ8のスイッチング素子S16、S21を夫々オン状態にし、その他のスイッチング素子をオフ状態にする。X行電極ドライバ7のスイッチング素子S5がオン状態になることにより、行電極X、可変抵抗R1、スイッチング素子S5、電源B2なる経路に電流が流れ込む。この際、行電極X上の電圧は、PDP10の行電極間の負荷容量C0及び可変抵抗R1の抵抗値に基づく時定数に従った傾斜にて徐々に下降して行く。更に、Y行電極ドライバ8のスイッチング素子S16がオン状態になることにより、電源B4、スイッチング素子S16、可変抵抗R2及びスイッチング素子S21を介してPDP10の行電極Yに電流が流れ込む。この際、行電極Y上の電圧は、PDP10の行電極間の負荷容量C0及び可変抵抗R2の抵抗値に基づく時定数に従った傾斜にて徐々に上昇して行く。そして、行電極X上の電圧が電源B2の発生する直流電圧Vrに基づく負の電圧−Vrに到るタイミングで、スイッチング素子S5をオフ状態、スイッチング素子S4をオン状態に夫々切り換える。これにより、その前縁部(立ち下がり時)のレベル変化が後述する走査パルスSP及び維持パルスIP各々のそれよりも緩やかに負極性の電圧−Vrに到るリセットパルスRPXが生成される。そして、かかるリセットパルスRPXは、行電極X1〜Xnの各々に一斉に印加される。更に、駆動制御回路4は、行電極Y上の電圧が電源B4の発生する直流電圧Vrに到るタイミングで、スイッチング素子S16をオフ状態、スイッチング素子S14及びS15を夫々オン状態に切り換える。これにより、その前縁部(立ち上がり時)のレベル変化が後述する走査パルスSP及び維持パルスIP各々のそれよりも緩やかに正極性の電圧Vrに到るリセットパルスRPYが生成される。そして、かかるリセットパルスRPYは、行電極Y1〜Ynの各々に一斉に印加される。
【0021】
上述した如きリセットパルスRPx及びRPYの同時印加に応じて、PDP10の全ての放電セルがリセット放電し、その放電終息後、各放電セル内には一様に所定量の壁電荷が形成され保持される。これにより、PDP10における全放電セルは、後述する発光維持行程Icにおいて発光(維持放電)可能な状態(以下、発光セル状態と称する)に初期化される。
【0022】
次に、図4に示す画素データ書込行程Wcでは、アドレスドライバ6が、上記メモリ3から供給された画素駆動データビットDB1に応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ6は、画素駆動データビットDBの論理レベルが"1"である場合には高電圧、"0"である場合には低電圧(0ボルト)の画素データパルスを生成する。そして、アドレスドライバ6は、上記画素データパルスを1表示ライン分(m個)毎にグループ化した画素データパルス群DP1、DP2、・・・、DPnを順次、列電極D1〜Dmに印加する。更に、かかる画素データ書込行程Wcでは、Y行電極ドライバ8が、上記画素データパルス群DP1〜DPn各々の印加タイミングと同一タイミングにて負極性の走査パルスSPを発生し、これを行電極Y1〜Ynへと順次印加して行く。尚、かかる走査パルスSPは、図4に示すように、上記スイッチング素子S21をオフ状態、スイッチング素子S22をオン状態にすることによって発生する。この際、上記走査パルスSPが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Icにおいて発光(維持放電)することができない状態(以下、非発光セル状態と称する)に設定される。一方、走査パルスSPが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Rcにおいて初期化された状態、つまり発光セル状態を維持する。
【0023】
上記画素データ書込行程Wcによれば、PDP10の各放電セルは、入力映像信号に基づく画素データに応じて発光セル状態又は非発光セル状態のいずれか一方の状態に設定される。
次に、図4に示す発光維持行程Icにおいては、X行電極ドライバ7及びY行電極ドライバ8各々内のスイッチング素子S1〜S4及びS11〜S14を図の如きオン・オフシーケンスにて動作させることにより、正極性の維持パルスIPX及びIPYを発生する。X行電極ドライバ7及びY行電極ドライバ8各々は、これら正極性の維持パルスIPX及びIPYを交互に繰り返し行電極X及びYに印加する。この際、各発光維持行程Ic内で印加すべき維持パルスIPの回数(又は期間)は、各サブフィールドの重み付けに応じて設定されている。ここで、PDP10内の全放電セルの内で、上記壁電荷が形成されている放電セル、すなわち発光セル状態にある放電セルのみが、上記維持パルスIPX及びIPYが印加される度に維持放電する。つまり、上記画素データ書込行程Wcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持する。
【0024】
すなわち、各サブフィールドの画素データ書込行程Wcにおいて発光セル状態に設定された放電セルのみが、そのサブフィールドの発光維持行程Icで、このサブフィールドの重み付けに対応した期間だけ発光するのである。この際、サブフィールドSF1〜SF(N)各々の発光維持行程Icで生起された発光の、1フィールド表示期間内での総発光期間に対応した中間輝度が視覚される。尚、図2及び図3に示す駆動では、一旦、非発光セル状態に設定された放電セルを発光セル状態に戻すことができるのは、先頭のサブフィールドSF1の一斉リセット行程Rcだけである。従って、かかる駆動によると、輝度レベル0を表現する場合を除き必ずサブフィールドSF1の発光維持行程Icで発光が生起され、それ以降、表現すべき輝度レベルに応じた数だけ連続したサブフィールドSF各々の発光維持行程Icで発光が生起される。すなわち、N個のサブフィールドSF1〜SF(N)によれば、全てのサブフィールドを消灯状態に維持して輝度レベル0を表現する場合を含め、(N+1)段階で中間調の輝度を表現することができるのある。
【0025】
ここで、上記一斉リセット行程Rcにおいて全放電セルに対して生起されるリセット放電は比較的強い放電であり、輝度レベルの高い発光を伴う。このリセット放電は画素データには拘わらずに全放電セルに対して一斉に生起されるので、暗コントラストを低下させる原因になっている。
そこで、本発明においては、PDP10の周辺の明るさに応じて、リセット放電の強度を適切に調整するようにしている。
【0026】
例えば、このPDP10を備えたプラズマディスプレイ装置の設置されている部屋が所定の基準照度範囲内の明るさである場合には、外光センサ5は、この部屋の明るさに応じた信号レベルを有する照度信号LLを駆動制御回路4に供給する。すると、駆動制御回路4は、かかるリセットパルスRPX及びRPY各々の前縁部でのレベル変化を上記照度信号LLに応じた傾斜にすべきリセットパルス波形調整信号RWを、X行電極ドライバ7及びY行電極ドライバ8の各々に供給する。これにより、X行電極ドライバ7及びY行電極ドライバ8各々のリセット回路RX及びRYに夫々設けられている可変抵抗R1及びR2は、かかるリセットパルス波形調整信号RWに応じた抵抗値に設定される。よって、この際、リセット回路RX及びRY各々は、前縁部でのレベル変化率がリセットパルス波形調整信号RWに対応した波形となる図5(b)に示す如きリセットパルスRPX及びRPYを生成する。
【0027】
又、このプラズマディスプレイ装置の設置されている部屋が比較的明るい場合には、外光センサ5は、この部屋の明るさに応じた高レベルの照度信号LLを駆動制御回路4に供給する。すると、駆動制御回路4は、リセットパルスRPX及びRPY各々の前縁部でのレベル変化を上記照度信号LLに応じた分だけ急峻にすべきリセットパルス波形調整信号RWを、X行電極ドライバ7及びY行電極ドライバ8各々に供給する。かかるリセットパルス波形調整信号RWに応じてリセット回路RX及びRY内の可変抵抗R1及びR2各々の抵抗値は小となり時定数が小になる。よって、この際、リセット回路RX(又はRY)は、図5(b)に示す波形に比して前縁部でのレベル変化率が大、つまり電圧−Vr(又はVr)に到るまでの時間が短い図5(a)に示す如き波形のリセットパルスRPX及びRPYを生成する。これらリセットパルスRPX及びRPYの同時印加により、全放電セルには比較的強いリセット放電が生起される。
【0028】
一方、このプラズマディスプレイ装置の設置されている部屋が比較的暗い場合には、外光センサ5は、この部屋の明るさに応じた低レベルの照度信号LLを駆動制御回路4に供給する。すると、駆動制御回路4は、リセットパルスRPX及びRPY各々の前縁部でのレベル変化を上記照度信号LLに応じた分だけ緩やかにすべきリセットパルス波形調整信号RWを、X行電極ドライバ7及びY行電極ドライバ8の各々に供給する。かかるリセットパルス波形調整信号RWに応じてリセット回路RX及びRY内の可変抵抗R1及びR2各々の抵抗値は大となり時定数が大きくなる。よって、この際、リセット回路RX(又はRY)は、図5(b)に示す波形に比して前縁部でのレベル変化率が小、つまり電圧−Vr(又はVr)に到るまでの時間が長い図5(c)に示す如き波形のリセットパルスRPX及びRPYを生成する。これらリセットパルスRPX及びRPYの同時印加により全放電セルには発光を伴うリセット放電が生起されるが、その放電強度はリセットパルスRPX及びRPYの前縁部でのレベル変化が緩やかなほど弱くなるので、このリセット放電に伴う発光輝度も低い。
【0029】
このように、プラズマディスプレイパネルの周辺が暗い場合には、リセットパルスの前縁部でのレベル変化率を小にすることによりリセット放電を弱めて、その放電に伴う発光輝度を低下させる。よって、比較的暗い画像を暗い室内で観賞する際に目立つことになる暗コントラストが向上するのである。
ところで、上記駆動によれば、1フィールドの表示期間が一定であるにも拘わらず、図5(a)〜図5(c)に示す如くリセットパルスRPX及びRPYのパルス幅が変化することになる。そこで、駆動制御回路4は、リセットパルスRPX及びRPYのパルス幅の変化分だけ、各サブフィールドの発光維持行程Icにおいて印加すべき維持パルスIPX及びIPYの回数を変更する。例えば、図5(a)に示す如く、リセットパルスRPX及びRPYのパルス幅が狭まる場合には、その分だけサブフィールドSF1〜SF(N)各々の発光維持行程Icにおいて印加すべき維持パルスIPX及びIPYの回数を増加する。一方、図5(c)に示す如く、リセットパルスRPX及びRPYのパルス幅が広がる場合には、その分だけサブフィールドSF1〜SF(N)各々の発光維持行程Icにおいて印加すべき維持パルスIPX及びIPYの回数を減少させるのである。
【0030】
すなわち、駆動制御回路4は、プラズマディスプレイパネルの周辺が比較的明るい場合には各サブフィールド内において印加すべき維持パルスの回数を増加し、暗い場合には減らすべくX行電極ドライバ7及びY行電極ドライバ8を制御するのである。
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【0031】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
かかる選択書込アドレス法を採用した場合には、上記一斉リセット行程Rc内において、リセットパルスRPYの印加直後に、負極性の消去パルスEPを図6(a)〜図6(c)に示す如く行電極Y1〜Ynの各々に一斉に印加する。尚、図6(a)はPDP10の周辺が比較的明るい場合、図9(b)は基準照度範囲内である場合、図9(c)は比較的暗い場合各々で印加されるリセットパルスRPY及びRPX、消去パルスEP各々の波形と、その印加タイミングを示す図である。
【0032】
選択書込アドレス法を採用した場合の一斉リセット行程Rcでは、リセットパルスRPY及びRPXの同時印加によって全放電セル内に形成された壁電荷が、図6に示される消去パルスEPの印加により全て消滅する。すなわち、かかる消去パルスEPに印加に応じて全ての放電セルが非発光セル状態に初期化されるのである。次に、選択書込アドレス法を採用した場合の画素データ書込行程Wcでは、上述した如き走査パルスSPと、高電圧の画素データパルスとが同時に印加された放電セルのみに放電(選択書込放電)が生じる。この際、かかる選択書込放電の生起された放電セル内のみに壁電荷が形成され、この放電セルは発光セル状態に設定される。尚、選択書込アドレス法を採用した場合の各発光維持行程Ic内での動作は、選択消去アドレス方を採用した場合と同様なので、その説明は省略する。ここで、選択書込アドレス法を採用した場合には、各サブフィールドの最後尾において、全ての放電セル内に残留している壁電荷を消滅させる消去放電を生起させる消去行程Eを実行するようにしても良い。
【0033】
又、図5(a)〜図5(c)及び図6(a)〜図6(c)に示す実施例においては、リセットパルスRPY及びRPXの前縁部でのレベル変化を曲線状にしているが、図7(a)〜図7(c)の如き直線状であっても構わない。要するに、PDP10の周辺が比較的明るい場合にはリセットパルスRPY及びRPXの前縁部でのレベル変化を図7(a)に示す如く急峻にし、一方、暗い場合にはそのレベル変化を図7(c)に示す如く緩やかにするのである。
【0034】
又、上記実施例においては、1フィールド表示期間内で生起させるべきリセット放電の回数は1回であるが、PDPの周辺の明るさに応じてその実行回数を変更するようにしても良い。
例えば、PDP10の周辺の明るさが所定照度よりも明るい場合には、図8(a)に示す如く一斉リセット行程Rc内において印加するリセットパルス(RPX1、RPY1、RPY2、RPX3、RPY4)の回数を4回にする。一方、PDP周辺の明るさが所定照度よりも暗い場合には、図8(b)に示す如く一斉リセット行程Rc内において印加するリセットパルス(RPX1、RPY1、RPY2)の回数を2回にする。この際、PDP周辺の明るさが所定照度よりも暗い場合には生起されるリセット放電の回数が図8(a)の場合に比して少ないので、暗コントラストが向上する。尚、図8(a)〜図8(c)に示される発光駆動フォーマットは、画素データの書き込み方法として前述した如き選択書込アドレス法を採用した場合の一例を示すものである。
【0035】
あるいは、PDPの周辺の明るさに応じて、1フィールド表示期間内で実行すべき一斉リセット行程Rcの回数を例えば図9(a)〜図9(c)に示されるように変更しても良い。尚、図9(a)〜図9(c)に示される一例においては、1フィールドの表示期間をサブフィールドSF1〜SF6なる6つのサブフィールドに分割し、選択書込アドレス法を採用してPDP10に対する階調駆動を実施するものである。この際、PDP周辺の明るさが所定照度よりも明るい場合には、図9(a)に示す如く、全てのサブフィールドSF1〜SF6各々の先頭位置において一斉リセット行程Rcを実行する。一方、PDP周辺の明るさが所定の基準照度範囲内にある場合には、図9(b)に示す如く、サブフィールドSF1〜SF6各々の内のSF1、SF3及びSF5各々の先頭位置において一斉リセット行程Rcを実行する。そして、PDP周辺の明るさが所定照度よりも暗い場合には、図9(c)に示す如く、サブフィールドSF1〜SF6各々の内のSF1及びSF4各々の先頭位置において一斉リセット行程Rcを実行するのである。尚、図9(a)〜図9(c)に示されている全ての一斉リセット行程Rc内で生成されるリセットパルスRPX及びRPYの波形は、例えば図6(b)に示すものである。
【0036】
このように、PDP周辺が暗い場合には、図8(b)又は図9(c)に示す如く、リセットパルスの印加によって生起すべきリセット放電の回数を減らすことによりリセット放電に伴う発光を弱めて、暗コントラストの向上を図るのである。
【0037】
【発明の効果】
以上、詳述した如く本発明においては、プラズマディスプレイパネルの周辺が暗い場合にはリセット放電を弱くしてその放電に伴う発光を弱めるので、暗い室内で比較的暗い画像を観賞する際の暗コントラストを向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明によるプラズマディスプレイパネルの駆動装置を搭載したプラズマディスプレイ装置を示す図である。
【図2】図1に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図3】X行電極ドライバ7及びY行電極ドライバ8の内部構成を示す図である。
【図4】サブフィールドSF1内においてPDP10に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図5】PDP周辺の明るさ毎のリセットパルスRPの波形を示す図である。
【図6】選択書込アドレス法を採用した場合における、PDP周辺の明るさ毎のリセットパルスRPの波形を示す図である。
【図7】PDP周辺の明るさ毎のリセットパルスRPの波形の他の一例を示す図である。
【図8】PDP周辺の明るさに応じて一斉リセット行程Rc内において印加すべきリセットパルスRPの回数を変更した場合の波形の一例を示す図である。
【図9】PDP周辺の明るさに応じて1フィールド表示期間内で実行すべき一斉リセット行程Rcの回数を変更した場合の発光駆動フォーマットの一例を示す図である。
【符号の説明】
4 駆動制御回路
5 外光センサ
7 X行電極ドライバ
8 Y行電極ドライバ
10 PDP
Claims (5)
- 表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動装置であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを発生してこれを前記放電セル各々に印加するリセット手段と、
前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に設定する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込手段と、
前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持手段と、
前記プラズマディスプレイパネルの周辺の照度を検出する光センサと、
前記照度に応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整手段と、を有することを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動装置。
- 前記リセットパルス波形調整手段は、前記プラズマディスプレイパネルの周辺の照度が低い場合には高い場合に比して前記レベル変化率を小にすることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動装置。
- 前記発光維持手段は、前記プラズマディスプレイパネルの周辺の照度に応じて前記維持パルスを前記放電セル各々に印加する回数を変更することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動装置。
- 前記発光維持手段は、前記プラズマディスプレイパネルの周辺の照度が低い場合には高い場合に比して前記維持パルスを前記放電セル各々に印加する回数を少なくすることを特徴とする請求項1及び4記載のプラズマディスプレイパネルの駆動装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001368665A JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
EP02025936A EP1316938A3 (en) | 2001-12-03 | 2002-11-20 | Driving device for plasma display panel |
US10/303,709 US6762567B2 (en) | 2001-12-03 | 2002-11-26 | Driving device for plasma display panel |
KR10-2002-0074869A KR100512918B1 (ko) | 2001-12-03 | 2002-11-28 | 플라즈마 디스플레이 패널의 구동장치 |
CN02154503A CN1424706A (zh) | 2001-12-03 | 2002-12-03 | 等离子显示板的驱动装置 |
US10/849,165 US20040207573A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
US10/849,521 US20040212565A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
KR1020050008632A KR100713789B1 (ko) | 2001-12-03 | 2005-01-31 | 플라즈마 디스플레이 패널의 구동장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001368665A JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003167549A JP2003167549A (ja) | 2003-06-13 |
JP4136364B2 true JP4136364B2 (ja) | 2008-08-20 |
Family
ID=19178217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001368665A Expired - Fee Related JP4136364B2 (ja) | 2001-12-03 | 2001-12-03 | プラズマディスプレイパネルの駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4136364B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007003017T5 (de) | 2006-12-14 | 2009-10-15 | NOK Corporation, Tokyo | Abdichtvorrichtung und Verfahren zum Herstellen dieser Vorrichtung |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710283B1 (ko) * | 2003-07-24 | 2007-04-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
KR100524312B1 (ko) * | 2003-11-12 | 2005-10-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치 |
JP2005148594A (ja) * | 2003-11-19 | 2005-06-09 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
JP2005321500A (ja) * | 2004-05-07 | 2005-11-17 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
-
2001
- 2001-12-03 JP JP2001368665A patent/JP4136364B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007003017T5 (de) | 2006-12-14 | 2009-10-15 | NOK Corporation, Tokyo | Abdichtvorrichtung und Verfahren zum Herstellen dieser Vorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JP2003167549A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100713789B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
US5835072A (en) | Driving method for plasma display permitting improved gray-scale display, and plasma display | |
JP3695737B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4160236B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
US20030218580A1 (en) | Method for driving plasma display panel | |
JP5063841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2000242229A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5004382B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP4180828B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
EP1260956A2 (en) | Plasma display panel and method of driving it | |
JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP4748878B2 (ja) | プラズマディスプレイ装置 | |
JP4136364B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP4385117B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4422443B2 (ja) | 表示パネルの駆動装置 | |
JP2000259122A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2000305513A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
JP2003005701A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2003015584A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100822213B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 그 장치 | |
KR100599798B1 (ko) | 플라즈마 표시 장치와 그의 구동 방법 | |
JP2003177695A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP2006284640A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |