JP4160236B2 - プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 - Google Patents
プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP4160236B2 JP4160236B2 JP2000191183A JP2000191183A JP4160236B2 JP 4160236 B2 JP4160236 B2 JP 4160236B2 JP 2000191183 A JP2000191183 A JP 2000191183A JP 2000191183 A JP2000191183 A JP 2000191183A JP 4160236 B2 JP4160236 B2 JP 4160236B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- reset
- plasma display
- light emitting
- reset pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを搭載したプラズマディスプレイ装置に関する。
【0002】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネルは、この薄型表示デバイスの1つとして着目されている。
図1は、かかるプラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【0003】
図1において、プラズマディスプレイパネルとしてのPDP10は、m個の列電極D1〜Dmと、これら列電極各々と交叉して配列された夫々n個の行電極X1〜Xn及び行電極Y1〜Ynを備えている。これら行電極X1〜Xn及び行電極Y1〜Ynは、夫々一対の行電極Xi(1≦i≦n)及びYi(1≦i≦n)にてPDP10における第1表示ライン〜第n表示ラインを担っている。列電極Dと、行電極X及びYとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【0004】
この際、各放電セルは、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の2つの状態しかもたない。つまり、最低輝度(非発光状態)と、最高輝度(発光状態)の2階調分の輝度しか表現出来ないのである。
そこで、駆動装置100は、このようなPDP10に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【0005】
サブフィールド法では、入力された映像信号を各画素毎に対応した例えば4ビットの画素データに変換し、この4ビットのビット桁各々に対応させて1フィールドを図2に示されるが如く4個のサブフィールドSF1〜SF4に分割する。図3は、1サブフィールド内において、駆動装置100が上記PDP10の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【0006】
先ず、一斉リセット行程Rcにおいて、駆動装置100は、図3に示す如き正極性のリセットパルスRPXを行電極X1〜Xn各々に一斉に印加すると共に、負極性のリセットパルスRPYを行電極Y1〜Yn各々に一斉に印加する。これらリセットパルスRPx及びRPYの印加に応じて、PDP10の全ての放電セルがリセット放電する。そのリセット放電終息後、各放電セル内には一様に所定量の壁電荷が形成され、これが保持される。
【0007】
かかる一斉リセット行程Rcの実行により、PDP10における全放電セルは、後述する発光維持行程Icにおいて発光(維持放電)可能な状態(以下、"発光セル"状態と称する)に初期化される。
次に、画素データ書込行程Wcにおいて、駆動装置100は、4ビットの上記画素データの各ビットをサブフィールドSF1〜SF4各々に対応させて分離し、そのビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドSF1の画素データ書込行程Wcでは、駆動装置100は、上記画素データの第1ビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。この際、駆動装置100は、この第1ビット目の論理レベルが"1"である場合には高電圧、"0"である場合には低電圧(0ボルト)のパルス電圧を有する画素データパルスを生成する。そして、駆動装置100は、かかる画素データパルスを、第1〜第n表示ライン各々に対応した1表示ライン分毎の画素データパルス群DP1〜DPnとして、図3に示す如く順次、列電極D1〜Dmに印加して行く。更に、駆動装置100は、各画素データパルス群DP各々の印加タイミングに同期して図3に示す如き負極性の走査パルスSPを発生し、これを行電極Y1〜Ynへと順次印加して行く。この際、上記走査パルスSPが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルのみに放電(選択消去放電)が生じる。かかる選択消去放電により、この放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Icにおいて発光(維持放電)することができない状態(以下、"非発光セル"状態と称する)に推移する。一方、走査パルスSPが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態を維持する。
【0008】
すなわち、かかる画素データ書込行程Wcによれば、PDP10の各放電セルは、入力映像信号に基づく画素データに応じて"発光セル"状態又は"非発光セル"状態のいずれか一方の状態に設定されるのである。
次に、発光維持行程Icにおいて駆動装置100は、図3に示されるように、正極性の維持パルスIPX及び正極性の維持パルスIPYを交互に繰り返し行電極X1〜Xn及び行電極Y1〜Ynに夫々印加する。尚、1サブフィールド内においてこれら維持パルスIPX及びIPYを印加する回数(期間)は、図2に示されるが如く、各サブフィールドの重み付けに応じて設定されている。ここで、壁電荷が存在している放電セル、すなわち"発光セル"状態にある放電セルのみが、維持パルスIPX及びIPYが印加される度に維持放電する。つまり、上記画素データ書込行程Wcにおいて"発光セル"状態に設定された放電セルのみが、図2に示す如き、各サブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【0009】
駆動装置100は、以上の如き動作を各サブフィールド毎に実施する。この際、各サブフィールドで生起された上記維持放電に伴う発光の総数(1フィールド内での)により、映像信号に対応した中間調の輝度が表現される。つまり、上記維持放電に伴う発光により、映像信号に対応した画像表示が為されるのである。ところが、上述した如き放電現象を利用した駆動では、表示画像には関与しない発光を伴う放電、すなわち、上記リセット放電及び選択消去放電をも生起させなければならない。特に、上記リセット放電によると、全ての放電セルが一斉に発光してしまうので、黒表示又は黒表示に近い極めて低輝度な画像を表示する際にコントラストの低下が顕著に表れてしまうという問題が生じる。
【0010】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みて為されたものであり、低輝度画像表示時におけるコントラスト低下を抑制することができるプラズマディスプレイパネルの駆動方法、及びプラズマディスプレイ装置を提供することである。
【0011】
【課題を解決するための手段】
本発明によるプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベルが所定レベルに到達するまでの時間を調整するリセットパルス波形調整行程を含む。
【0012】
又、本発明によるプラズマディスプレイ装置は、表示画素を担う容量性の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイ装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを生成するリセットパルス生成手段と、前記映像信号に応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移させて前記発光セル状態にある前記放電セルのみを繰り返し発光せしめる発光駆動手段と、前記映像信号の平均輝度レベルを測定する平均輝度レベル測定手段とを備え、前記リセットパルス生成手段は、前記リセットパルスにおけるパルス電圧と同一電圧値を有する直流電源電圧を発生する電源と、前記直流電源電圧を抵抗器を介して前記放電セルに印加することにより前記リセットパルスを発生する手段と、前記平均輝度レベルに応じて容量性負荷としての前記放電セル及び前記抵抗器からなるC−R回路の時定数を調整するリセットパルス波形調整手段とからなる。
【0013】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図4は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
図4において、プラズマディスプレイパネルとしてのPDP10は、m個の列電極D1〜Dmと、これら列電極各々と交叉して配列された夫々n個の行電極X1〜Xn及び行電極Y1〜Ynを備えている。これら行電極X1〜Xn及び行電極Y1〜Ynは、夫々一対の行電極Xi(1≦i≦n)及びYi(1≦i≦n)にてPDP10における第1表示ライン〜第n表示ラインを担っている。列電極Dと、行電極X及びYとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との各交差部に、表示画素を担う放電セルがマトリクス状に形成される構造となっている。
【0014】
A/D変換器1は、入力された映像信号をサンプリングして、これを各画素毎の輝度レベルを表すNビットの画素データPDに変換する。
平均輝度レベル測定回路2は、例えば1画面分の上記画素データPDに基づいてその平均輝度レベルを求め、かかる平均輝度レベルを示す平均輝度信号ALを駆動制御回路4に供給する。
【0015】
メモリ3は、駆動制御回路4から供給された書込信号に従って上記画素データPDを順次書き込む。そして、1画面分、つまり第1行・第1列の画素に対応した画素データPD11から、第n行・第m列の画素に対応した画素データPDnmまでの(n×m)個分の画素データPDの書き込みが終了すると、メモリ3は、以下の如き読み出し動作を行う。先ず、メモリ3は、画素データPD11〜PDnm各々の第1ビット目を画素駆動データビットDB111〜DB1nmと捉え、これらを駆動制御回路4から供給された読出アドレスに従って1表示ライン分ずつ読み出してアドレスドライバ6に供給する。次に、メモリ3は、画素データPD11〜PDnm各々の第2ビット目を画素駆動データビットDB211〜DB2nmと捉え、これらを駆動制御回路4から供給された読出アドレスに従って1表示ライン分ずつ読み出してアドレスドライバ6に供給する。以下、同様にしてメモリ3は、画素データPD11〜PDnm各々の第3〜第Nビットを夫々画素駆動データビットDB3〜DB(N)と捉え、各DB毎に1表示ライン分ずつ読み出してアドレスドライバ6に供給して行く。
【0016】
駆動制御回路4は、上記平均輝度レベル測定回路2から供給された平均輝度信号ALに応じたレベルを有するリセットパルス波形調整信号RWを発生して、X行電極ドライバ7及びY行電極ドライバ8の各々に供給する。
更に、駆動制御回路4は、図5に示す発光駆動フォーマットに従ってPDP10を階調駆動すべき各種スイッチング信号を発生して、アドレスドライバ6、X行電極ドライバ7及びY行電極ドライバ8各々に供給する。
【0017】
尚、図5に示す発光駆動フォーマットでは、1フィールドの表示期間をN個のサブフィールドSF1〜SF(N)に分割し、各サブフィールド内において前述した如き画素データ書込行程Wc及び発光維持行程Icの各々を実行する。更に、先頭のサブフィールドSF1においてのみで一斉リセット行程Rcを実行し、最後尾のサブフィールドSF(N)においてのみで、各放電セル内に残留している壁電荷を消滅させる消去行程Eを実行する。
【0018】
X行電極ドライバ7及びY行電極ドライバ8各々は、上記駆動制御回路4から供給された各種スイッチング信号に応じて各種駆動パルスを発生し、PDP10の行電極X及びYに印加する。
図6は、X行電極ドライバ7及びY行電極ドライバ8各々の内部構成を示す図である。
【0019】
図6に示すように、X行電極ドライバ7には、直流電圧VS1を発生する電源B1、及び直流電圧Vrを発生する電源B2が備えられている。電源B1の正端子はスイッチング素子S3を介してPDP10の行電極Xに接続され、その負端子は接地されている。行電極Xは、スイッチング素子S4を介して接地されている。コンデンサC1の一端は接地されており、その他端及び行電極X間には、コイルL1、ダイオードD1及びスイッチング素子S1からなる第1直列回路と、コイルL2、ダイオードD2及びスイッチング素子S2からなる第2直列回路とが並列に接続されている。電源B2の正端子は接地されており、その負端子はスイッチング素子S5、及び可変抵抗R1を介してPDP10の行電極Xに接続されている。尚、上記電源B2、スイッチング素子S5、及び可変抵抗R1なる回路が、後述するリセットパルスRPX'を発生する為のリセットパルス発生回路RXとなる。
【0020】
一方、Y行電極ドライバ8には、図6に示す如く直流電圧VS1を発生する電源B3、直流電圧Vrを発生する電源B4、及び直流電圧Vhを発生する電源B6が備えられている。電源B3の正端子はスイッチング素子S13を介してスイッチング素子S15への接続ライン12に接続され、その負端子は接地されている。接続ライン12は、スイッチング素子S14を介して接地されている。コンデンサC2の一端は接地されており、その他端及び接続ライン12間には、コイルL3、ダイオードD3及びスイッチング素子S11からなる第1直列回路と、コイルL4、ダイオードD4及びスイッチング素子S12からなる第2直列回路とが並列に接続されている。接続ライン12はスイッチング素子S15を介して電源B6の正端子への接続ライン13に接続されている。電源B4の負端子は接地されており、その正端子はスイッチング素子S16、及び可変抵抗R2を介して接続ライン13に接続されている。尚、上記電源B4、スイッチング素子S16、及び可変抵抗R2なる回路が、後述するリセットパルスRPY'を発生する為のリセットパルス発生回路RYとなる。接続ライン13はスイッチング素子S21を介してPDP10の行電極Yに接続されている。更に、電源B6の負端子が、スイッチング素子S22を介してこの行電極Yに接続されている。そして、行電極Y及び接続ライン13間にはダイオードD5、行電極Y及び電源B6の負端子間にはダイオードD6が夫々接続されている。
【0021】
図7は、駆動制御回路4から供給された各種スイッチング信号に応じて制御される上記スイッチング素子S1〜S5、S11〜S16、S21及びS22各々のスイッチング動作と、このスイッチング動作に応じて生成される各種駆動パルスと、その印加タイミングを示す図である。尚、図7においては、図5に示す発光駆動フォーマットにおける先頭のサブフィールドSF1内での動作のみを抜粋して示している。
【0022】
図7において、一斉リセット行程Rcでは、駆動制御回路4がX行電極ドライバ7のスイッチング素子S5、及びY行電極ドライバ8のスイッチング素子S16、S21を夫々オン状態にし、その他のスイッチング素子をオフ状態にする。X行電極ドライバ7のスイッチング素子S5がオン状態になることにより、行電極X、可変抵抗R1、スイッチング素子S5、電源B2なる経路に電流が流れ込む。この際、行電極X上の電圧は、PDP10の行電極間の負荷容量C0及び可変抵抗R1の抵抗値に基づく時定数に従った傾斜にて徐々に下降して行く。更に、Y行電極ドライバ8のスイッチング素子S16がオン状態になることにより、電源B4、スイッチング素子S16、可変抵抗R2及びスイッチング素子S21を介してPDP10の行電極Yに電流が流れ込む。この際、行電極Y上の電圧は、PDP10の行電極間の負荷容量C0及び可変抵抗R2の抵抗値に基づく時定数に従った傾斜にて徐々に上昇して行く。そして、行電極X上の電圧が電源B2の発生する直流電圧Vrに基づく負の電圧−Vrに到るタイミングで、スイッチング素子S5をオフ状態、スイッチング素子S4をオン状態に夫々切り換える。これにより、図7に示す如きその前縁部(立ち下がり時)のレベル変化が、後述する走査パルスSP及び維持パルスIP各々のそれよりも緩やかな負極性のパルス電圧−Vrを有するリセットパルスRPX'が生成される。そして、かかるリセットパルスRPX'は、行電極X1〜Xnの各々に一斉に印加される。更に、駆動制御回路4は、行電極Y上の電圧が電源B4の発生する直流電圧Vrに到るタイミングで、スイッチング素子S16をオフ状態、スイッチング素子S14及びS15を夫々オン状態に切り換える。これにより、図7に示す如きその前縁部(立ち上がり時)のレベル変化が、後述する走査パルスSP及び維持パルスIP各々のそれよりも緩やかな正極性のパルス電圧Vrを有するリセットパルスRPY'が生成される。そして、かかるリセットパルスRPY'は、行電極Y1〜Ynの各々に一斉に印加される。
【0023】
この際、前述した如く、上記リセットパルスRPX'の前縁部での傾斜は可変抵抗R1の抵抗値で決まり、リセットパルスRPY'の前縁部での傾斜は可変抵抗R2の抵抗値によって決まる。そして、これら可変抵抗R1及びR2の抵抗値を調整しているのが、上記リセットパルス波形調整信号RWである。尚、かかるリセットパルス波形調整信号RWは、前述したように、1画面の平均輝度を表す上記平均輝度信号ALに基づいて駆動制御回路4が生成するものである。
【0024】
すなわち、表示画像の平均輝度に応じて、リセットパルスRPX'及びRPY'各々の前縁部でのレベル変化の傾斜が調整されるのである。
例えば、表示画像の平均輝度が比較的高い場合には、X行電極ドライバ7及びY行電極ドライバ8各々には、リセットパルス前縁部でのレベル変化を急峻にすべきリセットパルス波形調整信号RWが供給される。この際、図6に示されるリセット回路RX及びRY内の可変抵抗R1及びR2各々の抵抗値は低くなり、時定数が大になる。よって、図8(a)に示すように、リセットパルスRPX'(RPY')の前縁部でのレベル変化は比較的急峻となる。
【0025】
一方、黒表示又は黒表示に近い低輝度画像表示時には、X行電極ドライバ7及びY行電極ドライバ8各々には、リセットパルスの前縁部でのレベル変化を緩やかにすべきリセットパルス波形調整信号RWが供給される。この際、可変抵抗R1及びR2各々の抵抗値は高くなり、それ故に時定数が小になる。よって、図8(c)に示すように、リセットパルスRPX'(RPY')の前縁部でのレベル変化は、図8(a)の場合に比して緩やかになる。従って、この際、リセットパルスRPX'(RPY')の前縁部でのレベルが直流電圧−Vr(Vr)に到るまでの時間TR3は、図8(a)の場合での時間TR1に比して長くなる。又、通常の画像表示時、すなわち平均的な輝度レベルを有する画像表示時には、上記可変抵抗R1及びR2各々の抵抗値は中程度に調整されることになる。よって、図8(b)に示すように、この際のリセットパルスRPX'(RPY')の前縁部でのレベル変化は、図8(a)の場合よりも緩やかであり、かつ図8(c)に示されているものよりも急峻となる。
【0026】
上述した如きリセットパルスRPx'及びRPY'の同時印加に応じて、PDP10の全ての放電セルがリセット放電し、そのリセット放電終息後、各放電セル内には一様に所定量の壁電荷が形成され保持される。尚、このリセット放電に伴ってパルス発光が生じるが、その発光輝度は、リセットパルスRPX'(RPY')の前縁部でのレベル変化が緩やかなほど低くなる。つまり、図8(c)に示す如き立ち下がり(立ち上がり)変化を有するリセットパルスRPX'(RPY')によると、そのリセットパルスによって生起されるリセット放電に伴う発光輝度は、図8(a)の場合に比して低くなるのである。
【0027】
上記一斉リセット行程Rcの実行により、PDP10における全放電セルは、後述する発光維持行程Icにおいて発光(維持放電)可能な状態(以下、"発光セル"状態と称する)に初期化される。
次に、図7に示す画素データ書込行程Wcでは、アドレスドライバ6が、上記メモリ3から供給された画素駆動データビットDBに応じたパルス直流電圧を有する画素データパルスを生成する。例えば、アドレスドライバ6は、画素駆動データビットDBの論理レベルが"1"である場合には高直流電圧の画素データパルスを生成し、"0"である場合には低直流電圧(0ボルト)の画素データパルスを生成する。そして、アドレスドライバ6は、上記画素データパルスを1表示ライン分毎にグループ化した画素データパルス群DP1〜DPnを、図7に示す如く順次、列電極D1〜Dmに印加する。更に、かかる画素データ書込行程Wcでは、Y行電極ドライバ8が、上記画素データパルス群DP1〜DPn各々の印加タイミングと同一タイミングにて負極性の走査パルスSPを発生し、これを図7に示す如く行電極Y1〜Ynへと順次印加して行く。尚、かかる走査パルスSPは、図7に示す如く上記スイッチング素子S21をオフ状態、スイッチング素子S22をオン状態にすることによって発生する。この際、上記走査パルスSPが印加された表示ラインと、高直流電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、この放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Icにおいて発光(維持放電)することができない状態(以下、"非発光セル"状態と称する)に推移する。一方、走査パルスSPが印加されながらも低直流電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Rcにおいて初期化された状態、つまり"発光セル"の状態を維持する。
【0028】
かかる画素データ書込行程Wcによれば、PDP10の各放電セルは、入力映像信号に基づく画素データに応じて"発光セル"状態又は"非発光セル"状態のいずれか一方の状態に設定されるのである。
次に、図7に示す発光維持行程Icにおいては、X行電極ドライバ7及びY行電極ドライバ8各々内のスイッチング素子S1〜S4及びS11〜S14を図の如きオン・オフシーケンスにて動作させることにより、正極性の維持パルスIPX及びIPYを発生する。X行電極ドライバ7及びY行電極ドライバ8各々は、これら正極性の維持パルスIPX及びIPYを図7に示す如く交互に繰り返し行電極X及びYに印加する。この際、各発光維持行程Ic内で印加すべき維持パルスIPの回数(又は期間)は、各サブフィールドの重み付けに応じて設定されている。ここで、PDP10内の全放電セルの内で、上記壁電荷が形成されている放電セル、すなわち"発光セル"状態にある放電セルのみが、上記維持パルスIPX及びIPYが印加される度に維持放電する。つまり、上記画素データ書込行程Wcにおいて"発光セル"状態に設定された放電セルのみが、そのサブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【0029】
以上の如く、本発明においては、前縁部でのレベル変化が緩やかなリセットパルスを全放電セルに印加するにあたり、この前縁部でのレベルが所定レベル(Vr又は−Vr)に到るまでの時間を、表示画像の平均輝度に応じて調整している。この際、黒表示又は黒表示に極めて近い低輝度な画像を表示する際には高輝度な画像を表示する時に比して、リセットパルスの前縁部でのレベルが所定レベルに到るまでの時間を長くする。かかる調整によれば、放電開始電圧が比較的低い放電セルから放電開始電圧が高い放電セルへと徐々にリセット放電が生起されて行くので、全放電セルで一斉にリセット放電が生起される場合に比してリセット放電に伴う発光輝度は低下する。
【0030】
よって、本発明によれば、黒表示又は黒表示に極めて近い低輝度な画像表示時にはリセット放電に伴う発光輝度が低下するので、この際のコントラスト低下を抑制することができるのである。
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【0031】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
かかる選択書込アドレス法を採用した場合には、上記一斉リセット行程Rc内において、リセットパルスRPY'の印加直後に、負極性の消去パルスEPを図9(a)〜図9(c)に示す如く行電極Y1〜Ynの各々に一斉に印加する。尚、図9(a)は高輝度画像表示時、図9(c)は黒表示又は黒表示に近い低輝度画像表示時、図9(b)は平均的な輝度レベルを有する画像表示時の各場合毎に、リセットパルスRPY'及びRPX'、消去パルスEP各々の波形と、その印加タイミングを示す図である。
【0032】
選択書込アドレス法を採用した場合の一斉リセット行程Rcでは、リセットパルスRPY'及びRPX'の印加によって全放電セル内に形成された壁電荷が、図9に示される消去パルスEPの印加により全て消滅する。すなわち、かかる消去パルスEPに印加に応じて全ての放電セルが"非発光セル"状態に推移するのである。次に、選択書込アドレス法を採用した場合の画素データ書込行程Wcでは、上述した如き負極性の走査パルスSPと、高直流電圧の画素データパルスとが同時に印加された放電セルのみに放電(選択書込放電)が生じる。PDP10内の全放電セルの内で、上記選択書込放電の生起された放電セル内のみに壁電荷が形成され、この放電セルは、"発光セル"状態に推移する。尚、選択書込アドレス法を採用した場合の発光維持行程Ic内での動作は、選択消去アドレス方を採用した場合と同様なので、その説明は省略する。
【0033】
又、図8(a)〜図8(c)及び図9(a)〜図9(c)に示す実施例においては、リセットパルスRPY'(RPX')の前縁部でのレベル変化を曲線状にしているが、図10(a)〜図10(c)の如き直線状であっても構わない。
要するに、表示画像の平均輝度が高い場合にはリセットパルスRPY'(RPX')の前縁部でのレベル変化率を図10(a)に示す如く大にし、一方、表示画像の平均輝度が低い場合にはそのレベル変化率を図10(c)に示す如く小に調整するのである。
【0034】
【発明の効果】
以上の如く、本発明においては、前縁部でのレベル変化が緩やかなリセットパルスを全放電セルに印加するにあたり、この前縁部でのレベルが所定レベルに到るまでの時間を、表示画像の平均輝度に応じて調整する。
よって、黒表示又は黒表示に極めて近い低輝度な画像表示時には、リセットパルスの前縁部が上記所定レベルに到るまでの時間を長くすれば、リセット放電に伴う発光輝度が低下し、この際のコントラスト低下を抑制することができる。
【図面の簡単な説明】
【図1】プラズマディスプレイ装置の概略構成を示す図である。
【図2】発光駆動フォーマットの一例を示す図である。
【図3】1サブフィールド内においてPDP10に印加される駆動パルスと、その印加タイミングを示す図である。
【図4】本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
【図5】図4に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図6】X行電極ドライバ7及びY行電極ドライバ8の内部構成を示す図である。
【図7】スイッチング素子S1〜S5、S11〜S16、S21及びS22各々のオン・オフシーケンスと、これらスイッチング素子の動作によって生成される各種駆動パルスと、その印加タイミングを示す図である。
【図8】表示画像の輝度毎にリセットパルスRP'の波形を示す図である。
【図9】選択書込アドレス法を採用した場合に一斉リセット行程Rc内で印加するリセットパルスRP'の波形と、消去パルスEPとを示す図である。
【図10】リセットパルスRP'の他の波形を示す図である。
【符号の説明】
2 平均輝度測定回路
7 X行電極ドライバ
8 Y行電極ドライバ
10 PDP
Claims (9)
- 表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、
前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベルが所定レベルに到達するまでの時間を調整するリセットパルス波形調整行程を含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記リセットパルス波形調整行程は、前記映像信号の平均輝度レベルが低輝度である場合には高輝度である場合に比して前記リセットパルスの前縁部におけるレベルが前記所定レベルに到達するまでの時間を長くすることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、
前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整行程を含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項4記載のプラズマディスプレイパネルの駆動方法。
- 前記リセットパルス波形調整行程は、前記映像信号の平均輝度レベルが低輝度である場合には高輝度である場合に比して前記リセットパルスの前縁部でのレベル変化率が小となるように調整することを特徴とする請求項4記載のプラズマディスプレイパネルの駆動方法。
- 表示画素を担う容量性の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイ装置であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを生成するリセットパルス生成手段と、前記映像信号に応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移させて前記発光セル状態にある前記放電セルのみを繰り返し発光せしめる発光駆動手段と、前記映像信号の平均輝度レベルを測定する平均輝度レベル測定手段と、を備え、
前記リセットパルス生成手段は、前記リセットパルスにおけるパルス電圧と同一電圧値を有する直流電源電圧を発生する電源と、前記直流電源電圧を抵抗器を介して前記放電セルに印加することにより前記リセットパルスを発生する手段と、前記平均輝度レベルに応じて容量性負荷としての前記放電セル及び前記抵抗器からなるC−R回路の時定数を調整するリセットパルス波形調整手段と、からなることを特徴とするプラズマディスプレイ装置。 - 前記リセットパルス波形調整手段は、前記平均輝度レベルが低輝度である場合には高輝度である場合に比して前記時定数を大に調整することを特徴とする請求項7記載のプラズマディスプレイ装置。
- 前記リセットパルス波形調整手段は、前記平均輝度レベルに応じて前記抵抗器の抵抗値を変更することにより前記時定数の調整を行うことを特徴とする請求項7記載のプラズマディスプレイ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000191183A JP4160236B2 (ja) | 2000-06-26 | 2000-06-26 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
US09/883,426 US6459212B2 (en) | 2000-06-26 | 2001-06-19 | Method of driving plasma display panel and plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000191183A JP4160236B2 (ja) | 2000-06-26 | 2000-06-26 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002006803A JP2002006803A (ja) | 2002-01-11 |
JP4160236B2 true JP4160236B2 (ja) | 2008-10-01 |
Family
ID=18690523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000191183A Expired - Fee Related JP4160236B2 (ja) | 2000-06-26 | 2000-06-26 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6459212B2 (ja) |
JP (1) | JP4160236B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1026655A1 (en) * | 1999-02-01 | 2000-08-09 | Deutsche Thomson-Brandt Gmbh | Method for power level control of a display device and apparatus for carrying out the method |
EP1316938A3 (en) * | 2001-12-03 | 2008-06-04 | Pioneer Corporation | Driving device for plasma display panel |
KR100438718B1 (ko) * | 2002-03-30 | 2004-07-05 | 삼성전자주식회사 | 플라즈마 디스플레이 패널의 리세트 램프 파형 자동 조정장치 및 방법 |
TWI250492B (en) * | 2002-10-24 | 2006-03-01 | Pioneer Corp | Driving apparatus of display panel |
JP4430878B2 (ja) * | 2003-03-11 | 2010-03-10 | パナソニック株式会社 | 容量性負荷駆動装置 |
JP4504647B2 (ja) * | 2003-08-29 | 2010-07-14 | パナソニック株式会社 | プラズマ表示装置 |
KR100490633B1 (ko) * | 2003-10-01 | 2005-05-18 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동 방법 |
JP2005107428A (ja) * | 2003-10-02 | 2005-04-21 | Pioneer Electronic Corp | 表示装置及び表示パネルの駆動方法 |
JP4510423B2 (ja) * | 2003-10-23 | 2010-07-21 | パナソニック株式会社 | 容量性発光素子の駆動装置 |
CN100346379C (zh) * | 2004-06-24 | 2007-10-31 | 友达光电股份有限公司 | 等离子显示面板及其驱动方法及装置 |
KR100610891B1 (ko) * | 2004-08-11 | 2006-08-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100605763B1 (ko) * | 2005-01-18 | 2006-08-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 방법 |
KR100627118B1 (ko) * | 2005-03-22 | 2006-09-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
JP5044895B2 (ja) * | 2005-04-26 | 2012-10-10 | パナソニック株式会社 | プラズマディスプレイ装置 |
JP4736530B2 (ja) * | 2005-05-16 | 2011-07-27 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
JP2006317856A (ja) * | 2005-05-16 | 2006-11-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
JP2007328036A (ja) * | 2006-06-06 | 2007-12-20 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
CN101438338A (zh) * | 2006-08-09 | 2009-05-20 | 日立等离子显示器股份有限公司 | 等离子体显示面板驱动方法和等离子体显示装置 |
KR100802337B1 (ko) | 2006-10-10 | 2008-02-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6369782B2 (en) * | 1997-04-26 | 2002-04-09 | Pioneer Electric Corporation | Method for driving a plasma display panel |
JP3606429B2 (ja) * | 1999-02-19 | 2005-01-05 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
-
2000
- 2000-06-26 JP JP2000191183A patent/JP4160236B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-19 US US09/883,426 patent/US6459212B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020014853A1 (en) | 2002-02-07 |
JP2002006803A (ja) | 2002-01-11 |
US6459212B2 (en) | 2002-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4160236B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
KR100512918B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
KR100555071B1 (ko) | 표시 패널 구동용 구동 장치 | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4383388B2 (ja) | プラズマ表示パネルの駆動方法 | |
JP3765381B2 (ja) | プラズマディスプレイ装置 | |
JP4698070B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
JP2000242229A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5063841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001013921A (ja) | プラズマディスプレイパネルの駆動装置 | |
JP3736672B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5004382B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4180828B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP4268390B2 (ja) | 表示パネルの駆動装置 | |
JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
JP4748878B2 (ja) | プラズマディスプレイ装置 | |
JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
KR100378622B1 (ko) | 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치 | |
JP4698076B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4136364B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP4385117B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2005043397A (ja) | 表示パネルの駆動装置 | |
JP2003005701A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080717 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140725 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |