JP4724473B2 - プラズマディスプレイ装置 - Google Patents

Description

プラズマディスプレイ装置に関する。

現在、薄型の表示デバイスとして交流放電型のプラズマディスプレイパネル(以下、ＰＤＰと称する)を搭載したプラズマディスプレイ装置が知られている。

ＰＤＰは、複数の列電極と、放電ガスが封入されている放電空間を挟んで上記列電極各々と交叉して配列された複数の行電極対を備えている。そして、この放電空間を含む各行電極対と列電極との各交差部に、その放電時において赤色で発光する放電セル、緑色で発光する放電セル、又は青色で発光する放電セルが形成されている。

この際、各放電セルは、放電現象を利用して発光を行うものである為、所定の輝度で発光する「点灯状態」と、「消灯状態」の２つの状態しかもたない。つまり、２階調分の輝度しか表現出来ないのである。そこで、このような放電セルを用いて、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する（例えば、特許文献１参照)。

サブフィールド法では、１フィールドの表示期間をＮ個のサブフィールドに分割し、各サブフィールドに、放電セルを連続して発光(又は消灯)させるべき期間を予め割り付けておく。そして、各サブフィールド毎に放電セル各々をそのサブフィールドに割り当てられている期間だけ、入力映像信号に応じて発光、又は消灯させるのである。これにより、１フィールド表示期間内において発光を実施させるサブフィールドの組み合わせにより、２^N(Ｎ：サブフィールドの数)段階(以下、階調と称する)で各種の中間輝度を表現することが可能となる。

ここで、上記サブフィールド法に基づく階調駆動を実施するにあたり、駆動装置(図示せぬ)は、ＰＤＰに対して各種駆動パルスを印加することにより、放電セルの各々に種々の放電を生起させる。すなわち、先ず、駆動装置は、ＰＤＰの行電極対にリセットパルスを印加することにより、全ての放電セルにリセット放電を生起させる。この際、上記リセット放電により、所定量の壁電荷が全放電セル内に一様に形成される。次に、駆動装置は、放電セルを１水平走査ライン(以下、１表示ラインと称する)分ずつ順次、入力映像信号に応じて選択的に消去放電させる。この際、選択消去放電の生起された放電セルではその放電セル内に残留していた壁電荷が消滅する。一方、上記選択消去放電の生起されなかった放電セルでは、上記リセット放電によって形成された壁電荷がそのまま残留することになる。次に、駆動装置は、全ての行電極対間に交互に、かつ一斉に各サブフィールドに対応した回数だけ維持パルスを印加する。かかる維持パルスの印加に応じて、壁電荷が残留している放電セルのみがサブフィールドに対応した期間だけ繰り返し維持放電し、この維持放電に伴う発光の状態を維持する。

ところが、ＰＤＰでは、パネルの温度変動、表示輝度の変動、経年変化等によって、上述した如き各種放電によって形成される壁電荷の量が一定とはならなくなる為、放電の強度にバラツキが生じて表示品質が劣化するという問題があった。
特開２０００−３３８９３２号公報

本発明は、かかる問題を解決すべく為されたものであり、放電の安定化を図り表示品質を向上させることが可能なプラズマディスプレイ装置を提供することを目的とするものである。

請求項１記載によるプラズマディスプレイ装置は、複数の行電極対と、前記行電極対の各々に交差して配列され各交差部にて表示セルを形成する複数の列電極とを備えるプラズマディスプレイパネルに対して入力映像信号における単位表示期間を夫々がアドレス期間とサスティン期間とを含む複数のサブフィールドで構成して画像表示を行うプラズマディスプレイ装置であって、前記表示セル各々内に形成されており、電子線の照射によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層と、前記アドレス期間において、前記映像信号に基づく画素データに応じて前記表示セル各々に選択的にアドレス放電を生起せしめるアドレス手段と、前記サスティン期間において、前記行電極対を構成する行電極間に繰り返しサスティンパルスを印加するサスティン手段と、を備え、前記サブフィールド各々の前記サスティン期間の最後に印加される前記サスティンパルスのリアエッジ部は、前記サスティンパルスのピーク電圧値から所定の第１電圧値に向けて電圧値が緩やかに変化する第１区間と、所定期間に亘り前記第１電圧値を維持する第２区間と、前記第１電圧値から緩やかに電圧値が変化して前記第１電圧値とは極性の異なる第２電圧値に到る第３区間と、からなる。

本発明によるプラズマディスプレイ装置は、各サブフィールドのサスティン期間の最後尾に印加するサスティンパルスのリアエッジ部を、サスティンパルスのピーク電圧値から第１電圧値に向けて電圧値が緩やかに変化する第１区間と、所定期間に亘り第１電圧値を維持する第２区間と、第１電圧値から緩やかに電圧値が変化してこの第１電圧値とは極性の異なる第２電圧値に到る第３区間とで構築する。これにより、サスティンパルスのリアエッジ部での誤放電を防止すると共に、上記所定期間及び第２電圧値を適切に設定することにより、残留する壁電荷の量を、その直後のアドレス期間にて選択放電を良好に生起させ得る量に調整可能となる。

図１は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。

図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。

ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ₁〜Ｄ_m、横方向（水平方向）に夫々伸張して配列された行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_nが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ₁，Ｘ₁）、（Ｙ₂，Ｘ₂）、（Ｙ₃，Ｘ₃）、・・・、（Ｙ_n，Ｘ_n）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ₁〜Ｄ_m各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う表示セルＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する表示セルＰＣ_1,1〜ＰＣ_1,m、第２表示ラインに属する表示セルＰＣ_2,1〜ＰＣ_2,m、・・・・、第ｎ表示ラインに属する表示セルＰＣ_n,1〜ＰＣ_n,mの各々がマトリクス状に配列されているのである。

図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、ＰＤＰ５０の列電極Ｄ₁〜Ｄ₃各々と、第１表示ライン（Ｙ₁，Ｘ₁）及び第２表示ライン（Ｙ₂，Ｘ₂）との各交叉部を抜粋して示すものである。又、図３は、図２のＶ３−Ｖ３線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ２−Ｗ２線におけるＰＤＰ５０の断面を示す図である。

図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各表示セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各表示セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、１対の行電極対（Ｘ₁、Ｙ₁）とこの行電極対に隣接する行電極対（Ｘ₂、Ｙ₂）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。 誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、電子線の照射によって励起されて波長２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層１３が形成されている。この酸化マグネシウム結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られる気相法酸化マグネシウム結晶体を含んでいる。かかる気相法酸化マグネシウム結晶体は、例えば図５ＡのＳＥＭ写真像に示す如き立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは図５ＢのＳＥＭ写真像に示す如き立方体の単結晶構造を有するものであり、その平均粒径は、５００オングストローム以上、好ましくは２０００オングストローム以上（ＢＥＴ法による測定結果）である。そして、図６に示すように、スプレー法や静電塗布法等により、気相法酸化マグネシウム単結晶体１３Ｂを誘電体層１２の表面に付着させることにより酸化マグネシウム層１３を形成させるのである。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上に気相法酸化マグネシウム単結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。

前面透明基板１０と平行に配置された背面基板１４上には、列電極Ｄの各々が、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。尚、ＰＤＰ５０の各表示ライン毎に、図２に示す如き梯子形状の隔壁１６が夫々形成されており、互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６によって、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む表示セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各表示セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、図３に示す如くこれらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。各表示セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。一方、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒ１が存在する。すなわち、２次元表示画面の横方向において互いに隣接する表示セルＰＣ各々の放電空間Ｓは、この隙間ｒ１を介して互いに連通しているのである。

駆動制御回路５６は、サブフィールド法（サブフレーム法）に基づく図７（ａ）に示す発光駆動シーケンスに従って、上記ＰＤＰ５０の各表示セルＰＣを図７（ｂ）に示す如く階調駆動させるべく、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、及びアドレスドライバ５５各々を制御する。尚、図７（ａ）に示す発光駆動シーケンスでは、１フィールド（１フレーム）の表示期間内のＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々に、アドレス期間Ｗ及びサスティン期間Ｉが含まれている。この際、先頭のサブフィールドＳＦ１に限り、アドレス期間Ｗの直前に実施するリセット期間Ｒが含まれている。リセット期間Ｒでは、全ての表示セルＰＣが、点灯モード状態に初期化される。アドレス期間Ｗでは、入力映像信号に基づき、各表示セルＰＣを点灯モード状態及び消灯モード状態のいずれか一方の状態に設定する。サスティン期間Ｉでは、上記点灯モード状態に設定されている表示セルＰＣのみを、そのサブフィールドの輝度重み付けに対応した回数分だけ繰り返しサスティン放電発光させるのである。図７（ｂ）に示す階調駆動によれば、各表示セルＰＣは、入力映像信号によって示される輝度レベルに応じた１のサブフィールド（黒丸にて示す）のアドレス期間Ｗのみで点灯モード状態から消灯モード状態に遷移し、それ以降、最後尾のサブフィールドＳＦ（Ｎ）に到るまで、この消灯モード状態を維持する。従って、図７（ｂ）に示す階調駆動によれば、入力映像信号によって示される輝度レベルに応じた数だけ先頭のサブフィールドＳＦ１から連続したサブフィールド（白丸にて示す）各々にて表示セルＰＣが点灯モードに維持され、各サブフィールドのサスティン期間Ｉにおいて連続してサスティン放電発光する。この際、１フィールド（１フレーム）の表示期間内において生起されたサスティン放電発光の回数に対応した中間輝度が視覚される。よって、図７（ｂ）に示す階調駆動によれば、Ｎ個のサブフィールドにより、（Ｎ＋１）段階にて夫々輝度レベルの異なる中間輝度を表現することが可能となる。

Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、及びアドレスドライバ５５は、図７（ａ）及び図７（ｂ）に示す如き駆動を実現すべき各種駆動パルス（後述する）を生成してＰＤＰ５０に供給する。

図８は、サブフィールドＳＦ１〜ＳＦ（Ｎ）の内からＳＦ１及びＳＦ２を抜粋して、ＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミングを示す図である。

リセット期間Ｒでは、Ｘ電極ドライバ５１が図８に示す如き負極性のリセットパルスＲＰ_Xを行電極Ｘ₁〜Ｘ_nに一斉に印加する。更に、かかるリセットパルスＲＰ_Xの印加と同時に、Ｙ電極ドライバ５３は、図８に示す如き、時間経過に伴い緩やかに電圧値が上昇してピーク電圧値に到るパルス波形を有する正極性の第１リセットパルスＲＰ_Y1を行電極Ｙ₁〜Ｙ_nに一斉に印加する。上記第１リセットパルスＲＰ_Y1及び負極性のリセットパルスＲＰxの同時印加により、全ての表示セルＰＣ_1,1〜ＰＣ_n,m各々内の行電極Ｘ及びＹ間において第１リセット放電が生起される。かかる第１リセット放電の終息後、各表示セルＰＣの放電空間Ｓ内における酸化マグネシウム層１３の表面に所定量の壁電荷が形成される。つまり、酸化マグネシウム層１３の表面上における行電極Ｘの近傍には正極性の電荷が形成され、行電極Ｙの近傍には負極性の電荷が形成される、いわゆる壁電荷の形成された状態となる。その後、Ｙ電極ドライバ５３は、図８に示す如き、立ち下がり時の電圧変化が緩やかな負極性の第２リセットパルスＲＰ_Y2を生成し、これを全ての行電極Ｙ₁〜Ｙ_nに一斉に印加する。かかる第２リセットパルスＲＰ_Y2の印加に応じて、全ての表示セルＰＣ_1,1〜ＰＣ_n,m各々内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電により、全ての表示セルＰＣ_1,1〜ＰＣ_n,m各々内に形成されていた壁電荷が消滅する。すなわち、リセット期間Ｒにより、全ての表示セルＰＣ_1,1〜ＰＣ_n,mは、壁電荷の存在しない消灯モード状態に初期化されるのである。尚、表示セルＰＣ内に上記酸化マグネシウム層１３が形成されているため、リセット放電によるプライミング効果が長く持続し、アドレスの高速化が可能となる。

尚、上記リセット期間Ｒでは、コントラストの向上を図るべく、立ち上がり時の電圧変化が緩やかな第１リセットパルスＲＰ_Y1を行電極Ｙに印加することによりＴ字状の透明電極Ｙａ及びＸａ間において弱い第１リセット放電を生起させるようにしている。

次に、アドレス期間Ｗでは、アドレスドライバ５５が、入力映像信号に基づきそのサブフィールドにおいて表示セルＰＣを発光させるか否かを設定する為の画素データパルスを生成する。例えば、アドレスドライバ５５は、表示セルＰＣを発光させる場合には高電圧、発光させない場合には低電圧の画素データパルスを各表示セルＰＣ毎に生成する。そして、アドレスドライバ５５は、かかる画素データパルスを１表示ライン分（ｍ個）ずつ、画素データパルス群ＤＰ₁、ＤＰ₂、・・・、ＤＰ_nとして順次、列電極Ｄ₁〜Ｄ_mに印加して行く。この間、Ｙ電極ドライバ５３は、上記画素データパルス群ＤＰ₁〜ＤＰ_n各々のタイミングに同期させて負極性の走査パルスＳＰを行電極Ｙ₁〜Ｙ_nに順次印加して行く。この際、走査パルスＳＰが印加され且つ高電圧の画素データパルスが印加された表示セルＰＣのみに放電（選択放電）が生起され、その表示セルＰＣの放電空間Ｓ内における酸化マグネシウム層１３及び蛍光体層１７各々の表面に所定量の壁電荷が形成される。尚、走査パルスＳＰが印加されたものの低電圧の画素データパルスが印加された表示セルＰＣ内では上記の如き選択放電は生起されないので、その直前までの壁電荷の形成状態が維持される。

すなわち、アドレス期間Ｗの実行により、各表示セルＰＣは、入力映像信号に基づき、所定量の壁電荷が存在する点灯モード状態、又は所定量の壁電荷が存在しない消灯モード状態のいずれか一方に設定されるのである。

次に、サスティン期間Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３の各々が、交互に繰り返し正極性のサスティンパルスＩＰ_X及びＩＰ_Yを行電極Ｘ₁〜Ｘ_n及びＹ₁〜Ｙ_nに印加する。尚、各サブフィールドのサスティン期間Ｉにおいて最後尾に印加されるサスティンパルスＩＰ（例えば、図８においてはサスティンパルスＩＰ_YE）は、図８に示す如き波形のリアエッジ部ＲＥＧを有する。又、サブフィールド各々のサスティン期間Ｉにおいて、これらサスティンパルスＩＰ_X及びＩＰ_Yを印加する回数は、各サブフィールドの輝度重み付けに基づいて設定されている。サスティン期間Ｉにおいて、サスティンパルスＩＰ_X及びＩＰ_Yが印加される度に所定量の壁電荷が形成されている上記点灯モード状態にある表示セルＰＣのみがサスティン放電し、この放電に伴い蛍光体層１７が発光してパネル面に画像が形成される。

ここで、各表示セルＰＣ内に形成されている酸化マグネシウム層１３には、図５Ａ又は図５Ｂに示す如き形状の比較的大なる気相酸化マグネシウム単結晶体が含まれている。このような単結晶体は電子線を照射すると、図９に示す如く、波長域３００〜４００ｎｍにピークを有するＣＬ発光と共に、波長域２００〜３００ｎｍ内（特に２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光が生起されることから、２３５ｎｍに対応したエネルギー準位を有するものであると考えられる。尚、２３５ｎｍにピークを有するＣＬ発光は、図１０に示す如く、気相法酸化マグネシウム単結晶体の粒径が大きくなるほどそのピーク強度が大きくなる。すなわち、気相酸化マグネシウム結晶体を生成する際に、通常よりも高い温度でマグネシウムを加熱すると、平均粒径５００オングストロームの気相酸化マグネシウム単結晶体と共に、図５Ａ或いは図５Ｂの如き粒径２０００オングストローム以上の比較的大なる単結晶体が形成される。この際、マグネシウムを加熱する際の温度が通常よりも高温であるので、マグネシウムと酸素が反応する火炎の長さも長くなる。従って、かかる火炎と周囲との温度差が大になり、それ故に、粒径が大なる気相酸化マグネシウム単結晶体のグループほど、２００〜３００ｎｍ（特に２３５ｎｍ）に対応したエネルギー準位の高い単結晶体が多く含まれることになると推測される。この気相酸化マグネシウム単結晶体は、他の方法によって生成された酸化マグネシウムと比較すると高純度であると共に微粒子であり、粒子の凝集が少ない等の特徴を備えている。

従って、気相酸化マグネシウム単結晶体は、上述した如き２３５ｎｍに対応したエネルギー準位を有することにより、電子を長時間に亘り（数msec）捕捉し、この電子を選択放電時の電界の印加によって放出させることで放電に必要な初期電子を迅速に取得していると推測される。よって、電子の照射によって２００〜３００ｎｍにピークを有するＣＬ発光を為す気相酸化マグネシウム単結晶体が図３に示す如き酸化マグネシウム層１３に含まれていると、放電空間Ｓ内には放電を生起させるのに必要十分な量の電子が常時存在することになり、放電空間Ｓ内での放電確率が著しく高くなる。

図１１は、表示セルＰＣ内に酸化マグネシウム層を設けなかった場合、従来の蒸着法によって酸化マグネシウム層を形成させた場合、電子線の照射により２００〜３００ｎｍにピークを有するＣＬ発光を生起する気相酸化マグネシウム単結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を示す図である。 図１１中において横軸は放電の休止時間、つまり放電が生起されてから次の放電が生起されるまでの時間間隔を表すものである。このように、各表示セルＰＣ内に、電子線の照射により２００〜３００ｎｍにピークを有するＣＬ発光を為す気相酸化マグネシウム単結晶体を含む酸化マグネシウム層１３を設けると、従来の蒸着法によって酸化マグネシウム層を形成させた場合に比して放電確率が高まる。この際、図１２に示すように、電子線を照射した際のＣＬ発光、特に２３５ｎｍにピークを有するＣＬ発光の強度が大なるものほど、放電空間Ｓ内において生起される放電遅れを短縮させることができる。尚、かかる酸化マグネシウム層１３と誘電体層１２との間に、図１３及び図１４に示す如き蒸着法またはスパッタリングによって形成された薄膜の酸化マグネシウム層１３０を設けるようにしても良い。

このように、図５Ａ又は図５Ｂに示す如き気相酸化マグネシウム単結晶体を含む酸化マグネシウム層１３を表示セルＰＣ内に設けると、放電遅れが短縮され、各表示セルＰＣ毎の放電バラツキが小さくなる。すると、放電遅れが短くなった分だけ放電も生起され易くなる為、駆動パルスのリアエッジ部（パルス電圧の立ち下がり区間）において不要な放電が生じ易くなる。特に、サスティン期間Ｉの最終に印加されるサスティンパルスＩＰのリアエッジ部において比較的大きな放電が生起されると、表示セルＰＣ内に残留していた壁電荷の一部が消去されてしまう。よって、この際、サスティン期間Ｉの直後に実施されるアドレス期間Ｗにおいて選択放電を正しく生起させることが出来なくなる。

そこで、Ｙ電極ドライバ５３は、各サスティン期間ＩにおいてサスティンパルスＩＰを繰り返し印加するにあたり、最終のサスティンパルスに限り、図８に示す如きリアエッジ部ＲＥＧを有するサスティンパルスＩＰ_YEを印加するようにしている。

図１５は、Ｙ電極ドライバ５３及びＸ電極ドライバ５１の内部構成を示す図である。

Ｘ電極ドライバ５１において、直流電源Ｂ２は負極性の直流の電圧−Ｖ_rを発生しこれをスイッチング素子Ｓ８に印加する。スイッチング素子Ｓ８は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、直流電源Ｂ２から供給された電圧−Ｖ_rを抵抗Ｒ１を介して行電極Ｘに印加する。直流電源Ｂ１は正極性の直流の電圧Ｖ_Sを発生しこれをスイッチング素子Ｓ３に印加する。スイッチング素子Ｓ３は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、直流電源Ｂ１から供給された電圧Ｖ_Sを行電極Ｘに印加する。スイッチング素子Ｓ１は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、コンデンサＣ１の一方の電極端子の電圧をコイルＬ１、ダイオードＤ１を介して行電極Ｘに印加する。スイッチング素子Ｓ２は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、行電極Ｘ上の電圧をコイルＬ２、及びダイオードＤ２を介してコンデンサＣ１の一方の電極端子に印加する。スイッチング素子Ｓ４は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり行電極Ｘを接地する。

一方、Ｙ電極ドライバ５３において、直流電源Ｂ３は正極性の直流の電圧Ｖ_Sを発生しこれをスイッチング素子Ｓ１３に印加する。スイッチング素子１３は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、直流電源Ｂ３から供給された電圧Ｖ_Sをライン１２に印加する。スイッチング素子Ｓ１１は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、コンデンサＣ２の一方の電極端子の電圧をコイルＬ３、ダイオードＤ３を介して上記ライン１２に印加する。スイッチング素子Ｓ２は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、ライン１２上の電圧をコイルＬ４及びダイオードＤ４を介してコンデンサＣ２の一方の電極端子に印加する。スイッチング素子Ｓ１は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、ライン１２を接地する。スイッチング素子１５は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、上記ライン１２及びライン１３を接続する。直流電源Ｂ４は正極性の直流の電圧Ｖ_Rを発生してこれをスイッチング素子Ｓ１６に印加する。スイッチング素子Ｓ１６は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、直流電源Ｂ４から供給された電圧Ｖ_Rを抵抗Ｒ２を介してライン１３に印加する。直流電源Ｂ５は負極性の直流の電圧−Ｖ_offを発生してこれをスイッチング素子Ｓ１７に印加する。スイッチング素子Ｓ１７は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、直流電源Ｂ５から供給された負極性の電圧−Ｖ_offをライン１３に印加する。直流電源Ｂ６は直流の電圧Ｖ_hを発生する。直流電源Ｂ６の負極端子はライン１３、スイッチング素子Ｓ２２及びダイオードＤ６のアノード電極に夫々接続されており、その正極端子はスイッチング素子Ｓ２１及びダイオードＤ５のカソード電極に夫々接続されている。スイッチング素子Ｓ２１は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、ダイオードＤ５のアノード電極及びカソード電極間を短絡させると共に、直流電源Ｂ６の正極端子の電圧を行電極Ｙに印加する。スイッチング素子Ｓ２２は、駆動制御回路５６から供給されたスイッチング信号に応じてオン状態となり、ダイオードＤ６のアノード電極及びカソード電極間を短絡させると共に、直流電源Ｂ６の負極端子の電圧を行電極Ｙに印加する。

以下に、図１５に示される構成による各種駆動パルスの生成動作について説明する。

先ず、上記リセット期間Ｒでは、駆動制御回路５６は、所定期間に亘り、Ｘ電極ドライバ５１のスイッチング素子Ｓ８をオン状態、Ｙ電極ドライバ５３のスイッチング素子Ｓ１６をオン状態に設定する。これにより、図８に示す如きリセットパルスＲＰ_Xが行電極Ｘ上において生成され、第１リセットパルスＲＰ_Y1が行電極Ｙ上において生成される。

次に、アドレス期間Ｗでは、駆動制御回路５６は、Ｙ電極ドライバ５３のスイッチング素子Ｓ２１及びＳ２２各々の内の一方をオン状態、他方をオフ状態に設定する。この際、スイッチング素子Ｓ２２がオン状態にある間、図８に示す如き負極性の走査パルスＳＰが行電極Ｙ上において生成される。

サスティン期間Ｉでは、駆動制御回路５６は、Ｙ電極ドライバ５３のスイッチング素子Ｓ１６及びＳ２２をオフ状態、スイッチング素子Ｓ１５及びＳ２１を夫々オン状態に固定する。この間、駆動制御回路５６は、Ｘ電極ドライバ５１のスイッチング素子Ｓ１〜Ｓ３を、Ｓ１、Ｓ３及びＳ２なる順に択一的に順次オン状態に設定させるべきスイッチングシーケンスを繰り返し実施する。これにより、図８に示す如き正極性のサスティンパルスＩＰ_Xが繰り返し行電極Ｘ上において生成される。更に、駆動制御回路５６は、Ｙ電極ドライバ５３のスイッチング素子Ｓ１１〜Ｓ１３を、Ｓ１１、Ｓ１３及びＳ１２なる順に択一的に順次オン状態に設定させるべきスイッチングシーケンスを繰り返し実施する。これにより、図８に示す如き正極性のサスティンパルスＩＰ_Yが繰り返し行電極Ｙ上において生成される。

ただし、最後尾に印加するサスティンパルスＩＰ_YEを生成する場合に限り、駆動制御回路５６は、図１６に示す如きスイッチングシーケンスに基づきＹ電極ドライバ５３に対する駆動制御を実行する。

図１６において、駆動制御回路５６は、先ず、スイッチング素子Ｓ１１をオフ状態からオン状態に切り替えると共にスイッチング素子Ｓ１４をオン状態からオフ状態に切り替え、それから所定期間Ｔａの経過後にスイッチング素子Ｓ１３をオフ状態からオン状態に切り替える。すると、コンデンサＣ２に蓄えられていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、Ｓ１５、Ｓ２１及び行電極Ｙを介して表示セルＰＣに流れ込む。これにより、行電極Ｙ上の電圧が図１６に示す如く徐々に上昇する。この際、かかる電圧上昇区間が、サスティンパルスＩＰ_YEのフロントエッジ部となる。そして、スイッチング素子Ｓ１３がオフ状態からオン状態に切り替わると、直流電源Ｂ３の正極端子の電圧Ｖ_Sがスイッチング素子Ｓ１３、Ｓ１５及びＳ２２を介して行電極Ｙに印加され、行電極Ｙ上の電圧はＶ_S固定となる。この電圧Ｖ_SがサスティンパルスＩＰ_YEのピーク電圧となる。駆動制御回路５６は、スイッチング素子Ｓ１３のオン状態を所定期間Ｔｃに亘り維持させた後、これをオフ状態に切り替え、更にスイッチング素子Ｓ１１をオフ状態、スイッチング素子Ｓ１２をオン状態に夫々切り替える。すると、行電極Ｘ及びＹ間の負荷容量Ｃ₀に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２の充電動作により、行電極Ｙ上の電圧は図１６に示す如く徐々に低下して行く。

駆動制御回路５６は、かかるスイッチング素子Ｓ１２のオン状態を所定期間Ｔ_b1に亘り維持させた後、これをオフ状態に切り替え、更に所定期間Ｔ_b2の経過後、スイッチング素子Ｓ１７をオン状態に切り替える。これにより、所定期間Ｔ_b2に亘りスイッチング素子Ｓ１１〜Ｓ１４及びＳ１７の全てがオフ状態となるので、行電極Ｙはハイインピーダンス状態となる。よって、この所定期間Ｔ_b2に亘り、行電極Ｙ上の電圧は、スイッチング素子Ｓ１２がオン状態からオフ状態に切り替わる直前の電圧Ｖ１に維持される。この際、電圧低下が一時的に停止することになるので、電圧低下時において生じる誤放電が抑制される。

そして、かかる所定期間Ｔ_b2の経過後、所定期間Ｔ_b3に亘り、駆動制御回路５６は、スイッチング素子Ｓ１７をオン状態に設定する。すると、直流電源Ｂ５の負極端子の電圧−Ｖ_offがスイッチング素子Ｓ２２を介して行電極Ｙに印加されるので、行電極Ｙ上の電圧は緩やかに低下し、負の電圧−Ｖ２（例えば、電圧−Ｖ_off）に到る。その後、駆動制御回路５６は、スイッチング素子Ｓ１４をオン状態に設定する。これにより、行電極Ｙ上の電圧は負の電圧−Ｖ２から接地電位、すなわち０ボルトに到る。この際、図１６に示す如き所定期間Ｔ_b1〜Ｔ_b3に亘り、行電極Ｙ上の電圧が低下し、サスティンパルスＩＰ_YEのリアエッジ部ＲＥＧを形成する。尚、かかるリアエッジ部ＲＥＧにおいては、上記所定期間Ｔ_b2が大なるほど上記電圧−Ｖ２を小さな値に設定する。

このように、サスティンパルスＩＰ_YEのリアエッジ部ＲＥＧに、ピーク電圧値から所定の電圧Ｖ１に向けて緩やかに電圧を変化させた後、所定期間に亘りその電圧値をＶ１に維持させる区間（Ｔ_b2）を設けることにより、サスティンパルスのリアエッジ部での誤放電を防止するようにしている。更に、そのリアエッジ部ＲＥＧに、上記電圧Ｖ１から、この電圧Ｖ１とは異なる極性の所定の電圧−Ｖ２に到るまでその電圧を緩やかに変化させる区間（Ｔ_b3）を設けている。この際、上記所定期間Ｔ_b2及び電圧−Ｖ２を適切に設定することにより、残留する壁電荷の量を、その直後のアドレス期間Ｗにて選択放電を良好に生起させ得る量に調整できるようにしている。よって、かかるサスティンパルスＩＰ_YEによれば、その直後に実施されるアドレス期間における選択放電のマージンを増加させることが可能となる。

従って、本発明によるプラズマディスプレイ装置によれば、放電を安定化させて表示品質の向上を図ることができるようになる。

本発明によるプラズマディスプレイ装置の概略構成を示す図である。 表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。 図２に示されるＶ３−Ｖ３線上での断面を示す図である。 図２に示されるＷ２−Ｗ２線上での断面を示す図である。 酸化マグネシウム単結晶体の一例を示す図である。 酸化マグネシウム単結晶体の一例を示す図である。 スプレー法や静電塗布法等により気相法酸化マグネシウム単結晶体１３Ｂを誘電体層１２の表面に付着させた場合の形態を模式的に示す図である。 図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンス及び発光駆動パターンの一例を示す図である。 ＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。 酸化マグネシウム単結晶体に電子線を照射した際に励起されるＣＬ発光の波長とＣＬ発光強度との対応関係を示すグラフである。 酸化マグネシウム単結晶体の粒径と２３５ｎｍでのＣＬ発光強度との関係を示すグラフである。 表示セルＰＣ内に酸化マグネシウム層を設けなかった場合の放電確率、従来の蒸着法によって酸化マグネシウム層を構築した場合の放電確率、電子線の照射により２００〜３００ｎｍにピークを有するＣＬ発光を励起する酸化マグネシウム単結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を示す図である。 ２３５ｎｍピークのＣＬ発光強度と放電遅れ時間との対応関係を示す図である。 図２に示されるＶ３−Ｖ３線上での断面の他の一例を示す図である。 図２に示されるＷ２−Ｗ２線上での断面の他の一例を示す図である。 Ｘ電極ドライバ５１及びＹ電極ドライバ５３各々の内部構成を示す図である。 サスティンパルスＩＰ_YEを生成する際に採用されるスイッチングシーケンスを示す図である。

主要部分の符号の説明

１３ 酸化マグネシウム層
５０ ＰＤＰ
５１ Ｘ電極ドライバ
５３ Ｙ電極ドライバ
５５ アドレスドライバ
５６ 駆動制御回路

Claims (8)

1. 複数の行電極対と、前記行電極対の各々に交差して配列され各交差部にて表示セルを形成する複数の列電極とを備えるプラズマディスプレイパネルに対して入力映像信号における単位表示期間を夫々がアドレス期間とサスティン期間とを含む複数のサブフィールドで構成して画像表示を行うプラズマディスプレイ装置であって、
   前記表示セル各々内に形成されており、電子線の照射によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層と、
   前記アドレス期間において、前記映像信号に基づく画素データに応じて前記表示セル各々に選択的にアドレス放電を生起せしめるアドレス手段と、
   前記サスティン期間において、前記行電極対を構成する行電極間に繰り返しサスティンパルスを印加するサスティン手段と、を備え、
   前記サブフィールド各々の前記サスティン期間の最後に印加される前記サスティンパルスのリアエッジ部は、前記サスティンパルスのピーク電圧値から所定の第１電圧値に向けて電圧値が緩やかに変化する第１区間と、所定期間に亘り前記第１電圧値を維持する第２区間と、前記第１電圧値から緩やかに電圧値が変化して前記第１電圧値とは極性の異なる第２電圧値に到る第３区間と、からなることを特徴とするプラズマディスプレイ装置。
2. 前記サスティン手段は、前記第２区間において前記行電極を前記所定期間に亘りハイインピーダンス状態に設定することにより前記行電極を前記第１電圧値に維持させることを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記第１電圧値は、前記ピーク電圧値よりも小であり且つ接地電位よりも大なる電圧であることを特徴とする請求項１記載のプラズマディスプレイ装置。
4. 前記所定期間が大なるほど前記第２電圧を小に設定することを特徴する請求項１記載のプラズマディスプレイ装置。
5. 前記単位表示期間の先頭のサブフィールドの前記アドレス期間の直前において全表示セル内に壁電荷を形成させるリセット手段を更に備え、
   前記アドレス手段は、各表示セル毎に前記入力映像信号に応じて前記単位表示期間内のいずれか１のサブフィールドのアドレス期間において前記壁電荷の消去を行い、
   前記サスティン手段は、前記サスティンパルスを印加することにより前記壁電荷が形成されている前記表示セルのみをサスティン放電発光させることを特徴とする請求項１記載のプラズマディスプレイ装置。
6. 前記酸化マグネシウム層が、マグネシウムが加熱されて発生されるマグネシウム蒸気が気相酸化されることによって生成される酸化マグネシウム単結晶体を含んでいることを特徴とする請求項１記載のプラズマディスプレイ装置。
7. 前記酸化マグネシウム層が、粒径２０００オングストローム以上の酸化マグネシウム単結晶体を含んでいることを特徴とする請求項６記載のプラズマディスプレイ装置。
8. 前記酸化マグネシウム単結晶体が波長域２３０〜２５０ｎｍ内にピークを有するカソードルミネッセンス発光を行うことを特徴とする請求項７記載のプラズマディスプレイ装置。