KR100796692B1 - 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 Download PDF

Info

Publication number
KR100796692B1
KR100796692B1 KR1020060091024A KR20060091024A KR100796692B1 KR 100796692 B1 KR100796692 B1 KR 100796692B1 KR 1020060091024 A KR1020060091024 A KR 1020060091024A KR 20060091024 A KR20060091024 A KR 20060091024A KR 100796692 B1 KR100796692 B1 KR 100796692B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
inductor
period
transistor
Prior art date
Application number
KR1020060091024A
Other languages
English (en)
Inventor
양진호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060091024A priority Critical patent/KR100796692B1/ko
Priority to JP2007062072A priority patent/JP4982214B2/ja
Priority to US11/898,375 priority patent/US8497818B2/en
Priority to EP07116667A priority patent/EP1903546A3/en
Priority to CN200710153467XA priority patent/CN101149898B/zh
Application granted granted Critical
Publication of KR100796692B1 publication Critical patent/KR100796692B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치는 유지 기간 동안 유지 방전을 수행하는 제1 전극 및 제2 전극에 하이 레벨 전압과 로우 레벨 전압을 반대 위상으로 인가한다. 이때, 제1 전극에 연결된 제1 인덕터를 통하여 제1 전극의 전압을 감소시킨 후, 상기 제1 전극을 플로팅하여 상기 제1 전극의 전압을 제2 전압으로 유지한다. 이어서, 상기 제1 전극의 전압을 상기 제2 전압에서 상기 로우 레벨 전압으로 변경하는 동안 상기 제2 전극에 연결된 제2 인덕터에 흐르는 전류의 크기를 증가시킨다. 그런 후에, 상기 제2 인덕터를 이용하여 상기 제2 전극의 전압을 상기 하이 레벨 전압까지 증가시킨다. 이와 같이, 제2 인덕터에 에너지를 축적시킨 후, 제2 전극의 전압을 상기 하이 레벨 전압까지 충분히 인가할 수 있다.
PDP, 전극, 방전, 인덕터, 에너지, 유지 기간, 유지 방전 펄스, 플로팅

Description

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법{PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 유지 방전 회로를 개략적으로 나타낸 도면이다.
도 4는 도 3의 플라즈마 표시 장치의 유지 방전 회로의 한 실시 예에 따른 신호 타이밍도이다.
도 5a 내지 도 5c는 각각 도 4의 신호 타이밍에 따른 도 3의 플라즈마 표시 장치의 유지 방전 회로(510)의 동작을 나타낸 도면이다.
도 6은 도 3의 플라즈마 표시 장치의 유지 방전 회로의 다른 실시 예에 따른 신호 타이밍도이다.
도 7a 및 도 7b는 각각 도 6의 신호 타이밍에 따른 도 3의 플라즈마 표시 장치의 유지 방전 회로의 동작을 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 관한 것으로, 특히 유지 방전 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
이러한 동작을 하기 위해서, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가된다. 이때, 유지 방전이 일어나는 두 전극은 용량성 성분으로 작용하므로, 전극에 하이 레벨 전압 또는 로우 레벨 전압을 인가하기 위해서는 무효 전력이 필요하다. 따라서 플라즈마 표시 장치의 유지 방전 회로는 무효 전력을 회수하여 재사용하는 에너지 회수 회로가 사용된다. 종래의 에너지 회수 회로로서 L.F.Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다. 그러나 스위치의 전압 강하나 다이오드의 전압 강하, 인덕터의 누설 성분 및 회로에 기생 가능한 누설 저항 등으로 인해 에너지 회수율이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 유지 방전 회로에서 에너지 회수율을 향상시킬 수 있는 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 제1 전극의 전압을 제1 전압에서 감소시키는 제1 단계, 상기 제1 전극의 전압을 상기 제1 전압보다 낮은 제2 전압으로 유지하는 제2 단계, 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제2 전압보다 낮은 제3 전압으로 변경시키면서 상기 제2 전극에 연결된 제1 인덕터에 흐르는 전류의 크기를 증가시키는 제3 단계, 그리고 상기 제1 전극에 상기 제3 전압을 인가하는 동안 상기 제1 인덕터를 통해 상기 제2 전극의 전압을 증가시키는 제4 단계를 포함한다.
본 발명의 다른 특징에 따르면, 표시 동작을 수행하는 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 패널, 그리고 상기 제1 전극에 연결되어 있는 제1 인덕터 및 상기 제2 전극에 연결되어 있는 제2 인덕터를 포함하며, 유지 기간 동안 상기 제1 및 제2 전극에 각각 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 반대 위상으로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 이때, 상기 구동 회로는, 제1 기간 동안 상기 제1 전극의 전압을 상기 제1 전압보다 낮은 제3 전압에서 상기 제2 전압까지 변경시키면서 상기 제2 인덕터에 에너지를 축적하 고, 제2 기간 동안 상기 제2 전극의 전압을 상기 제1 전압보다 낮은 제4 전압에서 상기 제2 전압까지 변경시키면서 상기 제1 인덕터에 에너지를 축적한다.
본 발명의 또 다른 특징에 따르면, 표시 동작을 수행하는 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치가 제공된다. 이 구동 장치는, 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 전극에 제1단이 연결되어 있는 제1 인덕터, 상기 제1 인덕터의 제2단과 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 공급하는 제3 전원 사이에 연결되며, 턴온 시 상기 제1 전극의 전압을 감소시키는 경로를 형성하는 제3 트랜지스터, 상기 제2 전극에 제1단이 연결되어 있는 제2 인덕터, 그리고 상기 제2 인덕터의 제2단과 상기 제1 전압과 상기 제2 전압 사이의 제4 전압을 공급하는 제4 전원 사이에 연결되며, 턴온 시 상기 제2 전극의 전압을 증가시키는 경로를 형성하는 제4 트랜지스터를 포함하며, 상기 제1 전극의 전압이 상기 제3 전압보다 낮은 제5 전압이 인가된 상태에서, 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제1 기간 동안 상기 제4 트랜지스터를 턴온시킨다.
본 발명의 또 다른 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 제1 전극의 전압을 제1 전압으로 유지시킨 상태에서, 상기 제2 전극에 연결된 제1 인덕터를 통해 상기 제2 전극의 전압을 상기 제1 전압보다 높은 제2 전압까지 감소시키는 제1 단계, 상 기 제1 단계 이후, 상기 제2 전극의 전압을 상기 제2 전압에서 상기 제1 전압까지 감소시키면서 상기 제1 전극에 연결된 제2 인덕터를 상기 제1 전극에 연결하여 상기 제2 인덕터에 에너지를 축적하는 제2 단계, 상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 제3 전압까지 증가시키는 제3 단계, 상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 상기 제3 전압에서 상기 제1 전압보다 높은 제4 전압까지 감소시키는 제4 단계, 상기 제1 전극의 전압을 상기 제4 전압에서 상기 제1 전압까지 감소시키면서 상기 제1 인덕터를 상기 제2 전극에 연결하여 상기 제1 인덕터에 에너지를 축적하는 제5 단계, 그리고 상기 제1 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터를 통해 상기 제2 전극의 전압을 상기 제3 전압까지 증가시키는 제6 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 대해서 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 셀 중에서 해당 서브필드에서 켜질 셀과 켜지지 않을 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 주사 전극 구동부(400)는 Y 전극(Y1-Yn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 X 전극(X1-Xn)에 유지 방전 펄스를 Y 전극(Y1-Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
그리고 유지 기간에서 제어부(200)는 복수의 Y 전극(Y1-Yn)의 전압을 하이 레벨 전압(Vs)에서 로우 레벨 전압(0V)으로 감소시키는 기간(T2)을 복수의 Y 전극(Y1-Yn)의 전압을 로우 레벨 전압(0V)에서 하이 레벨 전압(Vs)으로 증가시키는 기간(T1)보다 길게 설정한다. 마찬가지로, 제어부(200)는 복수의 Y 전극(Y1-Yn)의 전압을 하이 레벨 전압(Vs)에서 로우 레벨 전압(0V)으로 감소시키는 기간(T4)을 복수의 Y 전극(Y1-Yn)의 전압을 로우 레벨 전압(0V)에서 하이 레벨 전압(Vs)으로 증가시키는 기간(T3)보다 길게 설정한다.
다음으로, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3을 참조하여 상세하게 설명한다.
도 3은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 유지 방전 회로를 개략적으로 나타낸 도면이다. 도 3에서는 설명의 편의상 하나의 Y 전극(Y)과 하나의 X 전극(X)만을 도시하였으며, Y 전극(Y)과 X 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 도 3에서는 트랜지스터(Ys, Yr, Yf, Yg, Xs, Xr, Xf, Xg)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Ys, Yr, Yf, Yg, Xs, Xr, Xf, Xg)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Ys, Yr, Yf, Yg, Xs, Xr, Xf, Xg)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(Ys, Yr, Yf, Yg, Xs, Xr, Xf, Xg)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Ys, Yr, Yf, Yg, Xs, Xr, Xf, Xg)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
도 3에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 유지 방전 회로는 Y 전극 유지 방전 회로(410) 및 X 전극 유지 방전 회로(410)를 포함한다. Y 전극 유지 방전 회로(410)는 복수의 Y 전극(Y1-Yn)에 연결되어 있으며, 도 1의 주사 전극 구동부(400)에 형성될 수 있다. X 전극 유지 방전 회로(510)는 복수의 X 전극(X1-Xn)에 연결되어 있으며, 도 1의 유지 전극 구동부(500)에 형성될 수 있다.
Y 전극 유지 방전 회로(410)는 유지 방전부(411) 및 에너지 회수부(412)를 포함한다. 유지 방전부(411)는 트랜지스터(Ys, Yg)를 포함하며, 트랜지스터(Ys, Yg)의 스위칭 동작에 의해 Y 전극에 Vs 전압 또는 0V 전압을 인가할 수 있다. 에너지 회수부(412)는 트랜지스터(Yr, Yf), 인덕터(Ly), 커패시터(Cy) 및 다이오드(Dyr, Dyf, Dy1, Dy2)를 포함하며, 인덕터(Ly)와 패널 커패시터(Cp)의 공진을 이용하여 패널 커패시터(Cp)의 Y 전극의 전압을 Vs 전압으로 충전하거나 0V 전압을 방전시키는 역할을 한다. 이러한 Y 전극 유지 방전 회로(410)는 트랜지스터(Ys)의 드레인이 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되고 트랜지스터(Ys)의 소스가 Y 전극에 연결되어 있다. 트랜지스터(Yg)의 소스가 로우 레벨 전압(0V)을 공급하는 전원(즉, 접지단)에 연결되고 트랜지스터(Yg)의 드레인이 Y 전극에 연결되어 있다. 인덕터(Ly)의 제1단은 Y 전극에 연결되어 있으며, 인덕터(Ly)의 제2단은 다이오드(Dyr)의 캐소드와 다이오드(Dyf)의 애노드 사이의 접점에 연결되어 있다. 트랜지스터(Yr)의 소스가 다이오드(Dyr)의 애노드에 연결되고 트랜지스터(Yf)의 드레인이 다이오드(Dyf)의 캐소드에 연결되어 있다. 그리고 트랜지스터(Yr)의 드레인과 트랜지스터(Yf)의 소스가 에너지 회수용 전원인 커패시터(Cy)에 연결되어 있다. 이때, 커패시터(Cy)는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V) 사이의 전압을 공급하며, 특히, 두 전압(Vs, 0V)의 중간 전압(Vs/2)을 공급한다. 그리고 다이오드(Dyr)는 Y 전극의 전압을 증가시키기 위한 전류 경로를 설정하며, 다이오드(Dyf)는 Y 전극의 전압을 감소시키기 위한 전류 경로를 설정한다. 이때, 트랜지스터(Yr, Yf)가 바디 다이오드를 가지지 않는다면 다이오드(Dyr, Dyf)가 제거될 수도 있다. 그리고 다이오드(Dyr)와 트랜지스터(Yr)의 위치가 서로 바뀔 수도 있으며, 다이오드(Dr)와 트랜지스터(Yf)의 위치가 서로 바뀔 수도 있다. 그리고 전원(Vs)과 인덕터(Ly)의 제2단 사이 및 접지단과 인덕터(Ly)의 제2단 사이에는 인덕터(Ly)의 제2단 전위를 클램핑하는 다이오드(Dy1, Dy2)가 형성될 수 있다.
다시 도 3을 보면, X 전극 유지 방전 회로(510)는 유지 방전부(511) 및 에너지 회수부(512)를 포함한다. 유지 방전부(511)는 트랜지스터(Xs, Xg)를 포함하며, 트랜지스터(Xs, Xg)의 스위칭 동작에 의해 X 전극에 Vs 전압 또는 0V 전압을 인가한다. 에너지 회수부(512)는 트랜지스터(Xr, Xf), 인덕터(Lx), 커패시터(Cx) 및 다이오드(Dxr, Dxf, Dx1, Dx2)를 포함하며, 인덕터(Lx)와 패널 커패시터(Cp)의 공진을 이용하여 패널 커패시터(Cp)의 X 전극의 전압을 Vs 전압으로 충전하거나 0V 전압을 방전시키는 역할을 한다. 이러한 X 전극 유지 방전 회로(510)는 트랜지스터(Xs)의 드레인이 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되고 트랜지스터(Xs)의 소스가 X 전극에 연결되어 있다. 트랜지스터(Xg)의 소스가 로우 레벨 전압(0V)을 공급하는 전원(즉, 접지단)에 연결되고 트랜지스터(Xg)의 드레인이 X 전극에 연결되어 있다. 인덕터(Lx)의 제1단은 X 전극에 연결되어 있으며, 인덕터(Lx)의 제2단이 다이오드(Dxr)의 캐소드와 다이오드(Dxf)의 애노드 사이의 접점에 연결되어 있다. 트랜지스터(Xr)의 소스가 다이오드(Dxr)의 애노드에 연결되고 트랜지스터(Xf)의 드레인이 다이오드(Dxf)의 캐소드에 연결되어 있다. 그리고 트랜지스터(Xr)의 드레인과 트랜지스터(Xf)의 소스가 에너지 회수용 전원인 커패시터(Cx)에 연결되어 있다. 이때, 커패시터(Cx)는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V) 사이의 전압을 공급하며, 특히, 두 전압(Vs, 0V)의 중간 전압(Vs/2)을 공급한다. 그리고 다이오드(Dxr)는 X 전극의 전압을 증가시키기 위한 전류 경로를 설정하며, 다이오드(Dxf)는 X 전극의 전압을 감소시키기 위한 전류 경로를 설정한다. 이때, 트랜지스터(Xr, Xf)가 바디 다이오드를 가지지 않는다면 다이오드(Dxr, Dxf)가 제거될 수도 있다. 그리고 다이오드(Dxr)와 트랜지스터(Xr)의 위치가 서로 바뀔 수도 있으며, 다이오드(Dr)와 트랜지스터(Xf)의 위치가 서로 바뀔 수도 있다. 그리고 전원(Vs)과 인덕터(Lx)의 제2단 사이 및 접지단과 인덕터(Lx)의 제2단 사이에는 인덕터(Lx)의 제2단 전위를 클램핑하는 다이오드(Dx1, Dx2)가 형성될 수 있다.
다음, 도 3에 도시된 플라즈마 표시 장치의 유지 방전 회로의 동작에 대해서 도 4, 도 5a 내지 5c를 참조하여 설명한다. 도 4는 도 3의 플라즈마 표시 장치의 유지 방전 회로의 한 실시 예에 따른 신호 타이밍도이고, 도 5a 내지 도 5c는 각각 도 4의 신호 타이밍에 따른 도 3의 플라즈마 표시 장치의 유지 방전 회로(510)의 동작을 나타낸 도면이다. 도 4의 모드 1(M1) 직전 모드 10(M10)에서는 트랜지스터(Ys, Xg)가 턴온되어 Y 전극에 Vs 전압이 인가되고 X 전극에 0V 전압이 인가되어 있는 것으로 가정한다.
① 모드 1(M1)-도 5a 참조
도 4의 M1을 보면, 모드 1(M1)에서는 트랜지스터(Yg)가 턴온된 상태에서 트랜지스터(Yf)를 턴온한다. 그러면, X 전극의 전압이 0V 전압으로 유지된 상태에서 도 5a에 도시된 바와 같이 접지단, 트랜지스터(Xg)의 바디 다이오드, 패널 커패시터(Cp), 인덕터(Ly), 다이오드(Dyf), 트랜지스터(Yf) 및 커패시터(Cy)로 전류 경로가 형성된다. 이때, 패널 커패시터(Cp)와 인덕터(Ly) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(Ly)를 통하여 커패시터(Cy)로 회수되면서, Y 전극의 전압이 Vs 전압에서 감소한다. 그러나 공진에 의해 이상적으로는 Y 전극의 전압이 0V 전압까지 감소해야 하지만, 트랜지스터(Yf)의 전압 강하나 다이오드(Dyf)의 전압 강하, 인덕터(Ly)의 누설 성분 및 회로의 기생 성분으로 인해 Y 전극의 전압이 0V 전압보다 높은 ΔVf 전압까지 감소한다.
② 모드 2(M2)-도 5a 참조
도 4의 M2를 보면, 모드 2(M2)에서는 트랜지스터(Yf)를 턴온 상태로 소정 기간 유지하다가 Y 전극을 플로팅한다. 그러면, Y 전극의 전압이 ΔVf 전압으로 유지된다.
③ 모드 3(M3)-도 5b 참조
도 4의 M3을 보면, 모드 3(M3)에서는 트랜지스터(Yg, Xr)를 턴온한다. 그러면, 커패시터(Cx), 트랜지스터(Xr), 다이오드(Dxr), 인덕터(Lx), 패널 커패시터(Cp), 트랜지스터(Yg) 및 접지단의 전류 경로가 형성된다. 이때, 패널 커패시 터(Cp), 트랜지스터(Yg) 및 접지단의 경로 임피던스에 의해 Y 전극의 전압이 ΔVf 전압에서 0V 전압까지 소정의 기울기를 가지고 감소한다. 이렇게 Y 전극의 전압이 ΔVf 전압에서 0V 전압까지 감소하는 동안 커패시터(Cx), 트랜지스터(Xr), 다이오드(Dxr), 인덕터(Lx) 및 패널 커패시터(Cp)의 경로를 통해 X 전극에 전류가 공급되지만, X 전극의 전압은 거의 상승하지 못한다. 구체적으로, X 전극과 Y 전극 간 패널 커패시터(Cp) 때문에, Y 전극의 전압이 ΔVf 전압만큼 감소하는 동안 X 전극으로는 (ΔVf×Cp) 만큼의 전류가 주입되어야 X 전극의 전압이 변하지 않고 유지할 수 있다. 만약, 전류가 X 전극으로 전혀 주입되지 않으면, Y 전극의 전압이 감소하는 만큼 X 전극의 전압 또한 감소하며, 인덕터(Lx)를 통해 X 전극으로 주입되는 전류량이 (ΔVf×Cp)보다 크다면, 모드 3(M3)의 마지막에 X 전극의 전압은 그 차이만큼 증가한다. 따라서, 인덕터(Lx)로 주입되는 전류가 매우 크지 않다면, X 전극의 전압은 거의 상승하지 않고 유지하는 것처럼 보이게 된다.
이처럼, 인덕터(Lx)의 양단간 전압이 거의 변하지 않은 상태로 유지하고 있으므로, 인덕터(Lx)에 흐르는 전류는 수학식 1인 상태로 증가한다.
Figure 112006067831735-pat00001
여기서,
Figure 112006067831735-pat00002
는 Cx에 충전되어 있는 전압이고,
Figure 112006067831735-pat00003
은 모드 3(M3)의 시간이다.
④ 모드 4(M4)-도 5b 참조
도 4의 M4를 보면, 모드 4(M4)에서는 모드 3(M3)에서 트랜지스터(Yg, Xr)가 턴온된 상태를 유지한다. 이때, 패널 커패시터(Cp)와 인덕터(Lx) 사이에서 공진이 발생한다. 이 공진에 의해 커패시터(Cx)에 충전된 에너지가 인덕터(Lx)를 통하여 X 전극에 주입되어 X 전극의 전압이 0V 전압에서 Vs-ΔVr 전압까지 증가한다.
즉, 모드 3(M3)에서 커패시터(Cx), 트랜지스터(Xr), 다이오드(Dxr), 인덕터(Lx) 및 패널 커패시터(Cp)로 이어지는 경로를 통해 X 전극에 전류가 공급되면서 모드 4(M4)가 시작하는 시점에서 인덕터(Lx)에 흐르는 전류는 수학식 1의 초기 값을 가진다. 이처럼, 인덕터(Lx)가 에너지를 가진 상태에서 공진이 발생하므로, X 전극의 전압이 인덕터(Lx)가 에너지를 가지지 않은 상태에서 공진이 발생할 때보다 더 높은 전압까지 증가할 수 있으므로, 종래에 비해 에너지 회수율을 증가시킬 수 있다. 즉, 회로에 기생 성분이 있는 경우에도 Vs 전압 근처까지 충분히 증가시킬 수 있다. 여기서, ΔVr은 인덕터(Lx)가 에너지를 가진 상태에서 경로의 기생 성분으로 인한 X 전극의 전압 강하 값으로, 인덕터(Lx)가 에너지를 가지지 않은 상태에서 경로의 기생 성분으로 인한 X 전극의 전압 강하 값보다 작은 값이다.
⑤ 모드 5(M5)-도 5c 참조
도 4의 M5를 보면, 모드 5(M5)에서는 트랜지스터(Yg)가 턴온된 상태에서 트랜지스터(Xs)를 턴온하고 트랜지스터(Xr)를 턴오프한다. 그러면, 전원(Vs), 트랜지스터(Xs), 패널 커패시터(Cp), 트랜지스터(Yg) 및 접지단의 전류 경로가 형성된다. 따라서, X 전극에 Vs 전압이 인가된다.
⑥ 모드 6(M6)-도 5d 참조
도 4의 M6를 보면, 모드 6(M6)에서는 트랜지스터(Yg)가 턴온된 상태에서 트랜지스터(Xf)를 턴온하고 트랜지스터(Xs)를 턴오프한다. 그러면, 접지단, 트랜지스터(Yg)의 바디 다이오드, 패널 커패시터(Cp), 인덕터(Lx), 다이오드(Dxf), 트랜지스터(Xf) 및 커패시터(Cx)의 전류 경로가 형성된다. 이때, 패널 커패시터(Cp)와 인덕터(Lx) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(Lx)를 통하여 커패시터(Cx)로 회수되면서, X 전극의 전압이 Vs 전압에서 감소한다. 공진에 의해 이상적으로는 X 전극의 전압이 0V 전압까지 감소해야 하지만, 트랜지스터(Xf)의 전압 강하나 다이오드(Dxf)의 전압 강하, 인덕터(Lx)의 누설 성분 및 경로의 기생 성분으로 인해 X 전극의 전압이 ΔVf 전압까지 감소한다.
⑦ 모드 7(M7)-도 5d 참조
도 4의 M7을 보면, 모드 7(M7)에서는 모드 1(M1)에서 트랜지스터(Yg, Yf)가 턴온된 상태를 소정 기간 유지하다가 X 및 Y 전극을 플로팅한다. 그러면, X 전극의 전압이 ΔVf 전압으로 유지되고, Y 전극의 전압이 0V 전압으로 유지된다.
⑧ 모드 8(M8)-도 5e 참조
도 4의 M8을 보면, 모드 8(M8)에서는 트랜지스터(Yr, Xg)를 턴온한다. 그러면, 커패시터(Cy), 트랜지스터(Yr), 다이오드(Dyr), 인덕터(Ly), 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단의 전류 경로가 형성된다. 이때, 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단의 경로 임피던스에 의해 X 전극의 전압이 ΔVf 전압에서 0V 전압까지 소정의 기울기를 가지고 감소한다. 이렇게 X 전극의 전압이 ΔVf 전압에서 0V 전압까지 감소하는 동안 커패시터(Cy), 트랜지스터(Yr), 다이오드(Dyr), 인덕터(Ly) 및 패널 커패시터(Cp)의 경로를 통해 Y 전극에 전류가 공급되지만, Y 전극의 전압은 거의 상승하지 못한다. 구체적으로, X 전극과 Y 전극 간 패널 커패시터(Cp) 때문에, X 전극의 전압이 ΔVf 전압만큼 감소하는 동안 Y 전극으로는 (ΔVf×Cp) 만큼의 전류가 주입되어야 Y 전극의 전압이 변하지 않고 유지할 수 있다. 만약, 전류가 Y 전극으로 전혀 주입되지 않으면, X 전극의 전압이 감소하는 만큼 Y 전극의 전압 또한 감소하며, 인덕터(Ly)를 통해 Y 전극으로 주입되는 전류량이 (ΔVf×Cp)보다 크다면, 모드 8(M8)의 마지막에 Y 전극의 전압은 그 차이만큼 증가한다. 따라서, 인덕터(Ly)로 주입되는 전류가 매우 크지 않다면, Y 전극의 전압은 거의 상승하지 않고 유지하는 것처럼 보이게 된다.
이처럼, 인덕터(Ly)의 양단간 전압이 거의 변하지 않은 상태로 유지하고 있으므로, 인덕터(Ly)에 흐르는 전류는 수학식 2의 상태로 증가한다.
Figure 112006067831735-pat00004
여기서,
Figure 112006067831735-pat00005
은 Cy에 충전되어 있는 전압이고,
Figure 112006067831735-pat00006
는 모드 8(M8)의 시간이다.
⑨ 모드 9(M9)-도 5e 참조
도 4의 M9를 보면, 모드 9(M9)에서는 모드 8(M8)에서 트랜지스터(Yr, Xg)가 턴온된 상태를 유지한다. 이때, 패널 커패시터(Cp)와 인덕터(Ly) 사이에서 공진이 발생한다. 이 공진에 의해 커패시터(Cy)에 충전된 에너지가 인덕터(Ly)를 통하여 Y 전극에 주입되어 Y 전극의 전압이 0V 전압에서 (Vs-ΔVr) 전압까지 증가한다.
모드 8(M8)에서 커패시터(Cy), 트랜지스터(Yr), 다이오드(Dyr), 인덕터(Ly) 및 패널 커패시터(Cp)로 이어지는 경로를 통해 Y 전극에 전류가 공급되면서 모드 9(M9)가 시작하는 시점에서 인덕터(Ly)에 흐르는 전류는 수학식 2의 초기 값을 가진다. 이처럼, 인덕터(Ly)가 에너지를 가진 상태에서 공진이 발생하므로, Y 전극의 전압이 인덕터(Lx)가 에너지를 가지지 않은 상태에서 공진이 발생할 때보다 더 높은 전압까지 증가할 수 있으므로, 종래에 비해 에너지 회수율을 증가시킬 수 있다. 즉, 회로에 기생 성분이 있는 경우에도 Vs 전압 근처까지 충분히 증가시킬 수 있다. 여기서, ΔVr은 인덕터(Ly)가 에너지를 가진 상태에서 경로의 기생 성분으로 인한 Y 전극의 전압 강하 값으로, 인덕터(Ly)가 에너지를 가지지 않은 상태에서 경로의 기생 성분으로 인한 Y 전극의 전압 강하 값보다 작은 값이다.
한편, 도 4에서는 인덕터(Ly)가 에너지를 가진 상태에서 경로의 기생 성분으로 인한 Y 전극의 전압 강하 값과 인덕터(Lx)가 에너지를 가진 상태에서 경로의 기생 성분으로 인한 X 전극의 전압 강하 값이 서로 동일한 것으로 도시하였으나, 트랜지스터(Xr, Yr)의 전압 강하나 다이오드(Dxr, Dyr)의 전압 강하, 인덕터(Lx, Ly)의 누설 성분 등의 요인으로 인해 두 값이 서로 다를 수도 있다.
⑩ 모드 10(M10)-도 5f 참조
도 4의 M10을 보면, 모드 10(M10)에서는 트랜지스터(Xg)가 턴온된 상태에서 트랜지스터(Ys)를 턴온하고 트랜지스터(Yr)를 턴오프한다. 그러면, 전원(Vs), 트랜 지스터(Ys), 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단의 전류 경로가 형성된다. 따라서, Y 전극에 Vs 전압이 인가된다.
그리고 플라즈마 표시 장치에서 유지 방전 회로는 유지 기간 동안 모드 1 내지 10(M1-M10)의 동작을 해당 서브필드의 가중치에 대응하는 횟수만큼 반복함으로써, Y 전극에 0V 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하고, X 전극에 0V 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 Y 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다.
그리고 도 4에 도시된 플라즈마 표시 장치의 유지 방전 회로의 신호 타이밍을 도 6과 같이 변경하여도 에너지 회수율을 향상시킬 수가 있다.
도 6은 도 3의 플라즈마 표시 장치의 유지 방전 회로의 다른 실시 예에 따른 신호 타이밍도이고, 도 7a 및 도 7b는 각각 도 6의 신호 타이밍에 따른 도 3의 플라즈마 표시 장치의 유지 방전 회로의 동작을 나타낸 도면이다.
⑪ 모드 3'(M3')-도 7a 참조
모드 2(M2) 이후 모드 3'(M3')에서는 트랜지스터(Xr)만 턴온한다. 그러면, 도 7a에 도시된 바와 같이, 커패시터(Cx), 트랜지스터(Xr), 인덕터(Lx) 및 패널 커패시터(Cp)의 전류 경로가 발생한다(③'). 이 전류 경로에 의해 인덕터(Lx)에 흐르는 전류가 증가되고, X 전극의 전압이 증가한다. 이때, Y 전극은 플로팅 상태이므로, X 전극과 Y 전극간 커패시턴스만 존재한다면, X 전극의 전압이 급격하게 된다. 그러나 실질적으로는 A 전극과 X 전극과의 커패시턴스도 존재하며, A 전극의 전압은 유지 기간 동안 고정되어 있으므로, 모드 3'(M3')에서 X 전극과 연결된 커패시 턴스는 A 전극과 X 전극간의 커패시턴스가 되며, 이 A 전극과 X 전극간의 커패시턴스와 인덕터(Lx) 간의 공진이 발생하므로, X 전극의 전압이 매우 급격하게 증가하지는 않는다. 그리고 Y 전극이 플로팅 상태이므로, Y 전극의 전압 또한 증가하여 Y 전극의 전압은 ΔVf 이상의 전압으로 된다.
⑫ 모드 3"(M3")-도 7a 참조
모드 3"(M3")에서는 트랜지스터(Xr)가 턴온된 상태에서 트랜지스터(Yg)를 턴온한다. 구체적으로, 모드 3'(M3')에서 Y 전극의 전압이 커패시터(Cx)에 충전되어 있는 전압보다 높아지기 전에 트랜지스터(Yg)를 턴온한다. 그러면, 도 7a에 도시된 바와 같이, 커패시터(Cx), 트랜지스터(Xr), 다이오드(Dxr), 인덕터(Lx), 패널 커패시터(Cp), 트랜지스터(Yg) 및 접지단의 전류 경로가 형성된다(③"). 이때, 패널 커패시터(Cp), 트랜지스터(Yg) 및 접지단에 의해 형성되는 경로 임피던스에 의해 Y 전극의 전압이 ΔVf 전압보다 높은 전압에서 0V 전압까지 소정의 기울기를 가지고 감소한다. 이렇게 Y 전극의 전압이 ΔVf 전압보다 높은 전압에서 0V 전압까지 감소하는 동안 커패시터(Cx), 트랜지스터(Xr), 다이오드(Dxr), 인덕터(Lx) 및 패널 커패시터(Cp)로 이어지는 경로를 통해 X 전극에 전류가 공급되어, 인덕터(Lx)에 흐르는 전류는 이 기간 동안 계속 급격하게 증가한다. 따라서, 패널 커패시터(Cp)와 인덕터(Lx) 사이에서 발생하는 공진에 의해 X 전극의 전압이 증가되는 모드 4(M4)가 시작되는 시점에서는 인덕터(Lx)는 도 4에서보다 더 큰 초기 값을 가지게 되므로, 모드 4(M4)에서 X 전극의 전압을 Vs 전압 근처까지 더 증가시킬 수가 있다. 즉, 도 4에서보다 ΔVr 값을 줄일 수가 있다.
⑬ 모드 8(M8')-도 7b 참조
모드 7(M7) 이후 모드 8'(M8')에서는 트랜지스터(Yr)만 턴온한다. 그러면, 도 7b에 도시된 바와 같이, 커패시터(Cy), 트랜지스터(Yr), 인덕터(Ly) 및 패널 커패시터(Cp)의 전류 경로가 발생한다(⑧'). 이 전류 경로에 의해 인덕터(Ly)에 흐르는 전류가 증가되고, Y 전극의 전압이 증가한다. 이때, X 전극은 플로팅 상태이므로, X 전극과 Y 전극간 커패시턴스만 존재한다면, Y 전극의 전압이 급격하게 된다. 그러나 실질적으로는 A 전극과 Y 전극과의 커패시턴스도 존재하며, A 전극의 전압은 유지 기간 동안 고정되어 있으므로, 모드 8'(M8')에서 Y 전극과 연결된 커패시턴스는 A 전극과 Y 전극간의 커패시턴스가 되며, 이 A 전극과 Y 전극간의 커패시턴스와 인덕터(Ly) 간의 공진이 발생하므로, Y 전극의 전압이 매우 급격하게 증가하지는 않는다. 그리고 X 전극이 플로팅 상태이므로, X 전극의 전압 또한 증가하여 X 전극의 전압은 ΔVf 이상의 전압으로 된다. 이때, X 전극은 플로팅 상태이므로, X 전극의 전압 또한 증가하여 X 전극의 전압은 ΔVf 이상의 전압으로 된다.
⑭ 모드 8"(M8")-도 7b 참조
모드 8"(M8")에서는 트랜지스터(Yr)가 턴온된 상태에서 트랜지스터(Xg)를 턴온한다. 그러면, 도 7b에 도시된 바와 같이, 커패시터(Cy), 트랜지스터(Yr), 다이오드(Dyr), 인덕터(Ly), 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단의 전류 경로가 형성된다(③"). 이때, 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단에 의해 형성되는 경로 임피던스에 의해 X 전극의 전압이 ΔVf 전압보다 높은 전압에서 0V 전압까지 소정의 기울기를 가지고 감소한다. 이렇게 X 전극의 전압이 ΔVf 전압보 다 높은 전압에서 0V 전압까지 감소하는 동안 커패시터(Cy), 트랜지스터(Yr), 다이오드(Dyr), 인덕터(Ly) 및 패널 커패시터(Cp)로 이어지는 경로를 통해 Y 전극에 전류가 공급되어, 인덕터(Lx)에 흐르는 전류는 이 기간 동안 계속 급격하게 증가한다. 따라서, 패널 커패시터(Cp)와 인덕터(Ly) 사이에서 발생하는 공진에 의해 Y 전극의 전압이 증가되는 모드 9(M9)가 시작되는 시점에서는 인덕터(Ly)는 도 4에서보다 더 큰 초기 값을 가지게 되므로, 모드 9(M9)에서 Y 전극의 전압을 Vs 전압 근처까지 더 증가시킬 수가 있다. 즉, 도 4에서보다 ΔVr 값을 줄일 수가 있다.
그리고 모드 3'(M3'), 모드 3"(M3"), 모드 8'(M8') 및 모드 8"(M8")을 제외한 나머지 모드(M1, M2, M4, M5, M6, M7, M9, M10)는 도 4와 동일하며, 이러한 유지 방전 회로는 유지 기간 동안 도 6에 도시된 모드 1 내지 10(M1-M10)의 동작을 해당 서브필드의 가중치에 대응하는 횟수만큼 반복함으로써, Y 전극에 0V 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하고, X 전극에 0V 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 Y 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 유지 기간에서 에너지 회수 회로를 사용할 때 에너지 회 수율을 향상시킬 수 있다.

Claims (24)

  1. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 제1 전극의 전압을 제1 전압에서 감소시키는 제1 단계,
    상기 제1 전극의 전압을 상기 제1 전압보다 낮은 제2 전압으로 유지하는 제2 단계,
    상기 제1 전극의 전압을 상기 제2 전압에서 상기 제2 전압보다 낮은 제3 전압으로 변경시키면서 상기 제2 전극에 연결된 제1 인덕터에 흐르는 전류의 크기를 증가시키는 제3 단계, 그리고
    상기 제1 전극에 상기 제3 전압을 인가하는 동안 상기 제1 인덕터를 통해 상기 제2 전극의 전압을 증가시키는 제4 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  2. 제1항에 있어서,
    상기 제3 단계는,
    상기 제1 인덕터를 통해 상기 제2 전극의 전압을 증가시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  3. 제2항에 있어서,
    상기 제3 단계는,
    상기 제1 인덕터를 통해 상기 제2 전극의 전압을 증가시키는 초기 기간 동안 상기 제1 전극을 플로팅하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 전극의 전압을 제4 전압에서 감소시키는 제5 단계,
    상기 제2 전극의 전압을 상기 제4 전압보다 낮은 제5 전압으로 유지하는 제6 단계,
    상기 제2 전극의 전압을 상기 제5 전압에서 제6 전압으로 감소시키면서 상기 제1 전극에 연결된 제2 인덕터에 흐르는 전류를 증가시키는 제7 단계,
    상기 제2 전극에 상기 제6 전압을 인가하는 동안 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 증가시키는 제8 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 단계 동안 상기 제2 전극은 상기 제6 전압으로 유지되며,
    상기 제6 및 제7 단계 동안 상기 제1 전극은 상기 제3 전압으로 유지되는 플라즈마 표시 장치의 구동 방법.
  6. 제4항에 있어서,
    상기 제2 및 제6 단계는 각각,
    상기 제1 및 제2 전극을 플로팅하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  7. 제4항에 있어서,
    상기 제4 단계 이후에 상기 제2 전극의 전압을 상기 제3 전압으로 유지시킨 상태에서, 상기 제1 전극에 상기 제4 전압을 인가하는 단계, 그리고
    상기 제8 단계 이후에 상기 제1 전극의 전압을 상기 제6 전압으로 유지시킨 상태에서, 상기 제2 전극에 상기 제1 전압을 인가하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  8. 제4항에 있어서,
    상기 제3 전압과 상기 제6 전압은 동일한 전압이며, 상기 제1 전압과 상기 제4 전압은 동일한 전압인 플라즈마 표시 장치의 구동 방법.
  9. 표시 동작을 수행하는 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 패널, 그리고
    상기 제1 전극에 연결되어 있는 제1 인덕터 및 상기 제2 전극에 연결되어 있는 제2 인덕터를 포함하며, 유지 기간 동안 상기 제1 및 제2 전극에 각각 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 반대 위상으로 인가하는 구동 회로
    를 포함하며,
    상기 구동 회로는,
    제1 기간 동안 상기 제1 전극의 전압을 상기 제1 전압보다 낮은 제3 전압에서 상기 제2 전압까지 변경시키면서 상기 제2 인덕터에 에너지를 축적하고, 제2 기간 동안 상기 제2 전극의 전압을 상기 제1 전압보다 낮은 제4 전압에서 상기 제2 전압까지 변경시키면서 상기 제1 인덕터에 에너지를 축적하는 플라즈마 표시 장치.
  10. 제9항에 있어서,
    상기 구동 회로는,
    상기 제1 기간 동안 상기 제2 인덕터를 상기 제2 전극에 전기적으로 연결하고, 상기 제2 기간 동안 상기 제1 인덕터를 상기 제1 전극에 전기적으로 연결하는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 구동 회로는,
    상기 제1 기간 중 초기의 일부 기간 동안 상기 제1 전극을 플로팅하는 플라즈마 표시 장치.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 구동 회로는,
    상기 제1 인덕터를 통해 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제3 전압까지 감소시키고, 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제3 전압까지 감소시키는 플라즈마 표시 장치.
  13. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 구동 회로는,
    상기 제1 기간 이후에 상기 제1 전극의 전압을 상기 2 전압으로 유지한 상태에서 상기 제2 인덕터를 통해 상기 제2 전극의 전압을 증가시키고, 상기 제2 기간 이후에 상기 제2 전극의 전압을 상기 2 전압으로 유지한 상태에서 상기 제1 인덕터를 통해 상기 제1 전극의 전압을 증가시키는 플라즈마 표시 장치.
  14. 표시 동작을 수행하는 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,
    제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터,
    상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터,
    상기 제1 전극에 제1단이 연결되어 있는 제1 인덕터,
    상기 제1 인덕터의 제2단과 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 공급하는 제3 전원 사이에 연결되며, 턴온 시 상기 제1 전극의 전압을 감소시키 는 경로를 형성하는 제3 트랜지스터,
    상기 제2 전극에 제1단이 연결되어 있는 제2 인덕터, 그리고
    상기 제2 인덕터의 제2단과 상기 제1 전압과 상기 제2 전압 사이의 제4 전압을 공급하는 제4 전원 사이에 연결되며, 턴온 시 상기 제2 전극의 전압을 증가시키는 경로를 형성하는 제4 트랜지스터
    를 포함하며,
    상기 제1 전극의 전압이 상기 제3 전압보다 낮은 제5 전압이 인가된 상태에서, 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제1 기간 동안 상기 제4 트랜지스터를 턴온시키는 구동 장치.
  15. 제14항에 있어서,
    상기 제1 기간 동안 상기 제2 트랜지스터를 턴온시키는 구동 장치.
  16. 제14항에 있어서,
    상기 제1 기간 중 초기의 제2 기간 동안 상기 제1 전극을 플로팅시킨 후, 나머지 기간 동안 상기 제2 트랜지스터를 턴온시키는 구동 장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 기간 이후의 제3 기간 동안 상기 제2 및 제4 트랜지스터를 턴온 상태로 유지하며,
    상기 제3 기간에서 상기 제3 전원과 상기 제2 인덕터 및 상기 제2 전극으로 형성되는 경로를 통해 상기 제1 전극의 전압이 증가하는 구동 장치.
  18. 제17항에 있어서,
    상기 제1 전원과 상기 제2 전극 사이에 연결되어 있는 제5 트랜지스터를 더 포함하며,
    상기 제3 기간 이후의 제4 기간 동안 상기 제2 트랜지스터를 턴온 상태로 유지하고 상기 제5 트랜지스터를 턴온시키는 구동 장치.
  19. 제18항에 있어서,
    상기 제2 전원과 상기 제2 전극 사이에 연결되어 있는 제6 트랜지스터
    를 더 포함하며,
    상기 제1 전극의 전압을 유지하기 직전에 상기 제3 및 제6 트랜지스터를 턴온시킨 후, 상기 제1 및 제2 전극을 플로팅하여 상기 제1 전극의 전압을 상기 제3 전압으로 유지하는 구동 장치.
  20. 제19항에 있어서,
    상기 제2 인덕터의 제2단과 상기 제3 전원 사이에 연결되며, 턴온 시 상기 제2 전극의 전압을 감소시키는 경로를 형성하는 제7 트랜지스터, 그리고
    상기 제1 인덕터의 제2단과 상기 제3 전원 사이에 연결되며, 턴온 시 상기 제1 전극의 전압을 증가시키는 경로를 형성하는 제8 트랜지스터
    를 더 포함하며,
    상기 제2 전극의 전압이 상기 제4 전압보다 낮은 제6 전압이 인가된 상태에서, 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제5 기간 동안 상기 제8 트랜지스터를 턴온시키는 구동 장치.
  21. 제20항에 있어서,
    상기 제1 전극에 상기 제1 전압을 인가하는 동안 상기 제2 전극에 상기 제2 전압을 인가하며, 상기 제1 전극에 상기 제2 전압을 인가하는 동안 상기 제2 전극에 상기 제1 전압을 인가하는 구동 장치.
  22. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 제1 전극의 전압을 제1 전압으로 유지시킨 상태에서, 상기 제2 전극에 연결된 제1 인덕터를 통해 상기 제2 전극의 전압을 상기 제1 전압보다 높은 제2 전압까지 감소시키는 제1 단계,
    상기 제1 단계 이후, 상기 제2 전극의 전압을 상기 제2 전압에서 상기 제1 전압까지 감소시키면서 상기 제1 전극에 연결된 제2 인덕터를 상기 제1 전극에 연결하여 상기 제2 인덕터에 에너지를 축적하는 제2 단계,
    상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 제3 전압까지 증가시키는 제3 단계,
    상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터를 통해 상기 제1 전극의 전압을 상기 제3 전압에서 상기 제1 전압보다 높은 제4 전압까지 감소시키는 제4 단계,
    상기 제1 전극의 전압을 상기 제4 전압에서 상기 제1 전압까지 감소시키면서 상기 제1 인덕터를 상기 제2 전극에 연결하여 상기 제1 인덕터에 에너지를 축적하는 제5 단계, 그리고
    상기 제1 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터를 통해 상기 제2 전극의 전압을 상기 제3 전압까지 증가시키는 제6 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  23. 제22항에 있어서,
    상기 제2 단계와 상기 제3 단계 사이와 상기 제5 단계와 상기 제6 단계 중 적어도 하나에서 상기 제1 및 제2 전극을 플로팅하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  24. 제22항 또는 제23항에 있어서,
    상기 제3 단계 이후에 상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 전극에 상기 제3 전압을 인가하는 단계, 그리고
    상기 제6 단계 이후에 상기 제1 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 전극에 상기 제3 전압을 인가하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
KR1020060091024A 2006-09-20 2006-09-20 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 KR100796692B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060091024A KR100796692B1 (ko) 2006-09-20 2006-09-20 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
JP2007062072A JP4982214B2 (ja) 2006-09-20 2007-03-12 プラズマ表示装置、プラズマ表示装置の駆動装置及びプラズマ表示装置の駆動方法
US11/898,375 US8497818B2 (en) 2006-09-20 2007-09-11 Plasma display and apparatus and method of driving the plasma display
EP07116667A EP1903546A3 (en) 2006-09-20 2007-09-18 Plasma display and apparatus and method of driving the plasma display
CN200710153467XA CN101149898B (zh) 2006-09-20 2007-09-20 等离子体显示器以及驱动等离子体显示器的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091024A KR100796692B1 (ko) 2006-09-20 2006-09-20 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100796692B1 true KR100796692B1 (ko) 2008-01-21

Family

ID=38819767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091024A KR100796692B1 (ko) 2006-09-20 2006-09-20 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Country Status (5)

Country Link
US (1) US8497818B2 (ko)
EP (1) EP1903546A3 (ko)
JP (1) JP4982214B2 (ko)
KR (1) KR100796692B1 (ko)
CN (1) CN101149898B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010769A (ko) * 2001-06-20 2004-01-31 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3482894B2 (ja) * 1998-01-22 2004-01-06 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法及び画像表示装置
JPH11282416A (ja) * 1998-01-30 1999-10-15 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置
EP2043077A3 (en) 1998-09-04 2009-06-24 Panasonic Corporation A plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
JP4520554B2 (ja) * 1999-08-20 2010-08-04 パナソニック株式会社 駆動回路、表示装置および駆動方法
JP2003076321A (ja) * 2001-06-20 2003-03-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法
JP2003233343A (ja) * 2002-02-08 2003-08-22 Pioneer Electronic Corp 表示パネル駆動回路
EP1530789B1 (en) * 2001-11-06 2011-08-10 Panasonic Corporation Display panel driving apparatus with reduced power loss
JP4251389B2 (ja) * 2002-06-28 2009-04-08 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動装置
JP4340077B2 (ja) * 2003-01-27 2009-10-07 パナソニック株式会社 表示装置およびその駆動方法
KR100550985B1 (ko) 2003-11-28 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100625582B1 (ko) 2004-09-07 2006-09-20 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
JP4724473B2 (ja) 2005-06-10 2011-07-13 パナソニック株式会社 プラズマディスプレイ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010769A (ko) * 2001-06-20 2004-01-31 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법

Also Published As

Publication number Publication date
US8497818B2 (en) 2013-07-30
JP2008077046A (ja) 2008-04-03
CN101149898B (zh) 2012-01-04
US20080067943A1 (en) 2008-03-20
JP4982214B2 (ja) 2012-07-25
EP1903546A3 (en) 2009-10-07
CN101149898A (zh) 2008-03-26
EP1903546A2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4267985B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
JP2007323065A (ja) プラズマ表示装置
KR100796692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100649526B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100749491B1 (ko) 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100684857B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080040391A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026775A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20070071580A (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee