KR100649526B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100649526B1
KR100649526B1 KR1020050112902A KR20050112902A KR100649526B1 KR 100649526 B1 KR100649526 B1 KR 100649526B1 KR 1020050112902 A KR1020050112902 A KR 1020050112902A KR 20050112902 A KR20050112902 A KR 20050112902A KR 100649526 B1 KR100649526 B1 KR 100649526B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
electrodes
inductor
plasma display
Prior art date
Application number
KR1020050112902A
Other languages
English (en)
Inventor
이동명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050112902A priority Critical patent/KR100649526B1/ko
Application granted granted Critical
Publication of KR100649526B1 publication Critical patent/KR100649526B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 유지 전극을 접지 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행한다. 그리고 유지 기간에 유지방전 전압을 인가하는 회로부의 트랜지스터의 개수를 줄이고 내압을 낮추어서 제작 단가를 낮춘다.
PDP, 전력 회수, 유지방전, 트랜지스터

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 3은 도 2에 대한 유지 기간에서의 스위치 구동 타이밍도이다.
도 4a 및 도 4b는 본 발명의 제2 실시예에 따른 Y 전극 유지 방전 회로의 개략적인 회로도이다.
도 5는 도 4a에 대한 유지 기간에서의 스위치 구동 타이밍도이다.
도 6은 본 발명의 제3 실시예에 따른 Y 전극 유지 방전 회로의 개략적인 회로도이다.
도 7은 본 발명의 제4 실시예에 따른 Y 전극 유지 방전 회로의 개략적인 회로도이다.
도 8은 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도와 스위치 구동 타이밍도이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 장치의 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간에서 켜질 셀과 켜지지 않을 셀을 선택하고, 유지 기간에서 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전을 수행한다.
이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 그리고 각 구동 보드에는 무효 전력을 회수하기 위한 전력 회수 회로가 포함되는데, 이러한 전력 회수 회로는 주사 구동 보드와 유지 구동 보드에 각각 추가되므로 구동회로의 스위치 개수가 증가한다.
본 발명이 이루고자 하는 기술적 과제는 유지 방전 펄스를 인가하는 회로의 스위치의 개수를 줄이면서 스위치의 내압을 낮추는 플라즈마 표시 장치 및 플라즈 마 표시 패널의 구동장치를 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 상기 복수의 제1 전극과 함께 표시 동작을 수행하며, 유지 기간 동안 제1 전압이 인가되는 복수의 제2 전극, 상기 제1 전압보다 높은 제2 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 트랜지스터, 상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 복수의 제1 전극에 제2단이 연결되어 있는 제2 트랜지스터, 상기 제1 전압보다 낮은 제3 전압을 공급하는 제2 전원에 제1단이 연결되어 있는 제3 트랜지스터, 상기 제3 트랜지스터의 제2단에 제1단이 연결되고 상기 복수의 제1 전극에 제2단이 연결되어 있는 제4 트랜지스터, 상기 제1 및 제2 트랜지스터의 접점과 상기 제3 및 제4 트랜지스터의 접점에 각각 제1 전류 경로 및 제2 전류 경로를 통하여 제1단이 연결되어 있는 제1 인덕터, 그리고 상기 제1 인덕터의 제2단에 일단이 연결되며, 상기 제2 전압과 제3 전압 사이의 제4 전압을 공급하는 제3 전원을 포함한다.
또한, 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 제1 전극 및 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 표시 장치에서 유지 기간에 상기 제2 전극을 기준전압으로 바이어스한 상태에서 상기 복수의 제1 전극에 연결되어 있는 제1 인덕터를 이용하여 상기 복수의 제1 전극에 제1 전압과 제2 전압을 교대로 인가하는 플라즈마 표시 장치의 구동 방법으로서,
상기 제1 인덕터와 상기 복수의 제1 전극 사이에 연결되어 있는 제1 트랜지 스터를 통하여 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 증가시키는 단계, 상기 제1 트랜지스터를 포함하는 제1 경로를 통하여 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계, 상기 제1 인덕터와 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터를 통하여 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 감소시키는 단계, 그리고 상기 제2 트랜지스터를 포함하는 제2 경로를 통하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사 전극 구동부(320), 유지 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(이하, "A 전극"이라 함)(A1~Am), 행 방향으로 교대로 배열되어 있는 다수의 주사 전극(이하, "Y 전극"이라 함)(Y1~Yn) 및 다수의 유지 전극(이하, "X 전극"이라 함)(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(320) 및 유지 전극 구동부(340)는 제어부(200)로부터 각각 주사 전극 구동신호(SY)와 유지 전극 구동신호(SX)를 수신하여 Y 전극과 X 전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호 (SA), 주사 전극 구동신호(SY) 및 유지 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), 주사 전극 구동부(320) 및 유지 전극 구동부(340)에 전달한다.
아래에서는 본 발명의 실시예에 따른 주사 전극 구동부(320)의 회로 구조 및 동작에 대해서 도면을 참조하여 자세하게 설명한다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 유지 방전 회로는 Y 전극에 전력 회수 회로를 연결하고 유지 기간에 Y 전극에 유지 기간에서 Vs 전압과 -Vs 전압을 공급하며 X 전극은 기준 전압으로 유지한다. 이렇게 하면 4개의 스위치만으로 유지 기간에 유지 방전을 일으킬 수 있다.
구체적으로 설명하면, 본 발명의 제1 실시예에 따른 유지 방전 회로는 트랜지스터(YH, YL, YR, YF), 다이오드(DR, DF), 인덕터(L1) 및 커패시터(C1)를 포함한다. 트랜지스터(YH, YL, YR, YF)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.
패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이며, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였다.
트랜지스터(YH)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 패널 커패시터(Cp)의 Y 전극에 연결되며, 트랜지스터(YL)는 드레인이 패널 커패시터(Cp)의 Y 전극에 연결되고 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되어 있다.
그리고 패널 커패시터(Cp)의 Y 전극에 제1단이 연결된 인덕터(L1)의 제2단에 트랜지스터(YR)의 소스가 연결되고 커패시터(C1)의 제1단에 트랜지스터(YR)의 드레인이 연결되어 있다. 트랜지스터(YF)는 드레인이 인덕터(L1)의 제2단에 연결되고 소스가 커패시터(C1)의 제1단에 연결되어 있다. 트랜지스터(YR, YF)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(YR, YF)의 바디 다이오드와 반대 방향으로 다이오드(DR, DF)가 형성된다. 그리고 커패시터(C1)의 제2단은 전원(-Vs)에 연결되어 있으며, 커패시터(C1)는 제1단을 통하여 Vs 전압과 -Vs 전압 사이의 전압을 공급한다. 본 발명의 제1 실시예에서는 커패시터(C1)에 Vs 전압에 상당하는 전압이 충전되어 커패시터(C1)가 Vs 전압과 -Vs 전압의 절반에 해당하는 0V 전압을 공급하는 것으로 가정한다. 또한, 전원(-Vs)과 인덕터(L1)의 제2단 사이 및 인덕터(L1)의 제2단과 전원(Vs) 사이에는 인덕터(L1)의 제2단 전위를 클램핑하는 다이오드(DYH, DYL)가 형성될 수도 있다.
다음, 도 2의 유지 방전 회로의 동작에 대하여 도 3을 참조하여 설명한다. 도 3은 도 2의 유지 방전 회로에 대한 스위치 구동 타이밍도이다.
먼저, 도 3에 도시한 바와 같이 t=t1일 때 트랜지스터(YR)가 턴온된다. 그러면 커패시터(C1), 트랜지스터(YR), 다이오드(DR), 인덕터(L1), 패널 커패시터(Cp)의 전류 경로가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 Y 전극의 전압이 Vs 전압까지 상승한다. 이어서 t=t2일 때 트랜지스터(YR)가 턴오프되고 트랜지스터(YH)가 턴온되어 Y 전극의 전압이 Vs 전압으로 유지된다.
다음, t=t3일 때 트랜지스터(YH)가 턴 오프되고 트랜지스터(YF)가 턴온되어, 패널 커패시터(Cp), 인덕터(L1), 다이오드(DF), 트랜지스터(YF) 및 커패시터(C1)의 전류 경로가 형성된다. 이 경로를 통하여 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생하며, 이 공진에 의해 Y 전극의 전압이 -Vs 전압까지 하강한다. 이어서 t=t4일 때 트랜지스터(YF)가 턴오프되고 트랜지스터(YL)가 턴온되어 Y 전극의 전압이 -Vs 전압으로 유지된다.
그리고 위에서 설명한 동작이 반복되어 Y 전극에 Vs 전압에서 -Vs 전압까지 스윙하는 유지방전 펄스를 인가할 수 있다.
한편, 본 발명의 제1 실시예에 따르면 트랜지스터(YH)가 턴 온되어 Y 전극에 Vs 전압이 인가될 때 트랜지스터(YL)의 드레인 전압은 Vs 이며 소스 전압은 -Vs이므로 트랜지스터(YL)에는 2Vs의 내압이 걸린다. 마찬가지로 트랜지스터(YL)가 턴 온되어 Y 전극에 Vs 전압이 인가될 때 트랜지스터(YH)의 드레인 전압은 Vs 이며 소스 전압은 -Vs이므로 트랜지스터(YH)에는 2Vs의 내압이 걸린다. 이와 같이 내압이 증가하면 내압이 높은 고가의 스위치를 사용해야 하므로 제작 단가가 상승한다.
그러므로 이하에서는 스위치의 내압을 줄이는 유지 방전 회로에 대하여 설명한다.
도 4는 본 발명의 제2 실시예에 따른 유지 방전 회로의 개략적인 회로도이며, 도 5는 본 발명의 제2 실시예에 따른 유지 기간에서의 구동 파형도와 스위칭 타이밍도이다.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 유지방전 전압 공급 회로는 인덕터(L), 커패시터(Cer), 트랜지스터(Yr, Yf, Yh, Yl) 및 다이오드(Dr, Df)를 포함한다. 그리고 트랜지스터(Yr, Yf, Yh, Yl)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.
트랜지스터(Yh)와 트랜지스터(Yr)는 직렬로 연결되며 트랜지스터(Yh)의 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 트랜지스터(Yr)의 소스가 패널 커패시터(Cp)의 Y 전극에 연결된다. 또한 트랜지스터(Yl)와 트랜지스터(Yf)는 직렬로 연결되며 트랜지스터(Yl)의 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되고 트랜지스터(Yf)의 드레인이 패널 커패시터(Cp)의 Y 전극에 연결된다.
인덕터(L)의 제1단은 커패시터(Cer)의 제1단에 연결되고 제2단은 트랜지스터(Yh)와 트랜지스터(Yr)의 접점에 연결된다. 또한 인덕터(L)의 제2단은 트랜지스터(Yl)와 트랜지스터(Yf)의 접점에도 연결된다. 그리고 트랜지스터(Yr, Yf)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(Yr, Yf)의 바디 다이오드와 반대 방향으로 다이오드(Dr, Df)가 형성된다. 그리고 커패시터(Cer)의 제2단은 전원(-Vs)에 연결되어 있으며, 커패시터(Cer)에도 제1 실시예와 마찬가지로 Vs 전압과 -Vs 전압 사이의 전압을 공급한다. 그리고 본 발명의 제2 실시예에서는 커패시터(Cer)에 Vs 전압에 상당하는 전압이 충전되어 커패시터(Cer)가 제1단을 통하여 0V 전압을 공급하는 것으로 가정한다. 그리고 커패시터(Cer)가 0V 전압을 공급하는 경우에, 도 4b에 도시한 바와 같이 인덕터(L)의 제1단을 커패시터(Cer) 대신에 접지단에 연결할 수도 있다.
다음, 도 4a의 회로를 이용하여 도 5의 유지방전 파형을 생성하는 방법에 대 해서 상세하게 설명한다.
먼저, 도 5에 도시한 바와 같이 t=t1일 때 트랜지스터(Yr)가 턴온된다. 그러면 커패시터(Cer), 인덕터(L), 다이오드(Dr), 트랜지스터(Yr), 패널 커패시터(Cp)의 전류 경로가 형성되어 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 그리고 이 공진에 의해 Y 전극의 전압이 Vs 전압까지 서서히 상승한다. 이어서 t=t2일 때 트랜지스터(Yr)가 턴온된 상태에서 트랜지스터(Yh)가 턴온되며 전원(Vs), 트랜지스터(Yh), 트랜지스터(Yr), 패널 커패시터(Cp)의 전류 경로를 통하여 Y 전극에 Vs 전압이 인가된다.
다음, t=t3일 때 트랜지스터(Yh)와 트랜지스터(Yr)가 턴 오프되고 트랜지스터(Yf)가 턴온되어, 패널 커패시터(Cp), 트랜지스터(Yf), 다이오드(Df), 인덕터(L) 및 커패시터(Cer)의 전류 경로가 형성된다. 이 경로를 통하여 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생하며, 이 공진에 의해 Y 전극의 전압이 -Vs 전압까지 서서히 하강한다. 이어서 t=t4일 때 트랜지스터(Yf)가 턴온된 상태에서 트랜지스터(Yl)가 턴온되며 패널 커패시터(Cp), 트랜지스터(Yf), 트랜지스터(Yl), 전원(-Vs)의 전류 경로를 통하여 Y 전극에 -Vs 전압이 인가된다.
그리고 t=t5일 때 트랜지스터(Yf)와 트랜지스터(Yl)가 턴 오프되고 트랜지스터(Yr)가 턴 온되어 다시 Y 전극의 전압이 Vs 전압까지 상승하며, 이후에 위에서 설명한 동작이 반복되어 Y 전극에 Vs 전압에서 -Vs 전압까지 스윙하는 유지방전 펄스를 인가된다.
이와 같이 본 발명의 제2 실시예에 따르면 트랜지스터(Yh)와 트랜지스터(Yr) 가 턴 온되어 Y 전극에 Vs 전압이 인가될 때 트랜지스터(Yf)의 드레인 전압은 Vs 이며 트랜지스터(Yl)의 소스 전압은 -Vs이므로 트랜지스터(Yf)와 트랜지스터(Yl)에는 각각 Vs의 내압이 걸린다. 마찬가지로 트랜지스터(Yf)와 트랜지스터(Yl)가 턴 온되어 Y 전극에 Vs 전압이 인가될 때 트랜지스터(Yh)의 드레인 전압은 Vs 이며 트랜지스터(Yr)의 소스 전압은 -Vs이므로 트랜지스터(Yh)와 트랜지스터(Yr)에는 각각 Vs의 내압이 걸린다. 즉, 본 발명의 제2 실시예에 따른 유지 방전 회로는 본 발명의 제1 실시예에 따른 유지 방전 회로와 비교할 때 트랜지스터의 내압이 반으로 줄어든다.
한편, 본 발명의 제2 실시예에서는 초기 동작시에 커패시터(Cer)에 Vs 전압이 충전되어 있는 것으로 가정하였으나, 실제로 첫 번째 유지방전 펄스가 인가될 때에는 커패시터(Cer)에서 0V가 공급되고, 패널 커패시터(Cp)의 Y 전극 전압은 0V이므로 트랜지스터(Yr)를 턴 온하더라도 인덕터(L)와 패널 커패시터(Cp) 사이에 공진이 일어나지 않는다. 그러므로 본 발명의 제2 실시예에서는 첫 번째 유지방전 펄스를 인가할 때에는 트랜지스터(Yh)와 트랜지스터(Yr)를 동시에 턴 온하고 하드 스위칭을 통하여 Y 전극에 직접 Vs 전압을 인가한다.
이 경우 트랜지스터(Yh)와 트랜지스터(Yr)에 순간적으로 스트레스가 가해질 수 있으므로 이것을 방지하기 위하여 초기 전압을 인가하기 위한 별도의 스위치를 구비할 수 있다.
도 6은 본 발명의 제3 실시예에 따른 Y 전극 유지 방전 회로의 개략적인 회로도이다.
도 6에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 유지방전 전압 공급 회로는 본 발명의 제2 실시예에 따른 회로에서 전원(Vs)과 패널 커패시터(Cp) 사이에 유지방전 초기 전압을 인가하기 위한 트랜지스터(Ys)와 인덕터(Ls)가 직렬로 연결된다. 또한 트랜지스터(Ys)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위하여 트랜지스터(Ys)와 인덕터(Ls) 사이에 다이오드(Ds)가 형성된다.
이러한 본 발명의 제3 실시예에 따르면 도 5의 T=t1에서 트랜지스터(Yr)를 턴 온하는 대신에 트랜지스터(Ys)를 턴 온한다. 그러면 인덕터(Ls)와 패널 커패시터(Cp) 사이에 공진이 발생하며 이 공진에 의해 Y 전극의 전압이 Vs 전압까지 서서히 증가한다. 이 상태에서 T=t2에 트랜지스터(Ys)를 턴 오프하고 트랜지스터(Yh)와 트랜지스터(Yr)를 턴 온하여 Y 전극의 전압을 Vs 전압으로 유지한다. 이 경우에 Y 전극의 전압을 Vs 전압까지 상승시킨 상태에서 트랜지스터(Yh)와 트랜지스터(Yr)를 턴 온하므로 하드 스위칭이 일어나지 않는다.
이후의 동작은 본 발명의 제2 실시예와 동일하므로 중복되는 설명을 생략한다.
또한, 도 7은 본 발명의 제4 실시예에 따른 Y 전극 유지방전 전압 공급 회로의 개략적인 회로도이며, 도 8은 본 발명의 제4 실시예에 따른 유지 기간에서의 구동 파형도와 스위칭 타이밍도이다.
도 7에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 유지방전 전압 공급 회로는 본 발명의 제2 실시예에 따른 회로에서 전원(-Vs)과 패널 커패시터(Cp) 사이에 유지방전 초기 전압을 인가하기 위한 트랜지스터(Ys)와 인덕터(Ls)가 직렬로 연결된다. 또한 트랜지스터(Ys)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위하여 트랜지스터(Ys)와 인덕터(Ls) 사이에 다이오드(Ds)가 형성된다.
다음, 도 7의 회로를 이용하여 도 8의 유지방전 파형을 생성하는 방법에 대해서 상세하게 설명한다.
도 8에 도시한 바와 같이, 본 발명의 제4 실시예에 따르면 T=t11에서 트랜지스터(Yr)를 턴 온하는 대신에 트랜지스터(Ys)를 턴 온한다. 그러면 인덕터(Ls)와 패널 커패시터(Cp) 사이에 공진이 발생하며 이 공진에 의해 Y 전극의 전압이 -Vs 전압까지 서서히 하강한다. 이 상태에서 T=t12에 트랜지스터(Ys)를 턴 오프하고 트랜지스터(Yl)와 트랜지스터(Yf)를 턴 온하여 Y 전극에 -Vs 전압을 인가한다. 그리고 T=t13에서 트랜지스터(Ys)를 턴 오프하고 트랜지스터(Yr)를 턴 온하며 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 Vs 전압까지 상승시킨다. 다음, T=t14에서 트랜지스터(Yr)를 턴 온하여 Y 전극의 전압을 Vs 전압으로 유지한다.
이후의 동작은 본 발명의 제2 및 제3 실시예와 동일하므로 중복되는 설명을 생략한다.
한편, 본 발명의 제4 실시예에서는 어드레스 기간에 어드레싱된 셀의 벽 전하 상태에 의해 T=t12~t13 기간에 Y 전극에 -Vs 전압이 인가되더라도 유지방전이 일어나지 않는다. 그러므로 t12~t13 기간에 트랜지스터(Yl)를 턴 온하는 동작을 생략하고 곧바로 트랜지스터(Yr)를 턴 온할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명의 실시예에 따르면, 유지 기간에 X 전극은 일정한 전압으로 바이어스 한 상태에서 Y 전극에만 구동 파형이 인가하여 유지 구동 회로의 스위치 개수를 줄일 수 있으며, 이에 따라 단가가 절감된다.
또한, 유지 방전 전압이 인가되는 경로에 전력 회수용 트랜지스터를 형성하여 유지 방전 전압 인가시 스위치 내압을 절반으로 줄일 수 있다.

Claims (13)

  1. 복수의 제1 전극,
    상기 복수의 제1 전극과 함께 표시 동작을 수행하며, 유지 기간 동안 제1 전압이 인가되는 복수의 제2 전극,
    상기 제1 전압보다 높은 제2 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 트랜지스터,
    상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 복수의 제1 전극에 제2단이 연결되어 있는 제2 트랜지스터,
    상기 제1 전압보다 낮은 제3 전압을 공급하는 제2 전원에 제1단이 연결되어 있는 제3 트랜지스터,
    상기 제3 트랜지스터의 제2단에 제1단이 연결되고 상기 복수의 제1 전극에 제2단이 연결되어 있는 제4 트랜지스터,
    상기 제1 및 제2 트랜지스터의 접점과 상기 제3 및 제4 트랜지스터의 접점에 각각 제1 전류 경로 및 제2 전류 경로를 통하여 제1단이 연결되어 있는 제1 인덕터, 그리고
    상기 제1 인덕터의 제2단에 일단이 연결되며, 상기 제2 전압과 제3 전압 사이의 제4 전압을 공급하는 제3 전원
    을 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 전류 경로는 상기 제1 인덕터의 제1단에 애노드가 연결되고 상기 제1 및 제2 트랜지스터의 접점에 캐소드가 연결되는 제1 다이오드를 포함하며,
    상기 제2 전류 경로는 상기 제1 인덕터의 제1단에 캐소드가 연결되고 상기 제3 및 제4 트랜지스터의 접점에 캐소드가 연결되는 제2 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 유지 기간에서,
    상기 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극의 전압을 증가시킨 후에 상기 제2 트랜지스터와 상기 제1 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하며,
    상기 제4 트랜지스터를 턴 온하여 상기 복수의 제1 전극의 전압을 감소시킨 후에 상기 제3 트랜지스터와 상기 제4 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제3 전압을 인가하는
    플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 제1 전원과 상기 복수의 제1 전극 사이에 직렬로 연결되어 있는 제5 트랜지스터 및 제2 인덕터
    를 더 포함하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 유지 기간 초기에서,
    상기 제5 트랜지스터를 턴 온하여 상기 복수의 제1 전극의 전압을 증가시킨 후, 상기 제1 트랜지스터와 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하는
    플라즈마 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 제1 전극과 상기 제2 전원 사이에 직렬로 연결되어 있는 제5 트랜지스터 및 제2 인덕터
    를 더 포함하는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 유지 기간 초기에서,
    상기 제5 트랜지스터를 턴 온하여 상기 복수의 제1 전극의 전압을 감소시킨 후, 상기 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극의 전압을 증가시키고, 상기 제1 트랜지스터와 상기 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하는
    플라즈마 표시 장치.
  8. 제1 전극 및 제2 전극에 의해 패널 커패시터가 형성되는 플라즈마 표시 장치에서 유지 기간에 상기 제2 전극을 기준전압으로 바이어스한 상태에서 상기 복수의 제1 전극에 연결되어 있는 제1 인덕터를 이용하여 상기 복수의 제1 전극에 제1 전압과 제2 전압을 교대로 인가하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 제1 인덕터와 상기 복수의 제1 전극 사이에 연결되어 있는 제1 트랜지스터를 통하여 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 증가시키는 단계,
    상기 제1 트랜지스터를 포함하는 제1 경로를 통하여 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계,
    상기 제1 인덕터와 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터를 통하여 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 감소시키는 단계, 그리고
    상기 제2 트랜지스터를 포함하는 제2 경로를 통하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  9. 제8항에 있어서,
    상기 제1 경로는 상기 제1 전압을 공급하는 제1 전원과 상기 제1 트랜지스터 사이에 연결되어 있는 제3 트랜지스터를 더 포함하며,
    상기 제2 경로는 상기 제2 전압을 공급하는 제2 전원과 상기 제2 트랜지스터 사이에 연결되어 있는 제4 트랜지스터를 더 포함하는
    플라즈마 표시 장치의 구동 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 유지 기간 초기에,
    상기 복수의 제1 전극에 제1단이 연결되어 있는 제2 인덕터를 포함하는 제3 경로를 통하여 상기 패널 커패시터와 상기 제2 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 증가시키는
    플라즈마 표시 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 제3 경로는 상기 제1 전원과 상기 제2 인덕터 사이에 연결되어 있는 제5 트랜지스터를 더 포함하는
    플라즈마 표시 장치의 구동 방법.
  12. 제8항 또는 제9항에 있어서,
    상기 유지 기간 초기에,
    상기 복수의 제1 전극에 제1단이 연결되어 있는 제2 인덕터를 포함하는 제3 경로를 통하여 상기 패널 커패시터와 상기 제2 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 감소시킨 후에, 상기 제1 인덕터와 상기 복수의 제1 전극 사이에 연결되어 있는 제1 트랜지스터를 통하여 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 복수의 제1 전극의 전압을 증가시키는
    플라즈마 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 제3 경로는 상기 복수의 제1 전극과 상기 제2 인덕터 사이에 연결되어 있는 제5 트랜지스터를 더 포함하는
    플라즈마 표시 장치의 구동 방법.
KR1020050112902A 2005-11-24 2005-11-24 플라즈마 표시 장치 및 그 구동 방법 KR100649526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050112902A KR100649526B1 (ko) 2005-11-24 2005-11-24 플라즈마 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050112902A KR100649526B1 (ko) 2005-11-24 2005-11-24 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100649526B1 true KR100649526B1 (ko) 2006-11-27

Family

ID=37713460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112902A KR100649526B1 (ko) 2005-11-24 2005-11-24 플라즈마 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100649526B1 (ko)

Similar Documents

Publication Publication Date Title
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
EP1780691B1 (en) Plasma display device, driving apparatus and driving method thereof
KR100649526B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20070126364A1 (en) Plasma display device and driver and driving method thereof
CN101178868B (zh) 等离子体显示装置及其驱动方法
KR100670177B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR20060020810A (ko) 플라즈마 표시 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658685B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
US20070091017A1 (en) Plasma display driving method and apparatus
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100796692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739074B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20070120774A1 (en) Plasma display, driving device, and driving method
JP2007128073A (ja) プラズマ表示装置及びその駆動装置と駆動方法
KR20070040062A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20090033233A1 (en) Plasma display and its driver and driving method thereof
KR20080020825A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee