KR100658685B1 - 플라즈마 표시 장치와 그 구동 방법 - Google Patents

플라즈마 표시 장치와 그 구동 방법 Download PDF

Info

Publication number
KR100658685B1
KR100658685B1 KR1020050108969A KR20050108969A KR100658685B1 KR 100658685 B1 KR100658685 B1 KR 100658685B1 KR 1020050108969 A KR1020050108969 A KR 1020050108969A KR 20050108969 A KR20050108969 A KR 20050108969A KR 100658685 B1 KR100658685 B1 KR 100658685B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
inductor
electrodes
plasma display
Prior art date
Application number
KR1020050108969A
Other languages
English (en)
Inventor
이동명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050108969A priority Critical patent/KR100658685B1/ko
Application granted granted Critical
Publication of KR100658685B1 publication Critical patent/KR100658685B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서 유지 기간에 인가되는 유지방전 전압의 최고 전압을 소정 전압만큼 낮추거나 최저 전압을 소정 전압만큼 높여서 전력 회수 동작 이후에 유지방전 전압 공급용 스위치에서 하드 스위칭이 일어나는 것을 방지한다.
플라즈마 표시 장치, 유지방전, 공진

Description

플라즈마 표시 장치와 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2a는 본 발명의 제1 실시예에 따른 주사 전극 구동부의 회로도이다.
도 2b는 본 발명의 제1 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
도 3a는 본 발명의 제2 실시예에 따른 주사 전극 구동부의 회로도이다.
도 3b는 본 발명의 제2 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
도 4a는 본 발명의 제3 실시예에 따른 주사 전극 구동부의 회로도이다.
도 4b는 본 발명의 제3 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으로, 특히 플라즈마 표시 장치의 유지방전 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치의 패널에서는 한 필드(1TV 필드)가 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다.
그리고 각 서브필드는 복수의 방전 셀 중에서 발광할 방전 셀과 발광하지 않을 방전 셀을 선택하기 위한 어드레싱 동작을 수행하는 어드레스 기간과, 어드레스 기간에서 선택된 방전 셀에서 서브필드의 가중치에 대응하는 기간 동안 유지방전이 일어나서 표시 동작이 수행되는 유지 기간을 포함한다.
이때, 유지 방전 펄스가 인가되는 전극은 다른 전극과 함께 용량성 부하로 작용한다. 그러므로 유지 방전 펄스를 전극에 인가하기 위해서는 유지 방전을 위한 전력 이외에 전하 주입용 무효 전력이 필요하다. 따라서 유지 방전 회로에는 무효 전력을 회수하여 재사용하는 전력 회수 회로가 사용된다.
그런데, 종래의 전력 회수 회로에서는 전력을 회수하는 과정에서 스위치의 소실 및 회로 자체의 손실에 의해 에너지를 100% 회수하는 것이 현실적으로 불가능하며, 따라서 전력 회수 동작시에 유지 방전 전압을 유지 방전 펄스의 하이레벨 전압까지 올리지 못하거나 유지 방전 펄스의 로우레벨 전압까지 내리지 못한다. 이 상태에서 유지 방전 펄스의 하이레벨 전압 또는 로우레벨 전압을 공급하는 스위치를 턴 온하면 스위치가 하드 스위칭을 하게 되어 스위칭 손실이 생길 뿐만 아니라 EMI에도 좋지 않은 영향을 끼친다.
본 발명이 이루고자 하는 기술적 과제는 유지방전 회로에서 스위칭 손실을 줄일 수 있는 플라즈마 표시 장치와 그의 구동 방법을 제공하는 것이다.
이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제1 트랜지스터, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 제3 전원, 상기 적어도 하나의 인덕터 중 하나의 인덕터와 상기 제3 전원 사이에 연결되어 있는 제3 트랜지스터, 상기 적어도 하나의 인덕터 중 하나의 인덕터 상기 제3 전원 사이에 연결되어 있는 제4 트랜지스터, 그리고 상기 제1 전원과 상기 제1 트랜지스터 사이에 연결되어 있는 제1 제너 다이오드를 포함한다.
본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 제1 인덕터를 통하여 복수의 제1 전극의 전압을 제1 전압에서 변경하는 단계, 제2 전압을 공급하는 제1 전원과 상기 제1 전원에 연결된 제1 제너 다이오드를 이용하여 상기 복수의 제1 전극에 제3 전압을 인가하는 단계, 제2 인덕터를 통하여 상기 복수의 제1 전극의 전압을 상기 제3 전압에서 변경하는 단계, 그리고 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결" 되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사 전극 구동부(320), 유지 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(이하, "A 전극"이라 함)(A1~Am), 행 방향으로 교대로 배열되어 있는 다수의 주사 전극(이하, "Y 전극"이라 함)(Y1~Yn) 및 다수의 유지 전극(이하, "X 전극"이라 함)(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(320) 및 유지 전극 구동부(340)는 제어부(200)로부터 각각 주사 전극 구동신호(SY)와 유지 전극 구동신호(SX)를 수신하여 Y 전극과 X 전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), 주사 전극 구동신호(SY) 및 유지 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), 주사 전극 구동부(320) 및 유지 전극 구동부(340)에 전달한다.
아래에서는 본 발명의 실시예에 따른 주사 전극 구동부(320)의 회로 구조 및 동작에 대해서 도면을 참조하여 자세하게 설명한다.
도 2a는 본 발명의 제1 실시예에 따른 주사 전극 구동부(320)의 회로도이다. 주사 전극 구동부(320)는 복수의 Y 전극(Y1-Yn) 또는 일부의 Y 전극에 공통으로 연결될 수 있다.
도 2a에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 주사 전극 구동부(320)는 패널 커패시터(Cp)의 Y 전극에 소스가 연결되어 있는 트랜지스터(Ys), Y 전극에 드레인이 연결되어 있는 트랜지스터(Yg), 전원(Vs)과 인덕터(L) 사이에 연결되어 인덕터(L)의 일단 전압을 Vs 전압으로 클램핑하는 다이오드(Ds), 인덕터(L)와 접지단 사이에 연결되어 인덕터(L)의 일단 전압을 0V로 클램핑하는 다이오드 (Dg)를 포함한다. 또한 전력을 회수하여 재사용하는 전력 회수 회로로서 인덕터(L), 트랜지스터(Yr, Yf), 다이오드(Dr, Df) 및 커패시터(Cer1)를 포함한다.
여기서, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 캐패시턴스 성분을 등가적으로 나타낸 것이다. 또한, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였으나, 실제로 X 전극에는 유지 전극 구동부(340)가 연결되어 있다.
커패시터(Cer1)는 전력 회수용 전원이며, 트랜지스터(Yr)의 드레인은 커패시터(Cer1)의 일단에 연결되고 트랜지스터(Yr)의 소스는 다이오드(Dr)를 통하여 인덕터(L)의 일단에 연결된다. 또한 트랜지스터(Yf)의 소스는 커패시터(Cer1)의 일단에 연결되고 트랜지스터(Yf)의 드레인은 다이오드(Df)를 통하여 인덕터(L)의 일단에 연결된다.
또한 각각의 트랜지스터는 병렬로 연결된 복수의 트랜지스터로 구성될 수 있다.
또한, 본 발명의 실시예에 따른 주사 전극 구동부(320)는 전원(Vs)과 트랜지스터(Ys) 사이 및 트랜지스터(Yg)와 접지단 사이에 각각 제너 다이오드(ZD1, ZD2)가 도 2a와 같이 연결된다. 제너 다이오드(ZD1, ZD2)는 항복(breakdown) 영역에서 정전압원과 같이 동작하며, 이외의 영역에서는 일반 다이오드와 같이 동작한다.
다음, 도 2b를 참조하여 본 발명의 제1 실시예에 따른 구동 회로의 유지기간에서의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 6개의 모드(M1∼M4)로 일순하며, 모드 변화는 스위치의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 트랜지스터(Yr, Yf)의 턴온시에 생기는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 2b는 본 발명의 제1 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
본 발명의 제1 실시예에서는 모드 1(M1)이 시작되기 전에 커패시터(Cer1)에 유지 방전 펄스의 고전압(Vs)과 저전압(0V)의 중간 전압(Vs/2)이 충전되어 있다고 가정한다. 그리고 고전압(Vs)과 저전압(0V)을 공급하는 전원의 전압이 분압되어 커패시터(Cer)에 중간 전압(Vs/2)이 충전될 수 있다.
① 모드 1(M1)
도 2b의 M1을 보면, 모드 1 구간에서는 트랜지스터(Yr)가 턴온된다. 그러면, 커패시터(Cer1)-트랜지스터(Yr)-다이오드(Dr)-인덕터(L)-패널 커패시터(Cp)로 전류 경로가 형성되고, 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 충전되고, 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V부터 Vs 전압 근처까지 서서히 상승한다. 이때, 공진 경로에 형성된 소자들의 기생 성분에 의해 Vs 전압까지 상승하지 못할 수 있다.
② 모드 2(M2)
도 2b의 M2를 보면, 모드 2 구간에서는 트랜지스터(Yr)가 턴 오프되고 트랜지스터(Ys)가 턴 온된다. 그러면, 전원(Vs)-제너 다이오드(ZD1)-트랜지스터(Ys)-패널 커패시터(Cp)로 전류 경로가 형성되어 전원(Vs)으로부터 공급되는 전압이 패널 커패시터(Cp)의 Y 전극에 인가된다.
이때, 제너 다이오드(ZD1)에 공급되는 전압이 제너다이오드(ZD1)의 항복전압에 도달하는 순간 제너다이오드(ZD1)가 온 되며, 전원(Vs)에서 공급되는 전압은 제너다이오드(ZD1)를 통과하면서 제너다이오드(ZD1)의 항복전압(VZD1)만큼의 전압강하가 발생한다. 따라서 패널 커패시터(Cp)의 Y 전극에는 (Vs-VZD1) 전압이 인가된다.
이와 같이, 모드 2에서 트랜지스터(Ys)가 턴 온될 때 패널 커패시터(Cp)에 Vs 전압보다 VZD1 전압만큼 낮은 전압이 인가되므로 하드 스위칭이 일어나지 않는다.
③ 모드 3(M3)
도 2b의 M3을 보면, 모드 3 구간에서는 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yf)가 턴 온된다. 그리고, 패널 커패시터(Cp)-인덕터(L)-다이오드(Df)-트랜지스터(Yf)-커패시터(Cer1)의 전류 경로가 형성되어 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 방전되고, 패널 커패시터(Cp)에 충전된 전하가 커패시터(Cer1)로 회수된다. 그리고 패널 커패시터(Cp)의 Y 전극 전압은 (Vs-VZD1) 전압에서 0V 근처까지 서서히 감소한다. 이때, 공진 경로에 형성된 소자들의 기생 성분에 의해 0V까지 하강하지 못할 수 있다.
④ 모드 4(M4)
도 2b의 M4를 보면, 모드 4 구간에서는 트랜지스터(Yf)가 턴오프되고 트랜지스터(Yg)가 턴 온된다.
그러면, 패널 커패시터(Cp)-트랜지스터(Yg)-제너 다이오드(ZD2)-접지단으로 전류 경로가 형성된다.
이때, 제너 다이오드(ZD2)에 공급되는 전압이 제너다이오드(ZD2)의 항복전압에 도달하는 순간 제너다이오드(ZD2)가 온 되며, 제너다이오드(ZD1)에는 항복전압(VZD2)만큼의 전압이 걸린다. 따라서 패널 커패시터(Cp)의 Y 전극의 전압은 0V보다 높은 VZD2 전압으로 유지된다.
이와 같이, 모드 4에서 트랜지스터(Yg)가 턴 온될 때 패널 커패시터(Cp)에 0V보다 VZD2 전압만큼 높은 전압이 인가되므로 하드 스위칭이 일어나지 않는다.
그리고 모드 4(M4) 이후에는 다시 모드 1~4의 동작을 반복한다.
한편, 본 발명의 제1 실시예에서는 Vs 전원과 트랜지스터(Ys) 사이, 그리고 접지단과 트랜지스터(Yg) 사이에 각각 제너 다이오드(ZD1, ZD2)를 연결하였지만, 이와는 달리 제너 다이오드(ZD1, ZD2) 중 어느 하나만 연결할 수도 있다.
도 3a는 본 발명의 제2 실시예에 따른 주사 전극 구동부(320)의 회로도이다.
도 3a에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 주사 전극 구동부(320)는 본 발명의 제1 실시예에 따른 주사 전극 구동부(320)에서 접지단과 트랜지스터(Yg) 사이에 연결된 제너 다이오드(ZD2)를 제외하면 본 발명의 제1 실시예와 동일하다. 다만, 본 발명의 제2 실시예에서는 접지단과 트랜지스터(Yg) 사이에 연결된 제너 다이오드(ZD2)를 제거하였으므로 전압 하강 기간에서 전력 회수율을 높이기 위하여 커패시터(Cer2)에 충전된 전압을 낮춘다.
다음, 도 3b를 참조하여 본 발명의 제2 실시예에 따른 주사 전극 구동부의 동작을 상세하게 설명한다.
도 3b는 본 발명의 제2 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
본 발명의 제2 실시예에서도 모드 1(M1)이 시작되기 전에 커패시터(Cer1)에 유지 방전 펄스의 고전압(Vs)과 저전압(0V)의 중간 전압(Vs/2)이 충전되어 있다고 가정한다. 그리고 고전압(Vs)과 저전압(0V)을 공급하는 전원의 전압이 분압되어 커패시터(Cer)에 중간 전압(Vs/2)이 충전될 수 있다.
① 모드 2(M2)
도 3b의 M1을 보면, 모드 1 구간에서는 트랜지스터(Yr)가 턴온된다. 그러면, 커패시터(Cer2)-트랜지스터(Yr)-다이오드(Dr)-인덕터(L)-패널 커패시터(Cp)로 전류 경로가 형성되고, 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 충전되고, 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V부터 전압(Vs) 근처까지 서서히 상승한다. 이때, 공진 경로에 형성된 소자들의 기생 성분에 의해 Vs 전압까지 상승하지 못할 수 있다.
② 모드 2(M2)
도 3b의 M2를 보면, 모드 2 구간에서는 트랜지스터(Yr)가 턴 오프되고 트랜지스터(Ys)가 턴 온된다. 그러면, 전원(Vs)-제너 다이오드(ZD1)-트랜지스터(Ys)-패널 커패시터(Cp)로 전류 경로가 형성되어 전원(Vs)으로부터 공급되는 전압이 패널 커패시터(Cp)의 Y 전극에 인가된다.
이때, 제너 다이오드(ZD1)에 공급되는 전압이 제너다이오드(ZD1)의 항복전압에 도달하는 순간 제너다이오드(ZD1)가 온 되며, 전원(Vs)에서 공급되는 전압은 제 너다이오드(ZD1)를 통과하면서 제너다이오드(ZD1)의 항복전압(VZD1)만큼의 전압강하가 발생한다. 따라서 패널 커패시터(Cp)의 Y 전극에는 (Vs-VZD1) 전압이 인가된다.
이와 같이, 모드 2에서 트랜지스터(Ys)가 턴 온될 때 패널 커패시터(Cp)에 Vs 전압보다 VZD1 전압만큼 낮은 전압이 인가되므로 하드 스위칭이 일어나지 않는다.
이후 모드 3(M3)과 모드 4(M4)는 본 발명의 제1 실시예와 동일하므로 중복되는 설명을 생략한다. 그리고 모드 4(M4) 이후에는 다시 모드 1~4의 동작을 반복한다.
도 4a는 본 발명의 제3 실시예에 따른 주사 전극 구동부(320)의 회로도이다.
도 4a에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 주사 전극 구동부(320)는 본 발명의 제1 실시예에 따른 주사 전극 구동부(320)에서 전원(Vs)과 트랜지스터(Ys) 사이에 연결된 제너 다이오드(ZD1)를 제외하면 본 발명의 제1 실시예와 동일하다. 다만, 본 발명의 제3 실시예에서는 전원(Vs)과 트랜지스터(Ys) 사이에 연결된 제너 다이오드(ZD1)를 제거하였으므로 전압 상승 기간에서 전력 회수율을 높이기 위하여 커패시터(Cer3)에 충전된 전압을 높인다.
다음, 도 4b를 참조하여 본 발명의 제3 실시예에 따른 주사 전극 구동부의 동작을 상세하게 설명한다.
도 4b는 본 발명의 제3 실시예에 따른 주사 전극 구동부의 동작 타이밍도이다.
모드 1(M1)과 모드 2(M2)의 동작은 본 발명의 제1 실시예와 동일하므로 중복 되는 설명을 생략한다.
① 모드 3(M3)
도 4b의 M3을 보면, 모드 3 구간에서는 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yf)가 턴 온된다. 그리고, 패널 커패시터(Cp)-인덕터(L)-다이오드(Df)-트랜지스터(Yf)-커패시터(Cer3)의 전류 경로가 형성되어 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 방전되고, 패널 커패시터(Cp)에 충전된 전하가 커패시터(Cer3)로 회수된다. 그리고 패널 커패시터(Cp)의 Y 전극 전압은 (Vs-VZD2) 전압에서 0V 근처까지 서서히 감소한다. 이때, 공진 경로에 형성된 소자들의 기생성분에 의해 Y 전극의 전압이 0V까지 하강하지 않을 수 있다.
② 모드 4(M4)
도 4b의 M4를 보면, 모드 4 구간에서는 트랜지스터(Yf)가 턴오프되고 트랜지스터(Yg)가 턴 온된다.
그러면, 패널 커패시터(Cp)-트랜지스터(Yg)-제너 다이오드(ZD2)-접지단으로 전류 경로가 형성된다.
이때, 제너 다이오드(ZD2)에 공급되는 전압이 제너다이오드(ZD2)의 항복전압에 도달하는 순간 제너다이오드(ZD2)가 온 되며, 제너다이오드(ZD2)에는 항복전압(VZD2)만큼의 전압이 걸린다. 따라서 패널 커패시터(Cp)의 Y 전극의 전압은 0V보다 높은 VZD2 전압으로 유지된다.
이와 같이, 모드 4에서 트랜지스터(Yg)가 턴 온될 때 패널 커패시터(Cp)에 0V보다 VZD2 전압만큼 높은 전압이 인가되므로 하드 스위칭이 일어나지 않는다.
그리고 모드 4(M4) 이후에는 다시 모드 1~4의 동작을 반복한다.
이와 같이 본 발명의 실시예에 따르면 유지방전 전압의 하이레벨 전압을 낮추거나 로우레벨 전압을 높였다. 그런데 유지 기간에서 인가되는 유지방전 전압은 방전 셀 내에서 유지방전이 일어나기에 충분한 전압이므로 본 발명의 실시예와 같이 유지방전 전압의 하이레벨 전압을 낮추거나 로우레벨 전압을 높이더라도 안정적인 방전을 일으킬 수 있다.
한편, 본 발명의 실시예에서 제너 다이오드(ZD1, ZD2)의 항복전압은 다이오드의 물질과 구조에 따라 원하는 전압으로 설정할 수 있다.
또한, 본 발명의 실시예에서는 Y 전극에 하나의 인덕터를 연결하고 이 인덕터를 통하여 충전 경로와 방전 경로가 교대로 형성되도록 하였으나, 이와는 달리 두 개의 인덕터를 사용하여 충전 경로와 방전 경로를 분리할 수도 있다.
또한, 본 발명의 실시예에서는 트랜지스터(Yr, Yf, Ys, Yg)로서 바디 다이오드가 형성되는 NMOS 트랜지스터를 사용하였으나 이외에 다른 스위치를 사용할 수도 있다.
또한, 본 발명의 실시예에서는 트랜지스터(Yr)와 인덕터(L) 사이에 다이오드(Dr)가 연결되고 트랜지스터(Yf)와 인덕터(L) 사이에 다이오드(Df)가 연결되는 것으로 도시하였으나, 트랜지스터(Yr)의 드레인에 애노드가 연결되도록 다이오드(Dr) 를 연결하고 트랜지스터(Yf)의 소스에 애노드가 연결되도록 다이오드(Df)를 연결할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서와 설명한 바와 같이, 본 발명에 따르면 유지 방전 전압을 인가하는 전원과 스위치 사이에 제너 다이오드를 연결하여 패널 커패시터에 공급되는 유지 방전 전압중 하이레벨 전압은 제너 다이오드의 항복 전압만큼 낮추고 로우레벨 전압은 제너 다이오드의 항복 전압만큼 높인다. 이와 같이 하면, 전력 회수 동작 이후에 유지 방전 전압을 공급하는 스위치를 턴 온할 때 하드 스위칭이 일어나지 않는다.

Claims (13)

  1. 복수의 제1 전극,
    제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제1 트랜지스터,
    상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터,
    상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 제3 전원,
    상기 적어도 하나의 인덕터 중 하나의 인덕터와 상기 제3 전원 사이에 연결되어 있는 제3 트랜지스터,
    상기 적어도 하나의 인덕터 중 하나의 인덕터 상기 제3 전원 사이에 연결되어 있는 제4 트랜지스터, 그리고
    상기 제1 전원과 상기 제1 트랜지스터 사이에 연결되어 있는 제1 제너 다이오드
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 제너 다이오드는 캐소드가 상기 제1 전원에 연결되고 애노드가 상기 제1 트랜지스터에 연결되며, 상기 제1 전압은 상기 제2 전압보다 높은 전압인
    플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제2 전원과 상기 제2 트랜지스터 사이에 연결되어 있으며, 캐소드가 상기 제2 전원에 연결되고 애노드가 상기 제2 트랜지스터에 연결되어 있는 제2 제너 다이오드
    를 더 포함하는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 제1 제너 다이오드는 애노드가 상기 제1 전원에 연결되고 캐소드가 상기 제1 트랜지스터에 연결되며, 상기 제1 전압은 상기 제2 전압보다 낮은 전압인
    플라즈마 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 절반에 해당하는 전압이며,
    상기 제3 전원은 커패시터를 포함하는 플라즈마 표시 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 트랜지스터에 연결되는 상기 하나의 인덕터와 상기 제4 트랜지스터에 연결되는 상기 하나의 인덕터는 동일한
    플라즈마 표시 장치.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 트랜지스터에 연결되는 상기 하나의 인덕터와 상기 제4 트랜지스터에 연결되는 상기 하나의 인덕터는 다른
    플라즈마 표시 장치.
  8. 복수의 제1 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    제1 인덕터를 통하여 상기 복수의 제1 전극의 전압을 제1 전압에서 변경하는 단계,
    제2 전압을 공급하는 제1 전원과 상기 제1 전원에 연결된 제1 제너 다이오드를 이용하여 상기 복수의 제1 전극에 제3 전압을 인가하는 단계,
    제2 인덕터를 통하여 상기 복수의 제1 전극의 전압을 상기 제3 전압에서 변경하는 단계, 그리고
    상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계
    를 포함하는 플라즈마 표시 장치의 구동방법.
  9. 제8항에 있어서,
    상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계는,
    제4 전압을 공급하는 제2 전원에 연결된 제2 제너 다이오드를 이용하여 상기 복수의 제1 전극에 상기 제1 전압을 인가하는
    플라즈마 표시 장치의 구동방법.
  10. 제8항에 있어서,
    상기 제3 전압은 상기 제2 전압보다 낮고 상기 제1 전압보다 높은 전압인 플라즈마 표시 장치의 구동방법.
  11. 제8항에 있어서,
    상기 제3 전압은 상기 제1 전압보다 낮고 상기 제2 전압보다 높은 전압인 플라즈마 표시 장치의 구동방법.
  12. 제8항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 동일한 인덕터인 플라즈마 표시 장치의 구동방법.
  13. 제8항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 다른 인덕터인 플라즈마 표시 장치의 구동방법.
KR1020050108969A 2005-11-15 2005-11-15 플라즈마 표시 장치와 그 구동 방법 KR100658685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108969A KR100658685B1 (ko) 2005-11-15 2005-11-15 플라즈마 표시 장치와 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108969A KR100658685B1 (ko) 2005-11-15 2005-11-15 플라즈마 표시 장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100658685B1 true KR100658685B1 (ko) 2006-12-15

Family

ID=37733613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108969A KR100658685B1 (ko) 2005-11-15 2005-11-15 플라즈마 표시 장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100658685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869809B1 (ko) 2007-08-08 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869809B1 (ko) 2007-08-08 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치

Similar Documents

Publication Publication Date Title
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100578854B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100670150B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100658685B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100627388B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100839373B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100561345B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100649193B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649526B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20070005370A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee