KR20070005370A - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR20070005370A
KR20070005370A KR1020050060664A KR20050060664A KR20070005370A KR 20070005370 A KR20070005370 A KR 20070005370A KR 1020050060664 A KR1020050060664 A KR 1020050060664A KR 20050060664 A KR20050060664 A KR 20050060664A KR 20070005370 A KR20070005370 A KR 20070005370A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrode
inductor
transistor
Prior art date
Application number
KR1020050060664A
Other languages
English (en)
Inventor
김태현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050060664A priority Critical patent/KR20070005370A/ko
Priority to JP2006171785A priority patent/JP2007017965A/ja
Priority to US11/482,229 priority patent/US7616175B2/en
Priority to CNB2006101363065A priority patent/CN100437699C/zh
Publication of KR20070005370A publication Critical patent/KR20070005370A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 표시 장치는 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함한다. 이때, 구동 회로는, 상기 제1 전극에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터를 이용하여 상기 제1 전극의 전압을 증가시키거나 감소시키는 전력 회수부에서 상기 인덕터와 전기적으로 연결된 전력회수용 커패시터와, 상기 제1 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터 및 상기 제1 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터의 게이트를 제어하는 신호를 생성하기 위한 전압을 공급하는 게이트 전압 공급원 사이에, 상기 제3 전압과 상기 제1 전압 사이의 전압을 항복 전압으로 가지는 제너 다이오드가 전기적으로 연결된다. 이렇게 하면, 전력 회수부 내의 회로 소자의 소손으로 인해 전력회수용 커패시터가 과방전 또는 과충전될 경우에 트랜지스터를 구동하는 게이트 드라이버로의 전원 공급이 중지되어 구동 회로의 발연을 방지할 수 있다.
PDP, 전극, 전력회수회로, 제너다이오드, 커패시터, 과충전, 방전, 보호회로

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING APPARATUS THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 유지방전 구동 회로를 나타낸 도면이다.
도 4a는 도 3에 도시된 구동 회로의 정상적인 전류 경로를 나타낸 도면이다.
도 4b는 전력 회수 회로 소자가 소손된 경우 도 3에 도시된 구동 회로의 전류 경로를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 제2 실시 예에 따른 유지방전 구동 회로 및 구동 회로의 전류 경로를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것으로, 특히 플라즈마 표시 장치의 구동 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 플라즈마 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
이와 같은 동작을 수행할 때, 주사 전극과 유지 전극 사이의 방전 공간은 용량성 부하(이하, “패널 커패시터”라 함)로 작용한다. 그러므로 유지 기간에서 높은 전압(예를 들어 Vs 전압)과 낮은 전압(예를 들어 0V)을 교대로 가지는 유지방전을 위한 파형을 인가하기 위해서는 유지방전을 위한 전력 이외에 무효 전력이 필요하다. 따라서, 플라즈마 표시 장치는 무효 전력을 회수하여 재사용하는 전력 회수 회로를 사용하여 주사 또는 유지 전극에 유지방전 펄스를 인가한다.
종래의 전력 회수 회로로서 L.F.Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.
이 전력 회수 회로에서 공진 경로를 형성하는 스위치 또는 다이오드가 소손 되어 단락되면, 전력 회수용 커패시터가 과방전 되거나 과충전될 수 있다. 예를 들어, 패널 커패시터의 전압을 상승시키는 경로에 위치한 스위치가 단락되면, 0V 전원에 연결된 스위치가 턴온되어 패널 커패시터에 0V가 인가될 때 전력 회수용 커패시터가 항상 방전한다. 그러면 전력 회수용 커패시터의 전압이 0V로 방전되어 결과적으로 전력 회수 동작이 이루어지지 않게 된다. 또한 패널 커패시터의 전압을 하강시키는 경로에 위치한 스위치가 단락되면, Vs 전원에 연결된 스위치가 턴온되어 패널 커패시터에 Vs 전압이 인가될 때 전력 회수용 커패시터가 항상 충전된다. 그러면 전력 회수용 커패시터의 전압이 높아져 결과적으로 전력 회수 동작이 이루어지지 않게 된다.
이렇게 되면, 0V 또는 Vs 전원에 연결된 스위치에 전류 스트레스가 증가하여 발열이 발생되고 이어서 발연 현상이 발생될 수 있다. 이로 인하여 전력 회수 회로의 회로 소자뿐만 아니라 다른 구동 회로 소자까지 손상된다.
본 발명이 이루고자 하는 기술적 과제는 전력 회수 회로 소자의 소손 시에 발연을 방지할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 상기 구동 회로는, 상기 제1 전극에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터와 제3 전압을 충전하고 있 는 커패시터를 포함하며, 상기 인덕터와 상기 커패시터를 전기적으로 연결하여 상기 제1 전극의 전압을 증가시키거나 감소시키는 전력 회수부, 상기 제1 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터 및 상기 제1 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함하며, 상기 제1 전극의 전압이 감소한 후에 상기 제1 전극에 상기 제2 전압을 인가하고, 상기 제1 전극의 전압이 증가한 후에 상기 제1 전극에 상기 제1 전압을 인가하는 유지방전 전압 공급부, 퓨즈를 포함하며, 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 제어 신호를 생성하기 위한 제4 전압을 공급하는 게이트 전압 공급원, 그리고 상기 게이트 전압 공급원과 상기 커패시터 사이에 전기적으로 연결되는 제너 다이오드를 포함한다. 이때, 상기 제너 다이오드의 항복 전압은 상기 제3 전압과 상기 제1 전압 사이의 전압이며, 상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 중간 전압이다.
본 발명의 다른 특징에 따르면, 복수의 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 장치의 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 장치가 제공된다. 플라즈마 표시 장치의 구동 장치는 상기 제1 전압과 제2 전압 사이의 제3 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 전극 사이에 전기적으로 연결되는 적어도 하나의 인덕터, 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터, 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터, 턴온 시에 상기 인덕터를 통하여 상기 커패시터에서 상 기 제1 전극으로 전류 경로를 형성하는 제3 트랜지스터, 턴온 시에 상기 인덕터를 통하여 상기 제1 전극에서 상기 커패시터로 전류 경로를 형성하는 제4 트랜지스터, 그리고 상기 제1 내지 제4 트랜지스터 중 적어도 하나의 트랜지스터의 게이트 드라이버에 제4 전압을 공급하는 게이트 전압 공급원과 상기 커패시터 사이에 전기적으로 연결되는 제너 다이오드를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우 뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 상세하게 설명한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명의 실시 예에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극에 구동 전압을 인가한다.
유지전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극에 구동 전압을 인가한다.
다음, 도 2를 참조하여 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 설명의 편의상 하나의 셀을 형성하는 주사 전극(이하, “Y 전극”이라 함), 유지 전극(이하, “X 전극”이라 함) 및 어드레스 전극(이하, “A 전극”이라 함)에 인가되는 구동 파형에 대해서만 설명한다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 2에서는 유지 기간에서의 구동 파형만을 도시하였다.
도 2에 나타낸 바와 같이, 유지 기간에서는 Y 전극과 X 전극에 하이 레벨 전압(도 2에서는 Vs 전압)과 로우 레벨 전압(도 2에서는 0V)을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가한다. 즉, Y 전극에 Vs 전압이 인가될 때 X 전극에 0V 전압이 인가되고, X 전극에 Vs 전압이 인가될 때 Y 전극에 0V 전압이 인가된다. 그러면, 어드레스 기간에서 어드레스 방전에 의해 Y 전극과 X 전극 사이에 벽 전압이 형성되어 있으면, 벽 전압과 Vs 전압에 의해 Y 전극과 X 전극에서 유지 방전이 일어난다.
이후, Y 전극과 X 전극에 유지 방전 펄스를 인가하는 과정이 해당 서브필드 가 표시하는 가중치에 대응하는 횟수만큼 반복된다.
다음으로, 도 3 내지 도 4b를 참조하여 유지 기간에서 유지방전 펄스를 인가하기 위한 구동 회로에 대해서 상세하게 설명한다. 도 3 내지 도 4b에서는 유지 전극 구동부(500)의 유지방전 구동 회로는 생략하고 주사 전극 구동부(400)에서의 유지방전 구동 회로만을 도시하였다. 그리고 아래에서 사용되는 스위치는 바디 다이오드를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3은 본 발명의 제1 실시 예에 따른 유지방전 구동 회로를 나타낸 도면이다.
도 3에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사전극 구동부(400)의 유지방전 구동 회로는 전력 회수부(410), 유지방전 전압 공급부(420), 게이트 전압공급부(430) 및 다이오드(D3)를 포함한다.
전력 회수부(410)는 트랜지스터(Yr, Yf), 인덕터(L), 다이오드(D1, D2) 및 전력회수용 커패시터(Cer)를 포함한다. 트랜지스터(Yr)의 드레인과 트랜지스터(Yf)의 소스에 전력회수용 커패시터(Cer)가 연결된다. 그리고 패널 커패시터(Cp)의 Y 전극에 제1단이 연결된 인덕터(L)의 제2단이 트랜지스터(Yr)의 소스와 트랜지스터(Yf)의 드레인에 연결된다. 다이오드(D1)는 트랜지스터(Yr)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고 다이오드(D2)는 트랜지스터(Yf)가 바디 다이오드를 가질 경우 Y 전극의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이 때, 트랜지스터(Yr, Yf)가 바디 다이오드를 가지지 않는다면 다이오드(D1, D2)가 제거될 수도 있다. 이와 같이 연결된 전력 회수부(410)는 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 증가시키거나 감소시킨다.
그리고 전력 회수부(310)에서 인덕터(L), 다이오드(D1) 및 트랜지스터(Yr) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 인덕터(L), 다이오드(D2) 및 트랜지스터(Yf) 사이의 연결 순서도 바뀔 수 있다. 예를 들어 인덕터(L)가 트랜지스터(Yr, Yf)의 접점과 전력 회수용 커패시터(Cer) 사이에 연결될 수도 있다.
또한 도 3에서는 인덕터(L)가 트랜지스터(Yr, Yf)의 접점에 연결되었지만, 트랜지스터(Yr)에 의해 형성되는 상승 경로 및 트랜지스터(Yf)에 의해 형성되는 하강 경로 상에 각각 인덕터가 연결될 수도 있다.
유지방전 전압 공급부(420)는 두 개의 트랜지스터(Ys, Yg)를 포함한다. 트랜지스터(Ys)는 유지방전 전압(Vs)을 공급하는 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되며, 트랜지스터(Yg)는 접지 전압(0V)을 공급하는 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결된다. 이 트랜지스터(Ys, Yg)는 Y 전극에 Vs 전압과 접지 전압을 각각 공급한다.
게이트 전압공급부(430)는 퓨즈(fuse)를 포함하며, 트랜지스터(Yr, Yf, Ys, Yg)를 구동하기 위한 전압(예를 들어, 5V)을 트랜지스터(Yr, Yf, Ys, Yg)의 게이트 드라이버(미도시)로 공급한다. 퓨즈는 전력 회수부(410)의 회로 소자(Yr, Yf, D1, D2)의 손상으로 인해 커패시터(Cer)가 과방전되었을 경우에 이를 감지하여 트랜지스터(Yr, Yf, Ys, Yg)의 게이트 드라이버로의 공급 전원을 중단시킨다.
다이오드(D3)는 전력회수용 커패시터(Cer)의 전압이 게이트 전압 공급부(430)에서 공급하는 전압(5V)보다 높을 경우에 전력회수용 커패시터(Cer), 퓨즈, 전원(5V)으로 형성되는 전류 경로를 차단하기 위한 것이다. 이 때, 전력회수용 커패시터(Cer)의 전압이 5V보다 낮아지면 전원(5V), 커패시터(Cer)로의 전류 경로가 형성되어 커패시터(Cer)로 전류가 흐르게 되면 퓨즈가 끊어지게 되어 회로의 동작이 멈추게 된다.
다음, 도 4a를 참고로 하여 본 발명의 제1 실시 예에 따른 유지방전 구동 회로의 유지 기간에서의 시계열적 동작 변화에 대해 상세하게 설명한다. 아래에서 LC 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 트랜지스터(Yr, Yf)의 턴온 시에 생기는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 4a는 도 3에 도시된 구동 회로의 정상적인 전류 경로를 나타낸 도면이다.
먼저, 트랜지스터(Yg)가 턴온되어 있어 패널 커패시터(Cp)의 Y 전극에는 0V가 인가되어 있으며, 전력회수용 커패시터(Cer)에는 외부 인가전압(Vs)의 1/2만큼의 전압(Vs/2)이 미리 충전되어 있는 것으로 가정한다.
트랜지스터(Yr)를 턴온하고 트랜지스터(Yg)를 턴오프한다. 그러면 접지단(0), 커패시터(Cer), 트랜지스터(Yr), 다이오드(D1), 인덕터(L), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압 근처까지 증가한다.
다음, 트랜지스터(Ys)가 턴온되고 트랜지스터(Yf)가 턴오프된다. 그러면 전원(Vs), 트랜지스터(Ys), 패널 커패시터(Cp)의 Y 전극으로의 경로가 형성된다(②). 이 경로(②)에 의해 패널 커패시터(Cp)의 Y 전극에는 Vs 전압이 인가된다.
그리고 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yf)가 턴온된다. 그러면 패널 커패시터(Cp)의 Y 전극, 인덕터(L), 다이오드(D2), 트랜지스터(Yf), 커패시터(Cer), 접지단(0)으로의 경로가 형성된다(③). 이 경로(③)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극의 전압이 0V 근처까지 감소한다.
이어서, 트랜지스터(Yg)가 턴온되고 트랜지스터(Yf)가 턴오프된다. 그러면, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Yg), 접지단(0)의 경로가 형성된다(④). 이 경로(④)에 의해 패널 커패시터(Cp)의 Y 전극에 0V가 인가된다.
상술한 바와 같이 정상 동작 시에는 동작(①∼④)을 반복하여 Y 전극에 유지방전 펄스를 인가하고, 유지 전극 구동부(500)에서도 동일한 동작을 통하여 X 전극에 유지방전 펄스를 인가한다.
다음, 전력 회수부(410) 내의 회로 소자(Yr 또는 D2)가 소손되어 해당 경로가 단락된 경우 본 발명의 제1 실시 예에 따른 유지방전 구동 회로의 동작에 대해서 도 4b를 참고로 하여 상세하게 설명한다.
도 4b는 전력 회수부의 회로 소자가 소손된 경우 도 3에 도시된 구동 회로의 전류 경로를 나타낸 도면이다.
도 4b에 나타낸 바와 같이, 전력 회수부(410)에서 트랜지스터(Yr)가 소손되면 이 소자가 위치한 경로가 단락된다. 이 경우, 동작(①∼③)시에는 문제가 없으나, Y 전극에 0V가 인가될 때, 즉 동작(④) 시에 항상 전류 경로(④´)가 형성된다. 이러한 동작(①∼④, ④´)이 반복되면 커패시터(Cer)가 방전되면서 커패시터(Cer)의 전압이 0V 근처까지 감소하게 된다.
또한 전력 회수부(410)에서 다이오드(D2)가 소손되면 이 소자가 위치한 경로가 단락된다. 이 경우에도 마찬가지로 동작(①∼③)시에는 문제가 없으나, Y 전극에 0V가 인가될 때, 즉 동작(④) 시에 트랜지스터(Yf)의 바디 다이오드를 통해 전류 경로(④˝)가 형성된다. 이러한 동작(①∼④, ④˝)이 반복되면 커패시터(Cer)가 방전되면서 커패시터(Cer)의 전압이 0V 근처까지 감소하게 된다.
커패시터(Cer)의 전압이 게이트 전압 공급부(430)에서 공급하는 전압(5V)보다 낮아지면, 전원(5V), 퓨즈(Fuse), 다이오드(D3)로의 전류 경로가 형성된다(⑤). 이 경로(⑤)를 통하여 전류가 흐르게 되면 퓨즈가 개방되면서 트랜지스터(Yr, Yf, Ys, Yg)의 게이트 전극으로 전원(5V) 공급이 중단된다. 따라서 유지방전 구동 회로의 동작이 중단되어 트랜지스터(Ys, Yg)의 발열로 인한 발연 현상 및 다른 회로 소자의 손상을 방지할 수 있게 된다.
이와 같이 본 발명의 제1 실시 예에 따르면, 커패시터(Cer)가 과방전되는 경우에 발생되는 발연 현상은 방지할 수 있지만, 커패시터(Cer)가 과충전되는 경우에 발생되는 발연 현상은 방지할 수가 없는 문제점이 있다. 아래에서는 커패시터(Cer) 의 방전뿐만 아니라 과충전 시에도 발연 현상을 방지할 수 있는 실시 예에 대해서 도 5a 및 도 5b를 참고로 하여 상세하게 설명한다.
도 5a 및 도 5b는 본 발명의 제2 실시 예에 따른 유지방전 구동 회로 및 구동 회로의 전류 경로를 나타낸 도면이다.
도 5a 및 도 5b에 나타낸 바와 같이, 본 발명의 제2 실시 예에 따른 유지방전 구동 회로는 제1 실시 예에 따른 유지방전 구동 회로의 다이오드(D3) 대신 제너 다이오드(ZD1)를 연결한다.
제너 다이오드(ZD1)는 전력 회수부(410)의 회로 소자(Yr, Yf, D1, D2)의 손상으로 인해 커패시터(Cer)가 과방전 또는 과충전되었을 경우에 전원(5V), 커패시터(Cer) 또는 커패시터(Cer), 전원(5V)으로의 전류 경로를 설정하기 위한 것이다. 이 때, 제너 다이오드(ZD1)의 항복 전압은 Vs/2 전압에서 Vs 전압 사이의 전압(Vz)으로 설정한다.
구체적으로, 도 5a에 나타낸 바와 같이, 트랜지스터(Yr, D2)의 소손 시에는 커패시터(Cer)가 방전되므로 제너 다이오드(ZD1)는 도 4에 도시된 다이오드(D3)와 동일한 동작을 수행한다. 따라서, 전원(5V), 커패시터(Cer)로의 전류 경로(⑤)가 형성되고 퓨즈(Fuse)가 개방된다.
또한 도 5b에 나타낸 바와 같이, 트랜지스터(Yf)가 소손되면, 이 소자가 위치한 경로가 단락된다. 이 경우, 동작(①, ③, ④)시에는 문제가 없으나, Y 전극에 Vs 전압이 인가될 때, 즉 동작(②) 시에 전류 경로(②´)가 형성된다. 이러한 동작이 반복되면 전력회수용 커패시터(Cer)는 Vs/2 전압 이상으로 과충전된다.
또한 전력 회수부(410)에서 다이오드(D1)가 소손되면 이 소자가 위치한 경로가 단락된다. 이 경우에도 마찬가지로 동작(①, ③, ④)시에는 문제가 없으나, Y 전극에 Vs 전압이 인가될 때, 즉 동작(②) 시에 트랜지스터(Yr)의 바디 다이오드를 통해 전류 경로(②˝)가 형성된다. 이러한 동작이 반복되면 전력회수용 커패시터(Cer)는 Vs/2 전압 이상으로 과충전된다.
전력회수용 커패시터(Cer)의 전압이 제너 다이오드(ZD1)의 항복 전압(Vz)보다 5V 높은 전압 이상으로 충전되면, 제너 다이오드(ZD1)로 역방향 전류가 흐르게 된다. 즉, 커패시터(Cer), 제너 다이오드(ZD1), 전원(5V)으로의 전류 경로가 형성된다(⑥). 이 경로(⑥)를 통하여 전류가 흐르게 되면 퓨즈가 개방되면서 트랜지스터(Yr, Yf, Ys, Yg)의 게이트 전극으로 전원(5V) 공급이 중단된다. 따라서 유지방전 구동 회로의 동작이 중단되어 발연 현상 및 다른 회로 소자의 손상을 방지할 수 있게 된다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 전력 회수부 내의 회로 소자의 소손으로 인해 전력회수용 커패시터가 과방전 또는 과충전될 경우에 트랜지스터를 구동하는 게이트 드라이버로의 전원 공급이 중지됨으로써 구동 회로의 발연을 방지하고 다른 회로 소자의 손 상을 방지할 수 있다.

Claims (11)

  1. 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동 회로는,
    상기 제1 전극에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터와 제3 전압을 충전하고 있는 커패시터를 포함하며, 상기 인덕터와 상기 커패시터를 전기적으로 연결하여 상기 제1 전극의 전압을 증가시키거나 감소시키는 전력 회수부,
    상기 제1 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터 및 상기 제1 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터를 포함하며, 상기 제1 전극의 전압이 감소한 후에 상기 제1 전극에 상기 제2 전압을 인가하고, 상기 제1 전극의 전압이 증가한 후에 상기 제1 전극에 상기 제1 전압을 인가하는 유지방전 전압 공급부,
    퓨즈를 포함하며, 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 제어 신호를 생성하기 위한 제4 전압을 공급하는 게이트 전압 공급원, 그리고
    상기 게이트 전압 공급원과 상기 커패시터 사이에 전기적으로 연결되는 제너 다이오드를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제너 다이오드의 항복 전압은 상기 제3 전압과 상기 제1 전압 사이의 전압인 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압의 중간 전압인 플라즈마 표시 장치.
  4. 제2항에 있어서,
    상기 제너 다이오드는 상기 게이트 전압 공급원에 양극이 연결되고 상기 커패시터에 음극이 연결되는 플라즈마 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전력 회수부는,
    상기 인덕터의 제2단과 상기 커패시터 사이에 전기적으로 연결되는 제3 트랜지스터, 그리고
    상기 인덕터의 제2단과 상기 커패시터 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 제3 및 제4 트랜지스터는 바디 다이오드를 가지는 트랜지스터이고,
    상기 전력 회수부는,
    상기 커패시터와 상기 인덕터 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제1 다이오드, 그리고
    상기 커패시터와 상기 인덕터 사이에 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제2 다이오드를 더 포함하는 플라즈마 표시 장치.
  7. 복수의 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 장치의 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 장치에 있어서,
    상기 제1 전압과 제2 전압 사이의 제3 전압을 충전하고 있는 커패시터,
    상기 커패시터와 상기 제1 전극 사이에 전기적으로 연결되는 적어도 하나의 인덕터,
    상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터,
    상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터,
    턴온 시에 상기 인덕터를 통하여 상기 커패시터에서 상기 제1 전극으로 전류 경로를 형성하는 제3 트랜지스터,
    턴온 시에 상기 인덕터를 통하여 상기 제1 전극에서 상기 커패시터로 전류 경로를 형성하는 제4 트랜지스터, 그리고
    상기 제1 내지 제4 트랜지스터 중 적어도 하나의 트랜지스터의 게이트 드라이버에 제4 전압을 공급하는 게이트 전압 공급원과 상기 커패시터 사이에 전기적으로 연결되는 제너 다이오드를 포함하는 플라즈마 표시 장치의 구동 장치.
  8. 제7항에 있어서,
    상기 제너 다이오드의 항복 전압은 상기 제1 전압과 상기 제3 전압 사이의 전압인 플라즈마 표시 장치의 구동 장치.
  9. 제8항에 있어서,
    상기 제너 다이오드는 상기 게이트 전압 공급원에 양극이 연결되고 상기 커패시터에 음극이 연결되는 플라즈마 표시 장치의 구동 장치.
  10. 제8항에 있어서,
    상기 게이트 전압 공급원은,
    상기 제4 전압을 공급하는 제3 전원과 상기 제1 내지 제4 트랜지스터 중 적어도 하나의 트랜지스터의 게이트 드라이버에 전기적으로 연결되는 퓨즈
    를 포함하는 플라즈마 표시 장치의 구동 장치.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 제3 및 제4 스위칭 소자는 바디 다이오드를 가지는 트랜지스터이고,
    상기 커패시터와 상기 인덕터 사이에서 상기 제3 트랜지스터에 의해 형성되는 상기 전류 경로 상에 전기적으로 연결되는 제1 다이오드, 그리고
    상기 커패시터와 상기 인덕터 사이에서 상기 제4 트랜지스터에 의해 형성되는 전류 경로 상에 전기적으로 연결되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치의 구동 장치.
KR1020050060664A 2005-07-06 2005-07-06 플라즈마 표시 장치 및 그 구동 장치 KR20070005370A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050060664A KR20070005370A (ko) 2005-07-06 2005-07-06 플라즈마 표시 장치 및 그 구동 장치
JP2006171785A JP2007017965A (ja) 2005-07-06 2006-06-21 プラズマ表示装置及びその駆動装置
US11/482,229 US7616175B2 (en) 2005-07-06 2006-07-06 Plasma display device and driving apparatus thereof
CNB2006101363065A CN100437699C (zh) 2005-07-06 2006-07-06 等离子体显示装置及其驱动设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060664A KR20070005370A (ko) 2005-07-06 2005-07-06 플라즈마 표시 장치 및 그 구동 장치

Publications (1)

Publication Number Publication Date
KR20070005370A true KR20070005370A (ko) 2007-01-10

Family

ID=37617923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060664A KR20070005370A (ko) 2005-07-06 2005-07-06 플라즈마 표시 장치 및 그 구동 장치

Country Status (4)

Country Link
US (1) US7616175B2 (ko)
JP (1) JP2007017965A (ko)
KR (1) KR20070005370A (ko)
CN (1) CN100437699C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769349B1 (ko) * 2006-05-24 2007-10-24 (주)코아리버 반도체 칩의 전원 공급 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP2000163012A (ja) 1998-11-26 2000-06-16 Matsushita Electric Ind Co Ltd 表示パネルの駆動方式
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP2002351388A (ja) * 2001-05-22 2002-12-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US6563272B1 (en) * 2002-04-22 2003-05-13 Koninklijke Philips Electronics N.V. Combined scan/sustain driver for plasma display panel using dynamic gate drivers in SOI technology
KR100499085B1 (ko) * 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
KR100542516B1 (ko) * 2003-11-26 2006-01-11 삼성에스디아이 주식회사 플라즈마 표시패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769349B1 (ko) * 2006-05-24 2007-10-24 (주)코아리버 반도체 칩의 전원 공급 회로

Also Published As

Publication number Publication date
US7616175B2 (en) 2009-11-10
US20070008308A1 (en) 2007-01-11
CN100437699C (zh) 2008-11-26
CN1917009A (zh) 2007-02-21
JP2007017965A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
KR20040009333A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100749489B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
JP2006072317A (ja) プラズマ表示パネルとその駆動方法
KR20030092606A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100649530B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20070005370A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658685B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100823475B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100684857B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670154B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649193B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739648B1 (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application