KR100749491B1 - 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법 - Google Patents

소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR100749491B1
KR100749491B1 KR1020060085655A KR20060085655A KR100749491B1 KR 100749491 B1 KR100749491 B1 KR 100749491B1 KR 1020060085655 A KR1020060085655 A KR 1020060085655A KR 20060085655 A KR20060085655 A KR 20060085655A KR 100749491 B1 KR100749491 B1 KR 100749491B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrode
electrodes
switch
Prior art date
Application number
KR1020060085655A
Other languages
English (en)
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060085655A priority Critical patent/KR100749491B1/ko
Priority to US11/696,678 priority patent/US20080055198A1/en
Application granted granted Critical
Publication of KR100749491B1 publication Critical patent/KR100749491B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법에 관한 것이다.
이를 위하여 본 발명은, 유지 방전 회로에서 인덕터를 통해 제1 전극의 전압을 증가시켜 유지시키는 시기에 소모되는 방전 전류를 제2 전극에 연결된 에너지 회수 회로의 커패시터로 흐르도록 유도함으로써 패널 전압에 큰 변화 없이 방전전력을 회수하는 플라즈마 표시 장치의 구동 방법을 제공하여 유지 방전 기간 동안 소모되는 소비 전력을 저감할 수 있다.
PDP, 유지 방전, 방전전력, 에너지 회수, 공진

Description

소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법{DRIVING METHOD OF PLASMA DISPLAY TO REDUCE POWER CONSUMPTION}
도 1은 일반적인 유지 방전 회로를 개략적으로 나타낸 도면이다.
도 2는 일반적인 유지 방전 회로의 신호 타이밍도를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 유지 방전 회로의 신호 타이밍을 나타낸 도면이다.
도 5a 내지 도 5j는 각각 도 4의 신호 타이밍에 따른 유지 방전 회로의 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 제1 방전전력 회수구간에서의 전기적 등가회로를 도시한 도면이다.
본 발명은 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법에 관한 것으로, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
이러한 동작을 하기 위해서, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가된다. 이때, 유지 방전이 일어나는 두 전극은 용량성 성분으로 작용하고, 전극에 하이 레벨 전압을 인가할 때 인가한 방전전류를 접지단으로 유도하여 로우 레벨 전압을 인가한다.
이하, 도 1 및 도 2를 참조로 하여 일반적인 유지 방전 회로 및 그의 구동에 대하여 살펴보기로 한다.
도 1은 일반적인 유지 방전 회로를 개략적으로 나타낸 도면이고, 도 2는 일반적인 유지 방전 회로의 신호 타이밍도를 나타낸 도면이다.
도 1에 도시한 일반적인 유지 방전 회로(10, 20)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 나타내고, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 1에 도시한 바와 같이, 유지 방전 회로(10)는 트랜지스터(Sxr, Sxf, Sxs, Sxg), 인덕터(Lx), 다이오드(Dxr, Dxf, Dx1, Dx2) 및 커패시터(Cx)를 포함하고, 유 지 방전 회로(20)는 트랜지스터(Syr, Syf, Sys, Syg), 인덕터(Ly), 다이오드(Dyr, Dyf, Dy1, Dy2) 및 커패시터(Cy)를 포함한다.
유지 방전 회로(10) 및 유지 방전 회로(20)는 각각 패널 커패시터(Cp)의 유지 전극(X) 또는 주사 전극(Y)에 교번으로 Vs 전압과 0V를 인가하는데, 이를 도 2의 신호 타이밍도를 참조하여 설명한다.
먼저, 제1 모드(M1)의 동작 전에 트랜지스터(Sxg)와 트랜지스터(Syg)가 턴 온 되어 유지 전극(X)과 주사 전극(Y)에 0V 전압이 인가되어 있는 것으로 가정한다.
제1 모드(M1)에서 트랜지스터(Sxr)과 트랜지스터(Syg)가 턴 온 되고, 그 외의 트랜지스터(Sxf, Sxs, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 유지 전극(X)의 전압 Vx가 Vs 전압까지 상승한다. 한편, 주사 전극(Y) 전압 Vy 는 트랜지스터(Syg)가 턴 온 되어 있는 상태이므로, 0V로 유지된다.
제2 모드(M2)에서는, 트랜지스터(Sxs)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온 되고, 그 외의 트랜지스터(Sxr, Sxf, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 유지 전극(X)의 전압 Vx가 Vs 전압으로 유지된다. 이때, 주사 전극(Y) 전압 Vy 는 트랜지스터(Syg)가 턴 온 되어 있는 상태이므로, 0V로 유지된다.
제3 모드 3(M3)에서는, 트랜지스터(Sxf)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온 되고, 그 외의 트랜지스터(Sxr, Sxs, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 주사 전극(X) 전압 Vx가 Vs 전압에서 0V로 하강하고, 주사 전극(Y) 전압 Vy 는 트랜지스터(Syg)가 턴 온 되어 있는 상태이므로, 여전히 0V로 유지된다.
제4 모드(M4)에서는, 트랜지스터(Sxg)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 유지 전극(X) 전압 Vx와 주사 전극(Y) 전압 Vy는 0V로 유지된다.
제5 모드(M5)에서는, 트랜지스터(Sxg)와 트랜지스터(Syr)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syf, Sys, Syg)는 턴 오프 된다. 이로 인해, 주사 전극(Y) 전압 Vy는 Vs 전압까지 상승한다. 이때, 유지 전극(X) 전압 Vx는 트랜지스터(Sxg)가 턴 온되어 있는 상태이므로, 0V로 유지된다.
제6 모드(M6)에서는, 트랜지스터(Sxg)와 트랜지스터(Sys)의 두 개의 트랜지스터가 턴 온 되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Syf, Syg)는 턴 오프 된다. 이로 인해, 주사 전극(Y)의 전압 Vy가 Vs 전압으로 유지된다. 이때, 유지 전극(X) 전압 Vx 는 트랜지스터(Sxg)가 턴 온되어 있는 상태이므로, 0V로 유지된다.
제7 모드(M7)에서는, 트랜지스터(Sxg)와 트랜지스터(Syf)의 두 개의 트랜지스터가 턴 온 되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Sys, Syg)는 턴 오프 된다. 이로 인해, 주사 전극(Y) 전압 Vy는 Vs 전압에서 0V까지 하강한다. 한편, 유지 전극(X) 전압 Vx는 트랜지스터(Sxg)가 턴 온 되어 있는 상태이므로 0V로 유지된다.
제8 모드(M8)에서는, 트랜지스터(Sxg)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Sys, Syg)는 턴 오프 된다. 이로 인해, 유지 전극(X) 전압 Vx와 주사 전극(Y) 전압 Vy는 0V로 유지된다.
이상 상술한 제1 내지 제8 모드(M1 ~ M8)로 이루어지는 일반적인 유지 방전 회로의 구동 방법은 유지 방전 동작을 수행하는 기간 동안의 전력 소모를 줄인다. 그러나, 여전히 유지 방전 동작 기간 동안의 전력 소모가 크고, 저전력 고집적 회로를 필요로 하는 현재의 기술 추이에 따라 전력 소모를 더욱 줄일 수 있도록 유지 방전 회로를 구동시키는 방법에 대한 요구가 커지고 있다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 디스플레이 패널의 유지 기간 동안 방전전류가 증가한 이후 감소하는 구간에서, 방전 전류가 에너지 회수 회로의 커패시터로 흐르도록 유도함으로써 패널 전압에 큰 변화 없이 방전 전력을 회수하는, 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법을 제공하는 것이다.
이러한 기술적 과제를 달성하기 위하여 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은, 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 전극에 제1 전압을 공급하는 제1 전원, 상기 제2 전극에 제2 전압을 공급하는 제2 전원, 각 일단이 상기 제1 및 제2 전극에 연결되는 제1 및 제2 인덕터, 각 일단이 상 기 제1 및 제2 인덕터에 전기적으로 연결되는 제1 및 제2 커패시터를 포함하고, 상기 제1 및 제2 전극에 상기 제1 및 제2 전압을 교번으로 인가하는 플라즈마 표시장치의 구동 방법으로서, (a) 상기 제1 커패시터, 상기 제1 인덕터, 상기 패널 커패시터 및 상기 제2 전원으로 이어지는 제1 전류 경로로 전류를 흘려주어 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키고, 상기 제2 전극의 전압을 상기 제1 전압으로 유지하는 단계, (b) 상기 제1 전원, 상기 패널 커패시터 및 상기 제2 전원으로 이어지는 제2 전류 경로로 전류를 흘려주어 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계, (c) 상기 제1 전원, 상기 패널 커패시터, 상기 제2 인덕터 및 상기 제2 커패시터로 이어지는 제3 전류 경로로 전류를 흘려주어 상기 제2 커패시터를 충전시키는 단계 및 (d) 상기 제1 전류 경로의 역방향으로 형성되는 제4 전류 경로를 통해 전류를 흘려주어 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 강압시키는 동시에 상기 제1 커패시터를 충전시키는 단계를 포함 한다.
또한, 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은, 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 및 제2 전극 각각의 충방전 경로를 제공하는 제1 및 제2 충방전 스위치, 상기 제1 및 제2 전극에 각각 제1 전압을 인가하기 위해 제1 전원에 연결된 제1 및 제2 스위치, 상기 제1 및 제2 전극에 각각 제2 전압을 인가하기 위해 제2 전원에 연결된 제3 및 제4 스위치 및 각 일단이 상기 제1 및 제2 충방전 스위치와 연결되고 타단이 상기 제2 전원에 연결되는 제1 및 제2 커패시터를 포함하고, 상기 제1 및 제2 전극에 상기 제1 및 제2 전압을 교번으로 인가하는 플라즈마 표시 장치의 구동 방법으로서, (a) 상기 제1 충방전 스위치 및 상기 제2 스위치를 턴 온 시켜, 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키고, 상기 제2 전극의 전압을 상기 제2 전압으로 유지하는 단계, (b) 상기 제1 충방전 스위치를 턴 오프 시키고 상기 제3 스위치를 턴 온 시켜, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계, (c) 상기 제2 스위치를 턴 오프 시키고 상기 제2 충방전 스위치를 턴 온 시켜, 상기 제2 커패시터를 충전시키는 단계 및 (d) 상기 제2 충방전 스위치를 턴 오프 시키고 상기 제1 충방전 스위치 및 상기 제2 스위치를 턴 온 시켜, 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 강압시키는 동시에 상기 제1 커패시터를 충전시키는 단계를 포함 한다.
또한, 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은, 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 전극에 제1 전압을 공급하는 제1 전원, 일단이 상기 제2 전극에 연결되고 타단이 제2 전압을 공급하는 제2 전원과 연결된 제1 스위치, 일단이 상기 제2 전극과 상기 제1 스위치의 접점에 연결되는 제2 스위치, 일단이 상기 제2 스위치와 연결되는 제1 인덕터 및 일단이 상기 제1 인덕터와 연결되고 타단이 상기 제2 전원과 연결되는 제1 커패시터를 포함하는 플라즈마 표시 장치의 구동 방법으로서, (a) 상기 제1 스위치를 턴 온 시키고 상기 제2 스위치를 턴 오프 시켜, 상기 제1 전원으로부터 상기 패널 커패시터를 거쳐 상기 제2 전원으로 이어지는 제1 전류 경로로 전류를 흘려주어 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계 및 (b) 상기 제1 스위치를 턴 오프 시키고, 상기 제2 스위치를 턴 온 시켜, 상기 제1 전원으로부터 상기 패널 커패시터, 상기 제1 인덕터 및 상기 제1 커패시터를 경유하여 상기 제2 전원으로 이어지는 제2 전류 경로로 전류를 흘려주어 상기 제2 커패시터를 충전시키는 단계를 포함 한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 본 명세서에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대해서 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 3에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극" 이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.
어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 A 전극(A1-Am)에 구동 전압을 인가한다. 주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다. 유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다.
이하, 각 서브필드의 유지 기간 동안 X 전극 및 Y 전극에 유지 방전 펄스를 공급하는 유지 방전 회로의 신호 타이밍 및 구동을 도 4 및 5a 내지 도 5j를 참조하여 상세하게 설명한다.
도 4는 본 발명의 실시 예에 따른 유지 방전 회로의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5j는 각각 도 4의 신호 타이밍에 따른 유지 방전 회로의 동작을 나타낸 도면이다.
여기에서, 도 4로 나타낸 본 발명의 실시예에 따른 유지 방전 회로의 신호 타이밍은 도 2로 나타낸 일반적인 유지 방전 회로의 신호 타이밍에 제10 모드(M10)과 제20 모드(M20)를 추가한 것이다.
도 4와 도 5a를 참조하면, 제1 모드(M1)에서 트랜지스터(Sxr)과 트랜지스터(Syg)가 턴 온 되고, 그 외의 트랜지스터(Sxf, Sxs, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 도 5a에 도시한 바와 같이, 커패시터(Cx), 트랜지스 터(Sxr) 및 인덕터(Lx)의 경로로 전류가 흐르게 되어 인덕터(Lx)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해, 유지 전극(X)의 전압 Vx가 Vs 전압까지 상승한다. 한편, 주사 전극(Y) 전압 Vy는 트랜지스터(Syg)가 턴 온 되어 있는 상태이므로, 0V로 유지된다.
제2 모드(M2)에서는, 트랜지스터(Sxs)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 도 5b에 도시한 바와 같이, 유지 전극(X)의 전압 Vx가 Vs 전압으로 유지된다. 이때, 주사 전극(Y) 전압 Vy 는 트랜지스터(Syg)가 턴 온되어 있는 상태이므로, 0V로 유지된다.
제10 모드(M10)에서는, 트랜지스터(Sxs)와 트랜지스터(Syf)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxg, Syr, Sys, Syg)는 턴 오프 된다. 이로 인해, 도 5c에 도시한 바와 같이, 유지 전극(X) 전압 Vx가 유지 방전 회로(140)으로 유입되어 인덕터(Ly), 트랜지스터(Syf) 및 커패시터(Cy)의 경로로 전류가 흐르게 되어 인덕터(Ly)와 패널 커패시터(Cp) 사이에서 공진이 발생하고, 이때 커패시터(Cy)를 흐르는 방전 전류(iCp)에 의해 커패시터(Cy)가 충전된다. 이때, 유지 전극(X) 전압 Vx는 Vs 전압으로 유지되고, 주사 전극(Y) 전압 Vy는 여전히 0V로 유지된다.
제3 모드(M3)에서는, 트랜지스터(Sxf)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxs, Sxg, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 도 5d에 도시한 바와 같이, 인덕터(Lx), 트랜지스터(Sxf) 및 커 패시터(Cx)의 경로로 전류가 흐르게 되어 인덕터(Lx)와 패널 커패시터(Cp) 사이에서 공진이 발생하고, 주사 전극(X) 전압 Vx는 Vs 전압에서 0V로 하강하며, 주사 전극(Y) 전압 Vy는 여전히 0V로 유지된다.
제4 모드(M4)에서는, 트랜지스터(Sxg)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Syf, Sys)는 턴 오프 된다. 이로 인해, 도 5e에 도시한 바와 같이, 유지 전극(X) 전압 Vx와 주사 전극(Y) 전압 Vy는 0V로 유지된다.
제5 모드(M5)에서는, 트랜지스터(Sxg)와 트랜지스터(Syr)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syf, Sys, Syg)는 턴 오프 된다. 이로 인해, 도 5f에 도시한 바와 같이, 커패시터(Cy), 트랜지스터(Syr) 및 인덕터(Ly)의 경로로 전류가 흐르게 되어 인덕터(Ly)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해, 주사 전극(Y) 전압 Vy는 Vs 전압까지 상승한다. 한편, 유지 전극(X) 전압 Vx 는 트랜지스터(Sxg)가 턴 온되어 있는 상태이므로, 0V로 유지된다.
제6 모드(M6)에서는, 트랜지스터(Sxg)와 트랜지스터(Sys)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Syf, Syg)는 턴 오프 된다. 이로 인해, 도 5g에 도시한 바와 같이, 주사 전극(Y)의 전압 Vy가 Vs 전압으로 유지된다. 이때, 유지 전극(X) 전압 Vx 는 트랜지스터(Sxg)가 턴 온되어 있는 상태이므로, 0V로 유지된다.
제20 모드(M20)에서는, 트랜지스터(Sxf)와 트랜지스터(Sys)의 두 개의 트랜 지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxs, Sxg, Syr, Syf, Syg)는 턴 오프 된다. 이로 인해, 도 5h에 도시한 바와 같이, 주사 전극(Y) 전압 Vy가 유지 방전 회로(150)으로 유입되어 인덕터(Lx), 트랜지스터(Sxf) 및 커패시터(Cx)의 경로로 전류가 흐르게 되어 인덕터(Lx)와 패널 커패시터(Cp) 사이에 공진이 발생하고, 이때 커패시터(Cx)를 흐르는 방전 전류(iCp)에 의해 커패시터(Cx)가 충전된다. 이때, 주사 전극(Y) 전압 Vy는 Vs 전압으로 유지되고, 유지 전극(X) 전압 Vx는 여전히 0V로 유지된다.
제7 모드(M7)에서는, 트랜지스터(Sxg)와 트랜지스터(Syf)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Sys, Syg)는 턴 오프 된다. 이로 인해, 도 5i에 도시한 바와 같이, 인덕터(Ly), 트랜지스터(Syf) 및 커패시터(Cy)의 경로로 전류가 흐르게 되어 인덕터(Ly)와 패널 커패시터(Cp) 사이에서 공진이 발생하고, 주사 전극(Y) 전압 Vy는 0V까지 하강한다. 한편, 유지 전극(X) 전압 Vx는 트랜지스터(Sxg)가 턴 온 되어 있는 상태이므로 0V로 유지된다.
제8 모드(M8)에서는, 트랜지스터(Sxg)와 트랜지스터(Syg)의 두 개의 트랜지스터가 턴 온되고, 그 외의 트랜지스터(Sxr, Sxf, Sxs, Syr, Sys, Syg)는 턴 오프 된다. 이로 인해, 도 5j에 도시한 바와 같이, 유지 전극(X) 전압 Vx와 주사 전극(Y) 전압 Vy는 0V로 유지된다.
이후, 이상 설명한 도 5a 내지 도 5j에 설명한 동작이 반복되어 유지 전극(X)과 주사 전극(Y)에 Vs전압에서 0V까지 스윙하는 유지 방전 펄스를 인가한다.
도 6은 본 발명의 실시예에 따른 제1 방전전력 회수구간에서의 전기적 등가 회로를 도시한 도면이다.
도 6에 도시한 등가회로는 도 5로 나타낸 본 발명의 실시예에 따른 유지 방전 회로의 동작 중 도 5c에 해당하는 제10 모드(M10) 동작을 수행하고 있을 때를 나타낸 도면이다.
이때, 인덕터(Ly) 양단에 걸리는 전압은 인덕터(Ly)를 흐르는 시간당 전류의 량과 비례하며, 이를 수학식으로 표현하면 다음과 같다.
Figure 112006064410331-pat00001
도 4에 나타낸 바와 같이, 제10 모드(M10)에서 방전 전류 iCp의 량은 감소한다. 이 때문에
Figure 112006064410331-pat00002
는 음(Minus) 값을 가지게 되어 인덕터(Ly) 양단에 걸리는 전압은 도 6에 도시한 바와 같이 커패시터(Cy) 양단에 걸리는 전압과 반대 극성을 띠게 된다. 이로 인해, 커패시터(Cy) 양단에 걸리는 전압 VCy와 인덕터(Ly) 양단에 걸리는 전압 VLy의 차에 해당하는 주사 전극(Y)의 전압 Vy는 제1 방전전력 회수구간에서 부하 전압의 큰 변화 없이 안정적으로 커패시터(Cy)에 방전전력을 충전시킨다. 한편, 본 발명의 실시예에 따른 유지 방전 회로의 동작 중 도 5h에 해당하는 제20 모드(M20) 동작을 수행하는 제2 방전전력 회수구간에서도 상술한 제1 방전전력 회수구간과 마찬가지로 유지 전압 Vx의 전압에 큰 변화 없이 안정적으로 커패 시터(Cx)에 방전전력을 충전시킨다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 유지 방전 회로에서 인덕터를 통해 제1 전극의 전압을 증가시켜 유지시키는 시기에 소모되는 방전 전류를 제2 전극에 연결된 에너지 회수 회로의 커패시터로 흐르도록 유도함으로써 패널 전압에 큰 변화 없이 방전전력을 회수하여 플라즈마 표시 장치의 소비 전력을 저감시킬 수 있다.
또한, 별도의 회로 소자의 추가 없이 구동 회로의 회로 동작의 효율적인 제어만으로 소비 전류를 감소시킬 수 있으므로 효과적으로 소비 전력의 저감을 실현할 수 있다는 장점이 있다.

Claims (6)

  1. 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 전극에 제1 전압을 공급하는 제1 전원, 상기 제2 전극에 제2 전압을 공급하는 제2 전원, 각 일단이 상기 제1 및 제2 전극에 연결되는 제1 및 제2 인덕터, 각 일단이 상기 제1 및 제2 인덕터에 전기적으로 연결되는 제1 및 제2 커패시터를 포함하고, 상기 제1 및 제2 전극에 상기 제1 및 제2 전압을 교번으로 인가하는 플라즈마 표시장치의 구동 방법에 있어서,
    (a) 상기 제1 커패시터, 상기 제1 인덕터, 상기 패널 커패시터 및 상기 제2 전원으로 이어지는 제1 전류 경로로 전류를 흘려주어 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키고, 상기 제2 전극의 전압을 상기 제1 전압으로 유지하는 단계;
    (b) 상기 제1 전원, 상기 패널 커패시터 및 상기 제2 전원으로 이어지는 제2 전류 경로로 전류를 흘려주어 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계;
    (c) 상기 제1 전원, 상기 패널 커패시터, 상기 제2 인덕터 및 상기 제2 커패시터로 이어지는 제3 전류 경로로 전류를 흘려주어 상기 제2 커패시터를 충전시키는 단계; 및
    (d) 상기 제1 전류 경로의 역방향으로 형성되는 제4 전류 경로를 통해 전류를 흘려주어 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 강압시 키는 동시에 상기 제1 커패시터를 충전시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  2. 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 및 제2 전극 각각의 충방전 경로를 제공하는 제1 및 제2 충방전 스위치, 상기 제1 및 제2 전극에 각각 제1 전압을 인가하기 위해 제1 전원에 연결된 제1 및 제2 스위치, 상기 제1 및 제2 전극에 각각 제2 전압을 인가하기 위해 제2 전원에 연결된 제3 및 제4 스위치 및 각 일단이 상기 제1 및 제2 충방전 스위치와 연결되고 타단이 상기 제2 전원에 연결되는 제1 및 제2 커패시터를 포함하고, 상기 제1 및 제2 전극에 상기 제1 및 제2 전압을 교번으로 인가하는 플라즈마 표시 장치의 구동 방법에 있어서,
    (a) 상기 제1 충방전 스위치 및 상기 제2 스위치를 턴 온 시켜, 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키고, 상기 제2 전극의 전압을 상기 제2 전압으로 유지하는 단계;
    (b) 상기 제1 충방전 스위치를 턴 오프 시키고 상기 제3 스위치를 턴 온 시켜, 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계;
    (c) 상기 제2 스위치를 턴 오프 시키고 상기 제2 충방전 스위치를 턴 온 시켜, 상기 제2 커패시터를 충전시키는 단계; 및
    (d) 상기 제2 충방전 스위치를 턴 오프 시키고 상기 제1 충방전 스위치 및 상기 제2 스위치를 턴 온 시켜, 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 강압시키는 동시에 상기 제1 커패시터를 충전시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 커패시터의 충전 용량은 상기 제1 전압과 상기 제2 전압의 차의 절반에 해당하는 제3 전압인 플라즈마 표시 장치의 구동 방법.
  4. 제1 및 제2 전극으로 형성된 패널 커패시터, 상기 제1 전극에 제1 전압을 공급하는 제1 전원, 일단이 상기 제2 전극에 연결되고 타단이 제2 전압을 공급하는 제2 전원과 연결된 제1 스위치, 일단이 상기 제2 전극과 상기 제1 스위치의 접점에 연결되는 제2 스위치, 일단이 상기 제2 스위치와 연결되는 제1 인덕터 및 일단이 상기 제1 인덕터와 연결되고 타단이 상기 제2 전원과 연결되는 제1 커패시터를 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    (a) 상기 제1 스위치를 턴 온 시키고 상기 제2 스위치를 턴 오프 시켜, 상기 제1 전원으로부터 상기 패널 커패시터를 거쳐 상기 제2 전원으로 이어지는 제1 전류 경로로 전류를 흘려주어 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 단계; 및
    (b) 상기 제1 스위치를 턴 오프 시키고, 상기 제2 스위치를 턴 온 시켜, 상기 제1 전원으로부터 상기 패널 커패시터, 상기 제1 인덕터 및 상기 제1 커패시터를 경유하여 상기 제2 전원으로 이어지는 제2 전류 경로로 전류를 흘려주어 상기 제2 커패시터를 충전시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  5. 제4항에 있어서,
    상기 제1 커패시터의 충전 용량은 상기 제1 전압과 상기 제2 전압의 차의 절반에 해당하는 제3 전압인 플라즈마 표시 장치의 구동 방법.
  6. 제1항 또는 제2항 또는 제4항에 있어서,
    상기 제1 전압은 양의 전압이며, 상기 제2 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.
KR1020060085655A 2006-09-06 2006-09-06 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법 KR100749491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060085655A KR100749491B1 (ko) 2006-09-06 2006-09-06 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법
US11/696,678 US20080055198A1 (en) 2006-09-06 2007-04-04 Method of driving plasma display device for reducing power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085655A KR100749491B1 (ko) 2006-09-06 2006-09-06 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR100749491B1 true KR100749491B1 (ko) 2007-08-14

Family

ID=38602943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085655A KR100749491B1 (ko) 2006-09-06 2006-09-06 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US20080055198A1 (ko)
KR (1) KR100749491B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003245A (ko) 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20050006109A (ko) 2004-12-27 2005-01-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003245A (ko) 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20050006109A (ko) 2004-12-27 2005-01-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20080055198A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
US20070109228A1 (en) Apparatus and method for driving a plasma display panel
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
JP2004133406A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
JP2004054264A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100749491B1 (ko) 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100458574B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100796692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080033626A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026775A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee