JP2000242225A - プラズマディスプレイパネルの駆動装置及び駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 静電エネルギーが回収開始と同時に別のデー
タ電極の寄生容量に再配分されて電力消費が発生する不
都合を回避できるプラズマディスプレイパネルの駆動装
置を提供する。 【解決手段】 プラズマディスプレイパネルの駆動装置
は、相互に直列に接続される可変インダクタ１８及び回
収／供給用キャパシタ４６と、走査信号に応答し、列方
向に並ぶデータ電極１０２の内、表示信号の変化によっ
て蓄積された静電エネルギーが変化するデータ電極１０
２のみを可変インダクタ１８及び回収／供給用キャパシ
タ４６に選択的に接続する複数のスイッチ２２-1〜２２
-iとを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルの駆動回路及び駆動方法に関し、特に、発光
時にデータ電極の寄生容量に溜まった静電エネルギーを
回収して次回の書込み放電に利用するプラズマディスプ
レイパネルの駆動装置及び駆動方法に関する。

【０００２】

【従来の技術】プラズマディスプレイパネル(Plasma Di
splay Panel：ＰＤＰ）、液晶ディスプレイ及びエレク
トロ・ルミネッセント(ＥＬ)等のフラットパネルディス
プレイが知られている。近年では、特にＰＤＰの大画面
化が進み、４０インチ或いは５０インチといった、ＣＲ
Ｔ(Cathode Ray Tube)では技術的に極めて困難な画面サ
イズも出現している。フラットパネルディスプレイは、
将来ＣＲＴに代わるディスプレイとして大きな期待を集
めているが、一方では、ＣＲＴに比して高価であり、消
費電力が極めて大きいという問題を有する。

【０００３】ＰＤＰは、マトリクス状に配列された複数
の発光セルを有する。発光セルの発光方式は、放電空間
（放電ガス）に電極を露出させて直流放電の状態で動作
させる直流駆動型（ＤＣ型）と、誘電体層に電極を被覆
して放電ガスには直接露出させず交流放電の状態で動作
させる交流駆動型（ＡＣ型）とに分類される。これらの
内で、交流駆動型が現在の主流になっている。

【０００４】図１４は、交流駆動型ＰＤＰのパネル及び
その駆動回路部分の構成を示したブロック図である。Ｐ
ＤＰパネル１０１は、対向する第１ガラス基板と第２ガ
ラス基板とが相互に貼り合わされて封止された構造を有
する。第１ガラス板には、走査電極１０３とこれと対を
なす維持電極１０４とが夫々Ｌ×ｍ本ずつ行方向に配設
されている。第２ガラス基板には、画素数に対応したｋ
×ｎ本のデータ電極１０２が列方向に配設される。現在
では、例えば、１０２４本程度のデータ電極と、７６８
本程度の走査電極とを有する上記構造のＰＤＰが実用化
されている。

【０００５】発光セルは、データ電極１０２と走査電極
１０３と維持電極１０４との各交差部分に形成された空
間領域に配設されており、隣接する発光セルは隔壁で相
互に分離されている。発光セル内には、希ガス等から成
る混合ガスが封入されており、電極１０２〜１０４に電
圧が所定の条件で印加されることにより、発光セル内部
で放電が起こって発光する。全ての電極１０２〜１０４
は絶縁層によって放電空間から隔絶されており、駆動回
路側からみるとデータ電極１０２、走査電極１０３及び
維持電極１０４は、寄生容量をもつ容量性負荷となる。
交流駆動型では、電極１０２〜１０４に駆動回路から電
荷が充電される過渡状態時にのみ放電が行われる。

【０００６】ｋ×ｎ本のデータ電極１０２には、データ
ドライバ１０５-1〜１０５-kの出力端子Ｄ1〜Ｄknが接
続されており、Ｌ×ｍ本の走査電極１０３には走査ドラ
イバ１０６-1〜１０６-Lの出力端子Ｓ₁〜Ｓ_Lmが接続さ
れている。Ｌ×ｍ本の維持電極１０４には維持パルス発
生器１０７が接続されており、走査ドライバ１０６-1〜
１０６-Lの電源入力端子には切換スイッチ（図示せず）
を介して維持パルス発生器１０７が接続される。

【０００７】ＰＤＰでは、画像の中間調表示を行うた
め、画面の１フィールドを複数のサブフィールドに分割
して輝度変調を行っている。図１５は、図１４に示した
ＰＤＰ各部の１サブフィールド期間における駆動波形図
である。先ず、書込み期間では、走査ドライバ１０６-1
〜１０６-Lから各走査電極Ｓ₁〜Ｓ_Lmに対して走査パル
ス信号が順次に印加され、これに同期してデータドライ
バ１０５-1〜１０５-kからデータ電極Ｄ₁〜Ｄ_knに対し
データパルス信号が表示信号として印加される。これに
より、各データ電極１０２と、選択状態にある走査電極
１０３との交点上の発光セルに表示信号が印加され、全
ての走査電極１０３を走査することによって、ＰＤＰパ
ネル１０１の全ての発光セルに表示信号が書き込まれる
書込み放電が行われる。データパルス信号の出力駆動電
圧ＶＤは、高電位側電源Ｖｄｄ及び低電位側電源Ｖｓｓ
間の２値をとり、各発光セル内では、書き込まれた情報
が保持される。出力駆動電圧ＶＤの値は７０〜１００Ｖ
程度であり、走査パルス信号は−１５０〜−２００Ｖ程
度である。

【０００８】次いで、維持期間では、維持パルス発生器
１０７から全ての維持電極１０４に対して共通の連続し
た維持パルスが印加される。維持パルスは、−１５０〜
−２００Ｖ程度である。全ての走査電極１０３に対して
は、走査ドライバ１０６-1〜１０６-Lの電源入力端子に
接続する切換スイッチ（図示せず）が維持パルス発生器
１０７側に切り換えられることによって、維持パルス発
生器１０７から全走査電極１０３に対し共通の連続した
維持パルスが印加される。但し、走査電極１０３に印加
される維持パルスは、維持電極１０４に印加されるパル
スとは逆位相である。維持期間では、書込み期間でデー
タ電極１０２にＶｄｄレベルの信号が書き込まれた発光
セルのみが放電を生じて発光する。また、連続する維持
パルスの出力数がサブフィールド毎に変化することによ
り、発光セルの発光回数が変化する。このため、視覚的
には発光輝度が変化したように見え、中間調表示が可能
になる。

【０００９】更に、予備放電期間では、予備放電パルス
及び予備放電消去パルスが全走査電極１０３及び全維持
電極１０４に印加されることにより、前回のサブフィー
ルドで各発光セルに保持されていたデータパルス信号が
消去され、次回の１サブフィールド期間に移行する。

【００１０】上述した一連の動作では、各データ電極１
０２に印加すべき表示信号が、図１４に示される範囲の
外部から、ＤＡＴ₁〜ＤＡＴ_kの低電圧ロジック信号とし
てデータドライバ１０５-1〜１０５-kに入力される。デ
ータドライバ１０５-1〜１０５-kは、表示信号を直並列
変換して、Ｖｄｄ〜ＧＮＤ間の振幅をもつデータパルス
信号として出力する。

【００１１】図１６は、任意のデータ電極におけるデー
タパルス信号の波形図である。ここでは、説明の簡単化
のため、モノクロ表示の場合で説明する。データパルス
信号電圧がＶｄｄレベル及びＧＮＤレベルの何れである
かは、発光セルに書き込まれる表示信号が発光状態の
「Ｖｄｄ」及び非発光状態の「ＧＮＤ」の何れであるか
で決定され、その出現パターンは画像信号によって様々
である。Ｔｗは１ラインの走査電極が選択される期間に
相当し、その値は約３μsecである。立上がり及び立下
がり時間ｔｒ、ｔｆが長くなると、ＰＤＰの発光セルの
放電が不安定になって正常な信号書込みが困難になる。
この現象を防ぐため、立上がり時間ｔｒ及び立下がり時
間ｔｆを夫々、約４００ｎsec以内にする必要がある。

【００１２】上述したＰＤＰの動作では、各電極を駆動
するために必要なエネルギーとして、発光セルの放電発
光による電流分と、電極に寄生する静電容量の充放電分
とが存在する。これらの内、寄生容量の充放電分による
静電エネルギーの割合が大きく、これを低減することは
ＰＤＰの低消費電力化に大きく寄与する。そこで、ＰＤ
Ｐでは、寄生容量の充放電時の静電エネルギーを回収す
る構造の駆動回路を用いている。

【００１３】上記駆動回路の一例が、特開昭６３−１０
１８９７公報に記載されている。図１７は、この公報に
記載のエネルギー回収機能を有するディスプレイ駆動回
路を示す回路図である。

【００１４】上記ディスプレイ駆動回路は、任意の負荷
容量から充放電エネルギー（静電エネルギー）を回収す
るためのスイッチ手段２１と、回収回路１７とを備え
る。スイッチ手段２１に接続する負荷容量２３-1〜２３
-iは、ＰＤＰにおけるデータ電極の寄生容量に相当す
る。スイッチ手段２１は、「Ｖｄｄ」及び「ＧＮＤ」の
出現パターンが各選択時に変化するデータ電極から静電
エネルギーを回収する際には必要であるが、発光時に共
通のパルスが印加される走査電極１０３及び維持電極１
０４に対しては不要である。

【００１５】回収回路１７は、駆動出力電圧をＶｄｄ又
はＧＮＤレベルに保持するためのスイッチ４８、４７を
有する。回収回路１７は更に、インダクタ４１、ダイオ
ード４２、４４、スイッチ４３、４５及び回収容量４６
を有し、これらの要素からエネルギー回収回路が構成さ
れる。選択されたデータ電極から回収された静電エネル
ギーは、回収／供給用キャパシタ４６に蓄積され、次の
駆動タイミングで別の電極に供給され再利用される。な
お、データ電極のエネルギー回収が行われる場合に、選
択されるデータ電極は少なくとも数１００本以上存在す
る。このため、通常１本のデータ電極に対し１個のエネ
ルギー回収回路が用られることはなく、複数本のデータ
電極に対して１個のエネルギー回収回路が用いられて、
効率化が図られる。

【００１６】図１８は、図１７に示した従来のディスプ
レイ駆動回路における静電エネルギーの回収動作時の波
形図である。横軸は時間の流れ、縦軸は電圧の変化を示
す。

【００１７】時刻ｔ₀では、スイッチ手段２１のスイッ
チ２２-1〜２２-iをインダクタ４１側に切り換え且つス
イッチ４３をオンとすると、負荷容量２３-1〜２３-iに
蓄積されていた静電エネルギーがインダクタ４１、ダイ
オード４２及びスイッチ４３を経由して回収／供給用キ
ャパシタ４６に回収される。このとき、負荷容量２３-1
〜２３-i、回収／供給用キャパシタ４６及びインダクタ
４１によって共振回路が形成される。このため、負荷容
量２３-1〜２３-iの電圧エネルギーがインダクタ４１に
電流エネルギーとして移送され、共振による回収電流Ｉ
_Lが流れる。

【００１８】時刻ｔ₁では、負荷容量２３-1〜２３-iの
電圧Ｖoutが回収／供給用キャパシタ４６の電圧Ｖctに
等しくなり、このとき回収電流ＩＬは最大になる。時刻
ｔ₂では、負荷容量２３-1〜２３-iに蓄積されていた静
電エネルギーが全て回収／供給用キャパシタ４６に移送
される。時刻ｔ２以降では、ダイオード４２がブロッキ
ングするので、回収電流Ｉ_Lが逆方向に流れることはな
く、従って、図１８に示す半波整流波形となる。

【００１９】このとき、負荷容量２３-1〜２３-iの静電
容量をＣ_L、インダクタ４１のインダクタンス値をＬ、
回収電流経路における全抵抗分をＲとすると、静電エネ
ルギーの回収に必要な時間Ｔは次式（１）で表される。

【００２０】

【数１】

【００２１】時間Ｔが、前述したデータパルス信号の立
上がり時間ｔｒと立下がり時間ｔｆとを決定する。実際
のＰＤＰ装置の設計では、Ｔ＜４００ｎsecとなるよう
にＬ及びＣ_Lを設定し、回収動作を開始してから４００
ｎsecとなった時点でエネルギー回収動作を打ち切り、
負荷容量２３-1〜２３-iの電圧をＶｄｄまたはＧＮＤに
保持する動作に移行させる。

【００２２】ところで、上述の動作説明では、全ての負
荷容量２３-1〜２３-iの静電エネルギーを回収しようと
したが、回収対象となるのは、データ電極の内でｔ₀→
ｔ₂のタイミングでその電圧がＶｄｄ→ＧＮＤに変化す
るものだけである。従って、ＰＤＰの実際の動画像表示
では、静電エネルギーを回収すべきデータ電極の本数
が、１ラインの走査電極を選択する度に常に変化するこ
とになる。これは、上記式（１）でＣ_Lが変化すること
を意味するので、回収に必要な時間Ｔも１走査ライン毎
に変化する。そのため、例えば回収すべきデータ電極の
本数が増加すると回収時間Ｔが長くなり、負荷容量の静
電エネルギーを決められた時間内で全て回収することは
できず、エネルギー回収効率が低下する。

【００２３】一方、回収すべきデータ電極数が減少する
と回収時間Ｔが短くなるので、理想的には、回収すべき
全ての負荷容量から静電エネルギーを回収することは可
能である。しかし、回収すべきデータ電極数が減少する
と、回収電流Ｉ_Lのパルス幅（Ｔに相当）が短くなっ
て、回収回路内部での損失分が次第に大きくなる。これ
は以下の理由による。ＰＤＰのデータ電極駆動電圧は１
００Ｖ近くにも達する。このため、回収回路には高耐圧
の接合型スイッチングダイオードが一般に用いられる
が、このダイオードは逆回復時間ｔ_rrが比較的長い。従
って、パルス幅が短くなるとブロッキングしきれずに、
回収電流の多くが逆方向電流として貫通する。これによ
り、エネルギー回収効率の著しい低下をもたらす。

【００２４】図１９は、上記回収効率の低下を改善する
ための従来のディスプレイ駆動回路を示した回路図であ
る。このディスプレイ駆動回路の一例が、特開平１０−
１１０１５公報に記載されている。

【００２５】上記ディスプレイ駆動回路は、スイッチ手
段２１、回収回路１７及び駆動制御回路１９を備える。
スイッチ手段２１における複数のスイッチ２２-1〜２２
-iの第１端子には夫々、データ電極の寄生容量に相当す
る負荷容量２３-1〜２３-iが接続され、第２端子はＧＮ
Ｄに接続される。スイッチ２２-1〜２２-iの第３端子
は、回収回路１７におけるスイッチ４７及び４８の各第
１端子に共通接続される。スイッチ４７及び４８の接続
ノードには、回収回路１７における可変インダクタ１８
の第１端子が接続される。可変インダクタ１８の第２端
子にはスイッチ４０の第１端子が接続され、スイッチ４
０の第２端子には回収／供給用キャパシタ４６の第１端
子が接続される。スイッチ４８の第２端子が電源Ｖｄｄ
に接続され、スイッチ４７の第２端子、及び回収／供給
用キャパシタ４６の第２端子がＧＮＤに接続される。

【００２６】上記従来のディスプレイ駆動回路によるエ
ネルギー回収動作では、表示データ信号の状態で決まる
スイッチ２２-1〜２２-iの状態、つまり、回収回路１７
側に閉じているスイッチ２２-1〜２２-iの個数を駆動制
御回路１９で検出する。更に、その検出結果に従って可
変インダクタ１８のインダクタンス値を設定する。

【００２７】図２０は、上記ディスプレイ駆動回路にお
ける駆動制御回路１９の内部構成を示すブロック図であ
る。駆動制御回路１９は、ｉ段のシフトレジスタ１、ラ
ッチ２、及び第１のエンコーダ４を有する。シフトレジ
スタ１のｉビット出力Ｑ₁〜Ｑ_iはラッチ２に入力され、
ラッチ２のｉビット出力Ｙ₁〜Ｙ_iは、出力端子５４に出
力されると共に第１のエンコーダ４に入力される。第１
のエンコーダ４のｍビット出力ａ₁〜ａ_mは出力端子５５
に接続される。

【００２８】上記駆動制御回路１９では、直列化された
ＰＤＰの表示データ信号が入力端子５１からシフトレジ
スタ１に入力され、入力端子５２に印加される転送クロ
ック信号の動作タイミングでｉビット分シフトされる。
シフトの完了後は、入力端子５３に印加されるタイミン
グ制御信号によって、そのときの出力Ｑ₁〜Ｑ_iがラッチ
２でラッチされ、ラッチ出力Ｙ₁〜Ｙ_iに保持される。こ
のラッチ出力保持のタイミングは、走査電極の選択状態
が１の走査電極Ｓ_jからＳ_j+1に移行したときである。な
お、ラッチ出力Ｙ₁〜Ｙ_iはデータ電極の駆動表示信号に
相当し、図１９のスイッチ２２-1〜２２-iのオン／オフ
状態を制御する。

【００２９】一方、エンコーダ４では、ラッチ出力Ｙ₁
〜Ｙ_iが入力されてｍビットのバイナリ信号ａ₁〜ａ_mに
変換され、図１９の可変インダクタ１８に入力される。
可変インダクタ１８では、バイナリ信号ａ₁〜ａ_mの値の
大小によってそのインダクタンス値が設定される。

【００３０】図２１は、上記従来のディスプレイ駆動回
路における可変インダクタの一例を示す回路図である。
この例では、ｍ個のインダクタ４１-1、４１-2・・・４
１-mが並列に接続され、バイナリ信号ａ₁〜ａ_mによって
スイッチ４３-1、４３-2・・・４３-m、及びスイッチ４
５-1、４５-2・・・４５-mのオン／オフ状態の組合わせ
が制御される。これにより、インダクタ４１-1〜４１-m
の並列接続による合成インダクタンス値が変化する。

【００３１】従って、回収回路１７側に閉じているスイ
ッチ２２-1〜２２-iの個数が少ない際には、インダクタ
ンス値を大きくすることによって、回収時間Ｔが必要以
上に小さくならないようにすることができる。逆の場合
には、インダクタンス値を小さくすることによって、回
収時間Ｔが必要以上に大きくならないようにすることが
できる。図中の４２-1、４２-2・・・４２-m、及び４５
-1、４５-2・・・４５-mは夫々、インダクタ４１-1、４
１-2・・・４１-mを経由する静電エネルギーの流れを制
御するダイオードである。

【００３２】以上のように、従来のエネルギー回収回路
では、エネルギー回収動作時に、現在選択している走査
ラインＳ_jに対応する発光セルの表示データ信号を参照
し、電位状態（駆動状態）が「ＧＮＤ」であるデータ電
極数をカウントする。更に、その本数をバイナリコード
化した制御信号に従って、可変インダクタのインダクタ
ンス値を決定していた。

【００３３】

【発明が解決しようとする課題】しかし、上記従来のデ
ィスプレイ駆動回路では以下の問題があった。図２２
は、マトリクス状に配列された各電極間の静電容量を表
した等価回路図である。１本のデータ電極がもつ静電容
量Ｃ_Dの成分には、走査電極との交差容量成分Ｃ_S、維持
電極との交差容量成分Ｃ_C、及び、隣接データ電極相互
の静電容量Ｃ_dが存在する。ここで、静電容量（：Ｃ_D）
は Ｃ_D＝（Ｃ_S＋Ｃ_C）＋２Ｃ_d と表される。実際のＰＤＰの表示動作では、任意のデー
タ電極Ｄ_nの電位状態が次の走査電極に移行して変化す
るときに、隣接データ電極Ｄ_n-1、Ｄ_n+1の電位状態が同
じタイミングでどのように変化するかで、静電容量Ｃ_d
の値が下記(a)〜(c)のように異なる。 (a)Ｄ_n-1、Ｄ_n+1がＤ_nと同極性で変化：Ｃ_D＝（Ｃ_S＋Ｃ
_C） (b)Ｄ_n-1、Ｄ_n+1が変化しない ：Ｃ_D＝（Ｃ_S＋
Ｃ_C）＋２Ｃ_d (c)Ｄ_n-1、Ｄ_n+1がＤ_nと逆極性で変化：Ｃ_D＝（Ｃ_S＋Ｃ
_C）＋４Ｃ_d

【００３４】図２３は、上記(a)〜(c)の各場合における
ＰＤＰの表示パターン説明図である。本例ではＤ₀〜Ｄ
₁₂₇の１２８本のデータ電極に対して１個のエネルギー
回収回路を用いることとする。また、走査電極の選択状
態がＳ_jからＳ_j+1に移行するときに、電位状態が「Ｖｄ
ｄ」から「ＧＮＤ」に変化する６４本のデータ電極から
エネルギーを回収する場合を想定する。図２３(A)は位
置的に連続した６４本のデータ電極から回収する場合、
同図(B)はデータ電極１本おきに回収し且つその間に位
置するデータ電極の電位状態が変化しない場合、同図
(C)はデータ電極１本おきに回収し且つその間に位置す
るデータ電極の電位状態が逆極性で変化する場合を夫々
示す。図２３(A)〜(C)で、斜線を付した部分はＧＮＤレ
ベル、斜線を付さない部分はＶｄｄレベルを夫々示す。

【００３５】前述のように、従来のエネルギー回収回路
では、次ラインで電位状態が「ＧＮＤ」であるデータ電
極数をカウントして静電エネルギーを回収する。このた
め、図２３(A)のような表示パターンで走査電極Ｓ_j+1が
選択されるときには、本来は回収が不要なＤ₆₄〜Ｄ₁₂₇
のデータ電極に対しても回収動作を行うことになる。デ
ータ電極Ｄ₆₄〜Ｄ₁₂₇は、１ライン前の走査電極Ｓ_j選択
時にも「ＧＮＤ」であり、その寄生容量には既にエネル
ギーが残存していない。従って、図１９の回路を参照し
て考えると、データ電極Ｄ₀〜Ｄ₆₃の寄生容量に蓄積さ
れていた電荷が、エネルギー回収の開始と同時にデータ
電極Ｄ₆₄〜Ｄ₁₂₇の寄生容量に再配分される。このと
き、スイッチ２２-1〜２２-iの内部抵抗によって電力消
費が発生する。

【００３６】図２３(A)の表示パターンでは、再配分後
のデータ電極容量が約２倍となり、このとき再配分前に
データ電極Ｄ₀〜Ｄ₆₃に蓄積されていたエネルギーの半
分が電力消費によって失われる。このように、従来のデ
ィスプレイ駆動回路では、エネルギー回収時に、電位状
態が「ＧＮＤ」であるデータ電極数を単純に計算し、そ
の結果をエンコードして可変インダクタ１８のインダク
タンス値を求めていた。このため、電位状態が変化する
データ電極の本数を正確に求めることができなかった。

【００３７】次に、図２３(A)〜(C)で、隣接するデータ
電極の表示パターンが変化する場合を考える。実際のＰ
ＤＰにおけるデータ電極の容量成分の値は、Ｃ_S、Ｃ_C、
Ｃ_dが全て１０数ｐＦ程度である。この場合、(A)〜(C)
における６４本のデータ電極におけるエネルギー回収時
の静電容量Ｃ_Dは夫々、約２ｎＦ、約３ｎＦ、約５ｎＦ
となり、表示パターンによっては、回収すべきデータ電
極容量が２．５倍も異なる。しかし、従来のディスプレ
イ駆動回路では、静電エネルギーを回収すべきデータ電
極のみに注目して可変インダクタ１８のインダクタンス
値を設定していたため、最適なインダクタンス値を得る
ことができず、エネルギー回収効率が低下していた。

【００３８】本発明は、上記に鑑み、静電エネルギーが
回収開始と同時に別のデータ電極の寄生容量に再配分さ
れて電力消費が発生する不都合を回避できるプラズマデ
ィスプレイパネルの駆動装置を提供することを目的とす
る。

【００３９】本発明は、上記目的を達成した上で、可変
インダクタに最適なインダクタンス値を設定することが
でき、寄生容量の充放電による静電エネルギーをより効
果的に回収し、ＰＤＰの低消費電力化に大きく寄与する
ことができるプラズマディスプレイパネルの駆動装置及
び駆動方法を提供することを目的とする。

【００４０】

【課題を解決するための手段】上記目的を達成するため
に、本発明のプラズマディスプレイパネルの駆動装置
は、相互に対向する第１及び第２基板と、前記第１基板
上に行方向に配設された複数の走査電極及び維持電極
と、前記第２基板上に列方向に配設された複数のデータ
電極と、前記走査電極及び維持電極と前記データ電極と
の各交差部分に配設された発光セルとを備えたプラズマ
ディスプレイパネルを駆動する駆動装置において、相互
に直列に接続されるインダクタ及びキャパシタと、走査
信号に応答し、列方向に並ぶデータ電極の内、表示信号
の変化によって蓄積された静電エネルギーが変化するデ
ータ電極のみを前記インダクタ及びキャパシタに選択的
に接続する複数のスイッチとを備えることを特徴とす
る。

【００４１】本発明のプラズマディスプレイパネルの駆
動装置では、発光によって電位状態が変化するデータ電
極の数を正確に検出し、検出されたデータ電極にのみイ
ンダクタ及びキャパシタを接続することができるので、
静電エネルギーが回収開始と同時に別のデータ電極の寄
生容量に再配分されるような不都合を回避することがで
きる。

【００４２】ここで、前記インダクタを可変インダクタ
によって構成し、前記複数のスイッチの内で前記インダ
クタ及びキャパシタに選択的に接続したスイッチ数に従
って、前記可変インダクタのインダクタンス値を設定す
るインダクタ制御手段を更に備えることが好ましい。こ
の場合、インダクタ制御手段可変によって可変インダク
タに最適のインダクタンス値を設定することができるの
で、寄生容量の充放電による静電エネルギーをより効果
的に回収して、ＰＤＰの低消費電力化に大きく寄与する
ことができる。

【００４３】また、前記インダクタ制御手段は、データ
が変化する１の列のデータ電極に隣接する列のデータ電
極の電位変化を検出し、前記１の列のデータ電極及び隣
接する列のデータ電極の検出結果に基づいて前記インダ
クタンス値を設定する隣接電極検出手段を含むことが好
ましい。この場合、次の１走査ラインに選択状態が移行
した際に、１のデータ電極の電位変化に加えて隣接する
別のデータ電極の電位変化をも検出でき、双方の検出結
果を総合した上で、対象となるデータ電極の全容量値を
求め、インダクタンス値を補償することができる。これ
により、ＰＤＰの走査電極１ライン毎の画像表示パター
ンがどのように変化した場合でも、エネルギー回収効率
を向上させることができる。

【００４４】更に好ましくは、前記キャパシタは、前記
インダクタを介して前記データ電極の静電エネルギー回
収を行うと共に、前記隣接電極検出手段は、第１の電位
から該第１の電位よりも低い第２の電位に変化するデー
タ電極をエネルギーを回収すべきデータ電極として、前
記第２の電位から第１の電位に変化するデータ電極を回
収した静電エネルギーを供給すべきデータ電極として、
電位状態が変化しないデータ電極を静電エネルギーの回
収及び供給の双方が不要なデータ電極として夫々検出す
る。この場合、静電エネルギーを回収すべきデータ電極
の検出精度が向上する。

【００４５】また、前記キャパシタに回収された静電エ
ネルギーを次回に発光する発光セルに供給するための供
給用可変インダクタを更に備えることが好ましい。この
場合、静電エネルギーの回収／再利用動作を同時進行的
に行うことができるので、各動作に対する割当て時間が
増大する。これにより、同程度の静電エネルギーを回収
／再利用する際に流れるピーク電流を低減できるので、
回収／再利用経路における抵抗成分によるエネルギー損
失をより低減することができる。

【００４６】本発明のプラズマディスプレイパネルの駆
動方法は、相互に対向する第１及び第２基板と、前記第
１基板上に行方向に配設された複数の走査電極及び維持
電極と、前記第２基板上に列方向に配設された複数のデ
ータ電極と、前記走査電極及び維持電極と前記データ電
極との各交差部分に配設された発光セルとを備えたプラ
ズマディスプレイパネルを駆動する駆動方法において、
蓄積される静電エネルギーが変化する前記データ電極の
数を検出し、前記検出結果に基づいて、検出された前記
データ電極に選択的に接続される可変インダクタのイン
ダクタンス値を設定し、前記設定したインダクタンス値
に基づいて、前記可変インダクタを接続したデータ電極
の寄生容量から、蓄積された静電エネルギーを回収する
ことを特徴とする。

【００４７】本発明のプラズマディスプレイパネルの駆
動方法では、例えば、ＶｄｄレベルからＧＮＤレベルに
実際に変化するデータ電極数を検出することによって、
負荷容量値の変化を正確に検出することができる。これ
により、適正なインダクタンス値を可変インダクタに設
定し、寄生容量の充放電による静電エネルギーをより効
果的に回収することができる。

【００４８】本発明のプラズマディスプレイパネルを駆
動する駆動方法は、相互に対向する第１及び第２基板
と、前記第１基板上に行方向に配設された複数の走査電
極及び維持電極と、前記第２基板上に列方向に配設され
た複数のデータ電極と、前記走査電極及び維持電極と前
記データ電極との各交差部分に配設された発光セルとを
備えたプラズマディスプレイパネルを駆動する駆動方法
において、可変インダクタを使用し、前記可変インダク
タと前記データ電極との共振を利用して前記複数のデー
タ電極の静電エネルギーを回収する回路を有し、前記複
数の走査電極の選択状態が遷移するときに、前記複数の
データ電極の中で駆動状態が変化するデータ電極の本数
を検出し、前記検出結果に応じて前記可変インダクタの
インダクタンス値を変化させ、前記駆動状態が変化する
データ電極のみから前記静電エネルギーを回収すること
を特徴とする。

【００４９】本発明のプラズマディスプレイパネルの駆
動方法では、駆動状態が変化するデータ電極のみから静
電エネルギーを回収することができるので、静電エネル
ギーが回収開始と同時に別のデータ電極の寄生容量に再
配分されるような不都合を回避することができる。

【００５０】本発明のプラズマディスプレイパネルを駆
動する駆動方法は、相互に対向する第１及び第２基板
と、前記第１基板上に行方向に配設された複数の走査電
極及び維持電極と、前記第２基板上に列方向に配設され
た複数のデータ電極と、前記走査電極及び維持電極と前
記データ電極との各交差部分に配設された発光セルとを
備えたプラズマディスプレイパネルを駆動する駆動方法
において、可変インダクタを使用し、前記可変インダク
タと前記データ電極との共振を利用して前記複数のデー
タ電極のエネルギーを回収する回路を有し、前記複数の
走査電極の選択状態が遷移するときに、前記複数のデー
タ電極の中で駆動状態が変化するデータ電極の本数と、
前記データ電極に隣接するデータ電極の駆動状態変化を
検出し、前記検出結果に応じて前記可変インダクタのイ
ンダクタンス値を変化させ、前記駆動状態が変化するデ
ータ電極のみから前記静電エネルギーを回収することを
特徴とする。

【００５１】本発明のプラズマディスプレイパネルの駆
動方法では、複数の走査電極の選択状態が遷移するとき
に、１のデータ電極の駆動状態の変化に加えてその隣接
する別のデータ電極の駆動状態の変化をも検出でき、双
方の検出結果を総合した上で、対象となるデータ電極の
全容量値を求めてインダクタンス値を補償しつつ、静電
エネルギーを効率良く回収することができる。

【００５２】また、次の走査電極の選択期間に移行した
際に、駆動状態が変化する前記データ電極と前記可変イ
ンダクタとの共振周波数が変化するのを補償するように
前記可変インダクタのインダクタンス値を変化させるこ
とが好ましい。

【００５３】本発明のプラズマディスプレイパネルの駆
動装置は、相互に対向する第１及び第２基板と、前記第
１基板上に行方向に配設された複数の走査電極及び維持
電極と、前記第２基板上に列方向に配設された複数のデ
ータ電極と、前記走査電極及び維持電極と前記データ電
極との各交差部分に配設された発光セルとを備えたプラ
ズマディスプレイパネルを駆動する駆動装置において、
可変インダクタと、前記可変インダクタの第２端子に接
続された回収容量と、前記可変インダクタの第１端子と
前記複数のデータ電極との間に接続され、前記複数のデ
ータ電極の駆動状態を制御する複数の第１スイッチと、
外部から入力される表示信号により前記複数の第１スイ
ッチの開閉状態を制御し、且つ前記複数のデータ電極の
駆動状態変化を検出して検出信号を出力する駆動制御回
路とを備え、次の前記走査電極の選択期間に移行した際
に、前記駆動制御回路は任意の前記データ電極における
現在及び次の選択期間に対応する表示信号を比較するこ
とにより、前記複数のデータ電極の中で駆動状態が変化
するデータ電極の本数を検出し、前記駆動制御回路の検
出信号により前記可変インダクタのインダクタンス値を
変化させることを特徴とする。

【００５４】本発明のプラズマディスプレイパネルの駆
動装置では、発光によって駆動状態が変化するデータ電
極の数を正確に検出し、検出されたデータ電極にのみイ
ンダクタ及びキャパシタを接続することができるので、
静電エネルギーが回収開始と同時に別のデータ電極の寄
生容量に再配分されるような不都合を回避することがで
きる。

【００５５】本発明のプラズマディスプレイパネルの駆
動装置は、相互に対向する第１及び第２基板と、前記第
１基板上に行方向に配設された複数の走査電極及び維持
電極と、前記第２基板上に列方向に配設された複数のデ
ータ電極と、前記走査電極及び維持電極と前記データ電
極との各交差部分に配設された発光セルとを備えたプラ
ズマディスプレイパネルを駆動する駆動装置において、
可変インダクタと、前記可変インダクタの第２端子に接
続された回収容量と、前記可変インダクタの第１端子と
前記複数のデータ電極との間に接続され、前記複数のデ
ータ電極の駆動状態を制御する複数の第１スイッチと、
外部から入力される表示信号により前記複数の第１スイ
ッチの開閉状態を制御し、且つ前記複数のデータ電極の
駆動状態変化を検出して検出信号を出力する駆動制御回
路とを備え、次の前記走査電極の選択期間に移行した際
に、前記駆動制御回路は任意の前記データ電極における
現在及び次の選択期間に対応する表示信号を比較するこ
とにより、前記複数のデータ電極の中で駆動状態が変化
するデータ電極の本数を検出し、駆動状態が変化する前
記データ電極に隣接するデータ電極における、現在及び
次の走査電極の選択期間に対応する同一の前記隣接する
データ電極の表示信号を比較することにより、前記隣接
する複数のデータ電極の駆動状態変化を検出し、前記駆
動制御回路の検出信号により前記可変インダクタのイン
ダクタンス値を変化させることを特徴とする。

【００５６】本発明のプラズマディスプレイパネルの駆
動装置は、可変インダクタに最適なインダクタンス値を
設定することができ、寄生容量の充放電による静電エネ
ルギーをより効果的に回収することができる。

【００５７】好ましくは、次の走査電極の選択期間に移
行した際に、駆動状態が変化する前記データ電極と前記
可変インダクタとの共振周波数が変化するのを補償する
ように、前記可変インダクタのインダクタンス値を変化
させる。

【００５８】

【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
ディスプレイ駆動回路の構成を示す回路図である。この
ディスプレイ駆動回路は、回収回路１７、スイッチ手段
２１及び駆動制御回路２０を備える。

【００５９】スイッチ手段２１は、複数のスイッチ２２
-1〜２２-iを有している。スイッチ２２-1〜２２-iの各
第１端子は夫々、負荷容量２３-1〜２３-iに接続され、
各第２端子はＧＮＤに接続される。スイッチ２２-1〜２
２-iの第３端子は、回収回路１７の入出力端子に共通接
続される。一般に、スイッチ２２-1〜２２-iは、データ
ドライバＩＣとして集積化して用いる場合が多い。

【００６０】回収回路１７は、１つの列に並ぶデータ電
極１０２の負荷容量に選択的に接続される可変インダク
タ１８及び回収／供給用キャパシタ４６と、スイッチ４
７及び４８とから構成される。但し、本実施形態例でス
イッチ４７は必須ではない。回収回路１７の入出力端子
には、可変インダクタ１８の第１端子と、スイッチ４７
及び４８の各第１端子とが接続されている。スイッチ４
７及び４８の各第２端子は夫々、ＧＮＤ及びＶｄｄに接
続される。一方、可変インダクタ１８の第２端子には回
収／供給用キャパシタ４６の第１端子が接続されてい
る。回収／供給用キャパシタ４６の第２端子はＧＮＤに
接続される。可変インダクタ１８には、図２１と同様の
構成のものを用いることができるが、可変インダクタ１
８は、この構成に限られず、外部からの制御信号によっ
てインダクタンス値が選択できるものであれば他の構成
でも良い。

【００６１】駆動制御回路２０は、駆動回路３２と第１
の電位状態変化検出器３１とから構成される。駆動回路
３２は、入力端子５１、５２及び５３から夫々入力され
る表示データ信号、転送クロック信号及びタイミング制
御信号に従って動作し、スイッチ手段２１におけるスイ
ッチ２２-1〜２２-iのオン／オフ制御を行う。第１の電
位状態変化検出器３１は、駆動回路３２の出力信号、及
び入力端子５３からのタイミング制御信号に従って動作
し、次の１走査ラインに選択状態が移行するときのデー
タ電極の電位状態（駆動状態）の変化を検出し、その検
出値に対応した可変インダクタ１８のインダクタンス値
を設定する。

【００６２】図２は、図１における駆動制御回路２０の
内部構成を示したブロック図である。駆動回路３２は、
ｉ段のシフトレジスタ１及びｉビットのラッチ２から構
成され、第１の電位状態変化検出器３１は、第１の検出
器３及び第１のエンコーダ４から構成される。

【００６３】ｉ段のシフトレジスタ１の入力端子５１及
び５２には夫々、ｉ本のデータ電極に対応した表示デー
タ信号及び転送クロック信号が入力される。シフトレジ
スタ１の出力Ｑ₁〜Ｑ_iは、ラッチ２及び第１の検出器３
に入力される。ラッチ２は、入力端子５３に印加される
タイミング制御信号に応答して、入力Ｑ₁〜Ｑ_iをラッチ
出力Ｙ₁〜Ｙ_iとして保持する。出力Ｙ₁〜Ｙ_iは、第１の
検出器３に入力される。

【００６４】第１の検出器３は、電位状態が変化するデ
ータ電極を検出するもので、シフトレジスタ出力Ｑ₁〜
Ｑ_i及びラッチ出力Ｙ₁〜Ｙ_iを入力信号として論理演算
処理を行い、検出信号Ａ₁〜Ａ_iを出力する。検出信号Ａ
₁〜Ａ_iは、第１のエンコーダ４に入力されると共に、出
力端子５４を経由して図１のスイッチ手段２１の各制御
端子に入力され、スイッチ２２-1〜２２-iのオン／オフ
を制御する。このオン／オフ制御によって、蓄積される
エネルギーが変化する（電位状態が変化する）データ電
極にのみスイッチ２２-1〜２２-iを選択的に接続するこ
とができる。

【００６５】第１のエンコーダ４は、検出信号Ａ₁〜Ａ_i
をエンコードしてバイナリ信号ａ₁〜ａ_mを出力端子５５
に出力する。バイナリ信号ａ₁〜ａ_mは夫々、図２１の可
変インダクタ１８におけるスイッチ４３-1〜４３-m及び
４５-1〜４５-mの制御端子に入力され、そのバイナリコ
ード値に対応して、図２１のスイッチ４３-1〜４３-m及
び４５-1〜４５-mのオン／オフの組合わせを夫々選択し
て、所要のインダクタンス値を設定する。

【００６６】上記動作では、入力端子５３に印加される
タイミング制御信号は、走査電極Ｓ _jの選択状態の切換
え信号と同じ周期で入力される。従って、ラッチ２の出
力信号Ｙ₁〜Ｙ_iによりデータ電極の駆動を行っている期
間中、シフトレジスタ１内では次の１走査ラインに対応
する表示データ信号の転送が行われる。このため、シフ
トレジスタ１におけるｉ段の転送が完了した時点で、シ
フトレジスタ出力Ｑ₁〜Ｑ_iとラッチ出力Ｙ₁〜Ｙ_iの内
で、対応するｉ番目の出力Ｑ_i及びＹ_iを相互に比較する
ことにより、走査電極の選択状態がＳ_jからＳ_j+1に移行
するときに電位状態が変化するデータ電極Ｄ_iを検出す
ることができる。

【００６７】本実施形態例では、図２１で説明したよう
な１組の可変インダクタを、エネルギー回収及び再利用
時に時系列的に切り換えて動作させている。従って、デ
ータ電極の電位状態の検出もこの切換え動作に合わせて
時系列的に行えば良い。

【００６８】図３は、第１の検出器３の論理回路構成の
一例を示す回路図である。図中の「黒→白」は非発光か
ら発光への移行を、「白→黒」は発光から非発光への移
行を夫々示す。

【００６９】第１の検出器３は、出力Ｙ₁と出力Ｑ₁の反
転値との論理積を出力するゲート６２ａ、出力Ｙ₁の反
転値と出力Ｑ₁との論理積を出力するゲート６３ａ、及
び、出力Ｙ₂と出力Ｑ₂の反転値との論理積を出力するゲ
ート６２ｂを有する。第１の検出器３は更に、出力Ｙ₂
の反転値と出力Ｑ₂との論理積を出力するゲート６３
ｂ、出力Ｙ_iと出力Ｑ_iの反転値との論理積を出力するゲ
ート６２ｉ、及び、出力Ｙ_iの反転値と出力Ｑ_iとの論理
積を出力するゲート６３ｉを有する。

【００７０】第１の検出器３は、入力端子６１からの制
御信号に従ってゲート６２ａ又は６３ａの出力を選択し
てＡ1として出力するゲート６４ａ及び６５ａ、制御信
号に従ってゲート６２ｂ又は６３ｂの出力を選択してＡ
2として出力するゲート６４ｂ及び６５ｂ、並びに、制
御信号に従ってゲート６２ｉ又は６３ｉの出力を選択し
てＡiとして出力するゲート６４ｉ及び６５ｉを有す
る。

【００７１】第１の検出器３では、静電エネルギーを回
収する際には、入力信号Ｑ_i、Ｙ_iに対して電位状態がＶ
ｄｄレベルからＧＮＤレベルに変化するデータ電極の本
数を検出すれば良いので、入力端子６１に論理“１”の
制御信号を入力する。これにより、ＶｄｄレベルからＧ
ＮＤレベルに変化したデータ電極に対応する検出信号と
してＡ_i＝１が出力される。一方、回収した静電エネル
ギーをデータ電極に供給して再利用する際には、ＧＮＤ
レベルからＶｄｄレベルに変化するデータ電極の本数を
検出すれば良いので、入力端子６１に論理“０”の制御
信号を入力することにより、ＧＮＤレベルからＶｄｄレ
ベルに変化したデータ電極に対応する検出信号としてＡ
_i＝１が出力される。

【００７２】以上のように、本実施形態例では、データ
電極の寄生容量に蓄積された静電エネルギーの回収及び
再利用時に、表示データ信号の変化に伴って電位状態が
変化するデータ電極のみの本数をカウントすることがで
き、スイッチ２２-1〜２２-iの内でオンとなったスイッ
チ数に従って、可変インダクタ１８のインダクタンス値
を設定することができる。これにより、エネルギー回収
対象となる全てのデータ電極の静電容量値に対応するイ
ンダクタンス値を選択し、次の走査電極の選択期間に移
行した際に容量性データ電極と可変インダクタ１８との
共振周波数が変化するのを補償することができる。従っ
て、回収回路１７側に閉じているスイッチ２２-1〜２２
-iの個数が少ない際には、インダクタンス値を大きくす
ることによって回収時間が必要以上に短くならないよう
にできる。また、逆の場合には、インダクタンス値を小
さくすることによって、回収時間が必要以上に長くなら
ないようにできる。このため、データ電極のエネルギー
回収効率が向上する。

【００７３】図４は、本発明の第２実施形態例によるデ
ィスプレイ駆動回路の構成を示す回路図である。本実施
形態におけるディスプレイ駆動回路も、回収回路１７、
スイッチ手段２１及び駆動制御回路２０を備える。

【００７４】スイッチ手段２１は、複数のスイッチ２４
-1〜２４-i、及び２５-1〜２５-iから構成される。スイ
ッチ２５-1〜２５-iの各第１端子が夫々、負荷容量２３
-1〜２３-iに接続され、各第２端子がＧＮＤに、各第３
端子が電源Ｖｄｄに接続される。スイッチ２４-1〜２４
-iの各第１端子が夫々、スイッチ２５-1〜２５-iの第１
端子に接続され、各第２端子が、回収回路１７の入力端
子である回収用可変インダクタ２６の第１端子に共通接
続される。スイッチ２４-1〜２４-iの第３端子が夫々、
回収回路１７の出力端子である供給用可変インダクタ２
７の第１端子に共通接続される。スイッチ２４-1〜２４
-i及び２５-1〜２５-iは、例えば、データドライバＩＣ
として集積化して用いられる。

【００７５】回収回路１７は、２つの可変インダクタ２
６及び２７、回収／供給用キャパシタ４６、並びに、ス
イッチ４７及び４８から構成される。但し、本実施形態
例でスイッチ４７、４８は必須ではない。可変インダク
タ２６及び２７の各第１端子には夫々、スイッチ４７及
び４８の各第１端子が接続される。可変インダクタ２６
及び２７の各第２端子には、回収／供給用キャパシタ４
６の第１端子が共通接続される。回収／供給用キャパシ
タ４６の第２端子はＧＮＤに接続される。回収用可変イ
ンダクタ２６として図１２に示すもの、供給用可変イン
ダクタ２７としては図１３に示すものが夫々使用でき
る。

【００７６】図１２は、回収用可変インダクタ２６の一
構成例を示す回路図である。回収用可変インダクタ２６
は、入力端子２６ａ及び出力端子２６ｂを有し、並列に
接続されたインダクタ４９-1、４９-2・・・４９-mと、
インダクタ４９-1〜４９-mに夫々直列にアノード電極が
接続されたダイオード４２-1、４２-2・・・４２-mと、
ダイオード４２-1〜４２-mにカソード電極が夫々直列に
接続されたスイッチ４３-1、４３-2…４３-mとを有す
る。

【００７７】上記構成の回収用可変インダクタ２６で
は、バイナリ信号ａ₁〜ａ_mに従ってスイッチ４３-1〜４
３-mがオン／オフ制御されることによって、インダクタ
４９-1〜４９-mの並列接続による合成インダクタンス値
が選択される。これにより、回収回路側１７に閉じてい
るスイッチ２４-1〜２４-iの個数が少ないときには、イ
ンダクタンス値を大きくして回収時間が必要以上に短く
ならないようにし、逆の場合にはインダクタンス値を小
さくして回収時間が必要以上に長くならないようにする
ことができる。

【００７８】図１３は、供給用可変インダクタ２７の一
構成例を示す回路図である。供給用可変インダクタ２７
は、入力端子２７ａ及び出力端子２７ｂを有し、並列に
接続されたインダクタ５０-1、５０-2…５０-mと、イン
ダクタ５０-1〜５０-mに夫々直列にカソード電極が接続
されたダイオード４４-1、４４-2…４４-mと、ダイオー
ド４４-1〜４４-mのアノード電極に夫々直列に接続され
たスイッチ４５-1、４５-2…４５-mとを有する。

【００７９】上記構成の供給用可変インダクタ２７で
は、バイナリ信号ｂ₁〜ｂ_mに従ってスイッチ４５-1〜４
５-mがオン／オフ制御されることによって、インダクタ
５０-1〜５０-mの並列接続による合成インダクタンス値
が選択される。可変インダクタ２６、２７は、上記構成
に限られることなく、外部からの制御信号に従ってイン
ダクタンス値が選択できるものであれば良い。

【００８０】図４に示すように、駆動制御回路２０は、
駆動回路３２と、第２の電位状態変化検出器３３とから
構成される。駆動回路３２は、入力端子５１、５２及び
５３から夫々入力される表示データ信号、転送クロック
信号及びタイミング制御信号に従って動作する。

【００８１】第２の電位状態変化検出器３３は、駆動回
路３２の出力信号、及び入力端子５３からのタイミング
制御信号に従って動作し、出力端子５４からスイッチ手
段２１の各制御端子に制御信号を出力し、スイッチ２４
-1〜２４-iのオン／オフを制御する。第２の電位状態変
化検出器３３は更に、次の１走査ラインに選択状態が移
行する際のデータ電極の電位状態の変化を検出し、その
検出値に応じた可変インダクタ２６及び２７の各インダ
クタンス値の設定制御を行う。

【００８２】図５は、図４における駆動制御回路２０の
内部構成を示したブロック図である。駆動回路３２は、
ｉ段のシフトレジスタ１とｉビットのラッチ２とから構
成される。第２の電位状態変化検出器３３は、電位状態
が変化するデータ電極を検出する第２の検出器５と、第
２のエンコーダ６とから構成される。

【００８３】ｉ段のシフトレジスタ１の入力端子５１及
び５２には夫々、ｉ本のデータ電極に対応した表示デー
タ信号及び転送クロック信号が入力される。シフトレジ
スタ１の出力Ｑ₁〜Ｑ_iは、次の１走査ラインの表示デー
タ信号としてラッチ２及び第２の検出器５に入力され
る。ラッチ２は、入力端子５３に印加されるタイミング
制御信号に従って、入力Ｑ₁〜Ｑ_iをラッチ出力Ｙ₁〜Ｙ_i
として保持する。出力Ｙ ₁〜Ｙ_iは、現在の表示データ信
号として第２の検出器５に入力される。

【００８４】第２の検出器５は、シフトレジスタ出力Ｑ
₁〜Ｑ_i及びラッチ出力Ｙ₁〜Ｙ_iを入力として論理演算処
理を行い、検出信号Ａ₁〜Ａ_i及びＢ₁〜Ｂ_iを出力する。
検出信号Ａ₁〜Ａ_i及びＢ₁〜Ｂ_iは、出力端子５４を経由
してスイッチ手段２１の各制御端子に入力されて、スイ
ッチ２４-1〜２４-iのオン／オフを制御する。この場合
に、検出信号Ａ₁〜Ａ_iは静電エネルギーを回収すべきデ
ータ電極に対応し、検出信号Ｂ₁〜Ｂ_iは静電エネルギー
を供給すべきデータ電極に対応する。

【００８５】第２のエンコーダ６は、検出信号Ａ₁〜Ａ_i
をエンコードしてバイナリ信号ａ₁〜ａ_mとして出力端子
５５に出力し、検出信号Ｂ₁〜Ｂ_iをエンコードしてバイ
ナリ信号ｂ₁〜ｂ_mとして出力端子５６に出力する。バイ
ナリ信号ａ₁〜ａ_m及びｂ₁〜ｂ_mは、図１２及び図１３の
可変インダクタ２６、２７におけるスイッチ４３-1〜４
３-m及び４５-1〜４５-mの対応する制御端子に入力され
る。可変インダクタ２６、２７では、バイナリコード値
に応答して、スイッチ４３-1〜４３-m及び４５-1〜４５
-mのオン／オフの組合わせを夫々選択することにより、
所要のインダクタンス値を設定する。

【００８６】図６は、第２の検出器５の論理回路構成の
一例を示す回路図である。第２の検出器５は、出力Ｙ₁
と出力Ｑ₁の反転値との論理積をＡ1として出力するゲー
ト６６ａ、及び、出力Ｙ₁の反転値と出力Ｑ₁との論理積
をＢ1として出力するゲート６７ａを有する。第２の検
出器５は更に、出力Ｙ₂と出力Ｑ₂の反転値との論理積を
Ａ2として出力するゲート６６ｂ、出力Ｙ₂の反転値と出
力Ｑ₂との論理積をＢ2として出力するゲート６７ｂ、出
力Ｙ_iと出力Ｑ_iの反転値との論理積をＡiとして出力す
るゲート６６ｉ、及び、出力Ｙ_iの反転値と出力Ｑ_iとの
論理積をＢiとして出力するゲート６７ｉを有する。

【００８７】上記構成の第２の検出器５では、静電エネ
ルギーを回収すべきデータ電極を検出するために、入力
信号Ｑ_i、Ｙ_iに対する出力Ａ₁〜Ａ_iを監視して、電位状
態が「Ｖｄｄ」→「ＧＮＤ」に変化するデータ電極に対
応する検出信号としてＡ_i＝１となるデータ電極の本数
を検出する。一方、再利用のために回収した静電エネル
ギーを供給すべきデータ電極を検出するために、出力Ｂ
₁〜Ｂ_iを監視して、電位状態が「ＧＮＤ」→「Ｖｄｄ」
に変化するデータ電極に対応する検出信号としてＢ_i＝
１となるデータ電極の本数を検出する。

【００８８】第２の検出器５では更に、データ電極から
静電エネルギーを回収する際には、検出信号Ａ₁〜Ａ_iに
よってスイッチ２４-1〜２４-iのオン／オフを制御し、
回収した静電エネルギーをデータ電極に供給する際に
は、検出信号Ｂ₁〜Ｂ_iによってスイッチ２４-1〜２４-i
のオン／オフを制御する。このオン／オフ制御により、
エネルギー回収時には、ＶｄｄレベルからＧＮＤレベル
に変化するデータ電極の寄生容量にのみスイッチ２４-1
〜２４-iを選択的に接続し、エネルギー供給時には、Ｇ
ＮＤレベルからＶｄｄレベルに変化するデータ電極の寄
生容量にのみスイッチ２４-1〜２４-iを選択的に接続す
ることができる。

【００８９】本実施形態例では、図１２及び図１３に示
したような可変インダクタ２６、２７を回収回路１７に
設けることにより、スイッチ手段２１と回収回路１７と
の間で静電エネルギーの回収／再利用経路を分離するこ
とができる。これにより、静電エネルギーの回収／再利
用動作を同時進行的に行うことができるので、各動作に
対する割当て時間が大幅に増大する。その結果、同程度
の静電エネルギーを回収／再利用する際にも、回収経路
１７に流れるピーク電流を低減できるので、回収／再利
用経路における抵抗成分によるエネルギー損失を一層低
減することができる。

【００９０】図７は、本発明の第３実施形態例における
ディスプレイ駆動回路の構成を示す回路図である。ディ
スプレイ駆動回路は、回収回路１７、スイッチ手段２１
及び駆動制御回路１６を備える。スイッチ手段２１及び
回収回路１７の各構成は、第２実施形態例と同様である
ため、説明を省略する。

【００９１】駆動制御回路１６は、駆動回路３２、第３
の電位状態変化検出器３４、及び隣接電位状態変化検出
器３５から構成される。駆動回路３２は、入力端子５
１、５２及び５３から夫々入力される表示データ信号、
転送クロック信号及びタイミング制御信号に従って動作
する。

【００９２】第３の電位状態変化検出器３４は、駆動回
路３２の出力信号、及び入力端子５３からのタイミング
制御信号に従って動作し、出力端子５４からスイッチ手
段２１の各制御端子に制御信号を出力し、スイッチ２４
-1〜２４-iのオン／オフを制御する。第３の電位状態変
化検出器３４は更に、次の１走査ラインに選択状態が移
行する際のデータ電極の電位状態の変化を検出する。

【００９３】隣接電位状態変化検出器３５は、第３の電
位状態変化検出器３４で検出されたデータ電極に隣接す
るデータ電極の電位状態の変化を検出し、その検出値と
第３の電位状態変化検出器３４の検出値とに従って、可
変インダクタ２６及び２７のインダクタンス値の設定制
御を行う。

【００９４】図８は、図７における駆動制御回路１６の
内部構成を示したブロック図である。駆動制御回路１６
で、駆動回路３２は、ｉ段のシフトレジスタ１とｉビッ
トのラッチ２とから構成される。第３の電位状態変化検
出器３４は、第３の検出器７と第２のエンコーダ６とか
ら構成される。隣接電位状態変化検出器３５は、第４の
検出器８、第５の検出器９、第３のエンコーダ１０、第
４のエンコーダ１１、第１の加算器１２、及び第２の加
算器１３から構成される。

【００９５】ｉ段のシフトレジスタ１は入力端子５１及
び５２を有し、入力端子５１及び５２には夫々、ｉ本の
データ電極に対応した表示データ信号及び転送クロック
信号が入力される。シフトレジスタ１の出力Ｑ₁〜Ｑ
_iは、次の１走査ラインの表示データ信号としてラッチ
２及び第３の検出器７に入力される。ラッチ２は、入力
端子５３に印加されるタイミング制御信号に従って、入
力Ｑ₁〜Ｑ_iをラッチ出力Ｙ ₁〜Ｙ_iとして保持する。現在
の表示データ信号としての出力Ｙ₁〜Ｙ_iは、第３の検出
器７に入力される。

【００９６】第３の検出器７は、電位状態が変化するデ
ータ電極と変化しないデータ電極とを検出するもので、
シフトレジスタ出力Ｑ₁〜Ｑ_i及びラッチ出力Ｙ₁〜Ｙ_iを
入力信号として論理演算処理を行い、検出信号Ａ₁〜
Ａ_i、Ｂ₁〜Ｂ_i及びＸ₁〜Ｘ_iを出力する。これらの検出
信号の内で、Ａ₁〜Ａ_i及びＢ₁〜Ｂ_iは、第２のエンコー
ダ６に入力されると共に、出力端子５４を介してスイッ
チ手段２１（図７）の制御端子に入力されて、スイッチ
２４-1〜２４-iのオン／オフ制御を行う。第４の検出器
８及び第５の検出器９には、検出信号Ａ₁〜Ａ_i、Ｂ₁〜
Ｂ_i及びＸ₁〜Ｘ_iが入力される。

【００９７】第４の検出器８は、検出信号Ａ₁〜Ａ_i、Ｂ
₁〜Ｂ_i及びＸ₁〜Ｘ_iを入力信号として論理演算処理を行
い、２×（i−１）つまり２i−２個の検出信号Ｅ_i/i-1
及びＥ_i/i+1、並びに、２ｉ−２個の検出信号Ｆ_i/i-1及
びＦ_i/i+1を夫々出力する。第５の検出器９は、検出信
号Ａ₁〜Ａ_i、Ｂ₁〜Ｂ_i、及びＸ₁〜Ｘ_iを入力信号として
論理演算処理を行い、２ｉ−２個の検出信号Ｇ_i/i-1及
びＧ_i/i+1、並びに、２ｉ−２個の検出信号Ｈ_i/i-1及び
Ｈ_i/i+1を夫々出力する。

【００９８】第３のエンコーダ１０は、検出信号Ｅ
_i/i-1及びＥ_i/i+1、並びに、Ｆ_i/i-1及びＦ_i/i+1をエン
コードしてバイナリ信号ｕ₁〜ｕ_kを出力する。第４のエ
ンコーダ１１は、検出信号Ｇ_i/i-1及びＧ_i/i+1、並び
に、Ｈ_i/i-1及びＨ_i/i+1をエンコードしてバイナリ信号
ｖ₁〜ｖ_kを出力する。これらの検出信号Ｅ、Ｆ、Ｇ、Ｈ
における_i/i-1及び_i/i+1は夫々、iとi-1との比較結果及
びiとi+1との比較結果を示している。

【００９９】一方、第２のエンコーダ６は、検出信号Ａ
₁〜Ａ_i及びＢ₁〜Ｂ_iを夫々エンコードしてバイナリ信号
ａ₁〜ａ_m及びｂ₁〜ｂ_mを出力する。第１の加算器１２
は、バイナリ信号ｕ₁〜ｕ_kを第１入力、バイナリ信号ａ
₁〜ａ_mを第２入力として、これらを重み付け加算し、そ
の演算結果を出力端子５５に出力する。第２の加算器１
３は、バイナリ信号ｖ₁〜ｖ_kを第１入力、バイナリ信号
ｂ₁〜ｂ_mを第２入力として、これらを重み付け加算し、
その演算結果を出力端子５６に出力する。

【０１００】出力された上記演算結果は、可変インダク
タ２６、２７（図１２、図１３）におけるスイッチ４３
-1〜４３-m及び４５-1〜４５-mの対応する制御端子に入
力される。可変インダクタ２６及び２７では、バイナリ
コード値に応じて、スイッチ４３-1〜４３-m及び４５-1
〜４５-mのオン／オフの組合わせを夫々選択することに
より、所要のインダクタンス値が設定される。

【０１０１】図９は、第３の検出器７の論理回路構成の
一例を示す回路図である。第３の検出器７は、出力Ｙ₁
と出力Ｑ₁の反転値との論理積をＡ1として出力するゲー
ト６８ａ、出力Ｙ₁の反転値と出力Ｑ₁との論理積をＢ1
として出力するゲート６９ａ、並びに、ゲート６８ａ及
びート６９ａ双方の出力Ａ1とＢ1の論理和の反転値をＸ
1として出力するＮＯＲゲート７０ａを有する。

【０１０２】第３の検出器７は、出力Ｙ₂と出力Ｑ₂の反
転値との論理積をＡ2として出力するゲート６８ｂ、出
力Ｙ₂の反転値と出力Ｑ₂との論理積をＢ2として出力す
るゲート６９ｂ、並びに、ゲート６８ｂ及びート６９ｂ
双方の出力Ａ2とＢ2の論理和の反転値をＸ2として出力
するＮＯＲゲート７０ｂを有する。第３の検出器７は更
に、出力Ｙ_iと出力Ｑｉの反転値との論理積をＡiとして
出力するゲート６８ｉ、出力Ｙ_iの反転値と出力Ｑ_iとの
論理積をＢiとして出力するゲート６９ｉ、並びに、ゲ
ート６８ｉ及びート６９ｉ双方の出力ＡiとＢiの論理和
の反転値をＸiとして出力するＮＯＲゲート７０ｉを有
する。

【０１０３】上記構成の第３の検出器７では、静電エネ
ルギーを回収すべきデータ電極を検出するために入力信
号Ｑ_i、Ｙ_iに対する出力Ａ１〜Ａｉを監視して、電位状
態が「Ｖｄｄ」→「ＧＮＤ」に変化するデータ電極に対
応する検出信号としてＡ_i＝１（白→黒の変化）となる
データ電極を検出する。一方、回収した静電エネルギー
を供給すべきデータ電極を検出するために出力Ｂ₁〜Ｂ_i
を監視して、電位状態が「ＧＮＤ」→「Ｖｄｄ」に変化
するデータ電極に対応する検出信号としてＢ_i＝１（黒
→白の変化）となるデータ電極を検出する。更に、電位
状態が変化しないために静電エネルギーの回収も再利用
も施さないデータ電極を検出するために出力Ｘ₁〜Ｘ_iを
監視して、電位状態が変化しないデータ電極に対応する
検出信号としてＸ_i＝１（無変化）となるデータ電極を
検出する。

【０１０４】また、第３の検出器７は、第２実施形態例
と同様に、データ電極から静電エネルギーを回収する際
には、検出信号Ａ₁〜Ａ_iによってスイッチ２４-1〜２４
-i（図７）のオン／オフを制御し、データ電極に静電エ
ネルギーを供給する際には、検出信号Ｂ₁〜Ｂ_iによって
スイッチ２４-1〜２４-iのオン／オフを制御する。

【０１０５】第２のエンコーダ６は、上記検出結果の内
のＡ₁〜Ａ_iをバイナリ信号ａ₁〜ａ_mに変換し、出力デー
タ電極Ｄ₁〜Ｄ_iの内で電位状態が「Ｖｄｄ」→「ＧＮ
Ｄ」に変化するものの合計数を求める。この合計数に対
応する静電容量は、データ電極と走査電極との交差容量
成分Ｃ_S、及びデータ電極と維持電極との交差容量成分
Ｃ_Cを、静電エネルギーを回収すべき全データ電極につ
いて合計したものに相当する。第２のエンコーダ６は、
上記検出結果の内のＢ₁〜Ｂ_iをバイナリ信号ｂ₁〜ｂ_mに
変換し、データ電極Ｄ₁〜Ｄ_iの内で電位状態が「ＧＮ
Ｄ」→「Ｖｄｄ」に変化するものの合計数を求める。

【０１０６】次に、電位状態が変化するデータ電極に対
して、このデータ電極に隣接するデータ電極の電位状態
の変化を検出する動作について説明する。

【０１０７】図１０は、第４の検出器８の論理回路構成
の一例を示す回路図である。第４の検出器８は、注目す
るデータ電極が「Ｖｄｄ」→「ＧＮＤ」に変化する際
に、このデータ電極に隣接するデータ電極の電位状態の
変化を検出する。第４の検出器８の出力Ｅ_i/i-1、Ｅ
_i/i+1、及びＦ_i/i-1、Ｆ_i/i+1は、入力信号Ａ_i＝１であ
るときにのみ検出動作が可能な状態となる。

【０１０８】第４の検出器８は、注目するデータ電極の
電位状態の変化を検出するためのＡＮＤゲート７１ａ〜
７４ａ及びＯＲゲート７５ａ、７６ａと、注目するデー
タ電極の一方の側に隣接するデータ電極の電位状態の変
化を検出するためのＡＮＤゲート７１ｂ〜７４ｂ及びＯ
Ｒゲート７５ｂ、７６ｂとを有する。第４の検出器８は
更に、注目するデータ電極の他方の側に隣接するデータ
電極の電位状態の変化を検出するためのＡＮＤゲート７
１ｃ〜７４ｃ及びＯＲゲート７５ｃ、７６ｃを有する。

【０１０９】上記構成の第４の検出器８では、注目する
データ電極Ｄ_iの両側に隣接するデータ電極Ｄ_iー1及びＤ
_i+1の電位状態の変化を検出する。ここでは、説明を簡
単化するために、一方の側に隣接するデータ電極の電位
状態の変化の検出について説明する。

【０１１０】注目するデータ電極Ｄ_iの電位状態が「Ｖ
ｄｄ」→「ＧＮＤ」に変化するとき、第３の検出器７
は、図９に示されるようにＡ_i＝１（白→黒に変化）を
出力する。隣接データ電極Ｄ_i-1における第３の検出器
７の検出出力は、電位状態の変化パターンにより、「Ｖ
ｄｄ」→「ＧＮＤ」時にはＡ_iー1＝１、「ＧＮＤ」→
「Ｖｄｄ」時にはＢ_iー1＝１、無変化時はＸ_iー1＝１とな
る。隣接データ電極の電位状態がこれらの変化パターン
となったとき、このデータ電極とその一方の側に隣接す
るデータ電極との間の容量Ｃ_daは、前述した変化パター
ン(a)〜(c)の順にＣ _da＝０、２Ｃ_d、Ｃ_dとなる。これら
に対応する第４の検出器８の検出出力は、図１０の論理
回路より、同様に上記変化パターン(a)〜(c)の順にＥ
_i/i-1／Ｆ_i/i-1＝０／０、１／１、０／１となる。ここ
で、例えばＥ_i/i-1／Ｆ_i/i-1＝０／１の場合には、Ｅ
_i/i-1が０、Ｆ_i/i-1が１であることを表す。

【０１１１】以上の検出動作は、隣接するデータ電極Ｄ
_i-1との状態比較によるものであるが、他方の側に隣接
するデータ電極Ｄ_i+1との比較においても同様に行うこ
とができ、その検出結果はＥ_i/i+1及びＦ_i/i+1として出
力される。

【０１１２】以上のように、両側に隣接するデータ電極
との電位状態の比較によって第４の検出器８から出力さ
れた各検出信号は、Ｅ_i/i-1（又はＥ_i/i+1）＝１、及
び、Ｆ _i/i-1（又はＦ_i/i+1）＝１であるとき、夫々にＣ
_dの大きさをもつ隣接データ電極間の容量が存在するこ
とを示す。

【０１１３】第３のエンコーダ１０は、上記検出信号を
重み付けすることなく、バイナリ信号ｕ₁〜ｕ_kにエンコ
ードして出力する。これにより、ｉ本のデータ電極の個
々の電位状態変化を考慮した場合に、エネルギーを回収
すべきデータ電極とそれに隣接するデータ電極との間の
容量Ｃ_dの合計値を求めることができる。

【０１１４】以上説明した第２のエンコーダ６のバイナ
リ出力ａ₁〜ａ_m、及び第３のエンコーダ１０のバイナリ
出力ｕ₁〜ｕ_kを、第１の加算器１２に入力して重み付け
加算する。このときの重み付け係数としては、使用する
ＰＤＰパネルのデータ電極がもつ容量成分である走査電
極との交差容量成分Ｃ_S、維持電極との交差容量成分
Ｃ_C、及び、隣接するデータ電極相互の容量Ｃ_dを用い
る。従って、第１の加算器１２の出力(:Op1)は Op1＝｛ａ_m……ａ₁｝・（Ｃ_S＋Ｃ_C）＋｛ｕ_k……ｕ₁｝
・Ｃ_d となる。第１の加算器１２の出力は、回収用可変インダ
クタ２６の内部回路にあるスイッチ４３-1〜４３-mの対
応する制御端子に入力される（図１２）。

【０１１５】以上は、注目するデータ電極が「Ｖｄｄ」
→「ＧＮＤ」に変化する際の可変インダクタンスの設定
動作である。一方、注目するデータ電極が「ＧＮＤ」→
「Ｖｄｄ」に変化する際の動作についてもほぼ同様に動
作する。

【０１１６】図１１は、第５の検出器９の論理回路構成
の一例を示す回路図である。第５の検出器９は、注目す
るデータ電極が「ＧＮＤ」→「Ｖｄｄ」に変化する際
に、このデータ電極に隣接するデータ電極の電位状態の
変化を検出する。第５の検出器９の出力Ｇ_i/i-1、Ｇ
_i/i+1、及びＨ_i/i-1、Ｈ_i/i+1は、入力信号Ｂ_i＝１であ
るときにのみ検出動作が可能な状態となる。

【０１１７】第５の検出器９は、注目するデータ電極の
電位状態の変化を検出するためのＡＮＤゲート７７ａ〜
８０ａ及びＯＲゲート８１ａ、８２ａと、注目するデー
タ電極の一方の側に隣接するデータ電極の電位状態の変
化を検出するためのＡＮＤゲート７７ｂ〜８０ｂ及びＯ
Ｒゲート８１ｂ、８２ｂとを有する。第５の検出器９は
更に、注目するデータ電極の他方の側に隣接するデータ
電極の電位状態の変化を検出するためのＡＮＤゲート７
７ｃ〜８０ｃ及びＯＲゲート８１ｃ、８２ｃを有する。

【０１１８】注目するデータ電極Ｄ_iの電位状態が「Ｇ
ＮＤ」→「Ｖｄｄ」に変化するとき、第３の検出器７
は、図９に示すようにＢ_i＝１（黒→白に変化）を出力
する。隣接するデータ電極Ｄ_i-1における第３の検出器
７の検出出力は、電位状態の変化パターンにより、「Ｖ
ｄｄ」→「ＧＮＤ」時にはＡ_iー1＝１、「ＧＮＤ」→
「Ｖｄｄ」に時はＢ_iー1＝１、無変化時にはＸ_iー1＝１と
なる。隣接データ電極の電位状態がこのような変化パタ
ーンをとったとき、一方の側に隣接するデータ電極との
間の容量Ｃ_daは、前述の変化パターン(a)〜(c)の順にＣ
_da＝２Ｃ_d、０、Ｃ_dとなる。これらに対応する第５の検
出器９の検出出力は、図１１の論理回路より、前述の変
化パターン(a)〜(c)の順にＧ_i/i-1／Ｈ_i/i-1＝１／１、
０／０、０／１となる。

【０１１９】以上のように、両側に隣接するデータ電極
との電位状態の比較によって第５の検出器９から出力さ
れた各検出信号は、Ｇ_i/i-1（又はＧ_i/i+1）＝１、Ｈ
_i/i-1（又はＨ_i/i+1）＝１であるとき、夫々にＣ_dの大
きさを有する隣接データ電極間の容量が存在することを
示す。第４のエンコーダ１１は、上記検出信号を重み付
けすることなく、バイナリ信号ｖ₁〜ｖ_kにエンコードし
て出力する。

【０１２０】以上説明した第２のエンコーダ６のバイナ
リ出力ｂ₁〜ｂ_m、及び、第４のエンコーダ１１のバイナ
リ出力ｖ₁〜ｖ_kを、第２の加算器１３に入力して重み付
け加算する。このとき、第１の加算器１２の出力(:Op2)
は Op2＝｛ｂ_m……ｂ₁｝・（Ｃ_S＋Ｃ_C）＋｛ｖ_k……ｖ₁｝
・Ｃ_d となる。第２の加算器１３の出力は、供給用可変インダ
クタ２７の内部回路にあるスイッチ４５-1〜４５-mの対
応する制御端子に入力される（図１３）。

【０１２１】本実施形態例では、次ラインの走査電極に
選択状態が移行する際に、注目するデータ電極の電位状
態変化の検出に加えて、このデータ電極に隣接するデー
タ電極の電位状態変化をも検出することができる。更
に、これらの検出結果を総合した上で、エネルギー回収
対象となる全てのデータ電極の容量値を求め、その容量
値に従って、可変インダクタのインダクタンス値を補償
することができる。これにより、ＰＤＰの走査電極１ラ
イン毎の画像表示パターンが変化した場合でも、エネル
ギー回収効率を向上させることができる。

【０１２２】本実施形態例では、２つの可変インダクタ
２６、２７を用いた回収回路の例を示したが、本実施形
態例を、第１実施形態例における１つの可変インダクタ
１８を用いた回収回路に適用することも可能である。そ
の場合には、図１０の第４の検出器８と、図１１の第５
の検出器９双方の検出出力部に、図３で説明したような
回収／再利用切換機能を付加すれば良い。

【０１２３】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のプラズマディスプレイパネ
ルの駆動装置及び駆動方法は、上記実施形態例の構成に
のみ限定されるものではなく、上記実施形態例の構成か
ら種々の修正及び変更を施したプラズマディスプレイパ
ネルの駆動装置及び駆動方法も、本発明の範囲に含まれ
る。

【０１２４】

【発明の効果】以上説明したように、本発明のプラズマ
ディスプレイパネルの駆動装置及び駆動方法によると、
複数のスイッチによって、蓄積されるエネルギーが変化
するデータ電極のみにインダクタ及びキャパシタを選択
的に接続することができるので、静電エネルギーが回収
開始と同時に別のデータ電極の寄生容量に再配分されて
電力消費が発生する不都合を回避することができる。ま
た、本発明のプラズマディスプレイパネルの駆動装置及
び駆動方法によると、上記効果に加えて、可変インダク
タに最適なインダクタンス値を設定することができ、寄
生容量の充放電による静電エネルギーをより効果的に回
収し、ＰＤＰの低消費電力化に大きく寄与することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施形態例におけるディスプレイ
駆動回路を示す回路図である。

【図２】第１実施形態例における駆動制御回路を示すブ
ロック図である。

【図３】第１実施形態例における第１の検出器を示す構
成図である。

【図４】本発明の第２実施形態例におけるディスプレイ
駆動回路を示す回路図である。

【図５】第２実施形態例における駆動制御回路を示すブ
ロック図である。

【図６】第２実施形態例における第２の検出器を示す構
成図である。

【図７】本発明の第３実施形態例におけるディスプレイ
駆動回路を示す回路図である。

【図８】第３実施形態例における駆動制御回路を示すブ
ロック図である。

【図９】第３実施形態例における第３の検出器を示す構
成図である。

【図１０】第３実施形態例における第４の検出器を示す
構成図である。

【図１１】第３実施形態例における第５の検出器を示す
構成図である。

【図１２】可変インダクタの構成例を示す回路図であ
る。

【図１３】可変インダクタの別の構成例を示す回路図で
ある。

【図１４】従来の交流駆動型ＰＤＰのパネル及びその駆
動回路部分の構成を示したブロック図である。

【図１５】従来のＰＤＰ各部の１サブフィールド期間に
おける駆動波形図である。

【図１６】従来のデータパルス信号の波形を示すタイミ
ングチャートである。

【図１７】従来のディスプレイ駆動回路を示す回路図で
ある。

【図１８】従来のディスプレイ駆動回路における負荷エ
ネルギーの回収動作時の波形図である。

【図１９】従来のディスプレイ駆動回路を示す回路図で
ある。

【図２０】従来のディスプレイ駆動回路における駆動制
御回路の内部構成を示すブロック図である。

【図２１】従来の可変インダクタの一構成を示す回路図
である。

【図２２】マトリクス状に配列された従来のＰＤＰにお
ける各電極間の容量を表した等価回路図である。

【図２３】従来のＰＤＰの表示パターンを説明するため
の模式図である。

【符号の説明】

１：シフトレジスタ ２：ラッチ ３：第１の検出器 ４：第１のエンコーダ ５：第２の検出器 ６：第２のエンコーダ ７：第３の検出器 ８：第４の検出器 ９：第５の検出器 １０：第３のエンコーダ １１：第４のエンコーダ １２：第１の加算器 １３：第２の加算器 １６：駆動制御回路 １７：回収回路 １８：可変インダクタ １９、２０：駆動制御回路 ２１：スイッチ手段 ２２-1、２２-2、２２-i：スイッチ ２３、２３-1、２３-2、２３-i：負荷容量 ２４-1、２４-2、２４-i、２５-1、２５-2、２５-i：ス
イッチ ２６：回収用可変インダクタ ２７：供給用可変インダクタ ３１：第１の電位状態変化検出器 ３２：駆動回路 ３３：第２の電位状態変化検出器 ３４：第３の電位状態変化検出器 ３５：隣接電位状態変化検出器 ４１、４１-1、４１-2、４１-m：インダクタ ４２、４２-1、４２-2、４２-m：ダイオード ４３、４３-1、４３-2、４３-m：スイッチ ４４、４４-1、４４-2、４４-m：ダイオード ４５、４５-1、４５-2、４５-m：スイッチ ４６：回収／供給用キャパシタ ４７、４８：スイッチ ４９-1、４９-2、４９-m：インダクタ ５０-1、５０-2、５０-m：インダクタ ５１、５２、５３、６１：入力端子 ５４、５５、５６、５７、５８：出力端子 ６２ａ、６２ｂ、６２ｉ、６３ａ、６３ｂ、６３ｉ：ゲ
ート ６４ａ、６４ｂ、６４ｉ、６５ａ、６５ｂ、６５ｉ：ゲ
ート ６６ａ、６６ｂ、６６ｉ、６７ａ、６７ｂ、６７ｉ：ゲ
ート ６８ａ、６８ｂ、６８ｉ：ゲート ６９ａ、６９ｂ、６９ｉ：ゲート ７０ａ、７０ｂ、７０ｉ：ＮＯＲゲート ７１ａ、７１ｂ、７１ｃ：ＡＮＤゲート ７２ａ、７２ｂ、７２ｃ：ＡＮＤゲート ７３ａ、７３ｂ、７３ｃ：ＡＮＤゲート ７４ａ、７４ｂ、７４ｃ：ＡＮＤゲート ７５ａ、７５ｂ、７５ｃ：ＯＲゲート ７６ａ、７６ｂ、７６ｃ：ＯＲゲート ７７ａ、７７ｂ、７７ｃ：ＡＮＤゲート ７８ａ、７８ｂ、７８ｃ：ＡＮＤゲート ７９ａ、７９ｂ、７９ｃ：ＡＮＤゲート ８０ａ、８０ｂ、８０ｃ：ＡＮＤゲート ８１ａ、８１ｂ、８１ｃ：ＯＲゲート ８２ａ、８２ｂ、８２ｃ：ＯＲゲート １０１：ＰＤＰパネル １０２：データ電極 １０３：走査電極 １０４：維持電極 １０５-1、１０５-k：データドライバ １０６-1、１０６-L：走査ドライバ １０７：維持パルス発生器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 相互に対向する第１及び第２基板と、前
   記第１基板上に行方向に配設された複数の走査電極及び
   維持電極と、前記第２基板上に列方向に配設された複数
   のデータ電極と、前記走査電極及び維持電極と前記デー
   タ電極との各交差部分に配設された発光セルとを備えた
   プラズマディスプレイパネルを駆動する駆動装置におい
   て、 相互に直列に接続されるインダクタ及びキャパシタと、 走査信号に応答し、列方向に並ぶデータ電極の内、表示
   信号の変化によって蓄積された静電エネルギーが変化す
   るデータ電極のみを前記インダクタ及びキャパシタに選
   択的に接続する複数のスイッチとを備えることを特徴と
   するプラズマディスプレイパネルの駆動装置。
2. 【請求項２】 前記インダクタを可変インダクタによっ
   て構成し、前記複数のスイッチの内で前記インダクタ及
   びキャパシタに選択的に接続したスイッチ数に従って、
   前記可変インダクタのインダクタンス値を設定するイン
   ダクタ制御手段を更に備えることを特徴とする請求項１
   に記載のプラズマディスプレイパネルの駆動装置。
3. 【請求項３】 前記インダクタ制御手段は、データが変
   化する１の列のデータ電極に隣接する列のデータ電極の
   電位変化を検出し、前記１の列のデータ電極及び隣接す
   る列のデータ電極の検出結果に基づいて前記インダクタ
   ンス値を設定する隣接電極検出手段を含むことを特徴と
   する請求項２に記載のプラズマディスプレイパネルの駆
   動装置。
4. 【請求項４】 前記キャパシタは、前記インダクタを介
   して前記データ電極の静電エネルギー回収を行うと共
   に、前記隣接電極検出手段は、第１の電位から該第１の
   電位よりも低い第２の電位に変化するデータ電極をエネ
   ルギーを回収すべきデータ電極として、前記第２の電位
   から第１の電位に変化するデータ電極を回収した静電エ
   ネルギーを供給すべきデータ電極として、電位状態が変
   化しないデータ電極を静電エネルギーの回収及び供給の
   双方が不要なデータ電極として夫々検出することを特徴
   とする請求項３に記載のプラズマディスプレイパネルの
   駆動装置。
5. 【請求項５】 前記キャパシタに回収された静電エネル
   ギーを次回に発光する発光セルに供給するための供給用
   可変インダクタを更に備えることを特徴とする請求項２
   乃至４の内の何れか１項に記載のプラズマディスプレイ
   パネルの駆動装置。
6. 【請求項６】 相互に対向する第１及び第２基板と、前
   記第１基板上に行方向に配設された複数の走査電極及び
   維持電極と、前記第２基板上に列方向に配設された複数
   のデータ電極と、前記走査電極及び維持電極と前記デー
   タ電極との各交差部分に配設された発光セルとを備えた
   プラズマディスプレイパネルを駆動する駆動方法におい
   て、 蓄積される静電エネルギーが変化する前記データ電極の
   数を検出し、 前記検出結果に基づいて、検出された前記データ電極に
   選択的に接続される可変インダクタのインダクタンス値
   を設定し、 前記設定したインダクタンス値に基づいて、前記可変イ
   ンダクタを接続したデータ電極の寄生容量から、蓄積さ
   れた静電エネルギーを回収することを特徴とするプラズ
   マディスプレイパネルの駆動方法。
7. 【請求項７】 相互に対向する第１及び第２基板と、前
   記第１基板上に行方向に配設された複数の走査電極及び
   維持電極と、前記第２基板上に列方向に配設された複数
   のデータ電極と、前記走査電極及び維持電極と前記デー
   タ電極との各交差部分に配設された発光セルとを備えた
   プラズマディスプレイパネルを駆動する駆動方法におい
   て、 可変インダクタを使用し、前記可変インダクタと前記デ
   ータ電極との共振を利用して前記複数のデータ電極の静
   電エネルギーを回収する回路を有し、 前記複数の走査電極の選択状態が遷移するときに、前記
   複数のデータ電極の中で駆動状態が変化するデータ電極
   の本数を検出し、 前記検出結果に応じて前記可変インダクタのインダクタ
   ンス値を変化させ、 前記駆動状態が変化するデータ電極のみから前記静電エ
   ネルギーを回収することを特徴とするプラズマディスプ
   レイパネルの駆動方法。
8. 【請求項８】 相互に対向する第１及び第２基板と、前
   記第１基板上に行方向に配設された複数の走査電極及び
   維持電極と、前記第２基板上に列方向に配設された複数
   のデータ電極と、前記走査電極及び維持電極と前記デー
   タ電極との各交差部分に配設された発光セルとを備えた
   プラズマディスプレイパネルを駆動する駆動方法におい
   て、 可変インダクタを使用し、前記可変インダクタと前記デ
   ータ電極との共振を利用して前記複数のデータ電極のエ
   ネルギーを回収する回路を有し、 前記複数の走査電極の選択状態が遷移するときに、前記
   複数のデータ電極の中で駆動状態が変化するデータ電極
   の本数と、前記データ電極に隣接するデータ電極の駆動
   状態変化を検出し、 前記検出結果に応じて前記可変インダクタのインダクタ
   ンス値を変化させ、 前記駆動状態が変化するデータ電極のみから前記静電エ
   ネルギーを回収することを特徴とするプラズマディスプ
   レイパネルの駆動方法。
9. 【請求項９】 次の走査電極の選択期間に移行した際
   に、駆動状態が変化する前記データ電極と前記可変イン
   ダクタとの共振周波数が変化するのを補償するように前
   記可変インダクタのインダクタンス値を変化させること
   を特徴とする請求項７又は８に記載のプラズマディスプ
   レイパネルの駆動方法。
10. 【請求項１０】 相互に対向する第１及び第２基板と、
    前記第１基板上に行方向に配設された複数の走査電極及
    び維持電極と、前記第２基板上に列方向に配設された複
    数のデータ電極と、前記走査電極及び維持電極と前記デ
    ータ電極との各交差部分に配設された発光セルとを備え
    たプラズマディスプレイパネルを駆動する駆動装置にお
    いて、 可変インダクタと、 前記可変インダクタの第２端子に接続された回収容量
    と、 前記可変インダクタの第１端子と前記複数のデータ電極
    との間に接続され、前記複数のデータ電極の駆動状態を
    制御する複数の第１スイッチと、 外部から入力される表示信号により前記複数の第１スイ
    ッチの開閉状態を制御し、且つ前記複数のデータ電極の
    駆動状態変化を検出して検出信号を出力する駆動制御回
    路とを備え、 次の前記走査電極の選択期間に移行した際に、前記駆動
    制御回路は任意の前記データ電極における現在及び次の
    選択期間に対応する表示信号を比較することにより、前
    記複数のデータ電極の中で駆動状態が変化するデータ電
    極の本数を検出し、前記駆動制御回路の検出信号により
    前記可変インダクタのインダクタンス値を変化させるこ
    とを特徴とするプラズマディスプレイパネルの駆動装
    置。
11. 【請求項１１】 相互に対向する第１及び第２基板と、
    前記第１基板上に行方向に配設された複数の走査電極及
    び維持電極と、前記第２基板上に列方向に配設された複
    数のデータ電極と、前記走査電極及び維持電極と前記デ
    ータ電極との各交差部分に配設された発光セルとを備え
    たプラズマディスプレイパネルを駆動する駆動装置にお
    いて、 可変インダクタと、 前記可変インダクタの第２端子に接続された回収容量
    と、 前記可変インダクタの第１端子と前記複数のデータ電極
    との間に接続され、前記複数のデータ電極の駆動状態を
    制御する複数の第１スイッチと、 外部から入力される表示信号により前記複数の第１スイ
    ッチの開閉状態を制御し、且つ前記複数のデータ電極の
    駆動状態変化を検出して検出信号を出力する駆動制御回
    路とを備え、 次の前記走査電極の選択期間に移行した際に、前記駆動
    制御回路は任意の前記データ電極における現在及び次の
    選択期間に対応する表示信号を比較することにより、前
    記複数のデータ電極の中で駆動状態が変化するデータ電
    極の本数を検出し、 駆動状態が変化する前記データ電極に隣接するデータ電
    極における、現在及び次の走査電極の選択期間に対応す
    る同一の前記隣接するデータ電極の表示信号を比較する
    ことにより、前記隣接する複数のデータ電極の駆動状態
    変化を検出し、前記駆動制御回路の検出信号により前記
    可変インダクタのインダクタンス値を変化させることを
    特徴とするプラズマディスプレイパネルの駆動装置。
12. 【請求項１２】 次の走査電極の選択期間に移行した際
    に、駆動状態が変化する前記データ電極と前記可変イン
    ダクタとの共振周波数が変化するのを補償するように、
    前記可変インダクタのインダクタンス値を変化させるこ
    とを特徴とする請求項１０又は１１に記載のプラズマデ
    ィスプレイパネルの駆動装置。