KR100467693B1 - 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로 - Google Patents

플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로 Download PDF

Info

Publication number
KR100467693B1
KR100467693B1 KR10-2002-0024999A KR20020024999A KR100467693B1 KR 100467693 B1 KR100467693 B1 KR 100467693B1 KR 20020024999 A KR20020024999 A KR 20020024999A KR 100467693 B1 KR100467693 B1 KR 100467693B1
Authority
KR
South Korea
Prior art keywords
address
voltage
power
terminal
display data
Prior art date
Application number
KR10-2002-0024999A
Other languages
English (en)
Other versions
KR20030086813A (ko
Inventor
강경호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0024999A priority Critical patent/KR100467693B1/ko
Publication of KR20030086813A publication Critical patent/KR20030086813A/ko
Application granted granted Critical
Publication of KR100467693B1 publication Critical patent/KR100467693B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은, 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시간에서 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하고, 표시 데이터 신호의 인가가 시작되는 시간에서 전력 회생용 캐페시터에 수집된 전하들을 어드레스 구동 회로의 전원 전압 단자에 인가하는 전력 회생 회로이다. 여기서, 전력 회생용 캐페시터의 만충전 전압이 표시 데이터 신호의 선택 어드레스 전압의 절반이고, 표시 데이터 신호가 어드레스 전극 라인들에 인가되지 않는 시간에서 전력 회생용 캐페시터의 만충전 전압이 어드레스 구동 회로의 전원 전압 단자에 인가된다.

Description

플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로 회생시키는 회로{Circuit for efficiently recover address power of plasma display panel}
본 발명은, 플라즈마 디스플레이 패널의 전력 회생(recovery) 회로에 관한 것으로서, 보다 상세하게는, 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택어드레스 전압을 인가하면서, 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시간에서 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하고, 표시 데이터 신호의 인가가 시작되는 시간에서 전력 회생용 캐페시터에 수집된 전하들을 어드레스 구동 회로의 전원 전압 단자에 인가하는 전력 회생 회로에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은,격벽(17)들 사이에서 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고,이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(16)이 여기되어 빛이 발생된다.
여기서, 상기 단위 서브-필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브-필드의 디스플레이 유지 시간들에 의하여 원하는 계조가 디스플레이될 수 있다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. 도 3을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브-필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 디스플레이 유지 주기(S1, ..., S8)로 분할된다.
각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 디스플레이 유지 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A6)에서 벽전하들이 형성된 방전셀들에서표시 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 디스플레이 유지 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 디스플레이 유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기서, 제1 서브-필드(SF1)의 디스플레이 유지 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브-필드(SF2)의 디스플레이 유지 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브-필드(SF3)의 디스플레이 유지 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브-필드(SF4)의 디스플레이 유지 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브-필드(SF5)의 디스플레이 유지 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브-필드(SF6)의 디스플레이 유지 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브-필드(SF7)의 디스플레이 유지 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브-필드(SF8)의 디스플레이 유지 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브-필드들중에서 표시될 서브-필드를 적절히 선택하면, 어느 서브-필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.
위와 같은 어드레스-디스플레이 분리 구동 방법에 의하면, 단위 프레임에서 각 서브-필드(SF1, ..., SF8)의 시간 영역이 분리되어 있으므로, 각 서브-필드(SF1, ..., SF8)에서 어드레스 주기와 표시 주기의 시간 영역도 서로 분리되어 있다. 따라서, 어드레스 주기에서 각 XY 전극 라인쌍이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다려야 한다. 결국 각 서브-필드에 대하여 어드레스 주기가 차지하는 시간이 길어져 표시 주기가 상대적으로 짧아지므로, 플라즈마 디스플레이 패널로부터 출사되는 빛의 휘도가 상대적으로 낮아지는 문제점이 있다. 이러한 문제점을 개선하기 위하여 알려진 방법이 도 4에 도시된 바와 같은 어드레스-디스플레이 동시(Address-While-Display) 구동 방법이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시(Address-While-Display) 구동 방법을 보여준다. 도 4를 참조하면, 단위 프레임은 시분할 계조 표시를 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 구분된다. 여기서, 각 단위 서브-필드는 구동되는 Y 전극 라인들(Y1, ..., Yn)을 기준으로 서로 중첩되어 단위 프레임을 구성한다. 따라서, 모든 시점에서 모든 서브-필드들(SF1, ..., SF8)이 존재하므로, 각 어드레스 단계의 수행을 위하여 각 디스플레이 방전용 펄스 사이에 어드레스용 시간 슬롯이 설정된다.
각 서브-필드에서는 리셋, 어드레스 및 디스플레이 유지 단계들이 수행되고, 각 서브-필드에 할당되는 시간은 계조에 상응하는 디스플레이 방전 시간에 의하여결정된다. 예를 들어, 8 비트 영상 데이터로써 프레임 단위로 256 계조를 표시하는 경우에 단위 프레임(일반적으로 1/60초)이 255 단위 시간으로 이루어진다면, 최하위 비트(Least Significant Bit)의 영상 데이터에 따라 구동되는 제1 서브-필드(SF1)는 1(20) 단위 시간, 제2 서브-필드(SF2)는 2(21) 단위 시간, 제3 서브-필드(SF3)는 4(22) 단위 시간, 제4 서브-필드(SF4)는 8(23) 단위 시간, 제5 서브-필드(SF5)는 16(24) 단위 시간, 제6 서브-필드(SF6)는 32(25) 단위 시간, 제7 서브-필드(SF7)는 64(26) 단위 시간, 그리고 최상위 비트(Most Significant Bit)의 영상 데이터에 따라 구동되는 제8 서브-필드(SF8)는 128(27) 단위 시간을 각각 가진다. 즉, 각 서브-필드들에 할당된 단위 시간들의 합은 255 단위 시간이므로, 255 계조 표시가 가능하며, 여기에 어느 서브-필드에서도 디스플레이 방전이 되지 않는 계조를 포함하면 256 계조 표시가 가능하다.
도 5는 도 1의 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치를 보여준다.
도 5를 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 6은 도 5의 장치의 어드레스 구동부(63)에 포함된 통상적인 전력 회생 회로(63b)를 보여준다. 도 1, 5 및 6을 참조하면, 어드레스 구동 회로(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가한다. 이 어드레스 구동 회로(63)의 전원 전압(Va) 즉, 선택된 어드레스 전극 라인들에 인가될 선택 어드레스 전압은 전력 회생 회로(63b)의 동작에 의하여 제어된다. 그 이유는, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시간에서 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 수집하고, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 시작되는 시간에서 상기 수집된 전하들을 디스플레이 셀들에 인가하기 위함이다. 통상적인 전력 회생 회로(63b)에서 공진 코일(LPR)의 인덕턴스는 플라즈마 디스플레이 패널(1)의 평균 동작 캐페시턴스에 대하여 공진을 수행할 수 있도록 설정된다.
도 7은 도 5의 장치의 어드레스 구동부(63)에 포함된 통상적인 어드레스 구동 회로(도 6의 63a)를 보여준다. 도 8은 도 6의 통상적인 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)와의 관계를 보여준다.
도 6 내지 8을 참조하여, 통상적인 전력 회생 회로(63b)의 동작을 단계적으로 설명하면 다음과 같다.
표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시점(t4)에 있어서, 어드레스 구동 회로(63a)에서는 모든 트랜지스터들(FR1L, FR1U, ..., FBmL, FBmU)이 턴 오프(turn off)되고, 전력 회생 회로(63b)에서는 제2 스위치(S2)만이 턴 온(turn on)된다. 이에 의하여, 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 구동 회로(63a)의 상부 트랜지스터들(FR1U, ..., FBmU)의 내부 다이오드들, 전원 전압 단자(VPP), 전력 회생 회로(63b)의 공진 코일(LPR) 및 제2 스위치(S2)를 통하여 충방전용 캐페시터(CPR)에수집된다. 이 동작은, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 접지 전압(VG)이 될 때까지 진행된다. 여기서, 충방전용 캐페시터(CPR)의 만충전 전압은 선택 어드레스 전압(Va)의 절반이지만, 공진 코일(LPR)의 작용으로 인하여 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 접지 전압(VG)까지 저하될 수 있다. 여기서, 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 구동 회로(63a)의 상부 트랜지스터들(FR1U, ..., FBmU)의 내부 다이오드들 및 공진 코일(LPR)을 통하여 이동하므로, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 접지 전압(VG)까지 저하되는 시간(t4 ~ t6)이 상대적으로 길다.
다음에, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 접지 전압(VG)까지 저하되는 시점(t6)으로부터 소정의 시점(다음 펄스 주기에서의 t1)까지의 시간(t6 ~ 다음 펄스 주기에서의 t1)에서, 어드레스 구동 회로(63a)의 모든 상부 트랜지스터들(FR1U, ..., FBmU)이 턴 온(turn on)되고 전력 회생 회로(63b)의 제4 스위치(S2)만이 턴 온(turnon)된다. 이에 따라, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 접지 전압(VG)으로서 유지된다.
다음에, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 시작되는 시점(t1)으로부터, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)까지 상승되는 시점(t3)까지의 시간(t1 ~ t3)에 있어서, 어드레스 구동 회로(63a)의 선택된 상부 트랜지스터들(FR1U, ..., FBmU)이 턴 온(turn on)되고 전력 회생 회로(63b)의 제1 스위치(S1)만이 턴 온(turn on)된다. 이에 따라, 충방전용 캐페시터(CPR)에 수집되었던 전하들이 제1 스위치(S1), 공진 코일(LPR) 및 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)를 통하여 플라즈마 디스플레이 패널(1)의 선택된 디스플레이 셀들에 인가된다. 여기서, 충방전용 캐페시터(CPR)의 만충전 전압은 선택 어드레스 전압(Va)의 절반이지만, 공진 코일(LPR)의 작용으로 인하여 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)까지 상승될 수 있다.
그리고, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)까지 상승되는 시점(t3)으로부터 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시점(t4)까지의 시간(t3 ~ t4)에서, 어드레스 구동 회로(63a)의 선택된 상부 트랜지스터들(FR1U, ..., FBmU)이 턴 온(turn on)된 상태를 유지하고, 전력 회생 회로(63b)의 제3 스위치(S3)만이 턴 온(turn on)된다. 이에 따라, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)으로서 유지된다.
따라서, 상기 통상적인 전력 회생 회로(도 6의 63b)에 의하면, 전력 회생 회로(63b)의 출력 신호(SVPP) 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)과 접지 전압(VG) 사이에서 전환되는 시간 전부에서 전력 회생 동작이 이루어진다.
한편, 도 9a 내지 9b를 참조하여 아래에서 자세히 설명되는 바와 같이, 전력 회생 동작이 수행되는 경우의 어드레싱 전력은, 선택된 디스플레이 셀들의 개수의 총합, 및 선택된 디스플레이 셀들 각각에 대하여 선택되지 않은 인접 디스플레이 셀들의 개수의 총합에 비례한다.
도 9a는 전력 회생 동작과 함께 적색의 발광이 구현된 경우, 소비 전력을 결정하는 캐페시턴스를 보여준다. 도 9a를 참조하면, 제1 XY 전극 라인쌍(X1Y1)에 대하여 2 개의 어드레스 전극 라인들(AR1, AR2)에 의한 2 개의 디스플레이 셀들이 턴 온(turn on)된다. 이에 따라, 2 개의 어드레스 전극 라인들(AR1, AR2)과 제1 XY 전극라인쌍(X1Y1) 사이에서 소비 전력에 작용하는 2 개의 캐페시턴스들 2CX가 발생됨을 알 수 있다. 또한, 턴 온(turn on)될 디스플레이 셀들에 있어서, 제1 적색 어드레스 전극 라인(AR1)의 우측으로 소비 전력에 작용하는 1 개의 캐페시턴스 Ca가 발생되고, 제2 적색 어드레스 전극 라인(AR2)의 양측으로 소비 전력에 작용하는 2 개의 캐페시턴스들 2Ca가 발생된다. 즉, 턴 온(turn on)될 디스플레이 셀들 각각에 대하여 턴 오프(turn off)될 인접 디스플레이 셀들이 3 개임을 알 수 있다.
도 9b는 전력 회생 동작과 함께 자홍색(magenta)의 발광이 구현된 경우, 소비 전력을 결정하는 캐페시턴스를 보여준다. 도 9b를 참조하면, 제1 XY 전극 라인쌍(X1Y1)에 대하여 4 개의 어드레스 전극 라인들(AR1, AB1, AR2, AB2)에 의한 4 개의 디스플레이 셀들이 턴 온(turn on)된다. 이에 따라, 4 개의 어드레스 전극 라인들(AR1, AB1, AR2, AB2)과 제1 XY 전극 라인쌍(X1Y1) 사이에서 소비 전력에 작용하는 4 개의 캐페시턴스들 4CX가 발생됨을 알 수 있다. 또한, 턴 온(turn on)될 디스플레이 셀들에 있어서, 제1 적색 어드레스 전극 라인(AR1)의 오른쪽으로 소비 전력에 작용하는 1 개의 캐페시턴스 Ca가 발생되고, 제1 청색 어드레스 전극 라인(AB1)의 왼쪽으로 소비 전력에 작용하는 1 개의 캐페시턴스 Ca가 발생되며, 제2 적색 어드레스 전극 라인(AR2)의 오른쪽으로 소비 전력에 작용하는 1 개의 캐페시턴스 Ca가 발생되고, 제2 청색 어드레스 전극 라인(AB2)의 왼쪽으로 소비 전력에 작용하는 1 개의캐페시턴스 Ca가 발생된다. 즉, 턴 온(turn on)될 디스플레이 셀들 각각에 대하여 턴 오프(turn off)될 인접 디스플레이 셀들이 4 개임을 알 수 있다.
도 9c는 전력 회생 동작과 함께 소비 전력을 결정하는 캐페시턴스를 보여준다. 도 9c를 참조하면, 제1 XY 전극 라인쌍(X1Y1)에 대하여 6 개의 어드레스 전극 라인들(AR1, ..., AB2)에 의한 6 개의 디스플레이 셀들이 턴 온(turn on)된다. 이에 따라, 6 개의 어드레스 전극 라인들(AR1, ..., AB2)과 제1 XY 전극 라인쌍(X1Y1) 사이에서 소비 전력에 작용하는 6 개의 캐페시턴스들 6CX가 발생됨을 알 수 있다. 또한, 턴 온(turn on)될 디스플레이 셀들 각각에 대하여 턴 오프(turn off)될 인접 디스플레이 셀들이 존재하지 않음을 알 수 있다.
위에서 도 9a 내지 9c를 참조하여 설명된 바와 같이, 전력 회생 동작이 수행되는 경우의 어드레싱 전력은 선택된 디스플레이 셀들의 개수의 총합, 및 선택된 디스플레이 셀들 각각에 대하여 선택되지 않은 인접 디스플레이 셀들의 개수의 총합에 비례한다. 즉, 상기 전력 회생 동작은 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 주기마다 수행되어야 하므로, 어드레싱 전력은, 각각의 어드레스 전극 라인에서 인접 디스플레이 셀들 사이의 데이터 변화량과 무관하게 어드레싱 전력이 소비된다. 따라서, 연속적인 전력 회생 동작으로 인한 어드레싱 전력은 상기 데이터 변화량이 적은 경우에 더욱 불필요하게 소비되어 오히려 전력 회생 동작을 하지 않은 경우보다 커진다.
이와 관련하여, 상기 통상적인 전력 회생 회로(도 6의 63b)에 의하면, 선택된 어드레스 전극 라인들에 인가되는 구동 신호(SSEL)의 전압이 선택 어드레스 전압(Va)과 접지 전압(VG) 사이에서 전환되는 시간 전부에서 전력 회생 동작이 이루어진다. 이를 위하여 다음과 같은 문제점들이 수반된다.
첫째, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 주기마다 4 단계들의 스위칭 동작이 필요하므로, 스위칭 횟수에 따른 어드레싱 전력이 높아지고, 적어도 4 개의 스위칭 소자들이 필요하다.
둘째, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호(SSEL)의 전압이 접지 전압(VG)과 선택 어드레스 전압(Va) 사이에서 상승 및 하강하는 시간이 길다. 이에 따라, 어드레싱 속도가 낮고, 어드레싱 전력이 높다.
본 발명의 목적은, 어드레싱 속도를 높이고, 어드레싱 전력을 낮추며, 스위칭 소자들의 개수를 줄일 수 있는 플라즈마 디스플레이 패널의 전력 회생 회로를 제공하는 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여주는 타이밍도이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시(Address-While-Display) 구동 방법을 보여주는 타이밍도이다.
도 5는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 6은 도 5의 장치의 어드레스 구동부에 포함된 통상적인 전력 회생(recovery) 회로를 보여주는 도면이다.
도 7은 도 5의 장치의 어드레스 구동부에 포함된 통상적인 어드레스 구동 회로를 보여주는 도면이다.
도 8은 도 6의 통상적인 전력 회생 회로의 출력 신호 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호와의 관계를 보여주는 타이밍도이다.
도 9a는 전력 회생 동작과 함께 적색의 발광이 구현된 경우, 소비 전력을 결정하는 캐페시턴스를 보여주는 도면이다.
도 9b는 전력 회생 동작과 함께 자홍색(magenta)의 발광이 구현된 경우, 소비 전력을 결정하는 캐페시턴스를 보여주는 도면이다.
도 9c는 전력 회생 동작과 함께 소비 전력을 결정하는 캐페시턴스를 보여주는 도면이다.
도 10은 본 발명의 일 실시예에 의한 전력 회생 회로를 보여주는 도면이다.
도 11a는 도 10의 전력 회생 회로에서 구동 초기의 동작 상태를 보여주는 회로도이다.
도 11b는 표시 데이터 신호가 어드레스 전극 라인들에 인가되지 않는 시간에서 표시 데이터 신호의 선택 어드레스 전압의 절반 레벨의 바이어스 전압이 어드레스 구동 회로의 전원 전압 단자에 인가되는 상태를 보여주는 회로도이다.
도 12a는 도 11b의 상태에서 선택 어드레스 전압이 어드레스 구동 회로의 전원 전압 단자에 인가되는 상태를 보여주는 회로도이다.
도 12b는 도 12a의 상태에서 어드레스 구동 회로의 전원 전압 단자에 인가되는 선택 어드레스 전압이 그 절반 레벨의 바이어스 전압으로 전환되는 상태를 보여주는 회로도이다.
도 13은 도 10의 본 발명의 전력 회생 회로의 출력 신호, 및 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호와의 관계를 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브-필드,
62...논리 제어부, 63..어드레스 구동부,
64...X 구동부, 65...Y 구동부,
66...영상 처리부, 63a...어드레스 구동 회로,
63b...전력 회생 회로, Va...선택 어드레스 전압.
상기 목적을 이루기 위한 본 발명은, 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 상기 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시간에서 상기 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하고, 상기 표시 데이터 신호의 인가가 시작되는 시간에서 상기 전력 회생용 캐페시터에 수집된 전하들을 상기 어드레스 구동 회로의 전원 전압 단자에 인가하는 전력 회생 회로이다. 여기서, 상기 전력 회생용 캐페시터의 만충전 전압이 상기 표시 데이터 신호의 선택 어드레스 전압의 절반이고, 상기 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되지 않는 시간에서 상기 전력 회생용 캐페시터의 만충전 전압이 상기 어드레스 구동 회로의 전원 전압 단자에 인가된다.
본 발명의 상기 전력 회생 회로에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 상기 표시 데이터 신호의 인가 주기마다 2 단계들의 스위칭 동작만이 필요하다. 즉, 상기 표시 데이터 신호의 선택 어드레스 전압의 나머지 절반을 상기 전력 회생용 캐페시터에 추가적으로 인가하는 단계와, 상기 나머지 절반의 전압을 상기 전력 회생용 캐페시터로부터 차단하는 단계만이 필요하다. 이에 따라, 어드레싱 전력이 낮아질 수 있고 상기 전력 회생 회로의 스위칭 소자들의 개수도 줄어들 수 있다.
둘째, 상기 표시 데이터 신호의 인가 시작 시점에 상응하여 나머지 절반의 전압만을 상기 전력 회생용 캐페시터에 추가적으로 인가함에 의하여, 상기 수집된 전하들과 함께 상기 표시 데이터 신호의 선택 어드레스 전압을 상기 어드레스 구동 회로의 전원 전압 단자에 인가할 수 있다. 이에 따라, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 선택 어드레스 전압으로 상승되는 시간이 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
셋째, 상기 표시 데이터 신호의 인가 종료 시점에 동기하여 나머지 절반의 전압을 상기 전력 회생용 캐페시터로부터 차단함에 의하여, 상기 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하면서, 선택되었던 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압을 상기 선택 어드레스 전압의 절반으로 낮출 수 있다. 다음에, 상기 어드레스 구동 회로의 내부 스위칭 동작으로써 선택된 어드레스 전극 라인들에 인가되는 구동 신호의 전압을 접지 전압으로 낮출 수 있다. 이 내부 스위칭 동작으로 인하여, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 접지 전압으로 하강되는 시간이 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
이하, 본 발명에 따른 실시예들이 상세히 설명된다.
도 10을 참조하면, 본 발명의 일 실시예에 의한 전력 회생 회로(63b)에서는, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압의 절반(Va/2) 레벨의 바이어스 전압(Va/2)을 출력하는 전압 공급 단자와 전력 회생용 캐페시터(CPR)의 제1 단자 사이에 제1 스위칭 소자(S1)가 연결된다. 제2 스위칭 소자(S2)는 전력 회생용 캐페시터(CPR)의 제2 단자와 상기 바이어스 전압(Va/2)을 출력하는 전압 공급 단자 사이에 연결된다. 또한, 전력 회생용 캐페시터(CPR)의 제2 단자는저항기들(R1, R2) 및 양방향의 다이오드들(D1, D2)의 병렬 회로를 통하여 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 연결된다. 한편, 전력 회생용 캐페시터(CPR)의 제1 단자와 접지 단자 사이에 제3 스위칭 소자(S3)가 연결된다. 또한, 선택 어드레스 전압의 절반(Va/2) 레벨의 바이어스 전압(Va/2)을 출력하는 전압 공급 단자와 접지 단자 사이에 보조 캐페시터(CAD)가 연결된다.
도 13은 도 10의 본 발명의 전력 회생 회로(63b)의 출력 신호(SVPP), 및 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호(SSEL)와의 관계를 보여준다. 도 1, 5, 10 및 13을 참조하면, 본 발명은, 플라즈마 디스플레이 패널(1)의 어드레스 전극 라인들(AR1, ..., ABm)을 구동하기 위한 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압(Va)을 인가하면서, 어드레스 전극 라인들(AR1, ..., ABm)로의 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 종료되는 시간(t4 ~ t5)에서 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터(CPR)에 수집하고, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가가 시작되는 시간(t2 ~ t3)에서 전력 회생용 캐페시터(CPR)에 수집된 전하들을 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가하는 전력 회생 회로(63b)이다. 여기서, 전력 회생용 캐페시터(CPR)의 만충전 전압이 표시 데이터 신호(SAR1, SAG1,..., SAGm, SABm)의 선택 어드레스 전압의 절반(Va/2)이고, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)가 어드레스 전극 라인들(AR1, ..., ABm)에 인가되지 않는 시간(t0 ~ t2, t5 ~ t7)에서 전력 회생용 캐페시터(CPR)의 만충전 전압(Va/2)이 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가된다.
도 11a는 도 10의 전력 회생 회로(63b)에서 구동 초기의 동작 상태를 보여준다. 도 11a를 참조하면, 제2 및 제3 스위칭 소자들(S2, S3)만이 턴 온(turn on)됨에 의하여 전력 회생용 캐페시터(CPR)가 만충전되며, 이때의 만충전 전압이 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압의 절반(Va/2)이다. 도 11a의 동작은 사용자에 의하여 전원 전압이 공급된 후의 초기에 1회만 수행된다.
도 11b 및 13을 참조하면, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)가 어드레스 전극 라인들(AR1, ..., ABm)에 인가되지 않는 시간(to~t2, t5~t7)에서 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압의 절반 레벨의 바이어스 전압(Va/2)이 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가된다. 이 시간(to~t2, t5~t7)에서, 어드레스 구동 회로(63a)의 모든 상부 트랜지스터들(도 7의 FR1U, ..., FBmU)이 턴 오프(turn off)된 상태이므로, 전력 회생용 캐페시터(CPR)로부터 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)로 전류가 흐르지 않는다. 즉, 도 11b의 짙은 화살표는 전류의 흐름을 보여준 것이 아니고 전압이 인가되는방향을 보여준다.
도 11b의 전압 인가 상태에서 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 시작 시점(t2)에 도달하면, 어드레스 구동 회로(63a)의 선택된 어드레스 전극 라인들에 상응하는 상부 트랜지스터들(도 7 참조)이 턴 온(turn on)되고, 도 12a에 도시된 바와 같이 제3 스위치(S3)가 턴 오프되고 제1 스위치(S1)가 턴 온된다. 이에 따라, t2 ~ t3 시간에서, 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가되는 전압은 선택 어드레스 전압의 절반 레벨의 전압(Va/2)에서 선택 어드레스 전압(Va)으로 상승하고, 선택된 어드레스 전극 라인들에 인가되는 전압은 접지 전압(VG)에서 선택 어드레스 전압(Va)으로 상승한다. 즉, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 시작 시점(t2)에 동기하여 선택 어드레스 전압의 절반 레벨의 전압(Va/2)을 전력 회생용 캐페시터(CPR)에 추가적으로 인가함에 의하여, 그 이전 주기의 펄스 하강 시간(t4 ~ t5)에서 수집되었던 전하들과 함께 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압(Va)을 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가할 수 있다. 이에 따라, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 선택 어드레스 전압(Va)으로 상승되는 시간이 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
도 12a의 상태는 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 종료시점(t4)까지 유지된다. 이 인가 종료 시점(t4)에서는, 어드레스 구동 회로(63a)의 모든 상부 트랜지스터들(도 7의 FR1U, ..., FBmU)이 턴 오프(turn off)되고, 도 12b에 도시된 바와 같이 제1 스위치(S1)가 턴 오프되고 제3 스위치(S3)가 턴 온된다. 이에 따라, t4 ~ t5 시간에서, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압의 절반 레벨의 전압(Va/2)이 전력 회생용 캐페시터(CPR)로부터 차단된다. 이로 인하여, 플라즈마 디스플레이 패널(도 1 및 5의 1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 구동 회로(63a)의 상부 트랜지스터들의 내부 다이오드들(도 7 참조)을 경유하여 전력 회생용 캐페시터(CPR)에 수집된다.
다음에, 어드레스 구동 회로(63a)의 전원 전압 단자(VPP)에 인가되는 전압 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호의 전압이 선택 어드레스 전압의 절반 레벨의 전압(Va/2)으로 낮아진 시점(t5) 이후에서, 어드레스 구동 회로(63a)의 모든 하부 트랜지스터들(도 7의 FR1L, ..., FBmL)이 턴 온(turn on)된다. 이로 인하여 선택되었던 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 t5 ~ t6 시간에서 접지 전압(VG)으로 낮아진다. 이 내부 스위칭 동작으로 인하여, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 접지 전압으로 하강되는 시간(t5 ~ t6)이 종래에 비하여 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
도 11b 및 12b를 참조하면, 스위칭 상태들이 서로 같음을 알 수 있다. 즉,최초 1회의 스위칭 동작(도 11a)을 무시한다면, 지속적인 어드레스 주기에서 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 인가 주기마다 2 단계들(도 12a, 도 12b)의 스위칭 동작만이 필요하다. 즉, 표시 데이터 신호(SAR1, SAG1, ..., SAGm, SABm)의 선택 어드레스 전압의 나머지 절반(Va/2)을 전력 회생용 캐페시터(CPR)에 추가적으로 인가하는 단계(도 12a)와, 상기 나머지 절반의 전압(Va/2)을 전력 회생용 캐페시터(CPR)로부터 차단하는 단계(도 12b)만이 필요하다. 이에 따라, 어드레싱 전력을 줄일 수 있고 전력 회생 회로(63b)의 스위칭 소자들(S1, S2, S3)의 개수도 줄일 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 어드레스-전력 회생 회로에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 표시 데이터 신호의 인가 주기마다 2 단계들의 스위칭 동작만이 필요하다. 즉, 표시 데이터 신호의 선택 어드레스 전압의 나머지 절반을 전력 회생용 캐페시터에 추가적으로 인가하는 단계와, 상기 나머지 절반의 전압을 전력 회생용 캐페시터로부터 차단하는 단계만이 필요하다. 이에 따라, 어드레싱 전력이 낮아질 수 있고 전력 회생 회로의 스위칭 소자들의 개수도 줄어들 수 있다.
둘째, 표시 데이터 신호의 인가 시작 시점에 상응하여 나머지 절반의 전압만을 전력 회생용 캐페시터에 추가적으로 인가함에 의하여, 수집된 전하들과 함께 표시 데이터 신호의 선택 어드레스 전압을 어드레스 구동 회로의 전원 전압 단자에인가할 수 있다. 이에 따라, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 선택 어드레스 전압으로 상승되는 시간이 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
셋째, 표시 데이터 신호의 인가 종료 시점에 동기하여 나머지 절반의 전압을 전력 회생용 캐페시터로부터 차단함에 의하여, 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하면서, 선택되었던 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압을 선택 어드레스 전압의 절반으로 낮출 수 있다. 다음에, 어드레스 구동 회로의 내부 스위칭 동작으로써 선택된 어드레스 전극 라인들에 인가되는 구동 신호의 전압을 접지 전압으로 낮출 수 있다. 이 내부 스위칭 동작으로 인하여, 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호의 전압이 접지 전압으로 하강되는 시간이 짧아질 수 있다. 이에 따라, 어드레싱 속도가 높아지고, 어드레싱 전력이 낮아질 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (4)

  1. 플라즈마 디스플레이 패널의 어드레스 전극 라인들을 구동하기 위한 어드레스 구동 회로의 전원 전압 단자에 표시 데이터 신호의 선택 어드레스 전압을 인가하면서, 상기 어드레스 전극 라인들로의 표시 데이터 신호의 인가가 종료되는 시간에서 상기 플라즈마 디스플레이 패널의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 전력 회생용 캐페시터에 수집하고, 상기 표시 데이터 신호의 인가가 시작되는 시간에서 상기 전력 회생용 캐페시터에 수집된 전하들을 상기 어드레스 구동 회로의 전원 전압 단자에 인가하는 전력 회생 회로에 있어서,
    상기 전력 회생용 캐페시터의 만충전 전압이 상기 표시 데이터 신호의 선택 어드레스 전압의 절반이고, 상기 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되지 않는 시간에서 상기 전력 회생용 캐페시터의 만충전 전압이 상기 어드레스 구동 회로의 전원 전압 단자에 인가되는 전력 회생 회로.
  2. 제1항에 있어서,
    상기 절반 레벨의 바이어스 전압을 출력하는 전압 공급 단자, 제1 내지 제3 스위칭 소자들을 포함하고,
    상기 전압 공급 단자와 상기 전력 회생용 캐페시터의 제1 단자 사이에 상기 제1 스위칭 소자가 연결되며,
    상기 전력 회생용 캐페시터의 제2 단자와 상기 전압 공급 단자 사이에 상기 제2 스위칭 소자가 연결되고,
    상기 제1 스위칭 소자와 상기 어드레스 구동 회로의 전원 전압 단자 사이에 상기 전력 회생용 캐페시터가 연결되며,
    상기 전력 회생용 캐페시터의 제1 단자와 접지 단자 사이에 상기 제3 스위칭 소자가 연결되는 전력 회생 회로.
  3. 제2항에 있어서,
    상기 전압 공급 단자와 접지 단자 사이에 연결된 보조 캐페시터를 더 포함한 전력 회생 회로.
  4. 제3항에 있어서,
    상기 전력 회생용 캐페시터의 제2 단자와 상기 어드레스 구동 회로의 전원 전압 단자 사이에서 서로 반대 방향으로 병렬 연결된 제1 및 제2 다이오드들을 더 포함한 전력 회생 회로.
KR10-2002-0024999A 2002-05-07 2002-05-07 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로 KR100467693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024999A KR100467693B1 (ko) 2002-05-07 2002-05-07 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024999A KR100467693B1 (ko) 2002-05-07 2002-05-07 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로

Publications (2)

Publication Number Publication Date
KR20030086813A KR20030086813A (ko) 2003-11-12
KR100467693B1 true KR100467693B1 (ko) 2005-01-24

Family

ID=32381814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024999A KR100467693B1 (ko) 2002-05-07 2002-05-07 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로

Country Status (1)

Country Link
KR (1) KR100467693B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574368B1 (ko) * 2004-09-30 2006-04-27 엘지전자 주식회사 데이터 집적회로 및 이를 이용한 플라즈마 디스플레이패널의 구동장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281090A (ja) * 1988-09-19 1990-03-22 Hitachi Ltd 電力回収回路
KR970076453A (ko) * 1996-05-31 1997-12-12 세끼자와 다다시 평면표시용 구동장치
KR20000035880A (ko) * 1996-08-27 2000-06-26 이곤 이 버그 도파민 ｄ2 효능제 및 5ｈｔ1ａ 리간드로서의 4-아미노에톡시 인돌
JP2000330515A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の電力回収回路
KR20010007548A (ko) * 1999-06-30 2001-01-26 아끼구사 나오유끼 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281090A (ja) * 1988-09-19 1990-03-22 Hitachi Ltd 電力回収回路
KR970076453A (ko) * 1996-05-31 1997-12-12 세끼자와 다다시 평면표시용 구동장치
KR20000035880A (ko) * 1996-08-27 2000-06-26 이곤 이 버그 도파민 ｄ2 효능제 및 5ｈｔ1ａ 리간드로서의 4-아미노에톡시 인돌
JP2000330515A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の電力回収回路
KR20010007548A (ko) * 1999-06-30 2001-01-26 아끼구사 나오유끼 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로

Also Published As

Publication number Publication date
KR20030086813A (ko) 2003-11-12

Similar Documents

Publication Publication Date Title
JP3499058B2 (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100603282B1 (ko) 어드레싱 전력을 최소화한 3-전극 플라즈마 디스플레이장치의 구동 방법
KR100457620B1 (ko) 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
KR100751314B1 (ko) 어드레싱 전력을 최소화한 방전 디스플레이 장치 및 그구동 방법
KR100467693B1 (ko) 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
KR20050036229A (ko) 보호 회로를 구비한 플라즈마 디스플레이 패널의 어드레스구동 회로
KR100467694B1 (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
US7379034B2 (en) Panel driving apparatus and a display panel with the same
KR100502327B1 (ko) 플라즈마 표시 패널의 구동장치
KR100528931B1 (ko) 리셋 기능이 향상된 방전 디스플레이 장치
KR100795794B1 (ko) 안정적으로 주사 전극 라인들을 구동하는 방전 표시 장치
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100424264B1 (ko) 초기 상태의 개선을 위한 플라즈마 디스플레이 패널의구동 방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR20050123408A (ko) 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법
KR100349922B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100522710B1 (ko) 순간적 전원 변동에 대처하는 방전 디스플레이 장치
KR100603308B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR20050049671A (ko) 누적 동작-시간에 따라 구동 전압들이 변하는 방전 표시장치
KR20050112782A (ko) 안정된 어드레싱을 수행하는 방전 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee