KR20050123408A - 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법 - Google Patents

리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20050123408A
KR20050123408A KR1020040048050A KR20040048050A KR20050123408A KR 20050123408 A KR20050123408 A KR 20050123408A KR 1020040048050 A KR1020040048050 A KR 1020040048050A KR 20040048050 A KR20040048050 A KR 20040048050A KR 20050123408 A KR20050123408 A KR 20050123408A
Authority
KR
South Korea
Prior art keywords
reset
plasma display
subfield
display panel
electrode lines
Prior art date
Application number
KR1020040048050A
Other languages
English (en)
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040048050A priority Critical patent/KR20050123408A/ko
Publication of KR20050123408A publication Critical patent/KR20050123408A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

비디오의 순방향 고속 주행 신호가 입력되는 과정에서 수직동기 신호가 비정상 주기로 입력될 경우 플라즈마 디스플레이 패널의 구동회로에 높은 전류가 흘러서 상기 구동회로가 손상될 수가 있다. 본 발명은 비디오의 순방향 고속 주행 신호가 플라즈마 디스플레이 패널에 인가될 때 수직동기 신호에 응답하여 서브 필드들의 리셋 단계들 중 Y 전극라인들에 인가되는 리셋 펄스들의 포지티브 전압 레벨을 방전 개시 전압 이하로 인가한다. 따라서, 플라즈마 디스플레이 패널 구동회로가 손상되는 것을 방지할 수 있다.

Description

리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel wherein reset pulse is adjusted}
본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 특히, 비디오의 순방향 고속 주행 신호가 입력되는 과정에서 수직동기 신호가 비정상 주기로 입력될 경우에 Y 전극라인들을 구동하는 회로가 파손될 수가 있는데 이것을 방지하기 위한 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
도 1a는 종래의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 파형도이다. 플라즈마 디스플레이 패널에 인가되는 단위 프레임은 시분할 계조 디스플레이를 위한 복수의 서브필드(sub-field)들로 구분된다. 도 1에는 설명의 편의상 2개의 서브 필드들에서 동작하는 신호들의 파형을 보여준다.
도 1a를 참조하면, 제1 서브 필드(SF1)는 프리-서스테인(pre-sustain) 단계(PS), 리셋(reset) 단계(R1), 어드레싱(addressing) 단계(A1) 및 유지 방전 단계(S1)로 구분되고, 제2 서브 필드(SF2)는 리셋 단계(R2), 어드레싱 단계(A2) 및 유지 방전 단계(S2)로 구분된다.
여기서, 어드레스 구동신호들(Sa1∼San)은 플라즈마 디스플레이 패널의 어드레스 전극라인들에 인가되고, X 구동신호들(Sx1∼Sxn)은 플라즈마 디스플레이 패널의 X 전극라인들에 인가되며, Y 구동신호들(Sy1∼Syn)은 플라즈마 디스플레이 패널의 Y 전극라인들에 인가된다.
수직동기 신호(Vsync)가 플라즈마 디스플레이 패널 구동 장치에 입력되면 이에 응답하여 단위 프레임이 플라즈마 디스플레이 패널에 인가된다.
제1 서브 필드(SF1)의 프리-서스테인 단계(PS) 동안, Y 구동신호들(Sy1∼Syn)은 플러스 전위(Vs)를 갖는 펄스로써 Y 전극라인들에 인가된다.
제1 서브 필드(SF1)의 리셋 단계(R1) 동안, Y 구동신호들(Sy1∼Syn)은 리셋 펄스로써 인가되고, 어드레스 구동신호들(Sa1∼San)은 접지 전위(Vg)로 유지되며, X 구동신호들(Sx1∼Sxn)은 시점(t1)부터 접지 전위(Vg)에서 전위(Vs)로 상승하여 플라즈마 디스플레이 패널에 구성된 모든 디스플레이 셀들을 초기화시킨다.
제1 서브 필드(SF1)의 어드레싱 단계(A1) 동안, 어드레스 구동신호들(Sa1∼San)은 플러스 전위(Va)를 갖는 펄스 신호들로써 인가되며, Y 구동신호들(Sy1∼Syn)은 전위(Vp)를 갖는 스캔 신호들로써 순차적으로 인가됨으로써 어드레싱 동작이 원활하게 수행된다. 어드레스 구동신호들(Sa1∼San)은 디스플레이 셀을 선택할 경우에 해당되는 어드레스 전극라인들에 플러스 전위(Va)로써 인가되고, 디스플레이 셀들을 선택하지 않을 경우에는 해당되는 어드레스 전극라인들에 접지 전위(Vg)로써 인가된다.
제1 서브 필드(SF1)의 유지 방전 단계(S1) 동안, Y 구동신호들(Sy1∼Syn)과 X 구동신호들(Sx1∼Sxn)은 전위(Vs)를 갖는 펄스 신호들로써 교차적으로 인가되며, 이에 따라 어드레싱 단계(A1) 동안에 벽전하들이 축적된 디스플레이 셀들에서 유지 방전이 발생한다.
제2 서브 필드(SF2)는 프리-서스테인 단계(PS)를 포함하지 않으며, 리셋 단계(R2)와 어드레싱 단계(A2) 및 유지 방전 단계(S2)를 포함한다. 제2 서브 필드(SF2)의 리셋 단계(R2)와 어드레싱 단계(A2) 및 유지 방전 단계(S2) 동안 신호들(Sy1∼Syn,Sx1∼Sxn,Sa1∼San)의 동작은 제1 서브 필드(SF1)의 리셋 단계(R1)와 어드레싱 단계(A1) 및 유지 방전 단계(S1) 동안 신호들(Sy1∼Syn,Sx1∼Sxn,Sa1∼San)의 동작과 동일함으로 중복 설명은 생략한다.
도 1b는 도 1a에 도시된 수직동기 신호(Vsync)가 비정상 주기로 입력될 때 발생하는 임의의 Y 구동신호(Yx)의 프리-서스테인 단계(PS) 및 리셋 단계(R1)의 파형을 보여준다. 도 1b를 참조하면, 수직동기 신호(Vsync)가 서브 필드(SFx)의 램프 전위의 최고치(V1)에서 입력되며, 이에 응답하여 단위 프레임의 첫 번째 서브 필드(SF1)가 곧바로 시작된다. 즉, 고전압(V1)이 Y 전극라인들에 연이어 인가된다.
이와 같이, 수직동기 신호(Vsync)가 비정상 주기로 입력될 경우에 Y 전극라인들에 고전압(V1)이 연이어 인가되어 Y 전극라인들을 구동하는 회로에 높은 변위전류가 흐르게 된다. 상기 고전압(V1)은 400볼트 정도로 높기 때문에 이로 인하여 상기 Y 구동회로의 소자, 예컨대 전계효과 트랜지스터가 파괴될 수가 있다.
본 발명이 이루고자하는 기술적 과제는 비디오의 순방향 고속 주행 신호가 입력되는 동안 수직동기 신호가 비정상 주기로 입력됨으로 말미암아 구동회로가 파손되는 것을 방지하기 위한 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
X 전극라인들과 Y 전극라인들이 교호하게 배열되어 XY 전극라인 쌍들을 이루며, 상기 XY 전극라인 쌍들과 어드레스 전극라인들이 교차하는 영역들에서 디스플레이 셀들이 설정된 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 상기 플라즈마 디스플레이 패널에 인가되는 단위 프레임은 복수의 서브 필드들로 구성되고, 상기 서브 필드들은 각각 리셋 단계와 어드레싱 단계 및 유지 방전 단계로 이루어지며, 상기 단위 프레임은 수직동기 신호에 응답하여 상기 플라즈마 디스플레이 패널에 인가되며, 비디오의 순방향 고속 주행 신호가 상기 플라즈마 디스플레이 패널에 인가될 때 상기 수직동기 신호에 응답하여 상기 서브 필드들의 리셋 단계들 중 상기 Y 전극라인들에 인가되는 리셋 펄스들의 포지티브 전압 레벨을 방전 개시 전압 이하로 인가하는 플라즈마 디스플레이 패널의 구동 방법을 제공한다.
바람직하기는, 상기 첫 번째 서브 필드의 리셋 단계에 인가되는 리셋 펄스가 방전 개시 전압으로 상승하는 시구간이 정상적인 리셋 펄스의 방전 개시 전압으로 상승하는 시구간보다 길게 인가하고, 상기 첫 번째 서브 필드의 리셋 단계에 인가되는 리셋 펄스가 플러스 전위에서 마이너스 전위로 하강하는 시구간이 정상적인 리셋 펄스의 플러스 전위에서 마이너스 전위로 하강하는 시구간보다 길게 인가한다.
바람직하기는 또한, 상기 순방향 고속 주행 신호가 끝나고 정상적인 모드가 시작될 때, 첫 번째 서브 필드의 어드레싱 단계의 시구간을 정상적인 어드레싱 단계의 시구간보다 길게 인가한다.
상기 본 발명에 의해 비디오의 순방향 고속 주행 신호가 입력되는 동안 수직동기 신호가 비정상 주기로 입력되더라도 플라즈마 디스플레이 패널 구동 회로가 파손되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명을 적용하기 위한 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 내부 사시도이고, 도 3은 도 2에 도시된 플라즈마 디스플레이 패널에 구비된 다수개의 디스플레이 셀들 중 하나를 보여주는 단면도이다. 도 2 및 3을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(201)의 앞쪽 및 뒤쪽 글라스 기판들(210,213) 사이에는, 어드레스 전극 라인들(AR1∼ARm), 유전체층들(211, 215), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn), 형광체(216), 격벽(217) 및 보호층으로서의 일산화마그네슘(MgO)층(212)이 마련되어 있다.
어드레스 전극 라인들(AR1∼ARm)은 뒤쪽 글라스 기판(213)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(215)은 어드레스 전극 라인들(AR1∼ARm)의 앞쪽에 전면 도포된다. 하부 유전체층(215)의 앞쪽에는 격벽(217)들이 어드레스 전극 라인들(AR1∼ARm)과 평행한 방향으로 형성된다. 이 격벽(217)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(216)은 격벽(217)들 사이에 도포된다.
X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(AR1∼ARm)과 교차되도록 앞쪽 글라스 기판(210)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인들(Xna,Yna)과 전도도를 높이기 위한 금속 전극 라인들(Xnb,Ynb)이 결합되어 형성된다. 앞쪽 유전체층(211)은 X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)의 뒤쪽에 전면 도포되어 형성된다. 강한 전계로부터 패널(201)을 보호하기 위한 보호층(212) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(211)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(214)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 방전 디스플레이 패널에 기본적으로 적용되는 구동 방법에서는, 리셋(resetting), 어드레싱(addressing), 및 디스플레이-유지(display-sustain) 단계들이 단위 서브필드에서 순차적으로 수행된다. 리셋 단계에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 단계에서는, 선택된 디스플레이 셀들에 소정의 벽전압이 생성된다. 유지 방전 단계에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전압이 인가된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다. 이 유지 방전 단계에 있어서, 디스플레이-유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(214) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(216)이 여기되어 빛이 발생된다.
도 4는 도 2에 도시된 플라즈마 디스플레이 패널을 구동하는 구동 장치의 블록도이다. 도 4를 참조하면, 플라즈마 디스플레이 패널(201)의 통상적인 구동 장치는 영상 처리부(451), 논리 제어부(441), 어드레스 구동부(411), X 구동부(421) 및 Y 구동부(431)를 포함한다.
영상 처리부(451)는 외부 아날로그 영상 신호를 받아서 디지털 신호인 내부 영상 신호를 발생한다. 내부 영상 신호는 각각 8 비트인 적색(R), 녹색(G) 및 청색(B)의 영상 데이터, 클럭 신호, 수직동기 신호(Vsync) 및 수평동기 신호를 포함한다.
논리 제어부(441)는 영상 처리부(451)로부터 출력되는 수직동기 신호(Vsync)에 응답하여 구동 신호들(SA, SY, SX)을 발생한다.
어드레스 구동부(411)는, 논리 제어부(441)로부터 발생되는 구동 신호들(SA, SY, SX)중 어드레스 구동신호(SA)를 받아서 플라즈마 디스플레이 패널(201)의 어드레스 전극 라인들(도 2의 AR1∼ABm)을 구동한다.
X 구동부(421)는 논리 제어부(441)로부터 출력되는 구동 신호들(SA, SY, SX )중 X 구동신호(SX)를 받아서 플라즈마 디스플레이 패널(201)의 X 전극 라인들(도 2의 X1∼Xn)을 구동한다.
Y 구동부(431)는 논리 제어부(441)로부터 출력되는 구동 신호들(SA, SY, SX )중 Y 구동신호(SY)를 받아서 플라즈마 디스플레이 패널(201)의 Y 전극라인들(도 2의 Y1∼Yn)을 구동한다.
도 5는 도 2에 도시된 플라즈마 디스플레이 패널(201)에 인가되는 단위 프레임의 구조를 보여준다. 도 5를 참조하면, 수직동기 신호(Vsync)에 응답하여 하나의 단위 프레임이 플라즈마 디스플레이 패널(도 2의 201)에 인가되며, 단위 프레임은 시분할 계조를 표시하기 위하여 8개의 서브필드들(SF1∼SF8)로 분할된다. 일반적으로 서브필드들은 8∼12개로 구성된다. 또한, 서브필드들(SF1∼SF8)은 리셋 단계들(R1∼R8), 어드레싱 단계들(A1∼A8), 및 유지방전 단계들(S 1∼S8)로 분할된다.
모든 디스플레이 셀들의 방전 조건들은 리셋 단계들(R1∼R8)에서 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다. 어드레싱 단계들(A1∼A8)에서는, 어드레스 전극 라인들(도 1의 AR1∼ARm)에 표시 데이터 신호가 인가됨과 동시에 Y 전극 라인들(도 2의 Y1∼Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 발생하며, 그렇지 않은 방전셀에서는 벽전하들이 발생하지 않는다.
유지방전 단계들(S1∼S8)에서는, 모든 Y 전극 라인들(도 2의 Y1∼Yn)과 모든 X 전극 라인들(도 2의 X1∼Xn)에 유지방전용 펄스가 교호하게 인가되어, 상응하는 어드레싱 단계들(A1∼A8)에서 벽전하들이 축적된 방전셀들에서 표시 방전을 일으킨다. 따라서, 플라즈마 디스플레이 패널(도 2의 201)의 휘도는 단위 프레임에서 차지하는 유지방전 단계들(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 단계들(S1∼S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기에서, 제1 서브필드(SF1)의 유지방전 단계(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지방전 단계(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지방전 단계(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지방전 단계(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF 5)의 유지방전 단계(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6 )의 유지방전 단계(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지방전 단계(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지방전 단계(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들(SF1∼SF8)중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다.
도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 구동 신호들의 파형도이다. 도 6은 설명의 편의상 단위 프레임에 구비되는 다수개의 서브 필드들(도 5의 SF1∼SF8) 중 2개의 서브 필드들(SF1,SF2)만을 보여준다.
도 6을 참조하면, 수직동기 신호(Vsync)가 입력되면 이에 응답하여 제1 및 제2 서브 필드들이 발생되며, 제1 서브 필드(SF1)는 프리-서스테인 단계(PS), 리셋 단계(R1), 어드레싱 단계(A1) 및 유지 방전 단계(S1)를 포함하고, 제2 서브 필드(SF2)는 리셋 단계(R2), 어드레싱 단계(A2) 및 유지 방전 단계(S2)를 포함한다.
여기서, 어드레스 구동신호들(Sa1∼San)은 플라즈마 디스플레이 패널(도 2의 201)의 어드레스 전극라인들(도 2의 AR1∼ABm)에 인가되고, X 구동신호들(Sx1∼Sxn)은 플라즈마 디스플레이 패널(도 2의 201)의 X 전극라인들(도 2의 X1∼Xn)에 인가되며, Y 구동신호들(Sy1∼Syn)은 플라즈마 디스플레이 패널(도 2의 201)의 Y 전극라인들(도 2의 Y1∼Yn)에 인가된다.
제1 서브 필드(SF1)의 프리-서스테인 단계(PS) 동안, Y 구동신호들(Sy1∼Syn)은 플러스 전위(Vs)를 갖는 펄스로써 Y 전극라인들에 인가된다. 이에 따라 Y 전극라인들에는 마이너스 벽전하들이 축적된다.
제1 서브 필드(SF1)의 리셋 단계(R1) 동안, Y 구동신호들(Sy1∼Syn)은 플러스 전위(Vs)와 마이너스 전위(Vp)를 갖는 리셋 펄스로써 인가되고, 어드레스 구동신호들(Sa1∼San)은 접지 전위(Vg)로써 인가되며, X 구동신호들(Sx1∼Sxn)은 시점(t2)에서 접지 전위(Vg)로부터 플러스 전위(Vs)로 상승하여 플라즈마 디스플레이 패널(도 2의 201)에 구성된 모든 디스플레이 셀들을 초기화시킨다. 즉, Y 전극라인들(도 2의 Y1∼Yn)과 어드레스 전극라인들(도 2의 AR1∼ABm)에는 각각 마이너스 벽전하들과 플러스 벽전하들이 유사한 양으로 축적되어 이어지는 어드레싱 동작이 원활하게 수행될 수 있도록 한다. X 전극라인들(도 2의 X1∼Xn)에는 플러스 전위(Ve)로 말미암아 소량의 마이너스 벽전하들이 축적된다.
이와 같이, Y 전극라인들(도 2의 Y1∼Yn)에는 방전 개시 전압이 인가되지 않고 그보다 낮은 전위(Vs)가 인가된다. 따라서, 비디오의 순방향 고속 주행(FF) 신호가 입력되는 경우에 수직동기 신호(Vsync)가 비정상 주기로 인가되더라도 Y 전극라인들(도 2의 Y1∼Yn)을 구동하는 Y 구동부(도 4의 421)에는 높은 변위전류가 흐르지 않게 되며, 결과적으로 Y 구동부(도 4의 421)에 구비되는 소자들은 파괴되거나 손상을 받지 않는다.
여기서, 리셋 펄스의 상승 시간(도 7의 tp11)이 120[us]이고 단위 프레임이 10개의 서브 필드들로 구성될 경우, 본 발명에 의하면 단위 프레임당 1.2[ms]가 단축된다.
그리고, 비디오의 순방향 고속 주행 신호가 입력될 때, 서브 필드들(SF1,SF2)의 리셋 단계들(R1,R2) 동안 Y 전극라인들(도 2의 Y1∼Yn)에 고전압(도 1b의 V1)이 인가되지 않고 그보다 낮은 전위(Vs)가 인가됨에 따라 전력 소모가 감소된다.
제1 서브 필드(SF1)의 어드레싱 단계(A1) 동안, 어드레스 구동신호들(Sa1∼San)은 플러스 전위(Va)를 갖는 펄스 신호들로써 인가되며, Y 구동신호들(Sy1∼Syn)은 전위(Vp)를 갖는 스캔 신호들로써 순차적으로 인가됨으로써 어드레싱 동작이 원활하게 수행된다. 어드레스 구동신호들(Sa1∼San)은 디스플레이 셀을 선택할 경우에 해당되는 어드레스 전극라인들에 플러스 전위(Va)로써 인가되고, 디스플레이 셀들을 선택하지 않을 경우에는 해당되는 어드레스 전극라인들에 접지 전위(Vg)로써 인가된다.
제1 서브 필드(SF1)의 유지 방전 단계(S1) 동안, Y 구동신호들(Sy1∼Syn)과 X 구동신호들(Sx1∼Sxn)은 전위(Vs)를 갖는 펄스 신호들로써 교차적으로 인가되며, 이에 따라 어드레싱 단계(A1) 동안에 벽전하들이 축적된 디스플레이 셀들에서 유지 방전이 발생한다.
제2 서브 필드(SF2)는 프리-서스테인 단계(PS)를 포함하지 않으며, 리셋 단계(R2)와 어드레싱 단계(A2) 및 유지 방전 단계(S2)를 포함한다. 제2 서브 필드(SF2)의 리셋 단계(R2)와 어드레싱 단계(A2) 및 유지 방전 단계(S2) 동안 신호들(Sy1∼Syn,Sx1∼Sxn,Sa1∼San)의 동작은 제1 서브 필드(SF1)의 리셋 단계(R1)와 어드레싱 단계(A1) 및 유지 방전 단계(S1) 동안 신호들(Sy1∼Syn,Sx1∼Sxn,Sa1∼San)의 동작과 동일함으로 중복 설명은 생략한다.
제2 서브 필드(SF2) 이후의 서브 필드들에서 구동 신호들(Sy1∼Syn,Sx1∼Sxn,Sa1∼San)은 도시되지는 않았지만, 제2 서브 필드(SF2)와 동일한 파형들을 갖는다.
수직동기 신호(Vsync)는 방송채널의 전환시 또는 자동 채널 탐색시에도 비정상 주기로 입력될 수가 있으며, 따라서 이 때에도 Y 구동신호들(도2의 Sy1∼Syn)은 도 6에 도시된 바와 같이 인가하는 것이 바람직하다.
도 7은 도 6에 도시된 비디오의 순방향 고속 주행(FF) 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)와 어드레싱 단계(Aa)의 Y 구동신호(Ya)의 파형도, 및 비디오의 순방향 고속 주행(FF) 신호가 인가되지 않을 때 정상 모드에서 발생하는 첫 번째 서브 필드의 리셋 단계(Rb)와 어드레싱 단계(Ab)의 Y 구동신호(Yb)의 파형도를 상호 비교하기 위하여 도시한 도면이다.
도 7을 참조하면, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)와 어드레싱 단계(Aa)에서 Y 전극라인들(도 2의 Y1∼Yn)에 인가되는 Y 구동신호(Ya)는 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드에서 발생하는 서브 필드의 리셋 단계(Rb)와 어드레싱 단계(Ab)에서 Y 전극라인들(도 2의 Y1∼Yn)에 인가되는 Y 구동신호(Yb)보다 길게 인가된다.
구체적으로, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)에서 인가되는 Y 구동신호(Ya)의 상승 시간(tp1)은 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 리셋 단계(Rb)에서 인가되는 Y 구동신호(Yb)의 상승 시간(tp11)보다 1.2배 정도 길게 인가하며, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)에서 인가되는 Y 구동신호(Ya)의 하강 시간(tp2)은 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 리셋 단계(Rb)에서 인가되는 Y 구동신호(Yb)의 하강 시간(tp22)보다 1.2배 정도 길게 인가한다.
이와 같이, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)에서 인가되는 Y 구동신호(Ya)의 상승 시간(tp1)을 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 리셋 단계(Rb)에서 인가되는 Y 구동신호(Yb)의 상승 시간(tp11)보다 길게 인가함으로써, 비디오의 순방향 고속 주행 신호가 인가될 때 서브 필드들의 리셋 단계들이 짧아짐으로 말미암아 불안정해진 디스플레이 셀들을 안정화시킬 수가 있다.
또한, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 어드레싱 시간(Aa)을 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 어드레싱 시간(Ab)보다 길게 설정한다. 예컨대, 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 어드레싱 시간(Ab)이 1.65[us]라고 할 때 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 어드레싱 시간(Aa)은 1,8∼2.5[us]로 설정하는 것이 바람직하다.
이와 같이, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 어드레싱 시간(Aa)을 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 어드레싱 시간(Ab)보다 길게 설정함으로써, 리셋 단계의 리셋 펄스가 길게 인가됨에 따른 불안정한 상태를 안정화시켜서 원활한 어드레싱을 수행할 수가 있다.
비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 두 번째 서브 필드(도시 안됨))부터는 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드와 동일한 리셋 시간 및 어드레싱 시간으로 수행된다.
도면과 명세서에서 최적 실시예가 개시되었으며, 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이며, 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 비디오의 순방향 고속 주행(FF) 신호가 입력되는 경우에 Y 전극라인들(도 2의 Y1∼Yn)에 방전 개시 전압이 인가되지 않고 그보다 낮은 전위(Vs)가 인가됨으로써 수직동기 신호(Vsync)가 비정상 주기로 인가되더라도 Y 전극라인들(도 2의 Y1∼Yn)을 구동하는 Y 구동부(도 4의 421)에는 높은 변위전류가 흐르지 않게 되며, 그에 따라 Y 구동부(도 4의 421)에 구비되는 소자들은 파괴되거나 손상을 받지 않는다.
또, Y 전극라인들(도 2의 Y1∼Yn)에 낮은 전위(Vs)가 인가됨으로써 비디오의 순방향 고속 주행 신호가 입력되는 동안 전력 소모도 감소된다.
또한, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 리셋 단계(Ra)에서 인가되는 Y 구동신호(Ya)의 상승 시간(tp1)과 하강 시간(tp2)을 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 리셋 단계(Rb)에서 인가되는 Y 구동신호(Yb)의 상승 시간(tp11)과 하강 시간(tp22)보다 길게 인가함으로써, 디스플레이 셀들을 안정화시킬 수가 있다.
또한, 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드(SF1)의 어드레싱 시간(Aa)을 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드의 어드레싱 시간(Ab)보다 길게 설정함으로써, 리셋 단계의 리셋 펄스가 길게 인가됨에 따른 불안정한 상태를 안정화시켜서 원활한 어드레싱을 수행할 수가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a는 종래의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 파형도이다.
도 1b는 도 1a에 도시된 수직동기 신호(Vsync)가 비정상 주기로 입력될 때 발생하는 임의의 Y 구동신호(Yx)의 프리-서스테인 단계 및 리셋 단계의 파형을 보여준다.
도 2는 본 발명을 구현하기 위한 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 내부 사시도이다.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널에 구비된 다수개의 디스플레이 셀들 중 하나를 보여주는 단면도이다.
도 4는 도 2에 도시된 플라즈마 디스플레이 패널 구동 장치의 블록도이다.
도 5는 도 2에 도시된 플라즈마 디스플레이 패널에 인가되는 단위 프레임의 구조를 보여준다.
도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 구동 신호들의 파형도이다.
도 7은 도 6에 도시된 비디오의 순방향 고속 주행 신호가 끝나고 정상 모드가 시작될 때 첫 번째 서브 필드의 리셋 단계와 어드레싱 단계의 Y 구동신호의 파형도, 및 비디오의 순방향 고속 주행 신호가 인가되지 않을 때 정상 모드에서 발생하는 첫 번째 서브 필드의 리셋 단계와 어드레싱 단계의 Y 구동신호의 파형도를 상호 비교하기 위하여 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
201; 플라즈마 디스플레이 패널, 210; 앞쪽 글라스 기판
211/215; 유전체층, 212; 보호층
213; 뒤쪽 글라스 기판, 214; 방전 공간
216; 형광층, 217; 격벽
X1∼Xn; X 전극라인들, Y1∼Yn; Y 전극라인들
AR1∼ARm; 어드레스 전극 라인들, Xna/Yna; 투명 전극 라인들
Xnb/Ynb; 금속 전극 라인들, 411; 어드레스 구동부
421; X 구동부, 431; Y 구동부
441; 논리 제어부, 451; 영상 처리부
SF1∼SF8; 서브필드들, Sy1∼Syn; Y 구동신호들
Sa1∼San; 어드레스 구동신호들, Sx1∼Sxn; X 구동신호들

Claims (7)

  1. X 전극라인들과 Y 전극라인들이 교호하게 배열되어 XY 전극라인 쌍들을 이루며, 상기 XY 전극라인 쌍들과 어드레스 전극라인들이 교차하는 영역들에서 디스플레이 셀들이 설정된 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 플라즈마 디스플레이 패널에 인가되는 단위 프레임은 복수의 서브 필드들로 구성되고, 상기 서브 필드들은 각각 리셋 단계와 어드레싱 단계 및 유지 방전 단계로 이루어지며, 상기 단위 프레임은 수직동기 신호에 응답하여 상기 플라즈마 디스플레이 패널에 인가되며, 비디오의 순방향 고속 주행 신호가 상기 플라즈마 디스플레이 패널에 인가될 때 상기 수직동기 신호에 응답하여 상기 서브 필드들의 리셋 단계들 중 상기 Y 전극라인들에 인가되는 리셋 펄스들의 포지티브 전압 레벨을 방전 개시 전압 이하로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서, 상기 리셋 펄스들의 포지티브 전압들이 인가되는 시구간들은 각각 정상적인 리셋 펄스의 시구간보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에 있어서, 상기 순방향 고속 주행 신호가 끝나고 정상적인 모드가 시작될 때, 첫 번째 서브 필드의 리셋 단계에 인가되는 리셋 펄스의 시구간은 정상적인 리셋 펄스의 시구간보다 길게 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서, 상기 첫 번째 서브 필드의 리셋 단계에 인가되는 리셋 펄스가 방전 개시 전압으로 상승하는 시구간이 정상적인 리셋 펄스의 방전 개시 전압으로 상승하는 시구간보다 길게 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제3항에 있어서, 상기 첫 번째 서브 필드의 리셋 단계에 인가되는 리셋 펄스가 플러스 전위에서 마이너스 전위로 하강하는 시구간이 정상적인 리셋 펄스의 플러스 전위에서 마이너스 전위로 하강하는 시구간보다 길게 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제1항에 있어서, 상기 순방향 고속 주행 신호가 끝나고 정상적인 모드가 시작될 때, 첫 번째 서브 필드의 어드레싱 단계의 시구간을 정상적인 어드레싱 단계의 시구간보다 길게 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제6항에 있어서, 상기 첫 번째 서브 필드 이후의 서브 필드들의 어드레싱 단계들의 시구간들은 정상적인 서브 필드의 어드레싱 단계의 시구간과 동일한 길이로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020040048050A 2004-06-25 2004-06-25 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법 KR20050123408A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048050A KR20050123408A (ko) 2004-06-25 2004-06-25 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048050A KR20050123408A (ko) 2004-06-25 2004-06-25 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20050123408A true KR20050123408A (ko) 2005-12-29

Family

ID=37295004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048050A KR20050123408A (ko) 2004-06-25 2004-06-25 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20050123408A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648693B1 (ko) * 2004-12-08 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20090135100A1 (en) * 2007-11-26 2009-05-28 Seung-Min Kim Plasma display device and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648693B1 (ko) * 2004-12-08 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20090135100A1 (en) * 2007-11-26 2009-05-28 Seung-Min Kim Plasma display device and driving method thereof

Similar Documents

Publication Publication Date Title
KR100680709B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
US6657397B2 (en) Method for resetting a plasma display panel in address-while-display driving mode
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050123408A (ko) 리셋 펄스가 조정되는 플라즈마 디스플레이 패널의 구동방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100603371B1 (ko) 어드레스 전극라인별로 상승시간이 다른 펄스를 인가하는플라즈마 디스플레이 패널의 구동 방법
KR100502342B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100581962B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100615306B1 (ko) 유지 방전을 급속히 안정화시키는 플라즈마 디스플레이패널의 구동 방법
EP1835480A1 (en) Method of driving plasma display panel
KR100626057B1 (ko) 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법
KR20050052195A (ko) 고주파 중첩 유지구동 플라즈마 디스플레이 패널 구동방법
KR100603308B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100603395B1 (ko) 휘도가 향상되는 플라즈마 디스플레이 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100800435B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR20050121855A (ko) 2개의 구동부들만을 사용하는 플라즈마 디스플레이 패널의구동 방법
KR20050041135A (ko) 플라즈마 디스플레이 패널 구동방법
KR20060055761A (ko) 2개의 구동부들에 의해 구동되는 플라즈마 디스플레이패널의 구동 방법
KR20050121856A (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination