KR100467694B1 - 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법 - Google Patents

효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100467694B1
KR100467694B1 KR10-2002-0028652A KR20020028652A KR100467694B1 KR 100467694 B1 KR100467694 B1 KR 100467694B1 KR 20020028652 A KR20020028652 A KR 20020028652A KR 100467694 B1 KR100467694 B1 KR 100467694B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode lines
display
subfield
discharge
Prior art date
Application number
KR10-2002-0028652A
Other languages
English (en)
Other versions
KR20030090373A (ko
Inventor
손진부
임재혁
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0028652A priority Critical patent/KR100467694B1/ko
Publication of KR20030090373A publication Critical patent/KR20030090373A/ko
Application granted granted Critical
Publication of KR100467694B1 publication Critical patent/KR100467694B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

본 발명은, 앞쪽 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 교차 영역들에서 디스플레이 셀들이 설정되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법이다. 여기에서, 제2 서브필드의 초기화 단계에서 Y 전극 라인들에 인가되는 전압에 대하여 극성이 같고 레벨이 낮은 전압이 X 전극 라인들에 인가됨에 의하여, 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 제1 서브필드의 것보다 약하다.

Description

효과적으로 초기화 단계들이 수행되는 플라즈마 디스플레이 패널의 구동 방법{Method of driving plasma display panel wherein initialization steps are effectively performed}
본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계가 단위 서브필드에서 수행되는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG 1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG 1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG 1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이-유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이-유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이-유지 방전이 수행된다. 이때, 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(16)이 여기되어 빛이 발생된다.
여기서, 상기 단위 서브-필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브-필드의 디스플레이-유지 시간들에 의하여 원하는 계조가 디스플레이될 수 있다.
도 3을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 통상적인 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 디스플레이 데이터 신호를 발생시키고, 발생된 디스플레이 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 4는 도 1의 플라즈마 디스플레이 패널(1)의 Y 전극 라인들(Y1, ..., Yn)에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. 도 4를 참조하면, 단위 프레임은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 여기서, 단위 프레임에서 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 개수에 비례한 휴지 시간(TID)이 단위 프레임 안에 존재한다. 예를 들어, 단위 프레임의 부하율에 비례한 휴지 시간(TID)이 단위 프레임 안에 존재한다. 여기서, 단위 프레임의 부하율은 플라즈마 디스플레이 패널(1)의 디스플레이 셀들의 총 개수에 대하여 단위 프레임에서 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 개수의 비율이다. 이와 같이 휴지 시간(TID)이 존재하는 이유는 과도한 구동 전력으로부터 플라즈마 디스플레이 패널(1)을 보호하기 위함이다.
각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 디스플레이-유지 주기(S1, ..., S8)로 분할된다.
각 어드레스 주기(A1, ..., A8)의 초기 시간에는, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계가 수행된다. 이 초기 시간의 진행 후에 이어지는 주 어드레스 주기에서는, 어드레스 전극 라인들(도 1의 AR1, AG 1, ..., AGm, ABm)에 디스플레이 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 디스플레이-유지 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 디스플레이-유지 방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 디스플레이-유지 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 디스플레이-유지 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 디스플레이-유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.
여기서, 제1 서브필드(SF1)의 디스플레이-유지 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 디스플레이-유지 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 디스플레이-유지 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 디스플레이-유지 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 디스플레이-유지 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 디스플레이-유지 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 디스플레이-유지 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 디스플레이-유지 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있음을 알 수 있다.
이상 설명된 바와 같은 플라즈마 디스플레이 패널의 통상적인 구동 방법에 있어서, 종래에는, 각 어드레스 주기(A1, ..., A8)의 초기화 단계들 모두에서 동일한 구동 방법이 사용되므로, 디스플레이 셀들에서 일어나는 방전의 세기가 초기화 단계들 모두에서 동일하다. 이에 따라 다음과 같은 문제점들이 있다.
첫째, 디스플레이 콘트라스트를 높이기 위하여 초기화 단계들에서 약한 방전이 수행되는 경우, 낮은 계조의 디스플레이가 지속되면 초기화 단계들에서 공간 전하들이 점점 적게 생성된다. 이에 따라, 주 어드레스 단계들에서의 어드레싱 동작이 불안정해진다.
둘째, 안정된 어드레싱 동작을 위하여 초기화 단계들에서 강한 방전이 수행되는 경우, 디스플레이 콘트라스트가 낮아진다.
본 발명의 목적은, 안정된 어드레싱 동작을 수행할 수 있고 디스플레이 콘트라스트를 높일 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여주는 타이밍도이다.
도 5는 본 발명의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 의한 구동 신호들을 보여주는 타이밍도이다.
도 6은 도 5의 초기화 주기에서 모든 Y 전극 라인들에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 7은 도 5의 초기화 주기의 종료 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, 62...논리 제어부,
63...어드레스 구동부, 64...X 구동부,
65...Y 구동부, 66...영상 처리부,
SY 1, ..., SYn...Y 전극 구동 신호, SX 1.. Xn...X 전극 구동 신호,
SAR 1..ABm...디스플레이 데이터 신호, PR...초기화 주기,
SF1, ..., SF8, SFN, SFN +1...단위 서브필드, PA...주 어드레스 주기,
A1, ..., A8, AN, AN+1...어드레스 주기, TID...휴지 시간,
S1, ..., S8, SN...디스플레이-유지 주기, VG...접지 전압.
상기 목적을 이루기 위한 본 발명은, 앞쪽 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 상기 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 상기 교차 영역들에서 디스플레이 셀들이 설정되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 상기 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법이다. 여기에서, 상기 제2 서브필드의 초기화 단계에서 상기 Y 전극 라인들에 인가되는 전압에 대하여 극성이 같고 레벨이 낮은 전압이 상기 X 전극 라인들에 인가됨에 의하여, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하다.
본 발명의 상기 구동 방법에 의하면, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하므로, 다음과 같은 효과들이 있다.
첫째, 상기 제1 서브필드 및 추가적인 서브필드들의 초기화 단계들에서 강한 방전이 일어나므로, 낮은 계조의 디스플레이가 지속되더라도 초기화 단계들에서의 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.
둘째, 상기 제2 서브필드 및 추가적인 서브필드들의 초기화 단계들에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다.
바람직하게는, 상기 제2 서브필드의 초기화 단계가 제1 및 제2 단계들을 포함한다. 상기 제1 단계에서는, 상기 Y 전극 라인들에 인가되는 전압이 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승되는 한편, 상기 X 전극 라인들에 인가되는 전압이 상기 제1 전압보다 낮은 제3 전압까지 지속적으로 상승된다. 상기 제2 단계에서는, 상기 X 전극 라인들에 인가되는 전압이 상기 제1 전압으로 유지된 상태에서 상기 Y 전극 라인들에 인가되는 전압이 상기 제3 전압보다 낮은 제4 전압까지 지속적으로 하강된다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 4 및 5를 참조하면, 본 발명은, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계(PR), 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계(PA), 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계(S1 내지 S8, SN)를 단위 서브필드(SF1 내지 SF8, SFN, SFN +1)에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들(SFN, SFN +1)로 구분하여 각 서브필드에 할당된 디스플레이-유지 주기(S1 내지 S8, SN)의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법이다.
여기서, 상기 제2 서브필드(SFN +1)의 초기화 단계에서 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하다.
그 일 예로서, 도 5의 제N 서브필드(SFN)의 초기화 주기(PR)가 도 4의 제1 서브필드(SF1)에 적용되고, 제N+1 서브필드(SFN +1)의 초기화 주기(PR)가 도 4의 제2 내지 제8 서브필드들(SF2 내지 SF8)에 적용될 수 있다. 이에 따라, 제2 내지 제8 서브필드들(SF2 내지 SF8)의 초기화 주기(SFN +1)에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다. 여기서, 낮은 계조의 디스플레이가 지속되는 경우, 휴지 시간(TID) 직후에서 공간 전하들이 많이 소멸될 수 있다. 하지만, 휴지 시간(TID) 직후의 제1 서브필드(SF1)의 초기화 주기(SFN)에서 강한 방전이 일어나므로, 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.
그 또다른 예로서, 도 5의 제N 서브필드(SFN)의 초기화 주기(PR)가 도 4의 제6 서브필드(SF6)에 적용되고, 제N+1 서브필드(SFN +1)의 초기화 주기(PR)가 도 4의 제1 내지 제5 서브필드들(SF1 내지 SF5), 제7 및 제8 서브필드들(SF7, SF8)에 적용될 수 있다. 이에 따라, 제1 내지 제5 서브필드들(SF1 내지 SF5), 제7 및 제8 서브필드들(SF7, SF8)에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다. 여기서, 낮은 계조의 디스플레이가 지속되는 경우, 제5 서브필드(SF5) 직후에서 공간 전하들이 많이 소멸될 수 있다. 하지만, 제5 서브필드(SF5) 직후의 제6 서브필드(SF6)의 초기화 주기(SFN)에서 강한 방전이 일어나므로, 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다. 여기서, 제6 서브필드(SF6)에 할당된 디스플레이-유지 주기(S6)의 펄스 수는 상대적으로 많으므로, 공간 전하들이 보다 많이 생성될 수 있는 효과를 얻을 수 있다.
도 5에서 참조부호 SAR 1.. ABm은 각 어드레스 전극 라인(도 1의 AR1, AG 1, ..., AGm, ABm)에 인가되는 구동 신호를, SX 1.. Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY 1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 6은 도 5의 초기화 주기(PR)에서 Y 전극 라인들(Y1, ...Yn)에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 초기화 주기(PR)의 종료 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 6 및 7에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 1 및 5를 참조하여, 상기 제N 서브필드(SFN)의 초기화 주기(PR), 주 어드레스 주기(PA) 및 디스플레이-유지 주기(SN)의 동작을 설명하면 다음과 같다.
제N 서브필드(SFN +1)의 초기화 주기(PR)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제1 전압(VS) 예를 들어, 155 볼트(V)까지 지속적으로 상승된다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.
다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS) 예를 들어, 155 볼트(V)부터 제1 전압(VS)보다 소정 전압(VSET)만큼 더 높은 제2 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 제6 전압으로서의 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에도 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 6 참조).
여기서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 제2 전압(VSET+VS)까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하도록 변한다. 즉, 상승의 종료 시점(tBYP)이 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라진다. 왜냐하면, 플라즈마 디스플레이 패널의 총 캐페시턴스를 C (여기서 C는 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 비례함), 그리고 총 전류량을 i라 하면, 이 캐페시턴스 C에 인가되는 전압 V는 아래의 수학식 1에 의하여 설정되는 것이 바람직하기 때문이다.
<수학식 1>
다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제4 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS)으로부터 제7 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 7 참조). 또한, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 증가한다.
이에 따라, 이어지는 주 어드레스 주기(PA)에서, 어드레스 전극 라인들에 디스플레이 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 디스플레이 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 디스플레이 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 인가된다.
이어지는 디스플레이-유지 주기(SN)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.
이어서, 도 1 및 5를 참조하여, 상기 제N 서브필드(SFN)의 초기화 주기(PR)에 대한 제N+1 서브필드(SFN +1)의 초기화 주기(PR)의 동작의 차이점을 설명하면 다음과 같다. 참고로, 제N+1 서브필드(SFN +1)의 주 어드레스 주기 및 디스플레이-유지 주기의 동작은 제N 서브필드(SFN)에 대하여 설명된 바와 같다.
Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS) 예를 들어, 155 볼트(V)부터 제1 전압(VS)보다 소정 전압(VSET)만큼 더 높은 제2 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승되는 시간에 있어서, 어느 한 시점(tF)으로부터 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제1 전압(VS)보다 낮은 제3 전압(VBF)까지 지속적으로 상승된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전을 유도하여 디스플레이 콘트라스트를 높일 수 있다.
한편, 이와 같은 상승 전압은 X 구동부(도 3의 64)로부터 직접 공급받을 수 있다. 또한, X 구동부(64)의 출력이 모두 전기적으로 플로팅 상태 즉, 높은 임피던스 상태가 되면, 동일한 효과를 얻을 수 있다. 즉, X 구동부(64)의 모든 출력단들의 상부 및 하부 트랜지스터들을 턴-오프시킴으로써, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제3 전압(VBF)까지 지속적으로 상승된다. 이에 따라, 구동 전력이 상대적으로 절감될 수 있다. 여기서, 제3 전압(VBF)은 아래의 수학식 2에 의하여 결정된다.
<수학식 2>
VBF= VSET+ VS- VF
위 수학식 2에서, VF는 플로팅의 시작 시점에서 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 가리킨다.
여기서, 전기적 플로팅에 의하여 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제3 전압(VBF)까지 지속적으로 상승되기 위해서는, 플로팅의 시작 시점(tF)이 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압의 상승 시간(tBYM~ tBYP) 안에 있어야 한다. 여기서, 상기한 바와 같이, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VSET+VS)에 도달하는 시점 즉, 상승의 종료 시점이 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라진다. 따라서, 플로팅의 시작 시점(tF) 역시, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라져야 한다. 이를 위하여, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 일정한 설정 전압(VF)에 도달하는 시점에서 플로팅의 시작시점(tF)이 설정되게 하는 것이 필요하다. 여기서, X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 제3 전압(VBF)까지 지속적으로 상승시키기 위한 기울기가, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 제2 전압(VSET+VS)까지 지속적으로 상승시키기 위한 기울기와 같아진다.
이상 설명된 바와 같이, 본 발명에 따른 구동 방법에 의하면, 상기 제2 서브필드(SFN+1)의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드(SFN)의 것보다 약하므로, 다음과 같은 효과들이 있다.
첫째, 제1 서브필드(SFN) 및 추가적인 서브필드들의 초기화 단계들에서 강한 방전이 일어나므로, 낮은 계조의 디스플레이가 지속되더라도 초기화 단계들에서의 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.
둘째, 상기 제2 서브필드(SFN +1) 및 추가적인 서브필드들의 초기화 단계들에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (9)

  1. 앞쪽 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 상기 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 상기 교차 영역들에서 디스플레이 셀들이 설정되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 상기 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 제2 서브필드의 초기화 단계에서 상기 Y 전극 라인들에 인가되는 전압에 대하여 극성이 같고 레벨이 낮은 전압이 상기 X 전극 라인들에 인가됨에 의하여, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약한 플라즈마 디스플레이 패널의 구동 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제2 서브필드의 초기화 단계가,
    상기 Y 전극 라인들에 인가되는 전압을 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 X 전극 라인들에 인가되는 전압을 상기 제1 전압보다 낮은 제3 전압까지 지속적으로 상승시키는 제1 단계; 및
    상기 X 전극 라인들에 인가되는 전압을 제4 전압으로 유지시킨 상태에서 상기 Y 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제5 전압까지 지속적으로 하강시키는 제2 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 앞쪽 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 상기 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 상기 교차 영역들에서 디스플레이 셀들이 설정되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 상기 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 제2 서브필드의 초기화 단계에서 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨에 의하여, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약한 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서, 상기 제2 서브필드의 초기화 단계가,
    상기 Y 전극 라인들에 인가되는 전압을 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨으로써 상기 X 전극 라인들의 전압을 제3 전압까지 지속적으로 상승시키는 제1 단계; 및
    상기 X 전극 라인들에 인가되는 전압을 제4 전압으로 유지시킨 상태에서 상기 Y 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제5 전압까지 지속적으로 하강시키는 제2 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서, 상기 제1 단계에서,
    상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하도록 변하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제5항에 있어서, 상기 제1 단계에서,
    상기 Y 전극 라인들에 인가되는 전압이 설정 전압에 도달하는 시점에서 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨에 따라, 상기 X 전극 라인들의 전압을 상기 제3 전압까지 지속적으로 상승시키기 위한 기울기가, 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기와 같아지도록 변하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제5항에 있어서, 상기 제1 서브필드의 초기화 단계가,
    상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 X 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제6 전압으로 유지시키는 제1 단계; 및
    상기 X 전극 라인들에 인가되는 전압을 상기 제4 전압으로 유지시킨 상태에서 상기 Y 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제7 전압까지 지속적으로 하강시키는 제2 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서, 상기 제1 서브필드의 초기화 단계의 상기 제1 단계에서,
    상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하도록 변하는 플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0028652A 2002-05-23 2002-05-23 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법 KR100467694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028652A KR100467694B1 (ko) 2002-05-23 2002-05-23 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028652A KR100467694B1 (ko) 2002-05-23 2002-05-23 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20030090373A KR20030090373A (ko) 2003-11-28
KR100467694B1 true KR100467694B1 (ko) 2005-01-24

Family

ID=32384100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028652A KR100467694B1 (ko) 2002-05-23 2002-05-23 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100467694B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472353B1 (ko) * 2002-08-06 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100480158B1 (ko) * 2002-08-14 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100733401B1 (ko) * 2004-03-25 2007-06-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089720A (ja) * 1998-09-10 2000-03-31 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2000242224A (ja) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
KR20030013561A (ko) * 2001-08-08 2003-02-15 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널의 구동방법
KR20030075190A (ko) * 2001-02-14 2003-09-22 쌩-고벵 이조베르 광물성 울의 제조 방법과 장치 및 광물성 울 제품
KR20030079487A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089720A (ja) * 1998-09-10 2000-03-31 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2000242224A (ja) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
KR20030075190A (ko) * 2001-02-14 2003-09-22 쌩-고벵 이조베르 광물성 울의 제조 방법과 장치 및 광물성 울 제품
KR20030013561A (ko) * 2001-08-08 2003-02-15 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널의 구동방법
KR20030079487A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20030090373A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100751314B1 (ko) 어드레싱 전력을 최소화한 방전 디스플레이 장치 및 그구동 방법
KR100467694B1 (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100573113B1 (ko) 효율적인 리셋팅이 수행되는 플라즈마 디스플레이 패널의구동 방법
KR100449764B1 (ko) 디스플레이-유지 전압이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100777726B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR100349922B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100490529B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603372B1 (ko) 선택적으로 리셋시키는 플라즈마 디스플레이 패널의 구동방법
KR100637173B1 (ko) 플라즈마 디스플레이 패널의 계조 확장 방법
KR100603320B1 (ko) 중간 전극 라인에 의하여 어드레싱이 수행되는 방전디스플레이 장치
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법
KR20020029485A (ko) 분할 구동형 플라즈마 표시패널의 구동방법
KR20030033597A (ko) 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법
KR20050111909A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법
KR20050106550A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee