KR100502327B1 - 플라즈마 표시 패널의 구동장치 - Google Patents

플라즈마 표시 패널의 구동장치 Download PDF

Info

Publication number
KR100502327B1
KR100502327B1 KR10-2000-0012301A KR20000012301A KR100502327B1 KR 100502327 B1 KR100502327 B1 KR 100502327B1 KR 20000012301 A KR20000012301 A KR 20000012301A KR 100502327 B1 KR100502327 B1 KR 100502327B1
Authority
KR
South Korea
Prior art keywords
address
signal
display panel
plasma display
electrode lines
Prior art date
Application number
KR10-2000-0012301A
Other languages
English (en)
Other versions
KR20010088203A (ko
Inventor
최임수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0012301A priority Critical patent/KR100502327B1/ko
Publication of KR20010088203A publication Critical patent/KR20010088203A/ko
Application granted granted Critical
Publication of KR100502327B1 publication Critical patent/KR100502327B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Abstract

제어부, 어드레스 구동부, X 구동부 및 Y 구동부를 포함한 플라즈마 표시 패널의 구동 장치에 있어서, 본 발명에 따른 구동 장치의 어드레스 구동부는 시프트 레지스터들, 래치 및 전압 조정부를 포함한다. 시프트 레지스터들은 어드레스 신호중에서 어드레스-데이터 신호들을 받아 어드레스 전극 라인들에 상응하도록 이동시킨다. 래치는 시프트 레지스터들로부터 출력되는 데이터 신호들을 일시 저장한다. 전압 조정부는, 전원이 인가됨과 동시에 각 어드레스 전극 라인에 인가될 적정한 어드레스 전압을 순차적으로 충전하여, 래치로부터의 어드레스-데이터 신호에 따라 각각의 충전 전압을 상응하는 어드레스 전극 라인에 인가한다.

Description

플라즈마 표시 패널의 구동 장치{Apparatus for driving plasma display panel}
본 발명은, 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 표시 패널의 구동 장치에 관한 것이다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 방전셀을 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 형성된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 방전셀들에서 벽전하들이 형성되도록 구동한다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 방전셀들에서 빛이 발생되도록 구동한다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 방전셀들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.
위에서 설명된 구동 방식에 있어서, 플라즈마 표시 패널에 계조 표시가 수행되게 하기 위하여 단위 표시 주기인 프레임을 서로 다른 표시 시간의 서브필드들(subfields)로 분할하여 계조 표시를 수행하는 시분할 구동 방법이 적용된다. 8 비트의 영상 데이터로써 256(28) 계조 표시를 수행시키기 위하여 단위 프레임마다 8개의 서브필드들이 설정되는 경우를 설명하면 다음과 같다.
도 4를 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 유지방전 주기(S1, ..., S8)로 분할된다.
각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 유지방전 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A6)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 표시 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기서, 제1 서브필드(SF1)의 유지방전 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지방전 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지방전 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지방전 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지방전 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지방전 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지방전 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지방전 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.
상기와 같은 플라즈마 표시 패널의 구동 방법에 있어서, 종래에는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)중에서 선택된 라인들에 인가되는 전압이 항상 일정하다. 하지만, 플라즈마 표시 패널의 제조 공정을 감안하여 보면, 각 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 대하여 요구되는 적절한 어드레싱 전압이 서로 같지 않다.
따라서, 종래의 구동 방법에 의하면, 각 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 대한 표시 특성이 균일하지 못하여 고화질의 영상을 표시하기 어려운 문제점이 있다.
본 발명의 목적은, 플라즈마 표시 패널의 구동 장치에 있어서, 각 어드레스 전극 라인에 대한 표시 특성을 균일하게 하여 고화질의 영상을 표시하게 하는 장치를 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 구동 장치는, 제어부, 어드레스 구동부, X 구동부 및 Y 구동부를 포함한 플라즈마 표시 패널의 구동 장치에 있어서, 상기 어드레스 구동부가 시프트 레지스터들, 래치 및 전압 조정부를 포함한다.
상기 제어부는 외부로부터의 영상 신호에 따라 구동 제어 신호들을 발생시킨다. 상기 어드레스 구동부는 상기 제어부로부터의 구동 제어 신호들중에서 어드레스 신호를 처리하여 플라즈마 표시 패널의 어드레스 전극 라인들에 인가한다. 상기 X 구동부는 상기 제어부로부터의 구동 제어 신호들중에서 X 구동 제어 신호를 처리하여 상기 플라즈마 표시 패널의 X 전극 라인들에 인가한다. 상기 Y 구동부는 상기 제어부로부터의 구동 제어 신호들중에서 Y 구동 제어 신호를 처리하여 상기 플라즈마 표시 패널의 Y 전극 라인들에 인가한다.
상기 시프트 레지스터들은 상기 어드레스 신호중에서 어드레스-데이터 신호들을 받아 상기 어드레스 전극 라인들에 상응하도록 이동시킨다. 상기 래치는 상기 시프트 레지스터들로부터 출력되는 데이터 신호들을 일시 저장한다. 상기 전압 조정부는, 전원이 인가됨과 동시에 상기 각 어드레스 전극 라인에 인가될 적정한 어드레스 전압을 순차적으로 충전하여, 상기 래치로부터의 어드레스-데이터 신호에 따라 각각의 충전 전압을 상응하는 어드레스 전극 라인에 인가한다.
본 발명의 상기 구동 장치에 의하면, 상기 각 어드레스 전극 라인에 상응하는 적정한 어드레스 전압이 인가되므로, 상기 각 어드레스 전극 라인에 대한 표시 특성이 균일해져서 고화질의 영상이 표시될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 5를 참조하면, 본 발명에 따른 플라즈마 표시 패널(1)의 구동 장치는 제어부(2), 어드레스 구동부(3), X 구동부(4) 및 Y 구동부(5)를 포함한다. 제어부(2)는 외부로부터의 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(3)는, 제어부(2)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(4)는 제어부(2)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(5)는 제어부(2)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 6은 도 5의 장치에 있어서 제어부(2)의 내부 구성을 보여준다. 도 2를 참조하면, 제어부(2)는 서브-필드 발생부(21), 전력 제어부(22), 서브-필드 행렬부(23), 프레임-메모리(24), 메모리-인터페이스(25), 재배열부(26), 타이밍신호 발생부(27), XY 스위칭부(28) 및 메모리(29)를 포함한다.
서브-필드 발생부(21)는 입력되는 영상 데이터 신호(R, G, B)를 계조용 데이터 신호로 변환시킨다. 서브-필드 행렬부(23)는 서브-필드 발생부(21)로부터의 계조용 데이터 신호를 계조 별로 분류한다. 메모리-인터페이스(25)는 서브-필드 행렬부(23)로부터의 분류된 데이터 신호를 프레임-메모리(24)에 저장하고, 프레임-메모리(24)로부터의 프레임 데이터를 재배열부(26)로 입력시킨다. 재배열부(26)는, 메모리-인터페이스(25)를 통하여 입력된 프레임 데이터를 예정된 구동 시퀀스에 맞도록 재배열하여, 그 결과인 어드레스 신호(SA)를 출력한다.
타이밍신호 발생부(27)는, 외부로부터의 영상 신호에 포함되어 입력된 수평동기 신호(HSYNC), 수직동기신호(VSYNC), 클럭 신호(CLK), 및 피-롬(Programmable Read Only Memory)과 같은 메모리(39)에 상시 저장된 구동 시퀀스에 따라 타이밍 신호를 발생시킨다. 예정된 구동 시퀀스에 따라 동작하는 XY 스위칭부(28)는 타이밍신호 발생부(27)로부터의 타이밍 신호를 스위칭하여 X 구동 제어 신호(SX) 및 Y 구동 제어 신호(SY)를 출력한다.
여기서, 전력 제어부(22)는, 입력되는 영상 데이터 신호(R, G, B)를 처리하여, 플라즈마 표시 패널(도 1의 1)의 모든 방전-셀들의 개수에 대한 표시-방전될 방전-셀들의 개수의 비율인 부하율을 각 프레임 단위로 예측하고, 이에 상응하는 방전회수 제어신호(APC)를 타이밍신호 발생부(27)에 입력시킨다. 이에 따라, 타이밍신호 발생부(27)는 예측된 부하율에 반비례하도록 상응하는 프레임에서의 표시-방전 회수를 제어한다.
도 7은 도 5의 장치에 있어서 본 발명의 특징부라 할 수 있는 어드레스 구동부(3)의 내부 구성을 보여준다. 도 7을 참조하면, 본 발명에 따른 어드레스 구동부(3)는 시프트 레지스터들(SR1, ..., SR4), 래치(32) 및 전압 조정부(33)를 포함한다.
시프트 레지스터들(SR1, ..., SR4)은, 제어부(2)의 재배열부(26)로부터의 어드레스 신호중에서 어드레스-데이터 신호들(DATA1, DATA2)을 받아, 플라즈마 표시 패널(1)의 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 상응하도록 이동시킨다. 래치(32)는 시프트 레지스터들(SR1, ..., SR4)로부터 출력되는 데이터 신호들을 일시 저장한다. 단위 수평 구동주기에서의 동작 과정을 살펴보면 다음과 같다.
재배열부(26)로부터의 시프트클럭 신호(SHIFT)의 첫 번째 상승 시점에서는, 제1 어드레스-데이터 신호(DATA1)중에서 제2 시프트 레지스터(SR2)에 입력될 신호가 제1 시프트 레지스터(SR1)에 입력된다. 이와 동시에 제2 어드레스-데이터 신호(DATA2)중에서 제4 시프트 레지스터(SR4)에 입력될 신호도 제3 시프트 레지스터(SR3)에 입력된다.
다음에, 재배열부(26)로부터의 시프트클럭 신호(SHIFT)의 두 번째 상승 시점에서는, 제1 어드레스-데이터 신호(DATA1)중에서 제1 시프트 레지스터(SR1)에 입력될 신호가 제1 시프트 레지스터(SR1)에 입력되고, 제1 시프트 레지스터(SR1)에 있는 어드레스-데이터 신호가 시프트되면서 제2 시프트 레지스터(SR2)에 입력된다. 이와 동시에, 제2 어드레스-데이터 신호(DATA2)중에서 제3 시프트 레지스터(SR3)에 입력될 신호가 제3 시프트 레지스터(SR3)에 입력되고, 제3 시프트 레지스터(SR3)에 있는 어드레스-데이터 신호(D4)가 시프트되면서 제4 시프트 레지스터(SR4)에 입력된다.
위와 같이 각 시프트 레지스터(SR1, ..., SR4)에 저장된 어드레스-데이터 신호는 래치(32)에 입력되어 있는 상태이므로, 제어부(2)의 재배열부(26)로부터의 출력 인에이블 신호(OE)에 의하여 래치(32)로부터의 어드레스-데이터 신호가 전압 조정부(33)에 입력된다. 전압 조정부(33)는, 전원이 인가됨과 동시에 각 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 인가될 적정한 어드레스 전압을 순차적으로 충전하여, 래치(32)로부터의 어드레스-데이터 신호에 따라 각각의 충전 전압을 상응하는 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 인가한다.
도 8을 참조하면, 전압 조정부(33)는 가변전압 발생부()와 각각의 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 상응하는 전압 조정 셀들(PR1, ..., PBm)을 포함한다. 전원이 인가됨과 동시에, 제어부(도 7의 2)의 재배열부(도 7의 26)로부터의 충전-주사 신호(SCAN)가 각 전압 조정 셀(PR1, ..., PBm)에 순차적으로 인가된다. 이와 동시에, 제어부(2)의 재배열부(26)로부터의 전압 제어 신호(CTL)에 의하여 상응하는 어드레스 전압이 출력된다. 여기서, 전압 제어 신호(CTL)는 플라즈마 표시 패널(도 7의 1)의 어드레싱 특성에 대한 실험 및 시뮬레이션에 의하여 미리 설정된다.
이에 따라, 각 전압 조정 셀(PR1, ..., PBm)의 제1 및 제2 트랜지스터들(TR1, TR2)이 턴-온(turn-on)되면서 상응하는 어드레스 전압이 캐페시터(C)에 충전된다. 이와 같은 충전-주사 과정이 완료되면 정상적인 구동이 시작되므로, 래치(도 7의 32)로부터의 어드레스-데이터 신호에 따라 제3 및 제4 트랜지스터들(TR3, TR4)의 턴-온 여부가 결정된다. 제3 및 제4 트랜지스터들(TR3, TR4)이 턴-온되면, 캐페시터(C)의 충전 전압이 상응하는 선택된 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 인가된다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 장치에 의하면, 각 어드레스 전극 라인에 상응하는 적정한 어드레스 전압이 인가되므로, 각 어드레스 전극 라인에 대한 표시 특성이 균일해져서 고화질의 영상이 표시될 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.
도 3은 도 1의 패널의 한 방전셀을 보여주는 단면도이다.
도 4는 도 1의 플라즈마 표시 패널의 Y 전극 라인들에 대한 일반적인 구동 타이밍도이다.
도 5는 본 발명에 따른 플라즈마 표시 패널의 구동 장치를 보여주는 블록도이다.
도 6은 도 5의 장치에 있어서 제어부의 내부 구성을 보여주는 블록도이다.
도 7은 도 5의 장치에 있어서 어드레스 구동부의 내부 구성을 보여주는 블록도이다.
도 8은 도 7의 어드레스 구동부에 있어서 전압 조정부의 내부 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...일산화마그네슘층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,
Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,
SF1, ..., SF8...서브필드, A1, ..., A8...어드레스 주기,
S1, ..., S8...유지방전 주기, 2...제어부,
3...어드레스 구동부, 32...래치,
SR1, ..., SR4...시프트 레지스터, 33...전압 조정부,
DATA1, 2...어드레스-데이터 신호, SA...어드레스 신호,
SX...X 구동 제어 신호, SY...Y 구동 제어 신호,
SHIFT...시프트클럭 신호, OE...출력 인에이블 신호,
CTL...전압 제어 신호, SCAN...충전-주사 신호.

Claims (1)

  1. 외부로부터의 영상 신호에 따라 구동 제어 신호들을 발생시키는 제어부; 상기 제어부로부터의 구동 제어 신호들중에서 어드레스 신호를 처리하여 플라즈마 표시 패널의 어드레스 전극 라인들에 인가하는 어드레스 구동부; 상기 제어부로부터의 구동 제어 신호들중에서 X 구동 제어 신호를 처리하여 상기 플라즈마 표시 패널의 X 전극 라인들에 인가하는 X 구동부; 및 상기 제어부로부터의 구동 제어 신호들중에서 Y 구동 제어 신호를 처리하여 상기 플라즈마 표시 패널의 Y 전극 라인들에 인가하는 Y 구동부를 포함한 구동 장치에 있어서,
    상기 어드레스 구동부가,
    상기 어드레스 신호중에서 어드레스-데이터 신호들을 받아 상기 어드레스 전극 라인들에 상응하도록 이동시키는 시프트 레지스터들;
    상기 시프트 레지스터들로부터 출력되는 데이터 신호들을 일시 저장하는 래치; 및
    전원이 인가됨과 동시에 상기 각 어드레스 전극 라인에 인가될 적정한 어드레스 전압을 순차적으로 충전하여, 상기 래치로부터의 어드레스-데이터 신호에 따라 각각의 충전 전압을 상응하는 어드레스 전극 라인에 인가하는 전압 조정부를 포함한 구동 장치.
KR10-2000-0012301A 2000-03-11 2000-03-11 플라즈마 표시 패널의 구동장치 KR100502327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0012301A KR100502327B1 (ko) 2000-03-11 2000-03-11 플라즈마 표시 패널의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0012301A KR100502327B1 (ko) 2000-03-11 2000-03-11 플라즈마 표시 패널의 구동장치

Publications (2)

Publication Number Publication Date
KR20010088203A KR20010088203A (ko) 2001-09-26
KR100502327B1 true KR100502327B1 (ko) 2005-07-20

Family

ID=19654333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0012301A KR100502327B1 (ko) 2000-03-11 2000-03-11 플라즈마 표시 패널의 구동장치

Country Status (1)

Country Link
KR (1) KR100502327B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360888B1 (ko) * 2000-08-01 2002-11-13 엘지전자 주식회사 피디피 티브이 모듈의 단자전압 자동 조정장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981073A (ja) * 1995-09-13 1997-03-28 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JPH09222871A (ja) * 1996-02-16 1997-08-26 Pioneer Electron Corp プラズマディスプレイパネルの駆動装置
JPH11161225A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 駆動回路及びこれを用いた表示装置
KR20000034307A (ko) * 1998-11-28 2000-06-15 김영남 플라즈마 표시장치의 구동방법과 그 장치
KR20000034522A (ko) * 1998-11-30 2000-06-26 김순택 플라즈마 표시 패널의 구동 방법
KR20000074469A (ko) * 1999-05-21 2000-12-15 김영환 칼라 플라즈마 디스플레이 패널의 데이터 구동 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981073A (ja) * 1995-09-13 1997-03-28 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JPH09222871A (ja) * 1996-02-16 1997-08-26 Pioneer Electron Corp プラズマディスプレイパネルの駆動装置
JPH11161225A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 駆動回路及びこれを用いた表示装置
KR20000034307A (ko) * 1998-11-28 2000-06-15 김영남 플라즈마 표시장치의 구동방법과 그 장치
KR20000034522A (ko) * 1998-11-30 2000-06-26 김순택 플라즈마 표시 패널의 구동 방법
KR20000074469A (ko) * 1999-05-21 2000-12-15 김영환 칼라 플라즈마 디스플레이 패널의 데이터 구동 회로

Also Published As

Publication number Publication date
KR20010088203A (ko) 2001-09-26

Similar Documents

Publication Publication Date Title
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
JPH0643829A (ja) プラズマディスプレイの駆動方法
KR100751314B1 (ko) 어드레싱 전력을 최소화한 방전 디스플레이 장치 및 그구동 방법
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100457620B1 (ko) 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100502327B1 (ko) 플라즈마 표시 패널의 구동장치
KR100467694B1 (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100467693B1 (ko) 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로
KR100377402B1 (ko) 복수의 프레임-메모리들을 사용한 플라즈마 디스플레이패널의 디스플레이중-어드레스 구동 방법
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100804534B1 (ko) 램(ram)이 효율적으로 사용되는 방전 디스플레이 패널의구동 장치
KR100349921B1 (ko) 분할 구동형 플라즈마 표시패널의 구동방법
KR100349922B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100795794B1 (ko) 안정적으로 주사 전극 라인들을 구동하는 방전 표시 장치
KR20010087485A (ko) 플라즈마 표시패널의 구동방법
KR100424264B1 (ko) 초기 상태의 개선을 위한 플라즈마 디스플레이 패널의구동 방법
KR100462786B1 (ko) 노이즈 저감을 위한 스캔 드라이버 집적회로와, 그구동방법, 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치
KR100522700B1 (ko) 플라즈마 디스플레이 패널의 어드레스 구동부의 제어 방법
KR100603320B1 (ko) 중간 전극 라인에 의하여 어드레싱이 수행되는 방전디스플레이 장치
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR20020019670A (ko) 플라즈마 표시 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee