JPH1091088A - マトリクス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 マトリクス表示装置において、行と列から成
るマトリクスの各行毎の入力データを検出し、該当行が
非選択となった場合に該当行への駆動パルスの印加を停
止して、無効な電力を低減することとし、かかる無効電
力の低減に一層適した構成のマトリクス表示装置を提供
する。 【解決手段】 複数の画素をマトリクス状に配列して成
るマトリクス表示装置において、１つの画素を構成する
発光セルを４つ（Ｒ，Ｇ，Ｇ，Ｂ）とし、該４つの発光
セルのうちの２つ（Ｇ，Ｇ）が同色の発光セルであり、
該同色の発光セルを他の色の発光セルよりも小さくす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマデイスプレイ
パネル（以下ＰＤＰと略称することがある）の如き、マ
トリクス表示装置に関するものであり、更に詳しくは、
該装置のパネルの駆動に際して、駆動電極浮遊容量を充
放電することに伴う無効電力の低減を可能にするのに適
した構成のマトリクス表示装置に関するものである。

【０００２】

【従来の技術】マトリクス表示パネルは、マトリクス状
に配置された画素としての表示素子と、各表示素子に接
続する複数の駆動電極から成る表示パネルであり、各駆
動電極に印加する駆動信号によって個々の画素（表示素
子）の発光輝度もしくは透過率を変えることで画像を表
示するものである。

【０００３】このようなパネルの走査方法としては、例
えば「表示素子・装置最新技術 '８５」（総合技術出
版）１８８頁〜１９０頁に記載されているように、画像
信号を印加する走査電極以外の電極には画像内容に拘ら
ず常に定められたタイミングでパルスを印加する方法が
一般に知られている。更に、特開昭６１−２００５９３
号公報に記載のように、画像データが入力されず全ての
行電極が非選択状態になった場合に、各行列電極に印加
するパルスの周波数を下げることで表示に寄与しない消
費電力を低減する駆動方法が知られている。

【０００４】

【発明が解決しようとする課題】マトリクス表示パネル
の駆動電極には浮遊容量が付随し、駆動電極にパルスを
印加することによって該浮遊容量の充放電が行われる
が、この充放電に伴う電力損失は表示には寄与しない無
効電力である。特に、ＥＬ（エレクトロルミネッセンス
パネル）やＰＤＰのように印加パルス電圧が高い場合、
この無効電力は大きくなる。

【０００５】この対策として、前述の特開昭６１−２０
０５９３号公報に示すように、表示パネルの全ての行電
極が非選択となって表示すべき画像が存在しない場合に
印加パルス周波数を下げることによって損失を低減する
方法がある。しかし、この特開昭６１−２００５９３号
公報に示す方法は、一部の行電極のみが非選択状態にな
った場合には電力損失が低減できず、また印加パルスの
周波数を下げる方法であって、印加パルスをなくする訳
ではないので無効電力を完全になくすことはできないと
いう問題があった。

【０００６】本発明の目的は、行と列から成るマトリク
スの各行毎の入力データを検出し、該当行が非選択とな
った場合に該当行への駆動パルスの印加を停止すること
により、全行電極のうち一部分だけが非選択状態になっ
た場合にも無効電力を低減するマトリクス表示装置で、
該無効電力の低減に一層の効果のあるマトリクス発光セ
ルの配列を有するマトリクス表示装置を提供することに
ある。

【０００７】

【課題を解決するための手段】上記目的は、複数の画素
をマトリクス状に配列して成るマトリクス表示装置にお
いて、１つの画素を構成する発光セルを４つとし、該４
つの発光セルのうちの２つが同色の発光セルであり、該
同色の発光セルを他の色の発光セルよりも小さくするこ
とによって達成される。

【０００８】

【作用】マトリクス表示装置のパネルの駆動において、
行電極への駆動パルス出力動作を入力画像信号の水平方
向走査周期毎の内容に基づいて、各行電極毎に制御す
る。これにより、マトリクス表示パネルの一部の行電極
のみが非選択になった場合でも該当行電極に駆動パルス
は印加されず、行電極の浮遊容量充放電に伴って消費さ
れる無効電力による損失を低減することができる。

【０００９】その際、マトリクス表示装置において、１
つの画素を構成する発光セルを４つとし、該４つの発光
セルのうちの２つが同色の発光セルであるようにすれ
ば、２つの同色の発光セルはいずれも同じ駆動電極に接
続されている。そこで単色の画面例えば緑色の画面を表
示する場合、Ｇの発光セルのみを発光させれば良い。Ｇ
の画素が存在しない行は駆動する必要がない。すなわ
ち、表示状態に応じて電極駆動の動作を制御することに
より、常に駆動パルスを印加する場合に比べると該電極
駆動に要する消費電力を１／２に低減することができ
る。また２個の同一の発光セルの大きさを他の色の発光
セルの大きさよりも小さくすることで各色の発光輝度を
均一にすることができる。

【００１０】

【実施例】以下本発明によるマトリクス表示装置の動作
原理を図面を用いて説明する。図２は、本発明によるマ
トリクス表示装置の動作原理を示すブロック図、すなわ
ち補助陽極を有するメモリ型プラズマディスプレイパネ
ル（ＰＤＰ）駆動回路を対象とした動作原理を示すブロ
ック図である。

【００１１】同図に示す構成は、信号入力端子１，同期
制御回路２，Ａ／Ｄ変換・メモリ回路３，補助陽極パル
ス発生回路４，陽極パルス発生回路５，陰極パルス発生
回路６，補助陽極ドライバ７，陰極ドライバ８，スイッ
チ列９，メモリ型ＰＤＰ１０，電力回収回路１００で構
成される。

【００１２】メモリ型ＰＤＰ１０は、陽極Ａ，陰極Ｋ，
補助陽極ＳＡを有する放電セルＰ11〜Ｐnmが横方向（水
平方向）にｍ個、縦方向（垂直方向）にｎ個配列された
構造を有し、横方向に一列毎に並ぶ各放電セル Ｐ11〜
Ｐ1m，Ｐ21〜Ｐ2m，Ｐn1〜Ｐnm 毎に陽極Ａを共通に引
出してなるｎ本の陽極駆動電極Ａ1 ，Ａ2 ，……，Ａ
n、及び陰極Ｋを共通に引出してなるｎ本の陰極駆動電
極Ｋ1 ，Ｋ2 ，……，Ｋn、そして縦方向に並ぶ一行毎
の各放電セルＰ11〜Ｐn1，Ｐ12〜Ｐn2，……，Ｐ1m〜Ｐ
nm毎に補助陽極ＳＡを共通に引出してなる補助陽極駆動
電極Ｓ1 ，Ｓ2 ，……，Ｓm から成る。

【００１３】これら駆動電極Ａ1 〜Ａn ，Ｋ1 〜Ｋn ，
Ｓ1 〜Ｓm にはそれぞれ陽極浮遊容量ＣA1〜ＣAn，陰極
浮遊容量ＣK1〜ＣKn，補助陽極浮遊容量ＣS1〜ＣSmが付
随している。また、電力回収回路１００はスイッチ１１
−１〜１１−ｎ，１２−１〜１２−ｎ，及び１４−１〜
１４−ｎ、インダクタ１３−１〜１３−ｎ、コンデンサ
１５、電源端子２００から構成される。図２の構成にお
いてはメモリ型ＰＤＰ１０の陽極駆動電極Ａ1 〜Ａn に
電力回収回路を適用した例を示している。

【００１４】以下、図２の回路動作を説明する。信号入
力端子１にはビデオ信号（映像信号）を入力する。この
入力信号に基づき、各回路の動作に必要な同期信号を同
期制御回路２において形成する。Ａ／Ｄ変換・メモリ回
路３は入力信号をディジタル信号に変換しメモリする。
メモリされた入力ビデオ信号に基づき、補助陽極駆動に
必要な信号（補助陽極パルス）を補助陽極パルス発生回
路４で形成する。この補助陽極パルスは補助陽極ドライ
バ７を介して補助陽極駆動電極Ｓ1 〜Ｓm に印加され
る。

【００１５】陰極パルス発生回路６は、同期制御回路２
からの信号に基づき陰極駆動に必要な信号（陰極パル
ス）を形成する。この陰極パルスは陰極ドライバ８を介
して陰極駆動電極Ｋ1 〜Ｋn に印加される。

【００１６】陽極パルス発生回路５は、同期制御回路２
からの信号に基づき陽極駆動に必要な信号（陽極パル
ス）を形成する。この陽極パルスの情報及び補助陽極パ
ルスの情報に基づいて電力回収回路１００を構成するス
イッチ１１−１〜１１−ｎ及びスイッチ９−１〜９−ｎ
の開閉を制御し、陽極駆動電極Ａ1 〜Ａn に駆動パルス
（前記陽極パルスと同等タイミング）を印加する。

【００１７】上記のように、図２の構成におけるメモリ
型ＰＤＰ１０を駆動するには補助陽極パルス，陰極パル
ス，陽極パルスの３種類のパルスを必要とする。これら
のパルスのタイミング関係を図３の動作波形例を用いて
説明する。

【００１８】陰極パルスＫp はメモリ型ＰＤＰ１０を垂
直走査するためのものである。陰極駆動電極Ｋ1 にパル
スｋ0 を印加することにより、１サイクルの垂直走査
(サブフィールド走査)を行う。更に図３ではパルスｋ1
，ｋ2 ，ｋ3 による垂直走査（サブフィールド走査）
を行うことを示している。このようしにして通常のテレ
ビにおける１フィールド分の画面は複数回の垂直走査に
よる複数のサブフィールド画面によって構成される。
尚、陰極パルスを印加することによって放電セルＰ11〜
Ｐnmの陰極−補助陽極（Ｋ−ＳＡ）間に補助放電が発生
するが、この補助放電は微弱であるのでメモリ型ＰＤＰ
１０の外部からは観視できない。

【００１９】補助陽極パルスＳp はメモリ型ＰＤＰ１０
を水平走査するためのものであり、前記陰極パルスＫp
のタイミングに合わせて印加される。例えば、入力ビデ
オ信号を８bit でＡ／Ｄ変換した情報がＡ／Ｄ変換・メ
モリ回路３にメモリされているものとする。前記陰極パ
ルスＫp のうち、パルスｋ0 による垂直走査に合わせ、
Ａ／Ｄ変換されたディジタルデータの下位ビット情報に
基づく補助陽極パルスＳp を補助陽極駆動電極Ｓ1 〜Ｓ
m に印加する。このようにして、ビデオ信号の下位ビッ
ト情報に基づく第１サブフィールド画面の表示を行う。

【００２０】同様に陰極パルスｋ1 ，ｋ2 ，……ｋ7 に
よるそれぞれの垂直走査に合わせ、順次ビデオ信号の次
の上位ビット情報に基づく補助陽極パルスＳp を印加す
る。このようにして、各ビット毎の情報に基づく８枚の
サブフィールド画面が順次表示される。

【００２１】尚、補助陽極パルスＳp を印加することに
より、放電セルＰ11〜Ｐnmの陰極−陽極間（Ｋ−Ａ間）
に前述の補助放電から転移した主放電が発生するが、該
主放電は微弱なものであるため、この段階での表示画面
はほとんど見えない。

【００２２】陽極パルスＡp は、前記補助放電の転移に
よって生じたＫ−Ａ間の主放電を維持するためのもので
あり、該パルスの印加個数によって放電セルの発光輝度
を決めることができる。すなわち、陰極パルスｋ0 によ
る第１の垂直走査に合わせて陽極端子Ａ1 〜Ａn にａ0
ずつの陽極パルスを印加する。

【００２３】このようにして、第１の垂直走査時に選択
される放電セルはａ0 回の発光を繰り返す。同様に第
２，第３，……，第８の垂直走査に合わせてそれぞれａ
1 ，ａ2 ，……，ａ7 回の発光を繰り返す。例えば、ａ
0 ＝４，ａ1 ＝８，ａ2 ＝１６，……，ａ7 ＝５１２と
すると、合計８回のサブフィールド表示によって、放電
セルは合計０，４，８，……１０２０回のいずれかの発
光を繰り返し、２５６階調の画面表示を行うことができ
る。

【００２４】尚、陽極パルスＡp を印加することによっ
て生じるＫ−Ａ間の主放電の方が前述の補助放電の転移
によるＫ−Ａ間主放電より強いため、放電セルの発光輝
度はほとんど印加陽極パルス数に依存する。

【００２５】スイッチ９−１に印加される切替の制御パ
ルスｑ0 ，ｑ1 ，ｑ2 ……は陽極駆動電極Ａ1 への陽
極パルスの印加を制御するものであり、スイッチ９−１
が閉じるタイミングに合わせて電力回収回路１００から
の出力パルスがａ0 ，ａ1 ，ａ2 ……ずつ陽極駆動電極
Ａ1 に印加される。スイッチ９−２，９−３，……には
前のスイッチに印加されるパルスより１Ｈ（１水平周
期）ずつ遅れたパルスが印加される。このようにして、
スイッチ９−１〜９−ｎを介して陽極駆動電極Ａ1 〜Ａ
n に印加されるパルスは前述の陽極パルスａ0 〜ａ7 と
全く同じになる。

【００２６】次に図２中の電力回収回路１００の動作を
図４に示す原理回路及び図５に示す動作波形図を用いて
説明する。図４は図２の電力回収回路１００における１
組の単位回路を取り出して示した回路図でスイッチ９は
閉じた場合を示している。すなわちこの回路は、主とし
てスイッチ１１，１２，１４，インダクタ１３，コンデ
ンサ１５，電源端子２００から構成される。また実際の
回路におけるスイッチ、インダクタ等の実効抵抗，浮遊
容量をまとめて抵抗２０１−１，コンデンサ２０１−２
で示す。コンデンサ２０２は陽極浮遊容量ＣＡに相当す
る。

【００２７】図５に示す時刻ｔ＝０の初期状態におい
て、スイッチ１１，１４がオフ、スイッチ１２がオンで
あり、また電源端子２００の電圧Ｖc に対してコンデン
サ１５の端子電圧はＶc／２である。スイッチ１２がオ
ンなのでコンデンサ２０２は放電終了状態にある。従っ
てその端子電圧Ｖo は０である。またコンデンサ１５の
容量は十分大きく、以下の動作においてその端子電圧は
Ｖc／２のままであるとする。

【００２８】時刻ｔ1 でスイッチ１２をオフ，スイッチ
１４をオンにする。この瞬間、コンデンサ１５からイン
ダクタ１３を通ってコンデンサ２０２側に共振による電
流Ｉ_L が流れる。インダクタ１３の値をＬ，コンデンサ
２０１−２の値をＣf ，コンデンサ２０２の値をＣo ，
抵抗２０１−１の値をＲとすると、Ｒの値が小さいもの
として、端子電圧Ｖo,共振電流Ｉ_L は次のように表わさ
れる。

【００２９】 Ｖ₀＝（Ｖｃ／２）〔１ 一｛（ａ／ω）ｓｉｎωｔ＋ｃｏｓωｔ｝・ｅｘｐ（−ａｔ）〕 ……（１） Ｉ_L ＝（Ｖｃ／Ｒ）・（ａ／ω）ｓｉｎωｔ・ｅｘｐ（−ａｔ） ……（２）

【００３０】ここで、 ａ＝Ｒ／２Ｌ ω＝｛（１／ＬＣ）−ａ² ｝^1/2 Ｃ＝Ｃ_f ＋Ｃ₀ 但し（１／ＬＣ）＞ａ² ……（３） である（ＬＣＲ回路の振動的共振条件）。

【００３１】上記 (1)式より、端子電圧Ｖo は図５の状
態〔Ａ〕に示すように、時刻ｔ2＝π／２ωで Ｖｏ＝（Ｖｃ／２）｛１−（ａ／ω）・ｅｘｐ（−ａπ
／２ω）｝≒Ｖｃ／２ 時刻ｔ3＝π／ωで 最大値Ｖｏ＝（Ｖｃ／２）｛１＋ｅｘｐ（−ａπ／
ω）｝＝Ｖｃ に達する。

【００３２】これに対し、共振電流Ｉ_L は端子電圧Ｖo
よりπ／２ωだけ進んだ波形〔Ｆ〕となり時刻ｔ1，ｔ3
でＩ_L ＝０、時刻ｔ2，で 最大Ｉ_L ＝Ｉ_A ＝（Ｖｃ／２）・（ａ／ω）・ｅｘｐ
（−ａπ／２ω） となる。

【００３３】時刻ｔ3でスイッチ１４をオフ、スイッチ
１１をオンにする。時刻ｔ3において、コンデンサ１０
３の端子電圧Ｖｏはほぼ電源電圧Ｖｃに達しており、ス
イッチ１１をオンすることによって電源端子２００の電
圧Ｖｃに固定される。

【００３４】このようにして、図５に示すパルスの立上
りが形成される。該パルスの０〜１００％立上りに要す
る時間ｔr は、 ｔr ＝π／ω ＝π／｛１／（ＬＣ）−Ｒ² ／（４Ｌ² ）｝^1/2 ≒π（ＬＣ）^1/2 ……（４） と表わされる。

【００３５】但し、時刻ｔ3 でスイッチ１１をオンにす
る瞬間の端子電圧Ｖo は完全に電源電圧Ｖc とは一致し
ていない。従って、スイッチ１１がオンになった瞬間に
コンデンサ２０２は電源電圧Ｖc まで充電されることに
なる。

【００３６】この充電は電源端子２００側から抵抗２０
１−１を介して行われるので、正確にはＣＲの過渡現象
による立上りが加わる。これを図５中の丸印〔Ｄ〕で示
した（丸印〔Ｅ〕も同じ）。しかし本構成では抵抗の値
が充分小さいものとして、丸印〔Ｄ〕の部分は立上りに
要する時間に含めていない。実際、Ｃ，Ｒの値は大きく
ても１００ｐＦ，５０Ω程度であり、この時のＣＲ時定
数はＣＲ＝５ｎsとなり、立上りに要する時間ｔr ＝１
μs 程度のパルスに対して十分無視できる。

【００３７】所定の時間経過後、時刻ｔ4 でスイッチ１
１をオフにし、スイッチ１４をオンにする。この時点で
コンデンサ１５の端子電圧はＶc／２，コンデンサ２０
２の端子電圧はＶc であるので、スイッチ１４をオンに
した瞬間、コンデンサ２０２側からコンデンサ１５側に
ＬＣＲ共振回路の電流が流れる。

【００３８】以下、図５中のパルスの立上り〔Ａ〕と同
様の経緯で電圧Ｖo が状態〔Ｃ〕に示すように変化す
る。この過程での電流Ｉ_L はパルス立上り時と逆方向に
流れ、状態〔Ｇ〕のようになる。時刻ｔ6 で端子電圧Ｖ
o が最小になった瞬間にスイッチ１２をオンにする。

【００３９】このようにして、図４の回路は１サイクル
を終了して初期状態に戻り、１パルスが形成される。こ
のパルスの立下りに要する時間ｔf は前述の立上りに要
する時間ｔr と全く同じであり、ｔf ≒π（ＬＣ）^1/2
となる。

【００４０】図４の回路が１サイクルの動作を行う間に
失われるる電力Ｐは、 時刻ｔ1 〜ｔ3 のＬＣＲ共振時状態〔Ａ〕で抵抗２
０１−１を流れる電流Ｉ_L による損失Ｐ1 時刻ｔ3 でスイッチ１１をオンにすることによって
生じるＣＲの過渡期〔Ｄ〕に抵抗２０１−１に流れる過
渡電流による損失Ｐ2

【００４１】 時刻ｔ４〜ｔ６のＬＣＲ共振時状態
〔Ｃ〕で、抵抗２０１−１を流れる電流Ｉ_L による損失
Ｐ３ 時刻ｔ6 でスイッチ１２をオンすることによって生
じるＣＲ過渡期〔Ｅ〕に、抵抗２０１−１に流れる過渡
電流による損失Ｐ4の合計である。これを計算で求める
と、

【００４２】

【数イ】

【００４３】更に、上記 (3),(4)式を用いると、 Ｐ≒（ｔr ／４）・（Ｒ／Ｌ）ＣＶｃ² ……（５） となる。

【００４４】上記 (5)式より、図４の回路の損失は電源
電圧をスイッチで切換えてパルスを印加する方法に比べ
て係数（ｔr ／４）・（Ｒ／Ｌ）を掛けた分だけ小さく
なる。例えば、ｔr ＝１μsec ，Ｒ＝５０Ω，Ｃ＝１０
０ｐＦとすると、必要なインダクタンスＬは、Ｌ≒（ｔ
r ／π)²／Ｃ≒１ｍＨである。この時、（ｔ_r ／４）・
（Ｒ／Ｌ）≒０．０１２５であり、図４の回路の損失は
１パルスにつき０．０１２５×ＣＶc²で済み、ＣＶc²に
比べて小さいことがわかる。

【００４５】陽極パルスは以上のようにして形成される
が、この動作は陽極パルス発生回路５によって印加され
る信号によって制御される。陽極パルス発生回路５の構
成例を図６に示す。図６はＲＯＭ５１，ｎ個の遅延素子
（Ｄelay）５２−１，５２−２，……，５２−ｎから成
る遅延回路５２、同期制御回路２からの信号を入力する
信号入力端子５−１、陽極パルスを出力する出力端子５
−２、補助陽極パルスからの信号を入力する信号入力端
子５−３から構成される。

【００４６】陽極パルスの波形はＲＯＭ５１の中にメモ
リされており、入力端子５−１から入力される同期制御
信号に基づいて読出される。ＲＯＭ５１からの読出信号
をＢ1 及びＢ1´とし、遅延回路５２で順次遅延されて
得られる信号をＢ2 ，……，Ｂn 及びＢ2´，……，Ｂn
´とする。但し、Ｂn´の信号は伝達すべき次段の遅延
回路がないので、出力する必要はない。従って図６中で
は省略した。

【００４７】これらＢ1 〜Ｂn 及びＢ1´〜Ｂn´の信号
はそれぞれ陽極駆動電極Ａ1 〜Ａn に印加される信号と
同じタイミングであり、出力端子５−２を経由して、図
２に示す電力回収回路１００及びスイッチ９の制御信号
となる。尚、Ｂ1 〜Ｂn とＢ1´〜Ｂn´は互いに同じ信
号である。

【００４８】前述のようにメモリ型ＰＤＰ１０の各セル
が発光するためには、陰極パルス，陽極パルス，補助陽
極パルスの３種類のパルスを印加することが必要であ
る。これらのうち、補助陽極パルスは入力ビデオ信号を
Ａ／Ｄ変換・メモリ３でディジタル量に変換した信号に
基づいて形成され、これによってメモリ型ＰＤＰ１０の
水平走査が行われる。

【００４９】これに対し、陰極パルス及び陽極パルスは
常に定められたタイミングで出力すれば良いので、波形
をＲＯＭ５１にメモリしておき、同期制御信号に基づい
てこれらを読出せば良い。従って、メモリ型ＰＤＰ１０
の各セルが発光するか否かは補助陽極パルスが印加され
るか否かによって決定されることになる。

【００５０】これにより、例えば、Ｐ11〜Ｐ1mの１行の
全セルが発光しない場合、補助陽極パルスは印加されて
いないことになる。しかし、陽極パルスは前述のように
画像内容に係わりなく常に定められたタイミングで印加
されるため、１行の全セルが発光しない場合でも陽極パ
ルスは陽極駆動電極Ａ1 に印加され浮遊容量ＣA1の充放
電を行うことになり、これによって損失を生じる。

【００５１】このため図２の回路においては、補助陽極
駆動電極Ｓ1 〜Ｓm の全てにパルスが出力されない場合
には陽極パルス発生回路の駆動停止のための制御信号を
出力する。この方法として例えば図７に示すような構成
が考えられる。

【００５２】図７は図２における補助陽極パルス発生回
路４の具体例を示す回路図であり、この回路はＡ／Ｄ変
換・メモリ３からの信号を入力する信号入力端子４−
１，入力信号に基づいて補助陽極パルスを形成する回路
４１，補助陽極パルスＳ1 〜Ｓn を出力する出力端子４
−２，ＮＯＲ回路４２及びＮＯＲ回路の出力信号を出力
する端子４−３から構成される。

【００５３】ＮＯＲ回路４２には補助陽極パルスＳ1 〜
Ｓm が入力される。前述のようにメモリ型ＰＤＰ１０の
各セルの発光輝度は印加される陽極パルスの個数で決ま
るものであり、補助陽極パルスはセルが発光するか否か
を決めるだけなので、補助陽極パルスの値は０，１の２
値で良い。

【００５４】従って１行の全てのセルが発光しない場
合、すなわち、Ｓ1 〜Ｓm が全て０の場合だけＮＯＲ回
路４２の出力が出力端子４−３から出力される。この出
力は図６中の入力端子５−３に印加される。一行の全セ
ル全てが発光しない場合は陽極パルスを印加する必要は
ないので、信号入力端子５−３からの信号に基づき、Ｒ
ＯＭ５１及び遅延回路５２の動作を制御してパルスを出
力しないようにするものである。

【００５５】尚、ＲＯＭ５１及び遅延回路５２は図６に
示すようにＢ1 ，Ｂ2 ，……とＢ1´，Ｂ2´，……の２
本の信号を出力しているが、Ｂ1 とＢ1´，Ｂ2 とＢ2
´，……は互いに同じ信号である。これにより、ＲＯＭ
５１及び遅延回路５２は各々次段の遅延回路に信号Ｂ1
´，Ｂ2´，……を伝達しながら、出力端子５−２へ
の、信号Ｂ1 〜Ｂn の出力を個別に制御することができ
る。

【００５６】このようにして、１行の全セルが発光しな
い場合は陽極パルスを発生しないようにし、陽極駆動電
極Ａ1 〜Ａn に付随する浮遊容量ＣA1〜ＣAnの充放電に
よる損失が生じないようにしている。

【００５７】更に、図２では、１フィールドの画像を８
回のサブフィールド走査によって構成しているので、１
フィールドのトータルでは画像を表示している場合でも
サブフィールド走査においては走査を行なう（陽極駆動
電極を駆動する）必要がない場合があり、これにより損
失を更に低減することができる。

【００５８】図８は、図２の電力回収回路１００を可変
インダクタ１３を用いて構成した例である。図２におい
ては陽極駆動電極Ａ1 〜Ａn 毎に電力回収回路を設けて
いたが、図８の回路では１つの電力回収回路１００によ
って複数の陽極駆動電極Ａ1〜Ａn に陽極パルスを印加
する構成となっている。各陽極駆動電極Ａ1〜Ａn には
浮遊容量ＣA1〜ＣAnが付随するのでスイッチ９の開閉状
態によって電力回収回路の共振容量が変化する。

【００５９】個々の浮遊容量ＣA1〜ＣAnはほぼ同様の値
であり、これをＣA0とおく。従ってｎ個のスイッチ９の
うち８個がオンになっているとすると、電力回収回路１
００の共振容量ＣはＣ＝８ＣA0となる。

【００６０】電力回収回路１００の共振容量Ｃが変化す
ると、パルスの立上りに要する時間ｔr が前述の (4)式
に従って変化する。これを避けｔr を同じに保つために
図８の構成では電力回収回路１００を可変インダクタ１
３を用いて構成している。

【００６１】図１０に可変インダクタ１３の構成例を示
す。図１０はｊ個のスイッチ３１を切換えて、各スイッ
チに接続したｊ個のインダクタ２１−１〜２１−ｊを並
列接続で合成する回路である。図１０中の端子１３−
１，１３−２，１３−３はそれぞれ、図８中のスイッチ
１４，スイッチ１１，１２及び陽極パルス発生回路５に
接続する端子である。

【００６２】インダクタ２１−１をＬ0、２１−２をＬ0
／２、…２１−ｊを（１／２^j-1 ）Ｌ0とすると、スイ
ッチ３１の開閉によって合成できるインダクタンスの値
ＬはＬ0，Ｌ0／２，…，Ｌ0／（２^j-1 ），０である。
共振容量Ｃは０，ＣA0，２ＣA0，…８ＣA0，…ｎＣA0と
変化するので、 ２^j-1 ≧ｎ ……（６） を満たす最小の整数ｊ個のインダクタンスを用いて、任
意のＣの値に対してインダクタタンスＬも可変でき、 ＣＬ＝ＣA0Ｌ0（一定） となるようにできる。

【００６３】例えばｎ＝４８０とすると９個のインダク
タを用いると良い。スイッチ３１の開閉は、後述のよう
に陰極パルス発生回路５からの信号に基づいて行う。
尚、図８の電力回収回路１００の出力パルスは図９に示
すように繰り返し周波数、パルス幅が陽極パルスＡp と
同じで例えば、連続したパルスである。これがスイッチ
９の開閉によってａ0 ，ａ1 ，ａ2 ，……ずつ陽極駆動
電極Ａp に印加される。

【００６４】図１１に、図１０の可変インダクタ１３を
制御するための陽極パルス発生回路５の構成例を示す。
図１１は図６の回路にエンコーダ５３を付加したもので
ある。図１０の可変インダクタ回路中のスイッチ３１の
開閉を制御するにはスイッチ９で電力回収回路１００側
に閉じているスイッチの個数、すなわち図１１中のＢ1
〜Ｂn のパルス数を２進化したデータを用いれば良い。
図１１ではＢ1 〜Ｂn を１０進→２進のエンコーダ５３
でコード変換し端子５−４から出力し、これによってス
イッチ３１の開閉を制御するものである。

【００６５】尚、図６，図１１に示す遅延回路の構成と
して様々な構成が考えられる。その一例として、図１２
に遅延回路の構成例を示す。５０２はＮＡＮＤ回路であ
り、端子５−３から制御パルスを印加することによって
パルスＢi の出力を停止することができる。

【００６６】図１３に、２系統からなる電力回収回路１
０１で陽極駆動電極Ａ1 〜Ａn を駆動する構成を示す。
基本的には、図８における電力回収回路１００を電力回
収回路１０１に置換えるだけの違いであり、２系統から
成る電力回収回路１０１を用いて２組に分けた陽極駆動
電極Ａ1〜Ａｌ及びＡｌ+1〜Ａn を駆動する。可変イン
ダクタ１３−１と１３−２はそれぞれ２組に分けた陽極
駆動電極Ａ1 〜Ａｌと Ａｌ+1〜Ａn に印加する陽極パ
ルスの情報に基づいて制御される。尚、電力回収回路１
０１は２系統から成るが、コンデンサ１５は共通とする
ことができる。

【００６７】構成としては図８に示した構成の方が簡単
であるが、陽極浮遊容量ＣA1〜ＣAnの合計値が大きすぎ
て、１つの電力回収回路だけでは駆動できない場合や、
陽極駆動電極Ａ1 〜Ａn の本数が多過ぎて、可変インダ
クタ１３の可変幅や制御が追いつかない場合などには、
電力回収回路を２系統に分ける構成も有効である。さら
に、電力回収回路を２系統以上に分割して駆動する方法
も考えられる。

【００６８】図１４はこれまで述べてきたような電力回
収回路を適用しない構成例である。図１４の構成では、
電力回収回路を適用する場合に比べて損失は大きくなる
が、インダクタを用いる必要がない。インダクタは集積
回路に用いることができないため、電力回収回路を用い
ると回路規模が大きくなってしまうが、図１４の構成で
はインダクタを用いる必要はなく、例えば回路を全てＩ
Ｃ化し規模を小さくすることができる。

【００６９】また、図１４では陽極パルス発生回路５と
共に陰極パルス発生回路６の動作も制御する構成として
おり、常に定められたパターンでパルスを発生させる場
合に比べると、表示状態に応じて損失を低減することが
できる。尚、図２〜図１４の構成では陽極パルス発生回
路５又は陰極パルス発生回路６の動作を制御する場合を
示したが、スイッチ９や陰極ドライバ８の動作を制御す
る場合でも同様の効果を得ることができる。

【００７０】図１５は本発明の実施例（後述）を理解す
る上で参考となるメモリ型ＰＤＰ１０の画素配置を示す
図である。図１５のメモリ型ＰＤＰ１０はＲ，Ｇ，Ｂの
各画素がそれぞれ横一列ずつ配置されたいわゆる横スト
ライプ画素配置のものである。

【００７１】尚、図１５においては陽極駆動電極及び陰
極駆動電極は省略してある。図１５において、単色の画
面例えば赤色の画面を表示する場合、Ｒの画素のみが発
光し、Ｇ，Ｂの画素は発光しない。従って、Ｇ及びＢの
画素が配置された行には陽極パルス及び陰極パルスを印
加する必要がない。すなわち、表示状態に応じて陽極駆
動回路及び陰極駆動回路の動作を制御し、パルスを印加
しないようにすることで、常にパルスを印加する場合に
比べ陽極及び陰極駆動のために消費される電力を１／３
にすることができる。

【００７２】図１は、Ｒ，Ｇ，Ｂの各画素を図１５とは
異なるように配置したメモリ型ＰＤＰ１０を、既に述べ
た動作原理を適用した本発明の一実施例として示す図で
ある。図１においては、メモリ型ＰＤＰ１０は各画素が
Ｒ，Ｇ，Ｇ，Ｂの４つで１組を成すよう構成されてい
る。メモリ型ＰＤＰ１０の画素配置を上記のようにする
ことで、図１に示すように、メモリ型ＰＤＰ１０の全て
の行が、Ｒ，Ｇ，Ｂの３種類の画素のうちそれぞれ２種
類の画素だけを含むようにすることができる。

【００７３】また、図１においてはＲ，Ｇ，Ｇ，Ｂの１
組の画素中の２つのＧの画素はいずれも同じ駆動電極
（補助陽極駆動電極，陽極駆動電極，陰極駆動電極の３
本共）に接続されている。従って１組の画素中の２つの
行に分けて配置しているが、これを駆動する場合は２つ
のＧの画素は同一の行にある場合と同様に扱うことがで
きる。

【００７４】図１において、単色の画面例えば赤色の画
面を表示する場合、Ｒの画素のみを発光させれば良い。
図１ではＲの画素は１行おきに配置されているので、Ｒ
の画素が存在しない行は駆動する必要がない。すなわ
ち、表示状態に応じて陽極及び陰極駆動回路の動作を制
御することにより、常に駆動パルスを印加する場合に比
べると該駆動回路の消費電力を１／２に低減することが
できる。

【００７５】尚、図１においては１組の画素中でＧの画
素だけが２個含まれているが、Ｇの画素の大きさをＲ，
Ｇの画素より小さくすることで、Ｒ，Ｇ，Ｂ各画素の発
光輝度が均一になるようにしている。また、図１では、
１組の画素中にＧの画素が２個含まれる構成としたが、
これをＲ又はＢの画素に置き換えても同様な効果が得ら
れる。

【００７６】更に、図２〜図１４においては補助陽極パ
ルス発生回路４の出力パルスを検出して行電極への駆動
パルス印加を制御する場合を示したが、Ａ／Ｄ変換・メ
モリ回路３の出力、すなわち、補助陽極パルス発生回路
４への印加ディジタル信号を検出する場合でも同様な効
果を得ることができる。

【００７７】図１６は、これまで述べてきたような、サ
ブフィールド走査の代りに、１フィールドに１回ずつ各
陽極駆動電極に駆動パルスを印加する通常のフィールド
走査を行う場合の構成例である。

【００７８】図１６では、入力ビデオ信号の電圧レベル
を検出する検出回路６０を設け、該検出回路６０が、入
力ビデオ信号のある１水平走査周期の電圧レベルが一定
のレベル以下であることを検出した場合、該検出回路６
０の出力によって陽極パルス発生回路５の動作を制御
し、前記水平走査周期の信号が書込まれるべき画素が接
続された陽極駆動電極に駆動パルスを印加しないように
している。これにより不要な駆動パルス印加による電力
損失を低減することができる。

【００７９】尚、図１６では入力ビデオ信号の電圧レベ
ルを検出することにより、陽極パルス発生回路５の動作
を制御しているが、補助陽極パルス発生回路４への入力
ディジタル信号又は該補助陽極パルスの有無によって陽
極パルス発生回路を制御する、図２〜図１４で示した方
法によっても同様な効果が得られることは明らかであ
る。

【００８０】

【発明の効果】本発明によれば、入力画像信号の内容に
基づいて各行駆動電極毎に駆動パルスの印加を制御でき
るので、該当行駆動電極が非選択となった場合には駆動
パルスを印加しないようにすることができ行駆動電極の
浮遊容量充放電によって消費される無効電力による損失
を低減できるが、その際、マトリクス表示装置におい
て、１つの画素を構成する発光セルを４つとし、該４つ
の発光セルのうちの２つが同色の発光セルであるように
すれば、２つの同色の発光セルはいずれも同じ駆動電極
に接続されている。

【００８１】そこで単色の画面例えば緑色の画面を表示
する場合、Ｇの発光セルのみを発光させれば良い。Ｇの
画素が存在しない行は駆動する必要がない。すなわち、
表示状態に応じて電極駆動の動作を制御することによ
り、常に駆動パルスを印加する場合に比べると該電極駆
動に要する消費電力を１／２に低減することができると
いう利点がある。また２つが同色の発光セルを他の発光
セルよりも小さくすることによって各色の発光輝度を均
一にできるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の画素配置を示す図である。

【図２】本発明によるマトリクス表示装置の動作原理を
示すブロック図である。

【図３】図２の回路動作で用いられる主要駆動パルスの
タイミングチャートである。

【図４】図２における電力回収回路の詳細動作を説明す
るための回路図である。

【図５】図４の回路における要部の電圧、電流波形図で
ある。

【図６】図２における陽極パルス発生回路の具体例を示
す回路図である。

【図７】図２における補助陽極パルス発生回路の具体例
を示す回路図である。

【図８】動作原理の別の例を示す構成図である。

【図９】図８の回路動作で用いられる主要駆動パルスの
タイミングチャートである。

【図１０】図８における可変インダクタの構成例を示す
回路図である。

【図１１】図８における陽極パルス発生回路の具体例を
示す回路図である。

【図１２】図６、図１１における遅延回路の構成例を示
す回路図である。

【図１３】動作原理の別の例を示す構成図である。

【図１４】動作原理の別の例を示す構成図である。

【図１５】本発明の実施例を理解する上で参考となるメ
モリ型ＰＤＰ１０の画素配置を示す図である。

【図１６】動作原理の別の例を示す構成図である。

【符号の説明】

１…ビデオ信号入力端子、２…同期制御回路、３…Ａ／
Ｄ変換・メモリ回路、４…補助陽極パルス発生回路、５
…陽極パルス発生回路、６…陰極パルス発生回路、７…
補助陽極ドライバ、８…陰極ドライバ、９，１１，１
２，１４，３１…スイッチ、１０…メモリ型ＰＤＰ、１
５…コンデンサ、１３…インダクタ、４２…ＮＯＲ回
路、５２…遅延回路、５３…エンコーダ、Ｓ1 〜Ｓm …
補助陽極駆動電極、Ａ1 〜Ａn …陽極駆動電極、Ｋ1 〜
Ｋn …陰極駆動電極、ＣS1〜ＣSm補助陽極浮遊容量、Ｃ
A1〜ＣAn…陽極浮遊容量、Ｃk1〜Ｃkn…陰極浮遊容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の画素をマトリクス状に配列して成
   るマトリクス表示装置において、 １つの画素を構成する発光セルを４つとし、該４つの発
   光セルのうちの２つが同色の発光セルであり、該同色の
   発光セルを他の色の発光セルよりも小さくしたことを特
   徴とするマトリクス表示装置。