JPH08278765A - プラズマディスプレイパネルの駆動回路 - Google Patents

プラズマディスプレイパネルの駆動回路

Info

Publication number
JPH08278765A
JPH08278765A JP7083911A JP8391195A JPH08278765A JP H08278765 A JPH08278765 A JP H08278765A JP 7083911 A JP7083911 A JP 7083911A JP 8391195 A JP8391195 A JP 8391195A JP H08278765 A JPH08278765 A JP H08278765A
Authority
JP
Japan
Prior art keywords
scan
circuit
drive circuit
power supply
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7083911A
Other languages
English (en)
Other versions
JP2885127B2 (ja
Inventor
Shiyuuji Nakamura
修士 中村
Masahiro Shimizu
昌宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7083911A priority Critical patent/JP2885127B2/ja
Priority to KR1019960010842A priority patent/KR100218842B1/ko
Priority to US08/630,220 priority patent/US5739641A/en
Publication of JPH08278765A publication Critical patent/JPH08278765A/ja
Application granted granted Critical
Publication of JP2885127B2 publication Critical patent/JP2885127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【目的】 本発明は走査駆動回路の低消費電力化を図っ
て大容量のプラズマディスプレイパネルを駆動し得るプ
ラズマディスプレイパネルの駆動回路を提供することを
目的とする。 【構成】 走査パルス駆動回路２１は従来と同様の動作
を行うＩＣ回路である。ダイオードアレイ３４ｃは走査
パルス駆動回路２１の出力端子ＯＵＴ１〜ＯＵＴｍのそ
れぞれに対応して全部でｍ個のダイオードからなり、そ
れぞれのアノードはスイッチ素子２４ｃを介して接地さ
れ、カソードは出力端子ＯＵＴ１〜ＯＵＴｍに接続され
ている。維持期間において、スイッチ素子２４ｃがオ
フ、スイッチ素子２２ｃがオンに切り換えられた時に、
ダイオードアレイ３４ｃを通してＰＤＰの表示セルに放
電電流が流れる。この放電電流は走査パルス駆動回路２
１内を通過せず、すべてダイオードアレイ３４ｃに流れ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプラズマディスプレイパ
ネルの駆動回路に係り、特にプラズマディスプレイパネ
ルの走査維持電極を駆動するプラズマディスプレイパネ
ルの駆動回路に関する。
【０００２】
【従来の技術】一般に、プラズマディスプレイパネル
（以下、ＰＤＰと記す）は、薄型構造でちらつきがなく
表示コントラスト比が大きいこと、また、比較的に大画
面とすることが可能であり、応答速度が速く、自発光型
で蛍光体の利用により多色発光も可能であることなど、
数多くの特徴を有している。このために、近年、コンピ
ュータ関連の表示装置の分野及びカラー画像表示の分野
等において、広く利用されるようになりつつある。
【０００３】このＰＤＰには、その動作方式により、電
極が誘電体で被覆されて間接的に交流放電の状態で動作
させる交流放電型のものと、電極が放電空間に露出して
直流放電の状態で動作させる直流放電型のものとがあ
る。更に、前記交流放電型には、駆動方式として放電セ
ルのメモリを利用するメモリ動作型と、それを利用しな
いリフレッシュ動作型とがある。なお、交流放電型ＰＤ
Ｐの輝度は、放電回数すなわち、パルス電圧の繰り返し
数に比例する。上記のリフレッシュ型の場合は、表示容
量が大きくなると輝度が低下するため、小表示容量のＰ
ＤＰに対して主として使用されている。
【０００４】図１３は交流放電メモリ動作型のＰＤＰの
一つの表示セルの断面図を示す。同図に示すように、こ
の表示セルは、ガラスよりなる前面及び背面の二つの対
向配置された絶縁基板１１及び５と、背面の絶縁基板５
上に形成される走査電極３及び維持電極６と、前面の絶
縁基板１１の底面に走査電極３及び維持電極６と直交す
る方向に配置形成されたデータ電極１０と、絶縁基板５
及び１１の間の空間に、ヘリウム、ネオン及びキセノン
等又はそれらの混合ガスからなる放電ガスが充填される
放電ガス空間４と、この放電ガス空間４を確保すると共
に表示セルを区切るための隔壁１と、上記放電ガスの放
電により発生する紫外線を可視光に変換する蛍光体８
と、走査電極３及び維持電極６を覆う誘電体２と、この
誘電体２を放電から保護する酸化マグネシウム等からな
る保護層７と、蛍光体８とデータ電極１０の間に介在さ
れた誘電体９とから構成されている。
【０００５】次に、図１３の断面図と共に、選択された
表示セルの放電動作について説明する。走査電極３とデ
ータ電極１０との間に放電しきい値を越えるパルス電圧
すなわちデータ・パルスを印加して放電を開始させる
と、このデータ・パルスの極性に対応して正負の電荷が
両側の誘電体２及び９の表面に吸引されて電荷の堆積を
生じる。この電荷の堆積に起因する等価的な内部電圧、
すなわち壁電圧は、上記のデータ・パルスの電圧と逆極
性となるために、上記の放電の成長と共にセル内部の実
効電圧が低下し、上記のデータ・パルスの電圧が一定値
を保持していても、放電を維持することができず、遂に
は停止する。
【０００６】この後に、隣接する走査電極３と維持電極
６との間に、上記の壁電圧と同極性のパルス電圧である
維持パルスを印加すると、上記の壁電圧の分が実効電圧
として重畳されるため、上記の維持パルスの電圧振幅が
低くても、放電しきい値を越えて放電することができ
る。従って、上記の維持パルスを走査電極３と維持電極
６との間に印加し続けることにより、上記の放電を維持
することが可能となる。この機能が前記メモリ機能であ
る。
【０００７】また、走査電極３又は維持電極６に上記壁
電圧を中和するような大きさ及び幅のある低電圧のパル
ス電圧である消去パルスを印加することにより、上記の
放電を停止させることができる。
【０００８】図１４は上記の交流放電メモリ動作型ＰＤ
Ｐの従来の電極配置を示す。ドット・マトリクス表示用
のＰＤＰパネル１２ａには、丸で模式的に示す表示セル
１３ａがｊ行、ｋ列のマトリクス状に配置されている。
ＰＤＰパネル１２ａは、相互に平行に配列された走査電
極Ｓｃ１、Ｓｃ２、．．．、Ｓｃｊ及び維持電極Ｓｕ
１、Ｓｕ２、．．．、Ｓｕｊと、これらの走査電極Ｓｃ
１〜Ｓｃｊ及び維持電極Ｓｕ１〜Ｓｕｊとそれぞれ直交
して配列されているデータ電極Ｄ１、Ｄ２、．．．、Ｄ
ｋとからなる構成である。この表示セル１３ａを構成す
る蛍光体（図１３の８）を赤（Ｒ）、緑（Ｇ）及び青
（Ｂ）の三原色に塗り分けることにより、カラー表示可
能なＰＤＰを得ることができる。
【０００９】次に、図１４の動作について図１５の従来
の駆動波形の一例のタイミングチャートと共に説明す
る。図１５（ａ）は維持電極Ｓｕ１〜Ｓｕｊに印加され
る共通の維持電極駆動波形ＣＯＭを、同図（ｂ）、
（ｃ）及び（ｄ）は走査電極Ｓｃ１、Ｓｃ２及びＳｃｊ
にそれぞれ印加される走査電極駆動波形Ｓ１、Ｓ２及び
Ｓｊを、同図（ｅ）はデータ電極Ｄｉ（１≦ｉ≦ｋ）に
印加されるデータ電極駆動波形ＤＡＴＡをそれぞれ示
す。
【００１０】駆動の一周期は、予備放電期間６０と走査
書き込み期間６１と維持期間６２からなる。予備放電期
間６０は走査書き込み期間６１において安定した書き込
み放電特性を得るために、放電ガス空間４内に活性粒子
及び壁電荷を生成するための期間であり、ＰＤＰパネル
１２ａの全表示セルにおいて同時に放電及びその消去が
行われる。
【００１１】走査書き込み期間６１は、走査電極Ｓｃ１
〜Ｓｃｊにそれぞれ走査パルス１６をシーケンシャルに
独立したタイミングで印加しておき、線順次に書き込み
放電を行う期間である。ＰＤＰパネル１２ａの１行目
（１ライン目）のｉ列の表示セル１３ａに書き込みを行
うときには、データパルス２０を駆動波形Ｓ１の走査パ
ルス１６のタイミングと一致させて印加することによ
り、走査電極Ｓｃ１とデータ電極Ｄｉとの間に放電を発
生させる。この表示セル１３ａに書き込みを行わない場
合には、データパルスを印加しない。
【００１２】維持期間６２は、走査書き込み期間におい
て書き込み放電した表示セルを、上記のメモリ機能の下
に、維持放電させる期間であり、図１５（ａ）の維持パ
ルス１８及び同図（ｂ）〜（ｄ）の維持パルス１９によ
り維持電極と走査電極の間で放電が反復されて点灯が継
続される。走査電極に図１５（ｂ）〜（ｄ）に１４で示
す維持消去パルスが印加されると、上記の放電が停止さ
れて消灯する。
【００１３】次に、上記の走査電極駆動波形Ｓ１〜Ｓｊ
を発生する従来のプラズマディスプレイパネルの駆動回
路の各例について説明する。図１６は従来のプラズマデ
ィスプレイパネルの駆動回路の一例の回路構成図を示
す。この従来回路は特開平５−２４９９１６号公報記載
の駆動回路で、維持パルス駆動回路と走査パルス駆動回
路について示してある。同図中、走査パルス駆動回路２
１は、集積回路（ＩＣ）であり、出力回路がプッシュプ
ル形で構成された一対のスイッチ素子３０、３１と、そ
れらに並列に接続された一対の逆電圧防止用ダイオード
３２、３３を有し、それら一対のスイッチ素子の接続点
の各出力ＯＵＴ１〜ＯＵＴｍは走査電極に接続される。
【００１４】また、走査パルス駆動回路２１に入力され
る複数の制御信号２７によって、シフトレジスタ２８及
びラッチ回路２９は、これらのスイッチ素子３０、３１
の制御信号を生成し、この制御信号によりスイッチ素子
３０、３１をオン／オフ動作をすることによって、走査
パルスを出力する。
【００１５】接地から電源ＶＳＳＣＡＮの負端子の間に
スイッチ素子２２ａ、ダイオード２３ａ、２５ａ及びス
イッチ素子２４ａが接続されており、ダイオード２３ａ
及び２５ａの接続点は走査パルス駆動回路２１の高電位
側電源端子６３に接続され、負電源ＶＷが走査パルス駆
動回路２１の低電位側電源端子６４に接続されている。
スイッチ素子２２ａ及び２４ａは維持パルスのスイッチ
ングコントロール信号出力回路２６ａから供給される制
御信号によってスイッチング制御されることにより、維
持パルスを出力する維持パルス回路、すなわちスイッチ
素子２２ａ、２４ａの出力端子を接続し、維持パルス波
形上に走査パルス波形を重畳する形で両パルスの混合を
行い、電極を駆動する。
【００１６】図１７は従来のプラズマディスプレイの駆
動回路の他の例の回路構成図を示す。この従来の駆動回
路は例えば特開平５−２６５３９７号公報に記載された
駆動回路で、図１６と同一構成部分には同一符号を付し
てある。図１７において、各アノードがスイッチ素子２
２ｂを介して接地と走査パルス駆動回路２１の高電位側
電源端子６３に共通接続され、かつ、各カソードが走査
パルス駆動回路２１の各出力端子に接続されたｍ個のダ
イオードからなる第１のダイオードアレイ３４ｂと、各
カソードがスイッチ素子２４ｂを介して負電源ＶＳＳＣ
ＡＮに共通接続され、かつ、各アノードが走査パルス駆
動回路２１の各出力端子に接続されたｍ個のダイオード
からなる第２のダイオードアレイ３５ｂとを有する。
【００１７】これにより、走査パルス駆動回路２１を通
過させずに、スイッチングコントロール信号出力回路２
６ｂから供給されるスイッチングコントロール信号によ
りスイッチ素子２２ｂ及び２４ｂをスイッチング制御す
ることにより、スイッチ素子２２ｂ及び２４ｂを介して
維持パルスを供給し、ダイオードアレイ３４ｂ及び３５
ｂを介して走査パルス駆動回路２１からの走査パルスと
の混合を行う。この走査パルス駆動回路２１の出力形態
は、維持パルスが出力されている期間は、ハイインピー
ダンス状態となっている。
【００１８】
【発明が解決しようとする課題】しかるに、図１６に示
した従来の駆動回路では、維持パルス駆動によって発生
するプラズマディスプレイパネルの静電容量の充放電電
流及び気体放電電流等の駆動電流がすべてＩＣ回路であ
る走査パルス駆動回路２１を通過するため、この駆動回
路における消費電力が過大となり、発熱量が大きくなる
という問題がある。
【００１９】また、図１７に示した従来の駆動回路で
は、上記したように走査パルス駆動回路２１の出力部に
ハイインピーダンス機能を備える必要がある。それに伴
い、複雑な制御及び回路構成が必要となり、回路のコス
トアップをまねくという問題がある。
【００２０】本発明は上記の点に鑑みなされたもので、
走査維持電極駆動時の維持パルス駆動電流をダイオード
によって走査パルス駆動回路通過経路から側路させ、走
査パルス駆動回路の低消費電力化を図って大容量のプラ
ズマディスプレイパネルを駆動し得るプラズマディスプ
レイパネルの駆動回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明は上記の目的を達
成するため、走査電極機能と維持電極機能を共有する複
数の走査維持電極と、走査維持電極と直交するデータ電
極とを少なくとも備えるプラズマディスプレイパネルの
走査維持電極駆動回路において、集積回路で構成され、
複数の出力端子より走査維持電極へ走査パルスを出力す
る走査パルス駆動回路と、走査パルス駆動回路の複数の
出力端子に別々にカソードが接続された複数のダイオー
ドからなる第１のダイオードアレイと、第１のダイオー
ドアレイを構成するダイオードのアノードと第１の電源
との間に接続された第１のスイッチ素子と、走査パルス
駆動回路の高電位側電源端子と第１の電源よりも低電位
の第２の電源の間に接続された第２のスイッチ素子と、
少なくとも維持期間において第１及び第２のスイッチ素
子を交互にスイッチング制御するパルス制御回路とを有
する構成とし、請求項２記載の発明では更に走査パルス
駆動回路の高電位側電源端子と第１の電源よりも低電位
の第３の電源の間に接続された第３のスイッチ素子を有
する構成としたものである。
【００２２】また、請求項３記載の発明では、走査パル
ス駆動回路の複数の出力端子にアノードが別々に接続さ
れ、かつ、走査パルス駆動回路の高電位側電源端子にカ
ソードが共通接続された複数のダイオードからなる第２
のダイオードアレイを更に有するように構成する。
【００２３】ここで、走査パルス駆動回路の高電位側電
源端子と第２及び第３のスイッチ素子との間にインピー
ダンス素子を挿入接続することが、走査パルス駆動回路
内を流れる電流を制限できるために望ましい。
【００２４】請求項５記載の発明では上記の目的を達成
するため、第２のスイッチ素子を第２のダイオードアレ
イを構成するダイオードのカソードと第２の電源との間
に接続し、走査パルス駆動回路の高電位側電源端子には
第１の電源よりも低電位の第３の電源の間に接続された
第３のスイッチ素子だけを接続したものである。
【００２５】また、上記の目的を達成するため、請求項
６記載の発明では、第４及び第５のスイッチ素子と、第
４及び第５のスイッチ素子をスイッチング制御するタイ
ミング回路と、走査パルス駆動回路の高電位側電源端子
と第４のスイッチ素子の一端との間に接続された第１の
コイル及び第１の逆流防止用ダイオードからなる第１の
直列回路と、第１のダイオードアレイを構成するダイオ
ードのアノードと第１のスイッチ素子との接続点と第５
のスイッチ素子の一端との間に接続された第２のコイル
及び第２の逆流防止用ダイオードからなる第２の直列回
路と、第４及び第５のスイッチ素子の各他端に一端が共
通接続され、他端が第１の電源に接続されたコンデンサ
とを更に設けたことを特徴とする。
【００２６】また、請求項８記載の発明では、請求項６
記載の上記の第４及び第５のスイッチ素子のうち第４の
スイッチ素子の一端と第２のダイオードアレイを構成す
るダイオードのカソードと第２のスイッチ素子との接続
点との間に第１の直列回路を接続し、第４及び第５のス
イッチ素子の各他端に一端が共通接続され、他端が第１
の電源に接続されたコンデンサを有する構成としたもの
である。
【００２７】また、請求項９記載の発明では、第４及び
第５のスイッチ素子と、走査パルス駆動回路の高電位側
電源端子に一端が接続された第１のコイルと、第１のコ
イルの他端にアノードが接続され、第４のスイッチ素子
の一端にカソードが接続された第１の逆流防止用ダイオ
ードと、第１のコイルの他端にカソードが接続され、第
５のスイッチ素子の一端にアノードが接続された第２の
逆流防止用ダイオードと、第４及び第５のスイッチ素子
の各他端に一端が共通接続され、他端が第１の電源に接
続されたコンデンサとを有する構成としたものである。
【００２８】また、請求項１１記載の発明では、走査パ
ルス駆動回路の低電位側電源端子に一端が接続され、他
端が第２の電源よりも低電位の第４の電源に接続され、
第３のスイッチ素子と共に、少なくとも走査書き込み期
間はオンとされ、維持期間はオフとされる第６のスイッ
チ素子を設けたものである。
【００２９】
【作用】請求項１記載の発明では、維持期間において第
１のスイッチ素子がオン、第２のスイッチ素子がオフと
された時には、第１の電源から第１のスイッチ素子及び
第１のダイオードアレイそれぞれ介して走査維持電極へ
電流が供給されるため、このときの電流が走査パルス駆
動回路内を通過せず、第１のダイオードアレイにより側
路される。また、その後に共通側維持パルスが低下した
時にも同様の経路で電流を側路して走査維持電極へ供給
できる。
【００３０】請求項３記載の発明では、維持期間におい
て第１のスイッチ素子がオフ、第２のスイッチ素子がオ
ンとされた時には、第２の電源から第２のスイッチ素子
及び走査パルス駆動回路をそれぞれ介して走査維持電極
へ供給される電流の一部が第２のダイオードアレイによ
り分流されるため、走査パルス駆動回路内を通過する電
流を低減できる。
【００３１】請求項５記載の発明では、維持期間には第
３のスイッチ素子が例えばオフとされるために、走査パ
ルス駆動回路の高電位側電源端子にこの維持期間、電源
電圧が供給されないようにでき、これにより走査パルス
駆動回路の電源ラインをその時の出力電圧に固定でき
る。
【００３２】請求項６乃至１０記載の発明では、第１及
び第２のダイオードアレイにより維持パルスの駆動電流
が走査パルス駆動回路内を通過しないように側路でき、
またコンデンサに無効電力を回収できる。また、請求項
９記載の発明ではコイルを共用できる。
【００３３】更に、請求項１１記載の発明では、少なく
とも走査書き込み期間はオンとされ、維持期間はオフと
される第６のスイッチ素子を設けて維持期間は走査パル
ス駆動回路に電源を印加しないようにしたため、走査パ
ルス駆動回路の電源ラインをその時の出力電圧に固定で
きる。
【００３４】
【実施例】次に、本発明の実施例について図面と共に説
明する。図１は本発明の第１実施例の回路構成図を示
す。同図中、図１６及び図１７と同一構成部分には同一
符号を付し、その説明を省略する。図１において、一端
がそれぞれ接地電位及び負電源ＶＳＳＣＡＮに接続され
ており維持パルスの電位を固定するためのスイッチ素子
２２ｃ及び２４ｃと、一端が負電源ＶＢＷに接続されて
おり走査パルスの基準電位を固定するためのスイッチ素
子６５ｃと、スイッチ素子２２ｃ、２４ｃ及び６５ｃを
それぞれスイッチング制御する制御パルスを発生するパ
ルス制御回路２６ｃと、走査パルス駆動回路２１と、維
持電流供給と駆動電流側路のためのダイオードアレイ３
４ｃとから構成されている。走査パルス駆動回路２１は
従来と同様の構成により同様の動作を行うＩＣ回路であ
る。
【００３５】また、スイッチ素子３０及び３１とダイオ
ード３２及び３３は、走査パルス駆動回路２１の出力端
子ＯＵＴ１〜ＯＵＴｍのそれぞれに対応して全部でｍ組
設けられており、それぞれの一端は走査パルス駆動回路
２１の高電位側電源端子６３を介してスイッチ素子２４
ｃ及び６５ｃの他端に接続され、またそれぞれの他端
は、走査パルス駆動回路２１の負電位側電源端子６４を
介して負電源ＶＷに接続されている。
【００３６】ダイオードアレイ３４ｃは走査パルス駆動
回路２１の出力端子ＯＵＴ１〜ＯＵＴｍのそれぞれに対
応して全部でｍ個のダイオードからなり、ｍ個のダイオ
ードのアノードはスイッチ素子２２ｃを介して接地さ
れ、ｍ個のダイオードのカソードは出力端子ＯＵＴ１〜
ＯＵＴｍに別々に接続されている。
【００３７】次に、本実施例の回路の維持期間における
概略の動作を電圧、電流のタイミングを示す図２のタイ
ミングチャートと共に説明する。まず、時刻ｔ１以前に
おいて、スイッチ素子２２ｃ及び３０がそれぞれオン、
スイッチ素子２４ｃ、６５ｃ及び３１がそれぞれオフの
状態を保持している。時刻ｔ１でスイッチ素子２４ｃが
オン、スイッチ素子２２ｃがオフとされると、ダイオー
ド３２を通してＰＤＰの表示セルに図２（ｃ）に示すよ
うに充電電流５０ａが供給され、時刻ｔ２までの期間図
２（ａ）に示すように、各出力ＯＵＴ１〜ＯＵＴｍは維
持パルス電圧ＶＳＳＣＡＮにクランプされる。
【００３８】次に、時刻ｔ２のタイミングでスイッチ素
子２４ｃがオフ、スイッチ素子２２ｃがオンに切り換え
られ、図２（ｃ）に示すようにダイオードアレイ３４ｃ
を通してＰＤＰの表示セルに放電電流５２ａが流れ、そ
の後の時刻ｔ５までの期間図２（ａ）に示すように、各
出力ＯＵＴ１〜ＯＵＴｍはグランドレベルにクランプさ
れる。上記の放電電流５２ａは走査パルス駆動回路２１
内を通過せず、すべてダイオードアレイ３４ｃに流れ
る。このシーケンスを繰り返すことにより図２（ａ）に
示すように維持パルスが出力される。
【００３９】なお、維持期間（図１５の６２）の直前の
走査書き込み期間（図１５の６１）では、スイッチ素子
２２ｃ及び２４ｃはそれぞれオフ状態に保持され、代わ
ってスイッチ素子６５ｃがオンとされ、走査パルス駆動
回路２１の電源端子６３をＶＢＷに固定する。
【００４０】次に、図１の第１実施例の要部の回路及び
動作について更に詳細に説明する。図３は上記の第１実
施例の要部の具体的回路図をＰＤＰパネル１２ｂ及び共
通側維持パルス駆動回路と共に示す。同図中、図１と対
応する構成部分には同一番号を付し、かつ、それに添字
ｄを付してあり、また、説明の簡略化のため、ＰＤＰパ
ネル１２ｂの１ライン分のみ示してある。
【００４１】図３において、ＭＯＳトランジスタ２２
ｄ、２４ｄ及びダイオード３４ｄは、前記図１のスイッ
チ素子２２ｃ、２４ｃ及びダイオードアレイ３４ｃの内
の一のダイオードに相当し、これらは走査側維持パルス
駆動回路を構成している。また、走査パルス駆動回路２
１の出力段のＭＯＳトランジスタ３０ｄ及び３１ｄと、
ダイオード３２ｄ及び３３ｄは、図１のスイッチ素子３
０及び３１と、ダイオード３２及び３３にそれぞれ相当
する。また、ＭＯＳトランジスタ６５ｄは図１のスイッ
チ素子６５ｃに相当する。更に、図１には図示を省略し
たが、ＭＯＳトランジスタ２４ｄ、３０ｄ、６５ｄの各
ドレイン及びダイオード３２ｄのカソードとの共通接続
点にアノードが接続され、カソードが接地されたダイオ
ード３６ｄが設けられている。
【００４２】また、ＭＯＳトランジスタ３０ｄ及び３１
ｄとダイオード３２ｄのアノード、ダイオード３３ｄ及
び３４ｄの各カソードとの共通接続点は、走査電極Ｓｃ
ｋに接続されている。ＰＤＰパネル１２ｂのｋ番目のラ
インはこの走査電極Ｓｃｋと維持電極Ｓｕｋが平行に配
列されており、これらに対応して表示セル１３ｂをはじ
めとする多数の表示セルが設けられた構成である。
【００４３】更に、維持電極Ｓｕｋの一端はＭＯＳトラ
ンジスタ３７ｄ及び３８ｄの両ドレイン接続点に接続さ
れている。ＭＯＳトランジスタ３７ｄ、３８ｄの各ソー
スは接地及び負電源ＶＳＣＯＭに接続されている。これ
らＭＯＳトランジスタ３７ｄ及び３８ｄは共通側維持パ
ルス駆動回路を構成している。
【００４４】次に、この第１実施例の要部の動作につい
て図２のタイミングチャートと共に説明する。まず、走
査側維持パルス（図１５の１９に相当）の発生時の動作
について説明するに、図２の時刻ｔ１のタイミングでＭ
ＯＳトランジスタ２４ｄが図１のパルス制御回路２６ｃ
よりの制御パルスによりオンとされる。また、この時に
はＭＯＳトランジスタ２２ｄ、３１ｄ及び６５ｄがそれ
ぞれオフとされており、またＭＯＳトランジスタ３０ｄ
がオンとされている。
【００４５】これにより、ダイオード３２ｄ及びＭＯＳ
トランジスタ２４ｄをそれぞれ通して走査電極Ｓｃｋに
図２（ｃ）に５０ａで示す充電電流が流れ、また出力電
位が図２（ａ）に示すように、グランドレベルから負電
源ＶＳＳＣＡＮのレベルに低下する。すなわち、この充
電電流５０ａは走査パルス駆動回路２１内のダイオード
３２ｄを通過する電流である。
【００４６】次に、出力電位がＶＳＳＣＡＮのレベルに
達してから、数百ｎ秒程度の放電遅れ時間経過後、走査
電極Ｓｃｋと維持電極Ｓｕｋとの間に図２（ｃ）に示す
ように気体放電電流５１ａが流れる。この気体放電電流
５１ａは充電電流５０ａと同一方向の電流であるため、
充電電流５０ａと同様の経路を通過する。これらの電流
５０ａ及び５１ａとダイオード３２ｄの順方向降下電圧
との積は、ダイオード３２ｄすなわち走査パルス駆動回
路２１の消費電力の一部となる。
【００４７】続いて、これまでオン状態にあったＭＯＳ
トランジスタ２４ｄが時刻ｔ２でオフとされ、かつ、こ
れまでオフ状態にあったＭＯＳトランジスタ２２ｄがオ
ンに切り換えられる。すると、ＭＯＳトランジスタ２２
ｄ及びダイオード３４ｄをそれぞれ通して走査電極Ｓｃ
ｋに図２（ｃ）に５２ａで示す放電電流が流れ、走査電
極Ｓｃｋへの出力電位が図２（ａ）に示すようにグラン
ドレベルに引き上げられクランプされる。すなわち、こ
の時にはＰＤＰパネル１２ｂの走査電極Ｓｃｋと維持電
極Ｓｕｋとの間の静電容量の蓄積電荷を放電する上記の
放電電流５２ａは、走査パルス駆動回路２１内を通過す
ることなく、側路用のダイオード３４ｄを通過する。
【００４８】次に、共通側維持パルス発生について説明
する。共通側維持パルス（図１５の１８に相当）を発生
している期間では、走査側回路はＭＯＳトランジスタ２
２ｄがオン状態であり、出力電位がグランドレベルにク
ランプされているが、ＰＤＰパネル１２ｂの走査電極Ｓ
ｃｋと維持電極Ｓｕｋとの間の静電容量による容量カッ
プリングにより走査側回路は共通側維持パルス駆動回路
と接続されているため、共通側維持パルス駆動回路の電
位変動によって走査側回路には図２（ｃ）に５３ａ〜５
５ａで示す電流が流れる。
【００４９】すなわち、時刻ｔ３から時刻ｔ４までの間
ＭＯＳトランジスタ３８ｄがオンとされ、かつ、ＭＯＳ
トランジスタ３７ｄがオフとされると、維持電極Ｓｕｋ
への出力電位は図２（ｂ）に示すようにＭＯＳトランジ
スタ３８ｄに接続されている負電源ＶＳＣＯＭのレベル
にクランプされる。また、この時刻ｔ３には走査電極Ｓ
ｃｋがグランドレベルで、維持電極Ｓｕｋが負電源ＶＳ
ＣＯＭのレベルに低下するので、ＰＤＰパネル１２ｂの
走査電極Ｓｃｋと維持電極Ｓｕｋとの間の静電容量には
ＭＯＳトランジスタ２２ｄからダイオード３４ｄを介し
て図２（ｃ）に５３ａで示す如く充電電流が流れる。
【００５０】その後、共通側維持電極出力電位がＶＳＣ
ＯＭのレベルに達してから、数百ｎ秒程度の放電遅れ時
間経過後、走査電極Ｓｃｋと維持電極Ｓｕｋとの間に図
２（ｃ）に示すように気体放電電流５４ａが流れる。こ
の気体放電電流５４ａは充電電流５３ａと同一方向の電
流であるため、充電電流５３ａと同様の経路を通過す
る。すなわち、これらの充電電流５３ａ及び気体放電電
流５４ａは、走査パルス駆動回路２１内を通過すること
なく、側路用のダイオード３４ｄを通過する。
【００５１】続いて、時刻ｔ４でＭＯＳトランジスタ３
８ｄがオフ、ＭＯＳトランジスタ３７ｄがオンに切り換
えられることにより、共通側維持電極Ｓｕｋの電位が図
２（ｂ）に示すように、ＭＯＳトランジスタ３７ｄを介
してグランドレベルにまで引き上げられクランプされ
る。
【００５２】また、この時刻ｔ４では共通側維持電極Ｓ
ｕｋの電位がグランドレベルにまで引き上げられるた
め、ＰＤＰパネル１２ｂの走査電極Ｓｃｋと維持電極Ｓ
ｕｋとの間の静電容量に蓄積された電荷は、走査電極Ｓ
ｃｋ、ダイオード３２ｄ及び維持パルス出力の過大電圧
防止用のダイオード３６ｄを通してグランドへ流れる図
２（ｃ）に示す放電電流５５ａにより放電される。以上
のシーケンスを繰り返すことで、共通側維持パルスが発
生される。
【００５３】このように、本実施例によれば、維持パル
ス発生時において図１６の従来回路では走査パルス駆動
回路２１内のスイッチ素子３０を流れていた駆動電流の
大部分を、側路用のダイオード３４ｄとグランドレベル
クランプ用ＭＯＳトランジスタ２２ｄ（側路用ダイオー
ドアレイ３４ｃとスイッチ素子２２ｃ）を通してＩＣ回
路の走査パルス駆動回路２１内は通過しないようにして
いるため、従来スイッチ素子３０のオン抵抗分で消費し
ていた電力を大幅に削減することができる。
【００５４】また、上記の駆動電流以外の駆動電流は、
走査パルス駆動回路２１内を通過するが、順方向インピ
ーダンスが非常に小さいダイオード３２を通過するた
め、消費電力は比較的少なくて済む。更に、走査パルス
駆動回路２１はハイインピーダンス状態を必要としない
ので、走査パルス駆動回路２１及びその制御回路の構成
が簡単で済む。
【００５５】次に、本発明の第２実施例について説明す
る。図４は本発明の第２実施例の回路構成図を示す。同
図中、図１と同一構成部分には同一符号を付し、その説
明を省略する。本実施例は、図４に示すように、スイッ
チ素子２４ｃ及び６５ｃと走査パルス駆動回路２１の高
電位側電源端子６３との接続点にそれぞれのカソードが
共通に接続され、それぞれのアノードが走査パルス駆動
回路２１の出力端子ＯＵＴ１〜ＯＵＴｍに別々に接続さ
れたｍ個のダイオードからなるダイオードアレイ３５ｃ
が設けられている点に特徴がある。
【００５６】本実施例の動作について図２のタイミング
チャートを併せ参照して説明するに、図２の時刻ｔ１の
タイミングでスイッチ素子２４ｃがパルス制御回路２６
ｅよりの制御パルスによりオンとされる。また、この時
にはスイッチ素子２２ｃ、３１及び６５ｃがそれぞれオ
フとされており、またスイッチ素子３０がオンとされて
いる。
【００５７】これにより、ダイオード３２及びダイオー
ドアレイ３５ｃをそれぞれ通して出力端子ＯＵＴ１〜Ｏ
ＵＴｍを介して走査電極に図２（ｃ）に５０ａで示す充
電電流が流れ、また出力電位が図２（ａ）に示すよう
に、グランドレベルから負電源ＶＳＳＣＡＮのレベルに
低下する。すなわち、この充電電流５０ａは走査パルス
駆動回路２１内のダイオード３２とダイオードアレイ３
５ｃとを分流して通過する電流である。
【００５８】次に、出力電位がＶＳＳＣＡＮのレベルに
達してから、数百ｎ秒程度の放電遅れ時間経過後、走査
電極と維持電極との間に図２（ｃ）に示すように気体放
電電流５１ａが流れた後、これまでオン状態にあったス
イッチ素子２４ｃが時刻ｔ２でオフとされ、かつ、これ
までオフ状態にあったスイッチ素子２２ｃがオンに切り
換えられる。すると、スイッチ素子２２ｃ及びダイオー
ドアレイ３４ｃをそれぞれ通して出力端子ＯＵＴ１〜Ｏ
ＵＴｍから走査電極に図２（ｃ）に５２ａで示す放電電
流が流れ、走査電極への出力電位が図２（ａ）に示すよ
うにグランドレベルに引き上げられクランプされる。以
上のシーケンスを繰り返すことで、走査側維持パルスが
発生される。
【００５９】本実施例では、上記のように第１実施例で
は走査パルス駆動回路２１内のダイオード３２を通過す
る維持パルス駆動電流５０ａ、５１ａ及び５５ａが、ダ
イオード３２とダイオードアレイ３５ｃのインピーダン
ス比によって分流される点に特徴がある。
【００６０】これにより、本実施例によれば、第１実施
例で側路できなかった維持パルス駆動電流に対しても走
査パルス駆動回路２１外のダイオードアレイ３５ｃを通
して分流させることで、消費電力をＩＣ回路の走査パル
ス駆動回路２１の外付け回路に分担させることができる
ため、第１実施例よりも走査パルス駆動回路２１の消費
電力を低減できる。また、本実施例ではダイオードアレ
イ３５ｃのインピーダンスがダイオード３２のインピー
ダンスよりも小さいほど、大きな電力低減効果が得られ
る。しかも、走査パルス駆動回路２１はハイインピーダ
ンス状態を必要としないので、走査パルス駆動回路２１
及び走査パルス駆動回路２１を駆動する制御する回路の
構成を簡略化できる効果がある。
【００６１】ただし、本実施例では、駆動電流が走査パ
ルス駆動回路２１内を必ず通過するため、大型や精細度
の高い大表示容量のＰＤＰを駆動する場合は消費電力の
低減効果は十分ではないが、駆動容量が比較的小さいＰ
ＤＰを駆動する場合には十分な消費電力低減効果を得る
ことができる。
【００６２】次に、本発明の第３実施例について説明す
る。図５は本発明の第３実施例の回路構成図を示す。同
図中、図１と同一構成部分には同一符号を付し、その説
明を省略する。本実施例は、第２実施例よりもより一層
消費電力を低減する構成としたもので、図５において、
走査パルス駆動回路２１の高電位側電源端子６３とダイ
オードアレイ３５ｃのカソードとの間にインピーダンス
素子３９を接続した点に特徴がある。
【００６３】本実施例によれば、ダイオード３２からス
イッチ素子２４ｃへのラインインピーダンスをインピー
ダンス素子３９により引き上げているため、ダイオード
３２を順方向に通過する駆動電流レベルがインピーダン
ス素子３９を設けない第２実施例に比し更に小さくする
ことができ、この結果走査パルス駆動回路２１の消費電
力を更に低減することができる。この場合、挿入するイ
ンピーダンス素子３９のインピーダンスが、ダイオード
アレイ３５ｃを構成する各ダイオードの順方向インピー
ダンスに対して十分に高いときには、大きな消費電力低
減効果が得られる。
【００６４】しかしながら、このインピーダンス素子３
９は走査パルス出力ための電源ラインに直列に挿入され
ているため、走査パルスの立上り特性に影響を及ぼす。
すなわち、インピーダンス素子３９のインピーダンスが
大きいと、立上り時間が大きくなって走査パルス幅が増
大し、走査書き込みに割り当てられた時間を圧迫してし
まう。例えば、走査パルスの立上り時間を数百ｎ秒とす
るには、維持パルス駆動回路が接続される走査パルス駆
動回路２１の出力数を４０ビット出力としてその１ビッ
トが駆動するＰＤＰの負荷容量を約５０ｐＦとすると、
挿入するインピーダンス素子３９のインピーダンスは数
十から数百Ω程度が望ましい結果が得られている。
【００６５】図６はインピーダンス素子３９の各例を示
す。同図（ａ）は抵抗、同図（ｂ）はダイオード、同図
（ｃ）は２個のダイオードを逆並列接続した構成、同図
（ｄ）はバイポーラトランジスタ、同図（ｅ）は電界効
果トランジスタである。このうち抵抗、ダイオード及び
２個のダイオードの逆並列接続回路は、それぞれ非常に
小型で、特別な制御信号を必要とせず、しかも、実装上
の占有面積やコストの点で有利である。
【００６６】一方、図６（ｄ）及び（ｅ）に示した能動
素子は、インピーダンス状態をコントロールできるため
に、維持期間ではハイインピーダンス状態にして走査パ
ルス駆動回路２１の消費電力を低減し、走査書き込み期
間ではローインピーダンス状態にして走査パルスの立上
り時間を短くできる利点がある。なお、図６に示した素
子以外の素子でも、上記の条件を満たす素子であればイ
ンピーダンス素子３９として用い得ることは勿論であ
る。
【００６７】ところで、以上の実施例では、走査パルス
駆動回路２１の電源端子に接続される電源ＶＳＳＣＡＮ
のレベルあるいはその他のパルスを印加するための電源
電位は、走査パルス駆動回路２１の基準電位であるＶＷ
電位と同電位又は高電位でなければならない。
【００６８】なぜならば、例えば第３の実施例を示す図
５を例にとって説明すると、印加電圧が前記の条件を満
たさない場合、スイッチ素子２４ｃがオンとされると、
ダイオード３３及びダイオードアレイ３５ｃの経路と、
ダイオード３３、３２及びインピーダンス素子３９の経
路のそれぞれに電流が流れてしまい、特に前者のダイオ
ード３３及びダイオードアレイ３５ｃの経路に流れる電
流量はダイオードの順方向インピーダンスしか制限され
ないため、過大電流となって素子を破壊する可能性があ
るからである。また、後者の電流は前記したようにイン
ピーダンス素子３９によって電流は制限されるが、同様
に素子破壊の可能性はある。
【００６９】そこで、このような印加電圧の電位関係に
おける制限をなくす改善を図ったのが、図７に示す第４
実施例である。図７は本発明の第４実施例の回路構成図
を示す。同図中、図５と同一構成部分には同一符号を付
し、その説明を省略する。図７に示すように、本実施例
によれば、走査パルス駆動回路２１の低電位側電源端子
６４と負電源ＶＷとの間に、パルス制御回路２６ｄによ
ってスイッチング制御されるスイッチ素子４６を設けた
点に特徴がある。
【００７０】本実施例の動作について説明するに、ま
ず、走査書き込み期間においては、スイッチ素子４６が
パルス制御回路２６ｄの出力パルスによりオンとされる
と共に、スイッチ素子６５ｃがオンとされる。これによ
り、スイッチ素子６５ｃ及びインピーダンス素子３９を
介して走査パルス駆動回路２１の高電位側電源端子６３
に負電源ＶＢＷの電源電圧が印加され、かつ、スイッチ
素子４６を介して低電位側電源端子６４にＶＢＷよりも
低電位の負電源ＶＷの電源電圧が印加され、これらの電
源電圧間で走査パルス駆動回路２１内のスイッチ素子３
０、３１にコンプリメンタリな動作をさせ、各出力端子
ＯＵＴ１〜ＯＵＴｍをＶＷあるいはＶＢＷの電位にクラ
ンプさせることで走査パルスの出力を行う。この期間ス
イッチ素子２２ｃ及び２４ｃがオンすることはない。
【００７１】次に、維持期間においては、スイッチ素子
４６及び６５ｃをそれぞれオフとし、かつ、スイッチ素
子２２ｃ及び２４ｃをそれぞれスイッチング動作させ、
走査パルス駆動回路２１の各出力端子ＯＵＴ１〜ＯＵＴ
ｍをダイオードアレイ３４ｃ及び３５ｃを通して負電源
ＶＳＳＣＡＮの電位及又はグランド電位にクランプす
る、これまでの実施例と同様な動作により維持パルスを
出力する。
【００７２】本実施例によれば、走査パルス以外のパル
スを出力する期間、走査パルス駆動回路２１の低電位側
電源端子６４に入力される基準電位はスイッチ素子４６
により負電源ＶＷから切り離され、走査パルス駆動回路
２１内のダイオード３３を通してその時の出力電位にほ
ぼ固定されるため、従来構成で発生することのあった過
大電流はその電位関係から防止することができ、走査パ
ルス駆動回路２１への印加電圧の電位関係における制限
を無くすことができる。
【００７３】次に、本発明の第５実施例について説明す
る。図８は本発明の第５実施例の回路構成図を示す。同
図中、図４と同一構成部分には同一符号を付し、その説
明を省略する。図８において、走査パルス駆動回路２１
の出力端子にそれぞれのアノードが別々に接続されたｍ
個のタイオードからなるダイオードアレイ３５ｄと、一
端がダイオードアレイ３５ｄを構成するｍ個のダイオー
ドのカソードに共通に接続され、他端が負電源ＶＳＳＣ
ＡＮに接続された維持パルスの電位を固定するためのス
イッチ素子２４ｄと、スイッチ素子２４ｄ、２２ｃ及び
６５ｃをそれぞれスイッチング制御するパルス制御回路
２６ｅとを有する点に特徴がある。
【００７４】本実施例の動作につき説明するに、走査書
き込み期間においては、スイッチ素子６５ｃがオンとさ
れ、スイッチ素子６５ｃを介して走査パルス駆動回路２
１の高電位側電源端子６３に負電源ＶＢＷの電源電圧が
印加され、かつ、低電位側電源端子６４に負電源ＶＷの
電源電圧が印加され、これらの電源電圧間で走査パルス
駆動回路２１内のスイッチ素子３０、３１にコンプリメ
ンタリな動作をさせ、各出力端子ＯＵＴ１〜ＯＵＴｍを
ＶＷあるいはＶＢＷの電位にクランプさせることで走査
パルスの出力を行う。この期間スイッチ素子２２ｃ及び
２４ｄがオンすることはない。
【００７５】次に、維持期間においては、スイッチ素子
６５ｃがオフとされるため、走査パルス駆動回路２１の
高電位側電源端子６３は負電源ＶＢＷと切り離され、ス
イッチ素子３０及び３１は走査パルス駆動回路２１がハ
イインピーダンス機能を有していないため、スイッチ素
子３０がオン、スイッチ素子３１がオフの状態を保持す
る。この状態でスイッチ素子２２ｃ及び２４ｄがパルス
制御回路２６ｅよりのスイッチングパルスによりスイッ
チング動作して、走査パルス駆動回路２１の各出力端子
をダイオードアレイ３５ｄ及びスイッチ素子２４ｄを通
して負電源ＶＳＳＣＡＮに接続して負電源ＶＳＳＣＡＮ
のレベルにクランプすることと、ダイオードアレイ３４
ｃ及びスイッチ素子２２ｃを通して接地に接続してグラ
ンドレベルにクランプすることを交互に繰り返すこと
で、維持パルスを出力する。
【００７６】本実施例における動作上の特徴は、維持期
間では走査パルス駆動回路２１の高電位側電源端子６３
には電圧が供給されないため、その期間は走査パルス駆
動回路２１の電源ラインは実質的にそのときの出力電
位、すなわちＶＳＳＣＡＮの電源レベルあるいはグラン
ドレベルに固定されることである。
【００７７】本実施例のこの駆動方法によれば、図１７
に示した従来回路における走査パルス駆動回路２１のよ
うにハイインピーダンスの機能を持たせる必要がないの
で、走査パルス駆動回路２１及びその制御回路の構成を
簡略化できる。しかも、維持パルスの駆動電流は走査パ
ルス駆動回路２１内を通過することがないので、走査パ
ルス駆動回路２１の低消費電力化ができる。
【００７８】次に、本発明の第６実施例について説明す
る。図９は本発明の第６実施例の回路構成図を示す。同
図中、図５と同一構成部分には同一符号を付し、その説
明を省略する。本実施例は図９に示すように、図５の第
３実施例に加えて走査パルス駆動回路２１の高電位側電
源端子６３にインピーダンス素子３９を介して接続され
た電荷回収回路４０と、ダイオードアレイ３４ｃのアノ
ードとスイッチ素子２２ｃとの共通接続点に接続された
電荷回収回路４１と、これら電荷回収回路４０及び４１
内のスイッチ素子４４及び４７をスイッチング制御する
電荷回収タイミング回路５６ａとを設けた点に特徴があ
る。
【００７９】電荷回収回路４０は回収用コイル４２、逆
流防止用ダイオード４３、スイッチ素子４４及び回収用
コンデンサ４５から少なくとも構成され、回収用コイル
４２、逆流防止用ダイオード４３及びスイッチ素子４４
からなる直列回路がインピーダンス素子３９と電荷回収
回路４１との間に接続され、スイッチ素子４４と電荷回
収回路４１との接続点をコンデンサ４５を介して接地す
る構成である。
【００８０】また、電荷回収回路４１はスイッチ素子４
７、逆流防止用ダイオード４８及び回収用コイル４９か
ら少なくとも構成され、これらを直列に介して電荷回収
回路４０とダイオードアレイ３４ｃを構成する各ダイオ
ードのアノードとを接続している。
【００８１】次に、本実施例の維持期間における動作に
ついて図１０のタイミングチャートと共に説明する。電
荷回収タイミング回路５６ａは、まず、出力制御信号Ｃ
ＯＮＴ１により電荷回収回路４１内のスイッチ素子４７
を図１０（ａ）に示すように時刻ｔ６からｔ８の直前ま
でオン状態とし、その後の時刻ｔ８のタイミングで出力
制御信号ＣＯＮＴ２により電荷回収回路４０内のスイッ
チ素子４４を図１０（ｃ）に示すようにオフからオンへ
切り換え、その状態を時刻ｔ１０の直前まで保持する。
【００８２】また、パルス制御回路２６ｃは出力制御信
号ＣＯＮＴ３により時刻ｔ６の直後の時刻ｔ７で図１０
（ｂ）に示すようにスイッチ素子２２ｃをオフからオン
へ切り換え、その状態を時刻ｔ８の直前まで保持する。
ここで、時刻ｔ６の直前にはコンデンサ４５に負電源Ｖ
ＳＳＣＡＮ以下の負電位が充電されている。
【００８３】これにより、時刻ｔ６でスイッチ素子４７
がオンされると、一端がコンデンサ４５を介して接地さ
れているスイッチ素子４７、ダイオード４８、回収用コ
イル４９及びダイオードアレイ３４ｃを通して、表示セ
ルの静電容量分の放電電流５２ｂが図１０（ｇ）に示す
ように供給される。この放電電流５２ｂによりコンデン
サ４５に表示セルの容量に蓄積された電荷分の電荷が回
収されることとなる。なお、回収用コイル４９とコンデ
ンサ４５の各値により決まる共振周波数の設定により、
放電電流５２ｂを急峻にできる。
【００８４】また、時刻ｔ７からｔ８までの期間はスイ
ッチ２２ｃ及びダイオードアレイ３４ｃを介して走査パ
ルス駆動回路２１の出力に接続された走査電極が図１０
（ｅ）に示すようにグランドレベルにクランプされる。
【００８５】また、この時刻ｔ７〜ｔ８の期間では前記
したように容量カップリングにより共通側維持パルス駆
動回路の電位変動によって走査側回路には図１０（ｇ）
に５３ｂ〜５５ｂで示す電流が流れる。すなわち、時刻
ｔ７後に維持電極への出力電位は図１０（ｆ）に示すよ
うに負電源ＶＳＣＯＭのレベルにクランプされＰＤＰパ
ネルの表示セルには、スイッチ素子２２ｃからダイオー
ドアレイ３４ｃを介して図１０（ｇ）に５３ｂで示す如
く充電電流が流れる。
【００８６】その後、共通側維持電極出力電位がＶＳＣ
ＯＭのレベルに達してから、数百ｎ秒程度の放電遅れ時
間経過後、図１０（ｇ）に示すように気体放電電流５４
ｂが流れる。この気体放電電流５４ｂは充電電流５３ｂ
と同一方向の電流であるため、充電電流５３ｂと同様の
経路を通過する。そして時刻ｔ８以前に共通側維持電極
の電位が図１０（ｆ）に示すように、グランドレベルに
まで引き上げられクランプされると共に、ＰＤＰパネル
の表示セルの静電容量に蓄積された電荷は、走査電極、
ダイオード３２及び維持パルス出力の過大電圧防止用の
ダイオード（図示せず）を通してグランドへ流れる図１
０（ｇ）に示す放電電流５５ｂにより放電される。以上
のシーケンスを繰り返すことで、共通側維持パルスが発
生される。
【００８７】続いて、時刻ｔ８でスイッチ素子４４が前
記電荷回収タイミング回路５６ａの出力制御信号ＣＯＮ
Ｔ２によりオンとされると、前記したように時刻ｔ６直
前でのコンデンサ４５に充電電荷が残存しているので、
表示セル側からダイオード３２、インピーダンス素子３
９、回収コイル４３、ダイオード４３、スイッチ素子４
４及びコンデンサ４５よりなる経路と、ダイオードアレ
イ３５ｃ、回収コイル４３、ダイオード４３、スイッチ
素子４４及びコンデンサ４５よりなる経路で図１０
（ｇ）に示すように充電電流５０ｂが流れる。
【００８８】すなわち、電荷回収回路４０からダイオー
ドアレイ３５ｃを経た経路とインピーダンス素子及びダ
イオード３２を経た経路とにより表示セルに図１０
（ｇ）に５０ｂで示す充電電流が供給される。
【００８９】また、時刻ｔ８後の時刻ｔ９から時刻ｔ１
０の直前までスイッチ素子２４ｃがパルス制御回路２６
ｃからの制御信号ＣＯＮＴ４によりオンとされ、スイッ
チ素子２４ｃ、ダイオードアレイ３５ｃを介して、か
つ、スイッチ素子２４ｃ、インピーダンス素子３９及び
ダイオード３２を介して表示セルに電流が供給され、走
査側維持パルスは図１０（ｅ）に示すように負電源ＶＳ
ＳＣＡＮのレベルにクランプされる。このとき、インピ
ーダンス素子３９のインピーダンスはダイオードアレイ
３５ｃを構成する各ダイオードのそれよりも十分に高く
設定されているため、前記したように、大半の電流はダ
イオードアレイ３５ｃ側を通過する。つまり、走査パル
ス駆動回路２１内を流れる電流の割合を少なくすること
ができる。
【００９０】その後、数百ｎ秒程度の放電遅れ時間経過
後、図１０（ｇ）に示すように気体放電電流５１ｂが流
れる。この気体放電電流５１ｂは充電電流５０ｂと同一
方向の電流であるため、充電電流５０ｂと同一の経路を
流れる。なお、電荷回収回路４０の回収用コイル４２と
コンデンサ４５の各値により定まる共振周波数の設定に
より、充電電流５０ｂの傾斜を急峻にすることができ
る。
【００９１】本実施例によれば、前記したように維持パ
ルスの駆動電流が比較的インピーダンスが大きいスイッ
チ素子３０を通過せず、インピーダンスが低いダイオー
ドアレイ３４ｃ及び３５ｃにより側路される。これはま
た、無効電力回収動作において回収率の低下を招くライ
ン抵抗を低減するため、無効電力回収率の向上も達成で
きる。しかも、本実施例では走査パルス駆動回路２１は
ハイインピーダンス状態を必要としないので、走査パル
ス駆動回路２１及びその制御回路の構成を簡略化でき
る。
【００９２】また、本実施例は、走査側維持パルスの立
上りと立下りとを、前記コイル４２及びコンデンサ４５
と、コイル４９及びコンデンサ４５との共振周波数の設
定により個別に設定できるため、走査側維持パルスの立
上り時と立下り時に電流経路が異なるためにインピーダ
ンスが相違しても、これに対応して最適な設定ができ
る。
【００９３】次に、本発明の第７実施例について説明す
る。図１１は本発明の第７実施例の回路構成図を示す。
同図中、図８及び図９と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は図８に示した第５
実施例に図９の電荷回収方式を適用したもので、電荷回
収回路４０内の回収用コイル４２の一端がダイオードア
レイ３５ｃを構成するｍ個のダイオードの各カソード
と、スイッチ素子２４ｄの一端との接続点に接続されて
いる。スイッチ素子２４ｄの他端は負電源ＶＳＳＣＡＮ
に接続されている。
【００９４】本実施例の動作は第５実施例と第６実施例
とを組合せたものであるから上記の説明より容易に類推
できるので省略する。本実施例によれば、以上の実施例
と同様に、維持パルス駆動電流が走査パルス駆動回路２
１を通過しないことによる走査パルス駆動回路２１の低
消費電力化と、走査パルス駆動回路２１及びその制御回
路の構成を簡略化を実現できる。
【００９５】次に、本発明の第８実施例について説明す
る。図１２は本発明の第８実施例の回路構成図を示す。
同図中、図９と同一構成部分には同一符号を付し、その
説明を省略する。本実施例は駆動容量が比較的小さく
て、駆動電流が走査パルス駆動回路２１内を通過するこ
とがある程度許容できる場合に有効な実施例で、１つの
電荷回収タイミング回路５６ｂにより１つの電荷回収回
路７０を制御するように構成したものである。
【００９６】電荷回収回路７０はダイオード４３ａ及び
スイッチ素子４４ａからなる第１の直列回路と、ダイオ
ード４３ｂ及びスイッチ素子４４ｂからなる第２の直列
回路との並列回路と、ダイオード４３ａのアノードとダ
イオード４３ｂのカソードにそれぞれ一端が接続され、
他端がスイッチ素子２４ｃ、６５ｃ、インピーダンス素
子３９及びダイオードアレイ３５ｃとの共通接続点に接
続された回収用コイル４２と、スイッチ素子４４ａ及び
４４ｂの一端と接地間に接続されたコンデンサ４５とか
らなる。
【００９７】スイッチ素子４４ａ及び４４ｂは電荷回収
タイミング回路５６ｂの出力制御信号ＣＯＮＴ２及びＣ
ＯＮＴ１により制御される。この制御信号ＣＯＮＴ１及
びＣＯＮＴ２は図１０に説明したスイッチ素子４７及び
４４の制御信号と同じタイミングで出力される。
【００９８】本実施例では、スイッチ素子４４ｂのオン
時に流れる駆動電流がインピーダンス素子３９を通過す
るため、より高い電荷回収効果を得るためには、このイ
ンピーダンス素子３９は図６（ｄ）及び（ｅ）に示した
能動素子で構成することが望ましい。能動素子の動作
は、維持期間においては、スイッチ素子４４ｂがオンす
る期間は、ローインピーダンス状態にし、それ以外の期
間はハイインピーダンス状態とする。これにより、高い
回収効果を得ることができる。
【００９９】また、走査書き込み期間においては、前記
した通りローインピーダンス状態を保持して走査パルス
の立上り時間を短くする。本実施例によれば、第６実施
例に比べて回収コイルの数を半分に削減可能であるの
で、コスト、回路実装時の占有面積的には有利である。
【０１００】以上の各実施例では、図１３及び図１４に
示した３電極構造のプラズマディスプレイパネルを例に
とって述べたが、本発明はこれに限定されるものではな
く、走査電極機能と維持電極機能を共有する電極を有す
るプラズマディスプレイパネルであれば、２電極構造等
の異なった構造のパネルにも適用可能であり、更に交流
型、直流型に限定されるものでもない。
【０１０１】なお、本発明の具体的な回路構成は説明が
冗長になるので省略したが、第１実施例における回路素
子を基本とした組合せあるいは同等な機能を有する回路
素子により構成することが可能であり、また、第４実施
例を他の各実施例と組合せることも可能である。
【０１０２】
【発明の効果】以上説明したように、請求項１乃至３記
載の発明によれば、維持期間において走査維持電極へ供
給される電流が走査パルス駆動回路内を通過せず、第１
のダイオードアレイにより側路され、また、走査維持電
極へ供給される電流の一部が第２のダイオードアレイに
より分流されるようにしたため、プラズマディスプレイ
パネル容量の充放電電流や気体放電電流等の過大な駆動
電流の大部分を走査パルス駆動回路内を通過させないよ
うにでき、よって、集積回路である走査パルス駆動回路
内で消費される電力を従来に比べて大幅に低減できる。
【０１０３】また、請求項５及び１１記載の発明によれ
ば、維持期間には走査パルス駆動回路に電源電圧が供給
しないことにより、走査パルス駆動回路の電源ラインを
その時の出力電圧に固定するようにしたため、走査パル
ス駆動回路にハイインピーダンス機能を持たせる必要が
なく、走査パルス駆動回路及びその制御回路の構成を簡
略化できる。
【０１０４】更に、請求項６乃至１０記載の発明によれ
ば、第１及び第２のダイオードアレイにより維持パルス
の駆動電流が走査パルス駆動回路内を通過しないように
側路でき、またコンデンサに無効電力を回収できるた
め、十分な駆動能力が得られる。また、請求項９記載の
発明ではコイルを共用できるため、電荷回収回路の回路
構成を簡略化できる。
【０１０５】以上により、本発明によれば、プラズマデ
ィスプレイパネルの大型化や高精細度化等の大表示容量
化の要求に伴う電極数の増大に対しても、過大な電流容
量を持つことなく、従来の走査パルス駆動回路ＩＣを用
いて走査維持電極の駆動を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路構成図である。
【図２】図１、図３及び図４の維持期間の動作説明用タ
イミングチャートである。
【図３】本発明の第１実施例の要部の具体的回路図であ
る。
【図４】本発明の第２実施例の回路構成図である。
【図５】本発明の第３実施例の回路構成図である。
【図６】インピーダンス素子の各例を示す図である。
【図７】本発明の第４実施例の要部の具体的回路図であ
る。
【図８】本発明の第５実施例の回路構成図である。
【図９】本発明の第６実施例の回路構成図である。
【図１０】図９の維持期間の動作説明用タイミングチャ
ートである。
【図１１】本発明の第７実施例の回路構成図である。
【図１２】本発明の第８実施例の回路構成図である。
【図１３】交流放電メモリ動作型ＰＤＰの一つの表示セ
ルの構成を示す断面図である。
【図１４】交流放電メモリ動作型ＰＤＰの電極配置を示
す図である。
【図１５】従来の駆動波形の一例のタイミングチャート
である。
【図１６】従来回路の一例の回路構成図である。
【図１７】従来回路の他の例の回路構成図である。
【符号の説明】
２１、２１ｄ 走査パルス駆動回路 ２２ｃ 第１のスイッチ素子 ２４ｃ、２４ｄ 第２のスイッチ素子 ２６ｃ、２６ｄ、２６ｅ パルス制御回路 ３０、３１ 走査パルス駆動回路内のスイッチ素子 ３２、３３ 走査パルス駆動回路内のダイオード ３４ｃ 第１のダイオードアレイ ３５ｃ 第２のダイオードアレイ ３９ インピーダンス素子 ４０、４１、７０ 電荷回収回路 ４２、４９ 回収用コイル ４３、４８ 逆流防止用ダイオード ４４ 第４のスイッチ素子 ４５ 第６のスイッチ素子 ４７ 第５のスイッチ素子 ５０ａ、５０ｂ、５３ａ、５３ｂ 充電電流 ５１ａ、５１ｂ、５４ａ、５４ｂ 気体放電電流 ５２ａ、５２ｂ、５５ａ、５５ｂ 放電電流 ５６ａ、５６ｂ 電荷回収タイミング回路 ６３ 高電位側電源端子 ６４ 低電位側電源端子 ６５ｃ 第３のスイッチ素子

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 走査電極機能と維持電極機能を共有する
    複数の走査維持電極と、該走査維持電極と直交するデー
    タ電極とを少なくとも備えるプラズマディスプレイパネ
    ルの走査維持電極駆動回路において、 集積回路で構成され、複数の出力端子より前記走査維持
    電極へ走査パルスを出力する走査パルス駆動回路と、 該走査パルス駆動回路の複数の出力端子に別々にカソー
    ドが接続された複数のダイオードからなる第１のダイオ
    ードアレイと、 該第１のダイオードアレイを構成するダイオードのアノ
    ードと第１の電源との間に接続された第１のスイッチ素
    子と、 前記走査パルス駆動回路の高電位側電源端子と前記第１
    の電源よりも低電位の第２の電源の間に接続された第２
    のスイッチ素子と、 少なくとも維持期間において前記第１及び第２のスイッ
    チ素子を交互にスイッチング制御するパルス制御回路と
    を有することを特徴とするプラズマディスプレイパネル
    の駆動回路。
  2. 【請求項２】 前記走査パルス駆動回路の高電位側電源
    端子と前記第１の電源よりも低電位の第３の電源の間に
    接続された第３のスイッチ素子を有し、前記パルス制御
    回路は、少なくとも走査書き込み期間に前記第３のスイ
    ッチ素子をスイッチング制御することを特徴とする請求
    項１記載のプラズマディスプレイパネルの駆動回路。
  3. 【請求項３】 前記走査パルス駆動回路の複数の出力端
    子にアノードが別々に接続され、かつ、前記走査パルス
    駆動回路の高電位側電源端子にカソードが共通接続され
    た複数のダイオードからなる第２のダイオードアレイを
    更に有することを特徴とする請求項１記載のプラズマデ
    ィスプレイパネルの駆動回路。
  4. 【請求項４】 前記走査パルス駆動回路の高電位側電源
    端子と前記第２及び第３のスイッチ素子との間にインピ
    ーダンス素子を挿入接続したことを特徴とする請求項３
    記載のプラズマディスプレイパネルの駆動回路。
  5. 【請求項５】 走査電極機能と維持電極機能を共有する
    複数の走査維持電極と、該走査維持電極と直交するデー
    タ電極とを少なくとも備えるプラズマディスプレイパネ
    ルの走査維持電極駆動回路において、 集積回路で構成され、複数の出力端子より前記走査維持
    電極へ走査パルスを出力する走査パルス駆動回路と、 該走査パルス駆動回路の複数の出力端子に別々にカソー
    ドが接続された複数のダイオードからなる第１のダイオ
    ードアレイと、 前記走査パルス駆動回路の複数の出力端子に別々にアノ
    ードが接続された複数のダイオードからなる第２のダイ
    オードアレイと、 前記第１のダイオードアレイを構成するダイオードのア
    ノードと第１の電源との間に接続された第１のスイッチ
    素子と、 前記第２のダイオードアレイを構成するダイオードのカ
    ソードと第２の電源との間に接続された第２のスイッチ
    素子と、 前記走査パルス駆動回路の高電位側電源端子と前記第１
    の電源よりも低電位の第３の電源の間に接続された第３
    のスイッチ素子と、 少なくとも維持期間において前記第１及び第２のスイッ
    チ素子を交互にスイッチング制御し、走査書き込み期間
    に前記第３のスイッチ素子をスイッチング制御するパル
    ス制御回路とを有することを特徴とするプラズマディス
    プレイパネルの駆動回路。
  6. 【請求項６】 第４及び第５のスイッチ素子と、 該第４及び第５のスイッチ素子をスイッチング制御する
    タイミング回路と、 前記走査パルス駆動回路の高電位側電源端子と前記第４
    のスイッチ素子の一端との間に接続された第１のコイル
    及び第１の逆流防止用ダイオードからなる第１の直列回
    路と、 前記第１のダイオードアレイを構成するダイオードのア
    ノードと前記第１のスイッチ素子との接続点と前記第５
    のスイッチ素子の一端との間に接続された第２のコイル
    及び第２の逆流防止用ダイオードからなる第２の直列回
    路と、 前記第４及び第５のスイッチ素子の各他端に一端が共通
    接続され、他端が前記第１の電源に接続されたコンデン
    サとを有することを特徴とする請求項３記載のプラズマ
    ディスプレイパネルの駆動回路。
  7. 【請求項７】 前記走査パルス駆動回路の高電位側電源
    端子と前記第２及び第３のスイッチ素子、前記第２のダ
    イオードアレイ並びに前記第１の直列回路との共通接続
    点との間にインピーダンス素子を挿入接続したことを特
    徴とする請求項６記載のプラズマディスプレイパネルの
    駆動回路。
  8. 【請求項８】 第４及び第５のスイッチ素子と、 該第４及び第５のスイッチ素子をスイッチング制御する
    タイミング回路と、 前記第２のダイオードアレイを構成するダイオードのカ
    ソードと前記第２のスイッチ素子との接続点と前記第４
    のスイッチ素子の一端との間に接続された第１のコイル
    及び第１の逆流防止用ダイオードからなる第１の直列回
    路と、 前記第１のダイオードアレイを構成するダイオードのア
    ノードと前記第１のスイッチ素子との接続点と前記第５
    のスイッチ素子の一端との間に接続された第２のコイル
    及び第２の逆流防止用ダイオードからなる第２の直列回
    路と、 前記第４及び第５のスイッチ素子の各他端に一端が共通
    接続され、他端が前記第１の電源に接続されたコンデン
    サとを有することを特徴とする請求項５記載のプラズマ
    ディスプレイパネルの駆動回路。
  9. 【請求項９】 第４及び第５のスイッチ素子と、 該第４及び第５のスイッチ素子をスイッチング制御する
    タイミング回路と、 前記走査パルス駆動回路の高電位側電源端子に一端が接
    続された第１のコイルと、 該第１のコイルの他端にアノードが接続され、前記第４
    のスイッチ素子の一端にカソードが接続された第１の逆
    流防止用ダイオードと、 該第１のコイルの他端にカソードが接続され、前記第５
    のスイッチ素子の一端にアノードが接続された第２の逆
    流防止用ダイオードと、 前記第４及び第５のスイッチ素子の各他端に一端が共通
    接続され、他端が前記第１の電源に接続されたコンデン
    サとを有することを特徴とする請求項３又は５記載のプ
    ラズマディスプレイパネルの駆動回路。
  10. 【請求項１０】 前記走査パルス駆動回路の高電位側電
    源端子と前記第２及び第３のスイッチ素子、前記第２の
    ダイオードアレイ並びに前記第１のコイルとの共通接続
    点との間にインピーダンス素子を挿入接続したことを特
    徴とする請求項９記載のプラズマディスプレイパネルの
    駆動回路。
  11. 【請求項１１】 前記走査パルス駆動回路の低電位側電
    源端子に一端が接続され、他端が前記第２の電源よりも
    低電位の第４の電源に接続され、前記第３のスイッチ素
    子と共に、少なくとも走査書き込み期間はオンとされ、
    維持期間はオフとされる第６のスイッチ素子を設けたこ
    とを特徴とする請求項１乃至１０のうちいずれか一項記
    載のプラズマディスプレイパネルの駆動回路。
JP7083911A 1995-04-10 1995-04-10 プラズマディスプレイパネルの駆動回路 Expired - Fee Related JP2885127B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7083911A JP2885127B2 (ja) 1995-04-10 1995-04-10 プラズマディスプレイパネルの駆動回路
KR1019960010842A KR100218842B1 (ko) 1995-04-10 1996-04-10 플라즈마 디스플레이 패널의 구동회로
US08/630,220 US5739641A (en) 1995-04-10 1996-04-10 Circuit for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7083911A JP2885127B2 (ja) 1995-04-10 1995-04-10 プラズマディスプレイパネルの駆動回路

Publications (2)

Publication Number Publication Date
JPH08278765A true JPH08278765A (ja) 1996-10-22
JP2885127B2 JP2885127B2 (ja) 1999-04-19

Family

ID=13815798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7083911A Expired - Fee Related JP2885127B2 (ja) 1995-04-10 1995-04-10 プラズマディスプレイパネルの駆動回路

Country Status (3)

Country Link
US (1) US5739641A (ja)
JP (1) JP2885127B2 (ja)
KR (1) KR100218842B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007015307A1 (ja) * 2005-08-04 2007-02-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
KR100726640B1 (ko) * 2005-07-13 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077579B2 (ja) * 1996-01-30 2000-08-14 株式会社デンソー Ｅｌ表示装置
JP3166637B2 (ja) * 1996-11-28 2001-05-14 富士電機株式会社 平面表示装置駆動用集積回路
JP2950270B2 (ja) * 1997-01-10 1999-09-20 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP3070553B2 (ja) * 1997-11-26 2000-07-31 日本電気株式会社 データライン駆動装置
KR100277407B1 (ko) * 1998-06-30 2001-01-15 전주범 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로
US6476562B1 (en) * 1998-07-29 2002-11-05 Lg Electronics Inc. Plasma display panel using radio frequency and method and apparatus for driving the same
JP3678337B2 (ja) * 1999-07-02 2005-08-03 パイオニア株式会社 表示パネルの駆動装置
TW502235B (en) * 2001-05-24 2002-09-11 Acer Display Tech Inc Drive circuit and its drive method or address electrode of plasma display
KR20020092028A (ko) * 2001-06-01 2002-12-11 주식회사 엘리아테크 전력소비를 절감을 위한 유기 전계 발광 디스플레이구동회로
TWI256031B (en) * 2001-06-20 2006-06-01 Matsushita Electric Ind Co Ltd Plasma display panel display device and related drive method
KR100499085B1 (ko) * 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
US20040257352A1 (en) * 2003-06-18 2004-12-23 Nuelight Corporation Method and apparatus for controlling
JP2005234305A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置
US20050200296A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs
US20050200292A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Emissive display device having sensing for luminance stabilization and user light or touch screen input
US20050200294A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Sidelight illuminated flat panel display and touch panel input device
CN1957471A (zh) * 2004-04-06 2007-05-02 彩光公司 在平板显示器中与传感器阵列集成的彩色滤波器
CN1981318A (zh) * 2004-04-12 2007-06-13 彩光公司 用于有源矩阵发光显示器的低功耗电路及其控制方法
US20050248515A1 (en) * 2004-04-28 2005-11-10 Naugler W E Jr Stabilized active matrix emissive display
KR100529095B1 (ko) * 2004-05-25 2005-11-15 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
US20060007206A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Device and method for operating a self-calibrating emissive pixel
KR100667326B1 (ko) * 2005-10-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP5128805B2 (ja) 2006-11-20 2013-01-23 富士電機株式会社 表示駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672295B2 (ja) * 1985-11-20 1997-11-05 富士通株式会社 マトリクス型表示パネルの駆動回路
JPH04127192A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd ガス放電表示駆動回路
JP2946921B2 (ja) * 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
JP2746792B2 (ja) * 1992-03-19 1998-05-06 富士通株式会社 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726640B1 (ko) * 2005-07-13 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
WO2007015307A1 (ja) * 2005-08-04 2007-02-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置

Also Published As

Publication number Publication date
US5739641A (en) 1998-04-14
KR100218842B1 (ko) 1999-09-01
JP2885127B2 (ja) 1999-04-19
KR960038719A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
JP2885127B2 (ja) プラズマディスプレイパネルの駆動回路
KR100662069B1 (ko) 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
JP4660026B2 (ja) 表示パネルの駆動装置
US20030076049A1 (en) Module for mounting driver ic
KR20000052359A (ko) 표시 패널의 구동 방법 및 구동 장치
JP2000284745A (ja) プラズマディスプレイパネルの駆動方法及び駆動回路
KR20030095618A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
US7642994B2 (en) Plasma display
JP2001022321A (ja) 表示パネルの駆動装置
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2000338934A (ja) 容量性負荷の駆動方法及び駆動回路
KR100676755B1 (ko) 플라즈마 디스플레이 패널의 집적된 스캔/서스테인 구동회로 모듈, 구동 장치 및 구동 방법
KR100430089B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100676756B1 (ko) 플라즈마 디스플레이 패널의 집적된 어드레스 구동 회로모듈, 구동 장치 및 구동방법
JP3775968B2 (ja) プラズマディスプレイ装置
KR100555774B1 (ko) 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그장치
JP2000338930A (ja) プラズマディスプレイパネルの駆動装置および駆動方法
JP2001306028A (ja) 表示パネルの駆動装置
JP2004144931A (ja) プラズマディスプレイパネルの駆動方法および駆動装置
KR101073173B1 (ko) 플라즈마 디스플레이 장치
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP4603801B2 (ja) プラズマディスプレイ装置
KR100822259B1 (ko) 플라즈마 디스플레이 패널의 집적된 스캔/서스테인 구동회로 모듈, 구동 장치 및 그 구동 방법
US20090040209A1 (en) Plasma display and driving method thereof
US20060192731A1 (en) Plasma display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120212

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees