JP2000284745A - プラズマディスプレイパネルの駆動方法及び駆動回路 - Google Patents

プラズマディスプレイパネルの駆動方法及び駆動回路

Info

Publication number
JP2000284745A
JP2000284745A JP11093301A JP9330199A JP2000284745A JP 2000284745 A JP2000284745 A JP 2000284745A JP 11093301 A JP11093301 A JP 11093301A JP 9330199 A JP9330199 A JP 9330199A JP 2000284745 A JP2000284745 A JP 2000284745A
Authority
JP
Japan
Prior art keywords
pulse
sustain
discharge
scan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11093301A
Other languages
English (en)
Other versions
JP3399508B2 (ja
Inventor
Shiyuuji Nakamura
修士 中村
Masahiro Shimizu
昌宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09330199A priority Critical patent/JP3399508B2/ja
Priority to US09/536,146 priority patent/US6803888B1/en
Priority to FR0004050A priority patent/FR2791801B1/fr
Priority to KR1020000016679A priority patent/KR100343360B1/ko
Publication of JP2000284745A publication Critical patent/JP2000284745A/ja
Application granted granted Critical
Publication of JP3399508B2 publication Critical patent/JP3399508B2/ja
Priority to US10/930,950 priority patent/US7319442B2/en
Priority to US11/828,056 priority patent/US20080036750A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Abstract

(57)【要約】 【課題】 予備放電による背景輝度の増大を抑制しつ
つ、予備放電期間による時間損失を低減したプラズマデ
ィスプレイパネルの駆動方法及びその駆動回路を提供す
る。 【解決手段】 走査維持混合型のプラズマディスプレイ
パネルの駆動方法であって、主に走査書き込みを行う第
１のパルス印加期間で、順次選択走査される走査ライン
の走査電極にそれぞれ走査パルスを印加すると共に、所
定のデータ電極にデータパルスを印加することにより選
択的に表示セルに書き込み放電を起こさせ、同時に、次
に走査される走査ラインにおいては、その走査電極に走
査パルスと逆極性でかつ緩やかに立ち上がる第１の予備
放電パルスを印加し、その維持電極に走査パルスと同極
性でかつそれよりも低電圧の矩形状または緩やかに立ち
上がる第２の予備放電パルスを印加する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプラズマディスプレ
イパネルの駆動方法に関し、特に交流放電型のプラズマ
ディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】一般に、プラズマディスプレイパネル
（以下、ＰＤＰと称する）は、薄型構造でちらつきがな
く、表示コントラスト比が大きいこと、また、比較的大
画面にすることが可能であり、応答速度が速く、自発光
型で蛍光体の利用により多色発光も可能であること等、
数多くの特徴を有している。このため、近年コンピュー
タ関連の表示装置やカラー画像表示の分野で広く利用さ
れるようになりつつある。
【０００３】ＰＤＰには、その動作方式により、電極が
誘電体で被覆されて間接的に交流放電の状態で動作させ
る交流放電型と、電極が放電空間に露出して直流放電の
状態で動作させる直流放電型とがある。
【０００４】さらに、交流放電型には、駆動方式として
表示セルのメモリ作用を利用するメモリ動作型と、メモ
リ作用を利用しないリフレッシュ動作型とがある。
【０００５】ＰＤＰの輝度は放電回数、すなわち所定時
間（例えば、１フレーム）内における印加パルスの繰り
返し数に比例し、上記リフレッシュ動作型は、表示容量
が大きくなると輝度が低下するため、小表示容量のＰＤ
Ｐで主に使用される。
【０００６】図１６は交流放電メモリ型のプラズマディ
スプレイパネルの一構成例を示す表示セルの斜視断面図
である。
【０００７】図１６に示すように、交流放電メモリ型の
ＰＤＰの表示セルは、パネルの背面及び前面にそれぞれ
設けられた、ガラスからなる第１の絶縁基板１及び第２
の絶縁基板２と、第２の絶縁基板２上に所定の間隔を有
して形成された透明な走査電極３及び維持電極４と、走
査電極３及び維持電極４の電極抵抗値を小さくするため
に走査電極３及び維持電極４上にそれぞれ重なるように
積層された第１のトレース電極５及び第２のトレース電
極６と、走査電極３、維持電極４、第１のトレース電極
５、及び第２のトレース電極６をそれぞれ覆うように形
成された第１の誘電体１２と、第１の誘電体１２上に積
層され、第１の誘電体１２を放電から保護する酸化マグ
ネシウム等からなる保護層１３と、第１の絶縁基板１上
に配置され、走査電極３及び維持電極４と直交する方向
に形成されたデータ電極７と、データ電極７を覆うよう
に形成された第２の誘電体１４と、第１の絶縁基板１と
第２の絶縁基板２の間に形成され、ヘリウム、ネオン、
キセノン等の希ガス類、またはそれらの混合ガスからな
る放電ガスが充填される放電ガス空間８と、第２の誘電
体１４上に設けられ、放電ガス空間８を形成すると共に
表示セルを区切るための隔壁９と、第２の誘電体１４上
及び隔壁９の側面に塗布され、放電ガス空間８中で起こ
す放電によって発生する紫外線を可視光１０に変換する
蛍光体１１とによって構成されている。
【０００８】実際のＰＤＰ、例えば、ＶＧＡ用カラー表
示パネルでは、縦方向に４８０個、横方向に１９２０個
の上記のような表示セルが格子状に配置され、走査電極
３及び維持電極４はそれぞれ４８０本、データ電極７は
１９２０本で構成される。
【０００９】次に、上記のように構成されたＰＤＰにお
ける放電動作について説明する。
【００１０】図１６に示した表示セル内では、走査電極
３とデータ電極７との間に放電しきい値を越えるパルス
電圧が印加されると、放電が開始され、このパルス電圧
の極性に対応して正負の電荷（壁電荷）が第１の誘電体
１２及び第２の誘電体１４の表面にそれぞれ吸引され、
堆積する。この電荷の堆積に起因して発生する等価的な
内部電圧、すなわち壁電圧は印加されたパルス電圧とは
逆極性となるため、放電の成長とともにセル内部の実効
電圧が低下し、上記パルス電圧を一定値に保持していて
も放電を維持することができずに、ついには放電が停止
してしまう。
【００１１】この後、走査電極３と維持電極４との間
に、壁電圧と同じ極性のパルス電圧である維持パルスを
印加すると、壁電圧が実効電圧として重畳され、それに
より外部から印加する維持パルスの電圧振幅が小さくて
も放電しきい値を越えて放電を起こすことができる。し
たがって、走査電極３と維持電極４との間に維持パルス
を印加し続けることで放電が維持される。
【００１２】また、走査電極３または維持電極４に壁電
圧を中和するような幅の広い低電圧のパルスまたは幅の
狭い維持パルス電圧程度のパルスである維持消去パルス
を印加することにより、上述した維持放電を停止させる
ことができる。
【００１３】図１７は図１６に示した表示セルをマトリ
クス状に配置して形成したプラズマディスプレイパネル
の概略の構成を示す平面図である。
【００１４】図１７に示すように、ＰＤＰは、ｍ×ｎ個
の行、列に表示セル２０が配列されたドットマトリクス
表示可能のディスプレイパネルであり、行電極として、
互いに平行に配列された走査電極Ｓｃ１、Ｓｃ２、…、
Ｓｃｍ、及び維持電極Ｓｕ１、Ｓｕ２、…、Ｓｕｍを備
え、列電極として、これら走査電極及び維持電極と直交
するように配列されたデータ電極Ｄ１、Ｄ２、…、Ｄｎ
を備えている。
【００１５】表示セル２０を発光させる際には、走査電
極Ｓｃ１、Ｓｃ２、…、Ｓｃｍに走査パルスを順次印加
すると共に、走査パルスに同期して表示を行うべき表示
セルのデータ電極Ｄｉ（１≦ｉ≦ｎ）にデータパルスを
選択的に印加し、所望の表示セル２０に放電しきい値を
越える電圧を印加する（以下、「表示データを書き込
む」とも称する）ことで発光させる。また、その後は走
査電極Ｓｃ１、Ｓｃ２、…、Ｓｃｍと維持電極Ｓｕ１、
Ｓｕ２、…、Ｓｕｍ間に放電を維持するための維持パル
スを印加することで発光を持続させる。
【００１６】図１８は図１７に示したプラズマディスプ
レイパネルを駆動するための駆動回路の構成を示すブロ
ック図である。
【００１７】図１８において、ＰＤＰの駆動回路は、走
査電極Ｓｃ１、Ｓｃ２、…、Ｓｃｍにそれぞれパルス電
圧を印加するための走査電極駆動回路２１と、維持電極
Ｓｕ１、Ｓｕ２、…、Ｓｕｍにそれぞれパルス電圧を印
加するための維持電極駆動回路２２と、データ電極Ｄ
１、Ｄ２、…、Ｄｎにそれぞれ映像信号に応じた電圧を
印加するためのデータ電極駆動回路２３と、基本信号
（垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、
表示データ信号ＤＡＴＡ、及びクロックＣｌｏｃｋ）に
基づいて、各電極の駆動回路に対する制御信号をそれぞ
れ出力する制御回路２４とによって構成されている。
【００１８】垂直同期信号Ｖｓｙｎｃは１フレームの周
期を規定する信号であり、水平同期信号ＨｓｙｎｃはＣ
ＲＴの制御信号である水平同期信号と同様に水平方向の
同期を取るための信号である。また、表示データ信号Ｄ
ＡＴＡは映像信号に応じて各表示セル２０を発光、非発
光のいずれか一方に規定する信号であり、クロックＣｌ
ｏｃｋは表示データ信号ＤＡＴＡを制御回路２４に採り
込むための表示データ信号ＤＡＴＡに同期した信号であ
る。
【００１９】制御回路２４は、表示データ信号ＤＡＴＡ
を一時的に格納するフレームメモリ２５と、ＰＤＰの書
き込みタイミングに合わせて表示データ信号ＤＡＴＡを
フレームメモリ２５から読み出し、データ電極駆動回路
２３に転送するメモリ制御部２６と、ＰＤＰの駆動シー
ケンスに対応した駆動波形を生成し、走査電極駆動回路
２１及び維持電極駆動回路２２にそれぞれ転送するドラ
イバ制御部２８と、メモリ制御部２６及びドライバ制御
部２８の動作を整合し、各電極の駆動回路の動作タイミ
ングを同期させる信号処理部２７とによって構成されて
いる。
【００２０】次に、従来のプラズマディスプレイパネル
の駆動方法について図１９を用いて説明する。
【００２１】交流放電メモリ型ＰＤＰの駆動方式には、
１フレーム（あるいは、後述する１つのサブフィール
ド）分の表示データを各走査ライン毎に順次書き込んだ
後、各表示セルに対して同時に維持パルスの印加を開始
する走査維持分離駆動方式と、各表示セルに対して常に
維持パルスを印加しつつ、走査ライン毎に順次表示デー
タを書き込んで行く走査維持混合駆動方式とがある。以
下では、走査維持混合駆動方式を例にして従来のＰＤＰ
の駆動方法について説明する。
【００２２】図１９は従来のプラズマディスプレイパネ
ルの駆動方法を示す図であり、各電極に印加するパルス
波形の様子を示す波形図である。なお、図１９に示した
ＰＤＰの駆動波形は特開平５−２４１５２８号公報に記
載されている。
【００２３】また、Ｗｃ１、Ｗｃ２、Ｗｃ３は走査電極
Ｓｃ１、Ｓｃ２、Ｓｃ３に印加するパルス波形であり、
Ｗｕは維持電極Ｓｕ１、Ｓｕ２、…、Ｓｕｍに共通に印
加するパルス波形である。また、Ｗｄはデータ電極Ｄ
１、Ｄ２、…、Ｄｎに印加するパルス波形であり、Ｉｄ
１は発光波形である。
【００２４】図１９に示すように、従来の走査維持混合
駆動方式では、維持電極Ｓｕ１、Ｓｕ２、…、Ｓｕｍに
負極性の維持パルスがそれぞれ共通に印加される。
【００２５】また、走査電極Ｓｃ１、Ｓｃ２、…、Ｓｃ
ｍには、維持電極と共通の負極性の維持パルスがそれぞ
れ印加されると共に、各走査電極毎に順次走査パルス
（ＳＰ）及び維持消去パルス（ＥＰ）が印加される。ま
た、データ電極Ｄ１、Ｄ２、…、Ｄｎには、表示データ
に応じて正のデータパルスが印加される。
【００２６】例えば、走査電極Ｓｃ１とデータ電極Ｄ１
の交点のセルを発光させるためには、走査電極Ｓｃ１に
印加する走査パルスに同期してデータ電極Ｄ１に正のデ
ータパルスを印加する。このようにすることで走査電極
Ｓｃ１とデータ電極Ｄ１の交点の表示セルで放電が発生
し、波形（ｆ）で示すように発光が生じる。この放電発
光は走査電極Ｓｃ１と維持電極Ｓｕ１にそれぞれ維持パ
ルスを印加し続けることで維持され、走査電極Ｓｃ１に
幅の狭い低電圧の維持消去パルスを印加することで放電
発光を停止する。
【００２７】ところで、ＰＤＰにおいては、他のデバイ
スと異なり印加電圧を変更することにより階調表示を行
うことが困難であるため、一般的に発光回数を制御する
ことで階調表示を行う。特に、高輝度の階調表示を行う
ためには、以下に記載するサブフィールド法が用いられ
る。
【００２８】図２０は従来のプラズマディスプレイパネ
ルの駆動方法を示す図であり、階調表示を行うためのサ
ブフィールド法を説明するタイムチャートである。な
お、図２０は、２6＝６４階調の表示を行う場合の例を
示している。
【００２９】図２０に示すように、サブフィールド法で
は、１フレームを複数個（図２０では６個）のサブフィ
ールド（ＳＦ１〜ＳＦ６）と予備放電期間に分割し、そ
れぞれのサブフィールドに図２０に示すように発光時間
に重みづけを付与している。なお、図２０では、各サブ
フィールドの発光時間の重みづけは、ＳＦ１から順に、
２5、２4、２3、２2、２1、２0である。
【００３０】階調表示は、各サブフィールドにおける発
光／非発光を選択することにより行う。
【００３１】また、予備放電期間では、表示データを書
き込む前に各表示セルで一度放電及び消去（放電停止）
を行い、表示セルを活性状態にして走査パルス及びデー
タパルスによる書き込み放電を発生しやすくしている。
【００３２】
【発明が解決しようとする課題】上記したような従来の
プラズマディスプレイパネルの駆動方法では、予備放電
期間中は他の駆動シーケンスを休止しなければならない
ため、時間利用率が低いという問題がある。特に、予備
放電から離れたサブフィールドで書き込み放電を安定し
て発生させるために１フレーム内で複数回の予備放電を
行う場合、サブフィールドに用いることのできる時間が
減少するため、維持パルス、走査パルス、及びデータパ
ルスのパルス幅が短くなり、動作が不安定になってしま
う。
【００３３】上記特開平５−２４１５２８号公報には、
１フレーム内に複数回の予備放電を行う場合に、予備放
電期間の直前のサブフィールドを、輝度の重みづけが小
さいサブフィールドにし、さらにサブフィールドの順序
を変更することで（重みづけの順序を変える）、予備放
電期間による時間損失を最小限にする手法が記載されて
いる。
【００３４】一方、予備放電期間による時間損失をさら
に低減する手法として、特許第２７０２７２５号公報
に、任意の走査ラインで書き込み放電を行いつつ、他の
走査ラインで予備放電を同時に行う技術が記載されてい
る。
【００３５】特許第２７０２７２５号公報に記載された
技術では、図２１に示すように走査電極Ｓｃ１、Ｓｃ
２、…、Ｓｃｍだけでなく、維持電極Ｓｕ１、Ｓｕ２、
…、Ｓｕｍに対しても各走査ライン毎に異なるパルス電
圧を印加し、各表示セルに対して、予備放電パルス、予
備放電消去パルス、走査パルス、維持パルス、維持消去
パルスの順にそれぞれパルス電圧を印加すると共に、走
査ライン毎に走査パルスの印加タイミングを順次ずら
し、対応するデータパルスをデータ電極にそれぞれ印加
している。
【００３６】しかしながら、特許第２７０２７２５号公
報に記載された技術では、予備放電パルスと走査パルス
がそれぞれ負極性で、データパルスが正極性であり、い
ずれのパルスも矩形波であるため、走査パルスが印加さ
れている走査電極とデータパルスが印加されているデー
タ電極の交点の表示セルだけでなく、予備放電パルスが
印加されている維持電極とそれに同期してデータパルス
が印加されているデータ電極の交点の表示セルでも強い
放電が発生する。したがって、予備放電によってＰＤＰ
全体の背景輝度が増大し、さらには背景輝度が映像の表
示パターンによって変わってしまう問題が発生する。
【００３７】例えば、予備放電の強度を弱めて背景輝度
の増大を防止するため、予備放電パルスを緩やかに立ち
上げて印加する手法がＵＳＰ５７４５０８６に記載され
ている。しかしながら、ＵＳＰ５７４５０８６に記載さ
れたＰＤＰの駆動方法は、予備放電期間、書き込み放電
期間、及び維持放電期間がそれぞれ完全に分離されてい
る、いわゆる走査維持分離駆動方式に関する発明であ
り、特許第２７０２７２５号公報に記載されているよう
な走査維持混合駆動方式に関しては記載されていない。
【００３８】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、予備放
電による背景輝度の増大を抑制しつつ、予備放電期間に
よる時間損失を低減したプラズマディスプレイパネルの
駆動方法及び駆動回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】上記目的を達成するため
本発明のプラズマディスプレイパネルの駆動方法は、格
子状に配置された複数の表示セルからなる交流放電型の
プラズマディスプレイパネルに対して、主に走査書き込
みを行う第１のパルス印加期間と主に１以上の維持発光
を行う第２のパルス印加期間とが巡回配置され、各走査
ライン毎に予備放電、予備放電消去、書き込み放電、維
持放電、及び維持放電消去の順に逐次駆動することによ
り所望の画像を表示させるための走査維持混合型のプラ
ズマディスプレイパネルの駆動方法であって、前記第１
のパルス印加期間で、順次選択走査される前記走査ライ
ンの走査電極にそれぞれ走査パルスを印加すると共に、
所定のデータ電極にデータパルスを印加することにより
選択的に前記表示セルに対する書き込み放電を行い、同
時に、次に走査される走査ラインにおいては、その走査
電極に前記走査パルスと逆極性でかつ緩やかに立ち上が
る第１の予備放電パルスを印加し、その維持電極に前記
走査パルスと同極性でかつそれよりも低電圧で矩形状ま
たは緩やかに立ち上がる第２の予備放電パルスを印加す
る方法である。
【００４０】また、前記第２のパルス印加期間に、維持
消去すべき走査ライン及び直前に予備放電を行った走査
ラインを除く他の走査ラインにおいては、その走査電極
及び維持電極にそれぞれ維持パルスを印加することで、
交互に逆方向の維持放電を行わせると共に、前記第２の
パルス印加期間の１つで、直前に予備放電を行った走査
ラインの走査電極に、他の走査ラインの走査電極に印加
される維持パルスと同極性でかつ緩やかに立ち上がる予
備放電消去パルスまたは維持消去パルスを印加すること
により各々の消去を行う方法であり、前記第２のパルス
印加期間に、維持消去すべき走査ライン及び直前に予備
放電を行った走査ラインを除く他の走査ラインにおいて
は、その走査電極及び維持電極にそれぞれ維持パルスを
印加することで、交互に逆方向の維持放電を行わせると
共に、前記第２のパルス印加期間の１つで、直前に予備
放電を行った走査ラインの維持電極に、走査電極に印加
される維持パルスと同極性でかつ走査電極と維持電極の
間の電位差が緩やかに増加する予備放電消去パルスまた
は維持消去パルスを印加することにより予備放電消去を
行う方法である。
【００４１】このとき、前記予備放電消去パルス及び前
記維持消去パルスを同じ形状で印加してもよい。
【００４２】また、１フレームを複数のサブフィールド
に分割し、前記複数のサブフィールドの全てを１フレー
ム分の時間内で表示すると共に、前記サブフィールドの
選択組み合わせによって階調表示をおこなってもよく、
１フレームを複数のサブフィールドに分割し、前記サブ
フィールドをそれぞれ前記１フレーム分の時間で表示す
ると共に、前記サブフィールドの選択組み合わせによっ
て階調表示をおこなってもよく、各サブフィールドにお
ける発光時間にそれぞれ異なった重み付けがなされてい
てもよい。
【００４３】さらに、前記書き込み放電期間を前記サブ
フィールドの数で分割し、該分割された期間にそれぞれ
各サブフィールドの書き込みタイミングを割り当てても
よい。
【００４４】一方、本発明のプラズマディスプレイパネ
ルの駆動回路は、上述した駆動方法を実現する走査電極
駆動回路及び維持電極駆動回路を有する構成であり、そ
れに加えて、前記走査電極に電力を供給するための電源
ラインと前記維持電極に電力を供給するための電源ライ
ン間に接続される、直列に接続された第１のダイオー
ド、第１のスイッチ、及び第１のインダクタ、並びに直
列に接続された第２のダイオード、第２のスイッチ、及
び第２のインダクタと、前記走査電極に電力を供給する
ための電源ラインにスイッチを介して一端が接続され、
前記維持電極に電力を供給するための電源ラインに他端
が接続された第３のインダクタと、を備えた電荷回収回
路を有する構成である。
【００４５】また、前記走査電極を介して前記表示セル
から戻される電荷を蓄積する第１の電荷蓄積コンデン
サ、前記走査電極に電力を供給するための一方の電源ラ
インに一端が接続され、前記第１の電荷蓄積コンデンサ
に他端が接続される、直列に接続された第１のダイオー
ド、第１のスイッチ、及び第１のインダクタ、前記走査
電極に電力を供給するための他方の電源ラインに一端が
接続され、前記第１の電荷蓄積コンデンサに他端が接続
される、直列に接続された第２のダイオード、第２のス
イッチ、及び第２のインダクタ、並びに前記走査電極に
電力を供給するための電源ラインにスイッチを介して一
端が接続され、前記第１の電荷蓄積コンデンサに他端が
接続された第３のインダクタを備えた第１の電荷回収回
路と、前記維持電極を介して前記表示セルから戻される
電荷を蓄積する第２の電荷蓄積コンデンサ、前記維持電
極に電力を供給するための一方の電源ラインに一端が接
続され、前記第２の電荷蓄積コンデンサに他端が接続さ
れる、直列に接続された第３のダイオード、第３のスイ
ッチ、及び第４のインダクタ、前記維持電極に電力を供
給するための他方の電源ラインに一端が接続され、前記
第２の電荷蓄積コンデンサに他端が接続される、直列に
接続された第４のダイオード、第４のスイッチ、及び第
５のインダクタ、並びに前記維持電極に電力を供給する
ための電源ラインにスイッチを介して一端が接続され、
前記第２の電荷蓄積コンデンサに他端が接続された第６
のインダクタを備えた第２の電荷回収回路と、を有する
構成である。
【００４６】上記のようなプラズマディスプレイパネル
の駆動方法は、走査電極に走査パルスと逆極性でかつ緩
やかに立ち上がる第１の予備放電パルスを印加し、維持
電極に走査パルスと同極性でかつそれよりも低電圧の矩
形状または緩やかに立ち上がる第２の予備放電パルスを
印加することで、予備放電パルスとデータ電極に印加さ
れるデータパルスとによる放電が防止される。
【００４７】また、予備放電消去を行うための予備放電
消去パルス及び維持放電消去を行うための維持消去パル
スを、立ち下がりが緩やかな同じパルス形状で印加する
ことで、予備放電消去パルス及び維持消去パルスを出力
するための回路を共通にすることができる。
【００４８】さらに、１フレームを複数のサブフィール
ドに分割し、複数のサブフィールドの全てを１フレーム
分の時間内で表示し、サブフィールドの組み合わせによ
って階調表示を行うことで、予備放電専用の期間を設け
る必要がなくなり、各サブフィールド間の発光休止時間
を短くすることができる。
【００４９】また、１フレームを複数のサブフィールド
に分割し、各サブフィールドをそれぞれ１フレームの時
間で表示し、サブフィールドの組み合わせによって階調
表示を行うことで、各サブフィールド間の発光休止時間
をさらに短くすることができる。
【００５０】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。
【００５１】（第１の実施の形態）図１は本発明のプラ
ズマディスプレイパネルの駆動方法の第１の実施の形態
の動作の様子を示す波形図であり、図２は図１に示した
パルス波形によって表示セル内に壁電荷が形成される様
子を示す模式図である。
【００５２】図１において、Ｗｃ１、Ｗｃ２、…、Ｗｃ
ｍは、走査電極Ｓｃ１、Ｓｃ２、…、Ｓｃｍに印加する
パルス波形であり、Ｗｕ１、Ｗｕ２、…、Ｗｕｍは、維
持電極Ｓｕ１、Ｓｕ２、…、Ｓｕｍに印加するパルス波
形である。また、Ｗｄはデータ電極Ｄ１、Ｄ２、…、Ｄ
ｎに印加するパルス波形であり、Ｉｄ１、Ｉｄ２、…、
Ｉｄｎは、走査電極Ｓｃ１，Ｓｃ２、…、Ｓｃｍに流れ
る放電電流波形である。なお、ＰＤＰは交流放電メモリ
型であり、従来と同様の構成であるため、その説明は省
略する。
【００５３】本形態のプラズマディスプレイパネルの駆
動方法は、走査維持混合駆動方法による駆動方法であ
り、駆動シーケンスの１周期は、予備放電期間、予備放
電消去期間、書き込み期間、維持放電期間、及び維持消
去期間から構成され、これらを各走査ライン毎に繰り返
すことで所望の映像を得ている。
【００５４】図１に示すように、本形態では、任意の走
査ラインが書き込み期間にあるとき（図１では第１の走
査ライン）、次に走査すべき走査ライン（図１では第２
の走査ライン）で予備放電を行わせる。このとき、予備
放電パルスとデータ電極に印加されるデータパルスとに
よる放電を防止するため、図１に示すように走査電極に
緩やかに立ち上がる第１の予備放電パルスを印加すると
共に、維持電極に第１の予備放電パルスと極性が異なる
第２の予備放電パルスを印加する。
【００５５】ここでは、第１の予備放電パルスとして、
立ち上がりの緩やかな（５Ｖ／μｓ以下の傾き）正電圧
のパルスを印加し、第２の予備放電パルスとして、式
（１）、（２）の条件を満たすパルスを印加する。
【００５６】Ｖｐ１＋Ｖｐ２≫Ｖｆｓｕ…（１） Ｖｐ２＋Ｖｄ＜Ｖｆｕｄ…（２） 但し、Ｖｐ１は第１の予備放電パルスの電圧、Ｖｐ２は
第２の予備放電パルスの電圧、Ｖｆｓｕは走査電極と維
持電極間の放電開始電圧、Ｖｄはデータ電極に印加する
データパルスの電圧、Ｖｆｕｄは維持電極とデータ電極
間の放電開始電圧である。なお、図１では第２の予備放
電パルスとして矩形状のパルスが印加されているが、第
２の予備放電パルスは矩形状のパルスである必要はな
く、第１の予備放電パルスと同様に電圧が緩やかに変化
する波形であってもよい。
【００５７】また、本形態では、任意の走査ラインが予
備放電期間及び予備放電消去期間にあるとき、直前に予
備放電を行った走査ラインを除いた他の走査ラインが維
持放電期間となるようにする（但し、発光数２回）。
【００５８】さらに、任意の走査ラインが予備放電消去
期間にあるとき、次に走査すべき走査ラインの維持消去
期間を該予備放電消去期間に一致させ、予備放電消去パ
ルス及び維持消去パルスの形状を立ち下がりが緩やかな
同じ形状で印加する。このようにすることで駆動回路を
共用することができるため、回路規模の増大を防止する
ことができる。
【００５９】また、任意の走査ラインが書き込み期間に
あるとき、走査パルスは走査ベースパルス（電圧が−Ｖ
ｂｗのパルス）に重畳して印加する。このとき、予備放
電期間または書き込み期間の走査ラインを除いた他の走
査ラインでは維持放電を行わない休止期間となるが、本
形態では、維持電極を走査電極より高電位の接地電位
（０［Ｖ］）で保持しているため、維持放電によって生
成された壁電荷の消滅が抑制される。このことによって
維持放電に必要な最小維持電圧の上昇が抑制される。
【００６０】データパルスは、従来と同様に、走査電極
に対する走査パルスの印加に同期して、書き込みを行う
表示セルに対応するデータ電極に印加する。また、維持
放電は、走査電極と維持電極の電位を、接地電位から−
Ｖｓ、または−Ｖｓから接地電位に逆転させる度に発生
し、維持消去パルスを印加するまで継続させる。
【００６１】なお、走査ベースパルスは走査電極に印加
する走査パルスの電圧を下げるために印加するものであ
り、走査パルスを発生する駆動用ＩＣの最高使用電圧を
引き下げることが可能になり、駆動用ＩＣの低コスト化
を図ることができる。また、走査パルスの電圧値が大き
い場合、走査パルスの立ち上がりにおいて、書き込み放
電で生成された壁電荷と放電空間の多量の活性粒子によ
って放電が発生するが、この放電は走査パルスとデータ
パルスとによって生じた書き込み放電を消滅させる有害
な放電である。そこで、走査ベースパルスを印加するこ
とにより、走査パルスの値を小さくして、この有害な放
電を防止する。
【００６２】次に、図１に示したパルス波形による表示
セル内の放電及び壁電荷の変化の様子を図２を用いて説
明する。なお、図２の（ａ）〜（ｆ）で示した壁電荷の
変化の様子は、図１の期間（ａ）〜（ｆ）にそれぞれ一
致している。なお、以下では第１の走査ライン、第２の
走査ライン、及び第ｍの走査ライン上の任意の表示セル
における壁電荷の様子を示している。
【００６３】図２（ａ）において、第１の走査ラインの
走査電極Ｓｃ１に走査パルスが印加され、任意のデータ
電極にデータパルスが印加されると、走査電極Ｓｃ１と
データ電極との間で放電が発生し、その放電に誘発され
て走査電極Ｓｃ１と維持電極Ｓｕ１の間でも放電が発生
する。このとき、走査電極Ｓｃ１には正の壁電荷が堆積
され、データ電極及び維持電極Ｓｕ１には負の壁電荷が
それぞれ堆積される。
【００６４】一方、第２の走査ラインでは、走査電極Ｓ
ｃ２に第１の予備放電パルスが印加され、維持電極Ｓｕ
２に第２の予備放電パルスが印加される。このとき走査
電極Ｓｃ２と維持電極Ｓｕ２の間で弱い放電が発生し、
走査電極Ｓｃ２には比較的少ない負の壁電荷が堆積さ
れ、維持電極Ｓｕ２には比較的少ない正の壁電荷が堆積
される。
【００６５】次に、図２（ｂ）において、第１の走査ラ
インの走査電極Ｓｃ１及び維持電極Ｓｕ１に印加される
電圧が逆転すると、走査電極Ｓｃ１と維持電極Ｓｕ１間
で維持放電が発生し、走査電極Ｓｃ１に負の壁電荷が堆
積され、維持電極Ｓｕ１に正の壁電荷が堆積される。
【００６６】一方、第２の走査ラインでは、走査電極Ｓ
ｃ２が接地電位になり、維持電極Ｓｕ２に−Ｖｓが印加
されるが、互いの電位関係が変化しないため、図２
（ａ）と同じ状態で維持される。
【００６７】次に、図２（ｃ）において、第１の走査ラ
インの走査電極Ｓｃ１及び維持電極Ｓｕ１に印加される
電圧が逆転すると、走査電極Ｓｃ１と維持電極Ｓｕ１間
で維持放電が発生し、走査電極Ｓｃ１に正の壁電荷が堆
積され、維持電極Ｓｕ１に負の壁電荷が堆積される。
【００６８】一方、第２の走査ラインでは、走査電極Ｓ
ｃ２に予備放電消去パルスが印加され、走査電極Ｓｃ２
及び維持電極Ｓｕ２に堆積されていた壁電荷が消滅す
る。
【００６９】次に、図２（ｄ）において、第１の走査ラ
インでは、走査電極Ｓｃ１及び維持電極Ｓｕ１が共に接
地電位になるが、互いの電位関係が逆転しないため、図
２（ｃ）と同じ状態で維持される。
【００７０】一方、第２の走査ラインの走査電極Ｓｃ２
に走査パルスが印加され、任意のデータ電極にデータパ
ルスが印加されると、走査電極Ｓｃ２とデータ電極との
間で放電が発生し、その放電に誘発されて走査電極Ｓｃ
２と維持電極Ｓｕ２の間でも放電が発生する。このと
き、走査電極Ｓｃ２には正の壁電荷が堆積され、データ
電極及び維持電極Ｓｕ２には負の壁電荷が堆積される。
【００７１】次に、図２（ｅ）において、第１の走査ラ
インでは、走査電極Ｓｃ１が接地電位になり、維持電極
Ｓｕ１に−Ｖｓが印加されるため、走査電極Ｓｃ１及び
維持電極Ｓｕ１に印加される電圧が図２（ｃ）の状態か
ら逆転し、走査電極Ｓｃ１と維持電極Ｓｕ１間で維持放
電が発生して、走査電極Ｓｃ１に負の壁電荷が堆積さ
れ、維持電極Ｓｕ１に正の壁電荷が堆積される。
【００７２】また、第２の走査ラインでは、走査電極Ｓ
ｃ２が接地電位になり、維持電極Ｓｕ２に−Ｖｓが印加
され、走査電極Ｓｃ２と維持電極Ｓｕ２間で維持放電が
発生して、走査電極Ｓｃ２に負の壁電荷が堆積され、維
持電極Ｓｕ２に正の壁電荷が堆積される。
【００７３】さらに、第ｍの走査ラインでは、直前に予
備放電が行われ、走査電極Ｓｃｍが接地電位になり、維
持電極Ｓｕｍに−Ｖｓが印加される。しかしながら、予
備放電時と互いの電位関係が変化しないため、走査電極
Ｓｃｍに負の壁電荷が堆積し、維持電極Ｓｕｍに正の壁
電荷が堆積している。
【００７４】次に、図２（ｆ）において、第１の走査ラ
インでは、走査電極Ｓｃ１に維持放電消去パルスが印加
され、弱放電形態の消去放電が発生し、走査電極Ｓｃ１
と維持電極Ｓｕ１に堆積されていた壁電荷が消滅する。
但し、データ電極には負の壁電荷が残留する。
【００７５】また、第２の走査ラインでは、走査電極Ｓ
ｃ２に−Ｖｓが印加され、維持電極Ｓｕ２が接地電位に
なり、走査電極Ｓｃ２と維持電極Ｓｕ２間で維持放電が
発生して、走査電極Ｓｃ２に正の壁電荷が堆積され、維
持電極Ｓｕ２に負の壁電荷が堆積される。
【００７６】さらに、第ｍの走査ラインでは、走査電極
Ｓｃｍに予備放電消去パルスが印加され、走査電極Ｓｃ
ｍ及び維持電極Ｓｕｍに堆積されていた壁電荷が消滅す
る。
【００７７】なお、本実施例の駆動方法と、従来の技術
で説明したサブフィールド法とを組み合わせればＰＤＰ
の階調表示が可能になる。本実施例の駆動方法によれ
ば、図３に示すように、予備放電のための専用の期間
（図２０参照）が不要になるため、１フレーム時間内の
発光休止時間を大幅に短縮することができる。したがっ
て、維持発光回数を増やすことが可能になり、ＰＤＰの
輝度を増大させることができる。なお、図３では各サブ
フィールドにそれぞれ発光時間にそれぞれ異なった重み
付けがなされているが、同じ重み付けがなされたサブフ
ィールドが複数あってもよい。
【００７８】次に、本実施例のプラズマディスプレイパ
ネルの駆動回路について図４を参照して説明する。
【００７９】図４は本発明のプラズマディスプレイパネ
ルの駆動回路の第１実施例の構成を示すブロック図であ
る。なお、図４では走査ラインが４８０本のＰＤＰを例
示している。
【００８０】図４において、本実施例のＰＤＰの駆動回
路は、従来と同様に、走査電極Ｓｃ１、Ｓｃ２、…、Ｓ
ｃ４８０にそれぞれパルス電圧を印加するための走査電
極駆動回路３１と、維持電極Ｓｕ１、Ｓｕ２、…、Ｓｕ
４８０にそれぞれパルス電圧を印加するための維持電極
駆動回路３２と、データ電極にそれぞれ映像信号に応じ
た電圧を印加するためのデータ電極駆動回路３３と、垂
直同期信号、水平同期信号、表示データ信号、及びクロ
ックに基づいて各電極の駆動回路に対する制御信号をそ
れぞれ出力する制御回路３４とによって構成されてい
る。
【００８１】走査電極駆動回路３１は、走査ライン毎に
選択的に走査パルスを印加するためのドライバとして、
例えば、並列に接続された１２個の４０ビット出力の走
査電極ドライバ３５1〜３５12と、各走査電極ドライバ
に共通に接続される走査電極共通ドライバ３６とを有し
ている。
【００８２】同様に、維持電極駆動回路３２は、走査ラ
イン毎に選択的に維持パルスを印加するためのドライバ
として、例えば、並列に接続された１２個の４０ビット
出力の維持電極ドライバ３７1〜３７12と、各維持電極
ドライバに共通に接続される維持電極共通ドライバ３８
とを有している。
【００８３】走査電極ドライバ３５1〜３５12及び維持
電極ドライバ３７1〜３７12は、走査電極または維持電
極をそれぞれ駆動するための駆動部４０1〜４０12と、
駆動部４０1〜４０12に各種電源電圧を供給し、図１に
示したパルス波形を出力させるためのスイッチ部４１1
〜４１12とをそれぞれ有している。駆動部４０1〜４０
12はプッシュプル接続されたＰチャネルＦＥＴ及びＮチ
ャネルＦＥＴからなる４０組のドライバ用ＦＥＴによっ
て構成され、スイッチ部４１1〜４１12は各種電源電圧
（第１の予備放電パルス電圧：Ｖｐ１、第２の予備放電
パルス電圧：−Ｖｐ２、走査ベースパルス電圧：−Ｖｂ
ｗ、維持パルス電圧：−Ｖｓ、接地電位）に接続された
複数のスイッチ用ＦＥＴによって構成されている。各ス
イッチ用ＦＥＴは、ドライバ用ＦＥＴから図１に示した
駆動シーケンスでパルス波形が出力されるように、制御
回路３４によってそれぞれＯＮ／ＯＦＦが制御される。
なお、定電流素子３９1〜３９12は立ち上がりが緩やか
な予備放電消去パルス及び維持消去パルスを印加するた
めの回路であり、定電流素子４５1〜４５12は立ち上が
りが緩やかな予備放電パルスを印加するための回路であ
る。
【００８４】また、走査電極共通ドライバ３６及び維持
電極共通ドライバ３８は、駆動部４０1〜４０12の各Ｐ
チャネルＦＥＴのソースにそれぞれ−Ｖｓを供給し、各
ＮチェネルＦＥＴのソースをそれぞれ接地電位にするた
めの回路である。
【００８５】（第２の実施の形態）次に本発明の第２の
実施の形態について図面を参照して説明する。
【００８６】交流放電メモリ型のＰＤＰで階調表示する
ためには、図２０に示したように、１フレームを時間的
な重みづけがなされた複数のサブフィールドに分割し、
複数のサブフィールドの全てを１フレーム分の時間内で
表示する方法と、図５に示すように、１つのサブフィー
ルドを１フレーム分の時間で表示する方法とがある。
【００８７】図５に示すような駆動方法では、各サブフ
ィールド間の発光休止時間を図２０に示した駆動方法よ
りもさらに短くすることができるため、維持発光回数を
より増やすことが可能になり、ＰＤＰの輝度をより増大
させることができる。
【００８８】なお、図５に示すようなサブフィールド法
では、書き込み放電が各サブフィールド毎に線順次に行
われず、各サブフィールドを行き来するため、書き込み
期間をサブフィード数で時間分割し、各サブフィールド
に対応する書き込みタイミングを確保する。
【００８９】図６は本発明のプラズマディスプレイパネ
ルの駆動方法の第２の実施の形態の動作の様子を示す波
形図である。
【００９０】図６に示すように、本形態では書き込み期
間を６分割し、分割した書き込み期間の先頭からサブフ
ィールド１（ＳＦ１）、２（ＳＦ２）、３（ＳＦ３）、
４（ＳＦ４）、５（ＳＦ５）、６（ＳＦ６）用の書き込
みタイミングにそれぞれ割り当てている。
【００９１】また、維持放電のみの期間では幅の狭い維
持パルスを挿入することで、維持発光回数を増大させて
いる。このようにすることでＰＤＰの輝度をより増大さ
せることができる。
【００９２】また、本形態では、予備放電消去パルス及
び維持消去パルスの幅を第１の実施の形態に比べて広く
している。例えば、一つの走査パルスの幅を第１の実施
の形態と同一にすると、本形態の予備放電パルスの幅は
第１の実施の形態の６倍になる。したがって、予備放電
パルスの立ち上がりをより緩やかにすることができるた
め、予備放電強度をさらに安定して弱くすることができ
る。よって、壁電荷の制御性が向上し、予備放電による
輝度も安定して抑えられるため、ＰＤＰのコントラスト
が向上する。
【００９３】なお、本形態の予備放電消去パルス及び維
持消去パルスは第１の実施の形態と同様に同一の形状と
し、立ち上がりが緩やかなパルスとする。また、本形態
の駆動回路は、制御回路による各スイッチ用ＦＥＴのＯ
Ｎ／ＯＦＦタイミングが第１の実施の形態と異なるだけ
であり、回路構成については第１の実施の形態と同様で
あるため、その説明は省略する。
【００９４】（第３の実施の形態）次に本発明の第３の
実施の形態について図面を参照して説明する。
【００９５】図７は本発明のプラズマディスプレイパネ
ルの駆動方法の第３の実施の形態の動作の様子を示す波
形図である。
【００９６】走査電極及び維持電極に印加する電圧は、
２つの電極の相対的な電位関係が第１の実施の形態ある
いは第２の実施の形態と同様であればよく、例えば、予
備放電消去パルスあるいは維持消去パルスは、必ずしも
走査電極に印加する必要はない。
【００９７】図７に示すように、本形態のＰＤＰの駆動
方法は、予備放電消去パルス及び維持消去パルスをそれ
ぞれ維持電極に印加する方法である。なお、図７に示し
たパルス波形は図６に示した第２の実施の形態のパルス
波形と同様の駆動シーケンスである。図１に示した第１
の実施の形態の駆動シーケンスにおいても、予備放電消
去パルス及び維持消去パルスを維持電極に印加してもよ
い。
【００９８】なお、予備放電消去パルス及び維持消去パ
ルスは、第１の実施の形態と同様に同一の形状とし、立
ち上がりが緩やかなパルスとする。
【００９９】図７に示すように、維持電極に対して予備
放電消去パルス及び維持消去パルスをそれぞれ印加する
本形態の駆動方法でも、第１の実施の形態あるいは第２
の実施の形態と同様の効果を得ることができる。
【０１００】図８は本発明のプラズマディスプレイパネ
ルの駆動回路の第３の実施の形態の構成を示すブロック
図である。なお、図８では走査ラインが４８０本のＰＤ
Ｐを例示している。
【０１０１】本形態の駆動回路は、第１の実施の形態の
走査電極ドライバが有する予備放電消去パルス及び維持
消去パルスを印加するための回路を維持電極ドライバに
移した構成である。すなわち、維持電極ドライバのスイ
ッチ部に、予備放電消去パルス及び維持消去パルスを印
加するための定電流回路４２1〜４２12と、そのＯＮ／
ＯＦＦを制御するためのスイッチ用ＦＥＴ４３1〜４３
12、及びダイオード４４1〜４４12とをそれぞれ追加し
た構成である。その他の構成は第１の実施の形態と同様
であるため、その説明は省略する。
【０１０２】（第４の実施の形態）次に本発明の第４の
実施の形態について図面を参照して説明する。
【０１０３】本形態では、図４または図８に示した駆動
回路に、消費電力を低減するための電荷（電力）回収回
路を追加する。
【０１０４】電荷回収回路は、ＰＤＰの各表示セルに蓄
積された電荷を回収して再利用するための回路であり、
一般に、外付けされた電荷蓄積コンデンサによって各表
示セルの電荷を回収する電荷蓄積型電荷回収回路と、Ｐ
ＤＰの各表示セルが有する容量自身で電荷を回収する自
己回収型電荷回収回路と知られている。
【０１０５】まず、電荷回収回路の動作原理について簡
単に説明する。
【０１０６】（１）電荷蓄積型電荷回収回路 図９は本発明のプラズマディスプレイパネルの駆動回路
が有する電荷蓄積型電荷回収回路の動作原理を説明する
ための図であり、同図（ａ）はプッシュプル接続された
ドライバ回路の構成を示す回路図、同図（ｂ）はその等
価回路図である。
【０１０７】図９（ｂ）に示す等価回路では、図９
（ａ）に示した各スイッチＱ１、Ｑ２を、オン抵抗Ｒ
１、Ｒ２とスイッチＳ１、Ｓ２と出力容量Ｃ１、Ｃ２と
で表わしている。この駆動回路では、負荷容量Ｃｐに電
圧Ｖのパルスが印加される度に（Ｃ１＋Ｃ２＋Ｃｐ）Ｖ
2のエネルギーが消費される。このエネルギーは素子の
オン抵抗Ｒ１、Ｒ２または電圧Ｖを供給する電源部の内
部抵抗で消費される。
【０１０８】図１０は本発明のプラズマディスプレイパ
ネルの駆動回路が有する電荷蓄積型電荷回収回路の構成
を示す回路図であり、図１１は負荷容量Ｃｐの電圧波形
と図１０に示したスイッチ素子Ｑ１〜Ｑ４のＯＮ／ＯＦ
Ｆタイミングを示したものである。図１０及び図１１に
示すように、電荷回収回路は、Ｌ−Ｃの共振を利用し、
負荷容量Ｃｐに印加する電位を上げるときは外部の電荷
蓄積コンデンサＣｓ（Ｃｓ≫Ｃｐ）から電荷を供給し、
電位を下げるときは電荷を電荷蓄積コンデンサＣｓに戻
している。
【０１０９】（２）自己回収型電荷回収回路 図１２は本発明のプラズマディスプレイパネルの駆動回
路が有する自己回収型電荷回収回路の構成を示す回路図
であり、図１３は図１２に示した自己回収型電荷回収回
路の動作の様子を示すシーケンス図である。
【０１１０】図１２に示すように、自己回収型の電荷回
収回路は、スイッチＳ１１、Ｓ１２及びダイオードＤ１
１、Ｄ１２と直列に接続されたインダクタＬが、負荷容
量Ｃｐに並列に接続される構成であり、電荷蓄積型と同
様に電荷回収時にＬ−Ｃの共振を利用する方式である。
【０１１１】図１３に示すように、ステップ１におい
て、駆動回路から負荷容量Ｃｐに対してＢ点からＡ点の
方向に電流Ｉが供給され、ステップ２において駆動回路
からの電力の供給が停止すると、負荷容量Ｃｐに蓄積さ
れた電荷がスイッチＳ１２、ダイオードＤ１２、及びイ
ンダクタＬを通して自身に回収される。
【０１１２】続いて、ステップ３において、駆動回路か
ら負荷容量Ｃｐに対してＡ点からＢ点の方向に電流Ｉが
供給され、ステップ４において駆動回路からの電力の供
給が停止すると、負荷容量Ｃｐに蓄積された電荷がスイ
ッチＳ１１、ダイオードＤ１１、及びインダクタＬを通
して自身に回収される。
【０１１３】次に、上記電荷回収回路を本発明のＰＤＰ
の駆動回路に組み込んだ構成について図１４及び図１５
を参照して説明する。
【０１１４】図１４は本発明のプラズマディスプレイパ
ネルの駆動回路の第４の実施の形態の構成を示す図であ
り、自己回収型の電荷回収回路を含む構成を示す回路図
である。
【０１１５】図１４に示したＰＤＰの駆動回路は、図４
に示した第１の実施の形態の駆動回路に自己回収型の電
荷回収回路を追加した構成である。
【０１１６】図１４に示すように、自己回収型の電荷回
収回路を備えた本形態の駆動回路は、電荷回収回路５１
が、走査電極に電力を供給するための電源ラインと維持
電極に電力を供給するための電源ライン間に接続された
構成である。
【０１１７】電荷回収回路５１は、インダクタＬ１に直
列に接続されたダイオードＤ２１、ＮチャネルＦＥＴＱ
ｅｒ１と、インダクタＬ２に直列に接続されたダイオー
ドＤ２２、ＮチャネルＦＥＴＱｅｒ２と、インダクタン
ス値が変更可能なインダクタＬ３とによって構成されて
いる。インダクタＬ３の一端はダイオードＤ２２のカソ
ードに接続され、インダクタＬ３の他端は走査電極ドラ
イバの各スイッチ部が有するＮチャネルＦＥＴＱｒ１〜
Ｑｒ１２のソースにそれぞれ接続されている。
【０１１８】なお、図１４に示すように、ここでは、各
走査電極ドライバ及び維持電極ドライバの駆動部を構成
するＰチャネルＦＥＴをそれぞれＰ１〜Ｐ４０とし、Ｎ
チャネルＦＥＴをそれぞれＮ１〜Ｎ４０とする。また、
走査電極ドライバの定電流素子と直列に接続されるスイ
ッチ用ＦＥＴをＱｅ１〜Ｑｅ１２とし、第１の予備放電
パルス用電源Ｖｐ１と直列に接続されるスイッチ用ＦＥ
ＴをＱｐｒ１〜Ｑｐｒ１２、走査ベースパルス用電源−
Ｖｂｗと直列に接続されるスイッチ用ＦＥＴをＱｂ１〜
Ｑｂ１２、各走査電極ドライバのＰチャネルＦＥＴＰ１
〜Ｐ４０のソースを接地電位にするためのスイッチ用Ｆ
ＥＴをＱｇｓ１〜Ｑｇｓ１２、各走査電極ドライバのＮ
チャネルＦＥＴＮ１〜Ｎ４０のソースを接地電位にする
ためのスイッチ用ＦＥＴをＱｗ１〜Ｑｗ１２、維持パル
ス用の電源電圧−Ｖｓと直列に接続されるスイッチ用Ｆ
ＥＴをＱｓ１〜Ｑｓ１２とする。
【０１１９】また、走査電極ドライバのＰチャネルＦＥ
ＴＰ１〜Ｐ４０のソースと走査電極共通ドライバを接続
するダイオードをＤｎｓ１〜Ｄｎｓ１２とし、Ｎチャネ
ルＦＥＴＮ１〜Ｎ４０のソースと走査電極共通ドライバ
を接続するダイオードをＤｐｓ１〜Ｄｐｓ１２とする。
【０１２０】さらに、走査電極ドライバのＮチャネルＦ
ＥＴＮ１〜Ｎ４０のソースを接地電位にするための走査
電極共通ドライバのＰチャネルＦＥＴをＱｇｓ、走査電
極ドライバのＮチャネルＦＥＴＮ１〜Ｎ４０のソースを
−Ｖｓにするための走査電極共通ドライバのＮチャネル
ＦＥＴをＱｓｓとする。
【０１２１】同様に、維持電極ドライバの第２の予備放
電パルス用電源−Ｖｐ２と直列に接続されるスイッチ用
ＦＥＴをＱｐｅ１〜Ｑｐｅ１２とし、維持電極ドライバ
のＰチャネルＦＥＴＰ１〜Ｐ４０のソースを接地電位に
するためのスイッチ用ＦＥＴをＱｇｃ１〜Ｑｇｃ１２と
する。
【０１２２】また、維持電極ドライバのＰチャネルＦＥ
ＴＰ１〜Ｐ４０のソースと維持電極共通ドライバを接続
するダイオードをＤｎｃ１〜Ｄｎｃ１２とし、Ｎチャネ
ルＦＥＴＮ１〜Ｎ４０のソースと走査電極共通ドライバ
を接続するダイオードをＤｐｃ１〜Ｄｐｃ１２とする。
【０１２３】さらに、維持電極ドライバのＮチャネルＦ
ＥＴＮ１〜Ｎ４０のソースを接地電位にするための維持
電極共通ドライバのＰチャネルＦＥＴをＱｇｃ、維持電
極ドライバのＮチャネルＦＥＴＮ１〜Ｎ４０のソースを
−Ｖｓにするための維持電極共通ドライバのＮチャネル
ＦＥＴをＱｓｃとする。
【０１２４】次に、図１４に示した自己回収型の電荷回
収回路を含む駆動回路の動作について説明する。
【０１２５】基本的に電荷回収は、維持消去パルス印加
時、及び維持パルス印加時に行う。
【０１２６】例えば、第１の走査ラインに維持消去パル
スを印加する場合、定電流素子に接続されたスイッチ用
ＦＥＴＱｅ１をＯＮにし、走査電極Ｓｃ１の電位を走査
電極ドライバのＰチャネルＦＥＴＰ１に並列に接続され
たダイオードを通して一定の電位勾配で徐々に−Ｖｓま
で低下させる。
【０１２７】走査電極Ｓｃ１の電位が−Ｖｓに到達後、
スイッチ用ＦＥＴＱｅ１をＯＦＦ、電荷回収回路５１の
ＮチャネルＦＥＴＱｅｒ１をＯＮにして、表示セルに蓄
積された電荷を、インダクタＬ１、ダイオードＤｐｓ
１、走査電極ドライバのＮチャネルＦＥＴＮ１を通して
自身に回収させる。このとき、走査電極Ｓｃ１の電位は
接地電位になるように動作するが、回路及び配線のイン
ピーダンスによって損失が発生するため接地電位に到達
しない。
【０１２８】そこで、インダクタＬ１を介した電荷回収
が終了した後、または終了直前に、走査電極共通ドライ
バのＰチャネルＦＥＴＱｇｓをＯＮにし、ダイオードＤ
ｐｓ１、及び走査電極ドライバのＮチャネルＦＥＴＮ１
を通して走査電極Ｓｃ１の電位を接地電位に固定する。
【０１２９】一方、維持消去前の維持電極Ｓｕ１の電位
は−Ｖｓに固定され、維持電極共通ドライバのＮチャネ
ルＦＥＴＱｓｃはＯＮ状態にある。したがって、維持消
去直前でＮチャネルＦＥＴＱｓｃをＯＦＦ、電荷回収回
路５１のＮチャネルＦＥＴＱｅｒ２をＯＮにすること
で、表示セルに蓄積された電荷を、インダクタＬ２、ダ
イオードＤｐｃ１、及び維持電極ドライバのＮチャネル
ＦＥＴＮ１を通して自身に回収させる。このとき、維持
電極Ｓｕ１の電位は接地電位になるように動作するが、
回路及び配線のインピーダンスによって損失が発生すた
め接地電位に到達しない。
【０１３０】そこで、インダクタＬ２を介した電荷回収
が終了した後、または終了直前に、維持電極共通ドライ
バのＰチャネルＦＥＴＱｇｃをＯＮにし、ダイオードＤ
ｐｃ１、及び維持電極ドライバのＮチャネルＦＥＴＮ１
を通して維持電極Ｓｕ１を接地電位に固定する。
【０１３１】その後、次の予備放電期間の直前で維持電
極共通ドライバのＰチャネルＦＥＴＱｇｃをＯＦＦにす
る。また、その直後に維持電極ドライバのスイッチ用Ｆ
ＥＴＱｐｅ１、Ｑｇｃ１をそれぞれＯＮにする。
【０１３２】なお、予備放電期間で第１の予備放電パル
スが印加される走査電極Ｓｃｋ（ｋ＝１〜４０）と対に
なる維持電極Ｓｕｋには、第２の予備放電パルスが出力
されるため、対応する維持電極ドライバのＮチャネルＦ
ＥＴをＯＮにすることで維持電極Ｓｕｋの電位を−Ｖｐ
２に固定する。
【０１３３】また、上記ＯＮ状態にあるＮチャネルＦＥ
Ｔに対応する維持電極を除いた他の維持電極では、対と
なるＰチャンルＦＥＴがＯＮしているため、該維持電極
の電位は接地電位に固定される。
【０１３４】次に、維持消去パルスが印加されない走査
電極、すなわち選択的に維持パルスが印加されている走
査電極Ｓｃｊ（ｊ＝１〜４０）には、Ｌ−Ｃ共振を利用
した電荷回収動作によって維持パルスを印加する。
【０１３５】例えば、維持パルスを印加する走査電極を
Ｓｃ４０とした場合、走査電極Ｓｃ４０に接続されたＮ
チャネルＦＥＴＮ４０と、対応する走査電極ドライバの
スイッチ用ＦＥＴＱｒ１をそれぞれＯＮにすることで、
表示セルに蓄積された電荷を、ＮチャンネルＦＥＴＮ４
０、スイッチ用ＦＥＴＱｒ１、及びインダクタＬ３を通
して自身に回収させる。
【０１３６】これにより走査電極ドライバは、走査電極
Ｓｃ４０へ維持消去パルスを出力しようとするが、強制
的にπ（Ｌ３・Ｃｐ）1/2（Ｃｐは負荷容量）の傾きで
−Ｖｓに変位する。なお、維持パルスが印加される走査
電極の数は時刻によって変わるため、維持パルスの立ち
上がり勾配が一定に保たれるようにインダクタＬ３の値
を可変、または切り替えることができるようにする。維
持パルスが印加される走査電極数の変化による維持パル
ス立ち上がり勾配の変化が特性上許容できる範囲であれ
ばインダクタＬ３は固定値であってもよい。
【０１３７】ところで、走査電極Ｓｃ４０の電位は−Ｖ
ｓに固定するように動作するが、回路及び配線のインピ
ーダンスによって損失が発生するため−Ｖｓに到達しな
い。
【０１３８】そこで、インダクタＬ３による電荷回収が
終了した後、または終了直前に、スイッチ部のＮチャン
ルＦＥＴＱｓ１をＯＮにして、走査電極Ｓｃ４０の電位
を−Ｖｓに固定する。
【０１３９】走査電極Ｓｃ４０の電位が−Ｖｓに固定さ
れて所定時間が経過した後、走査電極Ｓｃ４０に接続さ
れたＮチャネルＦＥＴＮ４０とスイッチ部のＮチャネル
ＦＥＴＱｒ１をＯＦＦにし、電荷回収回路５１のＮチャ
ンルＦＥＴＱｅｒ１をＯＮにして、表示セルに蓄積され
た電荷をインダクタＬ１、ダイオードＤｐｓ１、走査電
極ドライバのＮチャネルＦＲＴＮ４０を通して自身に回
収させる。このとき、走査電極Ｓｃ４０の電位は接地電
位に固定するように動作するが、回路及び配線のインピ
ーダンスによって損失が発生するため接地電位に到達し
ない。
【０１４０】そこで、インダクタＬ１による電荷回収が
終了した後、または終了直前に走査電極共通ドライバの
ＰチャネルＦＥＴＱｇｓをＯＮさせ、ダイオードＤｐｓ
１、走査電極ドライバのＮチャネルＦＥＴＮ４０を通し
て走査電極Ｓｃ４０を接地電位に固定する。
【０１４１】図１５は本発明のプラズマディスプレイパ
ネルの駆動回路の第４の実施の形態の構成を示す図であ
り、電荷蓄積型の電荷回収回路を含む構成を示す回路図
である。
【０１４２】図１５に示したＰＤＰの駆動回路は、図４
に示した第１の実施の形態の駆動回路に電荷蓄積型の電
荷回収回路を追加した構成である。
【０１４３】図１５に示すように、電荷蓄積型の電荷回
収回路を備えた本形態の駆動回路は、走査電極に電力を
供給するための電源ラインに第１の電荷回収回路６１が
接続され、維持電極に電力を供給するための電源ライン
に第２の電荷回収回路６２が接続された構成である。
【０１４４】第１の電荷回収回路６１は、インダクタＬ
１１に直列に接続されたダイオードＤ３１、Ｎチャネル
ＦＥＴＱｎｓと、インダクタＬ１２に直列に接続された
ダイオードＤ３２、ＰチャネルＦＥＴＱｐｓと、インダ
クタンス値が変更可能なインダクタＬ１３と、表示セル
から走査電極を介して回収される電荷を蓄積する第１の
電荷蓄積コンデンサＣｓとによって構成されている。イ
ンダクタＬ１３の一端はＮチャネルＦＥＴＱｎｓのソー
ス及びＰチャネルＦＥＴＱｐｓのドレインに共通に接続
され、インダクタＬ１３の他端は各走査電極ドライバの
スイッチ部が有するＮチャネルＦＥＴＱｒ１〜Ｑｒ１２
のソースにそれぞれ接続されている。
【０１４５】第２の電荷回収回路６２は、インダクタＬ
１４に直列に接続されたダイオードＤ３３、Ｐチャネル
ＦＥＴＱｐｃと、インダクタＬ１５に直列に接続された
ダイオードＤ３４、ＮチャネルＦＥＴＱｎｃと、表示セ
ルから維持電極を介して回収される電荷を蓄積する第２
の電荷蓄積コンデンサＣｃとによって構成されている。
【０１４６】なお、図１５に示すように、ここでは、各
走査電極ドライバ及び維持電極ドライバの駆動部を構成
するＰチャネルＦＥＴをそれぞれＰ１〜Ｐ４０とし、Ｎ
チャネルＦＥＴをそれぞれＮ１〜Ｎ４０とする。また、
走査電極ドライバの定電流素子と直列に接続されるスイ
ッチ用ＦＥＴをＱｅ１〜Ｑｅ１２とし、第１の予備放電
パルス用電源Ｖｐ１と直列に接続されるスイッチ用ＦＥ
ＴをＱｐｒ１〜Ｑｐｒ１２、走査ベースパルス用電源−
Ｖｂｗと直列に接続されるスイッチ用ＦＥＴをＱｂ１〜
Ｑｂ１２、各走査電極ドライバのＰチャネルＦＥＴＰ１
〜Ｐ４０のソースを接地電位にするためのスイッチ用Ｆ
ＥＴをＱｇｓ１〜Ｑｇｓ１２、各走査電極ドライバのＮ
チャネルＦＥＴＮ１〜Ｎ４０のソースを接地電位にする
ためのスイッチ用ＦＥＴをＱｗ１〜Ｑｗ１２、維持パル
ス用の電源電圧−Ｖｓと直列に接続されるスイッチ用Ｆ
ＥＴをＱｓ１〜Ｑｓ１２とする。
【０１４７】また、走査電極ドライバのＰチャネルＦＥ
ＴＰ１〜Ｐ４０のソースと走査電極共通ドライバを接続
するダイオードをＤｎｓ１〜Ｄｎｓ１２とし、Ｎチャネ
ルＦＥＴＮ１〜Ｎ４０のソースと走査電極共通ドライバ
を接続するダイオードをＤｐｓ１〜Ｄｐｓ１２とする。
【０１４８】さらに、走査電極ドライバのＮチャネルＦ
ＥＴＮ１〜Ｎ４０のソースを接地電位にするための走査
電極共通ドライバのＰチャネルＦＥＴをＱｇｓ、走査電
極ドライバのＰチャネルＦＥＴＰ１〜Ｐ４０のソースを
−Ｖｓにするための走査電極共通ドライバのＮチャネル
ＦＥＴをＱｓｓとする。
【０１４９】同様に、維持電極ドライバの第２の予備放
電パルス用電源−Ｖｐ２と直列に接続されるスイッチ用
ＦＥＴをＱｐｅ１〜Ｑｐｅ１２とし、維持電極ドライバ
のＰチャネルＦＥＴＰ１〜Ｐ４０のソースを接地電位に
するためのスイッチ用ＦＥＴをＱｇｃ１〜Ｑｇｃ１２と
する。
【０１５０】また、維持電極ドライバのＰチャネルＦＥ
ＴＰ１〜Ｐ４０のソースと維持電極共通ドライバを接続
するダイオードをＤｎｃ１〜Ｄｎｃ１２とし、Ｎチャネ
ルＦＥＴＮ１〜Ｎ４０のソースと走査電極共通ドライバ
を接続するダイオードをＤｐｃ１〜Ｄｐｃ１２とする。
【０１５１】さらに、維持電極ドライバのＮチャネルＦ
ＥＴＮ１〜Ｎ４０のソースを接地電位にするための維持
電極共通ドライバのＰチャネルＦＥＴをＱｇｃ、維持電
極ドライバのＰチャネルＦＥＴＰ１〜Ｐ４０のソースを
−Ｖｓにするための維持電極共通ドライバのＮチャネル
ＦＥＴをＱｓｃとする。
【０１５２】次に、図１５に示した電荷蓄積型の電荷回
収回路を備えた駆動回路の動作について説明する。
【０１５３】電荷回収は上記自己回収型の電荷回収回路
と同様に維持消去パルス印加時、及び維持パルス印加時
に行う。
【０１５４】例えば、第１の走査ラインに維持消去パル
スを印加する場合、定電流素子に接続されたスイッチ用
ＦＥＴＱｅ１をＯＮし、走査電極ドライバのＰチャネル
ＦＥＴＰ１に並列に接続されたダイオードを通して走査
電極Ｓｃ１を一定の電位勾配で徐々に−Ｖｓまで低下さ
せる。
【０１５５】走査電極Ｓｃ１の電位が−Ｖｓに到達後、
スイッチ用ＦＥＴＱｅ１をＯＦＦ、第１の電荷回収回路
６１のＰチャネルＦＥＴＱｐｓをＯＮにする。このと
き、第１の電荷蓄積コンデンサＣｓには直前の維持放電
によって回収された電荷が蓄積されているため、第１の
電荷蓄積コンデンサＣｓに蓄積された電荷は、インダク
タＬ１２、ダイオードＤｐｓ１、走査電極ドライバのＮ
チャネルＦＥＴＮ１を通して表示セルに供給され、走査
電極Ｓｃ１が接地電位で固定するように動作する。しか
しながら、回路及び配線のインピーダンスによって損失
が発生するため、その損失分だけ走査電極Ｓｃ１の電位
は接地電位に到達しない。
【０１５６】そこで、インダクタＬ１２を介した電荷回
収の終了後、または終了直前に、走査電極共通ドライバ
のＰチャネルＦＥＴＱｇｓをＯＮにし、ダイオードＤｐ
ｓ１、走査電極ドライバのＮチャネルＦＥＴＮ１を通し
て走査電極Ｓｃ１を接地電位に固定する。
【０１５７】一方、維持消去前の維持電極Ｓｕ１の電位
は−Ｖｓに固定され、維持電極共通ドライバのＮチャネ
ルＦＥＴＱｓｃはＯＮ状態にある。したがって、維持消
去直前でＮチャネルＦＥＴＱｓｃをＯＦＦ、第２の電荷
回収回路６２のＰチャネルＦＥＴＱｐｃをＯＮにする
と、第２の電荷蓄積コンデンサＣｃには直前の維持放電
によって回収された電荷が蓄積されているため、第１の
電荷蓄積コンデンサＣｓに蓄積された電荷は、インダク
タＬ１４、ダイオードＤｐｃ１、及び維持電極ドライバ
のＮチャネルＦＥＴＮ１を通して表示セルに供給され、
維持電極Ｓｕ１を接地電位に固定するように動作する。
しかしながら、回路及び配線のインピーダンスによって
損失が発生し、維持電極Ｓｕ１の電位は接地電位に到達
しない。
【０１５８】そこで、インダクタＬ１４を介した電荷回
収の終了後、または終了直前に、維持電極共通ドライバ
のＰチャネルＦＥＴＱｇｃをＯＮにし、ダイオードＤｐ
ｃ１、及び維持電極ドライバのＮチャネルＦＥＴＮ１を
通して維持電極Ｓｕ１を接地電位に固定する。
【０１５９】その後、次の予備放電期間の直前で維持電
極共通ドライバのＰチャネルＦＥＴＱｇｃをＯＦＦにす
る。また、その直後に維持電極ドライバのスイッチ用Ｆ
ＥＴＱｐｅ１、Ｑｇｃ１をそれぞれＯＮにする。
【０１６０】なお、予備放電期間で第１の予備放電パル
スが印加される走査電極Ｓｃｋ（ｋ＝１〜４０）と対に
なる維持電極Ｓｕｋには、第２の予備放電パルスが出力
されるため、対応する維持電極ドライバのＮチャネルＦ
ＥＴをＯＮにすることで維持電極Ｓｕｋの電位を−Ｖｐ
２に固定する。
【０１６１】また、上記ＯＮ状態にあるＮチャネルＦＥ
Ｔに対応する維持電極を除いた他の維持電極では、対と
なるＰチャネルＦＥＴがＯＮしているため、該維持電極
の電位は接地電位に固定される。
【０１６２】次に、維持消去パルスが印加されない走査
電極、すなわち選択的に維持パルスが印加されている走
査電極Ｓｃｊ（ｊ＝１〜４０）には、Ｌ−Ｃ共振を利用
した電荷回収動作によって維持パルスを印加する。
【０１６３】例えば、維持パルスを印加する走査電極を
Ｓｃ４０とした場合、走査電極Ｓｃ４０に接続されたＮ
チャネルＦＥＴＮ４０と対応する走査電極ドライバのス
イッチ用ＦＥＴＱｒ１をＯＮにすることで、表示セルに
蓄積された電荷を、ＮチャネルＦＥＴＮ４０、スイッチ
用ＦＥＴＱｒ１、インダクタＬ１３を通して第１の電荷
蓄積コンデンサＣｓで回収する。
【０１６４】これにより走査ドライバは走査電極Ｓｃ４
０へ維持消去パルスを出力しようとするが、強制的にπ
（Ｌ１３・Ｃｐ）1/2（Ｃｐは負荷容量）の傾きで−Ｖ
ｓに変位する。なお、維持パルスが印加される走査電極
の数は時刻によって変わるため、維持パルスの立ち上が
り勾配が一定に保たれるようにインダクタＬ１３の値を
可変、または切り替えることができるようにする。
【０１６５】維持パルスが印加される走査電極数の変化
による維持パルスの立ち上がり勾配の変化が特性上許容
できる範囲内であれば、インダクタＬ１３は固定値であ
ってもよい。
【０１６６】ところで、走査電極Ｓｃ４０の電位は−Ｖ
ｓに固定されるように動作するが、回路及び配線のイン
ピーダンスによって損失が発生するため−Ｖｓに到達し
ない。
【０１６７】そこで、インダクタＬ１３による電荷回収
が終了した後、または終了直前に、スイッチ部のＮチャ
ネルＦＥＴＱｓ１をＯＮにして、走査電極Ｓｃ４０の電
位を−Ｖｓに固定する。
【０１６８】走査電極Ｓｃ４０の電位が−Ｖｓに固定さ
れて所定時間が経過した後、走査電極Ｓｃ４０に接続さ
れたＮチャネルＦＥＴＮ４０とスイッチ部のＮチャネル
ＦＥＴＱｒ１をＯＦＦにし、第１の電荷回収回路６１の
ＮチャンルＦＥＴＱｐｓをＯＮにする。このとき、第１
の電荷蓄積コンデンサＣｓには直前の維持放電によって
回収された電荷が蓄積されているため、第１の電荷蓄積
コンデンサＣｓに蓄積された電荷はインダクタＬ１２、
ダイオードＤｐｓ１、走査電極ドライバのＮチャネルＦ
ＥＴＮ４０を通して表示セルに供給され、走査電極Ｓｃ
４０を接地電位に固定するように動作する。しかしなが
ら、回路及び配線のインピーダンスによって損失が発生
するため、走査電極Ｓｃ４０の電位は接地電位に到達し
ない。
【０１６９】そこで、インダクタＬ１２による電荷回収
が終了した後、または終了直前に走査電極共通ドライバ
のＰチャネルＦＥＴＱｇｓをＯＮさせ、ダイオードＤｐ
ｓ１、走査電極ドライバのＮチャネルＦＥＴＮ４０を通
して走査電極Ｓｃ４０を接地電位に固定する。
【０１７０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【０１７１】走査電極に走査パルスと逆極性でかつ緩や
かに立ち上がる第１の予備放電パルスを印加し、維持電
極に走査パルスと同極性でかつそれよりも低電圧の矩形
状または緩やかに立ち上がる第２の予備放電パルスを印
加することで、予備放電パルスとデータ電極に印加され
るデータパルスとによる放電が防止され、プラズマディ
スプレイパネルの背景輝度の増大が防止される。
【０１７２】また、予備放電消去を行うための予備放電
消去パルス及び維持放電消去を行うための維持消去パル
スを、立ち下がりが緩やかな同じパルス形状で印加する
ことで、予備放電消去パルス及び維持消去パルスを出力
するための回路を共通にすることができるため、回路規
模の増大が抑制される。
【０１７３】さらに、１フレームを複数のサブフィール
ドに分割し、複数のサブフィールドの全てを１フレーム
分の時間内で表示し、サブフィールドの組み合わせによ
って階調表示を行うことで、予備放電専用の期間を設け
る必要がなくなり、各サブフィールド間の発光休止時間
を短くすることができるため、プラズマディスプレイパ
ネルの輝度が増大する。
【０１７４】また、１フレームを複数のサブフィールド
に分割し、各サブフィールドをそれぞれ１フレームの時
間で表示し、サブフィールドの組み合わせによって階調
表示を行うことで、各サブフィールド間の発光休止時間
をさらに短くすることができるため、プラズマディスプ
レイパネルの輝度をより増大させることができる。
【図面の簡単な説明】
【図１】本発明のプラズマディスプレイパネルの駆動方
法の第１の実施の形態の動作の様子を示す波形図であ
る。
【図２】図１に示したパルス波形によって表示セル内に
壁電荷が形成される様子を示す模式図である。
【図３】本発明のプラズマディスプレイパネルの駆動方
法の第１の実施の形態を示す図であり、階調表示を行う
ためのサブフィールド法を説明するタイムチャートであ
る。
【図４】本発明のプラズマディスプレイパネルの駆動回
路の第１実施例の構成を示すブロック図である。
【図５】本発明のプラズマディスプレイパネルの駆動方
法の第２の実施の形態を示す図であり、階調表示を行う
ためのサブフィールド法を説明するタイムチャートであ
る。
【図６】本発明のプラズマディスプレイパネルの駆動方
法の第２の実施の形態の動作の様子を示す波形図であ
る。
【図７】本発明のプラズマディスプレイパネルの駆動方
法の第３の実施の形態の動作の様子を示す波形図であ
る。
【図８】本発明のプラズマディスプレイパネルの駆動回
路の第３の実施の形態の構成を示すブロック図である。
【図９】本発明のプラズマディスプレイパネルの駆動回
路が有する電荷蓄積型電荷回収回路の動作原理を説明す
るための図であり、同図（ａ）はプッシュプル接続され
たドライバ回路の構成を示す回路図、同図（ｂ）はその
等価回路図である。
【図１０】本発明のプラズマディスプレイパネルの駆動
回路が有する電荷蓄積型電荷回収回路の構成を示す回路
図である。
【図１１】図１０に示したスイッチ素子のＯＮ／ＯＦＦ
タイミングに対する負荷容量の電圧波形を示した図であ
る。
【図１２】本発明のプラズマディスプレイパネルの駆動
回路が有する自己回収型電荷回収回路の構成を示す回路
図である。
【図１３】図１２に示した自己回収型電荷回収回路の動
作の様子を示すシーケンス図である。
【図１４】本発明のプラズマディスプレイパネルの駆動
回路の第４の実施の形態の構成を示す図であり、自己回
収型の電荷回収回路を含む構成を示す回路図である。
【図１５】本発明のプラズマディスプレイパネルの駆動
回路の第４の実施の形態の構成を示す図であり、電荷蓄
積型の電荷回収回路を含む構成を示す回路図である。
【図１６】従来及び本発明のプラズマディスプレイパネ
ルの駆動方法を適用する交流放電メモリ型のプラズマデ
ィスプレイパネルの一構成例を示す表示セルの斜視断面
図である。
【図１７】図１６に示した表示セルをマトリクス状に配
置して形成したプラズマディスプレイパネルの概略の構
成を示す平面図である。
【図１８】図１７に示したプラズマディスプレイパネル
を駆動するための駆動回路の構成を示すブロック図であ
る。
【図１９】従来のプラズマディスプレイパネルの駆動方
法を示す図であり、各電極に印加するパルス波形の様子
を示す波形図である。
【図２０】従来のプラズマディスプレイパネルの駆動方
法を示す図であり、階調表示を行うためのサブフィール
ド法を説明するタイムチャートである。
【図２１】従来のプラズマディスプレイパネルの他の駆
動方法を示す図であり、各電極に印加するパルス波形の
様子を示す波形図である。
【符号の説明】
３１ 走査電極駆動回路 ３２ 維持電極駆動回路 ３３ データ電極駆動回路 ３４ 制御回路 ３５1〜３５12 走査電極ドライバ ３６ 走査電極共通ドライバ ３７1〜３７12 維持電極ドライバ ３８ 維持電極共通ドライバ ３９1〜３９12、４２1〜４２12、４５1〜４５12 定
電流素子 ４０1〜４０12 駆動部 ４１1〜４１12 スイッチ部 ４３1〜４３12 スイッチ用ＦＥＴ ４４1〜４４12 ダイオード ５１ 電荷回収回路 ６１ 第１の電荷回収回路 ６２ 第２の電荷回収回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｄ ６４２Ｅ

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電、及び維持放電消去の順に
    逐次駆動することにより所望の画像を表示させるための
    走査維持混合型のプラズマディスプレイパネルの駆動方
    法であって、 前記第１のパルス印加期間で、順次選択走査される前記
    走査ラインの走査電極にそれぞれ走査パルスを印加する
    と共に、所定のデータ電極にデータパルスを印加するこ
    とにより選択的に前記表示セルに対する書き込み放電を
    行い、 同時に、次に走査される走査ラインにおいては、その走
    査電極に前記走査パルスと逆極性でかつ緩やかに立ち上
    がるパルスである第１の予備放電パルスを印加し、その
    維持電極に前記走査パルスと同極性でかつそれよりも低
    電圧で矩形状の第２の予備放電パルスを印加するプラズ
    マディスプレイパネルの駆動方法。
  2. 【請求項２】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電、及び維持放電消去の順に
    逐次駆動することにより所望の画像を表示させるための
    走査維持混合型のプラズマディスプレイパネルの駆動方
    法であって、 前記第１のパルス印加期間で、順次選択走査される前記
    走査ラインの走査電極にそれぞれ走査パルスを印加する
    と共に、所定のデータ電極にデータパルスを印加するこ
    とにより選択的に前記表示セルに対する書き込み放電を
    行い、 同時に、次に走査される走査ラインにおいては、その走
    査電極に前記走査パルスと逆極性でかつ緩やかに立ち上
    がる第１の予備放電パルスを印加し、その維持電極に前
    記走査パルスと同極性でかつそれよりも低電圧で緩やか
    に立ち上がるパルスである第２の予備放電パルスを印加
    するプラズマディスプレイパネルの駆動方法。
  3. 【請求項３】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を表示させるための走
    査維持混合型のプラズマディスプレイパネルの駆動方法
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極及び維持電極にそれ
    ぞれ維持パルスを印加することで、交互に逆方向の維持
    放電を行わせると共に、 前記第２のパルス印加期間の１つで、直前に予備放電を
    行った走査ラインの走査電極に、前記他の走査ラインの
    走査電極に印加される維持パルスと同極性でかつ緩やか
    に立ち上がるパルスである予備放電消去パルスを印加す
    ることにより予備放電消去を行うプラズマディスプレイ
    パネルの駆動方法。
  4. 【請求項４】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と、
    主に１以上の維持発光を行う第２のパルス印加期間とが
    巡回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を表示させるための走
    査維持混合型のプラズマディスプレイパネルの駆動方法
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極及び維持電極にそれ
    ぞれ維持パルスを印加することで、交互に逆方向の維持
    放電を行わせると共に、 前記第２のパルス印加期間の１つで、維持消去すべき走
    査ラインの走査電極に、前記他の走査ラインの走査電極
    に印加される維持パルスと同極性でかつ緩やかに立ち上
    がるパルスである維持消去パルスを印加することにより
    維持消去を行うプラズマディスプレイパネルの駆動方
    法。
  5. 【請求項５】 前記第２のパルス印加期間の１つで、直
    前に予備放電を行った走査ラインの走査電極に、他の走
    査ラインの走査電極に印加される維持パルスと同極性で
    かつ緩やかに立ち上がるパルスである予備放電消去パル
    スを印加することにより予備放電消去を行う請求項４記
    載のプラズマディスプレイパネルの駆動方法。
  6. 【請求項６】 前記予備放電消去パルス及び前記維持消
    去パルスを同じ形状で印加する請求項５記載のプラズマ
    ディスプレイパネルの駆動方法。
  7. 【請求項７】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を表示させるための走
    査維持混合型のプラズマディスプレイパネルの駆動方法
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極及び維持電極にそれ
    ぞれ維持パルスを印加することで、交互に逆方向の維持
    放電を行わせると共に、 前記第２のパルス印加期間の１つで、直前に予備放電を
    行った走査ラインの維持電極に、該走査ラインの走査電
    極に印加される維持パルスと同極性でかつ緩やかに立ち
    上がるパルスである予備放電消去パルスを印加すること
    により予備放電消去を行うプラズマディスプレイパネル
    の駆動方法。
  8. 【請求項８】 格子状に配置された複数の表示セルから
    なる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と、
    主に１以上の維持発光を行う第２のパルス印加期間とが
    巡回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を表示させるための走
    査維持混合型のプラズマディスプレイパネルの駆動方法
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極及び維持電極にそれ
    ぞれ維持パルスを印加することで、交互に逆方向の維持
    放電を行わせると共に、 前記第２のパルス印加期間の１つで、維持消去すべき走
    査ラインの維持電極に、該走査ラインの走査電極に印加
    される維持パルスと同極性でかつ緩やかに立ち上がるパ
    ルスである維持消去パルスを印加することにより維持消
    去を行うプラズマディスプレイパネルの駆動方法。
  9. 【請求項９】 前記第２のパルス印加期間の１つで、直
    前に予備放電を行った走査ラインの維持電極に、該走査
    ラインの走査電極に印加される維持パルスと同極性でか
    つ緩やかに立ち上がるパルスである予備放電消去パルス
    を印加することにより予備放電消去を行う請求項８記載
    のプラズマディスプレイパネルの駆動方法。
  10. 【請求項１０】 前記予備放電消去パルス及び前記維持
    消去パルスを同じ形状で印加する請求項９記載のプラズ
    マディスプレイパネルの駆動方法。
  11. 【請求項１１】 １フレームを複数のサブフィールドに
    分割し、 前記複数のサブフィールドの全てを１フレーム分の時間
    内で表示すると共に、前記サブフィールドの選択組み合
    わせによって階調表示を行う請求項１乃至１０のいずれ
    か１項記載のプラズマディスプレイパネルの駆動方法。
  12. 【請求項１２】 １フレームを複数のサブフィールドに
    分割し、 前記サブフィールドをそれぞれ前記１フレーム分の時間
    で表示すると共に、前記サブフィールドの選択組み合わ
    せによって階調表示を行う請求項１乃至１０のいずれか
    １項記載のプラズマディスプレイパネルの駆動方法。
  13. 【請求項１３】 各サブフィールドにおける発光時間に
    それぞれ異なった重み付けがなされている請求項１１ま
    たは１２記載のプラズマディスプレイの駆動方法。
  14. 【請求項１４】 前記書き込み放電期間を前記サブフィ
    ールドの数で分割し、 該分割された期間にそれぞれ各サブフィールドの書き込
    みタイミングを割り当てる請求項１２記載のプラズマデ
    ィスプレイパネルの駆動方法。
  15. 【請求項１５】 前記緩やかに立ち上がるパルスを、電
    圧源に直列に接続された定電流素子及びスイッチを介し
    て出力する請求項１乃至１４のいずれか１項記載のプラ
    ズマディスプレイパネルの駆動方法。
  16. 【請求項１６】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電、及び維持放電消去の順に
    逐次駆動することにより所望の画像を走査維持混合型で
    表示させるためのプラズマディスプレイパネルの駆動回
    路であって、 前記第１のパルス印加期間で、順次選択走査される前記
    走査ラインの走査電極にそれぞれ走査パルスを印加する
    と共に、所定のデータ電極にデータパルスを印加するこ
    とにより選択的に前記表示セルに対する書き込み放電を
    行い、同時に、次に走査される走査ラインにおいては、
    その走査電極に前記走査パルスと逆極性でかつ緩やかに
    立ち上がるパルスである第１の予備放電パルスを印加す
    る走査電極駆動回路と、 該走査ラインの維持電極に、前記第１の予備放電パルス
    と同時に、前記走査パルスと同極性でかつそれよりも低
    電圧で矩形状の第２の予備放電パルスを印加する維持電
    極駆動回路と、を有するプラズマディスプレイパネルの
    駆動回路。
  17. 【請求項１７】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電、及び維持放電消去の順に
    逐次駆動することにより所望の画像を走査維持混合型で
    表示させるためのプラズマディスプレイパネルの駆動回
    路であって、 前記第１のパルス印加期間で、順次選択走査される前記
    走査ラインの走査電極にそれぞれ走査パルスを印加する
    と共に、所定のデータ電極にデータパルスを印加するこ
    とにより選択的に前記表示セルに対する書き込み放電を
    行い、同時に、次に走査される走査ラインにおいては、
    その走査電極に前記走査パルスと逆極性でかつ緩やかに
    立ち上がるパルスである第１の予備放電パルスを印加す
    る走査電極駆動回路と、 該走査ラインの維持電極に、前記第１の予備放電パルス
    と同時に、前記走査パルスと同極性でかつそれよりも低
    電圧で緩やかに立ち上がるパルスである第２の予備放電
    パルスを印加する維持電極駆動回路と、を有するプラズ
    マディスプレイパネルの駆動回路。
  18. 【請求項１８】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を走査維持混合型で表
    示させるためのプラズマディスプレイパネルの駆動回路
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極に維持パルスを印加
    することで維持放電を行わせると共に、前記第２のパル
    ス印加期間の１つで、直前に予備放電を行った走査ライ
    ンの走査電極に、前記他の走査ラインの走査電極に印加
    される維持パルスと同極性でかつ緩やかに立ち上がるパ
    ルスである予備放電消去パルスを印加することにより予
    備放電消去を行う走査電極駆動回路と、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その維持電極に維持パルスを印加
    することで維持放電を行わせる維持電極駆動回路と、を
    有するプラズマディスプレイパネルの駆動回路。
  19. 【請求項１９】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と、
    主に１以上の維持発光を行う第２のパルス印加期間とが
    巡回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を走査維持混合型で表
    示させるためのプラズマディスプレイパネルの駆動回路
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極にそれぞれ維持パル
    スを印加することで維持放電を行わせる走査電極駆動回
    路と、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その維持電極にそれぞれ維持パル
    スを印加することで、交互に逆方向の維持放電を行わせ
    ると共に、前記第２のパルス印加期間の１つで、維持消
    去すべき走査ラインの走査電極に、前記他の走査ライン
    の走査電極に印加される維持パルスと同極性でかつ緩や
    かに立ち上がるパルスである維持消去パルスを印加する
    ことにより維持消去を行う維持電極駆動回路と、を有す
    るプラズマディスプレイパネルの駆動回路。
  20. 【請求項２０】 前記走査電極駆動回路は、 前記第２のパルス印加期間の１つで、直前に予備放電を
    行った走査ラインの走査電極に、他の走査ラインの走査
    電極に印加される維持パルスと同極性でかつ緩やかに立
    ち上がるパルスである予備放電消去パルスを印加するこ
    とにより予備放電消去を行う請求項１９記載のプラズマ
    ディスプレイパネルの駆動回路。
  21. 【請求項２１】 前記走査電極駆動回路は、 前記予備放電消去パルス及び前記維持消去パルスを同じ
    形状で出力する請求項２０記載のプラズマディスプレイ
    パネルの駆動回路。
  22. 【請求項２２】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と主
    に１以上の維持発光を行う第２のパルス印加期間とが巡
    回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を走査維持混合型で表
    示させるためのプラズマディスプレイパネルの駆動回路
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極に維持パルスを印加
    することで、交互に逆方向の維持放電を行わせる走査電
    極駆動回路と、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その維持電極に維持パルスを印加
    することで維持放電を行わせると共に、前記第２のパル
    ス印加期間の１つで、直前に予備放電を行った走査ライ
    ンの維持電極に、該走査ラインの走査電極に印加される
    維持パルスと同極性でかつ緩やかに立ち上がるパルスで
    ある予備放電消去パルスを印加することにより予備放電
    消去を行う維持電極駆動回路と、を有するプラズマディ
    スプレイパネルの駆動回路。
  23. 【請求項２３】 格子状に配置された複数の表示セルか
    らなる交流放電型のプラズマディスプレイパネルに対し
    て、主に走査書き込みを行う第１のパルス印加期間と、
    主に１以上の維持発光を行う第２のパルス印加期間とが
    巡回配置され、各走査ライン毎に予備放電、予備放電消
    去、書き込み放電、維持放電及び維持放電消去の順に逐
    次駆動することにより所望の画像を走査維持混合型で表
    示させるためのプラズマディスプレイパネルの駆動回路
    であって、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その走査電極にそれぞれ維持パル
    スを印加することで維持放電を行わせる走査電極駆動回
    路と、 前記第２のパルス印加期間に、維持消去すべき走査ライ
    ン及び直前に予備放電を行った走査ラインを除く他の走
    査ラインにおいては、その維持電極にそれぞれ維持パル
    スを印加することで維持放電を行わせると共に、前記第
    ２のパルス印加期間の１つで、維持消去すべき走査ライ
    ンの維持電極に、該走査ラインの走査電極に印加される
    維持パルスと同極性でかつ緩やかに立ち上がるパルスで
    ある維持消去パルスを印加することにより維持消去を行
    う維持電極駆動回路と、を有するプラズマディスプレイ
    パネルの駆動回路。
  24. 【請求項２４】 前記維持電極駆動回路は、 前記第２のパルス印加期間の１つで、直前に予備放電を
    行った走査ラインの維持電極に、走査電極に印加される
    維持パルスと同極性でかつ緩やかに立ち上がるパルスで
    ある予備放電消去パルスを印加することにより予備放電
    消去を行う請求項２３記載のプラズマディスプレイパネ
    ルの駆動回路。
  25. 【請求項２５】 前記維持電極駆動回路は、 前記予備放電消去パルス及び前記維持消去パルスを同じ
    形状で出力する請求項２４記載のプラズマディスプレイ
    パネルの駆動回路。
  26. 【請求項２６】 前記走査電極駆動回路及び維持電極駆
    動回路は、 １フレームを複数のサブフィールドに分割し、 前記複数のサブフィールドの全てを１フレーム分の時間
    内で表示すると共に、前記サブフィールドの選択組み合
    わせによって階調表示を行う請求項１６乃至２５のいず
    れか１項記載のプラズマディスプレイパネルの駆動回
    路。
  27. 【請求項２７】 前記走査電極駆動回路及び維持電極駆
    動回路は、 １フレームを複数のサブフィールドに分割し、 前記サブフィールドをそれぞれ前記１フレーム分の時間
    で表示すると共に、前記サブフィールドの選択組み合わ
    せによって階調表示を行う請求項１６乃至２５のいずれ
    か１項記載のプラズマディスプレイパネルの駆動回路。
  28. 【請求項２８】 前記走査電極駆動回路及び維持電極駆
    動回路は、 各サブフィールドにおける発光時間にそれぞれ異なった
    重み付けを行う請求項２６または２７記載のプラズマデ
    ィスプレイの駆動回路。
  29. 【請求項２９】 前記書き込み放電期間を前記サブフィ
    ールドの数で分割し、 該分割された期間にそれぞれ各サブフィールドの書き込
    みタイミングを割り当てる請求項２７記載のプラズマデ
    ィスプレイパネルの駆動回路。
  30. 【請求項３０】 前記緩やかに立ち上がるパルスを出力
    するための手段として、電圧源に直列に接続された定電
    流素子及びスイッチを有する請求項１６乃至２９のいず
    れか１項記載のプラズマディスプレイパネルの駆動回
    路。
  31. 【請求項３１】 前記走査電極に電力を供給するための
    電源ラインと前記維持電極に電力を供給するための電源
    ライン間に接続される、直列に接続された第１のダイオ
    ード、第１のスイッチ、及び第１のインダクタ、並びに
    直列に接続された第２のダイオード、第２のスイッチ、
    及び第２のインダクタと、 前記走査電極に電力を供給するための電源ラインにスイ
    ッチを介して一端が接続され、前記維持電極に電力を供
    給するための電源ラインに他端が接続された第３のイン
    ダクタと、を備えた電荷回収回路を有する請求項１６乃
    至３０のいずれか１項記載のプラズマディスプレイパネ
    ルの駆動回路。
  32. 【請求項３２】 前記第３のインダクタは、 インダクタンス値が変更可能である請求項３１記載のプ
    ラズマディスプレイパネルの駆動回路。
  33. 【請求項３３】 前記走査電極を介して前記表示セルか
    ら戻される電荷を蓄積する第１の電荷蓄積コンデンサ、 前記走査電極に電力を供給するための一方の電源ライン
    に一端が接続され、前記第１の電荷蓄積コンデンサに他
    端が接続される、直列に接続された第１のダイオード、
    第１のスイッチ、及び第１のインダクタ、 前記走査電極に電力を供給するための他方の電源ライン
    に一端が接続され、前記第１の電荷蓄積コンデンサに他
    端が接続される、直列に接続された第２のダイオード、
    第２のスイッチ、及び第２のインダクタ、並びに前記走
    査電極に電力を供給するための電源ラインにスイッチを
    介して一端が接続され、前記第１の電荷蓄積コンデンサ
    に他端が接続された第３のインダクタを備えた第１の電
    荷回収回路と、 前記維持電極を介して前記表示セルから戻される電荷を
    蓄積する第２の電荷蓄積コンデンサ、 前記維持電極に電力を供給するための一方の電源ライン
    に一端が接続され、前記第２の電荷蓄積コンデンサに他
    端が接続される、直列に接続された第３のダイオード、
    第３のスイッチ、及び第４のインダクタ、 前記維持電極に電力を供給するための他方の電源ライン
    に一端が接続され、前記第２の電荷蓄積コンデンサに他
    端が接続される、直列に接続された第４のダイオード、
    第４のスイッチ、及び第５のインダクタ、並びに前記維
    持電極に電力を供給するための電源ラインにスイッチを
    介して一端が接続され、前記第２の電荷蓄積コンデンサ
    に他端が接続された第６のインダクタを備えた第２の電
    荷回収回路と、を有する請求項１６乃至３０のいずれか
    １項記載のプラズマディスプレイパネルの駆動回路。
  34. 【請求項３４】 前記第３のインダクタ及び第６のイン
    ダクタは、 それぞれインダクタンス値が変更可能である請求項３３
    記載のプラズマディスプレイパネルの駆動回路。
JP09330199A 1999-03-31 1999-03-31 プラズマディスプレイパネルの駆動方法及び駆動回路 Expired - Fee Related JP3399508B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP09330199A JP3399508B2 (ja) 1999-03-31 1999-03-31 プラズマディスプレイパネルの駆動方法及び駆動回路
US09/536,146 US6803888B1 (en) 1999-03-31 2000-03-28 Drive method and drive circuit for plasma display panel
FR0004050A FR2791801B1 (fr) 1999-03-31 2000-03-30 Procede de commande et circuit de commande d'un panneau d4affichage a plasma
KR1020000016679A KR100343360B1 (ko) 1999-03-31 2000-03-30 플라즈마 디스플레이 패널의 구동방법 및 구동회로
US10/930,950 US7319442B2 (en) 1999-03-31 2004-09-01 Drive method and drive circuit for plasma display panel
US11/828,056 US20080036750A1 (en) 1999-03-31 2007-07-25 Drive method and drive circuit for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09330199A JP3399508B2 (ja) 1999-03-31 1999-03-31 プラズマディスプレイパネルの駆動方法及び駆動回路

Publications (2)

Publication Number Publication Date
JP2000284745A true JP2000284745A (ja) 2000-10-13
JP3399508B2 JP3399508B2 (ja) 2003-04-21

Family

ID=14078534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09330199A Expired - Fee Related JP3399508B2 (ja) 1999-03-31 1999-03-31 プラズマディスプレイパネルの駆動方法及び駆動回路

Country Status (4)

Country Link
US (3) US6803888B1 (ja)
JP (1) JP3399508B2 (ja)
KR (1) KR100343360B1 (ja)
FR (1) FR2791801B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452701B1 (ko) * 2002-01-31 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100470793B1 (ko) * 2002-01-28 2005-03-08 재단법인서울대학교산학협력재단 플라즈마 디스플레이 패널의 구동 방법
KR100508237B1 (ko) * 2002-11-14 2005-08-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2006243002A (ja) * 2005-02-28 2006-09-14 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびその駆動方法
CN1324548C (zh) * 2002-03-12 2007-07-04 三星Sdi株式会社 等离子体显示板及其驱动方法
CN100346380C (zh) * 2003-09-22 2007-10-31 三星Sdi株式会社 等离子体显示板驱动方法和等离子体显示器
US7528800B2 (en) 2003-10-16 2009-05-05 Samsung Sdi Co., Ltd. Plasma display panel and driving apparatus thereof
JP2009110019A (ja) * 2001-12-27 2009-05-21 Hitachi Ltd プラズマディスプレイパネルの駆動方法
JP2010152400A (ja) * 2010-03-29 2010-07-08 Hitachi Plasma Display Ltd プラズマディスプレイ装置及びその制御方法
JP2011095778A (ja) * 2011-02-14 2011-05-12 Hitachi Plasma Display Ltd プラズマディスプレイ装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399508B2 (ja) * 1999-03-31 2003-04-21 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
TWI244103B (en) * 2000-10-16 2005-11-21 Matsushita Electric Ind Co Ltd Plasma display panel apparatus and method of driving the plasma display panel apparatus
KR100388912B1 (ko) * 2001-06-04 2003-06-25 삼성에스디아이 주식회사 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100493912B1 (ko) * 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100425487B1 (ko) * 2001-12-06 2004-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
JP3683223B2 (ja) * 2002-02-26 2005-08-17 富士通株式会社 プラズマディスプレイパネルの駆動方法
KR100497230B1 (ko) * 2002-07-23 2005-06-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20040033836A (ko) * 2002-10-16 2004-04-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100487809B1 (ko) 2003-01-16 2005-05-06 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
US20050001869A1 (en) * 2003-05-23 2005-01-06 Nordson Corporation Viscous material noncontact jetting system
JP2005043413A (ja) * 2003-07-22 2005-02-17 Pioneer Electronic Corp 表示パネルの駆動方法
KR100488463B1 (ko) * 2003-07-24 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
US7365710B2 (en) * 2003-09-09 2008-04-29 Samsung Sdi Co. Ltd. Plasma display panel driving method and plasma display device
KR100612333B1 (ko) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
US20060029724A1 (en) * 2004-08-06 2006-02-09 Nordson Corporation System for jetting phosphor for optical displays
KR100627292B1 (ko) * 2004-11-16 2006-09-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
FR2878065A1 (fr) * 2004-11-18 2006-05-19 St Microelectronics Sa Circuit de decharge d'une charge electrique, et etage de sortie de puissance comprenant un tel circuit de decharge pour la commande de cellules d'ecran plasma
TWI319558B (en) * 2004-11-19 2010-01-11 Lg Electronics Inc Plasma display device and method for driving the same
KR100627118B1 (ko) * 2005-03-22 2006-09-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100645791B1 (ko) * 2005-03-22 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100599696B1 (ko) * 2005-05-25 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
KR100670184B1 (ko) * 2005-07-18 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20070046583A1 (en) * 2005-08-23 2007-03-01 Lg Electronics Inc. Plasma display apparatus and method of driving the same
KR100649256B1 (ko) * 2005-10-06 2006-11-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100743708B1 (ko) 2005-10-31 2007-07-30 엘지전자 주식회사 플라즈마 디스플레이 장치
US20070145164A1 (en) * 2005-12-22 2007-06-28 Nordson Corporation Jetting dispenser with multiple jetting nozzle outlets
US20090219272A1 (en) * 2006-02-13 2009-09-03 Matsushita Electric Industrial Co., Ltd. Plasma display panel drive circuit and plasma display device
JP4946605B2 (ja) * 2007-04-26 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028573A (en) * 1988-08-29 2000-02-22 Hitachi, Ltd. Driving method and apparatus for display device
JP2674304B2 (ja) 1990-11-05 1997-11-12 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP2932686B2 (ja) 1990-11-28 1999-08-09 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP3259253B2 (ja) 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
JPH05241528A (ja) 1992-02-27 1993-09-21 Nec Corp プラズマディスプレイパネルの駆動方法
JPH06175607A (ja) 1992-07-22 1994-06-24 Nec Corp プラズマディスプレイパネルの駆動方法
JP2701725B2 (ja) 1993-11-29 1998-01-21 日本電気株式会社 プラズマディスプレイの駆動方法
US5684499A (en) * 1993-11-29 1997-11-04 Nec Corporation Method of driving plasma display panel having improved operational margin
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP3369395B2 (ja) 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
JP2776309B2 (ja) 1995-07-07 1998-07-16 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3512293B2 (ja) 1996-01-22 2004-03-29 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
EP0829846A3 (en) 1996-09-17 1998-04-15 Hitachi, Ltd. Driving method and circuit for display and display apparatus using thereof
JP3348610B2 (ja) * 1996-11-12 2002-11-20 富士通株式会社 プラズマディスプレイパネルの駆動方法及び装置
JP3633761B2 (ja) 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JP3271598B2 (ja) * 1999-01-22 2002-04-02 日本電気株式会社 Ａｃ型プラズマディスプレイの駆動方法及びａｃ型プラズマディスプレイ
JP3399508B2 (ja) * 1999-03-31 2003-04-21 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110019A (ja) * 2001-12-27 2009-05-21 Hitachi Ltd プラズマディスプレイパネルの駆動方法
KR100470793B1 (ko) * 2002-01-28 2005-03-08 재단법인서울대학교산학협력재단 플라즈마 디스플레이 패널의 구동 방법
KR100452701B1 (ko) * 2002-01-31 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
CN1324548C (zh) * 2002-03-12 2007-07-04 三星Sdi株式会社 等离子体显示板及其驱动方法
KR100508237B1 (ko) * 2002-11-14 2005-08-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
CN100346380C (zh) * 2003-09-22 2007-10-31 三星Sdi株式会社 等离子体显示板驱动方法和等离子体显示器
US7528800B2 (en) 2003-10-16 2009-05-05 Samsung Sdi Co., Ltd. Plasma display panel and driving apparatus thereof
JP2006243002A (ja) * 2005-02-28 2006-09-14 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびその駆動方法
JP4636901B2 (ja) * 2005-02-28 2011-02-23 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその駆動方法
US8405575B2 (en) 2005-02-28 2013-03-26 Hitachi, Ltd. Plasma display device and driving method thereof
JP2010152400A (ja) * 2010-03-29 2010-07-08 Hitachi Plasma Display Ltd プラズマディスプレイ装置及びその制御方法
JP4637267B2 (ja) * 2010-03-29 2011-02-23 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP2011095778A (ja) * 2011-02-14 2011-05-12 Hitachi Plasma Display Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
US6803888B1 (en) 2004-10-12
FR2791801A1 (fr) 2000-10-06
US20050024296A1 (en) 2005-02-03
JP3399508B2 (ja) 2003-04-21
FR2791801B1 (fr) 2003-10-10
US20080036750A1 (en) 2008-02-14
US7319442B2 (en) 2008-01-15
KR100343360B1 (ko) 2002-07-15
KR20000063087A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
JP3399508B2 (ja) プラズマディスプレイパネルの駆動方法及び駆動回路
JP3365324B2 (ja) プラズマディスプレイ及びその駆動方法
JP3630290B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ
KR100574124B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100404839B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
JP4100338B2 (ja) プラズマディスプレイパネルの駆動方法
JP5179001B2 (ja) プラズマディスプレイ装置及びその駆動方法
JP2002215086A (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2001272946A (ja) Ａｃ型プラズマディスプレイパネルとその駆動方法
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2004054038A (ja) プラズマディスプレイの駆動回路及びプラズマディスプレイパネル
US20050082957A1 (en) Display panel with energy recovery system
JP4100337B2 (ja) プラズマディスプレイパネルの駆動方法
JP2003076321A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP4620954B2 (ja) 駆動回路
JP2002236468A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100509609B1 (ko) 디스플레이 패널구동방법 및 장치
KR100493623B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP4131727B2 (ja) プラズマパネルの駆動方法，プラズマ表示装置
JP2005321802A (ja) プラズマディスプレイ装置及びその駆動方法
JP2003295815A (ja) 表示パネルの駆動装置
JP3862720B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル
JP2004094269A (ja) Ａｃ型プラズマディスプレイ及びその駆動方法
KR100480173B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2006251392A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees