JP2006251392A

JP2006251392A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JP2006251392A
Application number: JP2005068125A
Authority: JP
Inventors: Morikazu Konishi; 守一小西; Nobuhiko Saegusa; 信彦三枝
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 2005-03-10
Filing date: 2005-03-10
Publication date: 2006-09-21

Abstract

【課題】発光に寄与しない無効電流が無効電力を発生することによる、無駄な電力の消費と、これに伴うセル温度の上昇、さらにはセル寿命の短縮化という問題を解決する。
【解決手段】走査パルスを行電極Ｘ，Ｙ対に順次印加するとともに、その印加タイミングに同期して画素データパルスを列電極Ｄ１〜Ｄｍのそれぞれに印加することにより、放電セルを選択的に発光状態に設定する画素データ書込工程と、所定の回数だけ維持パルスを前記行電極Ｘ，Ｙ対に印加することにより発光状態の放電セルのみを放電させる発光維持工程、とを実行し、行電極Ｘ，Ｙ対のうち発光維持工程時に維持パルスが印加されていない方の電極の電位を０Ｖとし、発光維持工程時に維持パルスの電位の１／４〜３／４の範囲のオフセット電位を列電極Ｄ１〜Ｄｍのそれぞれに印加させる。
【選択図】図１０

Description

本発明は、プラズマディスプレイパネルの駆動方法に関する。

交流放電型マトリクス方式のプラズマディスプレイパネル装置として、図１に示すものが提案されている（例えば、特許文献１参照）。このプラズマディスプレイ装置は、同期分離回路１と、タイミングパルス発生回路２と、Ａ／Ｄ変換器３と、フレームメモリ４と、メモリ制御回路５と、出力処理回路６と、読み出しタイミング信号発生回路７と、行電極駆動パルス発生回路１０と、ＰＤＰ（プラズマディスプレイパネル）１１と、画素データパルス発生回路１２と、を有する。

前記プラズマディスプレイパネル装置において、同期分離回路１は、供給された入力ビデオ信号中から水平および垂直同期信号を抽出してこれらをタイミングパルス発生回路２に供給するように機能する。タイミングパルス発生回路２は、これら抽出された水平および垂直同期信号に基づいた抽出同期信号タイミングパルスを発生して、これをＡ／Ｄ変換器３、メモリ制御回路５および読み出しタイミング信号発生回路７のそれぞれに供給するように機能する。

Ａ／Ｄ変換器３は、前記抽出同期信号タイミングパルスに同期して入力ビデオ信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ４に供給するものである。メモリ制御回路５は、前記抽出同期信号タイミングパルスに同期した書込信号および読出信号をフレームメモリ４に供給するように機能する。

フレームメモリ４は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供給された各画素データを順次取り込む。このフレームメモリ４は、読み出し信号に応じて、このフレームメモリ４内に記憶されている画素データを順次読み出して次段の出力処理回路６へ供給する。

読み出しタイミング信号発生回路７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動パルス発生回路１０、および出力処理回路６のそれぞれに供給する。出力処理回路６は、読出しタイミング信号発生回路７からのタイミング信号に同期させて、前記フレームメモリ４から供給された画素データを画素データパルス発生回路１２に供給する。

画素データパルス発生回路１２は、出力処理回路６から供給される各画素データに応じた画素データパルスＤＰ１〜ＤＰｎを発生してプラズマディスプレイパネル１１の列電極Ｄ１〜Ｄｍに印加する。更に、画素データパルス発生回路１２は、後述する維持消去パルスＥＰの印加タイミングと同一タイミングにてアドレスパルスＡＰを発生してこれを列電極Ｄ１〜Ｄｍのそれぞれに印加する。

行電極駆動パルス発生回路１０は、前記プラズマディスプレイパネル１１の全ての行電極対間に強制的に放電励起せしめて壁電荷を形成させるためのプライミングパルスＰＰｘおよびＰＰｙ、画素データ書き込みのための走査パルスＳＰ、放電発光を維持するための維持パルスＩＰｘおよびＩＰｙ、更に前記維持放電発光を停止させるための維持消去パルスＥＰをそれぞれ発生して、これらを前記読出タイミング信号発生回路７から供給された各種のタイミング信号に応じたタイミングにてプラズマディスプレイパネル１１の行電極Ｘ１〜ＸｎおよびＹ１〜Ｙｎに印加する。

図２は、かかるプラズマディスプレイパネル１１の構造を示す図である。図２において、表示面である前面ガラス基板１１０の内面（後述する背面ガラス基板１１３と対抗する面）には、互いに対となるように行電極Ｙ１〜Ｙｎおよび行電極Ｘ１〜Ｘｎのそれぞれが形成されている。これら行電極は、誘電体層１１１にて被覆されている。

この誘電体層１１１には、ＭｇO（酸化マグネシウム）層１１２が蒸着されている。背面ガラス基板１１３には、蛍光体が塗布された列電極Ｄ１〜Ｄｍが形成されている。この際、前記行電極Ｙ１〜Ｙｎおよび行電極Ｘ１〜Ｘｎは、ＸおよびＹなる一対にて画像の１行を形成するようになっており、この１行分の行電極対と、１つの列電極とが交差（上面から見て）する部分に１つの画素セルが形成される。

次に、このプラズマディスプレイパネル装置の駆動方法について述べる。図３は、この駆動方法にてパネル駆動を行う際にプラズマディスプレイパネル１１に印加される、各種パルスの印加タイミングを示す図である。

図３において、先ず、図１に示される行電極駆動パルス発生回路１０は、負電圧のプライミングパルスＰＰｘを全ての行電極Ｘ１〜Ｘｎに印加すると同時に、正電圧のプライミングパルスＰＰｙを行電極Ｙ１〜Ｙｎのそれぞれに印加する（一斉プライミング工程）。

かかるプライミングパルスの印加により、プラズマディスプレイパネル１１の全ての行電極対間に放電が生じる。かかる一斉プライミングにより、図３の区間（Ａ）において、プラズマディスプレイパネル１１の全画素セルの誘電体層１１１内の行電極Ｘ側および行電極Ｙ側のそれぞれには、図４（Ａ）に示されるように、正の壁電荷および負の壁電荷がそれぞれ形成される。

次に、行電極駆動パルス発生回路１０は、各行毎の画素データに対応した画素データパルスＤＰ１〜ＤＰnを列電極Ｄ１〜Ｄｍに印加する。この際、画素データパルスＤＰ１は、第１行目における第１列〜第ｍ列のそれぞれの画素データに対応したｍ個分のパルスであり、又、画素データパルスＤＰ２は、第２行目における第１列〜第ｍ列のそれぞれの画素データに対応したｍ個分のパルスである。

かかるｍ個分の各画素データに対応した画素データパルスは、列電極Ｄ１〜Ｄｍのそれぞれに同時印加される。ここで、供給される画素データの論理値が「０」である列に対しては、正電圧の画素データパルスを印加する一方、画素データの論理値が「１」である列にはパルス印加は行わない。

行電極駆動パルス発生回路１０は、前記画素データパルスＤＰ１〜ＤＰnのそれぞれの印加タイミングと同一タイミングにて走査パルスＳＰを発生して行電極Ｙ１〜Ｙｎへ順次印加して、各行毎に前記画素データの書き込みを実施せしめる（画素データ書込工程）。

かかる画素データ書込工程にて、かかる走査パルスＳＰと同時に正電圧の画素データパルスが列電極Ｄ１〜Ｄｍに印加された画素セルは放電励起して、前記一斉プライミングにて形成された壁電荷の大半が消滅する。その結果、図３の区間（Ｂ）中においては、図４（Ｂ）に示されるが如く、行電極Ｘ側に微量の正の壁電荷、列電極Ｄ１〜Ｄｍ側には微量の負の壁電荷が残留するのである。

一方、前記画素データの書き込みにおいて、走査パルスＳＰが印加されるものの列電極Ｄ１〜Ｄｍに画素データパルスが印加されない画素セルにおいては放電が生じない。よって、前記一斉プライミングにて形成された壁電荷が、図５（Ｂ）に示されるようにそのまま残留する。

次に、行電極駆動パルス発生回路１０は、正電圧の維持パルスＩＰｘを断続的に繰り返して行電極Ｘ１〜Ｘｎのそれぞれに印加するとともに、かかる維持パルスＩＰｘの印加タイミングとは、ずらしたタイミングにて正電圧の維持パルスＩＰｙを断続的に繰り返し行電極Ｙ１〜Ｙｎのそれぞれに印加する（維持放電工程）。

この際、前記区間（Ｂ）にて壁電荷が多く存在している画素セルのみが、かかる維持パルスＩＰｘおよびＩＰｙが印加される度に放電励起して放電発光状態を維持する。つまり、図５（Ｂ）の如き壁電荷形成状態となっている画素セルは、図３の区間（Ｃ）にわたり、その形成されている壁電荷を図５（Ｃ）の如く維持しつつ、維持パルスＩＰｘおよびＩＰｙが印加される度に放電励起するのである。

一方、図４（Ｂ）の如き壁電荷形成状態となっている画素セルは、その形成されている壁電荷の量が微量であるため放電励起しない。それ故、かかる画素セルは、この図４（Ｂ）の如き壁電荷の状態を図４（Ｃ）の如くそのまま維持するのである。

次に、行電極駆動パルス発生回路１０は、負電圧の維持消去パルスＥＰを行電極Ｘ１〜Ｘｎのそれぞれに同時印加する。画素データパルス発生回路１２は、前記維持消去パルスＥＰとは反対極性の正電圧のアドレスパルスＡＰを発生して、これを前記維持消去パルスＥＰの印加タイミングと同一タイミングにて列電極Ｄ１〜Ｄｍのそれぞれに印加する。

かかる負電圧の維持消去パルスＥＰが行電極Ｙに印加されると同時に、この維持消去パルスＥＰとは反対極性の正電圧のアドレスパルスＡＰが列電極Ｄ１〜Ｄｍに印加されることにより、行電極Ｘ、Ｙおよび列電極Ｄ１〜Ｄｍ間に放電が生じる。これら維持消去パルスＥＰおよびアドレスパルスＡＰのそれぞれのパルス幅は、かかる放電励起後において形成される壁電荷の量が最も小となるように設定された短パルス幅である。

よって、図３の区間（Ｃ）にて図５（Ｃ）の如き壁電荷形成状態となっている画素セルは、かかる放電励起によりその壁電荷の大半が消滅する。この際、行電極ＸおよびＹ間のみならず、列電極Ｄ１〜Ｄｍの間においても放電が生じるので、図３の区間（Ｄ）においては、図５（Ｄ）に示されるが如く、行電極Ｘ側に微量の正の壁電荷、列電極Ｄ１〜Ｄｍ側に微量の負の壁電荷が残留する。

一方、図４（Ｃ）の如き壁電荷形成状態となっている画素セルは、壁電荷の量が微量であるため、前記維持消去パルスＥＰおよびアドレスパルスＡＰが印加されても放電励起しない。よって、この際、図３の区間（Ｄ）においては、図４（Ｄ）に示されるが如く、図４（Ｃ）の如き壁電荷形成状態が維持される。

また、このプラズマディスプレイパネル１１には、前記のように行電極ＸおよびＹに対し交互に維持パルスＩＰｘおよびＩＰｙが印加される維持放電期間中のアドレス電位は０Vである。
特開平８−２８９２３１号公報

しかしながら、従来のプラズマディスプレイパネルの駆動方法にあっては、図６に示すように、発光維持工程（維持放電期間内）において、行電極Ｘ、Ｙにそれぞれ維持パルスの電圧としてＶｘ、Ｖｙを印加した場合、行電極Ｘｉと列電極の間、および行電極Ｙと列電極の間がコンデンサＣ１として働くとともに、行電極Ｘ、Ｙ間がコンデンサＣ２として働き、行電極Ｘと列電極の間および行電極Ｙと列電極の間においても電流が流れ、それが無効電流となっていた。
これは、行電極Ｘ、および行電極Ｙに印加される持続放電電圧値がそのまま列電極に電位差として生じるためである。また、発光に寄与しない前記無効電流は、無駄な無効電力の消費と、これに伴うセル温度の上昇を招くという問題がある。

本発明が解決しようとする課題としては、発光に寄与しない無効電流が無効電力を発生することによる電力の無駄な消費と、これに伴うセル温度の上昇、さらにはセル寿命の短縮化という問題の解決などが一例として挙げられる。

請求項１に記載のプラズマディスプレイパネルの駆動方法は、複数の行電極対と該行電極対に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成するプラズマディスプレイパネルの駆動方法であって、走査パルスを前記行電極対のうちの一方の電極のそれぞれに順次印加するとともに、前記走査パルスのそれぞれの印加タイミングに同期して画素データに応じた画素データパルスのそれぞれを前記列電極のそれぞれに印加することにより、前記放電セルのそれぞれを選択的に放電せしめて、前記放電セルのそれぞれを発光状態又は非発光状態のいずれか一方に設定する画素データ書込工程と、所定の回数だけ維持パルスを前記行電極対に印加することにより前記発光状態の前記放電セルのみを前記回数の分だけ放電させる発光維持工程と、を実行し、前記維持パルスは前記一方の電極と前記行電極対のうちの他方の電極に交互に印加され、前記行電極対のうち前記発光維持工程時に前記維持パルスが印加されていない方の電極の電位を０Ｖとし、前記発光維持工程時に前記維持パルスの電位の１／４〜３／４の範囲のオフセット電位を前記列電極のそれぞれに印加する期間を含ませることを特徴とする。

請求項４に記載のプラズマディスプレイパネルの駆動方法は、複数の行電極対と該行電極対に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成するプラズマディスプレイパネルの駆動方法であって、走査パルスを前記行電極対のうちの一方の電極のそれぞれに順次印加するとともに、前記走査パルスのそれぞれの印加タイミングに同期して画素データに応じた画素データパルスのそれぞれを前記列電極のそれぞれに印加することにより、前記放電セルのそれぞれを選択的に放電せしめて、前記放電セルのそれぞれを発光状態又は非発光状態のいずれか一方に設定する画素データ書込工程と、所定の回数だけ維持パルスを前記行電極対に印加することにより前記発光状態の前記放電セルのみを前記回数の分だけ放電させる発光維持工程と、を実行し、前記維持パルスは前記一方の電極と前記行電極対のうちの他方の電極に交互に印加され、前記行電極対のうち前記発光維持工程時に前記維持パルスが印加されていない方の電極の電位を０Ｖとし、前記発光維持工程時に前記維持パルスの極性と同極性のオフセット電位を前記列電極のそれぞれに印加する期間を含ませるとともに、前記列電極の、前記画素データ書込工程で非選択時に前記列電極に加わる電位から、前記オフセット電位への立ち上がりを矩形波のパルスに比して緩やかな立ち上がりにすることを特徴とする。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図７は、本発明の実施の形態にかかるプラズマディスプレイパネルの駆動方法を実施するための、プラズマディスプレイパネルの駆動システムを示す構成図である。
図７において、プラズマディスプレイパネル２０は、データ電極としてのｍ個の列電極（アドレス電極ともいう）Ｄ１〜Ｄｍと、これら列電極のそれぞれと交叉して配列されているそれぞれｎ個の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎを備えている。これら行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは、一対の行電極Ｘｉ(１≦Ｉ≦ｎ)およびＹｉ(１≦Ｉ≦ｎ)にてプラズマディスプレイパネル２０における表示ラインを担っている。

これら列電極Ｄ１〜Ｄｍと、行電極ＸｉおよびＹｉ（これらを合わせて行電極Ｘ、Ｙ対という）は、放電ガスの封入された放電空間を挟んで互いに対向して配置されており、この放電空間を含む各行電極対と列電極との交差部に１画素に対応した放電セルが形成される構造となっている。
ここで、各放電セルは、放電現象を利用して発光を行うものであるため、”発光”および”非発光”の２つの状態のみを取りうる。すなわち、最低輝度(非発光状態)と、最高輝度(発光状態)の２階調分の輝度のみを表現するのである。

そこで、駆動装置１００は、このようなプラズマディスプレイパネル２０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を行う。
このサブフィールド法では、入力された映像信号を画素毎に対応した例えば４ビットの画素データに変換し、かかる画素データのビット桁のそれぞれに対応させて、１フィールドの表示期間を図８に示されるように４個のサブフィールドＳＦ１〜ＳＦ４に分割する。なお、各サブフィールドには、各サブフィールドの重み付けに対応した発光回数(又は発光期間)が割り当てられている。

図９は、駆動装置１００が、図８に示されている各サブフィールド内において前記プラズマディスプレイパネル２０の各行電極Ｘ、Ｙ対および各列電極Ｄ１〜Ｄｍに印加する各種駆動パルスと、その印加タイミングを示す図である。図９に示されるように、駆動装置１００は、先ず、正極性のリセットパルスＲＰＸを行電極Ｘ１〜Ｘｎ、負極性のリセットパルスＲＰｙを行電極Ｙ１〜Ｙｎに印加する。

このため、これらリセットパルス（図３のプライミングパルスに対応）ＲＰｘおよびＲＰｙの印加に応じて、プラズマディスプレイパネル２０の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、プラズマディスプレイパネル２０における全ての放電セルは”発光セル”の状態に初期化される(一斉リセット工程Ｒｃ)。

次に、駆動装置１００は、４ビットの前記画素データにおける各ビット桁をサブフィールドＳＦ１〜ＳＦ４毎に分離し、そのビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドＳＦ１の画素データ書込工程Ｗｃでは、駆動装置１００は、前記画素データの第１ビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。この際、駆動装置１００は、この第１ビット目の論理レベルが”１”である場合には高電圧のパルス電圧を有する画素データパルスを生成する一方、”０”である場合には低電圧(０Ｖ)のパルス電圧を有する画素データパルスを生成する。

そして、駆動装置１００は、かかる画素データパルスを、第１〜第ｎ表示ラインのそれぞれに対応した１表示ライン分毎の画素データパルスＤP１〜ＤＰnとして、図９に示されるように順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、駆動装置１００は、各画素データパルスＤP１〜ＤＰｎの印加タイミングに同期して図９に示されるように負極性の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎへと順次印加して行く。

この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された”列”との交差部の放電セルのみに放電(選択消去放電)が生じて、その放電セル内に形成されていた壁電荷が消滅する。これにより、前記一斉リセット工程Ｒｃにおいて”発光セル”の状態に初期化された放電セルは、”非発光セル”の状態に推移する。

一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには前記選択消去放電は生起されず、前記一斉リセット工程Ｒｃにて初期化された状態、つまり”発光セル”の状態が保持される。すなわち、プラズマディスプレイパネル２０における各放電セルは、入力映像信号に対応した画素データに応じて、”発光セル”又は”非発光セル”のいずれか一方の状態に設定されるのである(画素データ書込工程Ｗｃ)。

次に、駆動装置１００は、図９に示されるように維持パルスＩＰｘおよびＩＰｙを交互に繰り返し行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに印加する。なお、サブフィールドＳＦ１〜ＳＦ４のそれぞれの発光維持工程Ｉｃで印加すべき維持パルスＩＰｘおよびＩＰｙの回数(又は、印加しつづける期間)は、サブフィールドＳＦ１の発光維持工程Ｉｃでの回数を”１”とした場合図８に示されているように、ＳＦ１：１、ＳＦ２：２、ＳＦ３：４、ＳＦ４：８である。

この際、その放電空間内に壁電荷が残留している放電セル、つまり”発光セル”のみが、これら維持パルスＩＰｘおよびＩＰｙが印加される度に放電(維持放電)する。すなわち、前記画素データ書込工程Ｗｃにおいて選択消去放電の生起されなかった放電セルのみが、上述した如く各サブフィールドに割り当てられている回数分だけ前記維持放電に伴う発光を繰り返し、その発光状態を維持するのである(発光維持工程Ｉｃ)。

そして、最後に駆動装置１００は、図９に示されるように消去パルスＥＰを行電極Ｙ１〜Ｙｎに同時印加する。かかる消去パルスＥＰの印加により、プラズマディスプレイパネル１１の全ての放電セルで消去放電が生起され、その放電セル内に残存していた壁電荷が消滅する(消去工程Ｅ)。前記一斉リセット工程Ｒｃ、画素データ書込工程Ｗｃ、発光維持工程Ｉｃ、および消去工程Ｅなる一連の動作を、図８に示されるサブフィールドＳＦ１〜ＳＦ４のそれぞれにおいて実行する。

かかる駆動によれば、１フィールドの表示期間を通して、入力映像信号の輝度レベルに対応した回数だけ維持放電に伴う発光がなされ、視覚的にはその発光回数に応じた中間輝度が感じられるようになる。この際、図８に示されように４つのサブフィールドＳＦ１〜ＳＦ４に基づく階調駆動によれば、”０”〜”１５”なる中間輝度を１６段階で表現(１６階調)することが可能となる。

ここで、分割するサブフィールドの数を増加すると、表現出来る階調数も多くなり、より高品質な表示画像が得られるようになる。例えば、図９に示されるように繰り返し印加する維持パルスＩＰのそれぞれのパルス幅を狭めれば、各発光維持工程Ｉｃに費やされる時間が短くなるので、その時間短縮分を利用してサブフィールド数を増加させることが出来る。

また、図９に示すように、前記維持放電期間Ｉｃにおいては、アドレス電位が図１０に示すように、０Vでなく、正電位の所定レベル（アドレスオフセット電位：Ｖaofs）にオフセットされる。

（実施例１）
次に、維持放電期間Ｉｃにおけるアドレスオフセット電位Ｖaofsの適正値を、行電極Ｘおよび列電極間の無効消費電力と、行電極Ｙおよび列電極間の無効消費電力との合計から算出する。
この合計Ｄは、
Ｄ＝１／２×Ｃ×（Ｖｘ−Ｖaofs）^２＋１／２×Ｃ×（Ｖｙ−Ｖaofs）^２
＝１／２×Ｃ×（Ｖｘ^２−２ＶｘＶaofs＋Ｖaofs^２＋Ｖｙ^２−２ＶｙＶaofs＋Ｖaofs^２）・・（１）
となる。

但し、通常のプラズマディスプレイパネルの構成上、列電極に対して行電極Ｘと行電極Ｙは対称に位置するので、行電極Ｘと列電極の間、および行電極Ｙと列電極の間、は同容量と見なす事ができる。よって、その静電容量を「Ｃ」とする。また、Ｖｘは行電極Ｘの電圧値、Ｖｙは行電極Ｙの電圧値とし、維持放電期間中のアドレスオフセット電位Ｖaofsとする。

また、ＶｘとＶｙを維持放電の電圧パルス値Ｖsusで表すと、維持放電パルス印加時は、Ｖｘ＝Ｖsus時にはＶｙ＝０であり、Ｖｙ＝Ｖsus時にはＶｘ＝０であるから、（１）式は
Ｄ＝１／２×Ｃ×（Ｖsus^２−２ＶsusＶaofs＋２Ｖaofs^２）
＝１／２×Ｃ×{２（Ｖaofs^２−ＶsusＶaofs）＋Ｖsus^２}
＝１／２×Ｃ×[２{（Ｖaofs−Ｖsus／２）^２−Ｖsus^２／４}＋Ｖsus^２]
＝１／２×Ｃ×{２（Ｖaofs−Ｖsus／２）^２−Ｖsus^２／２＋Ｖsus^２}
＝１／２×Ｃ×{２（Ｖaofs−Ｖsus／２）^２＋Ｖsus^２／２}・・・・・・・・（２）
となる。

この（２）式より、「Ｖaofs＝Ｖsus／２」で最小値「Ｄ＝Ｃ×Ｖsus^２／４」の値を得ることができる。
すなわち、維持放電期間中のアドレスオフセット電圧値を維持放電電圧のパルス値の１／２の値とすることによって、無効消費電力の最大限の低減を図ることができる。

図１１は、この（２）式をグラフ化した図である。この図において、縦軸は無効消費電力Ｄ（W）の値をとり、オフセットの無い従来例「Ｖaofs＝０」のときの無効消費電力を１００（％）とした場合の値としている。また、横軸はアドレスオフセット電圧値Ｖaofs（Ｖ）の値をとり、Ｖaofsが「０」〜「Ｖsus」の範囲をグラフに示している。
無効消費電力については、従来例（Ｖaofs＝0V）に対して、好ましくは３５％以上の削減がより効果的であり、その場合、図１１からも分かるように、「Ｖsus／４≦Ｖaofs≦Ｖsus×３／４」の範囲内に設定すると、この削減率を満たすことが分かる。
更に、（２）式で算出した値および図１１から、「Ｖaofs＝Ｖsus／２」に設定することによって、最大の削減率５０％を得ることができる。

（実施例２）
ところで、図１０に示す維持放電期間中のアドレスオフセット電位Ｖaofsは、最初の維持パルスの立ち上がりに同期して、垂直に立ち上がった矩形波パルスとなっている。しかし、そのアドレスオフセット電位Ｖaofsへの立ち上がりを、図１２に示すように、垂直な立ち上がりに比べて立ち上がり時間が長い（長時定数）波形とし、その立ち上がり点が最初の維持パルスの立ち上がり点よりも時間的に前段に位置し、アドレスオフセット電位Ｖaofs電位への到達が最初の維持パルスの立ち上がりと同期する（同時となる）ような構成としてもよい。
この場合、アドレスオフセット電位Ｖaofsが立ち上がる前のアドレス電圧は、画素データ書込工程（アドレス期間）で非選択時に列電極Ｄ１〜Ｄｍに加わる電位の０Ｖである。

一方、行電極（Ｘ、Ｙ）と列電極との間は、上述の様に、コンデンサである(静電容量を持つ）ため、矩形波パルス駆動では、立ち上げ、立ち下げ時に瞬間的に非常に大きな電流が流れる。これは、電流の周波数成分が高いほどコンデンサのインピーダンスは低くなるために起因する。

また、このような大電流は回路の負担、電力損失につながるため、本実施例では、パルスの立ち上げを緩やかなカーブにすることによって、高周波成分を除去することとしている。
これにより、回路の負担を削減できるとともに、瞬間的な非常に大きな電流が流れるのを防止することができ、電力損失を軽減することができる。つまり、無効消費電力の削減効果を得ることができる。
また、最初の維持パルス印加時には、既に列電極の電位がアドレスオフセット電位Ｖaofsの到達しているため、「アドレスオフセット電位Ｖaofsを維持放電期間中に印加する作用」について、消費電力削減効果が最も大きくなる

（実施例３）
また、図１３に示すように、アドレスオフセット電位Ｖaofsへの立ち上がりを、矩形波パルスの垂直立ち上げに比して、十分に立ち上がり時間の長い（長時定数）波形とし、さらに、その立ち上がり点が、最初の維持パルスの立ち上がり点よりも時間的に前段に位置し、アドレスオフセット電位Ｖaofs電位への到達が最初の維持パルスの立ち上がりよりも時間的に後段に位置した構成としてもよい。

この実施例３の効果としては、立ち上がり期間が、図１２の場合に比して、更に立ち上がり時間の長い、緩やかな立ち上がりとなる。このため、高周波成分の除去作用が更に大きくなり、回路への負担を更に削減することができる。また、「瞬間的に非常に大きな電流の流れ」による電力損失の防止効果、つまり「立ち上がりを緩やかにする」という作用に伴う無効電力の削減に対し、最も大きい効果が得られる。

（実施例４）
また、図１４に示すように、アドレスオフセット電位Ｖaofsへの立ち上がりを、矩形状パルスの垂直立ち上げに比して、立ち上がり時間の長い（長時定数）波形とし、その立ち上がり点が、最初の維持パルスの立ち上がり点よりも時間的に後段に位置した構成としてもよい。

この実施例４の効果としては、立ち上がり期間が、図１０、図１２の場合に比して、発光維持工程中に実施されるため、「画素データ書込工程（アドレス期間）」と「発光維持工程（維持放電放電期間）」の間に新たに「立ち上がり期間」を設ける必要がなく、従来のサブフィールド（ＳＦ）長さで実施することができる。よって、ＳＦの時間長に制約がある場合には、本実施例が最適な構成となる。

次に、前記実施例１〜４に用いるに用いるアドレス駆動回路について、説明する。
図１５は、このアドレス駆動回路の一例を示す回路図である。同図において、符号１２１は画素データ書込工程中に印加されるアドレスパルス電圧生成のための直流電源であって、一方が接地され、他方がスイッチ１２２を介して列電極に接続されている。画素データ書込工程（アドレス期間）にて、スイッチ１２２がオン／オフすることにより、列電極にアドレスパルスが印加される。

また、スイッチ１２６は一方が接地され、他方が列電極に接続されている。このスイッチ１２６はスイッチ１２２と反対のタイミングでオン／オフし、アドレスパルスを列電極に印加しないタイミングでは、列電極が接地状態とされる。また、直流電源１２３はオフセット電位Ｖaofsに対応した電位を持つ直流電源であって、一方が接地されている。直流電源１２３の他方は、抵抗１２４およびスイッチ１２５を介して列電極に接続されている。

アドレス期間には、スイッチ１２５はオフ状態になる。そして、直流電源１２１からスイッチ１２２のオン／オフと、スイッチ１２６のスイッチ１２２のオン／オフのタイミングと逆タイミングのオフ／オンに基づき、アドレスパルス電圧が列電極に供給される。アドレス期間が終了した後、スイッチ１２２、１２６はオフとなり、前記各実施例の立ち上がりタイミングに合わせてスイッチ１２５がオンとなる。

直流電源１２３は、アドレスオフセット電位Ｖaofsに対応した電位を持つ直流電源であって、一方が接地されている。ここで、直流電源１２３と列電極との間には抵抗１２４を介在させているため、アドレスオフセット電位Ｖaofsまでの立ち上がりが緩やかな立ち上がりとなる。アドレスオフセット電位Ｖaofsへの到達タイミングはこの抵抗１２４の抵抗値の選択によって決定される。また、アドレスオフセット電位Ｖaofsへの立ち上がりのタイミングはスイッチ１２５のオンするタイミングによって決定される。
維持放電期間終了後は、スイッチ１２６をオン、他のスイッチ１２２，１２５をオフにすることによって、列電極を接地する。

図１６は、アドレス駆動回路の他の例を示す回路図である。同図において、図１５に示したものと同一の構成部分には同一符号を付して、その重複説明を省略する。
この回路図では、図１５の抵抗１２４の代わりに、コンデンサ１２７の一方が接地され、他方がスイッチ１２８、コイル１２９およびダイオード１３０を介して列電極に接続された構成となっている。さらに，コンデンサ１２７の他方には、スイッチ１３１、コイル１３２およびダイオード１３３を介して列電極が接続されている。

アドレス期間での動作は、図１５について説明したものと同様であるため、その重複する説明は省略する。
アドレス期間が終了した後は、スイッチ１２２，１２５、１２６、１３１はオフとなって、アドレスオフセット電位Ｖaofs電位への立ち上がりタイミングに合わせてスイッチ１２８がオンとなる。

このため、一方が接地されたコンデンサ１２７に蓄えられた電荷が、コイル１２９とプラズマディスプレイパネルの電気容量による共振によって、ダイオード１３０を介して列電極に印加され、立ち上がりの緩やかな波形となる。
そして、アドレスオフセット電位Ｖaofs到達タイミングに合わせてスイッチ１２８をオフし、スイッチ１２５をオンとすることによって、列電極はアドレスオフセット電位Ｖaofs（直流電源１２３の電位）に到達する。

維持放電期間終了後は、スイッチ１３１のみをオンにし、列電極に印加された電荷をダイオード１３３、コイル１３２を介してコンデンサ１２７に回収する。なお、この場合は共振特性によって、立ち下がりも緩やかな波形となる。電荷の回収が終了した時点で、スイッチ１２６のみをオンすることによって、列電極を接地する。

なお、前記実施例１〜４によれば、アドレスオフセット電位Ｖaofsへの立ち上がり波形を緩やかにすることによって、前記のように「瞬間的な非常に大きな電流が流れる」ことにより発生する無効電力を削減するという効果を有するほか、更にアドレスオフセット電位Ｖaofsの電位を、前記（１）式、（２）式に用いることによって、更なる無効電力削減の相乗効果を得ることができる。

（実施例５）
また、図１７に示すように、アドレスオフセット電位Ｖaofsを、特定の電位を中心として、維持パルスに同期するパルス状に振動させてもよい。この振動の振幅範囲は、図１８に示した、例えば特定の電位を「Ｖsus／２」とし、「Ｖsus／４≦Ｖaofs≦Ｖsus×３／４」の範囲内でアドレスオフセット電位Ｖaofsが振動する構成とする。図１７では、行電極Ｙに印加される維持パルスに位相同期して振動している。

一般的に、２電極間の静電容量が大きいと、その分、２電極間の放電電圧は下がり、放電が起きやすくなる。これにより、誤放電も発生する。
従って、行電極Ｙおよび列電極間の静電容量が、行電極Ｘおよび列電極間との静電容量に比べて大きいプラズマディスプレイパネルであった場合、行電極Ｘおよび列電極間に比べて、行電極Ｙおよび列電極間で誤放電が発生しやすくなる。

よって、図１７のような動作によって、すなわち、行電極Ｙと列電極との電位差を、行電極Ｘと列電極との電位差よりも小さくすることによって、本来、維持放電期間中には発生してはならない、行電極と列電極（ここでは、行電極Ｙと列電極）との放電を防止することができる。

図１７のような動作は、行電極Ｙおよび列電極間の静電容量が、行電極Ｘおよび列電極間の静電容量に比べて大きいプラズマディスプレイパネルでは効果的である。逆に行電極Ｘおよび列電極間の静電容量が、行電極Ｙおよび列電極間の静電容量に比べて大きいプラズマディスプレイパネルである場合がある。

この場合には、図示はしないが、行電極Ｘに印加される維持パルスに位相同期して振動する様に、アドレスオフセット電位Ｖaofsを同様に振動させることによって、行電極Ｘと列電極との電位差を、行電極Ｙと列電極との電位差よりも小さくすることによって、本来、維持放電期間中には発生してはならない、行電極と列電極（ここでは、行電極Ｘと列電極）との間の放電を防止することができる。
なお、アドレスオフセット電位を振動させる例は、前記全ての実施例において利用可能である。

以上詳述したように、本実施の形態におけるプラズマディスプレイパネル２０の駆動方法は、複数の行電極Ｘ，Ｙ対と行電極Ｘ，Ｙ対に交叉して配列された複数の列電極Ｄ１〜Ｄｍとの各交点にて１画素に対応した放電セルを形成するプラズマディスプレイパネルの駆動方法であって、走査パルスＳＰを行電極Ｘ，Ｙ対のうちの一方の電極のそれぞれに順次印加するとともに、走査パルスＳＰのそれぞれの印加タイミングに同期して画素データに応じた画素データパルスＤＰ１〜ＤＰｎのそれぞれを列電極Ｄ１〜Ｄｍのそれぞれに印加することにより、放電セルのそれぞれを選択的に放電せしめて、放電セルのそれぞれを発光状態又は非発光状態のいずれか一方に設定する画素データ書込工程と、所定の回数だけ維持パルスＩＰｘ，ＩＰｙを行電極Ｘ，Ｙ対に印加することにより発光状態の放電セルのみを前記回数の分だけ放電させる発光維持工程と、を実行し、維持パルスＩＰｘ，ＩＰｙは行電極Ｘ，Ｙ対のうちの一方の電極と他方の電極に交互に印加され、行電極Ｘ，Ｙ対のうち発光維持工程時に維持パルスＩＰｘ，ＩＰｙが印加されていない方の電極の電位を０Ｖとし、発光維持工程時に維持パルスＩＰｘ，ＩＰｙの電位の１／４〜３／４の範囲のアドレスオフセット電位Ｖaofsを列電極Ｄ１〜Ｄｍのそれぞれに印加する期間を含ませることとしている。

これにより、発光維持工程（維持放電期間内）において、行電極Ｘ，Ｙにそれぞれ交互に維持パルスを印加した場合に、行電極Ｘ，Ｙのそれぞれと列電極併用の列電極との間に発生する静電容量による、発光に寄与しない無効電力の発生を、例えば３５〜５０％削減できる。また、維持放電期間中のアドレスオフセット電位をオフセットし、このオフセット電位を緩やかに立ち上げることにより、瞬間的な電流の流れによる回路負担と電力損失の軽減をともに図ることができる。

交流放電型マトリクス方式のプラズマディスプレイパネル装置の概略を示す構成図である。図１におけるプラズマディスプレイパネルの斜視図である。従来の駆動方法による駆動パルスの印加タイミングを示すタイミングチャートである。壁電荷形成状態を示す説明図である。壁電荷形成状態を示す説明図である。行電極および列電極間に無効電流が流れる様子を示す説明図である。本発明の実施の形態によるパネル駆動方法の実施に用いるプラズマディスプレイパネルの概略を示す構成図である。発光駆動フォーマットの一例を示す説明図である。本発明の実施形態による駆動パルスの印加タイミングを示すタイミングチャートである。本発明の実施形態におけるアドレスオフセット電圧を示す波形図である。本発明の実施形態によるアドレスオフセット電圧対無効電力特性を示すグラフである。本発明の実施形態によるアドレスオフセット電圧と維持放電電圧との関係を示すタイミングチャート図である。本発明の実施形態によるアドレスオフセット電圧と維持放電電圧との他の関係を示すタイミングチャート図である。本発明の実施形態によるアドレスオフセット電圧と維持放電電圧との他の関係を示すタイミングチャート図である。本発明の実施形態によるアドレスオフセット電圧の生成回路を示す回路図である。本発明の実施形態によるアドレスオフセット電圧の他の生成回路を示す回路図である。本発明の実施形態によるアドレスオフセット電圧の他の生成回路を示す回路図である。

符号の説明

２０プラズマディスプレイパネル
１００駆動装置
Ｘ、Ｘｉ、Ｘ１〜Ｘｎ行電極
Ｙ、Ｙｉ、Ｙ１〜Ｙｎ行電極
Ｄ１〜Ｄｍ列電極
ＩＰｘ，ＩＰｙ維持パルス
ＳＰ走査パルス
Ｖaofs アドレスオフセット電位

Claims

複数の行電極対と該行電極対に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成するプラズマディスプレイパネルの駆動方法であって、
走査パルスを前記行電極対のうちの一方の電極のそれぞれに順次印加するとともに、前記走査パルスのそれぞれの印加タイミングに同期して画素データに応じた画素データパルスのそれぞれを前記列電極のそれぞれに印加することにより、前記放電セルのそれぞれを選択的に放電せしめて、前記放電セルのそれぞれを発光状態又は非発光状態のいずれか一方に設定する画素データ書込工程と、
所定の回数だけ維持パルスを前記行電極対に印加することにより前記発光状態の前記放電セルのみを前記回数の分だけ放電させる発光維持工程と、
を実行し、
前記維持パルスは前記一方の電極と前記行電極対のうちの他方の電極に交互に印加され、前記行電極対のうち前記発光維持工程時に前記維持パルスが印加されていない方の電極の電位を０Ｖとし、
前記発光維持工程時に前記維持パルスの電位の１／４〜３／４の範囲のオフセット電位を前記列電極のそれぞれに印加する期間を含ませることを特徴とするプラズマディスプレイパネルの駆動方法。
前記オフセット電位が、前記維持パルスの電位の略１／２であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
前記オフセット電位は、前記範囲の間で前記一方の電極又は前記他方の電極のいずれかに印加される前記維持パルスに同期して可変することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
複数の行電極対と該行電極対に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成するプラズマディスプレイパネルの駆動方法であって、
走査パルスを前記行電極対のうちの一方の電極のそれぞれに順次印加するとともに、前記走査パルスのそれぞれの印加タイミングに同期して画素データに応じた画素データパルスのそれぞれを前記列電極のそれぞれに印加することにより、前記放電セルのそれぞれを選択的に放電せしめて、前記放電セルのそれぞれを発光状態又は非発光状態のいずれか一方に設定する画素データ書込工程と、
所定の回数だけ維持パルスを前記行電極対に印加することにより前記発光状態の前記放電セルのみを前記回数の分だけ放電させる発光維持工程と、
を実行し、
前記維持パルスは前記一方の電極と前記行電極対のうちの他方の電極に交互に印加され、前記行電極対のうち前記発光維持工程時に前記維持パルスが印加されていない方の電極の電位を０Ｖとし、
前記発光維持工程時に前記維持パルスの極性と同極性のオフセット電位を前記列電極のそれぞれに印加する期間を含ませるとともに、前記列電極の、前記画素データ書込工程で非選択時に前記列電極に加わる電位から、前記オフセット電位への立ち上がりを矩形波のパルスに比して緩やかな立ち上がりにすることを特徴とするプラズマディスプレイパネルの駆動方法。
前記オフセット電位への立ち上がり開始点は、前記発光維持工程における最初に印加される前記維持パルスの立ち上がり点よりも時間的に前段に位置し、
前記オフセット電位に到達する到達点が、前記発光維持工程における最初に印加される前記維持パルスの立ち上がり点と時間的に一致することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
前記オフセット電位への立ち上がり開始点は、前記発光維持工程における最初に印加される前記維持パルスの立ち上がり点よりも時間的に前段に位置し、
前記オフセット電位に到達する到達点が前記発光維持工程における最初に印加される前記維持パルスの立ち上がり点よりも時間的に後段に位置することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
前記オフセット電位への立ち上がり開始点は、前記発光維持工程における最初に印加される前記維持パルスの立ち上がり点よりも時間的に後段に位置することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
前記立ち上がりを制御する駆動手段は、前記列電極と前記オフセット電位に対応する電源との間に接続された抵抗を含み、前記抵抗の抵抗値によって前記立ち上がりを制御することを特徴とする請求項４〜７いずれか１項記載のプラズマディスプレイパネルの駆動方法。
前記立ち上がりを制御する駆動手段は、コイルを含み、前記コイルとプラズマディスプレイパネルの容量とによる共振によって前記立ち上がりを制御することを特徴とする請求項４〜７いずれか１記載のプラズマディスプレイパネルの駆動方法。
前記オフセット電位は、前記範囲の間で前記一方の電極又は前記他方の電極のいずれかに印加される前記維持パルスに同期して可変することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。