KR101073173B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR101073173B1
KR101073173B1 KR1020080109843A KR20080109843A KR101073173B1 KR 101073173 B1 KR101073173 B1 KR 101073173B1 KR 1020080109843 A KR1020080109843 A KR 1020080109843A KR 20080109843 A KR20080109843 A KR 20080109843A KR 101073173 B1 KR101073173 B1 KR 101073173B1
Authority
KR
South Korea
Prior art keywords
address
voltage
electrode
switching element
plasma display
Prior art date
Application number
KR1020080109843A
Other languages
English (en)
Other versions
KR20090102609A (ko
Inventor
히데노리 오누끼
아끼히로 마찌다
요시노리 오까다
도모히로 사네또
사또시 유리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20090102609A publication Critical patent/KR20090102609A/ko
Application granted granted Critical
Publication of KR101073173B1 publication Critical patent/KR101073173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은, 어드레스 방전 시에서, 어드레스 전극에 어드레스 펄스를 인가하였을 때에 영향을 미쳐 발생되는, 유지 전극 및 주사 전극의 전압 변동을 억제하고, 다음의 주사 라인에서 적절한 어드레스 방전을 행할 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다. 제1 방향으로 연장하는 복수의 주사 전극 Yn과, 그 주사 전극에 교차하는 제2 방향으로 연장하는 복수의 어드레스 전극 Am을 갖는 플라즈마 디스플레이 패널(10)의 상기 주사 전극에 부극성의 주사 펄스(73)를 인가함과 함께, 상기 어드레스 전극에 어드레스 구동 회로(20)에 의해 정극성의 어드레스 펄스(83, 83a)를 인가하여 어드레스 방전을 발생시키는 플라즈마 디스플레이 패널의 구동 방법으로서, 상기 어드레스 펄스는, 상기 어드레스 전극에 고전압 또는 저전압의 소정의 전압을 클램프하는데 앞서, 복수의 상기 어드레스 전극 각각에 잔존하는 전하를 평균화한 전압을 인가하는 차지 셰어 방식을 이용하여 생성됨과 함께, 상승 시간보다도 하강 시간의 쪽이 긴 것을 특징으로 한다.
플라즈마 디스플레이 패널, 어드레스 구동 회로, 드라이버 집적 회로, 제어 회로, 주사 펄스, 어드레스 펄스

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY APPARATUS}
본 발명은, 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치에 관한 것으로, 특히 어드레스 구동 회로로부터 어드레스 펄스를 출력하여 어드레스 방전을 발생시키는 플라즈마 디스 플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치에 관한 것이다.
종래부터, 플라즈마 디스플레이 장치의 드라이버 집적 회로와 같이 고전압 동작을 요하는 집적 회로에 대하여, 에너지 회수 효과를 얻는 수단으로서, 차지 셰어 방식의 에너지 회수 회로가 알려져 있다.
차지 셰어 방식의 에너지 회수 회로는, 예를 들면 출력 단자에 접속된 풀업 소자, 풀다운 소자와, 에너지 회수 컨덴서와, 출력 단자와 에너지 회수 컨덴서 사이에 연결된 스위칭 소자로 구성된 회로가 알려져 있다. 이러한 차지 셰어 방식의 에너지 회수 회로에서, 토템폴형에, 전원 전압 단자, 풀업 소자, 출력 단자, 풀다운 소자, 접지 전압 단자의 순으로 접속됨과 함께, 출력 단자에는 스위칭 소자를 통해서 에너지 회수 컨덴서가 접속된다.
이러한 차지 셰어 방식의 에너지 회수 회로의 동작의 일례를 설명한다. 출력 단자를 접지 전압부터 전원 전압까지 올릴 때에는, 풀업 소자와 풀다운 소자가 모두 오프 상태에서, 스위칭 소자를 온으로 하여 컨덴서에 축적되어 있는 전하로 충전하여 전압을 상승시키고, 소정의 중간 전압까지 상승하였을 때에, 스위칭 소자를 오프하여 풀업 소자를 온으로 하여 전원 전압에 클램프한다. 그리고, 다음에 출력 단자를 전원 전압부터 접지 전압까지 내릴 때에는, 풀업 소자와 풀다운 소자가 모두 오프 상태에서, 스위칭 소자를 온으로 하여 컨덴서에 전하를 저장함으로써 방전하여 전압을 하강시키고, 소정의 중간 전압까지 하강하였을 때에, 스위칭 소자를 오프하여 풀업 소자를 온으로 하여 접지 전압에 클램프한다.
에너지 회수 컨덴서는, 예를 들면 플라즈마 디스플레이 패널의 인접하는 어드레스 펄스 출력 회로의 에너지 회수 컨덴서끼리 단락 접속 가능하게 구성되어 있으면, 인접하는 어드레스 펄스 출력 회로끼리 저장하는 전하를 공유할 수 있고, 나아가서는 어드레스 구동 회로 전체에서 저장하는 전하를 공유할 수 있게 되고, 이에 의해 전력 절약화를 도모할 수 있다(예를 들면, 일본 특허 공개 제2005-210119호 공보 참조).
이러한 차지 셰어 방식 에너지 회수 회로에서는, 소정의 중간 전압으로의 충전 및 방전의 시간이 필요로 되기 때문에, 어드레스 펄스의 시간이 길어진다. 한편, 플라즈마 디스플레이 장치는 고정세화, 고휘도화의 방향에 있으며, 어드레스 시간의 단축이 요구되고 있다. 그 때문에, 예를 들면 소정의 중간 전압으로의 충전 및 방전의 시간에 비해, 전원 전압 및 접지 전압으로의 변이 시간을 짧게 함으 로써 어드레스 시간을 단축시키고 있다.
도 8은, 종래의 차지 셰어 방식을 적용한 어드레스 펄스의 시간적인 전압 설정 변천의 일례를 나타낸 도면이다． 도 8에서, 모드 1은 차지 셰어에 의한 중간 전압 VDH/2의 공급, 모드 2는 클램프에 의한 전원 전압 VDH의 공급, 모드 3은 차지 셰어에 의한 중간 전압 VDH/2의 공급, 모드 4는 클램프에 의한 접지 전압의 공급을 각각 나타내고 있다. 여기서, 1 어드레스 펄스 기간의 단축을 위해서, 모드 4에서의 하강 시간은, 모드 3의 하강 시간에 비해 짧게 설정되어 있다.
그러나, 전술한 일본 특허 공개 제2005-210119호 공보에 기재된 구동 방법에서는, 플라즈마 디스플레이 패널과 같은 용량성 부하의 경우, 임의의 전극에서의 인가 전압의 급준한 변화는, 다른 전극에 영향을 미쳐 큰 전압 변동이 생긴다고 하는 문제가 있었다．
도 9는, 플라즈마 디스플레이 패널(10)의 방전 셀 Cnm의 등가 회로를 나타낸 도면이다. n행째의 주사 전극 Yn과 m열째의 어드레스 전극이 교차하는 위치의 방전 셀 Cnm에 대하여 어드레스 방전을 발생시키는 경우에는, 주사 전극 Yn에 부극성의 주사 펄스, 어드레스 전극 Am에 정극성의 어드레스 펄스를 인가하고, 용량성 부하 Cay에서 어드레스 방전을 발생시키지만, 도 9에 도시한 바와 같이, 플라즈마 디스플레이 패널(10)의 방전 셀 Cnm은 유지 전극 Xn과의 관계에 대해서도 용량성 부하 Cax, Cxy가 형성되어 있어, 용량 결합이 생기는 부하이다. 따라서, 어드레스 전극에서 인가 전압을 급격히 변화시키면, 유지 전극 및 주사 전극에 영향을 미쳐 큰 전압 변동을 발생시키게 된다.
일례로서, 임의의 주사 타이밍에서의 어드레스 전극의 어드레스 펄스의 하강을 급준하게 하면, 유지 전극 및 주사 전극의 각각에 인가되는 전압을 변동시키고, 이 변동이 다음 주사 타이밍 시의 어드레스 방전의 벽 전하 형성에 대하여 불량을 조장하도록 작용한다. 그리고, 어드레스 방전 시에 벽 전하를 충분히 형성할 수 없으면, 유지 방전이 적절하게 행해지지 않아, 발광할 수 없는 셀이 발생할 우려가 있다고 하는 문제가 있었다．
따라서, 본 발명은, 임의의 주사 타이밍 시에 어드레스 전극에 어드레스 펄스를 인가하였을 때에, 유지 전극 및 주사 전극이 영향을 받아서 생기는 전압 변동을 억제함으로써, 다음 주사 타이밍 시에 적절한 어드레스 방전을 행할 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.
또한, 어드레스 펄스의 급준한 상승에 대해서는, 전원 전압 공급 회로와 어드레스 펄스 출력 회로 사이에 설치된 제한 저항 등에 의해, 유지 전극 및 주사 전극의 전압 변동은 작아 문제로 되지 않는 것이 발명자 등에 의해 확인되어 있기 때문에, 본 발명에서는, 발명이 해결하고자 하는 과제의 대상으로는 하지 않는다.
상기 목적을 달성하기 위해, 제1 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은, 제1 방향으로 연장하는 복수의 주사 전극과, 그 주사 전극에 교차하 는 제2 방향으로 연장하는 복수의 어드레스 전극을 갖는 플라즈마 디스플레이 패널의 상기 주사 전극에 부극성의 주사 펄스를 인가함과 함께, 상기 어드레스 전극에 어드레스 구동 회로에 의해 정극성의 어드레스 펄스를 인가하여 어드레스 방전을 발생시키는 플라즈마 디스플레이 패널의 구동 방법으로서, 상기 어드레스 펄스는, 상기 어드레스 전극에 고전압 또는 저전압의 소정의 전압을 클램프하는데 앞서, 복수의 상기 어드레스 전극 각각에 잔존하는 전하를 평균화한 전압을 인가하는 차지 셰어 방식을 이용하여 생성됨과 함께, 상승 시간보다도 하강 시간의 쪽이 긴 것을 특징으로 한다.
이에 의해, 어드레스 펄스 인가 시에 유지 전극 및 주사 전극의 인가 전압의 변동을 억제할 수 있어, 다음의 주사 타이밍에서의 어드레스 방전 불량을 저감시켜서, 적절한 어드레스 방전을 행할 수 있다.
제2 발명은, 제1 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 어드레스 펄스의 저전압으로의 클램프에 의한 전압 하강에 요하는 시간은, 상기 고전압으로의 클램프에 의한 전압 상승에 요하는 시간의 2배 이상이며 1 어드레스 펄스 기간 이하인 것을 특징으로 한다.
이에 의해, 어드레스 펄스의 저전압으로의 클램프에 의한 전압 하강의 시간을 충분히 길게 할 수 있어, 어드레스 펄스의 하강 시의 급준한 변화에 기인하는 유지 전극 및 주사 전극의 전압 변동을 보다 확실히 억제할 수 있다.
제3 발명은, 제2 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 어드레스 펄스의 저전압으로의 클램프에 의한 전압 하강에 요하는 시간 은, 상기 고전압으로의 클램프에 의한 전압 상승에 요하는 시간의 2배 이상이며 5배 이하인 것을 특징으로 한다.
이에 의해, 저전압으로의 클램프에 의한 전압 하강에 요하는 시간을 적절한 범위에서 길게 취할 수 있어, 1 어드레스 펄스 기간 자체를 극단적으로 길게 하지 않고 유지 전극 및 주사 전극의 전압 변동을 억제할 수 있다.
제4 발명은, 제1 내지 제3 중 어느 하나의 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 어드레스 펄스의 저전압으로의 클램프에 의한 전압 하강에 요하는 시간은, 상기 차지 셰어에 의한 전압 하강에 요하는 시간보다도 긴 것을 특징으로 한다.
이에 의해, 어드레스 펄스 전압 하강 시에서의 유지 전극 및 주사 전극에의 전압 변동 영향을 더욱 확실히 억제할 수 있다.
제5 발명에 따른 플라즈마 디스플레이 장치는, 제1 방향으로 연장하는 복수의 주사 전극과, 그 주사 전극에 교차하는 제2 방향으로 연장하는 복수의 어드레스 전극을 갖는 플라즈마 디스플레이 패널을 갖고, 상기 주사 전극에 부극성의 주사 펄스가 인가되었을 때에, 상기 어드레스 전극에 정극성의 어드레스 펄스를 인가하여 어드레스 방전을 발생시키는 어드레스 구동 회로를 구비한 플라즈마 디스플레이 장치로서, 상기 어드레스 구동 회로는, 상기 어드레스 전극에 고전압 또는 저전압의 소정의 전압을 클램프하는데 앞서, 복수의 상기 어드레스 전극 각각에 잔존하는 전하를 평균화한 전압을 인가하기 위한 차지 셰어용의 제1 스의칭 소자와, 상기 어드레스 전극에 고전압의 소정의 전압을 클램프하는 고전압 클램프용의 제2 스위칭 소자와, 상기 어드레스 전극에 저전압의 소정의 전압을 클램프하는 저전압 클램프용의 제3 스위칭 소자를 갖고, 상기 제3 스위칭 소자의 전류 용량은, 상기 제2 스위칭 소자의 전류 용량보다도 작은 것을 특징으로 한다.
이에 의해, 어드레스 펄스의 저전압으로의 클램프의 하강을, 시간을 걸쳐 완만하게 행할 수 있어, 유지 전극 및 주사 전극의 전압 변동을 억제할 수 있어, 다음의 주사 타이밍에서의 어드레스 방전 불량을 저감시켜서, 적절한 어드레스 방전을 행할 수 있다.
제6 발명은, 제5 발명에 따른 플라즈마 디스플레이 장치에 있어서, 상기 어드레스 전극이 상기 제3 스위칭 소자를 온하고 나서 상기 저전압으로 이행하는 시간은, 상기 제2 스위칭 소자를 온하고 나서 상기 고전압으로 이행하는 시간의 2배 이상이며 1 어드레스 펄스 기간 이하인 것을 특징으로 한다.
이에 의해, 어드레스 펄스의 저전압으로의 클램프의 하강을, 시간을 충분히 걸쳐 완만하게 행할 수 있어, 어드레스 펄스의 하강 시의 급준한 변화에 기인한 유지 전극 및 주사 전극의 전압 변동을 보다 확실히 억제할 수 있다.
제7 발명은, 제6 발명에 따른 플라즈마 디스플레이 장치에 있어서, 상기 어드레스 전극이 상기 제3 스위칭 소자를 온하고 나서 상기 저전압으로 이행하는 시간은, 상기 제2 스위칭 소자를 온하고 나서 상기 고전압으로 이행하는 시간의 2배 이상이며 5배 이하인 것을 특징으로 한다.
이에 의해, 어드레스 펄스의 저전압으로의 클램프의 하강을 적절한 범위에서 완만하게 할 수 있어, 1 어드레스 펄스 기간 자체를 극단적으로 길게 하지 않고, 유지 전극 및 주사 전극의 전압 변동을 억제할 수 있다.
제8 발명은, 제5 내지 제7 중 어느 하나의 발명에 따른 플라즈마 디스플레이 장치에 있어서, 상기 어드레스 전극이 상기 제3 스위칭 소자를 온하고 나서 상기 저전압으로 이행하는 시간은, 상기 제1 스위칭 소자를 온함으로써 고전압으로부터 복수의 상기 어드레스 전극 각각에 잔존하는 전하를 평균화한 전압으로 이행하는 시간보다도 긴 것을 특징으로 한다.
이에 의해, 어드레스 펄스의 하강을 완만하게 할 수 있어, 유지 전극 및 주사 전극에의 전압 변동 영향을 더욱 확실히 억제할 수 있다.
본 발명에 따르면, 어드레스 방전을 적정하게 행할 수 있어, 어드레스 방전 불량을 저감시킬 수 있다.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 최량의 형태의 설명을 행한다.
도 1은, 본 발명을 적용한 실시예에 따른 플라즈마 디스플레이 장치의 전체 구성도이다. 도 1에서, 본 실시예에 따른 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널(10)과, 어드레스 구동 회로(20)와, X구동 회로(30)와, Y 구동 회로(40)와, 제어 회로(50)를 갖는다.
플라즈마 디스플레이 패널(10)은, 화상을 표시하기 위한 표시 패널이다. 플라즈마 디스플레이 패널(10)은, 가로 방향으로 평행하게 연장하는 복수의 유지 전 극 X1, X2, X3, … 및 복수의 주사 전극 Y1, Y2, Y3, …을 구비한다. 이하, 유지 전극 X1, X2, X3, …의 각각을 또는 그들의 총칭을, 유지 전극 Xn이라 하고, 주사 전극 Y1, Y2, Y3, …의 각각을 또는 그들의 총칭을, 주사 전극 Yn이라고 한다. n은 첨자를 의미한다. 또한, 플라즈마 디스플레이 패널(10)은, 세로 방향으로 연장하는 복수의 어드레스 전극 A1, A2, A3, …을 구비한다. 이하, 어드레스 전극 A1, A2, A3, …의 각각을 또는 그들의 총칭을, 어드레스 전극 Am이라고 하고, m은 첨자를 의미한다. 가로 방향으로 연장하는 유지 전극 Xn 및 주사 전극 Yn은, 세로 방향으로는 교대로 배치된다. 평면적으로, 유지 전극 Xn, 주사 전극 Yn 및 어드레스 전극 Am이 교차하는 위치에는, 방전 셀 Cnm이 형성되어 있다. 이 방전 셀 Cnm이 화면 상의 화소를 구성하고, 플라즈마 디스플레이 패널(10)은 2차원 화상을 표시할 수 있다. 방전 셀 Cnm 내의 유지 전극 Xn, 주사 전극 Yn 및 어드레스 전극 Am은, 3차원적으로 공간을 갖고 배치되며, 용량성 부하를 구성한다.
도 2는, 플라즈마 디스플레이 패널(10)의 패널 구조의 일례를 나타내는 분해 사시도이다. 도 2에서, 플라즈마 디스플레이 패널(10)은, 상면 기판(11)과 배면 기판(15)을 갖고, 이들이 대향하여 접합됨으로써 구성된다.
상면 기판(11)의 구성은, 최전면에 전면 글래스 기판(12)을 구비하고, 그 내측 표면에 복수의 유지 전극 Xn 및 주사 전극 Yn이 화면의 가로 방향으로 평행하게 연장되고, 세로 방향으로는 교대로 배치되도록 형성되어 있다. 그리고, 유지 전극 Xn 및 주사 전극 Yn은 유전체층(13)으로 덮여져 있으며, 또한 그 표면은, Mgo 등의 보호막(14)으로 덮여져 상면 기판(11)이 구성된다.
배면 기판(15)의 구성은, 최후면에 배면 글래스 기판(16)을 구비하고, 그 내측 표면에, 복수의 어드레스 전극 Am이 화면의 세로 방향으로 평행하게 연장하여 형성되며, 그 위를 유전체층(17)이 덮고 있다. 어드레스 전극 Am은, 유지 전극 Xn 및 주사 전극 Yn과 평면적으로는 대략 수직으로 교차하여 배치되게 된다. 유전체층(17) 위에는, 융기한 격벽(리브)(18)이 형성되어 있다. 격벽(18)에 의해, 상면 기판(11)과 배면 기판(15)의 대향면에 열 방향(세로 방향)의 구획이 형성되며, 이에 의해 복수의 방전 셀 Cnm이 구획하여 형성된다. 상면 기판(11)의 유지 전극 Xn 및 주사 전극 Yn과, 배면 기판(15)의 어드레스 전극 Am이 교차하는 위치의 격벽(18)에 구획된 영역이, 1개의 방전 셀 Cnm을 형성하게 된다. 또한, 방전 셀 Cnm의 표면, 즉 인접하는 격벽(18) 사이에는, 표면에 형광체(19)가 도포되어 있다. 형광체(19)는, 적색 형광체(19R), 녹색 형광체(19G) 및 청색 형광체(19B)의 3 종류가 있으며, 이들 3색의 셀의 조합으로 1 화소를 형성한다. 형광체(19)는, 자외선에 의해 여기되어 각 색의 가시광을 발생한다.
전면 기판(11)과 배면 기판(15)은, 보호막(14)과 격벽(18)이 접하도록 접합하여, Ne-Xe 등의 방전 가스를 봉입하고, 플라즈마 디스플레이 패널(10)이 구성된다.
플라즈마 디스플레이 패널(10)의 발광 원리의 일례를 설명한다. 발광·비발광시키는 방전 셀 Cnm을 어드레스 방전의 유무에 의해 선택하고, 그 후의 유지 방전의 반복 횟수로 발광 강도를 결정하고 있다.
우선은, 어드레스 전극 Am과 주사 전극 Yn에 각각 어드레스 펄스와 주사 펄 스가 인가되었을 때에, 어드레스 방전이 발생하고, 방전 셀 Cnm 내에, 어드레스 방전에 의한 벽 전하가 축적된다. 어드레스 방전 시에는, 발광시키는 방전 셀 Cnm에 대해서는 정극성의 어드레스 펄스의 온 신호가 공급되고, 발광시키지 않은 비발광 셀 Cnm에 대해서는 정극성의 어드레스 펄스는 공급되지 않고 접지 전위의 오프 신호가 공급된다. 즉, 어드레스 선택을 행하는 주사 전극 Yn의 라인에 부극성의 주사 펄스가 공급되는 타이밍에서, A1∼Am의 모든 어드레스 전극에 발광·비발광에 따른 온·오프 신호를 동시에 공급하고, 발광시키는 방전 셀 Cnm만 어드레스 방전에 의한 벽 전하가 축적된다. 그리고, 어드레스 선택은 Y1∼Yn의 모든 주사 전극에 순차적으로 주사 펄스가 공급되고, 플라즈마 디스플레이 패널(10) 전체면의 어드레스 선택을 행한다. 이 어드레스 방전을 발생시켜, 발광시키는 방전 셀 Cnm을 선택하는 기간을, 어드레스 기간이라고 한다. 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 이러한 어드레스 기간에서 어드레스 방전 불량이 발생하지 않도록 구동 제어를 행하지만, 상세에 대해서는, 후술한다.
어드레스 방전에 이어서, 유지 전극 Xn과 주사 전극 Yn에는 각각 유지 펄스가 인가되고, 어드레스 방전이 있었던 방전 셀 Cnm은 충분한 벽 전하를 저장하고 있으므로 유지 방전(반복 방전)이 발생하여 발광하고, 어드레스 방전이 발생하고 있지 않은 방전 셀 Cnm은 유지 방전이 발생하지 않고 비발광으로 된다. 또한, 이 유지 방전을 행하는 기간을, 서스테인 기간이라고 한다. 어드레스 방전 불량이 발생하면, 벽 전하가 방전 셀 Cnm 내에 정상적으로 축적하지 않고, 유지 방전이 적절 하게 행해지지 않는 경우가 있다. 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 이러한 어드레스 방전 불량을 억제함으로써 유지 방전 불량을 방지하는 구동 제어를 행하지만, 이 점의 상세 내용은 후술한다.
다음으로, 도 1로 되돌아가, 다른 구성 요소의 설명을 행한다.
어드레스 구동 회로(20)는, 어드레스 전극 Am을 구동하기 위한 회로이며, 어드레스 전극 Am에 소정의 전압을 갖는 정극성의 어드레스 펄스를 공급하고, 어드레스 방전을 발생시킨다. 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 어드레스 펄스 파형을 제어하여, 어드레스 방전이 적정하게 확실히 행해지도록 하는 구동 방법을 실행하지만, 이 점에 대해서는, 후술한다.
Y 구동 회로(40)는, 주사 전극 Yn을 구동하기 위한 회로이며, 스캔 드라이버(41)와 서스테인 드라이버(42)를 갖는다.
스캔 드라이버(41)는, 제어 회로(50) 및 서스테인 드라이버(42)의 제어에 따라서, 주사 전극 Yn에 소정의 부극성의 전압을 갖는 주사 펄스를 공급하여, 어드레스 방전을 발생시킨다.
서스테인 드라이버(42)는, 주사 전극 Yn에 각각 동일한 전압을 갖는 유지 펄스를 반복하여 공급하고, 유지 방전을 발생시킨다.
X 구동 회로(30)는, 유지 전극 Xn을 구동하기 위한 회로이며, 유지 전극 Xn에 각각 동일한 전압을 갖는 유지 펄스를 반복하여 공급하고, 유지 방전을 발생시 킨다. 각 유지 전극 Xn은 상호 접속되며, 동일한 전압 레벨을 갖는다.
제어 회로(50)는, 어드레스 구동 회로(20), X 구동 회로(30) 및 Y 구동 회로(40)를 제어하고, 이들을 구동시키는 회로이다. 일반적인 화상 신호인 1 프레임 또는 1 필드의 입력 신호 S가 입력되면, 제어 회로(50)는, 1 프레임 또는 1 필드의 화상을 복수의 서브필드로 분할하는 서브필드 변환을 행하고, 어드레스 구동 회로(20) 및 Y 구동 회로(40)의 스캔 드라이버(41)를 구동시키는 데에 필요한 어드레스 데이터 및 스캔 데이터를 발생시킨다. 또한, 제어 회로(50)는, X 구동 회로(30) 및 Y 구동 회로(40)의 서스테인 드라이버(42)를 구동시키는 데에 필요한 서스테인 데이터를 발생시킨다.
다음으로, 도 3을 이용하여, 플라즈마 디스플레이 패널(10)의 구동 방식인 서브필드법의 내용에 대하여 설명한다. 도 3은, 1 필드의 화상(1 필드: 1/60[sec])을 표시할 때의 서브필드 구동 방식을 도시하는 모식도이며, 어드레스·표시 분리 방식의 일례를 나타낸 도면이다.
도 3의 (a)는, 1 필드를 분할한 서브필드 SF를 도시한 도면이다. 도 3의 (a)에서, 1 필드는 복수의 서브필드 SF1∼SF10으로 구성되어 있다. 즉, 1 필드의 화상은, 10개의 서브필드 SF1∼SF10의 화상 요소로 분할되어 있다. 이와 같이, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 1 필드의 화상을 복수의 서브필드 SF의 화상 요소로 분할하고, 이에 의해 계조 표현을 행하는 서브필드법을 이용하여, 플라즈마 디스플레이 패널(10)을 구동한다. 플라즈마 디스플레이 패널(10)에서는, 2의 멱승에 의한 방전 횟수에 의 해 계조 표현을 행하므로, 이와 같은 서브필드법을 이용한다. 도 3의 (a)에서는, 1 필드의 화상을 1/60[sec]으로 수신하고, 이를 10개의 서브필드 SF1∼SF10의 화상 요소로 분할하여 계조 표현을 행한 예가 도시되어 있지만, 이들은, 예를 들면 8 서브필드로 표현하여도 되며, 용도에 따라서 다양한 양태로 하여도 된다.
도 3의 (b)는, 1 서브필드 내의 각 방전 기간을 도시한 도면이다. 도 3의 (b)에서, 1개의 서브필드 SF는, 리세트 기간 Tr, 어드레스 기간 Ta 및 서스테인 기간 Ts의 3개의 방전 기간으로 이루어지는 것이 도시되어 있다.
리세트 기간 Tr에서는, 그 직전의 서스테인 기간 Ts에 형성된 전하를 소거함과 함께, 계속되는 어드레스 기간 Ta의 방전을 원조할 목적으로 방전 셀 Cnm 내의 전하의 재배치를 행한다. 이에 의해, 방전 셀 Cnm의 전하가 초기화된다.
어드레스 기간 Ta에서는, 발광시키는 셀을 결정하는 어드레스 방전이 행해진다. 어드레스 전극 Am과 주사 전극 Yn에서 방전한 후, 벽 전하가 형성된다. 어드레스 방전에는 발광 셀 내에 전하를 형성하는 방식과, 비발광 셀의 전하를 소거하는 방식이 있지만, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 발광 셀 내에 전하를 형성하는 방식이 적용된다.
서스테인 기간 Ts에서는, 유지 방전에 의해 주사 전극 Yn과 유지 전극 Xn 사이에서 반복 방전이 행해지고, 어드레스 방전에서 선택된 방전 셀 Cnm의 발광이 행해진다.
다음으로, 도 4를 이용하여, 1 서브필드 SF의 구동 파형의 일례를 설명한다. 도 4는, 1 서브필드에서의 유지 전극 Xn, 주사 전극 Yn 및 어드레스 전극 Am의 각 전극에 인가하는 구동 전압 파형을 도시한 도면이다. 도 4의 (a)는, 유지 전극 Xn의 구동 파형을 도시한 도면이며, 도 4의 (b)는, 주사 전극 Yn의 구동 파형을 도시한 도면이며, 도 4의 (c)는, 어드레스 전극 Am의 구동 파형을 도시한 도면이다.
리세트 기간 Tr에서는, 도 4의 (a), (b)에 도시한 바와 같이, 직전의 유지 방전에서 방전 셀 Cnm 내에 형성된 전하를 소거하기 위해서, X 소거 슬로프파(60)와, Y 소거 전압(70)이 유지 전극 Xn 및 주사 전극 Yn에 각각 인가된다. 다음으로, 전체 방전 셀 Cnm에 전하를 형성하기 위해서, Y 기입 슬로프파(71)와, X 부전압(61)이 주사 전극 Yn 및 유지 전극 Xn에 인가된다. 다시 계속해서, 방전 셀 Cnm 내에 형성된 전하를 필요량 남기고 소거하기 위해서, Y 보상 슬로프파(72)와 X 정전압(62)이 주사 전극 Yn 및 유지 전극 Xn에 인가된다. 이에 의해, 적절하게 방전 셀 Cnm 내에 전하가 형성된 리세트 상태로 된다.
어드레스 기간 Ta에서는, 발광을 행하는 방전 셀 Cnm을 선택하여 결정하기 위해서, 어드레스 방전이 행해진다. 어드레스 방전은, 행 방향의 주사 전극 Yn을 결정하는 주사 펄스(73)와, 열 방향의 표시하는 어드레스 전극 Am을 결정하는 어드레스 펄스(83)가, 각각 주사 전극 Yn과 어드레스 전극 Am에 동시에 인가됨으로써 행해진다. 주사 펄스(73)는, 행마다 타이밍을 어긋나게 하여, Y1, Y2, …, Yn과 같이 순차적으로 인가되고, 어드레스 펄스(83)는, 행마다 인가되는 주사 펄스(73)의 인가 타이밍에 맞춰, 주사 전극 Yn과 어드레스 전극 Am의 교점에 위치하는 표시시키고자 하는 방전 셀 Cnm에 방전을 발생시키는 타이밍에서 인가된다. 즉, 행마 다, 어드레스 펄스의 출력의 유무에 따라서, 발광 셀이 선택되어 간다. 이 때, 도 4의 (b), (c)에 도시한 바와 같이, 주사 펄스(73)는 부전압이 인가되고, 어드레스 펄스(83)는 정전압으로 인가된다.
어드레스 기간 Ta에서, 도 4의 (a)에 도시한 바와 같이, 유지 전극 Xn에는, X 정전압(62)이 인가되어 있다. 주사 전극 Yn과 어드레스 전극 Am 사이에서 어드레스 방전시킴으로써, 표시 전극인 유지 전극 Xn 및 주사 전극 Yn에 벽 전하가 적절하게 형성된다.
서스테인 기간 Ts에서는, 제1 유지 펄스(65, 75)가 유지 전극 Xn 및 주사 전극 Yn에 인가되고, 다음으로 반복 유지 펄스(66, 67, 68, 76, 77, 78)가 유지 전극 Xn 및 주사 전극 Yn에 인가되고, 어드레스 방전에서 선택된 방전 셀 Cnm에서, 유지 방전이 지속하여 플라즈마 디스플레이 패널(10)에 화상 표시가 행해진다.
다음으로, 도 5를 이용하여, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치의 어드레스 기간 Ta에서의 어드레스 펄스의 구동 방법에 대해서 설명한다.
도 5는, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치의 어드레스 기간 Ta에서의 각 전극에 인가되는 전압 파형을 도시한 도면이다. 도 5의 (a)는, 유지 전극 Xn에 인가되는 전압 파형을 도시한 도면이며, 도 5의 (b)는, 주사 전극 Yn에 인가되는 전압 파형을 도시한 도면이며, 도 5의 (c)는, 어드레스 전극 Am에 인가되는 전압 파형을 도시한 도면이다.
도 5의 (a)에서 도시되어 있는 전압 파형은, 유지 전극 Xn에 공통으로 인가 되는 X 정전압(62)의 파형이며, 도 5의 (b)에서 도시되어 있는 전압 파형은, n행째의 주사 전극 Yn에 인가되는 주사 펄스(73)와 Yn+1행째의 주사 전극 Yn+1에 인가되는 주사 펄스(74)의 전압 파형이다. 또한, 도 5의 (c)는, 주사 펄스(73)에 동기하여 인가되는 m열째의 어드레스 전극 Am에 인가되는 어드레스 펄스(83)의 전압 파형이다.
도 5의 (c)에서, 어드레스 펄스(83)는, 인접하는 어드레스 전극 Am-1, Am+1로부터 전하를 충전하여 중간 전압 V1을 인가하는 Tu1 기간, 어드레스 전압 Va의 전원에 접속하여 전원 전압을 인가하는 Tu2 기간, 어드레스 전압 Va를 유지하는 T1 기간, 인접하는 어드레스 전극 Am-1, Am+1에 전하를 방전하는 Td1 기간, 회로 그라운드에 접속하여 접지 전압의 0[V]으로 인하하는 Td2 기간 및 접지 전압을 유지하는 T2 기간을 갖는다.
어드레스 기간 Ta를 짧게 하고자 하지만, 일반적으로 차지 셰어에 의한 전하의 충전 기간과 방전 기간은, 수백[nsec] 이상의 시간이 요망된다. 어드레스 펄스(83)의 충전 기간 Tu1의 상승 시간과 방전 기간 Td1의 하강 시간을 길게 취하는 것에 대해, 이를 보충하기 위해, 소정의 고전압인 어드레스 전압 Va까지 클램프에 의해 전압을 상승시키는 시간 Tu2와, 소정의 저전압인 접지 전압 0[V]까지 전압을 하강시키는 기간 Td2는, 극력 단시간인 것이 바람직하다. 따라서, 종래의 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 어드레스 기간 Ta를 가능한 한 단축하는 관점으로부터, 충전 기간 Tu1 > 클램프 전압 상승 기간 Tu2, 또한 방전 기간 Td1 > 클램프 전압 하강 기간 Td2라고 하는 설정으로 하고 있었다. 도 5의 (c)에서, 종래의 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치의 어드레스 펄스의 하강 파형은, 파선(183)으로 나타내고 있다.
플라즈마 디스플레이 패널(10)의 각 전극은 용량성 결합의 관계에 있기 때문에, 임의의 전극의 급준한 변동은, 다른 전극에 인가되는 전압 파형에 영향을 준다. 어드레스 전극 Am에 대하여 설명하면, 임의의 주사 라인에서 어드레스 선택 온의 셀이 많고 다음 주사 라인에서 어드레스 선택 온의 셀이 적어진다고 하는, 변화의 비율이 많은 표시 패턴일수록, 다음 주사 라인에 미치는 영향이 현저해진다. 즉, 어드레스 전극 Am의 인가 전압을 0[V]으로 인하하는 기간 Td2가 짧은 종래의 어드레스 펄스 파형(183)에서는, 도 5의 (a)에 도시한 바와 같이, 유지 전극 Xn에 인가되는 X 정전압(62)은, 파선(162)으로 나타낸 바와 같이 변동하여, 큰 흔들림이 생긴다. 또한, 도 5의 (b)에 도시한 바와 같이, 주사 전극 Yn에 인가되는 주사 펄스(73)와의 관계에서는, n행째의 주사 전극 Yn의 어드레스 방전을 끝내고, 다음 (n+1)행째의 주사 전극 Yn+1에 주사 펄스(74)를 인가할 때에, 주사 펄스(74)의 전압 저하부에 큰 흔들림에 의한 전압 변동(174)이 발생하여, 어드레스 방전에 악영향을 미친다. 이와 같은 주사 펄스 변동(174)에 의해, 주사 전극 Yn+1과 어드레스 전극 Am 사이에서 어드레스 방전이 불량으로 되어, 벽 전하 형성이 불충분한 경우, 그 이후의 주사 전극 Yn+1과 유지 전극 Xn+1 사이의 유지 방전도 적절하게 행해지지 않는다. 이와 같은 상황에 빠지면, 점등시키고자 하는 방전 셀 Cnm을 점등시킬 수 없어, 화질을 열화시키는 사태를 초래하게 된다.
따라서, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법 및 플라즈마 디스플레이 장치에서는, 도 5의 (c)의 실선(83a)으로 나타낸 바와 같이, 어드레스 전극 Am을 회로 그라운드에 접속하여 인가 전압을 인하하는 Td2 기간을 길게 함으로써, 유지 전극 Xn 및 주사 전극 Yn의 전압 변화를 완화하고 있다. 구체적으로는, 도 5의 (c)에 도시한 바와 같이, 어드레스 전극 Am을 회로 그라운드에 접속하여 접지 전압 0[V]으로 하강시키는 Td2 기간을, 어드레스 전압 Va의 전원 전압을 인가하는 Tu2 기간 및 인접하는 어드레스 전극 Am-1, Am+1에 전하를 방전하는 Td1 기간보다도 긴 기간으로 설정하고 있다. 즉, 클램프 전압 상승 기간 Tu2 < 그라운드 전압 하강 기간 Td2, 및 방전 기간 Td1 < 클램프 전압 하강 기간 Td2로 되도록 설정하고 있다. 예를 들면, 어드레스 펄스(83)의 전체의 1 어드레스 펄스 기간이 1∼2[μsec]일 때에, 클램프 전압 상승 기간 Tu2가 50∼200[nsec]인 것으로 하면, 클램프 전압 하강 기간 Td2는, 그 2배 이상의 100∼400[nsec]이면 된다. 또한, 클램프 전압 하강 기간 Td2의 상한은, 다음 어드레스 펄스(83)가 발생하면, 자동적으로 중단되므로, 본래적으로는 반드시 정하지 않아도 되지만, 예를 들면 1 어드레스 펄스 기간의 1∼2[μsec]로 설정하여도 되고, 클램프 전압 상승 기간 Tu2의 5배 이하인 250∼1000[nsec] 이하로 설정하여도 된다.
또한, 여기서, 클램프 전압 상승 기간 Tu2 < 클램프 전압 하강 기간 Td2로 되도록만 설정하고, 방전 기간 Td1 < 클램프 전압 하강 기간 Td2는, 필요에 따라서 설정하도록 하여도 된다.
이와 같은, 클램프 전압 하강 기간 Td2를 길게 설정한 어드레스 펄스(83a)를 어드레스 구동 회로(20)가 출력하여 어드레스 전극 Am에 인가함으로써, 도 5의 (a)에 도시한 바와 같이, 유지 전극 Xn에 인가되는 X 정전압(62)의 변동은, X 정전압(62a)과 같이 작게 억제된다. 또한, 마찬가지로, 도 5의 (b)에 도시한 바와 같이, 주사 전극 Yn+1에 인가되는 주사 펄스(74)에 대해서도, 전압 파형(74a)에 도시한 바와 같이, 종래의 전압 파형(174)보다도 전압 변동이 작아져서 억제되며, 어드레스 방전이 적정하게 행해지게 된다. 또한, n행째의 주사 전극 Yn의 어드레스 방전은 종료하고 있어, n행째의 벽 전하 형성에는 반드시 영향을 주지 않지만, 역시 n행째의 주사 전극 Yn의 주사 펄스(73)에 대해서도, 전압 파형(73a)은 종래의 전압 파형(173)보다도 작아져, 전압 변동은 억제되어 있는 것을 알 수 있다.
발명자 등의 실험 검토에 따르면, 클램프 전압 상승 기간 Tu2에 대하여, 클램프 전압 하강 기간 Td2를 2배 이상으로 함으로써, 유지 전극 Xn에 인가되는 X 정전압(62)의 전압 변동 및 주사 전극 Yn과 Yn+1에 인가되는 주사 펄스(73과 74)의 전압 변동을 약 20％ 저감하여, 점등할 수 없는 방전 셀 Cnm의 발생을 방지할 수 있었다.
다음으로, 도 6 및 도 7을 이용하여, 본 실시예에 따른 플라즈마 디스플레이 패널(10)의 구동 방법을 실현하는 플라즈마 디스플레이 장치의 구성에 대하여 설명한다. 도 6은, 본 실시예에 따른 플라즈마 디스플레이 장치의 어드레스 구동 회로(20)의 구성을 도시한 도면이다. 도 5에서 설명한 어드레스 펄스(83, 83a)는, 어드레스 구동 회로(20)의 어드레스 펄스 출력 회로(21)에 의해 출력되므로, 그 구체적 구성에 대해서 설명한다.
도 6에서, 본 실시예에 따른 플라즈마 디스플레이 장치의 어드레스 구동 회로(20)는, 각각의 어드레스 전극 A1, A2, …, Am, Am+1에 대하여, 개개로 어드레스 펄스 출력 회로(21)가 설치되어 있다. 어드레스 펄스 출력 회로(21)는, 특히 예외가 없는 한, 전부 동일한 구성을 하고 있어도 되며, 예를 들면 가로 방향의 화소가 1920 화소 구비되어 있는 플라즈마 디스플레이 패널(10)이면, 적, 녹, 청 3색의 셀로 1 화소를 형성하기 때문에, 5760개의 어드레스 출력 회로(21)가 구비된다. 통상적으로, 수백개분의 어드레스 출력 회로(21)가 1개의 집적 회로 내에 수용된 어드레스 드라이버 IC로서, 어드레스 구동 회로(20)에 설치된다. 예를 들면, 1920 화소의 플라즈마 디스플레이 패널(10)에 대하여, 192 출력을 갖는 어드레스 드라이버 IC를 이용하는 경우에는, 30개의 어드레스 드라이버 IC에 의해, 전체의 어드레스 구동 회로(20)가 구성된다.
본 실시예에 따른 플라즈마 디스플레이 장치의 어드레스 구동 회로(20) 내의 어드레스 펄스 출력 회로(21)는, 차지 셰어용 스위칭 소자 SW와, 고전압 클램프용 스위칭 소자 Q1과, 저전압 클램프용 스위칭 소자 Q2와, 클램프 스위칭 소자용 레벨 시프트 회로(22)와, 차지 셰어 스위칭 소자용 레벨 시프트 회로(23)를 갖는다.
차지 셰어용 스위칭 소자 SW는, 어드레스 드라이버 IC 내의 개개의 어드레스 펄스 출력 회로(21)에 대하여, 전하를 공유하기 위한 스위칭 소자이다. 개개의 어드레스 펄스 출력 회로(21) 내의 개개의 차지 셰어용 스위칭 소자 SW는 서로 접속되어 있다. n행째의 주사 전극 Yn에 대한 어드레스 펄스 생성의 인가 전압을 방전할 때에, 다음 (n+1)행째의 주사 전극 Yn+1에 대한 어드레스 펄스 생성의 충전에 이용하기 위해, 차지 셰어용 스위칭 소자 SW가 동작한다. 구체적으로는, n행째의 주사 전극 Yn에 대하여 어드레스 방전을 행할 때, 어드레스 전극 A1, A2, …, Am-1, Am, Am+1은, 어드레스 펄스를 출력한 어드레스 전극 Am과, 어드레스 펄스를 출력하지 않은 어드레스 전극 Am이 혼재하고 있는 상태이며, 어드레스 전극 Am 전체에서 평균하면 전체 용량의 대략 1/2 정도의 전하를 갖고 있는 상태라고 생각된다. 따라서, n행째의 주사 전극 Yn에 대해서 어드레스 방전을 행한 후에 어드레스 펄스 인가 전압을 방전하는 타이밍에서, 차지 셰어용 스위칭 소자 SW를 동작시켜 전체를 단락하고, 다음 (n+1)행째의 주사 전극 Yn+1에 대한 어드레스 펄스 생성의 충전에 이용하면, 어드레스 전압 Va의 대략 절반 정도까지의 전압 상승을, 차지 셰어에 의한 충전으로 행할 수 있어, 앞의 어드레스 펄스 생성에서 발생시킨 전하를 유효 활용할 수 있다.
이와 같은 차지 셰어 기능을 이용함으로써, 어드레스 기간 Ta에서의 전력 효율을 높일 수 있다. 또한, 차지 셰어의 동작은, 어드레스 구동 회로(20) 내에 복수의 어드레스 드라이버 IC가 설치되어 있는 경우에는, 각 어드레스 드라이버 IC 사이를 차지 셰어 회로 접속하여 공통의 차지 셰어 전하 이용으로 하여도 되며, 각 어드레스 드라이버 IC마다 차지 셰어 회로를 분리시켜 적용하여도 된다.
본 실시예에서의 어드레스 구동 회로(20)는, 이러한 차지 셰어 방식을 적용하여 어드레스 방전을 행한다. 차지 셰어용 스위칭 소자 SW의 움직임에 대하여 도 5를 이용하여 설명한다. 어드레스 펄스(83)에서는, 충전 기간 Tu1에서 스위칭 소자 SW가 온으로 되어 앞의 주사 타이밍 종료에서 어드레스 펄스 인가 전압 방전을 행하는 어드레스 전극 Am으로부터 충전을 행하고, 방전 기간 Td1에서는 스위칭 소자 SW가 온으로 되어 다음의 주사 타이밍 차지 개시에서 어드레스 펄스 인가 전압 충전을 행하는 어드레스 전극 Am에 방전을 행한다. 이에 의해, 소정의 중간 전압 V1의 전압 공급이 이루어지고, 어드레스 펄스(83)는, 충전 기간 Tu1에서 접지 전압 0[V]으로부터 중간 전압 V1로 전압 상승하고, 방전 기간 Td1에서 어드레스 전압 Va로부터 중간 전압 V1로 전압 하강한다.
또한, 차지 셰어용 스위칭 소자 SW는, MOS(metal 0xide Semiconductor) 트랜지스터, 바이폴라 트랜지스터, IGBT(Insulated Gate Bipolar Transistor) 등의 반도체 스위칭 소자가 적용되어도 되고, 릴레이 등의 다른 스위칭 소자가 적용되어도 된다．
고전압 클램프용 스위칭 소자 Q1은, 어드레스 전극 Am을 전원 단자 VDH로부터 공급되고 있는 전원 전압 Va로 클램프하기 위한 스위칭 수단이다. 도 5에 도시한 어드레스 펄스(83)에서는, 고전압 클램프 기간 Tu2에 고전압 클램프용 스위칭 소자 Q1이 온으로 되고, 중간 전압 V1로부터 어드레스 전압 Va로 전압 상승이 이루어진다.
저전압 클램프용 스위칭 소자 Q2는, 어드레스 전극 Am을 회로 그라운드에 접속하여 접지 전압 0[V]으로 클램프하기 위한 스위칭 수단이다. 도 5에 도시한 어드레스 펄스(83)에서는, 저전압 클램프 기간 Td2에 저전압 클램프용 스위칭 소자 Q2가 온으로 되고, 중간 전압 V1로부터 접지 전압 0[v]으로 전압 하강이 이루어진다.
또한, 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2는, 도 6에서는, 바이폴라 트랜지스터가 도시되어 있지만, MOS 트랜지스터나 IGBT 등의 다른 반도체 스위칭 소자이어도 되고, 다른 종류의 스위칭 수단이어도 된다.
클램프 스위칭 소자용 레벨 시프트 회로(22)는, 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2를 적절하게 동작시키기 위해서, 전압 또는 전류를 게이트 또는 베이스에 공급하기 위한 조정 회로이다. 플라즈마 디스플레이 장치는, 100[V] 전후 또는 그 이상의 고전압으로 동작시키기 위해서, 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2도, 고전압용의 소자가 이용되어, 구동 전압이 높아지므로, 게이트 동작 등을 조정하기 위해 설치되어 있다.
차지 셰어 스위칭 소자용 레벨 시프트 회로(23)는, 차지 셰어용 스위칭 소자 SW를 적절하게 동작시키기 위한 조정용으로 설치된 회로이며, 클램프 스위칭 소자용 레벨 시프트 회로(22)와 마찬가지의 기능을 갖는다.
도 6에 도시한 어드레스 구동 회로(20)에서, 종래는 고전압 클램프용 스위칭 소자 Q1과 저전압 클램프용 스위칭 소자 Q2에 동일한 특성의 스위칭 소자가 적용되어 있었다. 한편, 본 실시예에 따른 플라즈마 디스플레이 장치의 어드레스 구동 회로(20)에서는, 어드레스 펄스(83)의 상승 시간 Tu2보다도, 하강 시간 Td2를 길게 할 목적을 위해, 고전압 클램프용 스위칭 소자 Q1과 저전압 클램프용 스위칭 소자 Q2를 서로 다른 특성으로 하는 것이 수단의 하나이다. 어드레스 펄스(83)의 고전압 클램프 기간 Tu2 및 저전압 클램프 기간 Td2는, 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2의 전류를 흘리는 능력, 예를 들면 전류 용량이나 ON 저항 등에 의해 정해진다.
도 7에, 본 실시예에 따른 플라즈마 디스플레이 장치의 어드레스 구동 회로(20)의 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2의 전압-전류 특성을 나타낸다. 횡축은 전압, 종축은 전류를 나타낸다.
도 7에서, 동일한 전압을 게이트에 인가하였을 때에, 고전압 클램프용 스위칭 소자 Q1을 흐르는 전류보다도 저전압 클램프용 스위칭 소자 Q2를 흐르는 전류가 작은 것이 도시되어 있다. 즉, 저전압 클램프용 스위칭 소자 Q2의 전류 용량이, 고전압 클램프용 스위칭 소자 Q1의 전류 용량보다도 작은 것이 도시되어 있다. 이 특성에 의해, 저전압 클램프용 스위칭 소자 Q2가 온으로 되어도, 저전압 클램프용 스위칭 소자 Q2를 흐르는 전류는 작게 제한되어 있으므로, 어드레스 전극 Am의 하강 시의 클램프의 변화는 완만하게 행해지고, 상승 시의 클램프에 비해 전류 방출 속도가 늦어져, 요하는 시간이 길어진다.
이와 같이, 저전압 클램프용 스위칭 소자 Q2의 전류 용량을, 고전압 클램프용 스위칭 소자 Q1보다도 작게 함으로써, 도 5에 도시한 어드레스 펄스(83)는, 완만한 하강의 어드레스 펄스(83a)를 출력할 수 있어, 유지 전극 및 주사 전극에 미치는 영향을 저감할 수 있다.
또한, 도 7에서는, 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2가 MOS 트랜지스터인 경우를 전제로 하여, 전압-전류 특성을 나타내고 있지만, 바이폴라 트랜지스터가 적용되었을 때에는, 베이스 전류에 대한 콜렉터 전 류의 특성을 생각하면 되고, 저전압 클램프용 스위칭 소자 Q2의 전류 용량이, 고전압 클램프용 스위칭 소자 Q1의 전류 용량보다 작아지도록 설정하면 되는 점에서는, 마찬가지로 적용할 수 있다.
이상, 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명은, 전술한 실시예에 제한되지 않고, 본 발명의 범위를 일탈하지 않으며, 전술한 실시예에 다양한 변형 및 치환을 가할 수 있다.
도 1은 본 발명을 적용한 실시예에 따른 플라즈마 디스플레이 장치의 전체 구성도.
도 2는 플라즈마 디스플레이 패널(10)의 패널 구조의 일례를 나타내는 분해 사시도.
도 3은 1 필드의 화상을 표시할 때의 서브필드 구동 방식을 도시하는 모식도.
도 3의 (a)는 1 필드를 분할한 서브필드 SF를 도시한 도면．
도 3의 (b)는 1 서브필드 내의 각 방전 기간을 도시한 도면.
도 4는 1 서브필드의 각 전극에 인가하는 구동 전압 파형을 도시한 도면.
도 4의 (a)는 유지 전극 Xn의 구동 파형을 도시한 도면.
도 4의 (b)는 주사 전극 Yn의 구동 파형을 도시한 도면.
도 4의 (c)는 어드레스 전극 Am의 구동 파형을 도시한 도면.
도 5는 어드레스 기간 Ta에서의 각 전극에 인가되는 전압 파형을 도시한 도면.
도 5의 (a)는 유지 전극 Xn에 인가되는 전압 파형을 도시한 도면.
도 5의 (b)는 주사 전극 Yn에 인가되는 전압 파형을 도시한 도면.
도 5의 (c)는 어드레스 전극 Am에 인가되는 전압 파형을 도시한 도면.
도 6은 어드레스 구동 회로(20)의 구성도.
도 7은 고전압 클램프용 스위칭 소자 Q1 및 저전압 클램프용 스위칭 소자 Q2 의 전류-전압 특성도.
도 8은 종래의 차지 셰어 방식의 어드레스 펄스의 일례를 나타낸 도면.
도 9는 플라즈마 디스플레이 패널의 방전 셀의 등가 회로를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 플라즈마 디스플레이 패널
11 : 상면 기판
13 : 유전체층
14 : 보호막
15 : 배면 기판
16 : 배면 글래스 기판
17 : 유전체층
18 : 격벽(리브)
20 : 어드레스 구동 회로
22, 23 : 레벨 시프트 회로
30 : X 구동 회로
40 : Y 구동 회로
41 : 스캔
42 : 서스테인

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1 방향으로 연장하는 복수의 주사 전극과, 그 주사 전극에 교차하는 제2 방향으로 연장하는 복수의 어드레스 전극을 갖는 플라즈마 디스플레이 패널을 갖고, 상기 주사 전극에 부극성의 주사 펄스가 인가되었을 때에, 상기 어드레스 전극에 정극성의 어드레스 펄스를 인가하여 어드레스 방전을 발생시키는 어드레스 구동 회로를 포함한 플라즈마 디스플레이 장치로서,
    상기 어드레스 구동 회로는, 상기 어드레스 전극에 고전압 또는 저전압의 소정의 전압을 클램프하는데 앞서, 복수의 상기 어드레스 전극 각각에 잔존하는 전하를 평균화한 전압을 인가하기 위한 차지 셰어용의 제1 스위칭 소자와,
    상기 어드레스 전극에 고전압의 소정의 전압을 클램프하는 고전압 클램프용의 제2 스위칭 소자와,
    상기 어드레스 전극에 저전압의 소정의 전압을 클램프하는 저전압 클램프용의 제3 스위칭 소자를 갖고,
    상기 고전압을 공급하는 전원과 상기 제2 스위칭 소자와의 사이에 제한 저항을 배치함과 함께,
    상기 제3 스위칭 소자의 전류 용량을, 상기 제2 스위칭 소자의 전류 용량보다도 작게 함으로써,
    상기 제2 스위칭 소자에 의한 상기 고전압으로의 상승 시간보다도 상기 제3 스위칭 소자에 의한 하강 시간의 쪽을 길게 하고, 상기 차지 셰어에 의한 전압상승 시간보다도 상기 상승 시간의 쪽을 짧게 하고, 상기 차지 셰어에 의한 전압하강 시간보다도 상기 하강 시간의 쪽을 길게 함과 함께,
    상기 주사 펄스의 하강에서의 저압측의 전압으로의 전압 변화 이후, 및 상기 주사 펄스의 상승에서의 고압측의 전압으로의 전압 변화 이후에, 상기 제3 스위칭 소자에 의한 상기 저전압의 소정의 전압으로의 클램프를 개시하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제5항에 있어서,
    상기 어드레스 전극의 상기 하강 시간은, 상기 상승 시간의 2배 이상이며 1 어드레스 펄스 기간 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제6항에 있어서,
    상기 어드레스 전극의 상기 하강 시간은, 상기 상승 시간의 2배 이상이며 5배 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 삭제
KR1020080109843A 2008-03-25 2008-11-06 플라즈마 디스플레이 장치 KR101073173B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008078803A JP4583465B2 (ja) 2008-03-25 2008-03-25 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JPJP-P-2008-078803 2008-03-25

Publications (2)

Publication Number Publication Date
KR20090102609A KR20090102609A (ko) 2009-09-30
KR101073173B1 true KR101073173B1 (ko) 2011-10-12

Family

ID=41116390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109843A KR101073173B1 (ko) 2008-03-25 2008-11-06 플라즈마 디스플레이 장치

Country Status (4)

Country Link
US (1) US8203549B2 (ko)
JP (1) JP4583465B2 (ko)
KR (1) KR101073173B1 (ko)
CN (1) CN101546511B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990266A (zh) * 2021-10-28 2022-01-28 Tcl华星光电技术有限公司 像素电路及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03269451A (ja) 1990-03-19 1991-12-02 Mita Ind Co Ltd 画像形成方法
JP3269451B2 (ja) 1998-03-13 2002-03-25 松下電器産業株式会社 表示装置の駆動回路
EP1018722A1 (en) * 1998-04-13 2000-07-12 Mitsubishi Denki Kabushiki Kaisha Device and method for driving address electrode of surface discharge type plasma display panel
JP3775968B2 (ja) * 2000-02-22 2006-05-17 パイオニア株式会社 プラズマディスプレイ装置
JP4612947B2 (ja) 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP2004271875A (ja) 2003-03-07 2004-09-30 Nec Plasma Display Corp プラズマ表示装置、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動方法
JP4468094B2 (ja) * 2003-09-26 2010-05-26 日立プラズマディスプレイ株式会社 負荷駆動回路及びそれを用いたディスプレイ装置
KR100568255B1 (ko) * 2004-01-26 2006-04-07 삼성전자주식회사 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로
KR100761113B1 (ko) * 2004-06-30 2007-09-21 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
CN1779759A (zh) * 2004-11-19 2006-05-31 中华映管股份有限公司 驱动方法
JP4652797B2 (ja) * 2004-12-15 2011-03-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
KR100626055B1 (ko) 2005-01-10 2006-09-21 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
JP4977960B2 (ja) * 2005-04-11 2012-07-18 パナソニック株式会社 プラズマディスプレイ装置
JP2006337961A (ja) * 2005-06-06 2006-12-14 Nec Electronics Corp 液晶パネルの駆動回路、表示装置及び液晶パネルの駆動方法
KR100726640B1 (ko) 2005-07-13 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2007102131A (ja) * 2005-10-07 2007-04-19 Canon Inc 画像形成装置
JP2007140473A (ja) * 2005-10-17 2007-06-07 Oki Electric Ind Co Ltd 表示パネルの駆動方法及びその駆動装置
KR100739640B1 (ko) 2006-01-02 2007-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR20070081727A (ko) 2006-02-13 2007-08-17 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
CN101546511A (zh) 2009-09-30
US20090244042A1 (en) 2009-10-01
KR20090102609A (ko) 2009-09-30
US8203549B2 (en) 2012-06-19
CN101546511B (zh) 2011-04-06
JP2009230078A (ja) 2009-10-08
JP4583465B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP3424587B2 (ja) プラズマディスプレイパネルの駆動方法
JP3511495B2 (ja) Ａｃ型ｐｄｐの駆動方法および駆動装置
JP5179001B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR100727300B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100963713B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100390887B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동회로
US7852292B2 (en) Plasma display apparatus and driving method thereof
KR100851464B1 (ko) 플라즈마 디스플레이 패널 구동 방법 및 플라즈마디스플레이 장치
JP5061909B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4611677B2 (ja) 駆動回路
US7633497B2 (en) Drive circuit of plasma display device
JP4816728B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101073173B1 (ko) 플라즈마 디스플레이 장치
JP2004341290A (ja) プラズマディスプレイ装置
JP4172539B2 (ja) プラズマディスプレイパネルの駆動方法および駆動装置
US7619586B2 (en) Plasma display apparatus and method for driving the same
JPWO2011007563A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100681034B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100747176B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP4984699B2 (ja) プラズマディスプレイパネルの駆動方法
EP1895492A2 (en) Driving method of plasma display panel and plasma display device
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2008281641A (ja) 表示ドライバの制御方法及び表示パネルの駆動方法
JP2011095641A (ja) プラズマディスプレイパネルの駆動方法
JP2009163021A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee