KR100568255B1 - 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로 - Google Patents

양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로 Download PDF

Info

Publication number
KR100568255B1
KR100568255B1 KR1020040004703A KR20040004703A KR100568255B1 KR 100568255 B1 KR100568255 B1 KR 100568255B1 KR 1020040004703 A KR1020040004703 A KR 1020040004703A KR 20040004703 A KR20040004703 A KR 20040004703A KR 100568255 B1 KR100568255 B1 KR 100568255B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
mos transistor
energy recovery
signal
Prior art date
Application number
KR1020040004703A
Other languages
English (en)
Other versions
KR20050077095A (ko
Inventor
조윤제
손일헌
변재일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040004703A priority Critical patent/KR100568255B1/ko
Priority to US11/018,967 priority patent/US7319347B2/en
Priority to JP2005010476A priority patent/JP2005210119A/ja
Priority to TW094101776A priority patent/TWI260781B/zh
Publication of KR20050077095A publication Critical patent/KR20050077095A/ko
Application granted granted Critical
Publication of KR100568255B1 publication Critical patent/KR100568255B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41B—WEAPONS FOR PROJECTING MISSILES WITHOUT USE OF EXPLOSIVE OR COMBUSTIBLE PROPELLANT CHARGE; WEAPONS NOT OTHERWISE PROVIDED FOR
    • F41B15/00—Weapons not otherwise provided for, e.g. nunchakus, throwing knives
    • F41B15/02—Batons; Truncheons; Sticks; Shillelaghs
    • F41B15/022—Batons; Truncheons; Sticks; Shillelaghs of telescopic type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41H—ARMOUR; ARMOURED TURRETS; ARMOURED OR ARMED VEHICLES; MEANS OF ATTACK OR DEFENCE, e.g. CAMOUFLAGE, IN GENERAL
    • F41H9/00—Equipment for attack or defence by spreading flame, gas or smoke or leurres; Chemical warfare equipment
    • F41H9/04—Gas-blowing apparatus, e.g. for tear gas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

고전압에서 양방향으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터와 피채널 이중 확산 모스 트랜지스터를 구비하는 양방향 고전압 스위칭 소자 및 이를 효과적으로 구동하여 용량성 부하 충방전시 소비되는 에너지를 감소시키는 에너지 회수 회로가 제공된다. 본 발명에 따른 양방향 고전압 스위칭 소자는 대칭형 엔채널 이중 확산 모스 트랜지스터와 대칭형 피채널 이중 확산 모스 트랜지스터가 병렬로 연결되어 있다. 본 발명에 따른 에너지 회수 회로는 풀업 소자, 풀다운 소자, 에너지 회수 커패시터 및 양방향 고전압 스위칭 소자를 포함한다.
대칭형 이중 확산 모스 트랜지스터, 에너지 회수, 양방향 고전압 스위칭 소자

Description

양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수 회로{Bidirectional switching device for high voltage and energy recovery circuit employing the same}
도 1a 및 도 1b는 종래의 이중 확산 모스 트랜지스터의 등가 회로도이다.
도 2는 본 발명의 일실시예에 따른 에너지 회수 회로를 구성하는 부하 커패시터 충방전 회로의 등가 회로도이다.
도 3은 도 2의 회로의 충전 및 방전의 전압 파형이다.
도 4a 및 도 4b는 대칭형 이중 확산 모스 트랜지스터의 횡단면도이다.
도 5a 및 도 5b는 도 4a 및 도 4b의 대칭형 이중 확산 모스 트랜지스터의 등가 회로도이다.
도 6a 및 도 6b는 대칭형 이중 확산 모스 트랜지스터의 충전과 방전 시의 전류 경로를 표시하는 회로도이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자의 충전과 방전 시의 전류 경로를 표시하는 회로도이다.
도 8은 본 발명의 일실시예에 따른 에너지 회수 회로의 회로도이다.
도 9는 본 발명의 일실시예에 따른 에너지 회수 회로의 타이밍 구성도이다.
(도면의 주요 부분에 대한 부호의 설명)
CERC: 에너지 회수 커패시터
Cload: 커패시터 부하
DMP: 대칭형 피채널 이중 확산 모스 트랜지스터
DMN: 대칭형 엔채널 이중 확산 모스 트랜지스터
Bi_High_S: 양방향 고전압 스위칭 소자
UP: 풀업 소자
DOWN: 풀다운 소자
본 발명은 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수 회로에 관한 것으로서, 보다 상세하게는 고전압에서 양방향으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터와 피채널 이중 확산 모스 트랜지스터를 구비하는 양방향 고전압 스위칭 소자 및 이를 효과적으로 구동하여 용량성 부하(capacitive load) 충방전시 소비되는 에너지를 감소시키는 에너지 회수 회로에 관한 것이다.
에너지 회수 회로(Energy Recovery Circuit; ERC)는 고전압을 전원 전압으로 사용하는 경우에 소비되는 에너지를 효과적으로 이용하기 위하여 에너지 회수 커패시터(capacitor)를 별도로 구비하여 커패시터 부하(capacitor load)를 전원 전압으로 충전하거나 방전한다. 이 때, 커패시터 부하에 저장되는 전원 전압을 일시에 충전하거나 방전하는 것보다 에너지 회수 커패시터를 이용하여 여러 단계로 충전하거 나 방전하는 것이 소비되는 에너지가 감소된다. 예를 들어 커패시터 부하에 저장되는 고전압을 2 단계로 충전하거나 방전하는 경우에, 먼저 커패시터 부하에 저장되는 고전압의 1/2만큼 충전한 후에 저장되는 고전압으로 충전한다. 그리고 충전된 고전압도 먼저 1/2만큼 방전한 후에 나머지 충전된 고전압을 방전한다.
에너지 회수 회로를 반도체 소자로 구현하고 전원 전압으로 고전압을 사용하기 위해서는 에너지 회수 회로의 양방향 스위치로 이중 확산 모스 트랜지스터(Double Diffused Metal Oxide Semiconductor Field Effect Transistor; DMOS FET)를 이용하여야 한다. 그러나 종래의 이중 확산 모스 트랜지스터는 아래와 같은 이유로 인하여 양방향 스위치로 사용될 수 없는 문제가 있다.
구체적으로, 도 1a는 대한민국 특허 공보 특2003-0087739에 개시되어 있는 이중 확산 모스 트랜지스터 중에서 엔채널(n channel) 이중 확산 모스 트랜지스터의 소스와 상기 소스가 형성되어 있는 반도체 기판을 연결한 것에 대한 등가 회로도이고, 도 1b는 상술한 특허 공보에 개시되어 있는 이중 확산 모스 트랜지스터 중에서 피채널(p channel) 이중 확산 모스 트랜지스터의 소스와 상기 소스가 형성되어 있는 반도체 기판을 연결한 것에 대한 등가 회로도이다.
종래의 엔채널 이중 확산 모스 트랜지스터는 소스와 드레인이 대칭적으로 형성되어 있지 않고 소스와 상기 소스가 형성되어 있는 반도체 기판이 연결되어 있으므로, 도 1a에 도시된 것처럼, 종래의 엔채널 이중 확산 모스 트랜지스터는 엔채널 모스 트랜지스터 및 드레인과 소스 사이에 기생하는 바디(body) 다이오드로 등가화할 수 있다.
종래의 엔채널 이중 확산 모스 트랜지스터는 드레인 전극(DN)에서 소스 전극(SN)으로 전류를 흘리는 경우에는 기생하는 바디(body) 다이오드에 역방향 바이어스(bias)가 인가되어 턴오프되므로 게이트 전극(GN)에 인가되는 전압에 따라서 전류의 양을 조절할 수 있지만, 소스 전극(SN)에서 드레인 전극(DN)으로 전류를 흘리는 경우에는 기생하는 바디(body) 다이오드에 순방향 바이어스가 인가되어 턴온되므로 게이트 전극(GN)에 인가되는 전압에 따라서 전류의 양을 조절할 수 없다.
따라서 종래의 엔채널 이중 확산 모스 트랜지스터는 양방향 스위칭 소자로 이용되기에 적합하지 않다.
종래의 피채널 이중 확산 모스 트랜지스터도 소스와 드레인이 대칭적으로 형성되어 있지 않고 소스와 상기 소스가 형성되어 있는 반도체 기판이 연결되어 있으므로, 도 1b에 도시된 것처럼, 종래의 피채널 이중 확산 모스 트랜지스터는 피채널 모스 트랜지스터 및 드레인과 소스 사이에 기생하는 바디(body) 다이오드로 등가화할 수 있다.
종래의 피채널 이중 확산 모스 트랜지스터는 소스 전극(SP)에서 드레인 전극(DP)으로 전류를 흘리는 경우에는 기생하는 바디(body) 다이오드에 역방향 바이어스(bias)가 인가되어 턴오프되므로 게이트 전극(GP)에 인가되는 전압에 따라서 전류의 양을 조절할 수 있지만, 드레인 전극(DP)에서 소스 전극(SP)으로 전류를 흘리는 경우에는 기생하는 바디(body) 다이오드에 순방향 바이어스가 인가되어 턴온되므로 게이트 전극(GP)에 인가되는 전압에 따라서 전류의 양을 조절할 수 없다. 따라서 종래의 피채널 이중 확산 모스 트랜지스터도 양방향 스위칭 소자로 이용되 기에 적합하지 않다.
본 발명이 이루고자 하는 기술적 과제는 고전압에서 양방향으로 전류가 흐르며 기생하는 바디 다이오드에 의한 오동작이 발생하지 않는 양방향 고전압 스위칭 소자를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 양방향 고전압 스위칭 소자를 효과적으로 구동하여 용량성 부하 충방전시 소비되는 에너지를 감소시키는 에너지 회수 회로를 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 양방향 고전압 스위칭 소자는 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 엔채널 이중 확산 모스 트랜지스터(n channel Double Diffused MOS FET) 및 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 대칭형 엔채널 이중 확산 모스 트랜지스터와 상기 대칭형 피채널 이중 확산 모스 트랜지스터가 병렬로 연결되어 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자는 제 1s 전극, 제 1g 전극 및 제 1d 전극을 구비하며, 상기 제 1g 전극에 전압이 인가되어 상기 제 1s 전극과 상기 제 1d 전극이 도통하는 경우에 상기 제 1s 전극에 인가되는 전압과 상기 제 1d 전극에 인가되는 전압에 따라서 상기 제 1s 전극에서 상기 제 1d 전극으로 전류가 흐르거나 상기 제 1d 전극에서 상기 제 1s 전극으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터(n channel Double Diffused MOS FET) 및 제 2s 전극, 제 2g 전극 및 제 2d 전극을 구비하며, 상기 제 2g 전극에 전압이 인가되어 상기 제 2s 전극과 상기 제 2d 전극이 도통하는 경우에 상기 제 2s 전극에 인가되는 전압과 상기 제 2d 전극에 인가되는 전압에 따라서 상기 제 2s 전극에서 상기 제 2d 전극으로 전류가 흐르거나 상기 제 2d 전극에서 상기 제 2s 전극으로 전류가 흐르는 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 제 1s 전극과 상기 제 2s 전극이 연결되어 있고, 상기 제 1d 전극과 상기 제 2d 전극이 연결되어 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 에너지 회수 회로는 전원 전압단과 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 전원 전압을 전달하는 풀업 소자, 상기 출력 노드와 상기 에너지 회수 커패시터 사이에 연결되어 있으며, 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 엔채널 이중 확산 모스 트랜지스터 및 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 대칭형 엔채널 이중 확산 모스 트랜지스터와 상기 대칭형 피채널 이중 확산 모스 트랜지스터가 병렬로 연결되어 있는 양방향 고전압 스위칭 소자를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 에너지 회수 회로는 전원 전압단과 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 전원 전압을 전달하는 풀업 소자, 상기 출력 노드와 상기 에너지 회수 커패시터 사이에 연결되어 있으며, 제 1s 전극, 제 1g 전극 및 제 1d 전극을 구비하며, 상기 제 1g 전극에 전압이 인가되어 상기 제 1s 전극과 상기 제 1d 전극이 도통하는 경우에 상기 제 1s 전극에 인가되는 전압과 상기 제 1d 전극에 인가되는 전압에 따라서 상기 제 1s 전극에서 상기 제 1d 전극으로 전류가 흐르거나 상기 제 1d 전극에서 상기 제 1s 전극으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터 및 제 2s 전극, 제 2g 전극 및 제 2d 전극을 구비하며, 상기 제 2g 전극에 전압이 인가되어 상기 제 2s 전극과 상기 제 2d 전극이 도통하는 경우에 상기 제 2s 전극에 인가되는 전압과 상기 제 2d 전극에 인가되는 전압에 따라서 상기 제 2s 전극에서 상기 제 2d 전극으로 전류가 흐르거나 상기 제 2d 전극에서 상기 제 2s 전극으로 전류가 흐르는 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 제 1s 전극과 상기 제 2s 전극이 연결되어 있고, 상기 제 1d 전극과 상기 제 2d 전극이 연결되어 있는 양방향 고전압 스위칭 소자를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명에 따른 양방향 고전압 스위칭 소자는 드레인과 소스 사이에 양방향으로 전류를 흘릴 수 있는 대칭형 엔채널 이중 확산 모스 트랜지스터와 드레인과 소스 사이에 양방향으로 전류를 흘릴 수 있는 대칭형 피채널 이중 확산 모스 트랜지스터를 병렬로 연결하여 구성한다. 그럼으로써 고전압에서 드레인과 소스 사이에 양방향으로 전류를 흘릴 수 있고, 또한 드레인과 소스 사이에 양방향의 전류 구동 능력을 향상시킬 수 있다.
그리고 본 발명에 따른 에너지 회수 회로는 본 발명에 따른 양방향 고전압 스위칭 소자를 필요한 경우에만 최소한으로 활성화시킴으로써 소비되는 에너지를 감소시킬 수 있다.
도 2와 도 3을 참조하여 본 발명의 일실시예에 따른 에너지 회수 회로를 구성하는 부하 커패시터 충방전 회로의 동작을 설명한다. 도 2는 본 발명의 일실시예에 따른 에너지 회수 회로를 구성하는 부하 커패시터 충방전 회로의 등가 회로도이고, 도 3은 도 2 회로의 충전 및 방전의 전압 파형이다.
모드1에서 A 스위칭 소자(SA)와 B 스위칭 소자(SB)는 턴오프되고, C 스위칭 소자(SC)는 턴온되며, 에너지 회수 커패시터(CERC)는 전원 전압(VPP)의 1/2 전압으로 충전되어 있다. 그리하여 부하 커패시터(Cload)와 에너지 회수 커패시터(CERC)가 도통하게 되므로 에너지 회수 커패시터(CERC)에 충전된 전압이 C 스위칭 소자(SC)를 통해서 부하 커패시터(Cload)로 전달되고, 부하 커패시터(Cload)에 충전되는 전압이 전원 전압(VPP)의 1/2 전압이 될 때까지 C 스위칭 소자(SC)를 턴온시켜 부하 커패시터(Cload)를 충전시킨다.
모드2에서는 B 스위칭 소자(SB)와 C 스위칭 소자(SC)는 턴오프되고, A 스위칭 소자(SA)는 턴온된다. 그리하여 부하 커패시터(Cload)와 전원 전압단이 도통하게 되므로 A 스위칭 소자(SA)를 통해서 전원 전압(VPP)이 부하 커패시터(Cload)로 전달되고, 부하 커패시터(Cload)에 충전되는 전압이 전원 전압(VPP)이 될 때까지 A 스위칭 소자(SA)를 턴온시켜 부하 커패시터(Cload)를 충전시킨다.
모드3에서는 A 스위칭 소자(SA)와 B 스위칭 소자(SB)는 턴오프되고, C 스위칭 소자(SC)는 턴온된다. 그리하여 부하 커패시터(Cload)와 에너지 회수 커패시터(CERC)이 도통하게 되므로 부하 커패시터(Cload)에 충전된 전원 전압(VPP)이 C 스위칭 소자(SC)를 통해서 에너지 회수 커패시터(CERC)로 전달되고, 부하 커패시터(Cload)에 충전되는 전압이 전원 전압(VPP)의 1/2 전압이 될 때까지 C 스위칭 소자(SC)를 턴온시켜 부하 커패시터(Cload)를 방전시킨다.
모드4에서는 A 스위칭 소자(SA)와 C 스위칭 소자(SC)는 턴오프되고, B 스위칭 소자(SB)는 턴온된다. 그리하여 부하 커패시터(Cload)와 접지 전압단이 도통하게 되므로 B 스위칭 소자(SB)를 통해서 전원 전압(VPP)이 부하 커패시터(Cload)에 충전된 전압이 접지 전압단으로 전달되고, 부하 커패시터(Cload)에 충전된 전압이 접지 전압(GND)이 될 때까지 B 스위칭 소자(SB)를 턴온시켜 부하 커패시터(Cload)를 방전시킨다.
A 스위칭 소자(SA)는 전원 전압(VPP)단에서 부하 커패시터(Cload)로만 전압을 전달하면 되므로 한방향으로만 전류를 흘려도 되고, B 스위칭 소자(SB)도 부하 커패시터(Cload)에서 접지 전압단으로만 전압을 전달하면 되므로 한방향으로만 전 류를 흘려도 무방하다. 그러나 C 스위칭 소자(SC)는 에너지 회수 커패시터(CERC)에서 부하 커패시터(Cload)로도 전압을 전달하고 부하 커패시터(Cload)에서 에너지 회수 커패시터(CERC)로도 전압을 전달하므로 양방향으로 전류를 흘릴 수 있어야만 한다.
이와 같은 양방향 스위칭 소자(SC)는 도 4a 내지 도 6b에 도시되어 있는 대칭형 이중 확산 모스 트랜지스터로 구성될 수 있다. 도 4a 및 도 4b는 대칭형 이중 확산 모스 트랜지스터의 횡단면도이고, 도 5a 및 도 5b는 도 4a 및 도 4b의 대칭형 이중 확산 모스 트랜지스터의 등가 회로도이며, 도 6a 및 도 6b는 대칭형 이중 확산 모스 트랜지스터의 충전과 방전 시의 전류 경로를 표시하는 회로도이다.
엔채널 이중 확산 모스 트랜지스터는 대칭적으로 형성되어 있고, 피채널 이중 확산 모스 트랜지스터는 대칭적으로 형성되어 있다. 상기 내용은 본 출원의 양수인에게 공동 양도된 대한민국 특허 출원 번호 제 2003-0040182호에 충분히 개시되어 있으며, 상기 특허 출원의 내용은 본 명세서에 충분히 개시된 것처럼 원용되어 통합된다.
도 4a에 도시된 대칭형 엔채널 이중 확산 모스 트랜지스터의 반도체 기판에 접지 전압을 인가하도록 구성하면 도 5a에 도시된 것처럼, 엔채널 모스 트랜지스터와 2 개의 기생하는 바디(body) 다이오드로 등가화된다. 따라서 드레인 전극(1D)에서 소스 전극(1S)으로 전류를 흘리는 경우나 소스 전극(1S)에서 드레인 전극(1D)으로 전류를 흘리는 경우에 2 개의 기생하는 바디(body) 다이오드가 턴온되지 않으므로 소스 전극(1S)과 드레인 전극(1D) 양방향으로 전류를 흘리는 것이 가능하다.
도 4b에 도시된 대칭형 피채널 이중 확산 모스 트랜지스터의 반도체 기판에 전원 전압을 인가하도록 구성하면 도 5b에 도시된 것처럼, 피채널 모스 트랜지스터와 2 개의 기생하는 바디(body) 다이오드로 등가화된다. 따라서 드레인 전극(2D)에서 소스 전극(2S)으로 전류를 흘리는 경우나 소스 전극(2S)에서 드레인 전극(2D)으로 전류를 흘리는 경우에 2 개의 기생하는 바디(body) 다이오드가 턴온되지 않으므로 소스 전극(2S)과 드레인 전극(2D) 양방향으로 전류를 흘리는 것이 가능하다.
그런데, 스위칭 소자를 대칭형 엔채널 또는 피채널 이중 확산 모스 트랜지스터로만 구성하는 경우에는 전류 구동 능력이 저하되므로 트랜지스터의 크기를 증가시켜야만 한다. 이를 도 6a 및 도 6b를 참조하여 설명한다. 도 6a 및 도 6b에서 에너지 회수 커패시터(CERC)는 전원 전압(VPP)의 1/2 전압의 독립 전압원으로 등가화되어 도시되어 있다. 도 6a에 도시되어 있는 바와 같이, 게이트 전극(1G)에 전원 전압(VPP)이 인가되고 반도체 기판에 접지 전압(GND)이 인가되어 대칭형 엔채널 이중 확산 모스 트랜지스터가 턴온 상태에서 에너지 회수 커패시터(CERC)에서 부하 커패시터(Cload)로 전압을 전달하는 경우(충전)에는 소스 전극(1S) 전압과 반도체 기판과의 전압 차이가 충전 초기에는 발생되지 않고 충전이 완료된 경우에는 전원 전압(VPP)의 1/2 전압만큼 발생된다. 그러나 상기 대칭형 엔채널 이중 확산 모스 트랜지스터가 턴온 상태에서 부하 커패시터(Cload)에서 에너지 회수 커패시터(CERC)로 전압을 전달하는 경우(방전)에는 드레인 전극(1D) 전압과 반도체 기판과의 전압 차이가 전원 전압(VPP)의 1/2 전압을 계속 유지하게 된다. 따라서 바디 이펙트(body effect)로 인하여 충전시보다 방전시에 문턱 전압(Threshold Voltage)이 높아지게 됨으로써 방전시의 대칭형 엔채널 이중 확산 모스 트랜지스터의 전류 구동 능력이 저하된다. 이러한 전류 구동 능력이 저하되는 것을 방지하기 위해서는 대칭형 엔채널 이중 확산 모스 트랜지스터의 크기를 증가시켜야 한다.
마찬가지로 도 6b에 도시되어 있는 바와 같이, 게이트 전극(2G)에 접지 전압(GND)이 인가되고 반도체 기판에 전원 전압(VPP)이 인가되어 대칭형 피채널 이중 확산 모스 트랜지스터가 턴온 상태에서 에너지 회수 커패시터(CERC)에서 부하 커패시터(Cload)로 전압을 전달하는 경우(충전)에는 드레인 전극(2D) 전압과 반도체 기판과의 전압 차이가 전원 전압(VPP)의 1/2 전압을 계속 유지하게 된다. 그러나 상기 대칭형 피채널 이중 확산 모스 트랜지스터가 턴온 상태에서 부하 커패시터(Cload)에서 에너지 회수 커패시터(CERC)로 전압을 전달하는 경우(방전)에는 소스 전극(2S) 전압과 반도체 기판과의 전압 차이가 방전 초기에는 발생되지 않고 방전이 완료된 경우에는 전원 전압(VPP)의 1/2 전압만큼 발생된다. 따라서 바디 이펙드(body effect)로 인하여 방전시보다 충전시에 문턱 전압(Threshold Voltage)이 높아지게 됨으로써 충전시의 대칭형 피채널 이중 확산 모스 트랜지스터의 전류 구동 능력이 저하된다. 이러한 전류 구동 능력이 저하되는 것을 방지하기 위해서는 대칭형 피채널 이중 확산 모스 트랜지스터의 크기를 증가시켜야 한다.
따라서, 본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자는 충전시에는 엔채널 이중 확산 모스 트랜지스터를 사용하고 방전시에는 피채널 이중 확산 모스 트랜지스터를 사용할 수 있도록 구성된다.
본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자는 도 7a 및 도 7b를 참조하여 설명한다. 도 7a는 본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자의 충전 시의 전류 경로를 표시하는 회로도이고, 도 7b는 본 발명의 일실시예에 따른 양방향 고전압 스위칭 소자의 방전 시의 전류 경로를 표시하는 회로도이다.
본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)는 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)와 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)를 포함한다. 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)는 제 1s 전극(1S), 제 1g 전극(1G) 및 제 1d 전극(1D)을 구비하며, 상술한 것처럼 기생하는 2 개의 다이오드가 동시에 턴온되지 않으므로, 제 1g 전극(1G)에 전압이 인가되어 제 1s 전극(1S)과 제 1d 전극(1D)이 도통하는 경우에 제 1s 전극(1S)에 인가되는 전압과 제 1d 전극(1D)에 인가되는 전압에 따라서 제 1s 전극(1S)에서 제 1d 전극(1D)으로 전류를 흘리거나 제 1d 전극(1D)에서 제 1s 전극(1S)으로 전류를 흘릴 수 있다.
대칭형 피채널 이중 확산 모스 트랜지스터(DMP)는 제 2s 전극(2S), 제 2g 전극(2G) 및 제 2d 전극(2D)을 구비하며, 상술한 것처럼 기생하는 2 개의 다이오드가 동시에 턴온되지 않으므로, 제 2g 전극(2G)에 전압이 인가되어 제 2s 전극(2S)과 제 2d 전극(2D)이 도통하는 경우에 제 2s 전극(2S)에 인가되는 전압과 제 2d 전극(2D)에 인가되는 전압에 따라서 제 2s 전극(2S)에서 제 2d 전극(2D)으로 전류를 흘리거나 제 2d 전극(2D)에서 제 2s 전극(2S)으로 전류를 흘릴 수 있다.
대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)와 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)는 병렬로 연결되어 있다. 즉 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)의 제 1s 전극(1S)과 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)의 제 2s 전극(2S)이 연결되어 있고, 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)의 제 1d 전극(1D)과 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)의 제 2d 전극(2D)이 연결되어 있다.
도 7a를 참조하여 본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)를 통하여 부하 커패시터(Cload)를 충전시키는 경우를 설명한다. 도 7a에는 에너지 회수 커패시터(CERC)가 전원 전압(VPP)의 1/2 전압의 독립 전압원으로 등가화되어 도시되어 있다. 제 1g 전극(1G)에 전원 전압(VPP)이 인가되고 반도체 기판에 접지 전압(GND)이 인가되어 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)가 턴온 상태에서 에너지 회수 커패시터(CERC)에서 부하 커패시터(Cload)로 전압을 전달(충전)하면 제 1s 전극(1S)의 전압과 반도체 기판과의 전압 차이가 충전 초기에는 발생되지 않고 충전이 완료된 경우에는 전원 전압(VPP)의 1/2 전압만큼 발생된다. 따라서 본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)는 부하 커패시터(Cload)를 충전시키는 경우에는 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)를 이용하므로 상술한 방전시의 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)의 전류 구동 능력이 저하되는 문제점은 발생되지 않는다.
도 7b를 참조하여 본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)를 통하여 부하 커패시터(Cload)를 방전시키는 경우를 설명한다. 도 7b에는 에너지 회수 커패시터(CERC)가 전원 전압(VPP)의 1/2 전압의 독립 전압원으로 등가화되어 도시되어 있다. 제 2g 전극(2G)에 접지 전압(GND)이 인가되고 반도체 기판에 전원 전압(VPP)이 인가되어 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)가 턴온 상태에 서 부하 커패시터(Cload)에서 에너지 회수 커패시터(CERC)로 전압을 전달(방전)하면 제 2s 전극(2S)의 전압과 반도체 기판과의 전압 차이가 방전 초기에는 발생되지 않고 방전이 완료된 경우에는 전원 전압(VPP)의 1/2 전압만큼 발생된다. 따라서 본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)는 부하 커패시터(Cload)를 방전시키는 경우에는 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)를 이용하므로 상술한 충전시의 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)의 전류 구동 능력이 저하되는 문제점은 발생되지 않는다.
즉, 본 발명에 따른 양방향 고전압 스위칭 소자(Bi_High_S)는 부하 커패시터(Cload)를 충전시키는 경우에는 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)를 이용하고, 부하 커패시터(Cload)를 방전시키는 경우에는 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)를 이용함으로써 상술한 전류 구동 능력이 저하되는 것을 방지할 수 있다. 따라서 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)와 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)의 크기를 증가시키지 않고도 방전시와 충전시 모두 전류 구동 능력이 저하되는 것을 최소화할 수 있다.
대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)의 제 1g 전극(1G)에 인가되는 전압과 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)의 제 2g 전극(2G)에 인가되는 전압은 상보적인 것이 바람직하다. 도 7a 및 도 7b에 도시된 것처럼, 제 1g 전극(1G)과 제 2g 전극(2G) 사이에 인버터(INV1)를 연결하는 경우에는 용이하게 제 1g 전극(1G)과 제 2g 전극(2G)에 서로 상보적인 전압을 인가할 수 있다. 제 1g 전 극(1G)과 제 2g 전극(2G)에 서로 상보적인 전압을 인가하게 되면 부하 커패시터(Cload)를 충전하는 경우나 부하 커패시터(Cload)를 방전하는 경우를 구별하지 않고 하나의 제어 신호로 대칭형 엔채널 이중 확산 모스 트랜지스터(DMN)와 대칭형 피채널 이중 확산 모스 트랜지스터(DMP)를 활성화시킬 수 있다.
도 7a 및 도 7b에 도시되어 있는 양방향 고전압 스위칭 소자는 플라즈마 디스플레이 장치의 드라이버 집적 회로와 같이 고전압 동작을 요하는 집적 회로의 에너지 회수 회로에 효과적으로 적용될 수 있다.
도 8 및 도 9를 참조하여 본 발명의 일실시예에 따른 에너지 회수 회로의 동작을 설명한다. 도 8은 본 발명의 일실시예에 따른 에너지 회수 회로의 회로도이고, 도 9는 본 발명의 일실시예에 따른 에너지 회수 회로의 타이밍 구성도이다. 본 발명에 따른 에너지 회수 회로는 풀업 소자(UP), 풀다운 소자(DOWN), 에너지 회수 커패시터(CERC) 및 양방향 고전압 스위칭 소자(Bi_High_S)를 포함한다.
풀업 소자(UP)는 전원 전압단과 출력 노드(OUT_N) 사이에 연결되어 있으며, 출력 노드(OUT_N)에 전원 전압(VPP)을 전달하고, 풀다운 소자(DOWN)는 접지 전압단과 출력 노드(OUT_N) 사이에 연결되어 있으며, 출력 노드(OUT_N)에 접지 전압(GND)을 전달한다. 에너지 회수 커패시터(CERC)는 출력 노드(OUT_N)와 접지 전압단 사이에 연결되어 있고, 양방향 고전압 스위칭 소자(Bi_High_S)는 출력 노드(OUT_N)와 에너지 회수 커패시터(CERC) 사이에 연결되어 있으며, 에너지 회수 커패시터(CERC)에 충전된 전압을 출력 노드(OUT_N)로 전달하거나, 출력 노드(OUT_N)에 충전된 전압을 에너지 회수 커패시터(CERC)에 전달한다.
양방향 고전압 스위칭 소자(Bi_High_S)는 출력 노드(OUT_N)의 전압이 접지 전압(GND)에서 전원 전압(VPP)으로 변동되거나 전원 전압(VPP)에서 접지 전압(GND)으로 변동되는 경우에만 활성화되는 것이 바람직하다. 출력 노드(OUT_N)의 전압이 변동되지 않는 경우에는 양방향 고전압 스위칭 소자(Bi_High_S)를 통해서 에너지 회수 커패시터(CERC)에 충전된 전압을 출력 노드(OUT_N)로 전달하거나 출력 노드(OUT_N)에 충전된 전압을 에너지 회수 커패시터(CERC)에 전달할 필요가 없기 때문이다. 그럼으로써 필요한 경우에만 양방향 고전압 스위칭 소자(Bi_High_S)를 활성화시켜 소비되는 에너지를 감소시킬 수 있다.
그리고 양방향 고전압 스위칭 소자(Bi_High_S)는 스트로브 신호(Strobe)의 하이 상태의 시간 또는 로우 상태의 시간에 의해서 활성화되는 시간이 조절되도록 구성한다. 스트로브 신호(Strobe)는 D 플립플랍들(OBR, POSR)을 동기시키는 제어 신호로서 스트로브 신호(Strobe)의 하이 상태의 시간 또는 로우 상태의 시간을 조정하여 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 시간을 조절함으로써 용이하게 출력 노드(OUT_N)와 에너지 회수 커패시터(CERC)가 도통하는 시간을 제어할 수 있다.
본 발명의 일실시예에 따른 에너지 회수 회로는 스트로브 신호(Strobe)의 반전 신호에 의해서 활성화되고 데이터 신호(Data)를 입력받아 제공되는 제 1 D 플립플랍 신호(A)와 스트로브 신호(Strobe)에 의해서 활성화되고 제 1 D 플립플랍 신호(A)를 입력받아 제공되는 제 2 D 플립플랍 신호(B)의 배타적 논리합(exclusive or) 연산 신호(XOR)를 레벨 시프터(level shifter; 도시하지 않음) 혹은 트랜스미 션 게이트(TRANS) 등의 반도체 회로를 통해서 양방향 고전압 스위칭 소자(Bi_High_S)에 인가하거나 직접 양방향 고전압 스위칭 소자(Bi_High_S)에 인가함으로써 출력 노드(OUT_N)의 전압이 접지 전압(GND)에서 전원 전압(VPP)으로 변동되거나 전원 전압(VPP)에서 접지 전압(GND)으로 변동되는 경우에만 활성화될 수 있도록 구성된다. 또한 스트로브 신호(Strobe)가 로우 상태인 경우에만 양방향 고전압 스위칭 소자(Bi_High_S)가 활성화된다.
양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)가 양방향 고전압 스위칭 소자(Bi_High_S)에 인가되면 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)가 로우 상태인 경우에는 양방향 고전압 스위칭 소자(Bi_High_S)는 비활성화되고 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)가 하이 상태인 경우에는 양방향 고전압 스위칭 소자(Bi_High_S)는 활성화된다.
제 1 D 플립플랍 신호(A)는 D 플립플랍(OBR)에 활성화 신호로서 스트로브 신호(Strobe)의 반전 신호를 인가하고 입력 신호로서 데이터 신호(Data)를 인가하여 D 플립플랍(OBR)으로부터 출력된 신호를 이용한다. 결국 제 1 D 플립플랍 신호(A)는 데이터 신호(Data)의 현재 상태를 나타내는 신호이다.
제 2 D 플립플랍 신호(B)는 D 플립플랍(POSR)에 활성화 신호로서 스트로브 신호(Strobe)를 인가하고 입력 신호로서 제 1D 플립플랍 신호(A)를 인가하여 D 플립플랍(POSR)으로부터 출력된 신호를 이용한다. 결국 제 2 D 플립플랍 신호(B)는 데이터 신호(Data)의 이전 상태를 나타내는 신호이다.
양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)로 제 1 D 플립플랍 신호(A)와 제 2 D 플립플랍 신호(B)의 배타적 논리합 연산 신호(XOR)를 이용하면 도 9에 도시된 것처럼, 스트로브 신호(Strobe)의 로우 상태(A’, B’, C’, D’)의 시간을 조정함으로써 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)의 하이 상태의 시간을 조절할 수 있다. 결국 스트로브 신호(Strobe)의 로우 상태(A’, B’, C’, D’)의 시간을 조정함으로써 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 시간을 조절한다.
그리고 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)로 제 1 D 플립플랍 신호(A)와 제 2 D 플립플랍 신호(B)의 배타적 논리합 연산 신호(XOR)를 이용함으로써 현재의 데이터 신호(Data)와 이전의 데이터 신호(Data)가 변경되는 경우에만 양방향 고전압 스위칭 소자(Bi_High_S)가 활성화되어, 불필요한 경우에는 양방향 고전압 스위칭 소자(Bi_High_S)가 활성화되지 않으므로 소비되는 에너지를 감소시킬 수 있다.
풀업 소자(UP)는 피모스 트랜지스터인(MP1) 것이 바람직하다. 그럼으로써 풀업 소자(UP)는 출력 노드(OUT_N)에 전원 전압(VPP)을 효과적으로 전달할 수 있다.
풀업 소자(UP)는 제 1 D 플립플랍 신호(A)와 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호(ERC_OUT)의 반전 신호의 낸드 연산 신호(NAND)에 의해서 활성화된다. 그래서 풀업 소자(UP)의 활성화 신호(P_Out)가 로우 상태인 경우에는 풀업 소자(UP)는 활성화되고 풀업 소자(UP)의 활성화 신호(P_Out)가 하이 상태인 경우에는 풀업 소자(UP)는 비활성화된다.
풀다운 소자(DOWN)는 엔모스 트랜지스터(MN1)인 것이 바람직하다. 그럼으로써 풀다운 소자(DOWN)는 출력 노드(OUT_N)에 접지 전압(GND)을 효과적으로 전달할 수 있다. 풀다운 소자(DOWN)는 제 1 D 플립플랍 신호(A)와 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호의 노아 연산 신호(NOR)에 의해서 활성화된다. 그래서 풀다운 소자(DOWN)의 활성화 신호(N_Out)가 하이 상태인 경우에는 풀다운 소자(DOWN)는 활성화되고 풀다운 소자(DOWN)의 활성화 신호(N_Out)가 로우 상태인 경우에는 풀다운 소자(DOWN)는 비활성화된다.
풀업 소자(UP)의 활성화 신호(P_Out)의 상태가 전이하는 직후에서 풀다운 소자(DOWN)의 활성화 신호(N_Out)의 상태가 전이하는 직전 구간(B)과 풀다운 소자(DOWN)의 활성화 신호(N_Out)의 상태가 전이하는 직후에서 풀업 소자(UP)의 활성화 신호(P_Out)의 상태가 전이하는 직전 구간(C)에서 양방향 고전압 스위칭 소자(Bi_High_S)의 활성화 신호가 활성화되는 것이 바람직하다. 그럼으로써 풀업 소자(UP)와 에너지 회수 커패시터(CERC)가 도통되는 것을 방지하고, 풀다운 소자(DOWN)와 에너지 회수 커패시터(CERC)가 도통되는 것을 방지하여 불필요한 에너지 소비를 억제할 수 있다.
본 발명에 따른 에너지 회수 회로는 양방향 고전압 스위칭 소자(Bi_High_S)를 현재의 데이터 신호(Data)와 이전의 데이터 신호(Data)가 변경되는 경우에만 활성화시켜, 불필요한 경우에는 양방향 고전압 스위칭 소자(Bi_High_S)를 활성화시키지 않으므로 소비되는 에너지를 감소시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명에 따르면, 고전압에서 양방향으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터와 피채널 이중 확산 모스 트랜지스터를 구비하는 양방향 고전압 스위칭 소자 및 이를 효과적으로 구동하여 용량성 부하 충방전시 소비되는 에너지를 감소시키는 에너지 회수 회로를 제공할 수 있다.

Claims (14)

  1. 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 엔채널 이중 확산 모스 트랜지스터(n channel Double Diffused MOS FET); 및
    드레인과 소스가 대칭적으로 형성되어 있는 대칭형 피채널 이중 확산 모스 트랜지스터를 포함하며,
    상기 대칭형 엔채널 이중 확산 모스 트랜지스터와 상기 대칭형 피채널 이중 확산 모스 트랜지스터가 병렬로 연결되어 있는 것을 특징으로 하는 양방향 고전압 스위칭 소자.
  2. 제 1s 전극, 제 1g 전극 및 제 1d 전극을 구비하며, 상기 제 1g 전극에 전압이 인가되어 상기 제 1s 전극과 상기 제 1d 전극이 도통하는 경우에 상기 제 1s 전극에 인가되는 전압과 상기 제 1d 전극에 인가되는 전압에 따라서 상기 제 1s 전극에서 상기 제 1d 전극으로 전류가 흐르거나 상기 제 1d 전극에서 상기 제 1s 전극으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터(n channel Double Diffused MOS FET); 및
    제 2s 전극, 제 2g 전극 및 제 2d 전극을 구비하며, 상기 제 2g 전극에 전압이 인가되어 상기 제 2s 전극과 상기 제 2d 전극이 도통하는 경우에 상기 제 2s 전극에 인가되는 전압과 상기 제 2d 전극에 인가되는 전압에 따라서 상기 제 2s 전극에서 상기 제 2d 전극으로 전류가 흐르거나 상기 제 2d 전극에서 상기 제 2s 전극으로 전류가 흐르는 피채널 이중 확산 모스 트랜지스터를 포함하며,
    상기 제 1s 전극과 상기 제 2s 전극이 연결되어 있고, 상기 제 1d 전극과 상기 제 2d 전극이 연결되어 있는 것을 특징으로 하는 양방향 고전압 스위칭 소자.
  3. 제2항에 있어서,
    상기 제 1g 전극에 인가되는 전압과 상기 제 2g 전극에 인가되는 전압은 상보적인 것을 특징으로 하는 양방향 고전압 스위칭 소자.
  4. 전원 전압단과 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 전원 전압을 전달하는 풀업 소자;
    접지 전압단과 상기 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 접지 전압을 전달하는 풀다운 소자;
    상기 출력 노드와 상기 접지 전압단 사이에 연결되어 있는 에너지 회수 커패시터; 및
    상기 출력 노드와 상기 에너지 회수 커패시터 사이에 연결되어 있으며, 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 엔채널 이중 확산 모스 트랜지스터 및 드레인과 소스가 대칭적으로 형성되어 있는 대칭형 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 대칭형 엔채널 이중 확산 모스 트랜지스터와 상기 대칭형 피채널 이중 확산 모스 트랜지스터가 병렬로 연결되어 있는 양방향 고전압 스위칭 소자를 포함하는 것을 특징으로 하는 에너지 회수 회로.
  5. 제4항에 있어서,
    상기 양방향 고전압 스위칭 소자는 스트로브 신호의 하이 상태의 시간 또는 상기 스트로브 신호의 로우 상태의 시간에 의해서 활성화되는 시간이 조절되는 것을 특징으로 하는 에너지 회수 회로.
  6. 전원 전압단과 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 전원 전압을 전달하는 풀업 소자;
    접지 전압단과 상기 출력 노드 사이에 연결되어 있으며, 상기 출력 노드에 접지 전압을 전달하는 풀다운 소자;
    상기 출력 노드와 상기 접지 전압단 사이에 연결되어 있는 에너지 회수 커패시터; 및
    상기 출력 노드와 상기 에너지 회수 커패시터 사이에 연결되어 있으며, 제 1s 전극, 제 1g 전극 및 제 1d 전극을 구비하며, 상기 제 1g 전극에 전압이 인가되어 상기 제 1s 전극과 상기 제 1d 전극이 도통하는 경우에 상기 제 1s 전극에 인가되는 전압과 상기 제 1d 전극에 인가되는 전압에 따라서 상기 제 1s 전극에서 상기 제 1d 전극으로 전류가 흐르거나 상기 제 1d 전극에서 상기 제 1s 전극으로 전류가 흐르는 엔채널 이중 확산 모스 트랜지스터 및 제 2s 전극, 제 2g 전극 및 제 2d 전극을 구비하며, 상기 제 2g 전극에 전압이 인가되어 상기 제 2s 전극과 상기 제 2d 전극이 도통하는 경우에 상기 제 2s 전극에 인가되는 전압과 상기 제 2d 전극에 인가되는 전압에 따라서 상기 제 2s 전극에서 상기 제 2d 전극으로 전류가 흐르거나 상기 제 2d 전극에서 상기 제 2s 전극으로 전류가 흐르는 피채널 이중 확산 모스 트랜지스터를 포함하며, 상기 제 1s 전극과 상기 제 2s 전극이 연결되어 있고, 상기 제 1d 전극과 상기 제 2d 전극이 연결되어 있는 양방향 고전압 스위칭 소자를 포함하는 것을 특징으로 하는 에너지 회수 회로.
  7. 제4항 또는 제6항에 있어서,
    상기 양방향 고전압 스위칭 소자는 상기 출력 노드의 전압이 상기 접지 전압에서 상기 전원 전압으로 변동되거나 상기 전원 전압에서 상기 접지 전압으로 변동되는 경우에 활성화되는 것을 특징으로 하는 에너지 회수 회로.
  8. 제7항에 있어서,
    상기 양방향 고전압 스위칭 소자는 스트로브 신호의 하이 상태의 시간 또는 상기 스트로브 신호의 로우 상태의 시간에 의해서 활성화되는 시간이 조절되는 것을 특징으로 하는 에너지 회수 회로.
  9. 제8항에 있어서,
    상기 양방향 고전압 스위칭 소자는 상기 스트로브 신호의 반전 신호에 의해서 활성화되고 데이터 신호를 입력받아 제공되는 제 1 D 플립플랍 신호와 상기 스트로브 신호에 의해서 활성화되고 상기 제 1 D 플립플랍을 입력받아 제공되는 제 2 D 플립플랍 신호의 배타적 논리합(exclusive or) 연산 신호에 의해서 활성화되는 것을 특징으로 하는 에너지 회수 회로.
  10. 제9항에 있어서,
    상기 풀업 소자는 피채널 모스 트랜지스터인 것을 특징으로 하는 에너지 회수 회로.
  11. 제10항에 있어서,
    상기 풀업 소자는 상기 제 1 D 플립플랍 신호와 상기 배타적 논리합 연산 신호의 반전 신호의 낸드(nand) 연산 신호에 의해서 활성화되는 것을 특징으로 하는 에너지 회수 회로.
  12. 제9항에 있어서,
    상기 풀다운 소자는 엔채널 모스 트랜지스터인 것을 특징으로 하는 에너지 회수 회로.
  13. 제12항에 있어서,
    상기 풀다운 소자는 상기 제 1 D 플립플랍 신호와 상기 배타적 논리합 연산 신호의 노아(nor) 연산 신호에 의해서 제어되는 것을 특징으로 하는 에너지 회수 회로.
  14. 제6항에 있어서,
    상기 제 1g 전극에 인가되는 전압과 상기 제 2g 전극에 인가되는 전압은 상보적인 것을 특징으로 하는 에너지 회수 회로.
KR1020040004703A 2004-01-26 2004-01-26 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로 KR100568255B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040004703A KR100568255B1 (ko) 2004-01-26 2004-01-26 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로
US11/018,967 US7319347B2 (en) 2004-01-26 2004-12-21 Bidirectional high voltage switching device and energy recovery circuit having the same
JP2005010476A JP2005210119A (ja) 2004-01-26 2005-01-18 両方向高電圧スイッチング素子及びこれを含むエネルギー回収回路
TW094101776A TWI260781B (en) 2004-01-26 2005-01-21 Bidirectional high voltage switching device and energy recovery circuit having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040004703A KR100568255B1 (ko) 2004-01-26 2004-01-26 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로

Publications (2)

Publication Number Publication Date
KR20050077095A KR20050077095A (ko) 2005-08-01
KR100568255B1 true KR100568255B1 (ko) 2006-04-07

Family

ID=34793313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040004703A KR100568255B1 (ko) 2004-01-26 2004-01-26 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로

Country Status (4)

Country Link
US (1) US7319347B2 (ko)
JP (1) JP2005210119A (ko)
KR (1) KR100568255B1 (ko)
TW (1) TWI260781B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839397B2 (en) * 2007-02-08 2010-11-23 Panasonic Corporation Display driver and display panel module
JP2009122285A (ja) 2007-11-13 2009-06-04 Panasonic Corp 表示駆動装置
JP4583465B2 (ja) * 2008-03-25 2010-11-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2010164877A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 表示パネルドライバ、表示装置、及び表示パネルドライバの動作方法
US20110273430A1 (en) * 2010-05-05 2011-11-10 Intersil Americas Inc. Voltage level shifting with reduced power consumption
JP5706648B2 (ja) * 2010-09-08 2015-04-22 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP5706649B2 (ja) * 2010-09-08 2015-04-22 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP2012060762A (ja) * 2010-09-08 2012-03-22 Seiko Instruments Inc 充放電制御回路及びバッテリ装置
US11101695B2 (en) * 2017-04-28 2021-08-24 Samsung Electronics Co., Ltd. Electronic device for wirelessly receiving power and method for operating the same
KR20180121312A (ko) * 2017-04-28 2018-11-07 삼성전자주식회사 무선으로 전력을 수신하는 전자 장치 및 그 동작 방법
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
CN109687862A (zh) * 2019-02-14 2019-04-26 上海艾为电子技术股份有限公司 一种双向电平转换电路和双向电平转换芯片
US11271599B2 (en) 2019-12-19 2022-03-08 Qualcomm Incorporated Envelope tracking system having fast transition time for a radio frequency (RF) amplifier
US12074588B2 (en) 2022-07-13 2024-08-27 Infineon Technologies Austria Ag Cascode device with one or more normally-on gates
US12057828B2 (en) 2022-10-06 2024-08-06 Infineon Technologies Austria Ag Bidirectional power switch

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079369A (en) * 1973-12-19 1978-03-14 Japan Suncrux Co., Ltd. Liquid crystal display device
US4499387A (en) * 1981-12-15 1985-02-12 Tokyo Shibaura Denki Kabushiki Kaisha Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit
JPH04132309A (ja) * 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
US5536977A (en) 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
US5563526A (en) * 1994-01-03 1996-10-08 Texas Instruments Incorporated Programmable mixed-mode integrated circuit architecture
US5574633A (en) * 1994-02-23 1996-11-12 At&T Global Information Solubions Company Multi-phase charge sharing method and apparatus
KR19980023076A (ko) 1996-09-25 1998-07-06 배순훈 피디피(pdp)의 전력회수장치
JP3425344B2 (ja) * 1997-12-05 2003-07-14 株式会社東芝 Ｄ／ａ変換器
JP4686829B2 (ja) * 1999-09-17 2011-05-25 ソニー株式会社 半導体装置および半導体装置の製造方法
CA2312516C (en) * 2000-06-27 2004-03-02 Ibm Canada Limited-Ibm Canada Limitee Infrared transceiver with isolated analog output
JP4612947B2 (ja) 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
EP1342227A4 (en) 2000-11-09 2008-04-23 Lg Electronics Inc ENERGY RECOVERY CIRCUIT WITH VOLTAGE AMPLIFICATION AND ENERGY SAVING METHOD USING THE CIRCUIT
KR100373533B1 (ko) 2001-01-06 2003-02-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수회로 제어장치 및방법
US6777745B2 (en) * 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same

Also Published As

Publication number Publication date
TWI260781B (en) 2006-08-21
US20050161733A1 (en) 2005-07-28
US7319347B2 (en) 2008-01-15
TW200541073A (en) 2005-12-16
KR20050077095A (ko) 2005-08-01
JP2005210119A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100568255B1 (ko) 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로
US6353345B1 (en) Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US7501876B2 (en) Level shifter circuit
US9118322B2 (en) Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches
US7388410B2 (en) Input circuits configured to operate using a range of supply voltages
US7649384B2 (en) High-voltage tolerant output driver
US7893732B2 (en) Driver circuit
US8115533B2 (en) Voltage level shifter and semiconductor device having the same therein
US7224186B2 (en) Semiconductor circuit device
US7952415B2 (en) Level shift circuit and display device having the same
US6043681A (en) CMOS I/O circuit with high-voltage input tolerance
JP3832575B2 (ja) 負電圧出力チャージポンプ回路
CN1855724B (zh) 缓冲电路
CN110071715B (zh) 使用低压器件的高量程正电压电平移位器
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US6064223A (en) Low leakage circuit configuration for MOSFET circuits
US8593204B2 (en) Amplitude conversion circuit
KR100308208B1 (ko) 반도체집적회로장치의입력회로
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
US6366141B1 (en) Semiconductor driver circuit utilizing substrate voltage control
CN217037162U (zh) 兼容开漏和推挽模式的接口电路及ic芯片
US8456216B2 (en) Level shifter
CN110034754B (zh) 一种集成电路及其传输电路
CN100416798C (zh) 逆极性电压发生电路
CN115580289A (zh) 兼容开漏和推挽模式的接口电路及其控制方法及ic芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee