KR100739640B1 - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR100739640B1
KR100739640B1 KR1020060000076A KR20060000076A KR100739640B1 KR 100739640 B1 KR100739640 B1 KR 100739640B1 KR 1020060000076 A KR1020060000076 A KR 1020060000076A KR 20060000076 A KR20060000076 A KR 20060000076A KR 100739640 B1 KR100739640 B1 KR 100739640B1
Authority
KR
South Korea
Prior art keywords
voltage
address
power recovery
turned
power
Prior art date
Application number
KR1020060000076A
Other languages
English (en)
Other versions
KR20070072668A (ko
Inventor
송영규
정제석
남현석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060000076A priority Critical patent/KR100739640B1/ko
Publication of KR20070072668A publication Critical patent/KR20070072668A/ko
Application granted granted Critical
Publication of KR100739640B1 publication Critical patent/KR100739640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것으로, 어드레스 전력 회수 회로에서, 하나의 전력 회수용 커패시터를 다수의 어드레스 구동 IC 회로가 공유하도록 하여, 플라즈마 표시 장치의 소비 효율을 높일 수 있다.
플라즈마 표시 장치, 어드레스 전력, 어드레스 구동 회로, 패널 커패시터

Description

플라즈마 표시 장치 및 그 구동 장치 {PLASMA DISPLAY DEVICE AND DRIVING DEVICE THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 실시예에 따른 어드레스 전극 구동부의 회로 구성도이다.
도 3은 본 발명의 제1 실시예에 따른 어드레스 전극 구동부를 간략하게 나타낸 도면이다.
도 4는 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍을 나타낸 도면이다.
도 5a 내지 도 5d 는 각각 도 2의 어드레스 전력 회수 동작을 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 어드레스 전극 구동부를 간략하게 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 표시 패널은 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하, "셀"이라 함)이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치는 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고 이를 시분할 제어하여 계조를 구현한다. 각 서브필드는 어드레스 기간 및 유지 기간으로 이루어진다. 어드레스 기간은 어드레스 방전을 통하여 복수의 셀 중에서 켜질 셀과 켜지지 않을 셀을 구분하는 기간이다. 즉, 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스가 인가되고, 어드레스 전극에 어드레스 펄스가 인가된다. 이때, 주사 펄스와 어드레스 펄스가 동시에 인가된 셀에서 어드레스 방전이 일어난다. 유지 기간에서는 켜질 셀에서 해당 서브필드의 가중치에 대응하는 횟수만큼 유지 방전이 일어나서 화상이 표시된다.
한편, 켜질 셀과 켜지지 않을 셀을 구분하기 위해 어드레스 동작을 수행하는데 있어서, 어드레스 방전을 위한 전력 이외에 커패시턴스에 소정의 전압을 발생시키는 무효 전력이 많이 필요하다. 이때, 어드레스 전극에 어드레스 데이터를 인가하기 위한 스위치의 스위칭 회수가 많은 경우에는 더욱더 어드레스 전력이 소비된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 종래의 문제점을 해결하기 위한 것으로, 어드레스 소비 전력의 효율을 높이는 플라즈마 표시 장치 및 그 구동 장치를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 특징에 따른 플라즈마 표시 장치는, 복수의 그룹으로 분할되는 복수의 어드레스 전극; 상기 복수의 그룹에 각각 대응하여, 상기 복수의 어드레스 전극에 제1 전압을 공급하는 복수의 제1 전원; 상기 제1 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 온 데이터가 인가되는 경우에 턴온되는 복수의 제1 트랜지스터; 상기 제1 전압과 다른 제2 전압을 공급하는 제2 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 오프 데이터가 인가되는 경우에 턴온되는 복수의 제2 트랜지스터; 상기 복수의 어드레스 전극에 각각 제1단이 연결되고, 전력 회수용 전원에 제2단이 연결되며, 대응하는 어드레스 전극의 데이터가 변경될 때, 제1 기간 동안 턴온된 후 턴오프되는 복수의 제3 트랜지스터를 포함한다. 이때, 상기 전력 회수용 전원은 2개 이상의 서로 다른 그룹에 속하는 어드레스 전극에 각각 연결된 상기 복수의 제3 트랜지스터의 제2단에 연결된다.
본 발명의 다른 특징에 따르면, 일방향으로 형성되어 있는 복수의 어드레스 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치는, 상기 복수의 어드레스 전극을 제1 전압을 공급하는 제1 전원의 개수에 따라, 복수의 그룹으로 나누어 상기 각 그룹의 어드레스 전극에 각각 상기 제1 전압을 공급하는 어드레스 전극 구동부; 제1 단이 상기 복수의 어드레스 전극에 각각 연결되고, 제2단이 전력 회수용 전원 사이에 연결되며, 각각 대응하는 어드레스 전극의 전압이 변경될 때 턴온되는 복수 의 제1 트랜지스터를 포함한다. 이때, 상기 전력 회수용 전원은, 상기 복수의 그룹 중 서로 인접하는 모든 그룹에 각각 포함되는 1개 이상의 상기 제1 트랜지스터의 제2단이 연결된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1 ∼Yn)에 대응해서 형성되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동되도록 제어하며, 이 서브필드의 가중치의 조합에 의해 계조가 표현된다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극에 구동 전압을 인가한다.
도 2는 본 발명의 실시예에 따른 어드레스 전극 구동부의 회로 구성도이다.
도 2에 도시한 바와 같이, 어드레스 전극 구동부(300)는 복수의 어드레스 전극에 각각 연결되는 복수의 어드레스 구동 회로(310)와 전력 회수용 커패시터(C1)를 포함한다. 도 2에서는 설명의 편의상 하나의 어드레스 전극에 연결되어 있는 어드레스 구동 회로(310)만을 도시하였으며, 어드레스 전극과 주사 전극에 의해 형성 되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 복수의 어드레스 구동 회로(310) 중에서 소정 개수의 어드레스 구동 회로는 하나의 집적 회로(integrated circuit,IC) 형태로 제작될 수 있다.
그리고 각 어드레스 구동 회로(310)는 스위치(S1, S2, S3)를 포함한다. 도 2에서는 스위치(S1. S2, S3)를 각각 전계 효과 트랜지스터, 절연 게이트 바이폴라 트랜지스터 등으로 형성할 수 있다. 이때, 트랜지스터에는 각각 바디 다이오드가 형성될 수 있다. 그리고 스위치(S3)에 바디 다이오드가 형성되는 경우에는 바디 다이오드로 인한 경로를 차단하기 위해 스위치(S3)를 백투백 형태로 연결된 트랜지스터들로 형성할 수도 있다.
스위치(S1)는 어드레스 전압(Va)을 공급하는 Va 전원과 패널 커패시터(Cp)의 어드레스 전극 사이에 연결되어 있다. 스위치(S2)는 어드레스 전압보다 낮은 전압을 공급하는 전원(도 2에서는 접지 전압을 공급하는 접지단)과 패널 커패시터(Cp)의 어드레스 전극 사이에 연결되어 있다.
한편, 어드레스 전극에 온 데이터가 인가되는 경우. 스위치(S1)를 턴온시키는 신호가 스위치(S1)의 제어 단자로 입력되고, 오프 데이터가 인가되는 경우, 스위치(S2)를 턴온시키는 신호가 스위치(S1)의 제어 단자로 입력된다. 또한, 스위치(S3)는 패널 커패시터(Cp)의 어드레스 전극과 전력 회수용 커패시터(C1) 사이에 연결되어 있다.
이때, 전력 회수용 커패시터(C1)의 크기가 패널 커패시터(Cp)에 비해서 커서, 스위치(S3)가 턴온될 때, 패널 커패시터(Cp)에서 충전 또는 방전되는 전류에 의한 커패시터(C1)의 전압 변화가 작은 것으로 가정한다. 그리고 커패시터(C1)는 Va 전압과 0V 사이의 전압, 특히 Va/2 전압 근처의 전압을 공급하는 것으로 가정한다.
도 3은 본 발명의 제1 실시예에 따른 어드레스 전극 구동부(300)를 간략하게 나타낸 도면이다. 도 3과 같이, 플라즈마 표시 패널(100)에 포함되는 복수의 어드레스 전극을 n 개의 그룹(G1,G2,..,Gn)으로 나누어, 각각의 그룹에 포함되는 어드레스 전극에 대한 복수의 어드레스 구동 회로를 집적 회로 형태로 구성할 수 있다.
즉, 각각의 그룹에 해당되는 복수의 어드레스 전극에 연결되는 복수의 어드레스 구동 회로는 COF(Chip On Film) 형태로 각각의 IC 회로(311)에 집적되어 있으며, IC 회로(311)는 각각 전력 회수용 커패시터(C1, C2,..,Cn)를 하나씩 대응하여 연결하고 있다.
다음으로, 도 2의 어드레스 전극 구동부(300)의 동작에 대해서 도 4, 도 5a 내지 도 5d를 참조하여 상세하게 설명한다.
도 4는 어드레스 전극(A)에 인가되는 구동 파형을 생성하기 위한 어드레스 구동 회로(310)의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5d 는 각각 도 2의 어드레스 전극 구동부(300)의 어드레스 전력 회수 동작을 나타낸 도면이다.
한편, 도 4에 나타낸 구동 파형은 도 3과 같이 데이터가 1에서 0, 0에서 1로 어드레스 데이터량이 계속 변화하는 도트 패턴을 가지는 것으로 가정하였다.
먼저 모드 1(M1)이 시작되기 전에, 스위치(S2)가 턴온되어 어드레스 전극(A)에 오프 데이터 신호가 인가되어 있다고 가정한다.
도 4 및 도 5a 를 보면, 모드 1(M1) 에서는 스위치(S2)가 턴오프되고, 스위치(S3)가 턴온되어, 도 5a 에 나타낸 바와 같이, 전력 회수용 커패시터(C1), 스위치(S3) 및 패널 커패시터(Cp)의 경로(①)를 형성한다. 이때 경로(①)에 의해 전력 회수용 커패시터(C1)에 충전되었던 전압이 패널 커패시터(Cp)로 충전되어, 패널 커패시터(Cp)의 전압은 0V 에서 Va/2 전압 근처까지 증가한다. 이때, 어드레스 전극 구동부(300)는 전력 회수용 커패시터(C1)와 패널 커패시터(Cp) 사이에 인덕터를 포함하지 않아, 공진을 일으키지 않으므로, 최대한으로 전압을 상승시키더라도 Va/2 전압까지만 상승하게 된다.
다음, 모드 2(M2)에서 스위치(S3)가 턴오프되고, 스위치(S1)가 턴온되어, 도 5b 에 나타낸 바와 같이, Va 전원, 스위치(S1) 및 패널 커패시터(Cp)의 경로(②)가 형성된다. 따라서, 경로(②)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 Va 전압이 인가된다.
다음, 모드 3(M3)에서 스위치(S1)가 턴오프되고, 스위치(S3)가 턴온되어, 도 5c 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S3) 및 전력 회수용 커패시터(C1)의 경로(③)가 형성된다. 이때 경로(③)에 의해 패널 커패시터(Cp)에 충전되었던 전압이 전력 회수용 커패시터(C1)로 회수되어, 패널 커패시터(Cp)의 전압은 Va 에서 Va/2 전압 근처까지 감소한다. 이때, 전압을 하강할 때와 마찬가지로 어드레스 전극 구동부(300)는 전력 회수용 커패시터(C1)와 패널 커패시터(Cp) 사이에 인덕터를 포함하지 않아, 공진을 일으키지 않으므로, 최대한으로 하강시키더라도 Va/2 전압까지만 하강하게 된다.
다음, 모드 4(M4)에서 스위치(S3)가 턴오프되고, 스위치(S2)가 턴온되어, 도 5d 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S2) 및 접지 전원의 경로(④)를 형성한다. 따라서, 경로(④)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 0V 전압이 인가된다.
이와 같이, 모드 1(M1)은 무효 소비 전력을 전력 회수용 커패시터(C1)로부터 패널 커패시터(Cp)에 공급하는 기간이며, 모드 3(M3)은 무효 소비 전력을 패널 커패시터(Cp)로부터 전력 회수용 커패시터(C1)로 다시 회수하는 기간이다. 또한 모드 2(M2)는 스위치(S1)의 하드 스위칭(Hard switching)을 통해 패널 커패시터(Cp)의 어드레스 전극(A)의 전압을 Va 전압으로 상승시키는 기간이며, 모드 4(M4)는 스위치(S2)의 하드 스위칭을 통해 어드레스 전극(A)의 전압을 0V로 하강시키는 기간이다.
한편, 도 5의 모드 1(M1)에서 어드레스 전극(A)의 전압이 상승하는데 걸리는 시간(Tr)과 모드 3(M3)에서 어드레스 전극(A)의 전압이 하강하는데 걸리는 시간(Tf)은 일반적으로 온 저항과 패널 커패시터(Cp)의 크기에 비례한다.
즉, 어드레스 전력 회수 동작에 의해 어드레스 전극(A)의 전압이 상승 또는 하강하는데 걸리는 시간(Tr,Tf)은 다음의 수학식 1에 나타낸 바와 같이 스위치(Y3)의 양단의 온 저항(Rds)과 데이터가 변경되는 패널 커패시터(Cp)의 크기의 곱인 시정수(τ)에 의해 결정된다.
Figure 112006000066888-pat00001
이때, 스위치(S3) 양단의 온 저항(Rds)은 고정된 값이므로, 어드레스 전력 회수 동작에 의해 어드레스 전극(A)의 전압이 상승 또는 하강하는데 걸리는 시간(Tr,Tf)은 패널 커패시터(Cp)에 의해서 결정된다.
그런데, 패널 커패시터(Cp)의 크기는 어드레스 데이터의 변화량에 비례한다. 즉, 어드레스 데이터의 변화량에 비례하여 패널 커패시터(Cp)의 크기가 변하므로, 어드레스 전극(A)의 전압이 상승 또는 하강하는데 걸리는 시간(Tr,Tf)은 어드레스 데이터의 변화량에 의해 결정된다.
따라서, 서브필드 별로 각 그룹에 포함되는 어드레스 전극의 어드레스 데이터 변화량의 총합이 커질 경우, 해당되는 어드레스 전극의 전압이 상승 또는 하강하는데 걸리는 시간(Tr,Tf)은 증가하고, 그 반대인 경우에는 어드레스 전압의 상승 또는 하강 시간(Tr,Tf)은 감소한다. 따라서, 각 그룹에 포함되는 복수의 어드레스 전극의 어드레스 데이터 변화량의 총합에 따라 각 그룹마다 어드레스 전압이 상승 또는 하강하는데 걸리는 시간이 다르게 되어, 무효 전력 회수 효율이 균일하지 못하고, 효율성이 감소하게 된다.
따라서, 전력 회수의 효율성을 증가시키기 위하여, 본 발명의 제2 실시예에서는 다수의 IC 회로(311)가 전력 회수용 커패시터를 공유하도록 하였다.
도 6은 본 발명의 제2 실시예에 따른 어드레스 전극 구동부(300)를 간략하게 나타낸 도면이다.
도 6에서 보는 바와 같이, 인접하는 IC 회로(311)는 하나의 전력 회수용 커패시터를 공유한다. 즉, IC 회로(311)에 포함되는 동일한 그룹에 속하는 복수의 어드레스 전극에 연결되는 복수의 어드레스 구동 회로에 있어서, 각각의 어드레스 전극에 연결되는 복수의 스위치(S3)를 2개의 그룹으로 나누어 각각 서로 다른 2개의 전력 회수용 커패시터에 연결한다.
예를 들면, 도 6에서 제2 그룹(G2)에 속하는 어드레스 구동 회로의 일부의 스위치(S3)와 제3 그룹(G3)에 속하는 어드레스 구동 회로의 일부의 스위치(S3)는 전력 회수용 커패시터(C3)에 공통적으로 연결된다.
따라서, 인접하는 그룹의 어드레스 구동 회로의 사이에 연결된 전력 회수용 커패시터에 의해, 모든 전력 회수용 커패시터(C1, C2,..,Cn)의 일단은 복수의 IC 회로(311)를 통해 서로 연결된다. 또한, 복수의 전력 회수용 커패시터(C1, C2,..,Cn)의 다른 일단은 모두 접지 전원과 연결되므로, 모든 전력 회수용 커패시터(C1, C2,..,Cn)는 서로 병렬 연결이 되어 총 커패시터의 크기는 크게 증가한다.
따라서, 각 그룹에 따른 어드레스 데이터 변화량의 총합의 크기가 다르더라도 높은 커패시터 값을 가진 전력 회수용 커패시터(C1, C2,..,Cn)에 의하여 일정하게 전하를 공급할 수 있으므로, 모든 어드레스 전극의 어드레스 전압의 상승 또는 하강 시간(Tr,Tf)은 일정하게 유지된다.
즉, 어드레스 데이터 변화량에 따라 서로 다른 패널 커패시터(Cp)의 크기를 갖는 복수의 어드레스 전극에 있어서, 병렬 연결되어 매우 큰 커패시터값을 갖는 복수의 전력 회수용 커패시터(C1, C2,..,Cn)를 공통적으로 사용하게 하여, 상대적으로 매우 작은 값을 가진 패널 커패시터(Cp) 값을 균일하게 조절할 수 있다.
또한, 특정 그룹에 해당하는 어드레스 전극의 어드레스 데이터의 변화량이 상대적으로 매우 높거나, 매우 낮은 경우에도 어드레스 전압의 상승 또는 하강 시간(Tr, Tf)은 균일하게 유지시켜 어드레스 소비 전력의 소모를 줄일 수 있다. 즉, 어드레스 데이터의 변화량의 크기가 큰 그룹과 어드레스 데이터의 변화량의 크기가 작은 그룹이 인접해 있는 경우, 공유하고 있는 전력 회수용 커패시터에 충전되어 있는 전하를 어드레스 변화량의 크기가 큰 그룹에 속하는 패널 커패시터(Cp)에 충방전 시키는데 더 이용할 수 있다.
본 발명의 제2 실시예에서는 하나의 전력 회수용 커패시터가 2개의 IC 회로(311)에 의해 공유되도록 나타내었으나, 더 많은 개수의 전력 회수용 커패시터를 공유하도록 IC 회로(311)를 구성할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 하나의 전력 회수용 커패시터를 다수의 어드레스 구동 IC 회로가 공유하도록 하여, 플라즈마 표시 장치의 소 비 효율을 높일 수 있다.

Claims (10)

  1. 복수의 그룹으로 분할되는 복수의 어드레스 전극;
    상기 복수의 그룹에 각각 대응하여, 상기 복수의 어드레스 전극에 제1 전압을 공급하는 복수의 제1 전원;
    상기 제1 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 온 데이터가 인가되는 경우에 턴온되는 복수의 제1 트랜지스터;
    상기 제1 전압과 다른 제2 전압을 공급하는 제2 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 오프 데이터가 인가되는 경우에 턴온되는 복수의 제2 트랜지스터;
    상기 복수의 어드레스 전극에 각각 제1단이 연결되고, 전력 회수용 전원에 제2단이 연결되며, 대응하는 어드레스 전극의 데이터가 변경될 때, 제1 기간 동안 턴온된 후 턴오프되는 복수의 제3 트랜지스터를 포함하며,
    상기 전력 회수용 전원은 2개 이상의 서로 다른 그룹에 속하는 어드레스 전극에 각각 연결된 상기 복수의 제3 트랜지스터의 제2단에 연결되는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 전력 회수용 전원은 적어도 한 개인 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 높으며,
    상기 제1 기간 전에 턴온되어 있는 상기 제1 트랜지스터에 연결되어 있는 상기 어드레스 전극의 전압은 상기 제1 기간 동안 상기 제3 트랜지스터의 턴온에 의해 감소하며,
    상기 제1 기간 전에 턴온되어 있는 상기 제2 트랜지스터에 연결되어 있는 상기 어드레스 전극의 전압은 상기 제1 기간 동안 상기 제3 트랜지스터의 턴온에 의해 증가하는 플라즈마 표시 장치.
  4. 제1항 또는 제3항에 있어서,
    상기 전력 회수용 전원은 상기 제1 전압과 상기 제2 전압 사이에 해당하는 제3 전압을 충전하고 있는 적어도 하나의 커패시터를 포함하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치.
  6. 일방향으로 형성되어 있는 복수의 어드레스 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,
    상기 복수의 어드레스 전극을 제1 전압을 공급하는 제1 전원의 개수에 따라, 복수의 그룹으로 나누어 상기 각 그룹의 어드레스 전극에 각각 상기 제1 전압을 공급하는 어드레스 전극 구동부;
    제1 단이 상기 복수의 어드레스 전극에 각각 연결되고, 제2단이 전력 회수용 전원 사이에 연결되며, 각각 대응하는 어드레스 전극의 전압이 변경될 때 턴온되는 복수의 제1 트랜지스터를 포함하며,
    상기 전력 회수용 전원은, 상기 복수의 그룹 중 서로 인접하는 모든 그룹에 각각 포함되는 1개 이상의 상기 제1 트랜지스터의 제2단이 연결되는 플라즈마 표시 장치의 구동 장치.
  7. 제6항에 있어서,
    상기 전력 회수용 전원은 복수개인 플라즈마 표시 장치의 구동 장치.
  8. 제7항에 있어서,
    상기 전력 회수용 전원은 서로 병렬 연결 되어 있는 플라즈마 표시 장치의 구동 장치.
  9. 제8항에 있어서,
    상기 전력 회수용 전원은 상기 제1 전압과 상기 제2 전압 사이에 해당하는 제3 전압을 충전하고 있는 적어도 하나의 커패시터를 포함하는 플라즈마 표시 장치 의 구동 장치.
  10. 제9항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치의 구동 장치.
KR1020060000076A 2006-01-02 2006-01-02 플라즈마 표시 장치 및 그 구동 장치 KR100739640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060000076A KR100739640B1 (ko) 2006-01-02 2006-01-02 플라즈마 표시 장치 및 그 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000076A KR100739640B1 (ko) 2006-01-02 2006-01-02 플라즈마 표시 장치 및 그 구동 장치

Publications (2)

Publication Number Publication Date
KR20070072668A KR20070072668A (ko) 2007-07-05
KR100739640B1 true KR100739640B1 (ko) 2007-07-13

Family

ID=38507471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000076A KR100739640B1 (ko) 2006-01-02 2006-01-02 플라즈마 표시 장치 및 그 구동 장치

Country Status (1)

Country Link
KR (1) KR100739640B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368682B2 (en) 2008-12-29 2013-02-05 Samsung Electronics Co., Ltd. Address driving circuit and plasma display device having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867579B1 (ko) * 2007-02-12 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP4583465B2 (ja) 2008-03-25 2010-11-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083658A (ko) * 2000-02-17 2001-09-01 구자홍 플라즈마 디스플레이 패널의 전력 회수장치
KR20010084136A (ko) * 2000-02-24 2001-09-06 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 이를이용한 고속 어드레싱 방법
KR20050077614A (ko) * 2004-01-29 2005-08-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083658A (ko) * 2000-02-17 2001-09-01 구자홍 플라즈마 디스플레이 패널의 전력 회수장치
KR20010084136A (ko) * 2000-02-24 2001-09-06 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 이를이용한 고속 어드레싱 방법
KR20050077614A (ko) * 2004-01-29 2005-08-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368682B2 (en) 2008-12-29 2013-02-05 Samsung Electronics Co., Ltd. Address driving circuit and plasma display device having the same

Also Published As

Publication number Publication date
KR20070072668A (ko) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100599696B1 (ko) 플라즈마 표시 장치 및 그 전원 장치
KR100739640B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
JP2005157294A (ja) プラズマ表示パネルの駆動方法及びプラズマ表示装置
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708860B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100839373B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20090014793A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778510B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869809B1 (ko) 플라즈마 표시 장치
KR20090119199A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100998090B1 (ko) 플라즈마 표시 장치
KR20080033776A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080002078A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20090131627A (ko) 플라즈마 표시 장치
KR20080026360A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee