KR20090014793A - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20090014793A
KR20090014793A KR1020070079030A KR20070079030A KR20090014793A KR 20090014793 A KR20090014793 A KR 20090014793A KR 1020070079030 A KR1020070079030 A KR 1020070079030A KR 20070079030 A KR20070079030 A KR 20070079030A KR 20090014793 A KR20090014793 A KR 20090014793A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
address
power recovery
switch
Prior art date
Application number
KR1020070079030A
Other languages
English (en)
Inventor
정제석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070079030A priority Critical patent/KR20090014793A/ko
Priority to JP2008036196A priority patent/JP2009042731A/ja
Priority to US12/179,365 priority patent/US20090040209A1/en
Publication of KR20090014793A publication Critical patent/KR20090014793A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 어드레스 전극을 구동하는 어드레스 전극 구동부에는 전력 회수용 커패시터와 어드레스 전극 사이에 전력 회수용 스위치가 연결되어 있고, Va 전압을 공급하는 전원과 어드레스 전극 사이에 구동용 스위치가 연결되어 있다. 그리고 접지단과 어드레스 전극 사이에 접지용 스위치가 연결되어 있다. 이때, 전력 회수용 스위치와 구동용 스위치 및 접지용 스위치는 하나의 집적 회로 형태로 제작되어 있다. 어드레스 전극 구동부는 어드레스 전극의 전압을 0V 전압에서 Va 전압으로 변경하는 기간 중 소정 기간 동안 전력 회수용 스위치를 턴온하고 어드레스 전극의 전압을 Va 전압에서 0V 전압으로 변경하는 기간 중 소정 기간 동안 전력 회수용 스위치를 턴온한다. 이때, 전력 회수용 스위치를 62㎱이상 동안 턴온한다. 이렇게 하면, 어드레스 방전 실패 확률을 줄이면서 전력 회수 효율 또한 향상시킬 수가 있다.
PDP, 전극, 전력 회수, 스위치, 집적 회로, TCP, 방전

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀(이하, "셀"이라 함)이 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드의 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스를 인가하고 복수의 어드레스 전극에 선택적으로 어드레스 펄스가 인가된다. 이때, 주사 전극과 어드레스 전극은 용향성 성분으로 작용하므로 패널에는 커패시턴스 성분이 존재한다. 그러므로 어드레스 전극에 어드레스 펄스를 인가하기 위해서는 어드레스 방전을 위한 전력 이외에 패널 커패시터에 소정의 전압을 발생시키는 무효 전력이 필요하다. 따라서 어드레스 전극에 어드레스 펄스 인가 시 발생하는 무효 전력을 회수하여 재사용하기 위해 전력 회수용 커패시터를 이용하여 패널 커패시터를 충전 또는 방전하고 있다. 그런데, 패널 커패시터를 충전 또는 방전하는 시간이 짧으면 전력 회수 효율이 감소하고, 패널 커패시터를 충전 또는 방전하는 시간이 길면 어드레스 펄스 폭이 좁아져서 어드레스 방전이 잘 일어나지 않는다.
본 발명이 해결하고자 하는 과제는 어드레스 방전의 실패 확률을 줄이면서 전력 회수 효율을 향상시킬 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 실시 예에 따르면, 전극, 그리고 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 구동부는 전력 회수용 커패시터와 구동 회로를 포함하며, 상기 구동 회로는 상기 전력 회수용 커패시터와 상기 전극 사이의 전류 경로를 제어하는 제1 스위치를 포함하며, 상기 전극의 전압을 제1 전압에서 제2 전압으로 변경하는 기간 중 제1 기간 동안 상기 제1 스위치를 턴온하고, 상기 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 기간 중 제2 기간 동안 상기 제1 스위치를 턴온한다. 이때, 상기 제1 기간 및 제2 기간은 각각 62㎱ 이상이다.
본 발명의 다른 실시 예에 따르면, 어드레스 전극과 상기 어드레스 전극에 연결되는 어드레스 구동 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이때, 상기 어드레스 구동 회로는 상기 어드레스 전극과 전력 회수용 커 패시터 사이의 전류 경로를 제어하는 스위치를 포함하며, 이 구동 방법은, 상기 어드레스 전극의 전압을 제1 전압에서 제2 전압으로 변경하는 단계, 상기 어드레스 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 변경하는 기간 중 상기 스위치를 턴온하는 단계, 상기 어드레스 전극에 상기 제2 전압을 인가하는 단계, 상기 어드레스 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 단계, 상기 어드레스 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 기간 중 상기 스위치를 턴온하는 단계, 그리고 상기 어드레스 전극에 상기 제1 전압을 인가하는 단계를 포함한다. 이때, 상기 스위치를 턴온하는 시간은 62㎱ 이상이다.
본 발명의 또 다른 특징에 따르면, 어드레스 전극, 그리고 어드레스 전극 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 어드레스 전극 구동부는 전력 회수용 커패시터와 어드레스 구동 회로를 포함하며, 상기 어드레스 구동 회로는 상기 전력 회수용 커패시터와 상기 어드레스 전극 사이의 전류 경로를 제어하는 제1 스위치를 포함하며, 상기 어드레스 전극의 전압을 제1 전압에서 제2 전압으로 변경하는 제1 기간 중 소정 기간 동안 상기 제1 스위치를 턴온하고, 상기 어드레스 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 제2 기간 중 소정 기간 동안 상기 제1 스위치를 턴온한다. 이때, 상기 제1 기간 및 제2 기간은 62㎱ 이상이다.
본 발명의 실시 예에 의하면, 어드레스 방전의 실패 확률을 최소화하면서 전력 회수 효율을 향상시킬 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대해서 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 복수의 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 이 서브필드의 가중치의 조합에 의해 계조가 표현된다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀을 선택하기 위한 어드레스 펄스를 A 전극(A1-Am)에 선택적으로 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신 하여 Y 전극에 구동 전압을 인가한다. 특히, 주사 전극 구동부(400)는 어드레스 기간 동안 Y 전극(Y1-Yn)에 선택적으로 주사 펄스를 인가한다. 예를 들어, 주사 전극 구동부(400)는 Y 전극(Y1-Yn)이 열 방향으로 배열되어 있는 순서대로 Y 전극(Y1-Yn)에 순차적으로 주사 펄스를 인가할 수 있다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가한다.
아래에서는 어드레스 전극 구동부(300)에 대해서 도 2를 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 어드레스 전극 구동부(300)를 개략적으로 나타낸 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 실시 예에 따른 어드레스 전극 구동부(300)는 적어도 하나의 전력 회수용 커패시터(C1)와 A 전극(도 1의 A1-Am)에 각각 연결되어 있는 복수의 어드레스 구동 회로(310)를 포함한다. 도 2에서는 설명의 편의상 하나의 A 전극(A)에 연결되어 있는 어드레스 구동 회로(310)만을 도시하였으며, A 전극(A)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 복수의 어드레스 구동 회로(310) 중에서 소정 개수의 어드레스 구동 회로(310)는 하나의 집적 회로(integrated circuit, IC) 형태로 제작될 수 있다. 그리고 이러한 집적 회로는 테이프 캐리어 패키지(tape carrier package, TCP) 등의 패키징 연결 부재에 칩 등의 형태로 장착될 수 있다. 패키징 연결 부재는 플라즈마 표시 패널(100)과 어드레스 전극 구동부(300)의 인쇄 회로 기판(도시하지 않음)에 접착되고, 전력 회수용 커패시터(C1)는 인쇄 회로 기판에 장착되어 패키징 연결 부재의 집적 회로에 연결될 수 있다.
그리고 적어도 하나의 전력 회수용 커패시터(C1)가 복수의 A 전극(도 1의 A1-Am)에 연결되어 있는 복수의 어드레스 구동 회로(310)에 공통으로 연결될 수도 있으며, 소정 개수의 어드레스 구동 회로(예를 들어, 소정 개수의 어드레스 구동 회로로 이루어진 집적 회로)마다 별개의 전력 회수용 커패시터(C1)가 연결될 수도 있다. 이때, 패널 커패시터(Cp)에 비해 전력 회수용 커패시터(C1)의 크기가 커서 스위치(S3)가 턴온될 때 패널 커패시터(Cp)에서 충전 또는 방전되는 전류에 의한 전력 회수용 커패시터(C1)의 전압 변화가 작은 것으로 가정한다. 그리고 전력 회수용 커패시터(C1)는 Va 전압과 0V 사이의 전압, 특히 대략 Va/2 전압을 공급하는 것으로 가정한다.
어드레스 구동 회로(320)는 구동용 스위치(S1), 접지용 스위치(S2) 및 전력 회수용 스위치(S3)를 포함한다. 어드레스 펄스의 하이 레벨 전압 즉, 어드레스 전압(Va)을 공급하는 전원(Va)에 제1단이 연결되어 있는 구동용 스위치(S1)의 제2단이 A 전극에 연결되어 있으며, 어드레스 펄스의 로우 레벨 전압 즉, 비어드레스 전압(도 2에서는 0V)을 공급하는 전원에 제1단이 연결되어 있는 접지용 스위치(S2)의 제2단이 A 전극에 연결되어 있다. 그리고 전력 회수용 커패시터(C1)에 제1단이 연결되어 있는 전력 회수용 스위치(S3)의 제2단이 A 전극에 연결되어 있다. 도 2에서 각각의 스위치(S1, S2, S3)에는 전계 효과 트랜지스터가 사용될 수도 있으며, 동일 또는 유사한 기능을 하는 다른 스위치가 사용될 수도 있다. 또한 바디 다이오드가 형성된 트랜지스터를 스위치(S1, S2, S3)로 사용하는 경우에는, 바디 다이오드로 인해 전력 회수용 커패시터(C1)가 충전 또는 방전되는 경로를 차단하기 위해서 스위치(S3)를 백투백 형태로 연결된 트랜지스터로 형성할 수도 있다.
다음으로, 도 2의 어드레스 전극 구동부(300)의 동작에 대해서 도 3, 도 4a 내지 도 4d를 참조하여 상세하게 설명한다.
도 3은 도 2의 어드레스 전극 구동부(300)의 신호 타이밍을 나타낸 도면이고, 도 4a 내지 도 4d는 각각 도 2의 어드레스 전극 구동부(300)의 동작을 나타낸 도면이다. 먼저, 모드 1(M1)이 시작되기 전에 접지용 스위치(S2)가 턴온되어 A 전극(A)에 접지 전압(0V)이 인가되어 있다고 가정한다.
도 3 및 도 4a를 보면, 모드 1(M1)에서는 접지용 스위치(S2)가 턴오프되고 전력 회수용 스위치(S3)가 턴온된다. 그러면, 도 4a에 나타낸 바와 같이 전력 회수용 커패시터(C1), 전력 회수용 스위치(S3) 및 패널 커패시터(Cp)의 전류 경로를 통하여 전력 회수용 커패시터(C1)에 충전되어 있는 전압이 직접 패널 커패시터(Cp)로 충전된다. 그러면, A 전극(A)의 전압은 0V에서 소정의 전압 근처까지 증가한다. 이때, A 전극(A)의 전압은 전력 회수용 스위치(S3)의 턴온 시간에 의해 결정된다. 앞서 설명한 것처럼 전력 회수용 커패시터(C1)에 대략 Va/2 전압이 충전되어 있으며, 전력 회수용 커패시터(C1)의 용량이 크다고 가정하면, A 전극(A)의 전압은 대략 Va/2 전압까지 증가할 수 있다.
그리고 전력 회수용 커패시터(C1)의 전압이 패널 커패시터(Cp)에 직접 충전되면, 외부 인덕터와 패널 커패시터(Cp)의 공진을 이용하여 패널 커패시터(Cp)를 충전하는 경우보다 충전 시간을 줄일 수 있다.
도 3 및 도 4b를 보면, 모드 2(M2)에서는 전력 회수용 스위치(S3)가 턴오프되고 구동용 스위치(S1)가 턴온된다. 그러면, 도 4b에 나타낸 바와 같이 전원(Va), 구동용 스위치(S1) 및 패널 커패시터(Cp)의 경로를 통하여 패널 커패시터(Cp)의 A 전극에 Va 전압이 인가된다.
도 3 및 도 4c를 보면, 모드 3(M3)에서는 구동용 스위치(S2)가 턴오프되고 전력 회수용 스위치(S3)가 턴온되다. 그러면, 도 4c에 나타낸 바와 같이 패널 커패시터(Cp), 전력 회수용 스위치(S3) 및 전력 회수용 커패시터(Cp)의 경로를 통하여 패널 커패시터(Cp)에 충전되어 있던 전압이 전력 회수용 커패시터(C1)로 회수된다. 그러면, A 전극(A)의 전압은 Vs 전압에서 소정의 전압 근처까지 감소한다. 앞서 설명한 것처럼 전력 회수용 커패시터(C1)의 용량이 크다고 가정하면 A 전극(A)의 전압은 대략 Va/2 전압까지 감소할 수 있다.
이어서, 도 3 및 도 4d를 보면, 모드 4(M4)에서는 전력 회수용 스위치(S3)가 턴오프되고 접지용 스위치(S2)가 턴온된다. 그러면, 도 4d에 나타낸 바와 같이 패널 커패시터(Cp), 접지용 스위치(S2) 및 패널 커패시터(Cp)의 경로를 통하여 패널 커패시터(Cp)의 A 전극에 0V 전압이 인가된다.
그리고 모드 1(M1)과 모드 2(M2) 사이 및 모드 3(M3)과 모드 4(M4) 사이의 소정 기간 동안 A 전극을 플로팅할 수도 있다. 즉, 플로팅 기간 없이 모드 2(M2)에서 전력 회수용 스위치(S3)의 역 회복 시간으로 인해 구동용 스위치(S1)와 전력 회수용 스위치(S3)가 동시에 온되는 경우가 발생할 수 있다. 이로 인해 어드레스 전 극 구동부(300)의 동작에 이상이 발생할 수 있다. 마찬가지로, 모드 4(M4)에서 전력 회수용 스위치(S3)의 역 회복 시간으로 인해 접지용 스위치(S2)와 전력 회수용 스위치(S3)가 동시에 온되는 경우가 발생할 수 있다. 그러면, 전력 회수용 커패시터(C1)에 충전되어 있던 전압이 접지용 스위치(S2)를 통해 방전되어 어드레스 전극 구동부(300)의 동작에 이상이 발생할 수 있다. 따라서 모드 1(M1)과 모드 2(M2) 사이 및 모드 3(M3)과 모드 4(M4) 사이의 소정 기간 동안 A 전극을 플로팅하면, 구동용 스위치(S1)와 전력 회수용 스위치(S3)가 동시에 온되는 경우 및 접지용 스위치(S2)와 전력 회수용 스위치(S3)가 동시에 온되는 경우를 방지할 수 있다.
위에서 설명한 모드 1 내지 모드 4(M1-M4)는 A 전극(A)에 인가되는 데이터(이하, "어드레스 데이터"라 함)가 변하는 경우에 동작한다. 예를 들어, 첫 번째 Y 전극(도 1의 Y1)에 주사 펄스가 인가되는 기간(M1이 시작되기 전 기간)에 A 전극(A)에 0V 전압이 인가되고, 두 번째 Y 전극(도 1의 Y2)에 주사 펄스가 인가되는 기간(M2)에 A 전극(A)에 Va 전압이 인가되고, 세 번째 Y 전극(도 1의 Y3)에 주사 펄스가 인가되는 기간(M4)에 A 전극(A)에 0V 전압이 인가되는 경우에는 모드 1 내지 4(M1-M4)와 같이 동작할 수 있다. 그러나 두 번째 및 세 번째 주사 전극(도 1의 Y2, Y3)에 주사 펄스가 인가되는 기간(M2, M4)에 A 전극(A)에 모두 Va 전압이 인가되면, 모드 3(M3)이 없이(즉, A 전극(A)의 전압을 감소시키는 과정 없이) A 전극(A)에 계속 Va 전압이 인가될 수 있다. 마찬가지로, 첫 번째 및 두 번째 A 전극(A)에 모두 0V 전압이 인가되면, 모드 1(M1)이 없이(즉, A 전극(A)의 전압을 증가시키는 과정 없이 A 전극(A)에 계속 0V 전압이 인가될 수 있다.
한편, A 전극(A)의 전압을 증가시킬 때 전력 회수용 스위치(S3)의 턴온 기간(도 3의 M1)이 짧으면 A 전극(A)의 전압은 Va/2 전압보다 낮은 전압까지 증가한다. 마찬가지로 A 전극(A)의 전압을 감소시킬 때 전력 회수용 스위치(S3)의 턴온 기간(도 3의 M3)이 짧으면 A 전극(A)의 전압은 Va/2 전압보다 높은 전압까지 감소한다. 즉, A 전극(A)의 전압을 변경하는 기간(도 3의 M1, M3)이 짧으면 A 전극(A)에 Va 전압이 인가되는 기간(도 3의 M2)이 길어지므로 어드레스 방전이 안정적으로 일어날 수는 있으나, 전력 회수용 커패시터(C1)로의 전하 이동이 적어서 전력 회수 효율이 떨어진다. 그리고 A 전극(A)의 전압을 증가시킬 때 전력 회수용 스위치(S3)의 턴온 기간(도 3의 M1, M3)이 길면, 전력 회수 효율을 높일 수는 있으나, A 전극(A)에 Va 전압이 인가되는 기간(도 3의 M2)이 짧아지므로 어드레스 방전이 잘 일어나지 않을 확률이 높아진다. 아래에서는 어드레스 방전의 실패 확률을 최소화하면서 전력 회수 효율을 향상시킬 수 있도록 하는 전력 회수용 스위치(S3)의 턴온 기간의 범위에 대해 도 5, 도 6a, 도 6b, 도 7a 및 도 7b를 참고로 하여 자세하게 설명한다.
도 5는 본 발명의 실시 예에 따른 전력 회수용 스위치(S3)의 타이밍을 나타낸 도면이고, 도 6a는 도트 ON/OFF 패턴을 개략적으로 나타낸 도면이고, 도 6b는 도트 ON/OFF 패턴의 영상 신호 입력 시 패널 커패시턴스를 모델링한 도면이다. 또한 도 7a는 풀 화이트 패턴을 개략적으로 나타낸 도면이고, 도 7b는 풀 화이트 패턴의 영상 신호 입력 시 패널 커패시턴스를 모델링한 도면이다.
도 5에 나타낸 바와 같이, A 전극(A)의 전압이 0V 전압에서 Va 전압까지 변 경되는 기간(
Figure 112007057254510-PAT00001
)을 수학식 1과 같이 정의하고, 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00002
)을 수학식 2와 같이 정의한다.
Figure 112007057254510-PAT00003
Figure 112007057254510-PAT00004
여기서,
Figure 112007057254510-PAT00005
은 휴지 기간(Idle time)이고,
Figure 112007057254510-PAT00006
는 커패시터(C1)의 전하를 사용하여 패널 커패시터(Cp)에 전하를 충전시키는 기간이며,
Figure 112007057254510-PAT00007
는 일반적으로 0으로 설정된다.
Figure 112007057254510-PAT00008
는 하이 임피던스(high impedance) 상태로서, 스위치(S1, S2, S3)가 모두 오프된 플로팅 상태를 나타낸다.
이때,
Figure 112007057254510-PAT00009
는 수학식 3과 같이 결정되며,
Figure 112007057254510-PAT00010
는 수학식 4와 같이 결정될 수 있다.
Figure 112007057254510-PAT00011
Figure 112007057254510-PAT00012
수학식 3 및 4에서
Figure 112007057254510-PAT00013
은 어드레스 구동 회로(310)의 출력 전류 값으로, 15㎃~18㎃ 정도이다.
Figure 112007057254510-PAT00014
는 어드레스 전압이며,
Figure 112007057254510-PAT00015
는 패널 커패시턴스이다. 패널 커패시턴스(
Figure 112007057254510-PAT00016
)는 어드레스 데이터의 변화량에 비례한다. 따라서, 도 6a와 같은 도트 ON/OFF 패턴의 영상 신호가 입력되는 경우 패널 커패시턴스(
Figure 112007057254510-PAT00017
)는 최대가 되며, 도 7a와 같은 풀 화이트 패턴의 영상 신호가 입력되는 경우 패널 커패시턴스(
Figure 112007057254510-PAT00018
)는 최소가 된다.
구체적으로, 도 6a와 같이 도트 ON/OFF 패턴 즉, 어드레스 데이터가 1에서 0, 0에서 1로 계속 변화하는 패턴의 영상 신호가 입력되는 경우, A 전극과 Y 및 X 전극간 패널 커패시턴스(Cy, Cx)가 형성되며 인접 A 전극간 패널 커패시턴스(Ca)가 형성된다. 따라서, 각 어드레스 구동 회로(310)의 출력(output 1~output m)에 연결되는 패널 커패시턴스(
Figure 112007057254510-PAT00019
)는 도 6b와 같이 모델링될 수 있으며, 하나의 어드레스 구동 회로(310)의 출력에 연결되는 패널 커패시턴스(
Figure 112007057254510-PAT00020
)는 Cx+Cy+Ca+Ca가 된다.
그리고 도 7a와 같이 풀 화이트 패턴 즉, 어드레스 데이터가 변하지 않는 패턴의 영상 신호가 입력되는 경우, A 전극과 Y 및 X 전극간 패널 커패시턴스(Cy, Cx)가 형성되나 인접 A 전극간에는 동일한 전위를 가지므로 인접 A 전극간 패널 커패시턴스(Ca)는 형성되지 않는다. 따라서, 각 어드레스 구동 회로(310)의 출력(output 1~output m)에 연결되는 패널 커패시턴스(
Figure 112007057254510-PAT00021
)는 도 7b와 같이 모델링될 수 있으며, 하나의 어드레스 구동 회로(310)의 출력에 연결되는 패널 커패시턴스(
Figure 112007057254510-PAT00022
)는 Cx+Cy가 된다.
일반적으로 어드레스 펄스는 전력 회수 동작 여부에 관계 없이 일정한 폭(예를 들면, 1~3.0㎲)을 가지며, 고속 어드레싱에서 어드레스 펄스는 보통 1~2.0㎲의 폭을 가진다. 이때, 안정적인 어드레스 방전을 위해서는 Va 전압을 유지하는 시간 이 어드레스 방전 지연보다는 커야 한다. 어드레스 방전 지연은 통계적인 지연(T(s))과 방전 형성 지연(T(f))으로 이루어지는데, 일반적으로 어드레스 방전 지연은 상온에서 약 300~600㎱, 저온에서 약 400~700㎱ 시간 범위에서 분포된다. 따라서, Va 전압을 유지하는 시간은 최소한 700㎱이어야 한다.
그리고 Cx+Cy는 30㎊이고, Ca는 15㎊이라고 가정할 때,
Figure 112007057254510-PAT00023
은 15㎃~18㎃ 정도이므로, 도트 ON/OF 패턴과 풀 화이트 패턴의 경우 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00024
)을 구하면 표 1과 같다. 이때, 전력 P는 (전압 V)2에 비례하므로, 60V 이하의 전압 예를 들어, 50V의 전압을 사용한다면 60V 대비 약 31%의 전력이 절감되며, 40V의 전압을 사용한다면 60V 대비 약 56%의 전력이 절감되므로, Va를 50V나 40V를 사용한다면 전력 회수 회로를 사용할 필요가 없다. 따라서, Va는 60V로 가정하였다. 그리고 t1 및 t6은 12㎱로 가정하였고, t3 및 t8은 0㎱로 가정하였다. 이때, t1 및 t6은 어드레스 구동 회로(310)를 정상 동작시키기 위한 최소 설계 사양 값으로, 12㎱ 이하가 되면 어드레스 구동 회로(310)가 정상적인 동작을 할 수가 없으며 12㎱ 이상이 되면 플라즈마 표시 장치의 구동에 소요되는 시간을 낭비하게 된다. 그러나 이는 설계 사양에 따라 달라질 수 있다.
[표 1]
Figure 112007057254510-PAT00025
표 1에 나타낸 바와 같이, 본 발명의 실시 예에 따르면 전력 회수용 스위치(S3)를 턴온하는 기간(
Figure 112007057254510-PAT00026
)을 최소 62㎱ 이상으로 하고, 최대 132ns 이하로 한다. 이때, 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00027
)이 62㎱보다 짧으면 전력 회수용 커패시터(C1)에서 패널 커패시터(Cp)로의 전하 이동이 적어 어드레스 구동 회로(310)의 소비 전력이 상승하게 되며, 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00028
)이 132㎱보다 길어지면 Va 전압을 유지하는 기간이 짧아지며, 이로부터 Va 전압을 유지하는 기간이 700㎱ 이하가 될 수가 있다. 이렇게 되면, 어드레스 방전이 잘 일어나지 않게 된다.
그리고 도 5에 나타낸 바와 같이, A 전극(A)의 전압이 Va 전압에서 0V 전압까지 변경되는 기간(
Figure 112007057254510-PAT00029
)을 수학식 5과 같이 정의하고, 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00030
)을 수학식 6과 같이 정의할 수 있다.
Figure 112007057254510-PAT00031
Figure 112007057254510-PAT00032
여기서,
Figure 112007057254510-PAT00033
은 휴지 기간(Idle time)이고,
Figure 112007057254510-PAT00034
는 전력 회수용 커패시터(C1)의 전하를 사용하여 패널 커패시터(Cp)에 전하를 충전시키는 기간이며,
Figure 112007057254510-PAT00035
은 일반적으로 0으로 설정된다.
Figure 112007057254510-PAT00036
는 하이 임피던스(high impedance) 상태로서, 스위치(S1, S2, S3)가 모두 오프된 플로팅 상태를 나타낸다.
이때,
Figure 112007057254510-PAT00037
은 수학식 7과 같이 결정되며,
Figure 112007057254510-PAT00038
은 수학식 8와 같이 결정될 수 있다.
Figure 112007057254510-PAT00039
Figure 112007057254510-PAT00040
즉, A 전극(A)의 전압이 Va 전압에서 0V 전압까지 변경되는 기간(
Figure 112007057254510-PAT00041
) 중 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00042
)은 A 전극(A)의 전압이 0V 전압에서 Va 전압까지 변경되는 기간(
Figure 112007057254510-PAT00043
) 중 전력 회수용 스위치(S3)가 턴온되는 기간(
Figure 112007057254510-PAT00044
)과 동일하다.
그리고 본 발명의 실시 예에서 설명한 어드레스 전극 구동부(300)의 구동 회로의 구조는 Y 전극 및/또는 X 전극을 구동하는 주사 전극 구동부(400) 및/또는 유지 전극 구동부(500)에도 적용될 수도 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 어드레스 전극 구동부를 개략적으로 나타낸 도면이다.
도 3은 도 2의 어드레스 전극 구동부의 신호 타이밍을 나타낸 도면이다.
도 4a 내지 도 4d는 각각 도 2의 어드레스 전극 구동부의 동작을 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 전력 회수용 스위치의 타이밍을 나타낸 도면이다.
도 6a 및 도 6b는 각각 도트 ON/OFF 패턴 및 도트 ON/OFF 패턴의 영상 신호 입력 시 패널 커패시턴스를 모델링한 도면이다.
도 7a 및 도 7b는 각각 풀 화이트 패턴 및 풀 화이트 패턴의 영상 신호 입력 시 패널 커패시턴스를 모델링한 도면이다.

Claims (10)

  1. 전극, 그리고
    전력 회수용 커패시터와 구동 회로를 포함하며, 상기 구동 회로는 상기 전력 회수용 커패시터와 상기 전극 사이의 전류 경로를 제어하는 제1 스위치를 포함하며, 상기 전극의 전압을 제1 전압에서 제2 전압으로 변경하는 기간 중 제1 기간 동안 상기 제1 스위치를 턴온하고, 상기 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 기간 중 제2 기간 동안 상기 제1 스위치를 턴온하는 구동부
    를 포함하며,
    상기 제1 기간 및 제2 기간은 각각 62㎱ 이상인 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 구동 회로는 집적 회로 형태로 제작되어 있는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 전극과 상기 전력 회수용 커패시터를 연결하는 패키징 연결 부재를 더 포함하며,
    상기 구동 회로는 상기 패키징 연결 부재에 장착되어 있는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 패키징 연결 부재는 테이프 캐리어 패키지를 포함하는 플라즈마 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 기간 및 제2 기간은 각각 132ns 이하인 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 구동부는
    상기 제1 전압을 공급하는 제1 전원과 상기 전극 사이에 연결되어 있는 제2 스위치, 그리고
    상기 제2 전압을 공급하는 제2 전원과 상기 전극 사이에 연결되어 있는 제3 스위치
    를 더 포함하는 플라즈마 표시 장치.
  7. 어드레스 전극과 상기 어드레스 전극에 연결되는 어드레스 구동 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 어드레스 구동 회로는 상기 어드레스 전극과 전력 회수용 커패시터 사이의 전류 경로를 제어하는 스위치를 포함하며,
    상기 어드레스 전극의 전압을 제1 전압에서 제2 전압으로 변경하는 단계,
    상기 어드레스 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 변경하는 기간 중 상기 스위치를 턴온하는 단계,
    상기 어드레스 전극에 상기 제2 전압을 인가하는 단계,
    상기 어드레스 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 단계,
    상기 어드레스 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 기간 중 상기 스위치를 턴온하는 단계, 그리고
    상기 어드레스 전극에 상기 제1 전압을 인가하는 단계
    를 포함하며,
    상기 스위치를 턴온하는 시간은 62㎱ 이상인 플라즈마 표시 장치의 구동 방법.
  8. 제7항에 있어서,
    상기 어드레스 구동 회로는 집적 회로 형태로 제작되어 있는 플라즈마 표시 장치의 구동 방법.
  9. 제7항에 있어서,
    상기 플라즈마 표시 장치는,
    상기 어드레스 전극과 상기 전력 회수용 커패시터를 연결하는 패키징 연결 부재를 더 포함하며,
    상기 어드레스 구동 회로는 상기 패키징 연결 부재에 장착되어 있는 플라즈마 표시 장치의 구동 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 어드레스 전극의 전압을 상기 제2 전압으로 변경한 후 상기 어드레스 전극에 상기 제2 전압을 인가하기 전에 상기 어드레스 전극을 플로팅하는 단계, 그리고
    상기 어드레스 전극의 전압을 상기 제1 전압으로 변경한 후 상기 어드레스 전극에 상기 제1 전압을 인가하기 전에 상기 어드레스 전극을 플로팅하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
KR1020070079030A 2007-08-07 2007-08-07 플라즈마 표시 장치 및 그 구동 방법 KR20090014793A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070079030A KR20090014793A (ko) 2007-08-07 2007-08-07 플라즈마 표시 장치 및 그 구동 방법
JP2008036196A JP2009042731A (ja) 2007-08-07 2008-02-18 プラズマ表示装置およびその駆動方法
US12/179,365 US20090040209A1 (en) 2007-08-07 2008-07-24 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079030A KR20090014793A (ko) 2007-08-07 2007-08-07 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20090014793A true KR20090014793A (ko) 2009-02-11

Family

ID=40346023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079030A KR20090014793A (ko) 2007-08-07 2007-08-07 플라즈마 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US20090040209A1 (ko)
JP (1) JP2009042731A (ko)
KR (1) KR20090014793A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115240584A (zh) * 2022-05-30 2022-10-25 北京奕斯伟计算技术股份有限公司 时序控制器、源极驱动芯片、驱动电路及驱动控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626055B1 (ko) * 2005-01-10 2006-09-21 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
KR100627411B1 (ko) * 2005-04-19 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115240584A (zh) * 2022-05-30 2022-10-25 北京奕斯伟计算技术股份有限公司 时序控制器、源极驱动芯片、驱动电路及驱动控制方法
CN115240584B (zh) * 2022-05-30 2023-11-28 北京奕斯伟计算技术股份有限公司 时序控制器、源极驱动芯片、驱动电路及驱动控制方法

Also Published As

Publication number Publication date
JP2009042731A (ja) 2009-02-26
US20090040209A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
EP1542200B1 (en) Apparatus for and method of driving a sustain-discharge circuit of a plasma display panel
KR20050041716A (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
US6806655B2 (en) Apparatus and method for driving plasma display panel
US7542014B2 (en) Plasma display device and driving method thereof
KR100869795B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2005157294A (ja) プラズマ表示パネルの駆動方法及びプラズマ表示装置
KR100627412B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739640B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20090014793A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839373B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20090054222A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20090046507A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823194B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20060119415A (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100649191B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20070008246A1 (en) Plasma display and a method of driving the plasma display
KR100823488B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100521484B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100667949B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application