KR100521484B1 - 플라즈마 표시 장치와 그의 구동 방법 - Google Patents

Abstract

본 발명은 플라즈마 표시 장치와 그 구동방법에 관한 것이다. 본 발명에 따르면 어드레스 기간 후반으로 갈수록 스위칭에 의해 어드레스 전압을 인가하는 시간을 증가시킨다. 이와 같이 하면, 어드레스 기간 후반에 벽전하 소실로 인해 오방전 또는 저방전이 일어나는 것을 방지함으로써 어드레스 방전 효율을 높일 수 있다.

Description

플라즈마 표시 장치와 그의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 표시 패널(PDP)을 포함하는 플라즈마 표시 장치에 관한 것으로, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 패널에 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.

직류형 플라즈마 표시 장치는 전극의 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 삽입해야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널은 전극을 유전체층이 덮고 있어 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

이러한 교류형 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 구별하기 위하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.

이들 각 동작을 실행할 때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하, "패널 커패시터"라 함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 그러므로 어드레싱을 위한 파형을 인가하기 위해서는 어드레스 방전을 위한 전력 이외에 커패시턴스에 소정의 전압을 발생시키는 전하 주입용 무효 전력이 많이 필요하다. 소비 전력이 높은 경우에 어드레스 전극의 구동 IC의 부하가 증가하여 발열이 증가하고 이에 따라 구동 IC가 파괴될 수 있어서, 어드레스 구동 IC에는 무효 전력을 회수하여 재사용하는 전력 회수 회로가 일반적으로 사용된다. 이러한 전력 회수 회로로서 L.F. Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.

그런데, 어드레스 기간에 어드레스 전극에 어드레스 전압을 인가하기 위하여 전력 회수회로를 이용할 경우에는 처음부터 직접 어드레스 전압(V_a)을 인가하는 경우에 비해서 패널 커패시터의 전압이 전압(V_a)까지 도달하는 시간도 지연되고 전압(V_a)을 유지하는 시간도 짧기 때문에 어드레스 방전이 지연될 뿐 아니라 광파형도 감소한다.

특히, 주사 전극에 순차적으로 주사 펄스와 어드레스 펄스를 인가할 때, 패널 하부측 방전셀로 갈수록 리셋 기간이후 어드레싱 될 때까지의 시간 간격이 길어지기 때문에 벽전하가 소실되어 어드레스 펄스를 인가한 후 전압이 전압(V_a)까지 도달하는 시간이 더욱 길어진다. 따라서 저방전이 일어나거나 어드레스 방전이 실패할 확률도 높아지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 안정적인 어드레스 방전을 일으킬 수 있는 어드레스 구동 회로를 포함하는 플라즈마 표시 장치와 그 구동방법을 제공하는 것이다.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 제1 방향으로 뻗어 있는 복수의 제1 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널; 상기 복수의 제2 전극에 각각 전기적으로 연결되며 상기 복수의 제2 전극 중 제1 전압이 인가될 제2 전극을 선택하는 복수의 선택 회로; 상기 제2 전극에 상기 선택회로를 통하여 연결된 인덕터, 전력 회수용 전원과 상기 인덕터를 연결하는 스위칭부, 상기 제1 전압을 공급하는 전원과 상기 선택회로를 통하여 상기 제2 전극에 연결되는 제1 트랜지스터를 포함하며, 상기 스위칭부의 스위칭 동작과 상기 인덕터와 패널의 공진을 이용하여 상기 제2 전극의 전압을 증가시킨 후 상기 제1 트랜지스터를 턴 온하여 상기 제1 전압을 상기 제2 전극에 인가하는 구동회로를 포함하며,

어드레스 기간 중 제1 기간에서 상기 제1 트랜지스터를 턴 온하는 시간이 상기 제1 기간보다 시간적으로 뒤인 제2 기간에서 상기 제1 트랜지스터를 턴 온하는 시간보다 짧다.

또한, 상기 어드레스 기간 초반에서 후반으로 갈수록 상기 제1 트랜지스터를 턴 온하는 시간을 점진적으로 증가시킬 수 있다.

이때, 상기 스위칭부는,

상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어 상기 제2 전극의 전압을 증가시키는 방향으로 전류 경로를 형성하는 제2 트랜지스터; 및 상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어 상기 제2 전극의 전압을 감소시키는 방향으로 전류 경로를 형성하는 제3 트랜지스터를 포함하며,

상기 제2 트랜지스터를 턴 온하여 상기 제2 전극의 전압을 상기 제1 전압까지 상승시킨 후 상기 제1 트랜지스터를 턴 온하여 상기 제2 전극의 전압을 상기 제1 전압으로 유지한다.

또한, 상기 선택 회로는,

상기 제1 트랜지스터와 상기 제2 전극 사이에 전기적으로 연결되는 제4 트랜지스터; 및 상기 제2 전극과 접지단 사이에 전기적으로 연결되는 제5 트랜지스터를 포함한다.

본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극 및 상기 제1 전극에 교차하며 형성되는 복수의 어드레스 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법으로서,

어드레스 기간에,

a) 공진으로 상기 어드레스 전극의 전압을 상기 제1 전압까지 상승시키는 단계; b) 상기 어드레스 전극에 상기 제1 전압을 인가하는 단계; 및 c) 상기 어드레스 전극의 전압을 상기 제3 전압까지 낮추는 단계를 포함하며,

상기 b) 단계는,

상기 어드레스 기간 중 제1 기간에서 상기 어드레스 전극에 상기 제1 전압을 인가하는 시간이 상기 제1 기간보다 시간적으로 뒤인 제2 기간에서 상기 어드레스 전극에 상기 제1 전압을 인가하는 시간보다 짧다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.

먼저 본 발명의 실시예에 따른 플라즈마 표시 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다.

도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(이하 'X 전극 구동부'라 함)(400) 및 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 X 및 Y 전극(X1-Xn, Y1-Yn)이 배열된 유리 기판(도시하지 않음)과 어드레스 전극(A1-Am)이 배열된 유리 기판(도시하지 않음)으로 이루어진다. 두 유리 기판은 Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 서스테인 기간으로 이루어진다.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(400)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(500)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다.

도 2는 어드레스 구동부(300)에 포함된 본 발명의 실시예에 따른 어드레스 구동 회로를 나타낸 것이다.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 어드레스 구동 회로는 커패시터(C_a), 스위치(A_r, A_f, A_a, A_g), 다이오드(D1, D2) 및 인덕터(L)를 포함하는 전력 회수 회로와 각각 구동용 스위치(A_H)와 접지용 스위치(A_L)를 포함하는 복수의 어드레스 선택 회로를 포함(도 2에서는 하나의 어드레스 선택 회로만을 도시함)하며, 복수의 어드레스 선택 회로는 복수의 어드레스 전극에 각각 연결된다.

이러한 어드레스 구동 회로는 어드레스 전압을 인가할 어드레스 전극에 연결된 선택 회로의 스위치(A_H)를 턴 온한 상태에서 스위치(A_r)를 턴 온하여 LC 공진을 통해 커패시터(C_a)에 충전된 전압을 이용하여 패널 커패시터(C_p)의 전압을 전압(V _a) 근처까지 상승시킨 후 스위치(A_r)를 턴 오프하고 스위치(A_a)를 턴 온하여 전압(V _a)을 직접 인가하며, 이후 스위치(A_a)를 턴 오프하고 스위치(A_f)를 턴 온하여 LC 공진을 이용하여 패널 커패시터(C_p)에 충전된 전압을 커패시터(C_a)로 회수하면서 패널 커패시터(C_p)의 전압을 접지전압 근처까지 하강시키고, 스위치(A_f)를 턴 오프하고 스위치(A_g)를 턴 온하여 접지전압을 직접 인가한다.

아래에서는 본 발명의 실시예에 따른 어드레스 구동 회로의 동작에 대해서 도 3을 참조하여 설명한다.

도 3은 도 2의 어드레스 구동 회로에서 스위치(A_a)의 스위칭 기간에 따른 어드레스 방전 특성을 나타내는 도면이다.

도 3에 나타낸 바와 같이, 어드레스 구동 회로에서 스위치(A_a)를 턴 온하여 전압(V_a)을 직접 인가하는 스위칭 기간(VaT1)이 짧으면 어드레스 전극의 전압이 전압(V_a)까지 도달하는 데 걸리는 시간이 길어지며 방전이 일어나기 시작하는 방전 딜레이도 길어질 뿐 아니라 광파형의 크기(L1)도 작다(도 3의 (a) 참조). 반면에 스위치(A_a)를 턴 온하여 전압(V_a)을 직접 인가하는 스위칭 기간(VaT2)이 길면 어드레스 전극의 전압이 전압(V_a)까지 도달하는 데 걸리는 시간이 짧어지며 방전이 일어나기 시작하는 방전 딜레이도 짧아질 뿐 아니라 광파형의 크기(L2)도 크다(도 3의 (b) 참조).

그러므로, 본 발명의 실시예에서는 이러한 어드레스 방전 특성을 이용하여 어드레스 기간에 패널 하부의 방전셀에서 저방전이 발생하는 것을 방지한다.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 것이고, 도 5a 내지 도 5b는 각각 도 4의 구간 A 내지 C에서의 벽전하 상태를 나타낸 것이며, 도 6a 내지 도 6c는 각각 각 구간별 스위칭 기간을 도시한 것이다.

도 6a 내지 도 6c에 도시한 바와 같이, 본 발명의 실시예에 따르면 어드레스 구간 후반으로 갈수록 어드레스 구동 회로에서 스위치(A_a)를 턴 온하는 스위칭 기간(VaT)을 점점 증가시킨다. 그러면 패널 하부로 갈수록 어드레스 전극(A)의 전압이 전압(V_a)까지 도달하는 데 걸리는 시간이 짧아지고 전압(V_a)을 유지하는 시간이 길어지며 방전이 일어나기 시작하는 방전 딜레이도 짧아질 뿐 아니라 어드레스 방전에 의하여 발생되는 광파형의 크기도 증가하기 때문에 방전셀 내의 벽전하가 소실되어 저방전 및 오방전이 발생하는 것을 보완할 수 있다.

도 7은 본 발명의 실시예에 따른 어드레스 구동 회로에서 스위치(A_a)를 턴 온하는 스위칭 기간(VaT)과 주사 라인(Scan Line)과의 관계를 도시한 그래프이다.

도 7에 도시한 바와 같이, 패널 상부에서 하부로 갈수록 즉, 주사 라인이 증가할수록 스위치(A_a)를 턴 온하는 스위칭 기간(VaT)은 선형적으로 증가한다.

또한, 이와는 달리 어드레스 구간을 다수의 구간으로 나누고 동일한 구간 내의 스위칭 기간은 동일하게 설정하고 각 구간별 스위칭 기간만을 다르게 설정할 수 있으며, 이 경우에도 어드레스 구간 후반으로 갈수록 스위칭 기간은 증가한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이 본 발명에 의하면, 어드레스 구간 후반으로 갈수록 스위칭에 의해 어드레스 전압을 인가하는 시간을 증가시켜서 어드레스 구간 후반에 벽전하 소실로 인해 오방전 또는 저방전이 일어나는 것을 방지함으로써 어드레스 방전 효율을 높일 수 있다.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조도이다.

도 2는 본 발명의 실시예에 따른 어드레스 구동 회로를 나타낸 도이다.

도 3은 도 1의 어드레스 구동 회로에서 스위치(A_a)의 스위칭 기간에 따른 어드레스 방전 특성을 나타내는 도면이다.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.

도 5a 내지 도 5c는 도 4의 구동 파형에 따른 각 구간별 벽전하 상태를 나타내는 도면이다.

도 6a 내지 도 6c는 도 4의 구동 파형에 따른 각 구간별 스위칭 기간을 나타내는 도면이다.

도 7은 본 발명의 실시예에 따른 어드레스 구동 회로에서 스위치(A_a)를 턴 온하는 스위칭 기간(VaT)과 주사 라인(Scan Line)과의 관계를 나타내는 도면이다.

Claims (7)

1. 제1 방향으로 뻗어 있는 복수의 제1 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널;

   상기 복수의 제2 전극에 각각 전기적으로 연결되며 상기 복수의 제2 전극 중 제1 전압이 인가될 제2 전극을 선택하는 복수의 선택 회로;

   상기 제2 전극에 상기 선택회로를 통하여 연결된 인덕터, 전력 회수용 전원과 상기 인덕터를 연결하는 스위칭부, 상기 제1 전압을 공급하는 전원과 상기 선택회로를 통하여 상기 제2 전극에 연결되는 제1 트랜지스터를 포함하며, 상기 스위칭부의 스위칭 동작과 상기 인덕터와 패널의 공진을 이용하여 상기 제2 전극의 전압을 증가시킨 후 상기 제1 트랜지스터를 턴 온하여 상기 제1 전압을 상기 제2 전극에 인가하는 구동회로를 포함하며,

   어드레스 기간 중 제1 기간에서 상기 제1 트랜지스터를 턴 온하는 시간이 상기 제1 기간보다 시간적으로 뒤인 제2 기간에서 상기 제1 트랜지스터를 턴 온하는 시간보다 짧은

   플라즈마 표시 장치.
2. 제1항에 있어서,

   상기 어드레스 기간 초반에서 후반으로 갈수록 상기 제1 트랜지스터를 턴 온하는 시간을 점진적으로 증가시키는

   플라즈마 표시 장치.
3. 제1항에 있어서,

   상기 스위칭부는,

   상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어 상기 제2 전극의 전압을 증가시키는 방향으로 전류 경로를 형성하는 제2 트랜지스터; 및

   상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어 상기 제2 전극의 전압을 감소시키는 방향으로 전류 경로를 형성하는 제3 트랜지스터

   를 포함하는 플라즈마 표시 장치.
4. 제3항에 있어서,

   상기 제2 트랜지스터를 턴 온하여 상기 제2 전극의 전압을 상기 제1 전압까지 상승시킨 후 상기 제1 트랜지스터를 턴 온하여 상기 제2 전극의 전압을 상기 제1 전압으로 유지하는

   플라즈마 표시 장치.
5. 제1항에 있어서,

   상기 선택 회로는,

   상기 제1 트랜지스터와 상기 제2 전극 사이에 전기적으로 연결되는 제4 트랜지스터; 및

   상기 제2 전극과 접지단 사이에 전기적으로 연결되는 제5 트랜지스터

   를 포함하는 플라즈마 표시 장치.
6. 복수의 제1 전극 및 상기 제1 전극에 교차하며 형성되는 복수의 어드레스 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,

   어드레스 기간에,

   a) 공진으로 상기 어드레스 전극의 전압을 상기 제1 전압까지 상승시키는 단계;

   b) 상기 어드레스 전극에 상기 제1 전압을 인가하는 단계; 및

   c) 상기 어드레스 전극의 전압을 상기 제3 전압까지 낮추는 단계를 포함하며,

   상기 b) 단계는,

   상기 어드레스 기간 중 제1 기간에서 상기 어드레스 전극에 상기 제1 전압을 인가하는 시간이 상기 제1 기간보다 시간적으로 뒤인 제2 기간에서 상기 어드레스 전극에 상기 제1 전압을 인가하는 시간보다 짧은

   플라즈마 표시 장치의 구동 방법.
7. 제6항에 있어서,

   상기 어드레스 기간 초반에서 후반으로 갈수록 상기 어드레스 전극에 상기 제1 전압을 인가하는 시간을 점진적으로 증가시키는

   플라즈마 표시 장치의 구동 방법.