KR100551051B1 - 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 - Google Patents

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100551051B1
KR100551051B1 KR1020030085115A KR20030085115A KR100551051B1 KR 100551051 B1 KR100551051 B1 KR 100551051B1 KR 1020030085115 A KR1020030085115 A KR 1020030085115A KR 20030085115 A KR20030085115 A KR 20030085115A KR 100551051 B1 KR100551051 B1 KR 100551051B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
capacitor
inductor
address
Prior art date
Application number
KR1020030085115A
Other languages
English (en)
Other versions
KR20050051345A (ko
Inventor
정제석
이준영
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085115A priority Critical patent/KR100551051B1/ko
Priority to JP2004252033A priority patent/JP2005157294A/ja
Priority to EP04090354A priority patent/EP1536401A3/en
Priority to US10/948,179 priority patent/US20050116886A1/en
Priority to CNB2004100859079A priority patent/CN100470616C/zh
Publication of KR20050051345A publication Critical patent/KR20050051345A/ko
Application granted granted Critical
Publication of KR100551051B1 publication Critical patent/KR100551051B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Abstract

전력 회수 회로를 포함하는 어드레스 구동 회로에서, 어드레스 선택 회로의 스위칭 상태 변화가 거의 없는 패턴에서는 어드레스 구동 회로의 전력 회수 회로의 동작을 정지시킨다. 그리고 전력 회수 회로가 동작하는 경우에 외부 커패시터에 충전되는 에너지를 외부 커패시터에서 방전되는 에너지보다 크게 한다. 이와 같이 하면, 어드레스 선택 회로의 스위칭 상태 변화가 적은 패턴에서는 외부 커패시터의 전압이 어드레스 전압 근처로 증가하여 전력 회수량이 줄어든다. 그리고 스위칭 상태 변화가 큰 패턴에서는 외부 커패시터의 전압이 어드레스 전압의 절반과 어드레스 전압 사이에서 평형 상태로 되어서 전력 회수 동작이 이루어진다.
PDP, 어드레스, 전력 회수, 커패시터, 패턴, 스위칭

Description

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 {DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 4는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 5는 도 4의 어드레스 구동 회로의 개략적인 도면이다.
도 6은 도트 온/오프 패턴의 개념도이다.
도 7은 라인 온/오프 패턴의 개념도이다.
도 8은 풀 화이트 패턴의 개념도이다.
도 9는 도트 온/오프 패턴을 나타내기 위한 도 5의 전력 회수 회로의 구동 타이밍도이다.
도 10a 내지 도 10h는 도 9의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 11은 풀 화이트 패턴을 나타내기 위한 도 5의 전력 회수 회로의 구동 타 이밍도이다.
도 12a 내지 도 12d는 도 11의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 13은 본 발명의 제2 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 14는 본 발명의 제1 실시예에 따른 어드레스 구동 회로에서의 소비 전력을 나타내는 그래프이다.
도 15는 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 제어부를 나타내는 도면이다.
도 16은 본 발명의 제3 실시예에 따른 어드레스 구동 회로에서의 소비 전력을 나타내는 그래프이다.
본 발명은 플라즈마 표시 패널(PDP)의 구동 회로에 관한 것으로, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된 다.
직류형 플라즈마 표시 패널은 전극의 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 삽입해야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널은 전극을 유전체층이 덮고 있어 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 유리 기판(1) 위(도 1에서는 하측)에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 인접한 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4) 및 유지 전극(5)에 대해서 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과 쌍을 이루는 주사 전극(4) 및 유지 전극(5)과의 교차부에 있는 방전 공간이 방전 셀(12)을 형성한다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 형 태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 뻗어 있고 행 방향으로는 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn)이 뻗어 있다. 도 2에 도시된 방전 셀(12)은 도 1에 도시된 방전 셀(12)에 대응한다.
일반적으로 이러한 교류형 플라즈마 표시 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간, 소거 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 구별하기 위하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
이들 각 동작을 실행할 때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하, "패널 커패시터"라 함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 그러므로 어드레싱을 위한 파형을 인가하기 위해서는 어드레스 방전을 위한 전력 이외에 커패시턴스에 소정의 전압을 발생시키는 전하 주입용 무효 전력이 많이 필요하다. 소비 전력이 높은 경우에 어드레스 전극의 구동 IC의 부하가 증가하여 발열이 증가하고 이에 따라 구동 IC가 파괴될 수 있어서, 어드레스 구동 IC에는 무효 전력을 회수하여 재사용하는 전력 회수 회로가 일반적으로 사용된다. 이러한 전력 회수 회로로서 L.F. Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.
전력 회수 회로의 사용으로 인해 소비 전력이 높은 영상을 표시하는 경우에 소비 전력을 일정 수준까지 제한할 수는 있지만, 소비 전력이 낮은 영상을 표시하는 경우에도 전력 회수 회로가 동작하여 소비 전력이 높아지는 문제점이 있다. 즉, 모든 방전 셀이 켜지는 표시 패턴에서는 어드레스 전극에 어드레싱에 필요한 전압이 계속 인가되어야 하는데, 종래의 전력 회수 회로에서는 이 경우에도 접지 전압에 연결된 스위칭 소자의 턴온 동작에 의해 계속 전력 회수 동작을 하여 소비 전력이 높아지는 문제점이 있다.
또한, 종래의 전력 회수 회로는 전력 회수 과정 중에 트랜지스터의 스위칭 손실이나 회로의 기생 성분으로 인해 무효 전력을 100% 회수하지 못한다. 이로 인해 전력 회수 동작만으로는 패널 커패시터의 전압을 원하는 전압까지 변경시키지 못하고, 이에 따라 스위칭 소자가 하드 스위칭을 하게 된다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 표시 패널의 소비 전력을 줄일 수 있는 어드레스 구동 회로를 제공하는 것이다.
이러한 과제를 해결하기 위해서 본 발명은 어드레스 전극을 구동하는 회로의 전력 회수 회로의 동작을 제어한다.
본 발명의 한 특징에 따른 플라즈마 표시 장치는, 제1 방향으로 뻗어 있는 복수의 제1 전극 및 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널과 제1 및 제2 구동 회로, 선택 회로 및 제어부를 포함한다. 제1 구동 회로는 복수의 제1 전극에 순차적으로 제1 전압을 인가하며, 선택 회로는 제2 전극에 각각 전기적으로 연결되며 제2 전극 중 제2 전압이 인가될 제2 전극을 선택한다. 제2 구동 회로는 선택 회로에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터 및 인덕터의 제2단에 적어도 하나의 스위칭 소자를 통하여 전기적으로 연결되는 커패시터를 포함하며, 선택 회로에 의해 선택된 제2 전극에 제2 전압을 인가한다. 제어부는 입력되는 영상 신호에 따라 제2 구동 회로의 동작 모드를 결정한다. 제어부에 의해 결정된 모드가 제1 모드인 경우, 제2 구동 회로는 커패시터와 인덕터를 통하여 선택된 제2 전극과 제1 전극에 의해 형성되는 용량성 부하를 충전한 후 제2 전극에 제2 전압을 인가하고, 커패시터와 인덕터를 통하여 용량성 부하를 방전하여 제2 전극의 전압을 감소시키며, 용량성 부하가 방전된 후에 제2 전극의 잔류 전압은 선택 회로의 동작에 의해 감소된다. 제어부에 의해 결정된 상태가 제2 모드인 경우, 제2 구동 회로는 제2 전압을 제2 전극에 직접 인가한다.
본 발명의 한 실시예에 따르면, 제어부는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 하나의 서브필드에서 제1 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수가 소정치 이상인 경우에 제1 모드로 판단한다.
본 발명의 다른 실시예에 따르면, 제어부는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 하나의 서브필드에서 제1 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수와 제2 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수의 합이 소정치 이상인 경우에 제1 모드로 판단한다.
본 발명의 또다른 실시예에 따르면, 제1 모드에서 제2 구동 회로는 용량성 부하를 방전하기 전에 커패시터에 전류를 공급한다. 여기서 커패시터에 공급되는 전류는 제2 전압을 공급하는 전원에서 공급될 수 있다.
본 발명의 또다른 실시예에 따르면, 제1 모드에서 제2 구동 회로는 커패시터에 충전된 전압과 인덕터를 통하여 용량성 부하를 충전하는 제1 기간, 제2 전압을 공급하는 전원을 통하여 용량성 부하의 제2 전극을 제2 전압으로 유지하는 제2 기간, 전원을 이용하여 인덕터와 커패시터로 전류를 공급하는 제3 기간, 그리고 커패시터에 충전된 전압과 인덕터를 이용하여 용량성 부하를 방전시키는 제4 기간 순으로 동작한다.
본 발명의 또다른 실시예에 따르면, 인덕터의 제2단과 커패시터 사이에 병렬로 전기적으로 연결되는 제1 및 제2 스위칭 소자, 그리고 제2 전압을 공급하는 전원과 인덕터의 제1단과 선택 회로의 접점 사이에 전기적으로 연결되는 제3 스위칭 소자를 더 포함한다.
또한, 제1 내지 제3 스위칭 소자는 각각 바디 다이오드를 가지는 트랜지스터일 수 있다. 여기서, 제2 구동 회로는 커패시터, 제1 스위칭 소자 및 인덕터의 제2단 사이의 경로에서 제1 스위칭 소자의 바디 다이오드와 반대 방향으로 형성되는 제1 다이오드, 그리고 커패시터, 제2 스위칭 소자 및 인덕터의 제2단 사이의 경로에서 제2 스위칭 소자의 바디 다이오드와 반대 방향으로 형성되는 제2 다이오드를 더 포함할 수 있다.
또한, 제1 모드에서 제2 구동 회로는 제1 스위칭 소자가 턴온되는 제1 기간, 제3 스위칭 소자가 턴온되는 제2 기간, 제2 및 제3 스위칭 소자가 턴온되는 제3 기간, 그리고 제2 스위칭 소자가 턴온되는 제4 기간 순으로 동작할 수 있다.
또한, 제2 모드에서, 제1 스위칭 소자는 턴온되고 제2 및 제3 스위칭 소자는 턴오프될 수 있다.
본 발명의 또다른 실시예에 따르면, 적어도 하나의 인덕터는 제1 및 제2 인덕터를 포함하며, 제1 모드에서 제2 구동 회로는, 제1 인덕터를 통하여 용량성 부하를 충전하고, 제2 인덕터를 통하여 용량성 부하를 방전한다.
본 발명의 또다른 실시예에 따르면, 용량성 부하를 충전하는 경로상의 인덕터와 용량성 부하를 방전하는 경로상의 인덕터가 동일한 인덕터이다.
본 발명의 또다른 실시예에 따르면, 선택 회로는 제2 전극과 인덕터의 제1단 사이에 전기적으로 연결되는 제1 스위칭 소자, 그리고 제1 전극과 제3 전압을 공급하는 전원 사이에 전기적으로 연결되는 제2 스위칭 소자를 포함한다.
여기서, 복수의 선택 회로에서 제1 스위칭 소자가 턴온된 선택 회로에 전기적으로 연결되는 제1 전극과 선택된 제2 전극에 의해 켜질 방전 셀이 선택될 수 있다.
또한, 복수의 제2 전극이 순차적으로 선택되는 동안 복수의 선택 회로의 제1 스위칭 소자가 턴온되어 있는 경우에, 제2 구동 회로는 제2 모드에서 동작할 수 있다.
본 발명의 또다른 실시예에 따르면, 커패시터에는 제2 전압의 절반에 해당하는 전압과 제2 전압 사이에 해당하는 전압이 충전된다. 여기서, 제1 모드에서 커패시터의 전압은 가변될 수 있다.
본 발명의 다른 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극이 형성되어 있으며 제1 전극과 제2 전극에 의해 용량성 부하가 형성되며, 한 프레임을 복수의 서브필드로 분할하여 계조를 표현하는 플라즈마 표시 패널을 구동하는 방법이 제공된다. 이 구동 방법은 입력되는 영상 신호로부터 서브필드별로 동작 모드를 결정하는 단계, 그리고 복수의 제1 전극 중 제1 전압이 인가될 제1 전극을 선택하고 비선택된 제1 전극에 제2 전압을 인가하는 단계를 포함한다. 동작 모드가 제1 모드인 경우에, 이 구동 방법은, 제1 전극을 선택한 후 제1 전극에 제1단이 전기적으로 연결된 제1 인덕터를 통하여 선택된 제1 전극의 전압을 증가시키는 제1 단계, 제1 전압을 공급하는 제1 전원을 통하여 선택된 제1 전극의 전압을 실질적으로 제1 전압으로 유지시키는 제2 단계, 선택된 제1 전극의 전압을 실질적으로 제1 전압으로 유지시킨 상태에서 제1 전극에 전기적으로 연결된 제2 인덕터에 전류를 공급하는 제3 단계, 그리고 제2 인덕터를 통하여 선택된 제1 전극의 전압을 감소시키는 제4 단계를 더 포함한다. 그리고 동작 모드가 제2 모드인 경우에, 이 구동 방법은, 제1 전극을 선택한 후 제1 전압을 공급하는 제1 전원을 통하여 선택된 제1 전극에 제1 전압을 인가하는 단계를 더 포함한다.
본 발명의 한 실시예에 따르면, 제1 모드에서, 선택된 제1 전극의 전압의 증가 및 감소시에 커패시터가 제1 인덕터의 제2단과 제2 인덕터의 제2단에 전기적으 로 연결된다.
본 발명의 다른 실시예에 따르면, 제1 인덕터와 제2 인덕터는 동일한 인덕터이다.
본 발명의 또다른 실시예에 따르면, 제1 인덕터와 제2 인덕터는 서로 다른 인덕터이다.
본 발명의 또다른 실시예에 따르면, 복수의 제2 전극에 순차적으로 제3 전압이 인가되며, 제1 모드에서 제2 전극에 순차적으로 제3 전압이 인가될 때마다 제1 내지 제4 단계가 반복되고, 커패시터의 전압은 직전에 선택된 제1 전극과 현재 선택되는 제1 전극의 조합에 따라 변경된다.
본 발명의 또다른 특징에 따른 플라즈마 표시 장치는, 제1 방향으로 뻗어 있는 복수의 제1 전극 및 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널, 제1 및 제2 구동 회로, 선택 회로를 포함한다. 제1 구동 회로는 복수의 제1 전극에 순차적으로 제1 전압을 인가하며, 선택 회로는 복수의 제2 전극에 각각 전기적으로 연결되며 복수의 제2 전극 중 데이터가 기입될 제2 전극을 선택한다. 제2 구동 회로는 선택 회로에 전기적으로 연결되는 적어도 하나의 인덕터 및 인덕터와 적어도 하나의 스위칭 소자를 통하여 전기적으로 연결되는 커패시터를 포함한다. 제1 방향으로 뻗어 있는 소정 개수의 방전 셀에서 제2 방향으로 인접한 두 방전 셀에서의 데이터 변화량의 누적값이 소정치보다 큰 경우에, 제2 구동 회로는 인덕터와 커패시터를 차단한 상태에서 제2 전압을 제2 구동 회로에 의해 선택된 제2 전극에 인가한다. 데이터 변화량의 누적값이 소정치보다 작은 경우에, 제2 구동 회로는 선택 회로에 의해 선택된 제2 전극과 제1 전극에 의해 형성되는 용량성 부하를 인덕터와 커패시터를 이용하여 충전 및 방전하며, 용량성 부하를 충전한 후 제2 전압을 선택된 제2 전극에 인가하고, 용량성 부하가 충전되고 방전되는 동안 커패시터의 전압이 변경된다.
본 발명의 한 실시예에 따르면, 용량성 부하가 방전된 이후의 용량성 부하의 잔류 전압은 선택 회로의 구동에 의해 방전된다.
본 발명의 다른 실시예에 따르면, 데이터 변화량의 누적값은 하나의 서브필드에서의 누적값이다.
본 발명의 또다른 특징에 따른 플라즈마 표시 장치는, 제1 방향으로 뻗어 있는 복수의 주사 전극 및 주사 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 어드레스 전극을 포함하는 패널, 복수의 주사 전극에 순차적으로 주사 전압을 인가하는 제1 구동 회로, 복수의 어드레스 전극에 각각 전기적으로 연결되며 복수의 어드레스 전극 중 데이터가 기입될 어드레스 전극을 선택하는 선택 회로, 선택 회로에 의해 선택되는 어드레스 전극에 전기적으로 연결되는 제2 구동 회로, 그리고 입력되는 영상 신호에 따라 제2 구동 회로의 동작 모드를 결정하는 제어부를 포함한다. 제2 구동 회로는, 어드레스 전극에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터, 어드레스 전압을 공급하는 전원과 어드레스 전극 사이에 전기적으로 연결되는 제1 스위칭 소자, 커패시터, 그리고 인덕터의 제2단과 커패시터 사이에 전기적으로 연결되는 적어도 하나의 제2 스위칭 소자를 포함한다. 제어부에 의해 결정된 모드가 제1 모드인 경우, 제2 구동 회로는 제2 스위칭 소자의 온/오프 동작으로 어 드레스 전극의 전압을 증가 또는 감소시키며, 어드레스 전극의 전압이 감소된 후 어드레스 전극의 잔류 전압은 선택 회로의 동작에 의해 소정 전압까지 감소된다. 제어부에 의해 결정된 상태가 제2 모드인 경우, 제2 구동 회로는 제2 스위칭 소자를 오프하여 커패시터와 인덕터를 전기적으로 차단한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.
그리고 본 발명에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. ??
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도 이다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다. 도 3에서는 주사·유지 구동부(300)를 하나의 블록으로 도시하였지만, 일반적으로 주사 구동부와 유지 구동부로 분리되어 형성되어 있으며, 하나로 통합되어 형성될 수도 있다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 서로 쌍을 이루면서 뻗어있는 복수의 주사 전극(Y1∼Y n) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 어드레스 신호를 각 어드레스 전극(A1∼Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 주사 전극(Y1∼Yn)과 유지 전극(X1∼Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
그리고 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)는 일반적으로 인쇄 회로 기판(printed circuit board, PCB) 형태로 제작되어 샤시 베이 스(도시하지 않음)에 장착된다. 그리고 샤시 베이스는 플라즈마 표시 패널(100)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(100)과 결합된다.
일반적으로 플라즈마 표시 패널은 한 프레임을 복수의 서브필드로 나누어 구동되며, 각 서브필드의 어드레스 기간에서 복수의 방전 셀 중 방전될 방전 셀이 선택된다. 이때, 방전 셀을 선택하기 위해서 어드레스 기간에서는, 주사 전극에 순차적으로 주사 전압을 인가하고 주사 전압이 인가되지 않는 주사 전극을 양의 전압으로 바이어스한다. 그리고 주사 전압이 인가된 주사 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 어드레스 전극에 어드레싱을 위한 전압(이하, "어드레스 전압"이라 함)을 인가하고, 선택하지 않는 어드레스 전극에는 기준 전압을 인가한다. 일반적으로 어드레스 전압은 양의 전압을 사용하고 주사 전압은 접지 전압 또는 음의 전압을 사용하여, 어드레스 전압이 인가된 어드레스 전극과 주사 전압이 인가된 주사 전극에서 방전이 일어나서 해당 방전 셀이 선택된다. 그리고 기준 전압으로 접지 전압이 많이 사용된다.
아래에서는 선택하는 주사 전극에 인가되는 주사 전압과 선택하지 않는 어드레스 전극에 인가되는 기준 전압을 각각 접지 전압으로 가정하여 어드레스 구동부(200)에 포함된 어드레스 구동 회로에 대해서 도 4를 참조하여 설명한다.
도 4는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 어드레스 구동 회로 는 전력 회수 회로(210)와 복수의 어드레스 선택 회로(2201∼220m)를 포함한다. 어드레스 선택 회로(2201∼220m)는 복수의 어드레스 전극(A1∼Am )에 각각 연결되며, 각각 두 개의 스위칭 소자(AH, AL)를 구동용 및 접지용으로서 포함한다. 스위칭 소자(AH, AL)에는 바디 다이오드를 가지는 전계 효과 트랜지스터를 사용할 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 구동 스위칭 소자(AH)의 제1 단자는 전력 회수 회로(210)에 제2 단자는 어드레스 전극(A1∼Am)에 연결되며, 구동 스위칭 소자(AH)가 턴온되면 전력 회수 회로(210)에서 공급되는 어드레스 전압(Va)이 어드레스 전극(A1∼Am)에 전달된다. 접지 스위칭 소자(AL)는 어드레스 전극(A1∼Am)과 기준 전압(도 4에서는 접지 전압) 사이에 연결되며, 접지 스위칭 소자(AL)가 턴온되면 접지 전압이 어드레스 전극(A1∼Am)에 전달된다. 그리고 원칙적으로 구동 스위칭 소자(AH)와 접지 스위칭 소자(AL)가 동시에 턴온되지 않으므로 통상은 전환 스위치로 생각할 수 있다.
이와 같이, 어드레스 전극(A1∼Am)에 각각 연결된 어드레스 선택 회로(2201∼220m)의 양 스위칭 소자(AH, AL)가 제어 신호에 의해 턴온 또는 턴오프되어 어드레스 전극(A1∼Am)에 어드레스 전압(Va) 또는 접지 전압이 인가된다. 즉, 어드레스 기간에서 구동 스위칭 소자(AH)가 턴온되어 어드레스 전압(Va)이 인가된 어 드레스 전극은 선택이 되고 접지 스위칭 소자(AL)가 턴온되어 접지 전압이 인가된 어드레스 전극은 선택이 되지 않는다.
그리고 전력 회수 회로(210)는 스위칭 소자(Aa, Ar, Af), 인덕터(L 1, L2), 다이오드(D1, D2) 및 커패시터(C1, C2)를 포함한다. 스위칭 소자(A a, Ar, Af)는 바디 다이오드를 가지는 전계 효과 트랜지스터로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 스위칭 소자(Aa)는 어드레스 전압(Va)을 공급하는 전원(또는 전원선)과 어드레스 선택 회로(2201∼220m )의 구동 스위칭 소자(AH)의 제2 단자 사이에 연결되어 있으며, 커패시터(C1, C2 )는 어드레스 전압(Va)을 공급하는 전원과 접지 전압 사이에 직렬로 연결되어 있다. 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH)의 제2 단자에는 인덕터(L 1, L2)의 제1 단자가 각각 연결되어 있다. 커패시터(C1, C2)의 접점과 인덕터(L1)의 제2 단자 사이에는 스위칭 소자(Ar)와 다이오드(D1)가 직렬로 연결되어 있으며, 인덕터(L2)의 제2 단자와 커패시터(C1, C2)의 접점 사이에는 다이오드(D2)와 스위칭 소자(A f)가 직렬로 연결되어 있다.
이때, 인덕터(L1), 다이오드(D1) 및 스위칭 소자(Ar) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 인덕터(L2), 다이오드(D2) 및 스위칭 소자(Af ) 사이의 연 결 순서도 바뀔 수 있다. 다이오드(D1, D2)는 각각 스위칭 소자(Ar, A f)에 형성되는 바디 다이오드로 인해 생길 수 있는 전류 경로를 방지하기 위한 것으로, 바디 다이오드가 존재하지 않는다면 제거할 수도 있다. 그리고 전력 회수 회로(210) 동작 중에 어드레스 전극(A1∼Am)에 인가되는 전압이 어드레스 전압(Aa)을 넘지 않도록 클램핑 다이오드(D3)가 인덕터(L1)의 제2 단자와 어드레스 전압(Va)을 공급하는 전원 사이에 연결될 수 있다. 마찬가지로 어드레스 전극(A1∼Am)에 인가되는 전압이 접지 전압보다 작아지지 않도록 클램핑 다이오드(D4)가 접지 전압과 인덕터(L2)의 제2 단자 사이에 연결될 수 있다.
그리고 도 4에서 어드레스 선택 회로(2201∼220m)에 하나의 전력 회수 회로(210)가 연결되어 있는 것으로 도시하였지만, 어드레스 선택 회로(2201∼220m )를 몇 개의 그룹으로 분할하여 각 그룹마다 전력 회수 회로(210)를 연결시킬 수 있다. 또한 도 4에서는 커패시터(C1, C2)를 어드레스 전압(Va)을 공급하는 전원과 접지 전압 사이에 직렬 연결하였지만, 커패시터(C1)를 제거할 수도 있다.
다음, 도 5 내지 도 12d를 참조하여 본 발명의 제1 실시예에 따른 어드레스 구동 회로의 동작에 대해서 설명한다. 아래에서는 방전 전압에 비해 반도체 장치(스위칭 소자, 다이오드)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
도 5는 도 4의 어드레스 구동 회로의 개략적인 도면이다.
도 5에서는 설명의 편의상 인접한 두 개의 어드레스 선택 회로(2202i-1, 2202i)만을 도시하였으며, 어드레스 전극과 주사 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp1, Cp2)로 도시하였다. 또한, 앞에서 설명한 것처럼 패널 커패시터의 주사 전극 측에는 접지 전압이 인가되는 것으로 하였다.
도 5를 보면, 전력 회수 회로(210)가 어드레스 선택 회로(2202i-1, 2202i)의 구동 스위칭 소자(AH1, AH2)를 통하여 패널 커패시터(Cp1, Cp2 )에 연결되어 있으며, 어드레스 선택 회로(2202i-1, 2202i)의 접지 스위칭 소자(AL1, A L2)는 접지 전압에 연결되어 있다. 패널 커패시터(Cp1)는 어드레스 전극(A2i-1)과 주사 전극에 의해 형성되는 용량성 성분이며, 패널 커패시터(Cp2)는 어드레스 전극(A2i)과 주사 전극에 의해 형성되는 용량성 성분이다.
아래에서는 하나의 서브필드에서 화면에 표시되는 명암(온/오프) 패턴과 어드레스 신호 파형의 관계를 도 6 내지 도 8에 나타낸 대표적인 패턴을 예로 들어 어드레스 구동 회로의 동작과 함께 설명한다. 이러한 대표적인 패턴으로 어드레스 선택 회로(2201∼220m)의 스위칭 상태의 변화가 많은 도트 온/오프 패턴(dot on/off pattern)이나 라인 온/오프 패턴(line on/off pattern) 및 어드레스 선택 회로(2201∼220m)의 스위칭 상태의 변화가 없는 풀 화이트 패턴(full white pattern)이 있다.
도 6 내지 도 8은 각각 도트 온/오프 패턴, 라인 온/오프 패턴 및 풀 화이트 패턴의 개념도이다.
이러한 패턴은 어드레스 선택 회로(2201∼220m)의 스위칭에 의해 결정되며, 어떠한 패턴을 구현하는 경우에도 전력 회수 회로(210)의 스위칭 소자(Aa, Ar, A f)의 구동 타이밍은 동일하다. 그리고 어드레스 선택 회로의 스위칭 상태의 변화라는 것은 주사 전극이 순차적으로 선택될 때 어드레스 선택 회로의 양 스위칭 소자(AH, AL)의 턴온/턴오프 동작이 반복되는 것을 말한다. 즉, 주사 전극이 순차적으로 선택될 때 어드레스 전극에 어드레스 전압과 접지 전압이 교대로 인가되는 경우에 어드레스 선택 회로의 스위칭 상태의 변화가 많이 발생한다.
먼저, 도 6에 나타낸 도트 온/오프 패턴은 순차적으로 주사 전극(Y1, Y2, Y3 , Y4)이 선택될 때 홀수 번째 어드레스 전극(A1, A3)과 짝수 번째 어드레스 전극(A2, A4)에 교대로 어드레스 전압이 인가되어서 발생하는 명암 표시 패턴이다. 예를 들어 첫 번째 주사 전극(Y1)이 선택될 때는 홀수 번째 어드레스 전극(A1, A3 )에만 어드레스 전압이 인가되어 첫 번째 행의 홀수 번째 열이 선택되고, 두 번째 주사 전극(Y2)이 선택될 때는 짝수 번째 어드레스 전극(A2, A4)에만 어드레스 전압이 인가되어 두 번째 행의 짝수 번째 열에서 발광이 선택된다. 즉, 주사 전극(Y1)이 선택될 때는 홀 수 번째 어드레스 선택 회로의 구동 스위칭 소자(AH)가 모두 턴온되는 동시에 짝수 번째 어드레스 선택 회로의 접지 스위칭 소자(AL)가 모두 턴온되며, 주사 전극(Y2 )이 선택될 때는 짝수 번째 어드레스 선택 회로의 구동 스위칭 소자(AH)가 턴온되는 동시에 홀수 번째 어드레스 선택 회로의 접지 스위칭 소자(AL)가 턴온된다.
다음, 도 7에 나타낸 라인 온/오프 패턴은 첫 번째 주사 전극(Y1)이 선택될 때 모든 어드레스 전극(A1∼A4)에 어드레스 전압이 인가되지만 두 번째 주사 전극(Y2)이 선택될 때는 모든 어드레스 전극(A1∼A4)에 어드레스 전압이 인가되지 않는 표시 형태가 반복되어 얻어지는 표시 패턴이다. 즉, 주사 전극(Y1)이 구동될 때는 모든 어드레스 선택 회로의 구동 스위칭 소자(AH)가 턴온되고, 주사 전극(Y2)이 구동될 때는 모든 어드레스 선택 회로의 접지 스위칭 소자(AL)가 턴온된다.
그리고 도 8의 풀 화이트 패턴은 순차적으로 주사 전극이 선택될 때 모든 어드레스 전극에 어드레스 전압이 계속 인가되어 발생하는 표시 패턴이다. 즉, 모든 어드레스 선택 회로의 구동 스위칭 소자(AH)가 항상 턴온되어 있다.
이와 같이 도트 온/오프 패턴과 라인 온/오프 패턴에서는 어드레스 선택 회로의 접지 스위칭 소자(AL)가 주기적으로 턴온되지만, 풀 화이트 패턴에서는 접지 스위칭 소자(AL)가 턴온되지 않는다. 접지 스위칭 소자(AL)의 턴온 여부에 따라 도 5의 전력 회수 회로에서 커패시터(C2)의 전압이 달라진다.
아래에서는 도트 온/오프 패턴과 라인 온/오프 패턴은 접지 스위칭 소자(AL)가 주기적으로 턴온된다는 점에서 유사하게 동작하므로, 도트 온/오프 패턴과 풀 화이트 패턴을 예를 들어 도 5의 어드레스 구동 회로의 동작에 대해서 상세하게 설명한다.
1. 도트 온/오프 패턴 - 도 9, 도 10a 내지 도 10h 참조
먼저, 도트 온/오프 패턴을 예로 들어 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 많은 패턴을 표시하는 경우의 어드레스 구동 회로의 시계열적 동작 변화에 대해서 도 9, 도 10a 내지 도 10h를 참조하여 설명한다. 여기서, 동작 변화는 8개의 모드(M1∼M8)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위칭 소자(Ar, Af)의 턴온시에 생기는 인덕터(L1 또는 L2)와 패널 커패시터(Cp1 또는 Cp2)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 9는 도트 온/오프 패턴을 나타내기 위한 도 5의 전력 회수 회로의 구동 타이밍도이다. 도 10a 내지 도 10h는 도 9의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 5의 회로에서 도트 온/오프 패턴을 표시하는 경우에는, 하나의 주사 전극이 선택되는 경우에 홀수 번째 어드레스 전극(A2i-1)에 연결된 어드레스 선택 회로(2202i-1)의 구동 스위칭 소자(AH1)와 짝수 번째 어드레스 전극(A2i )에 연결된 어드레스 선택 회로(2202i)의 접지 스위칭 소자(AL2)가 턴온되고 어드레스 선택 회로(2202i)의 구동 스위칭 소자(AH2)와 어드레스 선택 회로(2202i-1)의 접지 스위칭 소자(AL1)가 턴오프된다. 다음 주사 전극이 선택되는 경우에는 구동 스위칭 소자(AH1)와 접지 스위칭 소자(AL2)가 턴오프되고 구동 스위칭 소자(AH2 )와 접지 스위칭 소자(AL1)가 턴온된다. 그리고 이러한 동작이 반복된다. 이와 같이 도트 온/오프 패턴을 표시하는 경우에는 어드레스 선택 회로(2202i-1, 2202i)의 구동 스위칭 소자(AH1, AH2)와 접지 스위칭 소자(AL1, AL2)의 턴온/턴오프 동작이 계속 반복된다.
도 9에서 모드 1(M1)이 시작되기 전에 스위칭 소자(AH1, AL2, Aa)가 턴온되고 스위칭 소자(AH2, AL1)가 턴오프되어 패널 커패시터(Cp1)에는 Va 전압이 인가되고 패널 커패시터(Cp2)에는 0V가 인가되어 있는 것으로 가정한다. 즉, 홀수 번째 어드레스 전극(A2i-1)에 Va 전압이 인가되고 짝수 번째 어드레스 전극(A2i)에 0V가 인가되어 있는 것으로 가정한다.
먼저 모드 1(M1)에서는 스위칭 소자(AH1, AL2, Aa)가 턴온되고 스위칭 소자(AH2, AL1)가 턴오프된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 도 10a에 나타낸 바와 같이 전원(Va), 스위칭 소자(Aa), 인덕터(L2), 다이오드(D 2), 스위칭 소 자(Af) 및 커패시터(C2)의 경로를 통하여 인덕터(L2)와 커패시터(C 2)로 전류가 주입되어 커패시터(C2)에 충전 전압이 발생한다.
다음, 모드 2(M2)에서는 스위칭 소자(Aa)가 턴오프되어 도 10b와 같이 패널 커패시터(Cp1), 구동 스위칭 소자(AH1)의 바디 다이오드, 인덕터(L2), 다이오드(D 2), 스위칭 소자(Af) 및 커패시터(C2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1)의 전압(Vp1)은 감소하고, 접지 스위칭 소자(AL2)가 턴온되어 있으므로 패널 커패시터(Cp2)의 전압(Vp2)은 0V로 계속 유지된다. 그리고 패널 커패시터(Cp1)에서 방전된 전류(에너지)는 커패시터(C2)로 공급되어, 커패시터(C 2)에 전압이 충전된다.
모드 3(M3)에서는 스위칭 소자(AH1, AL2)가 턴오프되고 스위칭 소자(AH2 , AL1)가 턴온되어 패널 커패시터(Cp1)에 0V가 인가된다. 그리고 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어 도 10c에 나타낸 것처럼 커패시터(C2), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L1), 구동 스위칭 소자(AH2 ) 및 패널 커패시터(Cp2)로 공진 경로가 형성된다. 이 공진 경로에 의해 커패시터(C2)에서 전류가 공급되어 패널 커패시터(Cp2)의 전압(Vp2)은 증가하게 되고, 커패시터(C2)는 방전된다. 이때, 패널 커패시터(Cp2)의 전압(Vp2)이 Va 전압을 넘어가게 되면 자동적으로 스위칭 소자(Aa)의 바디 다이오드가 도통되므로 패널 커패시터(Cp2)의 전압(Vp2 )은 Va 전압을 넘지 않는다. 그리고 패널 커패시터(Cp2)가 Va 전압이 된 후 인덕터(L1 )에 남아 있는 전류는 스위칭 소자(Aa)의 바디 다이오드를 통하여 전원으로 회수된다.
모드 4(M4)에서는 스위칭 소자(Aa)가 턴온(채널이 턴온)되고 스위칭 소자(Ar)가 턴오프되어 도 10d와 같이 패널 커패시터(Cp2)의 전압(Vp2 )이 Va 전압으로 유지된다.
이와 같이 모드 1 내지 4(M1∼M4)를 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i)의 구동 스위칭 소자(AH2)를 통하여 어드레스 전극(A2i )에 Va 전압을 공급한다. 그리고 어드레스 전극(A2i-1)은 어드레스 선택 회로(2202i-1)의 접지 스위칭 소자(AL1)를 통하여 0V로 유지된다.
다음, 모드 5(M5) 내지 모드 8(M8)에서는 어드레스 선택 회로의 스위칭 소자 동작만 바뀌고 전력 회수 회로의 스위칭 소자 동작은 동일하다.
모드 5(M5)에서는 스위칭 소자(AH2, AL1, Aa)가 턴온되고 스위칭 소자(A H1, AL2)가 턴오프된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 도 10e에 나타낸 바와 같이 전원, 스위칭 소자(Aa), 인덕터(L2), 다이오드(D2), 스위칭 소자(A f) 및 커패시터(C2)의 경로를 통하여 인덕터(L2)와 커패시터(C2)로 전류가 주입되어, 커패시 터(C2)에 충전 전압이 발생한다.
다음, 모드 6(M6)에서는 스위칭 소자(Aa)가 턴오프되어 도 10f와 같이 패널 커패시터(Cp2), 구동 스위칭 소자(AH2)의 바디 다이오드, 인덕터(L2), 다이오드(D 2), 스위칭 소자(Af) 및 커패시터(C2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp2)가 방전하여 그 전압(Vp2)이 감소하고, 접지 스위칭 소자(A L1)가 턴온되어 있으므로 패널 커패시터(Cp1)의 전압(Vp1)은 0V로 계속 유지된다. 그리고 패널 커패시터(Cp2)에서 방전된 전류(에너지)는 커패시터(C2)로 공급되어 커패시터(C 2)에 충전된다.
모드 7(M7)에서는 스위칭 소자(AH2, AL1)가 턴오프되고 스위칭 소자(AH1 , AL2)가 턴온되어 패널 커패시터(Cp2)에 0V가 인가된다. 그리고 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어 도 10g에 나타낸 것처럼 커패시터(C2), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L1), 구동 스위칭 소자(AH2 ) 및 패널 커패시터(Cp1)로 공진 경로가 형성된다. 이 공진 경로에 의해 커패시터(C2)에서 전류가 공급되어 패널 커패시터(Cp1)의 전압(Vp1)은 증가하게 되고, 커패시터(C2)는 방전된다. 이때, 패널 커패시터(Cp1)의 전압(Vp1)이 Va 전압을 넘어가게 되면 자동적으로 스위칭 소자(Aa)의 바디 다이오드가 도통되므로 패널 커패시터(Cp1)의 전압(Vp1 )은 Va 전압을 넘지 않는다. 그리고 패널 커패시터(Cp1)가 Va 전압이 된 후 인덕터(L1 )에 남아 있는 전류는 스위칭 소자(Aa)의 바디 다이오드를 통하여 전원으로 회수된다.
모드 8(M8)에서는 스위칭 소자(Ar)가 턴오프되고 스위칭 소자(Aa)가 턴온(채널이 턴온)되어 도 10h와 같이 패널 커패시터(Cp1)의 전압(Vp1)이 Va 전압으로 유지된다.
이와 같이 모드 5 내지 8(M5∼M8)을 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i-1)의 구동 스위칭 소자(AH1)를 통하여 어드레스 전극(A2i-1 )에 Va 전압을 공급한다. 그리고 어드레스 전극(A2i)은 어드레스 선택 회로(2202i)의 접지 스위칭 소자(AL2)를 통하여 0V로 유지된다. 이러한 모드 1 내지 8(M1∼M8)의 동작이 반복되면서 도트 온/오프 패턴이 구현된다.
여기서 축적 에너지의 이동 상황에 대해서 설명한다. 커패시터(C2)에 Va/2 전압이 충전되어 있고 커패시터(C2)의 커패시턴스가 커서 커패시터(C2)가 Va /2 전압을 공급하는 전원으로 작용한다면, LC 공진의 원리에 의해 모드 2 또는 6(M2 또는 M6)에서 Va 전압으로 충전된 패널 커패시터(Cp1 또는 Cp2)를 0V까지 방전할 수 있고 모드 3 또는 7(M3 또는 M7)에서 0V로 방전된 패널 커패시터(Cp1 또는 Cp2)를 V a 전압까지 충전할 수 있다.
먼저, 모드 1(M1)을 보면 전원에서 인덕터(L2)를 통하여 커패시터(C2)에 전류(에너지)가 공급되고, 모드 2(M2)에서는 패널 커패시터(Cp1)가 방전되면서 커패시터(C2)에 전류(에너지)가 공급된다. 즉, 모드 1 및 2(M1, M2)에서는 커패시터(C2 )에 에너지가 충전되어 커패시터(C2)의 전압이 ΔV1만큼 상승한다. 다음, 모드 3(M3)에서는 커패시터(C2)에서 인덕터(L1)를 통하여 전류가 공급되어 패널 커패시터(C p2)의 전압이 증가하고, 남은 전류는 전원으로 회수되어 에너지 순환된다. 즉, 모드 3(M3)에서는 커패시터(C2)에서 에너지가 방전되어 커패시터(C2)의 전압이 ΔV2만큼 하강한다. 그런데 초기에 커패시터(C2)에 Va/2 전압이 충전되어 있다고 가정하면, 커패시터(C2)의 충전시에는 모드 1(M1)에서 전원을 통하여 에너지를 더 공급하므로 커패시터(C2)의 충전 에너지가 커패시터(C2)의 방전 에너지보다 크다. 즉, ΔV1이 ΔV2보다 크다. 모드 5 내지 8(M5∼M8)에서 커패시터(C2)에 충전 및 방전되는 에너지도 모드 1 내지 4(M1∼M4)에서와 동일하다. 그리고 패널 커패시터(Cp1 또는 Cp2 )는 방전되어 잔류 전압이 0V로 된 이후에 모드 3 또는 7(M3, M7)에서 다시 충전이 되므로, 모드 1 내지 8(M1∼M8)이 반복되어도 패널 커패시터(Cp1 또는 Cp2)를 충전하기 위해 커패시터(C2)에서 방전되는 에너지는 실질적으로 일정하다.
그런데 커패시터(C2)의 충전 에너지가 방전 에너지보다 커서 커패시터(C2)의 전압이 증가하게 되면, 모드 1 및 2(M1, M2) 또는 모드 5 및 6(M5, M6)에서 커패시터(C2)에 충전되는 에너지가 감소한다. 즉, 모드 1 내지 8(M1∼M8)의 동작이 계속 반복되면 커패시터(C2)의 충전 에너지가 감소하게 되어, 최종적으로는 커패시터(C2 )의 충전 에너지와 방전 에너지가 동일하게 되는 평형 상태가 된다. 그리고 평형 상태에서는 커패시터(C2)에 충전된 전압이 Va/2 전압보다는 크고 Va 전압보다는 작아진다.
이와 같이 커패시터(C2)에 충전된 전압이 Va/2 전압보다 크면, 모드 3 및 7(M3, M7)에서 공진의 원리에 의해 패널 커패시터(Cp1, Cp2)에 커패시터(C2 )의 전압의 2배에 해당하는 전압, 즉 Va 전압보다 큰 전압이 충전될 수 있다. 따라서 어드레스 구동 회로에 기생 성분이 존재하는 경우에도 공진에 의해 패널 커패시터(Cp1, Cp2)의 전압이 Va 전압까지 증가할 수 있으며, 이에 따라 스위칭 소자(Aa )가 영전압 스위칭이 될 수 있다.
2. 풀 화이트 패턴 - 도 11, 도 12a 내지 도 12d 참조
풀 화이트 패턴을 예로 들어, 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 적은 패턴을 표시하는 경우의 어드레스 구동 회로의 시계열적 동작 변화에 대해서 도 11, 도 12a 내지 도 12d를 참조하여 설명한다. 여기서, 동작 변화는 4개의 모드(M1∼M4)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위칭 소자(Ar, Af)의 턴온시에 생기는 인덕터(L1 또는 L2)와 패널 커패시터(Cp1, Cp2 )의 조합에 의한 전압 및 전류의 변화 현상이다.
도 11은 풀 화이트 패턴을 나타내기 위한 도 5의 전력 회수 회로의 구동 타이밍도이다. 도 12a 내지 도 12d는 도 11의 구동 타이밍에 따른 도 5의 어드레스 구동 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 5의 회로에서 풀 화이트 패턴을 표시하는 경우에는, 주사 전극이 순차적으로 선택되는 중에 어드레스 선택 회로(2202i-1, 2202i)의 구동 스위칭 소자(A H1, AH2)가 항상 턴온되어 있다.
도 11에서 모드 1(M1)이 시작되기 전에 스위칭 소자(AH1, AH2, Aa)가 턴온되어 패널 커패시터(Cp1, Cp2)에는 Va 전압이 인가되어 있는 것으로 가정한다.
먼저 모드 1(M1)에서는 스위칭 소자(AH1, AH2, Aa)가 턴온된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 도 12a에 나타낸 것처럼 도 9의 모드 1(M1)과 같이 인덕터(L2)와 커패시터(C2)로 전류가 주입되어 커패시터(C2)에 전압이 충전된다.
다음, 모드 2(M2)에서는 스위칭 소자(Aa)가 턴오프되어 도 12b에 나타낸 바와 같이 패널 커패시터(Cp1, Cp2), 구동 스위칭 소자(AH1, AH2 )의 바디 다이오드, 인덕터(L2), 다이오드(D2), 스위칭 소자(Af) 및 커패시터(C2 )로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2 )은 감소하고, 도 9의 모드 2(M2)와 같이 커패시터(C2)에 전압이 충전된다.
모드 3(M3)에서는 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어, 도 12c에 나타낸 것처럼 커패시터(C2), 스위칭 소자(Ar), 다이오드(D1 ), 인덕터(L1), 스위칭 소자(AH2) 및 패널 커패시터(Cp1, Cp2 )로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2 )은 증가하게 되고 커패시터(C2)는 방전된다. 이때, 패널 커패시터(Cp1, Cp2)의 전압(V p1, Vp2)이 Va 전압을 넘어가게 되면 자동적으로 스위칭 소자(Aa)의 바디 다이오드가 도통되므로 패널 커패시터(Cp1, Cp2)의 전압은 Va 전압을 넘지 않는다.
모드 4(M4)에서는 스위칭 소자(Ar)가 턴오프되고 스위칭 소자(Aa)가 턴온(채널이 턴온)되어 도 12d와 같이 패널 커패시터(Cp1, Cp2)의 전압(Vp1, V p2)이 Va 전압으로 유지된다.
이와 같이 모드 1 내지 4(M1∼M4)를 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i-1, 2202i)의 구동 스위칭 소자(AH1, AH2)를 통하여 어드레스 전극(A2i-1, A2i)에 Va 전압을 공급한다. 그리고 도 8의 풀 화이트 패턴을 표시하는 경우에는 스위칭 소자(AH1, AH2)가 계속 턴온된 상태에서 모드 1 내지 4(M1∼M4)가 반복된다.
이때, 도 8의 풀 화이트 패턴에서는 어드레스 선택 회로(2202i-1, 2202i)의 접지 스위칭 소자(AL1, AL2)가 턴온되지 않으므로, 패널 커패시터(Cp1, C p2)의 잔류 전압이 방전되지 않는다. 즉, 모드 2(M2)를 통하여 패널 커패시터(Cp1, Cp2)가 방전된 이후에, 잔류 전압이 방전되지 않은 상태에서 패널 커패시터(Cp1, Cp2)가 모드 3(M3)을 통하여 다시 충전된다. 그러므로 에너지가 100% 회수되어 사용된다고 가정하면 모드 2(M2)에서 커패시터(C2)를 충전하는 에너지와 모드 3(M3)에서 커패시터(C2)에서 방전되는 에너지가 실질적으로 동일해진다. 그런데 커패시터(C2)에 전류를 공급하여 커패시터(C2)를 충전하는 모드 1(M1)의 과정이 더 수행되므로, 도 9의 풀 화이트 패턴을 표시하는 경우에는 커패시터(C2)에 충전되는 전압(ΔV1)이 커패시터(C2 )에서 방전되는 전압(ΔV2)보다 항상 크다.
커패시터(C2)에 충전되는 전압(ΔV1)이 커패시터(C2)에서 방전되는 전압(ΔV2)보다 클 때, 모드 1 내지 4(M1∼M4)의 과정이 반복되면 커패시터(C2)의 전압이 증가하게 된다. 그러면 커패시터(C2)의 전압이 증가하면 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)에서 커패시터(C2)로 방전되는 전류가 줄어들어서 패널 커패시터(Cp1, Cp2)에서 방전되는 양이 줄어든다. 즉, 도 11에 나타낸 바와 같이 모드 1 내지 4(M1∼M4)의 과정이 반복되면 패널 커패시터(Cp1, Cp2)의 전압(Vp1 , Vp2)이 감소하 는 양이 줄어들게 된다.
그리고 커패시터(C2)의 전압이 계속 증가하면 Va 전압과 실질적으로 동일해지면, 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 커패시터(C 2)의 전압과 동일하므로 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)가 방전하지 않는다. 그리고 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 감소되지 않으므로 모드 3(M3)에서 패널 커패시터(Cp1, Cp2)가 충전되지 않는다. 이와 같이 커패시터(C2)의 전압이 Va 전압까지 증가하면 모드 2 및 3(M2, M3)에서 실질적으로 전류의 이동이 거의 없어지게 된다. 즉, 풀 화이트 패턴을 표시하는 경우에는 전력 회수 회로(210)가 실질적으로 동작하지 않는다.
이상에서 설명한 바와 같이, 본 발명의 제1 실시예에 따른 전력 회수 회로는 어드레스 선택 회로의 스위칭 동작에 의해서 커패시터(C2)의 전압 레벨이 자동적으로 변경되어 전력 회수 회로의 동작이 설정된다. 이때, 커패시터(C2)의 전압은 커패시터(C2)에 충전되는 에너지와 커패시터(C2)에서 방전되는 에너지에 의해 결정된다. 그리고 커패시터(C2)의 충전 에너지는 전원에서 인덕터를 통하여 공급되는 에너지와 패널 커패시터의 방전 에너지로 이루어지고 커패시터(C2)의 방전 에너지는 패널 커패시터의 충전 에너지로 이루어지므로, 커패시터(C2)에 어드레스 전압의 절반(Va/2) 정도의 전압이 충전되어 있는 경우에는 커패시터(C2)의 충전 에너지가 커패시터(C2 )의 방전 에너지보다 크다.
그런데 도트 온/오프 패턴과 같은 경우에는 어드레스 전압까지 충전되었던 패널 커패시터가 어드레스 선택 회로의 스위칭 소자(AL)의 턴온에 의해 접지 전압까지 완전히 방전된 후에 어드레스 전압까지 다시 충전이 되므로, 동작이 반복되어도 패널 커패시터의 충전 에너지인 커패시터(C2)의 방전 에너지는 거의 일정하다. 반면, 커패시터(C2)에 대략 Va/2 전압이 충전된 상태에서는 커패시터(C2 )의 충전 에너지가 방전 에너지보다 크므로 커패시터(C2)의 전압이 증가하고, 이에 따라 커패시터(C2)의 충전 에너지가 감소한다. 따라서 동작이 반복되면 커패시터(C2)의 충전 에너지가 줄어들어 커패시터(C2)의 방전 에너지와 거의 동일해지는 평형 상태가 되어서 전력 회수 동작이 이루어진다.
즉, 어드레스 선택 회로(2201∼200m)의 스위칭 상태의 변화가 많아서 어드레스 선택 회로(2201∼200m)에 연결된 복수의 패널 커패시터 중에서 접지 전압까지 완전히 방전된 이후에 어드레스 전압까지 충전되는 패널 커패시터가 많은 경우에는, 커패시터(C2)가 Va/2 전압에서 Va 전압 사이의 전압으로 충전되어 전력 회수 동작이 이루어진다.
그리고 풀 화이트 패턴과 같은 경우에는 어드레스 전압까지 충전되었던 패널 커패시터에 연결된 접지 스위칭 소자(AL)가 턴온되지 않는다. 그런데 커패시터(C2 )의 충전 에너지가 방전 에너지보다 커서 커패시터(C2)의 전압이 Va/2 전압보다 커지면, 인덕터와 패널 커패시터의 공진에 의해서는 패널 커패시터의 전압이 접지 전압까지는 방전되지 않는다. 그리고 어드레스 전압까지 충전되었던 패널 커패시터에 연결된 접지 스위칭 소자(AL)가 턴온되지 않으므로 패널 커패시터에는 잔류 전압이 생긴다. 이러한 잔류 전압으로 인해 패널 커패시터의 충전 에너지와 패널 커패시터의 방전 에너지가 동일하게 감소하고, 이에 따라 커패시터(C2)의 전압은 계속 증가한다. 커패시터(C2)의 전압이 증가하면 패널 커패시터의 잔류 전압 또한 증가하게 되어, 최종적으로 패널 커패시터에 충전되는 에너지와 방전되는 에너지가 거의 없게 되어 전력 회수 회로에서 소모되는 에너지가 거의 없어진다.
그리고 풀 화이트 패턴만이 아니라 모든 화면에서 한 색상만 표시되는 패턴, 또는 일정량의 어드레스 전극에만 계속 어드레스 전압이 인가되는 패턴에서도 풀 화이트 패턴과 같이 전력 회수 동작이 거의 이루어지지 않는다.
이와 같이 본 발명의 제1 실시예에서는 어드레스 선택 회로의 스위칭 변화가 많아서 전력 회수 동작이 필요한 패턴에서는 전력 회수 동작을 하고 어드레스 선택 회로의 스위칭 변화가 거의 없어 전력 회수 동작이 필요 없는 패턴에서는 전력 회수 동작을 자동으로 하지 않는다.
이상, 본 발명의 제1 실시예에서는 커패시터(C2)가 방전되는데 사용되는 인 덕터(L1)와 커패시터(C2)를 충전하는데 사용하는 인덕터(L2)를 다르게 하였지만, 도 13과 같이 동일한 인덕터(L)를 사용할 수도 있다. 즉, 도 13과 같이 인덕터(L)의 제1 단자를 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH)의 제2 단자에 연결하고, 인덕터(L)의 제2 단자에는 다이오드(D1, D2)를 병렬로 연결할 수 있다. 이와 같이 하면, 커패시터(C2)에 충전되는 전류와 커패시터(C2)에서 방전되는 전류가 모두 인덕터(L)를 통과하여 흐른다.
도 14는 본 발명의 제1 실시예에 따른 어드레스 구동 회로에서의 소비 전력을 나타내는 그래프이다. 도 14를 보면, 제1 실시예에 따른 어드레스 구동 회로는 도트 온/오프 패턴, 라인 온/오프 패턴 등의 스위칭 상태 변화가 많은 패턴에서는 전력 회수 회로가 없는 회로보다 소비 전력이 낮고 종래의 전력 회수 회로와는 동일한 소비 전력을 가지는 것을 알 수 있다. 또한 풀 화이트 패턴, 풀 레드 패턴, 풀 그린 패턴, 풀 블루 패턴 등과 같이 스위칭 상태 변화가 적은 패턴에서는 종래의 전력 회수 회로보다 낮은 소비 전력을 가지는 것을 알 수 있다. 그런데 제1 실시에 따른 어드레스 구동 회로는 스위칭 상태 변화가 적은 패턴에서도 어느 정도의 전력 회수 동작을 하기 때문에, 도 14에 나타낸 것처럼 전력 회수 회로가 없는 회로에 비해서 스위칭 상태 변화가 적은 패턴에서 소비 전력이 높게 나타난다.
아래에서는 스위칭 상태 변화가 적은 패턴에서 제1 실시예에 비해 소비 전력을 줄일 수 있는 실시예에 대해서 도 15 및 도 16을 참조하여 설명한다.
도 15는 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 제어부를 나타 내는 도면이며, 도 16은 본 발명의 제3 실시예에 따른 어드레스 구동 회로에서의 소비 전력을 나타내는 그래프이다.
본 발명의 제3 실시예에 따른 플라즈마 표시 장치는 도 3의 플라즈마 표시 장치와 제어부(400)에서 차이가 있다. 도 15를 보면, 제3 실시예에 따른 플라즈마표시 장치의 제어부(400)는 데이터 처리부(410), 어드레스 소비 전력 판단부(420), 어드레스 전력 회수 판단부(430) 및 어드레스 전력 회수 제어부(440)를 포함한다.
데이터 처리부(410)는 입력되는 영상 신호를 서브필드별 온/오프 데이터로 변환한다. 플라즈마 표시 패널에서 256계조를 표현하기 위해 한 프레임이 유지 기간의 길이의 가중치가 각각 1, 2, 4, 8, 16, 32, 64, 128인 8개의 서브필드(1SF∼8SF)로 분할되어 구동된다고 가정할 때, 데이처 처리부(410)는 예를 들어 계조 100의 영상 신호를 "00100110"의 8비트 데이터로 변환한다. "00100110"에서 '0'과 '1'의 숫자는 순서대로 8개의 서브필드(1SF∼8SF)에 대응하고, '0'은 해당 서브필드에서 방전 셀(도트)이 방전하지 않는 것(오프)을 나타내며 '1'은 해당 서브필드에서 방전 셀이 방전하는 것(온)을 나타낸다.
어드레스 소비 전력 판단부(420)는 데이터 처리부(410)에서 서브필드별 온/오프 데이터로 변환된 영상 신호로부터 서브필드별로 어드레스 소비 전력(AP)을 측정한다. 어드레스 소비 전력(AP)은 어드레스 선택 회로(2201∼220m)의 스위칭 상태 변화에 따라 결정된다. 스위칭 상태 변화는 열 방향(도 3에서 세로 방향)으로 인접한 두 방전 셀 중 하나의 방전 셀이 온이고 다른 방전 셀이 오프인 경우에 발생하 므로, 어드레스 소비 전력(AP)은 수학식 1에 나타낸 것처럼 열 방향으로 인접한 두 방전 셀의 온/오프 데이터의 차이의 총합으로 계산될 수 있다.
Figure 112003045096315-pat00001
여기서, Rij, Gij, Bij는 각각 i행 및 j열의 R(red), G(green), B(blue) 방전 셀의 온/오프 데이터이다.
일반적으로 영상 신호는 행 순서대로 직렬로 입력되므로 인접한 두 방전 셀의 온/오프 데이터의 차이를 계산하기 위해서, 어드레스 소비 전력 판단부(420)는 한 행의 영상 신호를 저장하기 위한 라인 메모리(도시하지 않음)를 포함한다. 어드레스 소비 전력 판단부(420)는 한 행의 영상 신호에 대한 서브필드별 온/오프 데이터가 입력되는 경우에 이를 라인 메모리에 순차적으로 저장하며 라인 메모리에 저장된 이전 행의 데이터를 판독하여 인접한 두 방전 셀에서 서브필드별로 온/오프 데이터의 차이를 계산한다. 그리고 어드레스 소비 전력 판단부(420)는 이와 같이 계산한 결과를 모든 방전 셀에 대해서 서브필드별로 계산하여 계산 결과의 총합으로서 어드레스 소비 전력(AP)을 구한다. 또한, 어드레스 소비 전력 판단부(420)는 두 방전 셀에서의 서브필드별 온/오프 데이터의 차이를 온/오프 데이터의 XOR(exclusive OR) 연산으로 계산할 수도 있다.
다음, 어드레스 전력 회수 판단부(430)는 서브필드별로 수학식 1로 계산한 어드레스 소비 전력(AP)에 따라 전력 회수 회로의 동작 여부를 나타내는 제어 신호 를 출력한다. 즉, 어드레스 전력 회수 판단부(430)는 어드레스 소비 전력(AP)가 임계치보다 큰 경우에는 스위칭 상태의 변화가 많으므로 전력 회수 회로의 동작을 나타내는 제어 신호를 출력하고, 어드레스 소비 전력(AP)이 임계치보다 작은 경우에는 스위칭 상태의 변화가 적으므로 전력 회수 회로의 동작 정지를 나타내는 제어 신호를 출력한다.
어드레스 전력 회수 제어부(440)는 어드레스 전력 회수 판단부(430)의 제어 신호가 동작을 나타내는 경우에는 제1 및 제2 실시예에서 설명한 것처럼 어드레스 구동 회로의 전력 회수 회로(210)가 동작하도록 제어한다. 그리고 어드레스 전력 회수 판단부(430)의 제어 신호가 전력 회수 회로의 동작 정지를 나타내는 경우에는 전력 회수 회로(210)의 동작을 정지시키도록 제어한다. 전력 회수 회로(210)의 동작을 정지시키기 위해서 어드레스 전력 회수 제어부(440)는 스위칭 소자(Ar, Af)를 항상 턴오프 상태로 하고 스위칭 소자(Aa)를 턴온 상태로 하여 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH)의 제1 단자에 Va 전압이 계속 인가되도록 한다. 그러면 어드레스 선택 회로(2201∼220m)의 구동 스위칭 소자(AH )의 턴온 동작만으로 어드레싱을 위한 전압(Va)을 어드레스 전극(A1∼Am)에 인가할 수 있다. 이와 같이 하면, 스위칭 소자(Ar, Af)의 턴온 동작에 의한 공진으로 발생하는 전력 소모가 없어진다.
이와 같이, 본 발명의 제3 실시예에서는 스위칭 상태의 변화가 적은 표시 패 턴에서 전력 회수 회로(210)의 스위칭 소자(Ar, Af)의 동작을 완전히 정지시키므로, 스위칭 소자(Ar, Af)의 동작에 의한 스위칭 손실과 스위칭 소자(Ar, A f)의 턴온에 의해 발생하는 공진에 의한 전력 소모를 완전히 제거할 수 있다. 따라서 제3 실시예에 의하면 도 16에 나타낸 바와 같이 제1 및 제2 실시예에 비해서 풀 화이트, 풀 레드, 풀 그린, 풀 블루 등의 스위칭 상태의 변화가 적은 표시 패턴에서 전력 소모가 줄어든다.
이상, 본 발명의 제3 실시예에서는 어드레스 소비 전력을 판단하기 위해서 열 방향으로 인접한 방전 셀의 온/오프 여부를 판단하였지만, 실제로 어드레스 전력 소모는 행 방향으로 인접한 방전 셀에 의해서도 영향을 받는다. 아래에서는 행 방향으로 인접한 방전 셀의 영향을 고려하여 전력 회수 회로의 동작을 제어하는 실시예에 대해서 설명한다.
도 1 내지 도 3에 나타낸 바와 같이, 어드레스 전극(A1∼Am)은 열 방향으로 뻗어 있으므로, 행 방향으로 인접한 두 어드레스 전극(Ai, Ai+1) 사이에 커패시턴스 성분이 존재한다. 여기서 인접한 두 어드레스 전극(Ai, Ai+1)에 의해 커패시턴스 성분이 형성되므로 인접한 두 어드레스 전극(Ai, Ai+1)에 같은 전압이 인가되는 경우가 다른 전압이 인가되는 경우에 비해서 소비 전력이 작다. 즉, 도 6에서 설명한 도트 온/오프 패턴에서의 소비 전력이 도 7에서 설명한 라인/오프 패턴에서의 소비 전력보다 크다.
이는 행 방향으로 인접한 방전 셀의 온/오프 상태가 다르면 인접한 두 어드레스 전극(Ai, Ai+1) 사이의 커패시턴스가 증가하기 때문이다. 이와 같이 행 방향으로 생성되는 커패시턴스가 증가하면 어드레스 구동 회로의 전력 회수 회로가 담당해야 하는 전체 커패시턴스가 증가하므로, 커패시턴스에 소정의 전압을 발생시키기 위한 전하 주입용 무효 전력이 증가한다. 반대로, 인접한 방전 셀의 온/오프 상태가 동일하면 인접한 두 어드레스 전극(Ai, Ai+1) 사이의 커패시턴스가 감소하고, 이에 따라 전체 커패시턴스가 감소한다. 전체 커패시턴스가 감소하면 커패시턴스에 소정의 전압을 발생시키기 위한 무효 전력이 감소한다.
이와 같이 행 방향으로 인접한 방전 셀의 온/오프 상태에 따라서 소모되는 무효 전력이 달라지므로, 본 발명의 제3 실시예에서는 행 방향으로 인접한 방전 셀의 온/오프 상태도 같이 고려하여 전력 회수 회로의 동작 여부를 결정한다. 즉, 수학식 2에 나타낸 것처럼 어드레스 소비 전력(AP)을 계산하는 경우에 열 방향으로 인접한 방전 셀의 온/오프 상태의 차이뿐만 아니라 행 방향으로 인접한 방전 셀의 온/오프 상태의 차이도 고려한다. 수학식 2에서는 행 방향으로 R, G, B 순으로 반복되는 것으로 하였다.
Figure 112003045096315-pat00002
이와 같이 본 발명의 제3 및 제4 실시예에서는 어드레스 소비 전력이 적은 패턴에서는 전력 회수 회로(210)의 동작을 정지시킴으로써 전력 회수에서 발생하는 전력 소모를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 어드레스 선택 회로의 스위칭 변화가 많은 패턴에서는 전력 회수 동작을 하고, 어드레스 선택 회로의 스위칭 변화가 없는 패턴에서는 전력 회수 동작이 중지되어 전력 소모를 줄일 수 있다. 그리고 외부 커패시터가 소정 전압의 절반보다 큰 값으로 충전되므로 어드레스 전압을 인가하는 경우에 영전압 스위칭을 할 수 있다.

Claims (36)

  1. 제1 방향으로 뻗어 있는 복수의 제1 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널,
    상기 복수의 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동 회로,
    상기 복수의 제2 전극에 각각 전기적으로 연결되며 상기 복수의 제2 전극 중 제2 전압이 인가될 제2 전극을 선택하는 복수의 선택 회로,
    상기 선택 회로에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터 및 상기 인덕터의 제2단에 적어도 하나의 스위칭 소자를 통하여 전기적으로 연결되는 커패시터를 포함하며 상기 선택 회로에 의해 선택된 제2 전극에 상기 제2 전압을 인가하는 제2 구동 회로, 그리고
    입력되는 영상 신호에 따라 상기 제2 구동 회로의 동작 모드를 결정하는 제어부를 포함하며,
    상기 제어부에 의해 결정된 모드가 제1 모드인 경우, 상기 제2 구동 회로는 상기 커패시터와 상기 인덕터를 통하여 상기 선택된 제2 전극과 상기 제1 전극에 의해 형성되는 용량성 부하를 충전한 후 상기 제2 전극에 상기 제2 전압을 인가하고, 상기 커패시터와 상기 인덕터를 통하여 상기 용량성 부하를 방전하여 상기 제2 전극의 전압을 감소시키며, 상기 용량성 부하가 방전된 후에 상기 제2 전극의 잔류 전압은 상기 선택 회로의 동작에 의해 감소되며,
    상기 제어부에 의해 결정된 상태가 제2 모드인 경우, 상기 제2 구동 회로는 상기 제2 전압을 상기 제2 전극에 직접 인가하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제어부는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 하나의 서브필드에서 상기 제1 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수가 소정치 이상인 경우에 상기 제1 모드로 판단하는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제어부는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 하나의 서브필드에서 상기 제1 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수와 상기 제2 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수의 합이 소정치 이상인 경우에 상기 제1 모드로 판단하는 플라즈마 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 모드에서 상기 제2 구동 회로는 상기 용량성 부하를 방전하기 전에 상기 커패시터에 전류를 공급하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 커패시터에 공급되는 전류는 상기 제2 전압을 공급하는 전원에서 공급되는 플라즈마 표시 장치.
  6. 제4항에 있어서,
    상기 제1 모드에서 상기 제2 구동 회로는
    상기 커패시터에 충전된 전압과 상기 인덕터를 통하여 상기 용량성 부하를 충전하는 제1 기간,
    상기 제2 전압을 공급하는 전원을 통하여 상기 용량성 부하의 제2 전극을 상기 제2 전압으로 유지하는 제2 기간,
    상기 전원을 이용하여 상기 인덕터와 상기 커패시터로 전류를 공급하는 제3 기간, 그리고
    상기 커패시터에 충전된 전압과 상기 인덕터를 이용하여 상기 용량성 부하를 방전시키는 제4 기간
    순으로 동작하는 플라즈마 표시 장치.
  7. 제4항에 있어서,
    상기 인덕터의 제2단과 상기 커패시터 사이에 병렬로 전기적으로 연결되는 제1 및 제2 스위칭 소자, 그리고
    상기 제2 전압을 공급하는 전원과 상기 인덕터의 제1단과 상기 선택 회로의 접점 사이에 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제1 내지 제3 스위칭 소자는 각각 바디 다이오드를 가지는 트랜지스터이며,
    상기 제2 구동 회로는,
    상기 커패시터, 상기 제1 스위칭 소자 및 상기 인덕터의 제2단 사이의 경로에서 상기 제1 스위칭 소자의 바디 다이오드와 반대 방향으로 형성되는 제1 다이오드, 그리고
    상기 커패시터, 상기 제2 스위칭 소자 및 상기 인덕터의 제2단 사이의 경로에서 상기 제2 스위칭 소자의 바디 다이오드와 반대 방향으로 형성되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    상기 제1 모드에서 상기 제2 구동 회로는
    상기 제1 스위칭 소자가 턴온되는 제1 기간, 상기 제3 스위칭 소자가 턴온되는 제2 기간, 상기 제2 및 제3 스위칭 소자가 턴온되는 제3 기간, 그리고 상기 제2 스위칭 소자가 턴온되는 제4 기간 순으로 동작하는 플라즈마 표시 장치.
  10. 제7항에 있어서,
    상기 제2 모드에서, 상기 제1 스위칭 소자는 턴온되고 상기 제2 및 제3 스위칭 소자는 턴오프되는 플라즈마 표시 장치.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 적어도 하나의 인덕터는 제1 및 제2 인덕터를 포함하며,
    상기 제1 모드에서 상기 제2 구동 회로는, 상기 제1 인덕터를 통하여 상기 용량성 부하를 충전하고, 상기 제2 인덕터를 통하여 상기 용량성 부하를 방전하는 플라즈마 표시 장치.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 용량성 부하를 충전하는 경로상의 상기 인덕터와 상기 용량성 부하를 방전하는 경로상의 상기 인덕터가 동일한 인덕터인 플라즈마 표시 장치.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 선택 회로는 상기 제2 전극과 상기 인덕터의 제1단 사이에 전기적으로 연결되는 제1 스위칭 소자, 그리고 상기 제1 전극과 제3 전압을 공급하는 전원 사이에 전기적으로 연결되는 제2 스위칭 소자를 포함하는 플라즈마 표시 패널의 구동 장치.
  14. 제13항에 있어서,
    상기 복수의 선택 회로에서 상기 제1 스위칭 소자가 턴온된 선택 회로에 전기적으로 연결되는 제1 전극과 상기 선택된 제2 전극에 의해 켜질 방전 셀이 선택 되는 플라즈마 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 제2 전극이 순차적으로 선택되는 동안 상기 복수의 선택 회로의 상기 제1 스위칭 소자가 턴온되어 있는 경우에, 상기 제2 구동 회로는 상기 제2 모드에서 동작하는 플라즈마 표시 장치.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 커패시터에는 상기 제2 전압의 절반에 해당하는 전압과 상기 제2 전압 사이에 해당하는 전압이 충전되는 플라즈마 표시 장치.
  17. 제16항에 있어서,
    상기 제1 모드에서 상기 커패시터의 전압은 가변되는 플라즈마 표시 장치.
  18. 복수의 제1 전극과 복수의 제2 전극이 형성되어 있으며 상기 제1 전극과 상기 제2 전극에 의해 용량성 부하가 형성되며, 한 프레임을 복수의 서브필드로 분할하여 계조를 표현하는 플라즈마 표시 패널을 구동하는 방법에 있어서,
    입력되는 영상 신호로부터 서브필드별로 동작 모드를 결정하는 단계, 그리고
    상기 복수의 제1 전극 중 제1 전압이 인가될 제1 전극을 선택하고 비선택된 제1 전극에 제2 전압을 인가하는 단계를 포함하며,
    상기 동작 모드가 제1 모드인 경우에,
    상기 제1 전극을 선택한 후 상기 제1 전극에 제1단이 전기적으로 연결된 제1 인덕터를 통하여 상기 선택된 제1 전극의 전압을 증가시키는 제1 단계,
    상기 제1 전압을 공급하는 제1 전원을 통하여 상기 선택된 제1 전극의 전압을 실질적으로 상기 제1 전압으로 유지시키는 제2 단계,
    상기 선택된 제1 전극의 전압을 실질적으로 상기 제1 전압으로 유지시킨 상태에서 상기 제1 전극에 전기적으로 연결된 제2 인덕터에 전류를 공급하는 제3 단계, 그리고
    상기 제2 인덕터를 통하여 상기 선택된 제1 전극의 전압을 감소시키는 제4 단계를 더 포함하며,
    상기 동작 모드가 제2 모드인 경우에,
    상기 제1 전극을 선택한 후 상기 제1 전압을 공급하는 제1 전원을 통하여 상기 선택된 제1 전극에 상기 제1 전압을 인가하는 단계를 더 포함하는 플라즈마 표시 패널의 구동 방법.
  19. 제18항에 있어서,
    상기 제1 전극과 상기 제2 전극이 교차하는 영역에서 방전 셀이 형성되며,
    상기 영상 신호로부터 서브필드별로 동작 모드를 결정하는 단계는, 하나의 서브필드에서 상기 제1 전극이 뻗어 있는 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수가 소정치 이상인 경우에 상기 제1 모드로 판단하는 플라즈 마 표시 패널의 구동 방법.
  20. 제18항에 있어서,
    상기 제1 전극과 상기 제2 전극이 교차하는 영역에서 방전 셀이 형성되며,
    상기 영상 신호로부터 서브필드별로 동작 모드를 결정하는 단계는, 하나의 서브필드에서 상기 제1 전극이 뻗어 있는 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수와 상기 제2 전극이 뻗어 있는 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수의 합이 소정치 이상인 경우에 상기 제1 모드로 판단하는 플라즈마 표시 패널의 구동 방법.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 모드에서, 상기 선택된 제1 전극의 전압의 증가 및 감소시에 커패시터가 상기 제1 인덕터의 제2단과 상기 제2 인덕터의 제2단에 전기적으로 연결되는 플라즈마 표시 패널의 구동 방법.
  22. 제21항에 있어서,
    상기 제1 인덕터를 통하여 상기 제1 전극의 전압이 증가하는 과정에 상기 커패시터가 방전되며,
    상기 제2 인덕터에 전류가 공급되고 상기 제2 인덕터를 통하여 상기 제1 전극의 전압이 감소하는 과정에 상기 커패시터가 충전되는 플라즈마 표시 패널의 구 동 방법.
  23. 제22항에 있어서,
    상기 커패시터에서 방전되는 에너지가 상기 커패시터에 충전되는 에너지보다 작은 플라즈마 표시 패널의 구동 방법.
  24. 제22항에 있어서,
    상기 커패시터에 저장된 전압은 상기 제1 전압의 절반과 상기 제1 전압 사이에 해당하는 전압이 플라즈마 표시 패널의 구동 방법.
  25. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 동일한 인덕터인 플라즈마 표시 패널의 구동 방법.
  26. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 서로 다른 인덕터인 플라즈마 표시 패널의 구동 방법.
  27. 제26항에 있어서,
    상기 복수의 제2 전극에 순차적으로 제3 전압이 인가되며,
    상기 제1 모드에서 상기 제2 전극에 순차적으로 상기 제3 전압이 인가될 때마다 상기 제1 내지 제4 단계가 반복되고, 상기 커패시터의 전압은 직전에 선택된 제1 전극과 현재 선택되는 제1 전극의 조합에 따라 변경되는 플라즈마 표시 패널의 구동 방법.
  28. 제1 방향으로 뻗어 있는 복수의 제1 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제2 전극을 포함하는 패널,
    상기 복수의 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동 회로,
    상기 복수의 제2 전극에 각각 전기적으로 연결되며 상기 복수의 제2 전극 중 데이터가 기입될 제2 전극을 선택하는 선택 회로, 그리고
    상기 선택 회로에 전기적으로 연결되는 적어도 하나의 인덕터 및 상기 인덕터와 적어도 하나의 스위칭 소자를 통하여 전기적으로 연결되는 커패시터를 포함하는 제2 구동 회로를 포함하며,
    제1 방향으로 뻗어 있는 소정 개수의 방전 셀에서 제2 방향으로 인접한 두 방전 셀에서의 데이터 변화량의 누적값이 소정치보다 큰 경우에, 상기 제2 구동 회로는 상기 인덕터와 상기 커패시터를 차단한 상태에서 제2 전압을 상기 제2 구동 회로에 의해 선택된 제2 전극에 인가하며,
    상기 데이터 변화량의 누적값이 소정치보다 작은 경우에, 상기 제2 구동 회로는 상기 선택 회로에 의해 선택된 제2 전극과 상기 제1 전극에 의해 형성되는 용량성 부하를 상기 인덕터와 상기 커패시터를 이용하여 충전 및 방전하며, 상기 용 량성 부하를 충전한 후 상기 제2 전압을 상기 선택된 제2 전극에 인가하고, 상기 용량성 부하가 충전되고 방전되는 동안 상기 커패시터의 전압이 변경되는 플라즈마 표시 장치.
  29. 제28항에 있어서,
    상기 용량성 부하가 방전된 이후의 상기 용량성 부하의 잔류 전압은 상기 선택 회로의 구동에 의해 방전되는 플라즈마 표시 장치.
  30. 제29항에 있어서,
    상기 용량성 부하를 방전하기 전에 상기 제2 전압을 공급하는 전원에서 상기 인덕터를 통하여 상기 커패시터에 전류를 공급하는 플라즈마 표시 장치.
  31. 제29항에 있어서,
    상기 커패시터에 충전되는 에너지는 상기 용량성 부하에서 방전되는 에너지와 상기 전원에서 상기 인덕터를 통하여 공급되는 에너지를 포함하며,
    상기 커패시터에서 방전되는 에너지는 상기 용량성 부하를 충전하는 에너지를 포함하는 플라즈마 표시 장치.
  32. 제28항 내지 제31항 중 어느 한 항에 있어서,
    상기 데이터 변화량의 누적값은 하나의 서브필드에서의 누적값이 플라즈마 표시 장치.
  33. 제1 방향으로 뻗어 있는 복수의 주사 전극 및 상기 주사 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 어드레스 전극을 포함하는 패널,
    상기 복수의 주사 전극에 순차적으로 주사 전압을 인가하는 제1 구동 회로,
    상기 복수의 어드레스 전극에 각각 전기적으로 연결되며 상기 복수의 어드레스 전극 중 데이터가 기입될 어드레스 전극을 선택하는 선택 회로,
    상기 선택 회로에 의해 선택되는 어드레스 전극에 전기적으로 연결되는 제2 구동 회로, 그리고
    입력되는 영상 신호에 따라 상기 제2 구동 회로의 동작 모드를 결정하는 제어부를 포함하며,
    상기 제2 구동 회로는,
    상기 어드레스 전극에 제1단이 전기적으로 연결되는 적어도 하나의 인덕터, 어드레스 전압을 공급하는 전원과 상기 어드레스 전극 사이에 전기적으로 연결되는 제1 스위칭 소자, 커패시터, 그리고 상기 인덕터의 제2단과 상기 커패시터 사이에 전기적으로 연결되는 적어도 하나의 제2 스위칭 소자를 포함하며,
    상기 제어부에 의해 결정된 모드가 제1 모드인 경우, 상기 제2 구동 회로는 상기 제2 스위칭 소자의 온/오프 동작으로 상기 어드레스 전극의 전압을 증가 또는 감소시키며, 상기 어드레스 전극의 전압이 감소된 후 상기 어드레스 전극의 잔류 전압은 상기 선택 회로의 동작에 의해 소정 전압까지 감소되며,
    상기 제어부에 의해 결정된 상태가 제2 모드인 경우, 상기 제2 구동 회로는 상기 제2 스위칭 소자를 오프하여 상기 커패시터와 상기 인덕터를 전기적으로 차단하는 플라즈마 표시 장치.
  34. 제33항에 있어서,
    상기 제어부는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 하나의 서브필드에서 상기 제1 방향으로 인접한 방전 셀과 온/오프 상태가 다른 방전 셀의 개수가 소정치 이상인 경우에 상기 제1 모드로 판단하는 플라즈마 표시 장치.
  35. 제33항 또는 제34항에 있어서,
    상기 제1 모드에서 상기 제2 구동 회로는 상기 어드레스 전극의 전압을 감소시키기 전에 상기 전원과 인덕터를 통하여 상기 커패시터에 전류를 공급하는 플라즈마 표시 장치.
  36. 제35항에 있어서,
    상기 제1 모드에서, 상기 제2 구동 회로는
    상기 제2 스위칭 소자가 턴온되는 제1 기간, 상기 제1 스위칭 소자가 턴온되는 제2 기간, 상기 제1 및 제2 스위칭 소자가 턴온되는 제3 기간, 그리고 상기 제2 스위칭 소자가 턴온되는 제4 기간 순으로 동작하는 플라즈마 표시 장치.
KR1020030085115A 2003-11-27 2003-11-27 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 KR100551051B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030085115A KR100551051B1 (ko) 2003-11-27 2003-11-27 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
JP2004252033A JP2005157294A (ja) 2003-11-27 2004-08-31 プラズマ表示パネルの駆動方法及びプラズマ表示装置
EP04090354A EP1536401A3 (en) 2003-11-27 2004-09-15 Plasma display device, driving method and address electrode driving circuit for the same with energy recovery circuit
US10/948,179 US20050116886A1 (en) 2003-11-27 2004-09-24 Driving method of plasma display panel and plasma display device
CNB2004100859079A CN100470616C (zh) 2003-11-27 2004-10-25 等离子显示板的驱动方法及等离子显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085115A KR100551051B1 (ko) 2003-11-27 2003-11-27 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20050051345A KR20050051345A (ko) 2005-06-01
KR100551051B1 true KR100551051B1 (ko) 2006-02-09

Family

ID=34464762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085115A KR100551051B1 (ko) 2003-11-27 2003-11-27 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Country Status (5)

Country Link
US (1) US20050116886A1 (ko)
EP (1) EP1536401A3 (ko)
JP (1) JP2005157294A (ko)
KR (1) KR100551051B1 (ko)
CN (1) CN100470616C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308202B2 (en) 2002-02-01 2007-12-11 Cubic Corporation Secure covert combat identification friend-or-foe (IFF) system for the dismounted soldier
KR100670150B1 (ko) * 2005-08-17 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동 방법
JP4937635B2 (ja) * 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR100869795B1 (ko) 2006-11-02 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2008268794A (ja) * 2007-04-25 2008-11-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP5050056B2 (ja) * 2007-06-29 2012-10-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US8027591B2 (en) 2007-10-29 2011-09-27 Cubic Corporation Resonant quantum well modulator driver
US7859675B2 (en) 2007-11-06 2010-12-28 Cubic Corporation Field test of a retro-reflector and detector assembly
KR20090108878A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 플라즈마 디스플레이 패널의 구동 회로 및 구동 방법
WO2010029620A1 (ja) * 2008-09-10 2010-03-18 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
CN101685600B (zh) * 2008-09-28 2011-03-16 四川虹欧显示器件有限公司 用于等离子显示器的能量恢复电路及其驱动方法
WO2010058447A1 (ja) * 2008-11-21 2010-05-27 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105114A (ja) 1996-09-25 1998-04-24 Daewoo Electron Co Ltd Ｐｄｐの電力回収装置
KR20030000107A (ko) * 2001-06-22 2003-01-06 삼성전자 주식회사 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
US20030173905A1 (en) 2002-03-18 2003-09-18 Jun-Young Lee PDP driving device and method
KR20050033166A (ko) * 2003-10-06 2005-04-12 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3241577B2 (ja) * 1995-11-24 2001-12-25 日本電気株式会社 表示パネル駆動回路
JP3460496B2 (ja) * 1997-03-06 2003-10-27 三菱電機株式会社 プラズマディスプレイの駆動装置
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JP3080064B2 (ja) * 1998-05-01 2000-08-21 日本電気株式会社 プラズマディスプレイパネルの駆動回路
JP2000163012A (ja) * 1998-11-26 2000-06-16 Matsushita Electric Ind Co Ltd 表示パネルの駆動方式
JP3511475B2 (ja) * 1999-01-14 2004-03-29 富士通株式会社 表示パネルの駆動方法及び集積回路デバイス
JP3322343B2 (ja) * 1999-02-19 2002-09-09 日本電気株式会社 プラズマディスプレイパネルの駆動装置及び駆動方法
US7053869B2 (en) * 2000-02-24 2006-05-30 Lg Electronics Inc. PDP energy recovery apparatus and method and high speed addressing method using the same
JP3644867B2 (ja) * 2000-03-29 2005-05-11 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその製造方法
JP2001306028A (ja) * 2000-04-21 2001-11-02 Pioneer Electronic Corp 表示パネルの駆動装置
JP4660026B2 (ja) * 2000-09-08 2011-03-30 パナソニック株式会社 表示パネルの駆動装置
KR100370035B1 (ko) * 2000-10-28 2003-01-29 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 전극 구동방법
JP4660020B2 (ja) * 2001-06-14 2011-03-30 パナソニック株式会社 ディスプレイパネルの駆動装置
JP4268390B2 (ja) * 2002-02-28 2009-05-27 パイオニア株式会社 表示パネルの駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105114A (ja) 1996-09-25 1998-04-24 Daewoo Electron Co Ltd Ｐｄｐの電力回収装置
KR20030000107A (ko) * 2001-06-22 2003-01-06 삼성전자 주식회사 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
US20030173905A1 (en) 2002-03-18 2003-09-18 Jun-Young Lee PDP driving device and method
KR20050033166A (ko) * 2003-10-06 2005-04-12 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치

Also Published As

Publication number Publication date
CN100470616C (zh) 2009-03-18
EP1536401A2 (en) 2005-06-01
KR20050051345A (ko) 2005-06-01
US20050116886A1 (en) 2005-06-02
CN1622153A (zh) 2005-06-01
EP1536401A3 (en) 2007-08-22
JP2005157294A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US6963174B2 (en) Apparatus and method for driving a plasma display panel
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100551051B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100550985B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100521489B1 (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR100578802B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
US6727659B2 (en) Apparatus and method for driving plasma display panels
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100560516B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100884531B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100578959B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100458574B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100570612B1 (ko) 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR100536225B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050006108A (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20050120201A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee