KR100578959B1 - 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 - Google Patents

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100578959B1
KR100578959B1 KR1020030072299A KR20030072299A KR100578959B1 KR 100578959 B1 KR100578959 B1 KR 100578959B1 KR 1020030072299 A KR1020030072299 A KR 1020030072299A KR 20030072299 A KR20030072299 A KR 20030072299A KR 100578959 B1 KR100578959 B1 KR 100578959B1
Authority
KR
South Korea
Prior art keywords
address
voltage
switching element
turned
inductor
Prior art date
Application number
KR1020030072299A
Other languages
English (en)
Other versions
KR20050036589A (ko
Inventor
김명관
정제석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030072299A priority Critical patent/KR100578959B1/ko
Publication of KR20050036589A publication Critical patent/KR20050036589A/ko
Application granted granted Critical
Publication of KR100578959B1 publication Critical patent/KR100578959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

어드레스 기간에서 플라즈마 표시 패널의 어드레스 전극에 인가되는 어드레스 펄스 폭을 가변시키는 방법을 제공한다. 입력되는 영상 신호로부터 화면 부하율을 계산하고, 화면 부하율에 따라 전체 유지방전 펄스의 개수가 변경되는 경우에 유지방전 펄스의 개수의 변경에 따른 휴지 기간의 길이를 계산한다. 이 휴지 기간의 길이를 총 서브필드의 개수와 총 라인 수로 나누어서 하나의 어드레스 펄스 폭의 변화량을 계산한다. 그리고 이 변화량을 전력 회수 회로에서 전원에 연결된 스위치의 턴온 시간에 반영한다. 이와 같이 하면, 어드레스 펄스 폭을 충분히 확보할 수 있어서 어드레스 방전을 안정적으로 일으킬 수 있다.
PDP, 어드레스, 전력 회수, 커패시터, 패턴, 스위칭, 펄스 폭, 부하율

Description

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치{DRIVING METHOD OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 4는 본 발명의 실시예에 따른 플라즈마 표시 패널의 제어부를 나타내는 블록도이다.
도 5는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
도 6은 도 5의 어드레스 구동 회로의 구동 타이밍도이다.
도 7은 본 발명의 제2 실시예에 따른 어드레스 구동 회로의 개략적인 도면이다.
도 8은 도트 온/오프 패턴을 나타내기 위한 도 7의 어드레스 구동 회로의 구동 타이밍도이다.
도 9는 풀 화이트 패턴을 나타내기 위한 도 7의 어드레스 구동 회로의 구동 타이밍도이다.
도 10은 본 발명의 제3 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다.
본 발명은 플라즈마 표시 패널(PDP)의 구동 회로에 관한 것으로, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널은 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 유리 기판(1) 위에는 유전체층(2) 및 보호막(3)으 로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 2)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전 셀(12)을 형성한다.
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn )이 배열되어 있다. 도 2에 도시된 방전 셀(12)은 도 1에 도시된 방전 셀(12)에 대응한다.
일반적으로 이러한 교류형 플라즈마 표시 패널은 한 프레임을 복수의 서브필드로 나누어 구동되며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)을 어드레싱하여 벽전하를 쌓아두 는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이와 같이, 모든 서브필드에 어드레스 기간이 포함되므로 각 서브필드에 할당되는 어드레스 기간의 길이가 짧게 할 수밖에 없다. 이와 같이 어드레스 기간에서 선택되는 주사 전극과 어드레스 전극에 인가되는 펄스의 폭이 짧아지면, 어드레스 방전에서 불량이 발생할 확률이 높아진다. 그리고 어드레스 방전에서 불량이 발생하면, 유지 기간에서 켜져야 할 방전 셀에서 방전이 일어나지 않는 불량이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 어드레스 기간에서 어드레스 방전이 용이하게 일으킬 수 있는 플라즈마 표시 패널의 구동 방법 및 구동 장치를 제공하는 것이다.
이러한 과제를 해결하기 위해서 본 발명은 화면 부하율에 따라 달라지는 휴지 기간의 길이를 어드레스 펄스 폭에 반영한다.
본 발명의 한 특징에 따르면 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치에서, 한 프레임은 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되고, 각 서브필드는 복수의 방전 셀 중에서 켜질 방전 셀을 선택하는 어드레스 기간과 선택된 방전 셀에 대해서 각 서브필드의 가중치에 해당하는 시간 동안 방전을 행하는 유지 기간을 포함한다. 이 플라즈마 표시 장치는, 일 방향으로 형성되는 복 수의 어드레스 전극 및 어드레스 전극과 교차하는 방향으로 형성되어 있는 복수의 주사 전극을 포함하며, 주사 전극과 어드레스 전극이 교차하는 영역에 방전 셀이 형성되는 플라즈마 표시 패널, 주사 전극이 순차적으로 선택되는 동안, 선택된 주사 전극과 인접한 방전 셀 중에서 켜질 방전 셀의 어드레스 전극에 어드레스 펄스를 인가하여 켜질 방전 셀을 선택하는 구동부, 그리고 어드레스 펄스의 폭을 결정하는 제어부를 포함한다. 그리고 제어부는, 화면 부하율에 따라 유지 기간의 길이를 계산하고, 유지 기간의 길이에 따라 한 프레임의 휴지 기간의 길이를 계산하는 휴지 기간 계산부, 그리고 계산된 휴지 기간의 길이로부터 변경될 어드레스 펄스 폭을 결정하는 어드레스 펄스 폭 결정부를 포함한다.
본 발명의 한 실시예에 따르면, 화면 부하율은 입력되는 영상 신호의 레벨로부터 결정될 수 있다.
본 발명의 다른 실시예에 따르면, 제어부는 입력되는 영상 신호로부터 각 방전 셀에 대해서 켜지는 서브필드를 나타내는 어드레스 데이터를 계산하고, 화면 부하율은 어드레스 데이터로부터 결정될 수 있다.
본 발명의 또다른 실시예에 따르면, 변경될 어드레스 펄스 폭은 휴지 기간의 길이를 한 프레임에서의 서브필드의 개수 및 한 서브필드에서의 순차적으로 선택되는 주사 전극의 개수를 나눈 값에 대응할 수 있다.
본 발명의 또다른 실시예에 따르면, 화면 부하율이 높은 경우에 유지 기간의 길이가 짧아지고 어드레스 펄스 폭이 증가할 수 있다.
본 발명의 또다른 실시예에 따르면, 구동부는, 제1 전압을 공급하는 제1 전 원과 어드레스 전극 사이에 어드레스 선택 회로를 통하여 전기적으로 연결되어 있는 제1 스위칭 소자, 제2 전압을 공급하는 제2 전원과 어드레스 전극 사이에 어드레스 선택 회로를 통하여 전기적으로 연결되어 있는 제2 스위칭 소자, 어드레스 전극에 어드레스 선택 회로를 통하여 제1단이 전기적으로 연결되어 있는 적어도 하나의 인덕터, 인덕터의 제2단과 제3 전압을 공급하는 제3 전원 사이에 전기적으로 연결되어 있는 제3 스위칭 소자, 그리고 인덕터의 제2단과 제3 전원 사이에 전기적으로 연결되어 있는 제4 스위칭 소자를 포함하고, 어드레스 펄스는 제1 스위칭 소자가 턴온되어 인가될 수 있다.
본 발명의 또다른 실시예에 따르면, 구동부는 어드레스 펄스 폭 결정부에서 결정된 변경될 어드레스 펄스 폭에 따라 제1 스위칭 소자의 턴온 시간을 결정할 수 있다.
본 발명의 또다른 실시예에 따르면, 복수의 어드레스 전극 중 어드레스 선택 회로에 의해 선택되어 어드레스 펄스가 인가될 제1 어드레스 전극에 대해서, 구동부는, 제3 스위칭 소자를 턴온하여 인덕터를 통하여 제1 어드레스 전극의 전압을 증가시키고, 제1 스위칭 소자를 턴온하여 제1 어드레스 전극을 제1 전압을 유지하고, 제4 스위칭 소자를 턴온하여 제1 어드레스 전극의 전압을 감소시키고, 제2 스위칭 소자를 턴온하여 제1 어드레스 전극의 전압을 제2 전압으로 유지할 수 있다.
본 발명의 또다른 실시예에 따르면, 제3 전원은 커패시터이고, 어드레스 기간 동안 제2 스위칭 소자가 턴오프되어 있을 수 있다.
본 발명의 또다른 실시예에 따르면, 복수의 어드레스 전극 중 어드레스 선택 회로에 의해 선택되어 어드레스 펄스가 인가될 제1 어드레스 전극에 대해서, 구동부는, 제3 스위칭 소자를 턴온하여 인덕터를 통하여 제1 어드레스 전극의 전압을 증가시키고, 제1 스위칭 소자를 턴온하여 제1 어드레스 전극의 전압을 제1 전압으로 유지하고, 제1 스위칭 소자가 턴온된 상태에서 제4 스위칭 소자를 턴온하여 커패시터를 충전하고, 제1 스위칭 소자를 턴오프하여 인덕터를 통하여 제1 어드레스 전극의 전압을 감소시킬 수 있다.
본 발명의 다른 특징에 따르면, 일 방향으로 형성되는 복수의 어드레스 전극, 어드레스 전극과 교차하는 방향으로 형성되어 있는 복수의 주사 전극을 포함하며, 주사 전극과 어드레스 전극이 교차하는 영역에 방전 셀이 형성되는 플라즈마 표시 패널을 구동하는 방법이 제공된다. 이 구동 방법에서, 한 프레임은 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되고, 각 서브필드는 복수의 방전 셀 중에서 켜질 방전 셀을 선택하는 어드레스 기간과 선택된 방전 셀에 대해서 각 서브필드의 가중치에 해당하는 시간 동안 방전을 행하는 유지 기간을 포함한다. 그리고 이 구동 방법은, 입력되는 영상 신호로부터 화면 부하율을 계산하는 단계, 화면 부하율에 따라 한 프레임의 휴지 기간의 길이를 계산하는 단계, 계산된 휴지 기간의 길이로부터 변경될 어드레스 펄스 폭을 결정하는 단계, 그리고 변경될 어드레스 펄스 폭에 따라 어드레스 펄스에 해당하는 전압을 공급하는 전원과 어드레스 전극 사이에 전기적으로 연결되는 스위칭 소자의 턴온 시간을 조절하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다. 도 3에서는 주사·유지 구동부(300)를 하나의 블록으로 도시하였지만, 일반적으로 주사 구동부와 유지 구동부로 분리되어 형성되어 있으며 하나로 통합되어 형성될 수도 있다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 서로 쌍을 이루면서 뻗어있는 복수의 주사 전극(Y1∼Y n) 및 복수 의 유지 전극(X1∼Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 어드레스 신호를 각 어드레스 전극(A1∼Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 주사 전극(Y1∼Yn)과 유지 전극(X1∼Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
일반적으로 플라즈마 표시 패널은 한 프레임을 복수의 서브필드로 나누어 구동되며, 각 서브필드의 어드레스 기간에서 복수의 방전 셀 중 방전될 방전 셀이 선택된다. 이때, 방전 셀을 선택하기 위해서 어드레스 기간에서는, 주사 전극에 순차적으로 선택 전압을 인가하고 선택 전압이 인가되지 않는 주사 전극을 양의 전압으로 바이어스한다. 그리고 선택 전압이 인가된 주사 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 어드레스 전극에 어드레스 펄스를 인가하고, 선택하지 않는 어드레스 전극에는 기준 전압을 인가한다. 일반적으로 어드레스 펄스의 전압은 양의 전압이 사용되고 선택 전압은 접지 전압 또는 음의 전압이 사용되어, 어드레스 펄스가 인가된 어드레스 전극과 선택 전압이 인가된 주사 전극에서 방전이 일어나서 해당 방전 셀이 선택된다. 그리고 기준 전압으로 접지 전압이 많이 사용된다. 아래에서는 하나의 주사 전극이 선택될 때 어드레스 전극에 어드레스 전압이 인가되는 폭을 "어드레스 펄스 폭"으로 정의하고, 하나의 주사 전극이 선택되고 다음 주사 전극이 선택될 때까지의 기간을 "어드레스 펄스 주기"로 정의한다.
그리고 본 발명의 실시예에 따른 제어부(400)는 입력되는 영상 신호의 신호 레벨에 따라 부하율을 계산하고, 이 부하율에 기초하여 어드레스 펄스 폭을 제어하는 제어 신호를 출력한다. 아래에서는 도 4를 참조하여 본 발명의 실시예에 따른 제어부(400)에 대해서 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 플라즈마 표시 패널의 제어부(400)를 나타내는 블록도이다.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 제어부(400)는 어드레스 기간 결정부(410) 및 어드레스 데이터 생성부(420)를 포함하며, 어드레스 기간 결정부(410)는 부하율 계산부(411), 휴지 기간 계산부(412) 및 어드레스 펄스 폭 결정부(413)를 포함한다.
어드레스 기간 결정부(410)의 부하율 계산부(411)는 입력되는 영상 신호로부터 프레임별 화면 부하율(L/R)을 계산한다. 일반적으로 화면 부하율(L/R)은 수학식 1과 같이 입력되는 영상 신호 레벨의 평균으로 주어진다.
Figure 112003038620501-pat00001
여기서, Rij, Gij, Bij는 각각 입력되는 R, G, B 영상 신호의 레벨이며, i 및 j는 각각 행과 열을 나타내며, M과 N은 행과 열의 개수를 나타낸다.
휴지 기간 계산부(412)는 화면 부하율(L/R)에 따라 한 프레임 내에서의 휴지 기간을 결정한다. 일반적으로 화면 부하율(L/R)이 높으면 켜지는 방전 셀이 많고, 켜지는 방전 셀이 많으면 전력 소모가 증가한다. 따라서 플라즈마 표시 패널에서는 일반적으로 자동 전력 제어(automatic power control, APC) 알고리즘이 적용되어 화면 부하율(L/R)에 따라 한 프레임에 할당되는 전체 유지방전 펄스의 개수가 결정된다. 일반적으로 한 프레임은 복수의 서브필드로 이루어지며, 각 서브필드는 계조를 표현하기 위해서 적절한 가중치를 가지고 있다. 이때, 전체 유지방전 펄스의 개수가 결정되면 가중치에 따라서 각 서브필드에 할당되는 유지방전 펄스의 개수가 결정된다. 화면 부하율(L/R)이 높으면 켜지는 방전 셀이 많으므로 많은 전력이 소모되므로, 전체 유지방전 펄스의 개수를 줄여서 전력 소모를 줄인다. 이와 같이 유지방전 펄스의 개수가 줄면 각 서브필드에 할당되는 유지 기간의 길이가 줄어서 휴지 기간이 늘어나게 된다.
이때, 휴지 기간의 길이는 한 프레임에서 리셋 기간의 길이, 리셋 기간과 어드레스 기간 사이의 마진, 어드레스 기간의 길이, 어드레스 기간과 유지 기간 사이의 마진, 유지 기간의 길이 및 유지 기간과 리셋 기간 사이의 마진을 뺀 값으로 주어진다. 이때, 어드레스 기간의 길이는 이미 결정되어 있는 어드레스 펄스 주기와 주사 전극의 라인 수의 곱로 주어지며, 유지 기간의 길이는 유지방전 펄스 주기와 화면 부하율(L/R)에 따라 결정된 전체 유지방전 펄스의 개수의 곱으로 주어진다. 여기서 유지방전 펄스 주기는 주사 전극에 하나의 유지방전 펄스가 인가되고 유지 전극에 다음 유지방전 펄스가 인가될 때까지의 기간을 의미한다. 이와 같이 계산하면, 휴지 기간의 길이는 수학식 2와 같이 된다.
Figure 112003038620501-pat00002
여기서, Trest는 휴지 기간의 길이, Tframe은 한 프레임의 길이, Treset 은 리셋 기간의 길이, Mra는 리셋 기간과 어드레스 기간 사이의 마진, Tap는 어드레스 펄스 주기, Nl는 라인 수, Mas는 어드레스 기간과 유지 기간 사이의 마진, Tsp 는 유지방전 펄스 주기, Ns는 화면 부하율(L/R)에 따라 결정된 전체 유지방전 펄스의 개수, Msr 는 유지 기간과 리셋 기간 사이의 마진을 나타낸다.
어드레스 펄스 폭 결정부(413)는 휴지 기간 계산부(412)에서 결정된 휴지 기간의 길이(Trest)로부터 어드레스 펄스 폭을 증가시킬지 또는 감소시킬지를 결정한다. 휴지 기간의 길이(Trest)가 결정되면 휴지 기간의 길이(Trest)를 각 서브필드로 나누어서 할당하고, 각 서브필드에서는 할당된 길이를 각 어드레스 펄스에 할당한다. 따라서 어드레스 펄스 폭의 변화량은 하나의 서브필드에 할당되는 휴지 기간의 길이를 전체 라인 수(Nl)로 나눈 값이 되면, 이는 수학식 3과 같이 주어진다.
Figure 112003038620501-pat00003
여기서, Nsf는 한 프레임에서 서브필드의 개수를 나타낸다.
어드레스 펄스 폭 결정부(413)는 이와 같이 어드레스 펄스 폭의 변화량(Ta)을 계산하고, 이 정보를 어드레스 구동부(200)로 전달한다.
어드레스 구동부(200)는 어드레스 데이터 생성부(420)에서 결정된 어드레스 데이터에 따라 어드레스 전극(A1∼Am)에 어드레스 펄스를 인가한다. 이때, 어드레스 데이터 생성부(420)는 입력되는 영상 신호에 따라 각 서브필드에서 각 화소가 켜지는 켜지지 않는지에 대한 데이터를 생성한다. 즉, 어드레스 데이터 생성부(420)는 각 서브필드에서 각 화소에 대응하는 어드레스 전극에 어드레스 펄스를 인가할지 인가하지 않을지 여부에 대한 어드레스 데이터를 생성하여 어드레스 구동부(200)로 전달한다.
어드레스 구동부(200)는 어드레스 데이터 생성부(420)에서 수신한 어드레스 데이터에 따라 주사 전극이 선택될 때마다 켜지는 화소에 대응하는 어드레스 전극(A1∼Am)에 어드레스 펄스를 인가한다. 이때, 인가되는 어드레스 펄스 폭은 어드레스 펄스 폭의 변화량(Ta)에 따라 결정되는데, 어드레스 펄스 폭의 변화량(Ta)이 양수이면 어드레스 펄스 폭이 증가되고 어드레스 펄스 폭의 변화량(Ta)이 음수이면 어드레스 펄스 폭이 감소된다.
이상, 도 4에서는 입력되는 영상 신호의 레벨로부터 화면 부하율(L/R)을 계산하였는데, 이와는 달리 어드레스 데이터 생성부(420)의 어드레스 데이터로부터 화면 부하율(L/R)을 계산할 수도 있다. 플라즈마 표시 패널에서의 소비 전력은 켜지는 방전 셀의 개수에 의해 결정이 되므로, 부하율 결정부(411)는 어드레스 데이터 생성부(420)의 어드레스 데이터에서 켜지는 방전 셀의 개수를 판단하여 화면 부하율(L/R)을 결정할 수 있다.
그리고 어드레스 전극(A1∼Am)에 어드레스 펄스를 인가하는 경우에 어드레스 전극(A1∼Am)과 다른 전극(X1∼Xn, Y1∼Y n) 사이에 존재하는 용량성 부하로 인해 무효 전력이 발생한다. 이러한 무효 전력을 회수하여 재사용하기 위해서 어드레스 구동부(200)는 전력 회수 회로를 포함한다. 아래에서는 전력 회수 회로를 포함하는 어드레스 구동부(200)에서 어드레스 펄스 폭을 조절하는 방법에 대해서 도 5 내지 도 10을 참조하여 상세하게 설명한다.
도 5는 본 발명의 제1 실시예에 따른 어드레스 구동 회로를 나타내는 도면이다. 도 5에서는 어드레스 전극과 주사 전극에 의해 형성되는 용량성 성분을 패널 커패시터로 도시하였다.
도 5에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 어드레스 구동 회로는 전력 회수 회로(210)와 복수의 어드레스 선택 회로(2201∼220m)를 포함한다. 어드레스 선택 회로(2201∼220m)는 복수의 어드레스 전극(A1∼Am )에 각각 연결되며, 각각 두 개의 스위칭 소자(AH, AL)를 포함한다. 스위칭 소자(AH, A L)는 바디 다이오드를 가지는 전계 효과 트랜지스터로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 스위칭 소자(AH)의 제1 단자는 전력 회수 회로(210)와 어드레스 전극(A1∼Am) 사이에 연결되며, 스위칭 소자(AH )가 턴온되면 전력 회수 회로(210)에서 공급되는 어드레스 전압(Va)이 어드레스 전극(A1∼Am)에 전달된다. 스위칭 소자(AL)는 어드레스 전극(A1 ∼Am)과 기준 전압(접지 전압) 사이에 연결되며, 스위칭 소자(AL)가 턴온되면 접지 전압이 어드레스 전극(A1∼Am)에 전달된다.
이와 같이, 어드레스 전극(A1∼Am)에 각각 연결된 어드레스 선택 회로(2201∼220m)의 스위칭 소자(AH, AL)가 제어 신호에 의해 턴온 또는 턴오프되어 어드레스 전극(A1∼Am)에 어드레스 전압(Va) 또는 접지 전압이 인가된다. 즉, 어드레스 기간에서 스위칭 소자(AH)가 턴온되어 어드레스 전압(Va)이 인가된 어드레스 전극은 선택이 되고 스위칭 소자(AL)가 턴온되어 접지 전압이 인가된 어드레스 전극은 선택이 되지 않는다.
그리고 전력 회수 회로(210)는 스위칭 소자(Aa, Ar, Af, Ag ), 인덕터(L1, L2), 다이오드(D1, D2) 및 커패시터(C1, C2)를 포함한다. 스위칭 소자(Aa, Ar, Af, Ag)는 바디 다이오드를 가지는 전계 효과 트랜지스터로 이루어질 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수도 있다. 스위칭 소자(Aa)는 어 드레스 전압(Va)을 공급하는 전원(또는 전원선)과 어드레스 선택 회로(2201∼220 m)의 스위칭 소자(AH)의 제2 단자 사이에 연결되어 있으며, 커패시터(C1, C2 )는 어드레스 전압(Va)을 공급하는 전원과 접지 전압 사이에 직렬로 연결되어 있다. 어드레스 선택 회로(2201∼220m)의 스위칭 소자(AH)의 제2 단자에는 인덕터(L 1, L2)의 제1 단자가 각각 연결되어 있다. 커패시터(C1, C2)의 접점과 인덕터(L1)의 제2 단자 사이에는 스위칭 소자(Ar)와 다이오드(D1)가 직렬로 연결되어 있으며, 인덕터(L2)의 제2 단자와 커패시터(C1, C2)의 접점 사이에는 다이오드(D2)와 스위칭 소자(A f)가 직렬로 연결되어 있다.
이때, 인덕터(L1), 다이오드(D1) 및 스위칭 소자(Ar) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 인덕터(L2), 다이오드(D2) 및 스위칭 소자(Af ) 사이의 연결 순서도 바뀔 수 있다. 다이오드(D1, D2)는 각각 스위칭 소자(Ar, A f)에 형성되는 바디 다이오드로 인해 생길 수 있는 전류 경로를 방지하기 위한 것으로, 바디 다이오드가 존재하지 않는다면 제거할 수도 있다. 그리고 전력 회수 회로(210) 동작 중에 어드레스 전극(A1∼Am)에 인가되는 전압이 어드레스 전압(Va)을 넘지 않도록 클램핑 다이오드(D3)가 인덕터(L1)의 제2 단자와 어드레스 전압(Va)을 공급하는 전원 사이에 연결될 수 있다. 마찬가지로 어드레스 전극(A1∼Am)에 인가되는 전압이 접지 전압보다 작아지지 않도록 클램핑 다이오드(D4)가 접지 전압과 인덕터(L2)의 제2 단자 사이에 연결될 수 있다.
그리고 도 5에서 어드레스 선택 회로(2201∼220m)에 하나의 전력 회수 회로(210)가 연결되어 있는 것으로 도시하였지만, 어드레스 선택 회로(2201∼220m )를 몇 개의 그룹으로 하여 각 그룹에 전력 회수 회로(210)를 연결시킬 수 있다. 또한 도 5에서는 커패시터(C1, C2)를 어드레스 전압(Va)을 공급하는 전원과 접지 전압 사이에 직렬 연결하였지만, 도 5에서 커패시터(C1)를 제거할 수도 있다.
다음, 도 6을 참조하여 본 발명의 제1 실시예에 따른 어드레스 구동 회로의 동작에 대해서 설명한다.
도 6은 도 5의 어드레스 구동 회로의 구동 타이밍도이다. 도 6에서는 설명의 편의상 어드레스 선택 회로(2201∼220m)는 생략하였으며, 스위치(AH)가 턴온된 어드레스 선택 회로(2201∼220m)에 연결된 어드레스 전극(A1∼Am )에만 어드레스 펄스가 인가된다.
그리고 도 6에서는 모드 1(M1)이 시작되기 전에 스위칭 소자(Ag)가 턴온되어 패널 커패시터(Cp)의 어드레스 전극에는 0V가 인가되어 있는 것으로 가정한다.
먼저, 모드 1(M1)에서는 스위칭 소자(Ag)가 턴오프되고 스위칭 소자(Ar)가 턴온된다. 그러면 커패시터(C2), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L 1) 및 패널 커패시터(Cp)로 공진 경로가 형성되고, 이 공진 경로에 의해 패널 커패시터(Cp2)의 전압(Vp)은 증가한다.
다음, 모드 2(M2)에서는 패널 커패시터(Cp)의 전압이 어드레스 전압(Va)이 될 때 스위칭 소자(Aa)가 턴온되고 스위칭 소자(Ar)가 턴오프되어 패널 커패시터(C p2)의 전압(Vp2)이 Va 전압으로 유지된다. 그리고 모드 2(M2)에서는 스위칭 소자(A a)가 턴온되는 시간이 어드레스 펄스 폭으로 되므로, 스위칭 소자(Aa)의 턴온 시간이 기존 시간(Ti)에 어드레스 펄스 폭의 변화량(Ta)을 더한 시간으로 된다.
모드 3(M3)에서는 스위칭 소자(Aa)가 턴오프되고 스위칭 소자(Af)가 턴온된다. 그러면 패널 커패시터(Cp), 인덕터(L2), 다이오드(D2), 스위칭 소자(A f) 및 커패시터(C2)로 공진 경로가 형성되고, 이 공진 경로에 의해 패널 커패시터(Cp)의 전압(Vp)은 감소한다.
그리고 패널 커패시터(Cp)의 전압(Vp)이 0V가 되면 모드 4(M4)에서 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ag)가 턴온되어 패널 커패시터(Cp)의 전압(Vp)이 0V로 유지된다.
이와 같이 모드 1 내지 4(M1∼M4)를 통하여 전력 회수 회로(210)는 켜질 방전 셀의 어드레스 전극에 어드레스 전압(Va)을 공급한다. 그리고 켜지지는 않는 방 전 셀의 어드레스 전극은 어드레스 선택 회로의 스위칭 소자(AL)를 통하여 0V로 유지된다. 또한 어드레스 구동부(200)는 어드레스 기간 결정부(410)에서 수신한 어드레스 펄스 폭의 변화량(Ta)에 따라 스위칭 소자(Aa)의 턴온 시간을 결정한다.
이상, 본 발명의 제1 실시예에서는 전력 회수 회로를 포함하는 어드레스 구동 회로의 스위칭 소자(Aa)의 턴온 시간을 조절하여 어드레스 펄스 폭을 조절하였다. 그런데 한 서브필드 내에서 전체 화소가 켜지는 풀 화이트 패턴과 같은 경우에는 어드레스 기간 동안 모든 어드레스 전극(A1∼Am)에 어드레스 전압(Va )을 인가하면 되므로, 전력 회수 회로를 사용할 필요가 없다. 즉, 풀 화이트 패턴에서 전력 회수 회로를 사용하면 불필요한 전력을 더 소모하게 된다. 아래에서는 풀 화이트 패턴과 같은 경우에 전력 회수 회로에서 전력 회수 동작이 자동으로 정지시키는 실시예에 대해서 도 7 내지 도 9를 참조하여 설명한다.
도 7은 본 발명의 제2 실시예에 따른 어드레스 구동 회로의 개략적인 도면이다. 본 발명의 제2 실시예에 따른 어드레스 구동 회로에서는 전력 회수 동작 동안 접지 전압에 연결된 스위칭 소자(Ag)는 항상 턴오프되어 있다. 따라서 도 7에서는 스위칭 소자(Ag)의 도시를 생략하였으며, 또한 설명의 편의상 인접한 두 개의 어드레스 선택 회로(2202i-1, 2202i)만을 도시하였다.
아래에서는 하나의 서브필드에서 화면에 표시되는 대표적인 패턴을 예로 들어 도 7의 어드레스 구동 회로의 동작에 대해서 설명한다. 이러한 대표적인 패턴으 로 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 많은 도트 온/오프 패턴 및 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 없는 풀 화이트 패턴이 있다. 이러한 패턴은 어드레스 선택 회로(2201∼220m)의 스위칭에 의해 결정되며, 어떠한 패턴을 구현하는 경우에도 전력 회수 회로(210)의 스위칭 소자(Aa, Ar, Af )의 구동 타이밍은 동일하다. 그리고 어드레스 선택 회로의 스위칭 변화라는 것은 주사 전극이 순차적으로 선택될 때 어드레스 선택 회로의 스위칭 소자(AH)와 스위칭 소자(AL)의 턴온/턴오프 동작이 반복되는 것을 말한다. 즉, 주사 전극이 순차적으로 선택될 때 어드레스 전극에 어드레스 전압과 접지 전압이 교대로 인가되는 경우에 어드레스 선택 회로의 스위칭 변화가 많이 발생한다.
도트 온/오프 패턴은 순차적으로 주사 전극이 선택될 때 홀수 번째와 짝수 번째 어드레스 전극에 교대로 어드레스 전압이 인가되어서 발생하는 표시 패턴이다. 예를 들어 첫 번째 주사 전극(Y1)이 선택될 때는 홀수 번째 어드레스 전극에 어드레스 전압이 인가되어 첫 번째 행의 홀수 번째 열이 선택되고, 두 번째 주사 전극(Y2)이 선택될 때는 짝수 번째 어드레스 전극에 어드레스 전압이 인가되어 두 번째 행의 짝수 번째 열에서 발광이 선택된다.
풀 화이트 패턴은 순차적으로 주사 전극이 선택될 때 모든 어드레스 전극에 어드레스 전압이 계속 인가되어 발생하는 표시 패턴이다. 즉, 모든 어드레스 선택 회로의 스위칭 소자(AH)가 항상 턴온되어 있다.
이와 같이 도트 온/오프 패턴과 라인 온/오프 패턴에서는 어드레스 선택 회로의 스위칭 소자(AL)가 주기적으로 턴온되지만, 풀 화이트 패턴에서는 스위칭 소자(AL)가 턴온되지 않는다. 스위칭 소자(AL)의 턴온 여부에 따라 도 7의 어드레스 구동 회로에서 커패시터(C2)의 전압이 달라진다.
1. 도트 온/오프 패턴 - 도 8 참조
먼저, 도트 온/오프 패턴을 예로 들어 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 많은 패턴을 표시하는 경우의 어드레스 구동 회로의 시계열적 동작 변화에 대해서 도 8을 참조하여 설명한다. 여기서, 동작 변화는 8개의 모드(M1∼M8)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위칭 소자(Ar, Af)의 턴온시에 생기는 인덕터(L1 또는 L2)와 패널 커패시터(Cp1 또는 Cp2)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 8은 도트 온/오프 패턴을 나타내기 위한 도 7의 어드레스 구동 회로의 구동 타이밍도이다.
도 7의 회로에서 도트 온/오프 패턴을 표시하는 경우에는, 하나의 주사 전극이 선택되는 경우에 홀수 번째 어드레스 전극(A2i-1)에 연결된 어드레스 선택 회로(2202i-1)의 스위칭 소자(AH1)와 짝수 번째 어드레스 전극(A2i)에 연결된 어드레 스 선택 회로(2202i)의 스위칭 소자(AL2)가 턴온되고 어드레스 선택 회로(220 2i)의 스위칭 소자(AH2)와 어드레스 선택 회로(2202i-1)의 스위칭 소자(AL1)가 턴오프된다. 다음 주사 전극이 선택되는 경우에는 스위칭 소자(AH1)와 스위칭 소자(AL2)가 턴오프되고 스위칭 소자(AH2)와 스위칭 소자(AL1)가 턴온된다. 그리고 이러한 동작이 반복된다. 이와 같이 도트 온/오프 패턴을 표시하는 경우에는 어드레스 선택 회로(2202i-1, 2202i)의 스위칭 소자(AH1, AH2)와 스위칭 소자(AL1, A L2)의 턴온/턴오프 동작이 계속 반복된다.
도 8에서 모드 1(M1)이 시작되기 전에 스위칭 소자(AH1, AL2, Aa)가 턴온되고 스위칭 소자(AH2, AL1)가 턴오프되어 패널 커패시터(Cp1)에는 Va 전압이 인가되고 패널 커패시터(Cp2)에는 0V가 인가되어 있는 것으로 가정한다. 즉, 홀수 번째 어드레스 전극(A2i-1)에 Va 전압이 인가되고 짝수 번째 어드레스 전극(A2i)에 0V가 인가되어 있는 것으로 가정한다.
먼저 모드 1(M1)에서는 스위칭 소자(AH1, AL2, Aa)가 턴온되고 스위칭 소자(AH2, AL1)가 턴오프된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 전원(Va), 스위칭 소자(Aa), 인덕터(L2), 다이오드(D2), 스위칭 소자(Af ) 및 커패시터(C2)의 경로를 통하여 인덕터(L2)와 커패시터(C2)로 전류가 주입되며, 커패시터(C2 )에 전압이 충전된다.
다음, 모드 2(M2)에서는 스위칭 소자(Aa)가 턴오프되어 패널 커패시터(Cp1), 스위칭 소자(AH1)의 바디 다이오드, 인덕터(L2), 다이오드(D2), 스위칭 소자(Af) 및 커패시터(C2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1)의 전압(Vp1)은 감소하고, 스위칭 소자(AL2)가 턴온되어 있으므로 패널 커패시터(C p2)의 전압(Vp2)은 0V로 계속 유지된다. 그리고 패널 커패시터(Cp1)에서 방전된 전류(에너지)는 커패시터(C2)로 공급되어, 커패시터(C2)에 전압이 충전된다.
모드 3(M3)에서는 스위칭 소자(AH1, AL2)가 턴오프되고 스위칭 소자(AH2 , AL1)가 턴온되어 패널 커패시터(Cp1)에 0V가 인가된다. 그리고 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어 커패시터(C2), 스위칭 소자(Ar), 다이오드(D 1), 인덕터(L1), 스위칭 소자(AH2) 및 패널 커패시터(Cp2)로 공진 경로가 형성된다. 이 공진 경로에 의해 커패시터(C2)에서 전류가 공급되어 패널 커패시터(Cp2)의 전압(V p2)은 증가하게 되고, 커패시터(C2)는 방전된다. 이때, 패널 커패시터(Cp2)의 전압(V p2)이 Va 전압을 넘어가게 되면 스위칭 소자(Aa)의 바디 다이오드가 턴온되므로 패널 커패시터(Cp2)의 전압(Vp2)은 Va 전압을 넘지 않는다. 그리고 패널 커패시터(C p2)가 Va 전압이 된 후 인덕터(L1)에 남아 있는 전류는 스위칭 소자(Aa)의 바디 다이오드를 통하여 프리휠링된다.
모드 4(M4)에서는 스위칭 소자(Aa)가 턴온되고 스위칭 소자(Ar)가 턴오프되어 패널 커패시터(Cp2)의 전압(Vp2)이 Va 전압으로 유지된다.
이와 같이 모드 1 내지 4(M1∼M4)를 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i)의 스위칭 소자(AH2)를 통하여 어드레스 전극(A2i)에 V a 전압을 공급한다. 그리고 어드레스 전극(A2i-1)은 어드레스 선택 회로(2202i-1)의 스위칭 소자(AL1)를 통하여 0V로 유지된다.
다음, 모드 5(M5) 내지 모드 8(M8)에서는 어드레스 선택 회로의 스위칭 소자 동작만 바뀌고 전력 회수 회로의 스위칭 소자 동작은 동일하다.
모드 5(M5)에서는 스위칭 소자(AH2, AL1, Aa)가 턴온되고 스위칭 소자(A H1, AL2)가 턴오프된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 전원(Va ), 스위칭 소자(Aa), 인덕터(L2), 다이오드(D2), 스위칭 소자(Af) 및 커패시터(C 2)의 경로를 통하여 인덕터(L2)와 커패시터(C2)로 전류가 주입되어, 커패시터(C2)에 전압이 충전된다.
다음, 모드 6(M6)에서는 스위칭 소자(Aa)가 턴오프되어 패널 커패시터(Cp2), 스위칭 소자(AH2)의 바디 다이오드, 인덕터(L2), 다이오드(D2), 스위칭 소자(Af) 및 커패시터(C2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp2)의 전압(Vp2)은 감소하고, 스위칭 소자(AL1)가 턴온되어 있으므로 패널 커패시터(C p1)의 전압(Vp1)은 0V로 계속 유지된다. 그리고 패널 커패시터(Cp2)에서 방전된 전류(에너지)는 커패시터(C2)로 공급되어, 커패시터(C2)에 전압이 충전된다.
모드 7(M7)에서는 스위칭 소자(AH2, AL1)가 턴오프되고 스위칭 소자(AH1 , AL2)가 턴온되어 패널 커패시터(Cp2)에 0V가 인가된다. 그리고 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어 커패시터(C2), 스위칭 소자(Ar), 다이오드(D 1), 인덕터(L1), 스위칭 소자(AH2) 및 패널 커패시터(Cp1)로 공진 경로가 형성된다. 이 공진 경로에 의해 커패시터(C2)에서 전류가 공급되어 패널 커패시터(Cp1)의 전압(V p1)은 증가하게 되고, 커패시터(C2)는 방전된다. 이때, 패널 커패시터(Cp1)의 전압(V p1)이 Va 전압을 넘어가게 되면 스위칭 소자(Aa)의 바디 다이오드가 턴온되므로 패널 커패시터(Cp1)의 전압(Vp1)은 Va 전압을 넘지 않는다. 그리고 패널 커패시터(C p1)가 Va 전압이 된 후 인덕터(L1)에 남아 있는 전류는 스위칭 소자(Aa)의 바디 다이오드를 통하여 프리휠링된다.
모드 8(M8)에서는 스위칭 소자(Ar)가 턴오프되고 스위칭 소자(Aa)가 턴온되어 패널 커패시터(Cp1)의 전압(Vp1)이 Va 전압으로 유지된다.
이와 같이 모드 5 내지 8(M5∼M8)을 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i-1)의 스위칭 소자(AH1)를 통하여 어드레스 전극(A2i-1 )에 Va 전압을 공급한다. 그리고 어드레스 전극(A2i)은 어드레스 선택 회로(2202i)의 스위칭 소자(A L2)를 통하여 0V로 유지된다. 이러한 모드 1 내지 8(M1∼M8)의 동작이 반복되면서 도트 온/오프 패턴이 구현된다.
이때, 커패시터(C2)에 Va/2 전압이 충전되어 있고 커패시터(C2)의 커패시턴스가 커서 커패시터(C2)에 Va/2 전압을 공급하는 전원으로 작용한다면, LC 공진의 원리에 의해 모드 2 또는 6(M2 또는 M6)에서 Va 전압으로 충전된 패널 커패시터(Cp1 또는 Cp2)를 0V까지 방전할 수 있고 모드 3 또는 7(M3 또는 M7)에서 0V로 방전된 패널 커패시터(Cp1 또는 Cp2)를 Va 전압까지 충전할 수 있다.
먼저, 모드 1(M1)을 보면 전원에서 인덕터(L2)를 통하여 커패시터(C2)에 전류(에너지)가 공급되고, 모드 2(M2)에서는 패널 커패시터(Cp1)가 방전되면서 커패시터(C2)에 전류(에너지)가 공급된다. 즉, 모드 1 및 2(M1, M2)에서는 커패시터(C2 )에 에너지가 충전되어 커패시터(C2)의 전압이 ΔV1만큼 상승한다. 다음, 모드 3(M3)에서는 커패시터(C2)에서 인덕터(L1)를 통하여 전류가 공급되어 패널 커패시터(C p2)의 전압이 증가하고, 남은 전류는 프리휠링된다. 즉, 모드 3(M3)에서는 커패시터(C2)에서 에너지가 방전되어 커패시터(C2)의 전압이 ΔV2만큼 하강한다. 그런데 초기에 커패시터(C2)에 Va/2 전압이 충전되어 있다고 가정하면, 커패시터(C 2)의 충전시에는 모드 1(M1)에서 전원을 통하여 에너지를 더 공급하므로 커패시터(C2)의 충전 에너지가 커패시터(C2)의 방전 에너지보다 크다. 즉, ΔV1이 ΔV2보다 크다. 모드 5 내지 8(M5∼M8)에서 커패시터(C2)에 충전 및 방전되는 에너지도 모드 1 내지 4(M1∼M4)에서와 동일하다. 그리고 패널 커패시터(Cp1 또는 Cp2)는 방전되어 잔류 전압이 0V로 된 이후에 모드 3 또는 7(M3, M7)에서 다시 충전이 되므로, 모드 1 내지 8(M1∼M8)이 반복되어도 패널 커패시터(Cp1 또는 Cp2)를 충전하기 위해 커패시터(C 2)에서 방전되는 에너지는 실질적으로 일정하다.
그런데 커패시터(C2)의 충전 에너지가 방전 에너지보다 커서 커패시터(C2)의 전압이 증가하게 되면, 모드 1 및 2(M1, M2) 또는 모드 5 및 6(M5, M6)에서 커패시터(C2)에 충전되는 에너지가 감소한다. 즉, 모드 1 내지 8(M1∼M8)의 동작이 계속 반복되면 커패시터(C2)의 충전 에너지가 감소하게 되어, 최종적으로는 커패시터(C2 )의 충전 에너지와 방전 에너지가 동일하게 되는 평형 상태가 된다. 그리고 평형 상태에서는 커패시터(C2)에 충전된 전압이 Va/2 전압보다는 크고 Va 전압보다는 작아진다.
이와 같이 커패시터(C2)에 충전된 전압이 Va/2 전압보다 크면, 모드 3 및 7(M3, M7)에서 공진의 원리에 의해 패널 커패시터(Cp1, Cp2)에 커패시터(C2 )의 전압의 2배에 해당하는 전압, 즉 Va 전압보다 큰 전압이 충전될 수 있다. 따라서 어드레스 구동 회로에 기생 성분이 존재하는 경우에도 공진에 의해 패널 커패시터(Cp1, Cp2)의 전압이 Va 전압까지 증가할 수 있으며, 이에 따라 스위칭 소자(Aa )가 영전압 스위칭이 될 수 있다.
2. 풀 화이트 패턴 - 도 9 참조
풀 화이트 패턴을 예로 들어, 어드레스 선택 회로(2201∼220m)의 스위칭 변화가 적은 패턴을 표시하는 경우의 어드레스 구동 회로의 시계열적 동작 변화에 대해서 도 9를 참조하여 설명한다. 여기서, 동작 변화는 4개의 모드(M1∼M4)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 스위칭 소자(Ar, Af)의 턴온시에 생기는 인덕터(L1 또는 L2)와 패널 커패시터(Cp1, Cp2)의 조합에 의한 전압 및 전류의 변화 현상이다.
도 9는 풀 화이트 패턴을 나타내기 위한 도 7의 어드레스 구동 회로의 구동 타이밍도이다. 도 9의 회로에서 풀 화이트 패턴을 표시하는 경우에는, 주사 전극이 순차적으로 선택되는 중에 어드레스 선택 회로(2202i-1, 2202i)의 스위칭 소자(A H1, AH2)가 항상 턴온되어 있다.
도 9에서 모드 1(M1)이 시작되기 전에 스위칭 소자(AH1, AH2, Aa)가 턴온되어 패널 커패시터(Cp1, Cp2)에는 Va 전압이 인가되어 있는 것으로 가정한다.
먼저 모드 1(M1)에서는 스위칭 소자(AH1, AH2, Aa)가 턴온된 상태에서 스위칭 소자(Af)가 턴온된다. 그러면 도 8의 모드 1(M1)과 같이 인덕터(L2)와 커패시터(C 2)로 전류가 주입되어 커패시터(C2)에 전압이 충전된다.
다음, 모드 2(M2)에서는 스위칭 소자(Aa)가 턴오프되어 패널 커패시터(Cp1, Cp2), 스위칭 소자(AH1, AH2)의 바디 다이오드, 인덕터(L2 ), 다이오드(D2), 스위칭 소자(Af) 및 커패시터(C2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)은 감소하고, 도 8의 모드 2(M2)와 같이 커패시터(C2)에 전압이 충전된다.
모드 3(M3)에서는 스위칭 소자(Af)가 턴오프되고 스위칭 소자(Ar)가 턴온되어, 커패시터(C2), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L1 ), 스위칭 소자(AH2) 및 패널 커패시터(Cp1, Cp2)로 공진 경로가 형성된다. 이 공진 경로에 의해 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)은 증가하게 되고 커패시터(C 2)는 방전된다. 이때, 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 Va 전압을 넘어가게 되면 스위칭 소자(Aa)의 바디 다이오드가 턴온되므로 패널 커패시터(Cp1, Cp2)의 전압은 Va 전압을 넘지 않는다.
모드 4(M4)에서는 스위칭 소자(Ar)가 턴오프되고 스위칭 소자(Aa)가 턴온되어 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 Va 전압으로 유지된다.
이와 같이 모드 1 내지 4(M1∼M4)를 통하여 전력 회수 회로(210)는 어드레스 선택 회로(2202i-1, 2202i)의 스위칭 소자(AH1, AH2)를 통하여 어드레스 전극(A2i-1, A2i)에 Va 전압을 공급한다. 그리고 풀 화이트 패턴을 표시하는 경우에는 스위칭 소자(AH1, AH2)가 계속 턴온된 상태에서 모드 1 내지 4(M1∼M4)가 반복된다.
이때, 풀 화이트 패턴에서는 어드레스 선택 회로(2202i-1, 2202i)의 스위칭 소자(AL1, AL2)가 턴온되지 않으므로, 패널 커패시터(Cp1, Cp2 )의 잔류 전압이 방전되지 않는다. 즉, 모드 2(M2)를 통하여 패널 커패시터(Cp1, Cp2)가 방전된 이후에, 잔류 전압이 방전되지 않은 상태에서 패널 커패시터(Cp1, Cp2)가 모드 3(M3)을 통하여 다시 충전된다. 그러므로 에너지가 100% 회수되어 사용된다고 가정하면 모드 2(M2)에서 커패시터(C2)를 충전하는 에너지와 모드 3(M3)에서 커패시터(C2)에서 방전되는 에너지가 실질적으로 동일해진다. 그런데 커패시터(C2)에 전류를 공급하여 커패시터(C2)를 충전하는 모드 1(M1)의 과정이 더 수행되므로, 풀 화이트 패턴을 표 시하는 경우에는 커패시터(C2)에 충전되는 전압(ΔV1)이 커패시터(C2)에서 방전되는 전압(ΔV2)보다 항상 크다.
커패시터(C2)에 충전되는 전압(ΔV1)이 커패시터(C2)에서 방전되는 전압(ΔV2)보다 클 때, 모드 1 내지 4(M1∼M4)의 과정이 반복되면 커패시터(C2)의 전압이 증가하게 된다. 그러면 커패시터(C2)의 전압이 증가하면 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)에서 커패시터(C2)로 방전되는 전류가 줄어들어서 패널 커패시터(Cp1, Cp2)에서 방전되는 양이 줄어든다. 즉, 도 9에 나타낸 바와 같이 모드 1 내지 4(M1∼M4)의 과정이 반복되면 패널 커패시터(Cp1, Cp2)의 전압(Vp1 , Vp2)이 감소하는 양이 줄어들게 된다.
그리고 커패시터(C2)의 전압이 계속 증가하면 Va 전압과 실질적으로 동일해지면, 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 커패시터(C 2)의 전압과 동일하므로 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)가 방전하지 않는다. 그리고 모드 2(M2)에서 패널 커패시터(Cp1, Cp2)의 전압(Vp1, Vp2)이 감소되지 않으므로 모드 3(M3)에서 패널 커패시터(Cp1, Cp2)가 충전되지 않는다. 이와 같이 커패시터(C2)의 전압이 Va 전압까지 증가하면 모드 2 및 3(M2, M3)에서 실질적으로 전류의 이동이 거의 없어지게 된다. 즉, 풀 화이트 패턴을 표시하는 경우에는 전력 회수 회로(210)가 실질적으로 동작하지 않는다.
이상에서 설명한 바와 같이, 본 발명의 제2 실시예에 따른 전력 회수 회로는 어드레스 선택 회로의 스위칭 동작에 의해서 커패시터(C2)의 전압 레벨이 변경되어 전력 회수 회로의 동작이 설정된다. 이때, 커패시터(C2)의 전압은 커패시터(C2)에 충전되는 에너지와 커패시터(C2)에서 방전되는 에너지에 의해 결정된다. 그리고 커패시터(C2)의 충전 에너지는 전원에서 인덕터를 통하여 공급되는 에너지와 패널 커패시터의 방전 에너지로 이루어지고 커패시터(C2)의 방전 에너지는 패널 커패시터의 충전 에너지로 이루어지므로, 커패시터(C2)에 어드레스 전압의 절반(Va/2) 정도의 전압이 충전되어 있는 경우에는 커패시터(C2)의 충전 에너지가 커패시터(C2)의 방전 에너지보다 크다.
그런데 도트 온/오프 패턴과 같은 경우에는 어드레스 전압까지 충전되었던 패널 커패시터가 어드레스 선택 회로의 스위칭 소자(AL)의 턴온에 의해 접지 전압까지 완전히 방전된 후에 어드레스 전압까지 다시 충전이 되므로, 동작이 반복되어도 패널 커패시터의 충전 에너지인 커패시터(C2)의 방전 에너지는 거의 일정하다. 반면, 커패시터(C2)에 대략 Va/2 전압이 충전된 상태에서는 커패시터(C2 )의 충전 에너지가 방전 에너지보다 크므로 커패시터(C2)의 전압이 증가하고, 이에 따라 커패시터(C2)의 충전 에너지가 감소한다. 따라서 동작이 반복되면 커패시터(C2)의 충전 에너지가 줄어들어 커패시터(C2)의 방전 에너지와 거의 동일해지는 평형 상태가 되어서 전력 회수 동작이 이루어진다.
즉, 어드레스 선택 회로(2201∼200m)의 스위칭 변화가 많아서 어드레스 선택 회로(2201∼200m)에 연결된 복수의 패널 커패시터 중에서 접지 전압까지 완전히 방전된 이후에 어드레스 전압까지 충전되는 패널 커패시터가 많은 경우에는, 커패시터(C2)가 Va/2 전압에서 Va 전압 사이의 전압으로 충전되어 전력 회수 동작이 이루어진다.
그리고 풀 화이트 패턴과 같은 경우에는 어드레스 전압까지 충전되었던 패널 커패시터에 연결된 스위칭 소자(AL)가 턴온되지 않는다. 그런데 커패시터(C2)의 충전 에너지가 방전 에너지보다 커서 커패시터(C2)의 전압이 Va/2 전압보다 커지면, 인덕터와 패널 커패시터의 공진에 의해서는 패널 커패시터의 전압이 접지 전압까지는 방전되지 않는다. 그리고 어드레스 전압까지 충전되었던 패널 커패시터에 연결된 스위칭 소자(AL)가 턴온되지 않으므로 패널 커패시터에는 잔류 전압이 생긴다. 이러한 잔류 전압으로 인해 패널 커패시터의 충전 에너지와 패널 커패시터의 방전 에너지가 동일하게 감소하고, 이에 따라 커패시터(C2)의 전압은 계속 증가한다. 커패시터(C2)의 전압이 증가하면 패널 커패시터의 잔류 전압 또한 증가하게 되어, 최 종적으로 패널 커패시터에 충전되는 에너지와 방전되는 에너지가 거의 없게 되어 전력 회수 회로에서 소모되는 에너지가 거의 없어진다.
그리고 풀 화이트 패턴만이 아니라 모든 화면에서 한 색상만 표시되는 패턴, 또는 일정량의 어드레스 전극에만 계속 어드레스 전압이 인가되는 패턴에서도 풀 화이트 패턴과 같이 전력 회수 동작이 거의 이루어지지 않는다.
이와 같이 본 발명의 제2 실시예에서는 어드레스 선택 회로의 스위칭 변화가 많아서 전력 회수 동작이 필요한 패턴에서는 전력 회수 동작을 하고 어드레스 선택 회로의 스위칭 변화가 거의 없어 전력 회수 동작이 필요 없는 패턴에서는 전력 회수 동작을 자동으로 하지 않는다. 또한 본 발명의 제2 실시예에서도 제1 실시예와 같이 어드레스 펄스 폭의 변화량(Ta)에 따라 스위칭 소자(Aa)의 턴온 시간을 조절한다.
이상, 본 발명의 제1 및 제2 실시예에서는 커패시터(C2)가 방전되는데 사용되는 인덕터(L1)와 커패시터(C2)를 충전하는데 사용하는 인덕터(L2)를 다르게 하였지만, 도 10과 같이 인덕터(L)를 사용할 수도 있다. 즉, 도 10에 나타낸 바와 같이 인덕터(L)의 제1 단자를 어드레스 선택 회로(2201∼220m)의 스위칭 소자(AH )의 제2 단자에 연결하고, 인덕터(L)의 제2 단자에는 다이오드(D1, D2)를 병렬로 연결할 수 있다. 이와 같이 하면, 커패시터(C2)에 충전되는 전류와 커패시터(C2)에서 방전되는 전류가 모두 인덕터(L)를 통과하여 흐른다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 화면 부하율(L/R)에 따라 증가하는 휴지 기간의 길이를 어드레스 펄스 폭에 할당함으로써, 어드레스 방전이 안정적으로 일어나도록 할 수 있다.

Claims (20)

  1. 한 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동하고, 각 서브필드는 복수의 방전 셀 중에서 켜질 방전 셀을 선택하는 어드레스 기간과 상기 선택된 방전 셀에 대해서 각 서브필드의 가중치에 해당하는 시간 동안 방전을 행하는 유지 기간을 포함하는, 플라즈마 표시 장치에 있어서,
    일 방향으로 형성되는 복수의 어드레스 전극, 상기 어드레스 전극과 교차하는 방향으로 형성되어 있는 복수의 주사 전극을 포함하며, 상기 주사 전극과 상기 어드레스 전극이 교차하는 영역에 상기 방전 셀이 형성되는 플라즈마 표시 패널,
    상기 주사 전극이 순차적으로 선택되는 동안, 상기 선택된 주사 전극과 인접한 방전 셀 중에서 켜질 방전 셀의 상기 어드레스 전극에 어드레스 펄스를 인가하여 상기 켜질 방전 셀을 선택하는 구동부, 그리고
    상기 어드레스 펄스의 폭을 결정하는 제어부
    를 포함하며,
    상기 제어부는,
    화면 부하율에 따라 상기 유지 기간의 길이를 계산하고, 상기 유지 기간의 길이에 따라 한 프레임의 휴지 기간의 길이를 계산하는 휴지 기간 계산부, 그리고
    상기 복수의 서브필드에 할당된 시간과 상기 계산된 휴지 기간의 길이로부터 변경될 어드레스 펄스 폭을 결정하는 어드레스 펄스 폭 결정부를 포함하며,
    상기 변경될 어드레스 펄스 폭은, 상기 휴지 기간의 길이 중 적어도 일부를 한 프레임에서 상기 어드레스 펄스 폭을 변경할 서브필드의 개수 및 한 서브필드에서 상기 어드레스 펄스 폭을 변경할 주사 전극의 개수로 나눈 값에 대응하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 화면 부하율은 입력되는 영상 신호의 레벨로부터 결정되는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제어부는 입력되는 영상 신호로부터 각 방전 셀에 대해서 켜지는 서브필드를 나타내는 어드레스 데이터를 계산하고,
    상기 화면 부하율은 상기 어드레스 데이터로부터 결정되는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 변경될 어드레스 펄스 폭은 상기 휴지 기간의 길이를 한 프레임에서의 서브필드의 개수 및 한 서브필드에서의 순차적으로 선택되는 주사 전극의 개수를 나눈 값에 대응하는 플라즈마 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 화면 부하율이 높은 경우에 상기 유지 기간의 길이가 짧아지고 상기 어드레스 펄스 폭이 증가하는 플라즈마 표시 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 구동부는,
    제1 전압을 공급하는 제1 전원과 상기 어드레스 전극 사이에 어드레스 선택 회로를 통하여 전기적으로 연결되어 있는 제1 스위칭 소자,
    제2 전압을 공급하는 제2 전원과 상기 어드레스 전극 사이에 상기 어드레스 선택 회로를 통하여 전기적으로 연결되어 있는 제2 스위칭 소자,
    상기 어드레스 전극에 상기 어드레스 선택 회로를 통하여 제1단이 전기적으로 연결되어 있는 적어도 하나의 인덕터,
    상기 인덕터의 제2단과 제3 전압을 공급하는 제3 전원 사이에 전기적으로 연결되어 있는 제3 스위칭 소자, 그리고
    상기 인덕터의 제2단과 상기 제3 전원 사이에 전기적으로 연결되어 있는 제4 스위칭 소자를 포함하며,
    상기 어드레스 펄스는 상기 제1 스위칭 소자가 턴온되어 인가되는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 구동부는 상기 어드레스 펄스 폭 결정부에서 결정된 상기 변경될 어드레스 펄스 폭에 따라 상기 제1 스위칭 소자의 턴온 시간을 결정하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 복수의 어드레스 전극 중 상기 어드레스 선택 회로에 의해 선택되어 상기 어드레스 펄스가 인가될 제1 어드레스 전극에 대해서,
    상기 구동부는, 상기 제3 스위칭 소자를 턴온하여 상기 인덕터를 통하여 상기 제1 어드레스 전극의 전압을 증가시키고, 상기 제1 스위칭 소자를 턴온하여 상기 제1 어드레스 전극을 상기 제1 전압을 유지하고, 상기 제4 스위칭 소자를 턴온하여 상기 제1 어드레스 전극의 전압을 감소시키고, 상기 제2 스위칭 소자를 턴온하여 상기 제1 어드레스 전극의 전압을 상기 제2 전압으로 유지하는 플라즈마 표시 장치.
  9. 제6항에 있어서,
    상기 제3 전원은 커패시터인 플라즈마 표시 장치.
  10. 제9항에 있어서,
    상기 어드레스 기간 동안 상기 제2 스위칭 소자가 턴오프되어 있는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 어드레스 전극 중 상기 어드레스 선택 회로에 의해 선택되어 상기 어드레스 펄스가 인가될 제1 어드레스 전극에 대해서,
    상기 구동부는, 상기 제3 스위칭 소자를 턴온하여 상기 인덕터를 통하여 상 기 제1 어드레스 전극의 전압을 증가시키고, 상기 제1 스위칭 소자를 턴온하여 상기 제1 어드레스 전극의 전압을 상기 제1 전압으로 유지하고, 상기 제1 스위칭 소자가 턴온된 상태에서 상기 제4 스위칭 소자를 턴온하여 상기 커패시터를 충전하고, 상기 제1 스위칭 소자를 턴오프하여 상기 인덕터를 통하여 상기 제1 어드레스 전극의 전압을 감소시키는 플라즈마 표시 장치.
  12. 제6항에 있어서,
    상기 구동부는, 상기 인덕터의 제2단, 상기 제3 스위칭 소자 및 제3 전원 사이의 경로에 형성되는 제1 다이오드, 그리고 상기 인덕터의 제2단, 상기 제4 스위칭 소자 및 제3 전원 사이의 경로에 형성되는 제2 다이오드를 더 포함하며,
    상기 제1 다이오드와 제2 다이오드의 애노드 방향이 반대인 플라즈마 표시 장치.
  13. 일 방향으로 형성되는 복수의 어드레스 전극, 상기 어드레스 전극과 교차하는 방향으로 형성되어 있는 복수의 주사 전극을 포함하며, 상기 주사 전극과 상기 어드레스 전극이 교차하는 영역에 상기 방전 셀이 형성되는 플라즈마 표시 패널을 구동하는 방법에 있어서,
    한 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동하고, 각 서브필드는 복수의 방전 셀 중에서 켜질 방전 셀을 선택하는 어드레스 기간과 상기 선택된 방전 셀에 대해서 각 서브필드의 가중치에 해당하는 시간 동안 방전을 행하는 유지 기간을 포함하며,
    상기 구동 방법은,
    입력되는 영상 신호로부터 화면 부하율을 계산하는 단계,
    상기 화면 부하율에 따라 한 프레임의 휴지 기간의 길이를 계산하는 단계,
    상기 계산된 휴지 기간의 길이 중 적어도 일부, 한 프레임에서 상기 어드레스 펄스 폭을 변경할 서브필드의 개수 및 한 서브필드에서 상기 어드레스 펄스 폭을 변경할 주사 전극의 개수로부터 변경될 어드레스 펄스 폭을 결정하는 단계, 그리고
    상기 변경될 어드레스 펄스 폭에 따라 상기 어드레스 펄스에 해당하는 전압을 공급하는 전원과 상기 어드레스 전극 사이에 전기적으로 연결되는 스위칭 소자의 턴온 시간을 조절하는 단계
    를 포함하는 플라즈마 표시 패널의 구동 방법.
  14. 제13항에 있어서,
    상기 화면 부하율은 입력되는 영상 신호의 레벨을 누적하여 계산되는 플라즈마 표시 패널의 구동 방법.
  15. 제13항에 있어서,
    상기 입력되는 영상 신호로부터 각 방전 셀에 대해서 켜지는 서브필드를 나타내는 어드레스 데이터를 계산하여 상기 화면 부하율을 계산하는 플라즈마 표시 패널의 구동 방법.
  16. 제13항에 있어서,
    상기 휴지 기간의 길이를 한 프레임에서의 서브필드의 개수 및 한 서브필드에서 순차적으로 선택되는 주사 전극의 총 개수를 나누어서 상기 변경될 어드레스 펄스 폭을 계산하는 플라즈마 표시 패널의 구동 방법.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 복수의 어드레스 전극 중 켜질 방전 셀에 대응되는 제1 어드레스 전극에 상기 어드레스 펄스를 인가하는 단계를 더 포함하는 플라즈마 표시 패널의 구동 방법.
  18. 제17항에 있어서,
    상기 제1 어드레스 전극에 제1단이 전기적으로 연결된 제1 인덕터를 통하여 상기 제1 어드레스 전극의 전압을 증가시키는 단계,
    상기 제1 어드레스 전극의 전압을 실질적으로 제1 전압으로 유지시키는 단계,
    상기 제1 어드레스 전극의 전압을 실질적으로 상기 제1 전압으로 유지시킨 상태에서 상기 제1 어드레스 전극에 전기적으로 연결된 제2 인덕터에 전류를 공급하는 단계, 그리고
    상기 제2 인덕터를 통하여 상기 선택된 제1 전극의 전압을 감소시키는 단계
    를 포함하는 플라즈마 표시 패널의 구동 방법.
  19. 제18항에 있어서,
    상기 제1 어드레스 전극의 전압의 증가 및 감소 시에, 커패시터가 상기 제1 인덕터의 제2단과 상기 제2 인덕터의 제2단에 전기적으로 연결되는 플라즈마 표시 패널의 구동 방법.
  20. 제19항에 있어서,
    상기 제1 인덕터와 상기 제2 인덕터는 동일한 인덕터인 플라즈마 표시 패널의 구동 방법.
KR1020030072299A 2003-10-16 2003-10-16 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 KR100578959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030072299A KR100578959B1 (ko) 2003-10-16 2003-10-16 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030072299A KR100578959B1 (ko) 2003-10-16 2003-10-16 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20050036589A KR20050036589A (ko) 2005-04-20
KR100578959B1 true KR100578959B1 (ko) 2006-05-12

Family

ID=37239782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030072299A KR100578959B1 (ko) 2003-10-16 2003-10-16 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Country Status (1)

Country Link
KR (1) KR100578959B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839373B1 (ko) 2006-11-20 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100944494B1 (ko) * 2008-06-02 2010-03-03 신코엠 주식회사 Ｐｍｏｌｅｄ 구동회로 및 구동방법

Also Published As

Publication number Publication date
KR20050036589A (ko) 2005-04-20

Similar Documents

Publication Publication Date Title
EP1291836B1 (en) Apparatus for and method of driving a plasma display panel
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
US7053869B2 (en) PDP energy recovery apparatus and method and high speed addressing method using the same
KR100290830B1 (ko) 플라즈마디스플레이패널구동방법및장치
US6806655B2 (en) Apparatus and method for driving plasma display panel
US7492333B2 (en) Plasma display device and driving method thereof
KR100550985B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100521489B1 (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR100864131B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100551051B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100578802B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
US7471265B2 (en) Plasma display panel and driving method thereof
JP4240163B2 (ja) プラズマディスプレイパネルの駆動方法
KR100493623B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100578959B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050078444A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100560516B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100670183B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100884531B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100708846B1 (ko) 플라즈마 표시 장치 및 그에 따른 구동 방법
US20070008246A1 (en) Plasma display and a method of driving the plasma display
KR100570612B1 (ko) 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR20060041599A (ko) 플라즈마 표시 장치와 그의 구동방법
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee