JP4660026B2 - 表示パネルの駆動装置 - Google Patents
表示パネルの駆動装置 Download PDFInfo
- Publication number
- JP4660026B2 JP4660026B2 JP2001197797A JP2001197797A JP4660026B2 JP 4660026 B2 JP4660026 B2 JP 4660026B2 JP 2001197797 A JP2001197797 A JP 2001197797A JP 2001197797 A JP2001197797 A JP 2001197797A JP 4660026 B2 JP4660026 B2 JP 4660026B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- pixel data
- capacitor
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B7/00—Special arrangements or measures in connection with doors or windows
- E06B7/28—Other arrangements on doors or windows, e.g. door-plates, windows adapted to carry plants, hooks for window cleaners
- E06B7/32—Serving doors; Passing-through doors ; Pet-doors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B5/00—Doors, windows, or like closures for special purposes; Border constructions therefor
- E06B5/10—Doors, windows, or like closures for special purposes; Border constructions therefor for protection against air-raid or other war-like action; for other protective purposes
- E06B5/11—Doors, windows, or like closures for special purposes; Border constructions therefor for protection against air-raid or other war-like action; for other protective purposes against burglary
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Structural Engineering (AREA)
- Civil Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、交流駆動型プラズマディスプレイパネル、又はエレクトロルミネセンスディスプレイパネルの如き表示パネルを駆動する駆動装置に関する。
【0002】
【背景技術】
現在、壁掛TVとして、プラズマディスプレイパネル(以下、PDPと称する)、又はエレクトロルミネセンスディスプレイパネル(以下、ELPと称する)等の如き容量性発光素子からなる表示パネルが製品化されている。
図1は、かかる表示パネルとしてPDPを用いたプラズマディスプレイ装置の概略構成を示す図である。
【0003】
図1において、プラズマディスプレイパネルとしてのPDP10は、X及びYの1対にて1画面の各行(第1行〜第n行)に対応した行電極対を為す行電極Y1〜Yn及びX1〜Xnを備えている。更に、PDP10には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで1画面の各列(第1列〜第m列)に対応した列電極Z1〜Zmが形成されている。尚、1対の行電極対(X、Y)と1つの列電極Zとの交差部に1画素を担う放電セルが形成される。
【0004】
この際、各放電セルは、その放電セル内において放電が生起されるか否かにより、"発光"及び"非発光"の2つの状態しかもたない。すなわち、最低輝度(非発光状態)、及び最高輝度(発光状態)の2階調分の輝度しか表現出来ないのである。
そこで、このような発光素子を有するPDP10に対して、入力された映像信号に対応した中間調の輝度を得るべく、駆動装置100は、サブフィールド法を用いた階調駆動を実施する。
【0005】
サブフィールド法では、入力された映像信号を各画素毎に対応したNビットの画素データに変換し、このNビットのビット桁各々に対応させて、1フィールドの表示期間をN個のサブフィールドに分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に応じたサブフィールドにおいてのみでこの放電を選択的に生起させる。この際、各サブフィールドで生起された放電回数の合計(1フィールド表示期間内での)により、映像信号に対応した中間調の輝度が得られるのである。
【0006】
尚、かかるサブフィールド法を利用して実際にPDPを階調駆動する方法として、選択消去アドレス法が知られている。
図2は、かかる選択消去アドレス法に基づく階調駆動を実施する際に、駆動装置100が、1サブフィールド内においてPDP10の列電極及び行電極に印加する各種駆動パルスの印加タイミングを示す図である。
【0007】
先ず、駆動装置100は、負極性のリセットパルスRPxを行電極X1〜Xn、更に正極性のリセットパルスRPYを行電極Y1〜Yn各々に同時に印加する(一斉リセット行程Rc)。
これらリセットパルスRPx及びRPYの印加に応じて、PDP10中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、"発光セル"に初期設定される。
【0008】
次に、駆動装置100は、入力された映像信号を各画素毎の例えば8ビットの画素データに変換する。駆動装置100は、かかる画素データを各ビット桁毎に分割して画素データビットを求め、この画素データビットの論理レベルに応じたパルス電圧を有する画素データパルスを発生する。例えば、駆動装置100は、上記画素データビットが論理レベル"1"である場合には高電圧、論理レベル"0"である場合には低電圧(0ボルト)の画素データパルスDPを発生する。そして、駆動装置100は、1画面分(n行×m列)の画素データパルスDP11〜DPnmを1行分毎(m個)にグループ化した画素データパルス群DP11-1m、DP21-2m、DP31-3m、・・・・、DPn1-nm各々を、図2に示す如く順次、列電極Z1〜Zmに印加して行く。更に、駆動装置100は、上記画素データパルス群DP各々の印加タイミングにて、図2に示されるが如き走査パルスSPを発生し、これを行電極Y1〜Ynへと順次印加して行く(画素データ書込行程Wc)。この際、走査パルスSPが印加された"行"と、高電圧の画素データパルスDPが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。これにより、上記一斉リセット行程Rcにおいて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。一方、走査パルスSPが印加されたものの、低電圧の画素データパルスDPが印加された"行"及び"列"に交叉して形成されている放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態が保持される。
【0009】
次に、駆動装置100は、図2に示されるが如き正極性の維持パルスIPXを繰り返し行電極X1〜Xnに印加すると共に、この維持パルスIPXが行電極X1〜Xnに印加されていない期間中に、図2に示されるが如き正極性の維持パルスIPYを繰り返し行電極Y1〜Ynに印加する(発光維持行程Ic)。
この際、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"状態にある放電セルのみが、これら維持パルスIPX及びIPYが交互に印加される度に放電(維持放電)する。つまり、上記画素データ書込行程Wcにおいて"発光セル"に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスIPX及びIPYが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【0010】
次に、駆動装置100は、図2に示されるが如き消去パルスEPを行電極X1〜Xnに印加する(消去行程E)。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
上述した如き一連の動作を1フィールド内において複数回実行することにより、視覚状において、映像信号に対応した中間輝度が得られるのである。
【0011】
ところが、PDP又はELPの如き容量性表示パネルでは、画素データを書き込むべく列電極に印加される画素データパルスは、各行のデータを書き込む毎に、データ書き込みが為されないその他の行に対しても充放電を実施しなければならず、更に隣接する列電極間の容量充放電をも行わなければならない。このため、この画素データ書き込みの際の電力消費が大きいという問題があった。
【0012】
【発明が解決しようとする課題】
本発明は、画素データ書込行程時における消費電力を低減可能な表示パネルの駆動装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
請求項1に係る表示パネルの駆動装置は、画面の行を担う複数の行電極と前記画面の列を担う複数の列電極との各交差部に容量性発光素子が形成された表示パネルの前記列電極各々に、映像信号に基づく画素データに応じたパルス電圧を有する画素データパルスを印加する表示パネルの駆動装置であって、最大電位レベルが所定の第1電位となる共振振幅を有する共振パルス電源電位を発生してこれを電源ライン上に印加する電源回路と、前記画素データに応じて前記電源ラインと前記列電極とを接続することにより前記列電極上に前記画素データパルスを発生せしめる画素データパルス発生回路と、を備え、前記電源回路は、前記画素データの内で列方向に隣接する少なくとも2つが互いに同一論理レベルである場合には前記共振パルス電源電位における前記第1電位を維持したまま前記共振振幅を小にする。
また、請求項4に係る表示パネルの駆動装置は、画面の行を担う複数の行電極と前記画面の列を担う複数の列電極との各交差部に容量性発光素子が形成された表示パネルの前記列電極各々に、映像信号に基づく画素データに応じたパルス電圧を有する画素データパルスを印加する表示パネルの駆動装置であって、一端が接地されたコンデンサと、前記コンデンサの他端及び電源ライン間に直列に接続された第1スイッチング素子及び第1コイルと、前記コンデンサの他端及び前記電源ライン間に直列に接続された第2スイッチング素子及び第2コイルと、第1電位を発生する直流電源と、前記直流電源及び前記電源ライン間に接続された第3スイッチング素子と、列方向において隣接する前記画素データ各々が連続して同一論理レベルとなる数に応じた電位を前記コンデンサの他端に印加する可変電圧電源と、からなる電源回路と、前記画素データの論理レベルに応じて前記電源ライン及び前記列電極間を接続する複数の第4スイッチング素子と、前記画素データの論理レベルに対する反転論理レベルに応じて前記列電極を接地せしめる複数の第5スイッチング素子と、からなる画素データパルス発生回路と、を有する。
【0014】
【発明の実施の形態】
図3は、本発明による駆動装置を備えたプラズマディスプレイ装置の構成を示す図である。
図3において、プラズマディスプレイパネルとしてのPDP10は、X及びYの1対にて1画面の各行(第1行〜第n行)に対応した行電極対を為す行電極Y1〜Yn及びX1〜Xnを備えている。更に、PDP10には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで1画面の各列(第1列〜第m列)に対応した列電極Z1〜Zmが形成されている。尚、1対の行電極対(X、Y)と1つの列電極Zとの交差部に画素を担う放電セルが形成される。
【0015】
駆動制御回路50は、図2に示されるが如き、リセットパルスRPX及びRPY、走査パルスSP、並びに維持パルスIPX及びIPY各々を生成させる為の各種タイミング信号を発生し、これらを行電極駆動回路30及び40の各々に供給する。行電極駆動回路30は、かかるタイミング信号に応じてリセットパルスRPX及び維持パルスIPXを生成し、これらを図2に示されるが如きタイミングにてPDP10の行電極X1〜Xnに印加する。一方、行電極駆動回路40は、上記駆動制御回路50から供給された各種タイミング信号に応じてリセットパルスRPY、走査パルスSP、維持パルスIPY及び消去パルスEPの各々を生成し、これらを図2に示されるが如きタイミングにてPDP10の行電極Y1〜Ynに印加する。
【0016】
更に、駆動制御回路50は、先ず、入力された映像信号を各画素毎の例えば8ビットの画素データに変換する。次に、駆動制御回路50は、この画素データを各ビット桁毎に分割して画素データビットDBを得る。そして、駆動制御回路50は、同一ビット桁同士にて、各行毎に、その行に属する第1列〜第m列各々に対応した画素データビットDB1〜DBmを抽出し、これらを列電極駆動回路20に供給する。この間、駆動制御回路50は、図4に示す如きスイッチング信号SW1〜SW3を生成し、これらを列電極駆動回路20に供給する。すなわち、駆動制御回路50は、
駆動行程G1では、
SW1="1"
SW2="0"
SW3="0"
駆動行程G2では、
SW1="0"
SW2="0"
SW3="1"
駆動行程G3では、
SW1="0"
SW2="1"
SW3="0"
なる論理レベルを有するスイッチング信号SW1〜SW3を生成する。そして、駆動制御回路50は、上記駆動行程G1〜G3を1サイクルとして、上述した如く推移するスイッチング信号SW1〜SW3を繰り返し列電極駆動回路20に供給する。
【0017】
図5は、かかる列電極駆動回路20の内部構成を示す図である。
図5に示すように、列電極駆動回路20は、所定の振幅を有する共振パルス電源電位を発生して電源ライン2上に印加する電源回路21と、かかる共振パルス電源電位に基づいて画素データパルスを発生する画素データパルス発生回路22から構成される。
【0018】
電源回路21におけるコンデンサC1は、その一端がPDP10の接地電位としてのPDP接地電位Vsに接地されている。スイッチング素子S1は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW1が供給されている間はオフ状態にある。一方、かかるスイッチング信号SW1の論理レベルが"1"である場合にはオン状態となって、上記コンデンサC1の他端に生じた電位をコイルL1及びダイオードD1を介して電源ライン2上に印加する。スイッチング素子S2は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW2が供給されている間はオフ状態である一方、かかるスイッチング信号SW2の論理レベルが"1"である場合にはオン状態となって上記電源ライン2上の電位をコイルL2及びダイオードD2を介して上記コンデンサC1の他端に印加する。この際、コンデンサC1は、上記電源ライン2上の電位によって充電される。スイッチング素子S3は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW3が供給されている間はオフ状態である一方、かかるスイッチング信号SW3の論理レベルが"1"である場合にはオン状態となって直流電源B1による電源電位Vaを電源ライン2上に印加する。尚、この直流電源B1の負側端子は、上記PDP接地電位Vsにて接地されている。
【0019】
かかる電源回路21の動作により、電源ライン2上には、上記電源電位Vaを最大電位とする共振振幅V1の共振パルス電源電位が印加される。
画素データパルス発生回路22には、駆動制御回路50から供給された1行分(m個)の画素データビットDB1〜DBmの各々に応じて、夫々独立してオン・オフ制御されるスイッチング素子SWZ1〜SWZm、及びSWZ1O〜SWZmOが設けられている。スイッチング素子SWZ1〜SWZmの各々は、夫々に供給された画素データビットDBが論理レベル"1"である場合に限りオン状態となって、電源ライン2上に印加されている上記共振パルス電源電位をPDP10の列電極Z1〜Zmに印加する。一方、上記スイッチング素子SWZ1O〜SWZmO各々は、夫々、画素データビットDBが論理レベル"0"である場合に限りオン状態となって、列電極Z上の電位をPDP接地電位Vsに接地する。
【0020】
以下に、図5に示す如き構成を有する列電極駆動回路20の内部動作について図4(a)〜図4(c)を参照しつつ説明する。
尚、図4(a)〜図4(c)の各々は、PDP10の第i列(iは1〜m)における第1行〜第7行までの画素データパルスDPの印加動作を抜粋して、図2に示す画素データ書込行程Wc内での電源ライン2上の電位変化を示すものである。
【0021】
この際、図4(a)は、第i列における第1行〜第7行各々に対応した画素データビットDBのビット系列が、
[1、0、1、0、1、0、1]
なる場合であり、
図4(b)は、第i列における第1行〜第7行各々に対応した画素データビットDBのビット系列が、
[1、1、1、1、1、1、1]
なる場合であり、
図4(c)は、第i列における第1行〜第7行各々に対応した画素データビットDBのビット系列が、
[0、0、0、0、0、0、0]
なる場合である。
【0022】
先ず、上述した如く、第i列の第1行〜第7行各々に対応した画素データビットDBが[1、0、1、0、1、0、1]である場合、スイッチング素子SWZi及びSWZi0は、図4(a)に示す如く、オン状態及びオフ状態の反転を繰り返す。
この際、駆動行程G1では、スイッチング素子S1〜S3の内のスイッチング素子S1のみがオン状態となり、コンデンサC1に蓄えられていた電荷が放電される。尚、図4に示す第1サイクルCYC1では、スイッチング素子SWZiがオン状態にあるので、上記放電に伴う放電電流は、スイッチング素子S1、コイルL1、ダイオードD1、電源ライン2、及びスイッチング素子SWZiを介してPDP10の列電極Ziに流れ込む。この際、列電極Ziに寄生する負荷容量C0が充電され、この負荷容量C0内に電荷の蓄積が為される。又、上記コンデンサC1の放電に伴って電源ライン2上の電位は、コイルL1及び負荷容量C0による共振作用により徐々に上昇する。そして、電源ライン2上の電位は、図4(a)に示す如くコンデンサの一端の電位Vcの2倍の電位を有する電位Vaに到達する。この際、上述した如き電源ライン2上での緩やかな電位上昇部分が、上記共振パルス電源電位のフロントエッジ部となる。又、第1サイクルCYC1では、上述した如き共振パルス電源電位のフロントエッジ部が、そのまま図4(a)に示す如く列電極Zi上に印加される画素データパルスDP1iのフロントエッジ部となる。
【0023】
次に、駆動行程G2が実施されると、スイッチング素子S1〜S3の内のスイッチング素子S3のみがオン状態となるので、直流電源B1による直流の電位Vaが、スイッチング素子S3を介して電源ライン2上に印加される。この際、上記電位Vaが、上記共振パルス電源電位の最大電位部分となる。又、第1サイクルCYC1では、この共振パルス電源電位の最大電位部分(電位Va)が、そのまま図4(a)に示す如く列電極Zi上に印加される画素データパルスDP1iの最大電位部分となる。この際、PDP10の列電極Ziには電流が流れ、この列電極Ziに寄生する負荷容量C0が充電されて電荷の蓄積が為される。
【0024】
次に、駆動行程G3が実施されると、スイッチング素子S1〜S3の内のスイッチング素子S2のみがオン状態となり、PDP10の負荷容量C0が放電を開始する。かかる放電により、列電極Zi、スイッチング素子SWZi、電源ライン2、コイルL2、ダイオードD2、及びスイッチング素子S2を介してコンデンサC1に電流が流れ込む。すなわち、PDP10の負荷容量C0内に蓄積された電荷が、電源回路21内に形成されているコンデンサC1に回収されて行く。このとき、コイルL2及び負荷容量C0で決まる時定数により、電源ライン2上の電位は図4(a)に示す如く徐々に低下する。この際、上述した如き電源ライン2上での緩やかな電位下降部分が、上記共振パルス電源電位のリアエッジ部となる。又、第1サイクルCYC1では、上述した如き共振パルス電源電位のリアエッジ部が、そのまま図4(a)に示す如く列電極Zi上に印加される画素データパルスDP1iのリアエッジ部となる。
【0025】
そして、かかる駆動行程G3の終了後、第2サイクルCYC2〜第7サイクルCYC7各々においても、夫々駆動行程G1〜G3なる動作を繰り返し実行する。
ここで、図4(a)においては、第2サイクルCYC2、第4サイクルCYC4、及び第6サイクルCYC6の各々では、スイッチング素子SWZiがオフ状態にある。よって、第2行、第4行、及び第6行各々に対応した画素データパルスDP2i、DP4i、DP6iとしては、低電圧(0ボルト)のものが列電極Ziに印加される。又、これら偶数のサイクルCYCでは、スイッチング素子SWZi0がオン状態にあるので、PDP10の負荷容量C0に残存していた電荷が列電極Zi及びスイッチング素子SWZi0なる電流路を介して全て回収される。よって、例えば、第2サイクルCYC2が終了し、次の第3サイクルCYC3が開始された直後のスイッチング素子SWZiがオフ状態からオン状態に切り替わった時には、図4(a)に示す如く電源ライン2上の電位は、ほぼ0ボルトになる。
【0026】
すなわち、画素データビットDBによるビット系列が[1、0、1、0、1、0、1]の如く列方向において1行毎に反転している場合には、図4(a)に示す如き最大電位Vaで共振振幅V1を有する共振パルス電源電位が電源ライン2上に印加されるのである。
一方、各行に対応した画素データビットDBによるビット系列が[1、1、1、1、1、1、1]の如く、列方向において連続して論理レベル"1"である場合には、図4(b)に示す如く、スイッチング素子SWZiはオン状態、SWZi0がオフ状態固定になる。すなわち、この間、図4(a)の場合とは異なり、列電極Zi及びスイッチング素子SWZi0なる電流路による電荷回収が為されない。よって、各サイクルCYC毎の駆動行程G3で回収しきれなかった電荷が徐々にPDP10の負荷容量C0内に蓄積されて行く。その結果、電源ライン2上に印加された共振パルス電源電位は、その最大電位Vaを維持しつつ共振振幅V1が徐々に小となり、これがそのまま高電圧の画素データパルスDP1i〜DP7iとして列電極Ziに印加される。
【0027】
すなわち、列方向において各行毎の画素データビット各々が連続して論理レベル"1"となる場合には、列電極Zに印加すべき電圧をパルス状にする必要は無い。そこで、このような場合には、図4(b)に示す如く、電源ライン2上に印加すべき共振パルス電源電位の共振振幅を、その最大電位Vaを維持したまま小さくするのである。従って、この際、上述した如き共振作用に伴う充放電動作が実施されなくなるので、無効電力の抑制が為される。
【0028】
又、各行に対応した画素データビットDBによるビット系列が[0、0、0、0、0、0、0]の如く列方向において連続して論理レベル"0"である場合には、図4(c)に示す如く、スイッチング素子SWZiはオフ状態、SWZi0がオン状態固定になる。この際、駆動行程G1では、図4(a)の場合と同様に、コンデンサC1に蓄えられていた電荷が放電する。この放電に伴ってコンデンサC1の一端に発生した電位Vcは、コイルL1及び電源ライン2に寄生する寄生容量Ceによる共振作用により図4(c)に示す如く徐々に上昇する。そして、電源ライン2上に印加される最終的な電位は上記電位Vcの2倍の電位を有する電位Vaに到達する。この際、上述した如き電源ライン2上での緩やかな電位上昇部分が、共振パルス電源電位のフロントエッジ部となる。次に、駆動行程G2が実施されると、直流電源B1による電位Vaがスイッチング素子S3を介して電源ライン2上に印加される。この際、電源ライン2に寄生する寄生容量Ceが充電されて電荷の蓄積が為される。尚、上記電位Vaが、共振パルス電源電位の最大電位部分となる。次に、駆動行程G3が実施されると、この寄生容量Ceが放電を開始し、寄生容量Ceに蓄積されていた電荷が電源回路21内に形成されているコンデンサC1に回収されて行く。このとき、コイルL2及び寄生容量Ceで決まる時定数により電源ライン2上の電位は図4(c)に示す如く徐々に低下する。ところが、各サイクルCYC毎の駆動行程G3において回収しきれなかった電荷が徐々に寄生容量Ceに蓄積される為、電源ライン2上に印加された共振パルス電源電位は、その最大電位Vaを維持しつつ共振振幅V1が徐々に小となる。
【0029】
すなわち、各行毎の画素データビット各々が列方向において連続して論理レベル"0"となる場合には、電源ライン2上に印加する電位をパルス状にする必要は無い。そこで、このような場合には、図4(c)に示す如く、電源ライン2上に印加する共振パルス電源電位の振幅を抑えて直流化(電位Vaに固定)するようにしたのである。従って、この際、上述した如き共振作用に伴う充放電動作が実施されなくなるので、無効電力の抑制が為される。
【0030】
尚、図5に示す構成では、図4(b)又は図4(c)に示す如く、共振パルス電源電位の共振振幅V1を徐々に小にして行くようにしたが、上述の如き画素データビットのパターンを検出したら、直ちに上記共振パルス電源電位の共振振幅を小にするようにしても良い。
図6は、かかる点に鑑みて為された本発明の他の実施例による列電極駆動回路20の内部構成を示す図である。
【0031】
図6に示す列電極駆動回路20では、画素データビットパターン解析回路200及び可変電圧電源B2を設け、上記コンデンサC1に代わりその容量がC1よりも大幅に小さいコンデンサC1'を採用している点を除き、その他の構成は図5に示すものと同一である。
図6において、画素データビットパターン解析回路200は、駆動制御回路50から順次供給されてくる各行毎の画素データビットDB1〜DBmに基づき、行、列方向におけるビットパターンを解析する。そして、その解析結果に応じた電圧制御信号を可変電圧電源B2に供給する。
【0032】
例えば、画素データビットパターン解析回路200は、供給された画素データビットDB各々が、各行毎に論理反転を繰り返すものである場合には、電圧Vv(Vv=0.5・Va)を発生させるべき電圧制御信号を可変電圧電源B2に供給する。この際、図6に示す列電極駆動回路20は、実質的に図5に示す構成と同一になるので、電源ライン2上には、図7(a)に示す如き最大電位Vaを有する共振振幅V1の共振パルス電源電位が印加される。
【0033】
一方、供給された画素データビットDB各々が列方向において連続して同一論理レベルである場合には、画素データビットパターン解析回路200は、上記画素データビットDB各々が列方向において連続して同一論理レベルとなる数に応じた電圧Vv(0.5・Va<Vv≦Va)を発生させるべき電圧制御信号を可変電圧電源B2に供給する。これにより、コンデンサC1'の一端の電位は上記電位Vvに固定される。よって、電源ライン2上には、図7(b)に示す如く、最大電位Vaを維持しつつも上記共振振幅V1の振幅を上記電位Vvに応じただけ小にした共振パルス電源電位が印加される。この際、画素データビットパターン解析回路200は、上記画素データビットDB各々が列方向において所定回数以上連続(例えば7回以上)して同一論理レベルとなる場合には、電圧Vaを発生させるべき電圧制御信号を可変電圧電源B2に供給する。これにより、コンデンサC1'の一端は電位Vaに固定されるので、上記共振振幅V1は0となり、電源ライン2上には、図7(c)に示す如き電位Vaなる直流の電源電位が印加される。
【0034】
尚、図6に示す構成においては、上記コンデンサC1'の役割を可変電圧電源B2が全て担うことが可能である為、このコンデンサC1'を省くようにしても良い。
ここで、図6に示す構成においては、画素データビットDBの列方向でのビット系列が連続して論理レベル"1"(すなわち、選択放電を生起させる論理レベル)となる場合には、以下の如き問題が発生する。
【0035】
つまり、このような場合、コンデンサC1'の電位が徐々に上昇して共振振幅がゼロになる。よって、電源ライン2上の電位は図8(a)に示す如く電源B1の電位Vaに固定されてしまい、直流駆動状態になる。この際、PDP10の全列において、"1"の連続するビット系列を有する列が多くを占め、ビット系列が[1、0、1、0、・・・、1、0]なる列が一部含まれるような特殊な絵柄を表示する場合、この[1、0、1、0、・・・、1、0]に対応した表示を担う列電極Zi上にも図8(a)に示す如く直流の電位Vaが印加される。よって、この際、列電極Ziが直流駆動されて過大な電力損失が生じてしまうのである。
【0036】
図9は、かかる問題を解決すべく為された列電極駆動回路20の他の構成を示す図である。
尚、図9に示す列電極駆動回路20では、クランプ回路23を付加した点を除き、その他の構成は図5に示すものと同一であるので、以下に、クランプ回路23を中心にその動作を説明する。
【0037】
クランプ回路23は、トランジスタQ1、抵抗R1〜R3、コンデンサC2、ダイオードD3及びD4から構成される。トランジスタQ1のエミッタ端には、ダイオードD3を介してコンデンサC1'の一端上の電位Vcが印加されており、そのコレクタ端には抵抗R1を介してPDP接地電位Vsが印加されている。又、トランジスタQ1のベース端には、抵抗R2及びダイオードD4を介して電源B1の電位Vaが印加されている。更に、かかるベース端には、夫々、その一端にPDP接地電位Vsが印加されている抵抗R3及びコンデンサC2が接続されている。よって、トランジスタQ1のベース端には、電源B1の電位Vaを抵抗R2及びR3によって分圧して得られた基準電位Vrefが印加される。
【0038】
尚、基準電位Vrefは、
(Va/2)<Vref<Va
なる範囲内において予め設定されている所定の電位である。
かかる構成において、上記コンデンサC1'上の電位Vcが上記基準電位Vrefを越えると、トランジスタQ1はオン状態となり、コンデンサC1'上の電位Vcを基準電位Vrefにクランプする。すなわち、クランプ回路23は、コンデンサC1'の一端上の電位を基準電位Vrefにクランプすることにより、電源回路21内において共振振幅がゼロになるのを防止しているのである。よって、クランプ回路23の動作によれば、図8(b)及び図8(c)に示す如く、電源ライン2上の電位は、僅かな共振振幅をもって推移するようになる。すると、コンデンサC1'による電荷回収が実施されるようになるので、図8(a)に示す駆動を実行した場合に比して電力損失が抑えられる。
【0039】
又、図9に示すクランプ回路23では、前述した如きクランプ動作を常時実施するものであるが、必要時以外は、クランプ動作を停止させるようにしても良い。
図10は、かかる点に鑑みて為されたクランプ回路23'を示す図である。
クランプ回路23'は、図9に示すクランプ回路23にトランジスタQ2を付加したものである。
【0040】
トランジスタQ2のエミッタ端及びコレクタ端には、夫々、抵抗R2の一端及び他端が接続されており、そのベース端にはクランプディスエーブル信号が供給される。トランジスタQ2は、駆動制御回路50から低電圧のクランプディスエーブル信号が供給されている間はオフ状態となる。よって、この際、クランプ回路23'は、クランプ回路23と等価な回路構成となり、前述した如きクランプ動作を実行する。一方、駆動制御回路50から高電圧のクランプディスエーブル信号が供給されている間は、トランジスタQ2はオン状態となり、抵抗R2の両端をショートする。よって、トランジスタQ1のベース端上の電位は電位Vaと等しくなるので、トランジスタQ1はオフ状態固定となり、クランプ回路23'によるクランプ動作が停止する。
【0041】
ここで、例えば、テレビジョン信号の如き、1画面内の列方向及び行方向において画像に相関がある映像が入力対象となっている場合には、前述した如き特殊な絵柄を表示する可能性が無い。そこで、駆動制御回路50は、先ず、入力された映像信号に基づきその映像信号の種別を判別する。この際、入力映像信号としてテレビジョン信号が入力されたと判別された場合には、駆動制御回路50は、高電圧のクランプディスエーブル信号をクランプ回路23'に供給して、そのクランプ動作を停止せしめる。一方、絵、図、又は表等を担うグラフィクス映像信号の如き特殊な絵柄を表現し得る映像信号が入力されたと判別された場合には、駆動制御回路50は、低電圧のクランプディスエーブル信号をクランプ回路23'に供給して、そのクランプ動作を実行させる。これにより、前述した如き特殊な絵柄を表示する際の過大な電力損失を防止する。
【0042】
【発明の効果】
以上の如く、本発明による表示パネルの駆動装置は、供給された画素データの内で列方向に隣接するも少なくとも2つが互いに同一論理レベルである場合には画素データパルスの生成を担う共振パルス電源電位の振幅を、その最大電位レベルを保持したまま小にする。
【0043】
従って、本発明によれば、共振パルス電源電位を推移させるべく実施される無駄な充放電動作が抑制されるので、無効電力が低減される。
【0044】
【図面の簡単な説明】
【0045】
【図1】表示パネルとしてプラズマディスプレイパネルを用いたプラズマディスプレイ装置の概略構成を示す図である。
【0046】
【図2】1サブフィールド内においてPDP10に印加する各種駆動パルスの印加タイミングを示す図である。
【0047】
【図3】本発明による駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【0048】
【図4】本発明による駆動装置としての列電極駆動回路20の内部動作を示す図である。
【0049】
【図5】本発明による駆動装置としての列電極駆動回路20の内部構成を示す図である。
【0050】
【図6】列電極駆動回路20の他の構成を示す図である。
【0051】
【図7】図6に示す列電極駆動回路20における内部動作を示す図である。
【0052】
【図8】列電極駆動回路20における内部動作の他の一例を示す図である。
【0053】
【図9】列電極駆動回路20の他の構成を示す図である。
【0054】
【図10】図9に示す列電極駆動回路20の変形例を示す図である。
【0055】
【主要部分の符号の説明】
B1 直流電源
C1 コンデンサ
D1,D2 ダイオード
L1,L2 コイル
S1〜 スイッチング素子
10 PDP
20 列電極駆動回路
50 駆動制御回路
200 画素データビットパターン解析回路
Claims (10)
- 画面の行を担う複数の行電極と前記画面の列を担う複数の列電極との各交差部に容量性発光素子が形成された表示パネルの前記列電極各々に、映像信号に基づく画素データに応じたパルス電圧を有する画素データパルスを印加する表示パネルの駆動装置であって、
最大電位レベルが所定の第1電位となる共振振幅を有する共振パルス電源電位を発生してこれを電源ライン上に印加する電源回路と、前記画素データに応じて前記電源ラインと前記列電極とを接続することにより前記列電極上に前記画素データパルスを発生せしめる画素データパルス発生回路と、を備え、
前記電源回路は、前記画素データの内で列方向に隣接する少なくとも2つが互いに同一論理レベルである場合には前記共振パルス電源電位における前記第1電位を維持したまま前記共振振幅を小にすることを特徴とする表示パネルの駆動装置。 - 前記電源回路は、列方向において前記画素データ各々が連続して同一論理レベルである数に応じた分だけ前記共振振幅を小にすることを特徴とする請求項1記載の表示パネルの駆動装置。
- 前記電源回路は、一端が接地されたコンデンサと、前記コンデンサの他端及び前記電源ライン間に直列に接続された第1スイッチング素子及び第1コイルと、前記コンデンサの他端及び前記電源ライン間に直列に接続された第2スイッチング素子及び第2コイルと、前記第1電位を発生する直流電源と、前記直流電源及び前記電源ライン間に接続された第3スイッチング素子とからなり、前記画素データパルス発生回路は、前記画素データの論理レベルに応じて前記電源ライン及び前記列電極間を接続する複数の第4スイッチング素子と、前記画素データの反転論理レベルに応じて前記列電極を接地せしめる複数の第5スイッチング素子と、からなることを特徴とする請求項1記載の表示パネルの駆動装置。
- 画面の行を担う複数の行電極と前記画面の列を担う複数の列電極との各交差部に容量性発光素子が形成された表示パネルの前記列電極各々に、映像信号に基づく画素データに応じたパルス電圧を有する画素データパルスを印加する表示パネルの駆動装置であって、
一端が接地されたコンデンサと、前記コンデンサの他端及び電源ライン間に直列に接続された第1スイッチング素子及び第1コイルと、前記コンデンサの他端及び前記電源ライン間に直列に接続された第2スイッチング素子及び第2コイルと、第1電位を発生する直流電源と、前記直流電源及び前記電源ライン間に接続された第3スイッチング素子と、列方向において隣接する前記画素データ各々が連続して同一論理レベルとなる数に応じた電位を前記コンデンサの他端に印加する可変電圧電源と、からなる電源回路と、
前記画素データの論理レベルに応じて前記電源ライン及び前記列電極間を接続する複数の第4スイッチング素子と、前記画素データの論理レベルに対する反転論理レベルに応じて前記列電極を接地せしめる複数の第5スイッチング素子と、からなる画素データパルス発生回路と、を有することを特徴とする表示パネルの駆動装置。 - 前記可変電圧電源は、列方向において隣接する前記画素データ各々が連続して同一論理レベルである数が少ない場合には、前記コンデンサの他端に印加すべき電位を低くする一方、多い場合には前記コンデンサの他端に印加すべき電位を高くすることを特徴とする請求項4記載の表示パネルの駆動装置。
- 前記可変電圧電源は、前記第1電位の1/2の電位〜前記第1電位なる範囲にて前記コンデンサの他端に印加すべき電位を変化させることを特徴とする請求項4記載の表示パネルの駆動装置。
- 前記コンデンサの電位が所定の基準電位を越える場合には前記コンデンサの電位を強制的に前記基準電位にするクランプ回路を備えたことを特徴とする請求項4記載の表示パネルの駆動装置。
- 前記基準電位は前記第1電位の1/2の電位よりも高電位であり、かつ前記第1電位よりも低電位であることを特徴とする請求項7記載の表示パネルの駆動装置。
- 前記クランプ回路を動作状態から停止状態、及び停止状態から動作状態に切り換えるクランプ動作制御手段を更に備えたことを特徴とする請求項7記載の表示パネルの駆動装置。
- 前記クランプ動作制御手段は、入力映像信号の種別を判別しその判別結果に応じて前記クランプ回路を動作状態から停止状態、又は停止状態から動作状態に切り換えることを特徴とする請求項9記載の表示パネルの駆動装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001197797A JP4660026B2 (ja) | 2000-09-08 | 2001-06-29 | 表示パネルの駆動装置 |
KR1020010055312A KR100650120B1 (ko) | 2000-09-08 | 2001-09-08 | 표시 패널 구동용 구동 장치 |
US09/948,937 US6559603B2 (en) | 2000-09-08 | 2001-09-10 | Driving apparatus for driving display panel |
EP01120788A EP1187088A3 (en) | 2000-09-08 | 2001-09-10 | Driving apparatus for driving display panel |
CNB011420693A CN1176451C (zh) | 2000-09-08 | 2001-09-10 | 用于驱动显示面板的驱动设备 |
KR1020050027646A KR100555071B1 (ko) | 2000-09-08 | 2005-04-01 | 표시 패널 구동용 구동 장치 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-273205 | 2000-09-08 | ||
JP2000273205 | 2000-09-08 | ||
JP2001197797A JP4660026B2 (ja) | 2000-09-08 | 2001-06-29 | 表示パネルの駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002156941A JP2002156941A (ja) | 2002-05-31 |
JP4660026B2 true JP4660026B2 (ja) | 2011-03-30 |
Family
ID=26599547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001197797A Expired - Fee Related JP4660026B2 (ja) | 2000-09-08 | 2001-06-29 | 表示パネルの駆動装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6559603B2 (ja) |
EP (1) | EP1187088A3 (ja) |
JP (1) | JP4660026B2 (ja) |
KR (2) | KR100650120B1 (ja) |
CN (1) | CN1176451C (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6692513B2 (en) | 2000-06-30 | 2004-02-17 | Viacor, Inc. | Intravascular filter with debris entrapment mechanism |
CN100397457C (zh) * | 2001-05-22 | 2008-06-25 | Lg电子株式会社 | 驱动显示器的电路 |
US7317454B2 (en) * | 2001-08-08 | 2008-01-08 | Lg Electronics, Inc. | Energy recovery circuit of display device |
JP4268390B2 (ja) | 2002-02-28 | 2009-05-27 | パイオニア株式会社 | 表示パネルの駆動装置 |
JP4188618B2 (ja) * | 2002-04-01 | 2008-11-26 | パイオニア株式会社 | 表示パネルの駆動装置 |
EP1376526A3 (en) * | 2002-06-26 | 2004-12-08 | Pioneer Corporation | Display panel drive device, data transfer system and data reception device |
KR20040017557A (ko) * | 2002-08-22 | 2004-02-27 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
JP4510422B2 (ja) * | 2003-06-12 | 2010-07-21 | パナソニック株式会社 | 容量性発光素子の駆動装置 |
KR100493623B1 (ko) * | 2003-06-13 | 2005-06-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
JP4050724B2 (ja) * | 2003-07-11 | 2008-02-20 | 松下電器産業株式会社 | 表示装置およびその駆動方法 |
WO2005015528A1 (ja) | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 表示装置 |
KR100521489B1 (ko) * | 2003-10-06 | 2005-10-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치 |
JP2005121862A (ja) | 2003-10-16 | 2005-05-12 | Pioneer Electronic Corp | 容量性発光素子の駆動装置 |
JP4510423B2 (ja) * | 2003-10-23 | 2010-07-21 | パナソニック株式会社 | 容量性発光素子の駆動装置 |
KR100551051B1 (ko) * | 2003-11-27 | 2006-02-09 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 |
US20060052867A1 (en) | 2004-09-07 | 2006-03-09 | Medtronic, Inc | Replacement prosthetic heart valve, system and method of implant |
US8562672B2 (en) | 2004-11-19 | 2013-10-22 | Medtronic, Inc. | Apparatus for treatment of cardiac valves and method of its manufacture |
JP2006201688A (ja) * | 2005-01-24 | 2006-08-03 | Pioneer Electronic Corp | 容量性発光素子の駆動装置 |
KR101166819B1 (ko) * | 2005-06-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
JP5021932B2 (ja) * | 2005-12-15 | 2012-09-12 | パナソニック株式会社 | 表示パネルの駆動装置 |
KR100836585B1 (ko) * | 2006-11-23 | 2008-06-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
KR20080094051A (ko) * | 2006-02-13 | 2008-10-22 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널 구동회로 및 플라즈마 디스플레이 장치 |
KR100899059B1 (ko) * | 2006-02-14 | 2009-05-25 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 |
KR100839370B1 (ko) | 2006-11-07 | 2008-06-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
US20080150438A1 (en) * | 2006-12-20 | 2008-06-26 | Yoo-Jin Song | Plasma display and driving method thereof |
US8747458B2 (en) | 2007-08-20 | 2014-06-10 | Medtronic Ventor Technologies Ltd. | Stent loading tool and method for use thereof |
US9847740B2 (en) | 2012-09-28 | 2017-12-19 | Siemens Aktiengesellschaft | High voltage electrostatic generator |
KR102023947B1 (ko) * | 2012-12-31 | 2019-09-23 | 엘지디스플레이 주식회사 | 표시장치 |
US9552794B2 (en) * | 2014-08-05 | 2017-01-24 | Texas Instruments Incorporated | Pre-discharge circuit for multiplexed LED display |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146490A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 表示パネル駆動回路 |
JPH11161218A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | データライン駆動装置 |
JP2000206929A (ja) * | 1999-01-14 | 2000-07-28 | Fujitsu Ltd | 表示パネルの駆動方法及び駆動装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3214328B2 (ja) * | 1995-12-28 | 2001-10-02 | 松下電器産業株式会社 | 液晶表示装置 |
JPH1063223A (ja) * | 1996-08-20 | 1998-03-06 | Fujitsu General Ltd | 擬似中間調処理制御装置 |
JPH10105113A (ja) * | 1996-09-26 | 1998-04-24 | Hitachi Ltd | 容量性負荷の駆動方法及び回路 |
JP4094089B2 (ja) * | 1997-07-18 | 2008-06-04 | 株式会社日立製作所 | 画像表示装置 |
ES2200366T3 (es) * | 1997-08-28 | 2004-03-01 | University Of Washington | Composiciones de sacaridos para el tratamiento de la enfermedad de alzheimer y otras amiloidoisis. |
JP3036496B2 (ja) * | 1997-11-28 | 2000-04-24 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法および回路ならびにプラズマディスプレイパネル表示装置 |
US6111555A (en) * | 1998-02-12 | 2000-08-29 | Photonics Systems, Inc. | System and method for driving a flat panel display and associated driver circuit |
JP3568098B2 (ja) * | 1998-06-03 | 2004-09-22 | パイオニア株式会社 | 表示パネルの駆動装置 |
KR100297853B1 (ko) * | 1998-07-27 | 2001-10-26 | 구자홍 | 멀티스텝형에너지회수장치 |
JP4298019B2 (ja) * | 1998-10-15 | 2009-07-15 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置 |
JP3681588B2 (ja) * | 1998-10-20 | 2005-08-10 | 株式会社日立製作所 | 液晶表示装置 |
US6192179B1 (en) * | 1999-01-25 | 2001-02-20 | Corning Incorporated | Distributed resonant ring fiber filter |
JP3678337B2 (ja) * | 1999-07-02 | 2005-08-03 | パイオニア株式会社 | 表示パネルの駆動装置 |
JP3823638B2 (ja) * | 1999-09-30 | 2006-09-20 | セイコーエプソン株式会社 | 電気光学装置の駆動回路 |
JP3775968B2 (ja) * | 2000-02-22 | 2006-05-17 | パイオニア株式会社 | プラズマディスプレイ装置 |
JP2001306028A (ja) * | 2000-04-21 | 2001-11-02 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
JP3736671B2 (ja) * | 2000-05-24 | 2006-01-18 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
-
2001
- 2001-06-29 JP JP2001197797A patent/JP4660026B2/ja not_active Expired - Fee Related
- 2001-09-08 KR KR1020010055312A patent/KR100650120B1/ko not_active IP Right Cessation
- 2001-09-10 CN CNB011420693A patent/CN1176451C/zh not_active Expired - Fee Related
- 2001-09-10 EP EP01120788A patent/EP1187088A3/en not_active Withdrawn
- 2001-09-10 US US09/948,937 patent/US6559603B2/en not_active Expired - Fee Related
-
2005
- 2005-04-01 KR KR1020050027646A patent/KR100555071B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146490A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 表示パネル駆動回路 |
JPH11161218A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | データライン駆動装置 |
JP2000206929A (ja) * | 1999-01-14 | 2000-07-28 | Fujitsu Ltd | 表示パネルの駆動方法及び駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
US6559603B2 (en) | 2003-05-06 |
EP1187088A2 (en) | 2002-03-13 |
JP2002156941A (ja) | 2002-05-31 |
CN1348161A (zh) | 2002-05-08 |
KR100650120B1 (ko) | 2006-11-24 |
KR20050047042A (ko) | 2005-05-19 |
KR20020020656A (ko) | 2002-03-15 |
US20020047575A1 (en) | 2002-04-25 |
CN1176451C (zh) | 2004-11-17 |
EP1187088A3 (en) | 2007-06-20 |
KR100555071B1 (ko) | 2006-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4660026B2 (ja) | 表示パネルの駆動装置 | |
US7375702B2 (en) | Method for driving plasma display panel | |
JP2004029553A (ja) | 表示パネルの駆動装置 | |
JP3678337B2 (ja) | 表示パネルの駆動装置 | |
JP4268390B2 (ja) | 表示パネルの駆動装置 | |
US8111211B2 (en) | Plasma display comprising at least first and second groups of electrodes and driving method thereof | |
JP4434642B2 (ja) | 表示パネルの駆動装置 | |
JP4748878B2 (ja) | プラズマディスプレイ装置 | |
JP5021932B2 (ja) | 表示パネルの駆動装置 | |
JP4188618B2 (ja) | 表示パネルの駆動装置 | |
JP4510422B2 (ja) | 容量性発光素子の駆動装置 | |
JP3678333B2 (ja) | 表示パネルの駆動装置 | |
US7330167B2 (en) | Method for driving a display panel | |
JP2001306028A (ja) | 表示パネルの駆動装置 | |
JP3775968B2 (ja) | プラズマディスプレイ装置 | |
JP2004271672A (ja) | 表示パネルの駆動装置 | |
JP3753249B2 (ja) | 表示パネルの駆動装置 | |
JP2004287003A (ja) | 表示パネルの駆動装置 | |
JP3862720B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル | |
KR20060119415A (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
KR100627410B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
JP2003255885A (ja) | 表示パネルの駆動装置 | |
JP2006201688A (ja) | 容量性発光素子の駆動装置 | |
JPH10214056A (ja) | 交流駆動型プラズマディスプレイ装置及び駆動方法 | |
JP2008233497A (ja) | 表示パネルの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |