JP3823638B2 - 電気光学装置の駆動回路 - Google Patents
電気光学装置の駆動回路 Download PDFInfo
- Publication number
- JP3823638B2 JP3823638B2 JP28083299A JP28083299A JP3823638B2 JP 3823638 B2 JP3823638 B2 JP 3823638B2 JP 28083299 A JP28083299 A JP 28083299A JP 28083299 A JP28083299 A JP 28083299A JP 3823638 B2 JP3823638 B2 JP 3823638B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- sub
- main
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電気光学装置の駆動回路に関する。特に、入力される画像データよりも
高精細の表示を行う電気光学装置の駆動回路に関する。
【０００２】
【従来の技術】
近年、液晶表示装置やプラズマ表示装置などの小型化・薄型化、高性能化、低価格化が進展し、様々な用途に普及している。これらの装置は、画素をマトリクス状に配列し、各画素に設けられた画素電極に印加される電圧を制御することによって画像の表示を行う。
【０００３】
これらの装置において、画素の小型化が可能となったことにより、ますます高精細の表示部を実現することが可能となってきている。
【０００４】
【発明が解決しようとする課題】
上記のように高精細度の表示部が可能となった一方で、このような高精細の表示装置を十分に生かすことができない問題が存在する。
【０００５】
その第１の問題は、高精細の画像を表示しようとすると、その画像のデータ量が膨大なものとなり、使用する記憶装置の容量を圧迫することである。
【０００６】
第２の問題は、このような大きなデータ量の画像をＬＡＮやＷＡＮなどの通信手段を介して伝送しようとすると、伝送に長い時間を要したり、伝送路を占有してしまう必要があることである。
【０００７】
第３の問題は、大きなデータ量の画像を表示しようとするときに、表示部への画像データ転送がデータバスや接続ケーブルなどのボトルネック箇所において律速されてしまったり、表示部の周辺回路におけるアドレス長や走査速度の制約に触れてしまったりすることである。
【０００８】
上記第１および第２の要因に対しては、画像データの解像度は低くしておいて、表示装置の外に設けられた演算装置などにより補間処理を行うことが可能であるが、画面全体にわたる処理を高速度に行うためには高性能な装置が必要とされ、コストが高くなるという欠点がある。また、この方法によっても上記第３の問題を解決することはできない。
【０００９】
さらに動画映像を表示体上で再生する際、映像を構成する一枚の画像の表示に許される時間は非常に短いものになるので、上記の問題はより顕著になってくる。
【００１０】
本発明は、上記事情を鑑みてなされたものであり、低解像度の画像データを入力として、高精細画像を再生・表示することを可能とする電気光学装置の駆動回路および駆動方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の電気光学装置の駆動回路は、基板上に設けられ、相交差する複数の走査線およびデータ線と、前記走査線および前記データ線の交差に対応して設けられた主画素と、前記主画素にデジタル信号からなる画像データを供給する主画素駆動手段と、前記主画素間を補間するように配置された副画素と、前記副画素に対応して設けられ、前記副画素の近傍の主画素及び副画素のうちの複数の画素に供給された前記デジタル信号が入力され、当該入力されたデジタル信号に基づいて、前記副画素に供給するデジタル信号の画像データを生成する論理回路を含む副画素駆動手段と、を具備することを特徴とする。
【００１２】
本発明のこのような構成によれば、入力される画像データをそのまま使って主画素を駆動し、その画像データを補間するような印加電圧を決定しそれによって副画素を駆動することが可能となるため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００１３】
また、上記のような補間のための回路は表示部内の画素に設けられているため、補間のための演算をする回路や装置を周辺部に設ける必要がないという利点がある。また、従って、画像データのアドレス空間も有効に使えるため、周辺部の配線や構成を複雑化する必要がないという利点もある。
【００１４】
また、本発明においては、前記主画素駆動手段は、デジタル駆動手段であり、前記副画素駆動手段は、近傍の画素電極に印加される電圧を入力とする論理回路を有し、該論理回路の出力を前記副画素電極に印加することが好ましい。
【００１５】
本発明のこのような構成によれば、デジタル駆動の電気光学装置において、論理演算による補間を行い、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００１６】
また、本発明においては、同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に「１」の電圧の印加を受けた場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加され、
同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に「１」の電圧の印加を受けた場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加されることが好ましい。
【００１７】
本発明のこのような構成によれば、走査線方向またはデータ線方向に隣り合う２つの主画素同士を、両主画素とも「１」の場合に限り結びつけるような画像上の作用を得ることができ、これは特に高精細な文字表示等に適している。
【００１８】
また、本発明においては、隣り合う２本の走査線の一方と、隣り合う２本のデータ線の一方とに各々接続された４個の主画素を結ぶ対角線の交点に配置された副画素は、前記４個の主画素のうち３個以上の主画素に「１」の電圧の印加を受ける場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加されることが好ましい。
【００１９】
本発明のこのような構成によれば、走査線またはデータ線に対して斜めの方向に微分値極大の尾根が走るような入力画像を表示する際のジャグ（ギザギザ）を緩和する効果があり、これは特に高精細映像表示に適している。
【００２０】
また、本発明においては、同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が「０」の電圧の印加を受ける場合に「０」の電圧を印加され、それ以外の場合には「１」の電圧を印加され、同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が「０」の電圧の印加を受ける場合に「０」の電圧を印加され、それ以外の場合には「１」の電圧を印加されることが好ましい。
【００２１】
本発明のこのような構成によれば、走査線方向またはデータ線方向に隣り合う２つの主画素のどちらか一方または両方が「１」の場合に、「１」電圧に対応したデータを強調して表示する効果が得られる。
【００２２】
また、本発明においては、前記主画素駆動手段は、所定範囲の電圧を前記主画素電極に印加するアナログ駆動手段であり、前記副画素駆動手段は、近傍の画素に印加される電圧に基づいて決まる駆動電圧を前記副画素電極に印加することが好ましい。
【００２３】
本発明のこのような構成によれば、アナログ駆動の電気光学装置において、電気または電子回路により主画素への印加電圧の補間に相当する電圧を得て、それを副画素への印加電圧とするため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００２４】
また、本発明においては、前記副画素駆動手段は、近傍の主画素への印加電圧値を線形補間する値の電圧を前記副画素電極に印加することが好ましい。
【００２５】
本発明のこのような構成によれば、非線形抵抗などを用いた比較的簡単な回路によって、アナログ駆動での印加電圧の補間を実現することができるという利点がある。
【００２６】
また、本発明は、複数の前記主画素電極および前記副画素電極がマトリクス状に配置された基板と、前記主画素電極および前記副画素電極と電気光学物質を挟んで対向する共通電極と、請求項１〜７のいずれかに記載の駆動回路とを有することを特徴とする電気光学装置を要旨とする。
【００２７】
本発明のこのような構成によれば、上述した駆動回路によって、実際に画素電極と共通電極に挟持された電気光学物質に電圧を印加し、その電気光学物質の物理的特性に応じて画素を発光させもしくは画素に光を透過させることが発光させることができるため、画像の表示等を目的とする装置を得られる。
【００２８】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた主画素と、前記主画素間を補間するように配置された副画素とを有する電気光学装置の駆動方法であって、前記データ線を介して前記主画素に対してデジタル信号からなる画像信号を供給し、前記副画素の近傍の主画素及び副画素のうちの複数の画素へ供給された前記デジタル信号に基づいて、該副画素に対して供給するデジタル信号の画像データを生成することを特徴とする。
【００２９】
本発明のこのような構成によれば、入力される画像データをそのまま使って主画素を駆動し、その画像データを補間するような印加電圧を決定しそれによって副画素を駆動することが可能となるため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００３０】
【発明の実施の形態】
以下、図面を参照しこの発明の第１の実施形態について説明する。図１は、本実施形態による電気光学装置の要部構成を示す回路図である。この図において、符号１は表示部、２はデータドライバ、３は走査ドライバ、４はデータ線、５は走査線である。また、１１はデータ線４と走査線５が交差している箇所に設けられた主画素、１２はそれ以外の場所に設けられた副画素、６はこれら画素間での電位の伝達を可能とするように配線された補助線である。
【００３１】
本例では、横方向には画素２個毎にデータ線が設けられ、縦方向には画素２個毎に走査線が設けられている。従って、データ線と走査線によって囲まれた１区画には４個の画素が存在し、そのうち１個が主画素１１であり残りの３個が副画素１２である。
【００３２】
走査ドライバ３には走査タイミング信号が入力され、その走査タイミングに従って順次、信号レベルが「Ｈ」となる走査線が上から下へ移っていく。主画素１１には薄膜トランジスタ等によって実現されるスイッチング素子が設けられており、そのスイッチング素子に接続された走査線が「Ｈ」レベルとなっている間はそのスイッチング素子がオンとなり、それに接続されたデータ線の電圧がその主画素の画素電極に印加される。また、それ以外のタイミング、すなわち走査線が「Ｌ」レベルとなっている間は、スイッチング素子がオフされる。
【００３３】
このようにして、この電気光学装置に入力された画像データをもとに、走査ドライバ３が走査線を走査するタイミングと同期しながら、データドライバ２がデータ線に印加する電圧を制御することによって、主画素１１による表示が行われる。
【００３４】
次に副画素１２の駆動について説明する。副画素１２には、その近傍にある画素に印加された電位が補助線６を介して伝達される。図２は、本実施形態における副画素の駆動回路を示す回路図である。本例では、副画素１２は、その上・下・左・右および左上・右上・左下・右下の計８画素から印加電位の伝達を受ける。
【００３５】
図２は、ｍ番目および（ｍ＋１）番目の走査線５とｎ番目および（ｎ＋１）番目のデータ線４に囲まれた区画の右下に配置された副画素１２（以後、これをＰ１１（ｍ，ｎ）と表す）に着目している。この副画素Ｐ１１（ｍ，ｎ）は、その周囲の４個の主画素Ｐ００（ｍ，ｎ）、Ｐ００（ｍ，ｎ＋１）、Ｐ００（ｍ＋１，ｎ）、Ｐ００（ｍ＋１，ｎ＋１）と、４個の副画素Ｐ０１（ｍ，ｎ）、Ｐ１０（ｍ，ｎ）、Ｐ１０（ｍ，ｎ＋１）、Ｐ０１（ｍ＋１，ｎ）から伝達された電圧を入力とする演算回路１３の出力電圧を、自身の画素電極に印加するようになっている。
【００３６】
図１０は、走査タイミングおよびそれに同期して画素電極に電圧が印加されるタイミングを示すタイミングチャートである。図１０（ａ）はフレームタイミング信号、同（ｂ）は走査タイミング信号、同（ｃ）はｍ番目の走査線５の走査信号、同（ｄ）は（ｍ＋１）番目の走査線５の走査信号である。
【００３７】
図２の主画素Ｐ００（ｍ，ｎ）およびＰ００（ｍ，ｎ＋１）はｍ番目の走査線５に接続されているので、図１０（ｃ）のタイミングで画素電極への電圧印加を受ける。また、詳細は後述するが、副画素Ｐ０１（ｍ，ｎ）は主画素Ｐ００（ｍ，ｎ）およびＰ００（ｍ，ｎ＋１）から伝達される電圧のみによって自身の印加電圧を決定するため、同じ図１０（ｃ）のタイミングで画素電極への電圧印加を受ける。同様に、主画素Ｐ００（ｍ＋１，ｎ）およびＰ００（ｍ＋１，ｎ＋１）と副画素Ｐ０１（ｍ＋１，ｎ）は図１０（ｄ）のタイミングで画素電極への電圧印加を受ける。
【００３８】
つまり、着目している副画素Ｐ１１（ｍ，ｎ）への入力となる近傍画素の走査タイミングにずれがあるため、演算回路１３の内部には、図１０（ｃ）のタイミングの信号を一時的に保持するバッファ回路またはその信号を遅延させる遅延回路が設けられており、Ｐ１１（ｍ，ｎ）自身の画素電極は図１０（ｄ）のタイミングで電圧の印加を受けるようになっている。
【００３９】
次に、演算回路１３による印加電圧決定方法について説明する。本実施形態においては、各画素電極への印加電圧は二値電圧「Ｈ」「Ｌ」のいずれかであり、演算回路１３は二値論理による論理回路として構成される。図３は、二値論理を用いた場合の副画素の各表示方式を示す。この図において、「Ｈ」でマークした正方形は主画素、それ以外の正方形は副画素を表す。
【００４０】
図３（ａ）は、論理積を用いて副画素の表示を決定する方法であり、高精細文字表示などに適している。つまり、上下を主画素に挟まれた位置にある副画素はその上下両方の主画素が「Ｈ」のときに「Ｈ」となり、左右を主画素に挟まれた位置にある副画素はその左右両方の主画素が「Ｈ」のときに「Ｈ」となり、上下左右を副画素に挟まれた位置にある副画素は上下両方あるいは左右両方の位置にある副画素が「Ｈ」のときに「Ｈ」となる。
【００４１】
画素Ｐｉｊ（ｍ，ｎ）（但し、ｉ，ｊは０または１）への印加電圧をＶｉｊ（ｍ，ｎ）で表すと、上記の表示方法における各々の副画素の電圧は、
V01(m,n) = V00(m,n)・V00(m,n+1)
V10(m,n) = V00(m,n)・V00(m+1,n)
V11(m,n) = V01(m,n)・V01(m+1,n)＋V10(m,n)・V10(m,n+1)
で表される。この他にも例えば、Ｖ１１（ｍ，ｎ）については、
V11(m,n) = V00(m,n)・V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
V11(m,n) = V01(m,n)・V01(m+1,n)
V11(m,n) = V10(m,n)・V10(m,n+1)
などの論理で演算回路１３を実現しても良い。
【００４２】
また、上記の論理積の代わりに論理和を用いて副画素の表示を決定する方法としても良く、このときの各々の副画素の電圧は、
V01(m,n) = V00(m,n)＋V00(m,n+1)
V10(m,n) = V00(m,n)＋V00(m+1,n)
V11(m,n) = V01(m,n)＋V01(m+1,n)＋V10(m,n)＋V10(m,n+1)
で表される。
【００４３】
図３（ｂ）は、同（ａ）の方法に変更を加えた副画素表示決定方法であり、上下左右を副画素に挟まれた位置にある副画素は、周辺の４つの主画素のうちの３つが「Ｈ」のときにも、「Ｈ」となる。この方法を用いることによって、「Ｈ」の領域と「Ｌ」の領域の境界が画素マトリックスの斜め方向に走っている箇所でより滑らかな補間が可能となるため、画素構造に起因するジャグが緩和され、なめらかで自然な高精細映像が得られる。
【００４４】
図３（ｂ）の方法における各々の副画素の電圧は、
V01(m,n) = V00(m,n)・V00(m,n+1)
V10(m,n) = V00(m,n)・V00(m+1,n)
V11(m,n) = V00(m,n)・V00(m+1,n)・V00(m,n+1)
＋ V00(m,n)・V00(m,n+1)・V00(m+1,n+1)
＋ V00(m,n)・V00(m+1,n)・V00(m+1,n+1)
＋ V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
となる。この他にもＶ１１（ｍ，ｎ）については、
V11(m,n) = V01(m,n)・V10(m,n)
＋ V01(m,n)・V10(m,n+1)
＋ V01(m+1,n)・V10(m,n)
＋ V01(m+1,n)・V10(m,n+1)
などの論理によって演算回路１３を実現しても良い。
【００４５】
図４〜図６は、上に述べた方法で補間を行って高精細表示をした実例パターンを示す。図４は、入力データ画像のパターン例を示す。図５は、この入力データ画像を図３（ａ）で示した論理積による方法で補完した表示パターンを示し、図６は、同じ入力データ画像を図３（ｂ）で示した方法で補間しジャグを緩和した表示パターンを示す。図５および図６では、主画素は四角形で表され、副画素は丸で表されている。図５の例では、補間により文字を高精細で、くっきりと表示することができている。また図６の例では、補間により斜めの線をより滑らかに表示することができている。
【００４６】
上述した実施形態では、画素電極への印加電圧をひとつの表示フレーム中で「Ｈ」「Ｌ」の二値選択によるデジタル駆動としているが、表示フレームを複数のサブフレームに時間分割して、各々のサブフレームにおける「Ｈ」「Ｌ」選択を通して、表示フレーム中で各画素の階調表示を可能とする方法を併用しても良い。これにより高精細で階調再現性も高い表示を得ることができる。
【００４７】
また副画素の電位決定に用いる論理について、上記のような単純な論理積、論理和だけでなく、用途に応じてより複雑な論理演算回路を画素に形成する事が可能である。
【００４８】
また副画素への信号伝達により、主画素の電位が影響を受けないように、主画素は電位供給線を有するＳＲＡＭ構造にしておくことが望ましい。これにより主画素の電位を一定に保てる他、主画素へのデータドライバによる書き込み負荷を小さくすることができる。
【００４９】
次に、本発明の第２の実施形態について説明する。この第２の実施形態はアナログ表示向けのものである。つまり、連続的な所定範囲内のある電圧が各画素電極に印加され、その電圧の大きさに応じて画素の輝度がアナログ的に決まる表示方式に、本発明の副画素による補間を適用する。
【００５０】
ここでいう「所定範囲」は、画素電極と共通電極とに挟まれる電気光学物質の物理的特性によって異なり、それぞれの電気光学物質に適した電圧の範囲を選択する。階調表示をアナログ駆動によって制御する場合には、通常は、印加電圧と画素の輝度が一定の相関を示す電圧の範囲を選択する。
【００５１】
本実施形態において、副画素電極への印加電圧を決定する回路の基本的構成は図２で示したものと同様であるが、図２の演算回路１３はデジタル回路ではなくアナログ回路となる。具体的には、複数の抵抗（非線形抵抗）により演算回路１３を構成し、周辺主画素の電位をこれらの抵抗値で分割することにより主画素電位の中間的な電位を得るようにすることができる。
【００５２】
このとき、副画素への信号伝達により主画素の電位が影響を受けにくくするため、主画素の演算回路１３への出力部には出力バッファを設けておくことが望ましい。
【００５３】
副画素電極への印加電圧の一例としては、近傍の主画素電極の印加電圧の中間値を用いることが可能で、その計算式は、
V01(m,n) = ｛V00(m,n)＋V00(m,n+1)｝／２
V10(m,n) = ｛V00(m,n)＋V00(m+1,n)｝／２
V11(m,n) = ｛V00(m,n)＋V00(m+1,n)＋V00(m,n+1)＋V00(m+1,n+1)｝／４
となる。但し、Ｖ１１（ｍ，ｎ）については、
V11(m,n) = ｛V01(m,n)＋V01(m+1,n)｝／２
または
V11(m,n) = ｛V10(m,n)＋V10(m,n+1)｝／２
などの計算式によって演算回路１３を実現しても良い。
【００５４】
図７は、このようなアナログ駆動の場合の表示例を示す。この図において、「Ｈ」でマークした正方形が主画素、それ以外の正方形が副画素を表す。そして、各画素に記された数字がそれぞれの画素電極への印加電圧のレベルを表す。
【００５５】
また、本実施形態における走査タイミングも、図１０で示したものと同様であり、ｍ番目の走査線に直接接続された主画素Ｐ００（ｍ，１），・・・、およびこれらの主画素の電圧だけから印加電圧が決定される副画素Ｐ０１（ｍ，１），・・・には、図１０（ｃ）のタイミングで電極への印加が行われる。また、（ｍ＋１）番目の走査線に接続された主画素の電圧にも影響を受ける副画素Ｐ１０（ｍ，１），・・・およびＰ１１（ｍ，１），・・・には、図１０（ｄ）のタイミングで印加される。
【００５６】
次に、本発明の第３の実施形態について説明する。図８は、この第３の実施形態における画素構成を示す構成図である。図示するように、横方向に画素４個毎にデータ線４が設けられ、縦方向に画素４個毎に走査線５が設けられており、従って、データ線４と走査線５によって囲まれた１区画には１６個の画素が存在し、そのうち１個が主画素１１であり残りの１５個が副画素１２である。
【００５７】
図９は、このような画素構成の電気光学装置において画素電極への印加電圧が「Ｈ」または「Ｌ」のいずれかであるデジタル駆動の場合の副画素の表示パターンの一例を示す。図９（ａ）〜（ｆ）は、図示した４つの主画素１１の中で「Ｈ」となっているものの個数がそれぞれ０個、１個、２個、２個、３個、４個の場合を表す。（ｃ）は、同辺上に配置された２個の主画素が「Ｈ」となっている場合であり、（ｄ）は、対角線上に配置された２個の主画素が「Ｈ」となっている場合である。
【００５８】
本実施形態においても、副画素１２には、近傍の画素の印加電圧の伝達を受ける補助線６と、それらの電圧をもとに自身の画素電極の印加電圧を決定する演算回路が設けられている。図９（ａ）〜（ｆ）に示したようなパターンの表示を実現する演算回路は１通りには限定されないが、例えば、以下に記述する論理式に等価な回路を用いることができる。
【００５９】
横方向に主画素に挟まれた位置にある副画素については、それら左右の主画素の論理積を取る。つまり、
V01(m,n) = V02(m,n) = V03(m,n) = V00(m,n)・V00(m,n+1)
である。また、縦方向に主画素に挟まれた位置にある副画素については、それら上下の主画素の論理積を取る。つまり、
V10(m,n) = V20(m,n) = V30(m,n) = V00(m,n)・V00(m+1,n)
である。
【００６０】
４個の主画素から等距離に位置している副画素Ｐ２２（ｍ，ｎ）は、それら４個の主画素のうち３個以上が「Ｈ」のときに、「Ｈ」となる。つまり、
V22(m,n) = V00(m,n)・V00(m+1,n)・V00(m,n+1)
＋ V00(m,n)・V00(m,n+1)・V00(m+1,n+1)
＋ V00(m,n)・V00(m+1,n)・V00(m+1,n+1)
＋ V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
である。
【００６１】
上記以外の残りの副画素については、このＰ２２（ｍ，ｎ）を中心とした放射線上で挟まれる２個の画素の論理積を取る。つまり、
V11(m,n) = V22(m,n)・V00(m,n)
V12(m,n) = V22(m,n)・V02(m,n)
V13(m,n) = V22(m,n)・V00(m,n+1)
V21(m,n) = V22(m,n)・V20(m,n)
V23(m,n) = V22(m,n)・V20(m,n+1)
V31(m,n) = V22(m,n)・V00(m+1,n)
V32(m,n) = V22(m,n)・V02(m+1,n)
V33(m,n) = V22(m,n)・V00(m+1,n+1)
である。
【００６２】
図８に示す構成の画素を連続的な所定範囲内の電圧によってアナログ駆動する場合は、線形補間によって副画素への印加電圧を決定することが、回路構成上比較的簡単で有利である。
【００６３】
このとき副画素Ｐｉｊ（ｍ，ｎ）（但し、（ｉ，ｊ）≠（０，０））への印加電圧の計算式は、周辺の主画素の印加電圧を用いて、
で表される。抵抗（非線形抵抗）を用いて演算回路１３を実現することにより、このような電圧を副画素に印加する。
【００６４】
本実施形態での走査においては、画素Ｐ０ｊ（ｍ，１），・・・は図１０（ｃ）のタイミングで電極への電圧印加を受け、画素Ｐ１ｊ（ｍ，１），・・・、画素Ｐ２ｊ（ｍ，１），・・・、画素Ｐ３ｊ（ｍ，１），・・・は図１０（ｄ）のタイミングで電極への電圧印加を受ける。
【００６５】
以上、第１〜第３の実施形態について説明したが、主画素に与えられる画像データを副画素によって補間できる他の形態であっても良く、また、縦方向（データ線が走っている方向）と横方向（走査線が走っている方向）との間で、主画素の密度が必ずしも同じである必要もない。
【００６６】
また以上の例では、隣接する主画素には同じ極性の電圧を印加する場合について説明したが、例えば走査線方向で印加電圧の極性を反転するライン反転駆動を用いるような場合にも、本発明の構成は適用できる。このような場合には一方の電極からの信号を電圧反転回路を介した後に論理回路に入力するようにすれば良い。
【００６７】
また、各画素においては、画素電極と対向する共通電極との間に電気光学物質が挟持されており、この電気光学物質の物理的特性により、印加される電圧に応じて画素輝度を変えられるようになっている。このような電気光学物質を利用した電気光学装置としては、液晶ディスプレイ、プラズマディスプレイ、ＥＬ（エレクトロルミネッセンス）、ＦＥＤ（フィールドエミッションデバイス）などがあるが、本発明の適用対象はこれらに限定されない。
【００６８】
また、上記第１〜第３の実施形態では１次元（単色）の輝度を制御する駆動であるが、単純にこれを複数組み合わせ、たとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色についてそれぞれ副画素による補間を行って、カラーの高精細画像を表示することもできる。
【００６９】
次に、上述した電気光学装置の応用例について説明する。図１１は、上記実施形態による電気光学装置を反射型液晶装置として構成し、電子機器に適用した一例であり、反射型液晶装置を光変調装置として用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図１１は、偏光変換素子１３０の中心をとおるＸＺ平面における断面図である。
【００７０】
本例のプロジェクタは、システム光軸に沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射される偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光の成分を分離するダイクロイックミラー４１２、分離された青色光を変調する反射型液晶光変調装置３００Ｂ、青色光が分離された後の光束のうち赤色光の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光を変調する反射型液晶光変調装置３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光を変調する反射型液晶光変調装置３００Ｇ、３つの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇにて変調された光をダイクロイックミラー４１２、４１３、偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇには、それぞれ反射型液晶装置が用いられている。
【００７１】
上記の構成において、光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶光変調装置３００Ｂによって変調される。
【００７２】
また、ダイクロイックミラー４１２の青色光反射層を透過した光束のうち、赤色光の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶光変調装置３００Ｒにて変調される。一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光の光束は反射型液晶光変調装置３００Ｇによって変調される。このようにして、それぞれの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇによって色光の変調がなされる。
【００７３】
反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇの画素から反射された色光のうちＳ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。
【００７４】
反射型液晶装置は、半導体技術を利用して画素およびその駆動手段であるスイッチング素子などが形成されるので、小さなパネルサイズであっても多くの画素を形成できる。また副画素の駆動に必要な演算回路の集積も容易に行うことができる。上記反射型液晶装置は、各画素電極に印加された電圧が十分に保持されると共に、画素電極の反射率が非常に高いため鮮明な映像を得ることができる。
【００７５】
またこの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇには、入力画像データに応じて、データ線および走査線に接続されたスイッチング手段によって直接データ電圧を印加される主画素と、周辺画素のデータ電圧から演算回路を通して出力された電圧を印加される副画素が設けられている。このようなプロジェクタは、通常のパソコンディスプレイよりもかなり大きなスクリーンに画像を投射する目的で使われる。本プロジェクタは副画素による補間を行うために、比較的低解像度の入力画像データからでも、大画面に適した高精細画像を再生して投射することができる。
【００７６】
次に、別の応用例として、映像（画像）通信機能付き電話機を説明する。図１２は、本発明による電気光学装置を用いた映像通信機能付き電話機の斜視図である。この図において、符号１０００は電話機本体、１００１は画像表示部であり、画像表示部１００１には第１〜第３の実施形態で述べた電気光学装置である反射型液晶表示装置が使われている。また電話機本体１０００には小型カメラが設けられており、この小型カメラによって撮像された映像（画像）を変調して通話先の電話機と双方向に送受信することができるようになっている。
【００７７】
無線電波を用いた携帯型電話の通信帯域はそれほど広くないため、高精細の映像（画像）を送ることは難しい。しかし、画像表示部１００１に使われている反射型液晶表示装置には副画素が設けられており、受信した映像（画像）データを用いて直接表示される主画素を、これらの副画素が補間するため、より自然に近い映像（画像）を再現することができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による電気光学装置の要部構成を示す回路図である。
【図２】 同実施形態による副画素の駆動回路を示す回路図である。
【図３】 同実施形態による副画素の表示方式を示すパターン図である。
【図４】 同実施形態による主画素によって表示される入力画像データのパターン図である。
【図５】 同実施形態によって補間された表示画像の第１のパターン図である。
【図６】 同実施形態によって補間された表示画像の第２のパターン図である。
【図７】 この発明の実施形態によるアナログ駆動の電気光学装置での表示例を示すパターン図である。
【図８】 この発明の別の実施形態による表示部の画素構成を示す構成図である。
【図９】 同実施形態によって補間された表示画像のパターン図である。
【図１０】 本発明の一実施形態によるタイミング信号および画素電極への電圧印加タイミングを示すタイミングチャートである。
【図１１】 本発明の一実施形態による反射型液晶装置を応用したプロジェクタの構成を示す平面図である。
【図１２】 本発明の一実施形態による反射型液晶装置を応用した映像（画像）通信機能付き電話機の外観を示す斜視図である。
【符号の説明】
１ 表示部
２ データドライバ
３ 走査ドライバ
４ データ線
５ 走査線
６ 補助線
１１ 主画素
１２ 副画素
１３ 演算回路
【発明の属する技術分野】
この発明は、電気光学装置の駆動回路に関する。特に、入力される画像データよりも
高精細の表示を行う電気光学装置の駆動回路に関する。
【０００２】
【従来の技術】
近年、液晶表示装置やプラズマ表示装置などの小型化・薄型化、高性能化、低価格化が進展し、様々な用途に普及している。これらの装置は、画素をマトリクス状に配列し、各画素に設けられた画素電極に印加される電圧を制御することによって画像の表示を行う。
【０００３】
これらの装置において、画素の小型化が可能となったことにより、ますます高精細の表示部を実現することが可能となってきている。
【０００４】
【発明が解決しようとする課題】
上記のように高精細度の表示部が可能となった一方で、このような高精細の表示装置を十分に生かすことができない問題が存在する。
【０００５】
その第１の問題は、高精細の画像を表示しようとすると、その画像のデータ量が膨大なものとなり、使用する記憶装置の容量を圧迫することである。
【０００６】
第２の問題は、このような大きなデータ量の画像をＬＡＮやＷＡＮなどの通信手段を介して伝送しようとすると、伝送に長い時間を要したり、伝送路を占有してしまう必要があることである。
【０００７】
第３の問題は、大きなデータ量の画像を表示しようとするときに、表示部への画像データ転送がデータバスや接続ケーブルなどのボトルネック箇所において律速されてしまったり、表示部の周辺回路におけるアドレス長や走査速度の制約に触れてしまったりすることである。
【０００８】
上記第１および第２の要因に対しては、画像データの解像度は低くしておいて、表示装置の外に設けられた演算装置などにより補間処理を行うことが可能であるが、画面全体にわたる処理を高速度に行うためには高性能な装置が必要とされ、コストが高くなるという欠点がある。また、この方法によっても上記第３の問題を解決することはできない。
【０００９】
さらに動画映像を表示体上で再生する際、映像を構成する一枚の画像の表示に許される時間は非常に短いものになるので、上記の問題はより顕著になってくる。
【００１０】
本発明は、上記事情を鑑みてなされたものであり、低解像度の画像データを入力として、高精細画像を再生・表示することを可能とする電気光学装置の駆動回路および駆動方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の電気光学装置の駆動回路は、基板上に設けられ、相交差する複数の走査線およびデータ線と、前記走査線および前記データ線の交差に対応して設けられた主画素と、前記主画素にデジタル信号からなる画像データを供給する主画素駆動手段と、前記主画素間を補間するように配置された副画素と、前記副画素に対応して設けられ、前記副画素の近傍の主画素及び副画素のうちの複数の画素に供給された前記デジタル信号が入力され、当該入力されたデジタル信号に基づいて、前記副画素に供給するデジタル信号の画像データを生成する論理回路を含む副画素駆動手段と、を具備することを特徴とする。
【００１２】
本発明のこのような構成によれば、入力される画像データをそのまま使って主画素を駆動し、その画像データを補間するような印加電圧を決定しそれによって副画素を駆動することが可能となるため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００１３】
また、上記のような補間のための回路は表示部内の画素に設けられているため、補間のための演算をする回路や装置を周辺部に設ける必要がないという利点がある。また、従って、画像データのアドレス空間も有効に使えるため、周辺部の配線や構成を複雑化する必要がないという利点もある。
【００１４】
また、本発明においては、前記主画素駆動手段は、デジタル駆動手段であり、前記副画素駆動手段は、近傍の画素電極に印加される電圧を入力とする論理回路を有し、該論理回路の出力を前記副画素電極に印加することが好ましい。
【００１５】
本発明のこのような構成によれば、デジタル駆動の電気光学装置において、論理演算による補間を行い、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００１６】
また、本発明においては、同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に「１」の電圧の印加を受けた場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加され、
同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に「１」の電圧の印加を受けた場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加されることが好ましい。
【００１７】
本発明のこのような構成によれば、走査線方向またはデータ線方向に隣り合う２つの主画素同士を、両主画素とも「１」の場合に限り結びつけるような画像上の作用を得ることができ、これは特に高精細な文字表示等に適している。
【００１８】
また、本発明においては、隣り合う２本の走査線の一方と、隣り合う２本のデータ線の一方とに各々接続された４個の主画素を結ぶ対角線の交点に配置された副画素は、前記４個の主画素のうち３個以上の主画素に「１」の電圧の印加を受ける場合に「１」の電圧を印加され、それ以外の場合には「０」の電圧を印加されることが好ましい。
【００１９】
本発明のこのような構成によれば、走査線またはデータ線に対して斜めの方向に微分値極大の尾根が走るような入力画像を表示する際のジャグ（ギザギザ）を緩和する効果があり、これは特に高精細映像表示に適している。
【００２０】
また、本発明においては、同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が「０」の電圧の印加を受ける場合に「０」の電圧を印加され、それ以外の場合には「１」の電圧を印加され、同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が「０」の電圧の印加を受ける場合に「０」の電圧を印加され、それ以外の場合には「１」の電圧を印加されることが好ましい。
【００２１】
本発明のこのような構成によれば、走査線方向またはデータ線方向に隣り合う２つの主画素のどちらか一方または両方が「１」の場合に、「１」電圧に対応したデータを強調して表示する効果が得られる。
【００２２】
また、本発明においては、前記主画素駆動手段は、所定範囲の電圧を前記主画素電極に印加するアナログ駆動手段であり、前記副画素駆動手段は、近傍の画素に印加される電圧に基づいて決まる駆動電圧を前記副画素電極に印加することが好ましい。
【００２３】
本発明のこのような構成によれば、アナログ駆動の電気光学装置において、電気または電子回路により主画素への印加電圧の補間に相当する電圧を得て、それを副画素への印加電圧とするため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００２４】
また、本発明においては、前記副画素駆動手段は、近傍の主画素への印加電圧値を線形補間する値の電圧を前記副画素電極に印加することが好ましい。
【００２５】
本発明のこのような構成によれば、非線形抵抗などを用いた比較的簡単な回路によって、アナログ駆動での印加電圧の補間を実現することができるという利点がある。
【００２６】
また、本発明は、複数の前記主画素電極および前記副画素電極がマトリクス状に配置された基板と、前記主画素電極および前記副画素電極と電気光学物質を挟んで対向する共通電極と、請求項１〜７のいずれかに記載の駆動回路とを有することを特徴とする電気光学装置を要旨とする。
【００２７】
本発明のこのような構成によれば、上述した駆動回路によって、実際に画素電極と共通電極に挟持された電気光学物質に電圧を印加し、その電気光学物質の物理的特性に応じて画素を発光させもしくは画素に光を透過させることが発光させることができるため、画像の表示等を目的とする装置を得られる。
【００２８】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた主画素と、前記主画素間を補間するように配置された副画素とを有する電気光学装置の駆動方法であって、前記データ線を介して前記主画素に対してデジタル信号からなる画像信号を供給し、前記副画素の近傍の主画素及び副画素のうちの複数の画素へ供給された前記デジタル信号に基づいて、該副画素に対して供給するデジタル信号の画像データを生成することを特徴とする。
【００２９】
本発明のこのような構成によれば、入力される画像データをそのまま使って主画素を駆動し、その画像データを補間するような印加電圧を決定しそれによって副画素を駆動することが可能となるため、比較的低解像の入力画像データから高精細な画像を再生することが可能となる。
【００３０】
【発明の実施の形態】
以下、図面を参照しこの発明の第１の実施形態について説明する。図１は、本実施形態による電気光学装置の要部構成を示す回路図である。この図において、符号１は表示部、２はデータドライバ、３は走査ドライバ、４はデータ線、５は走査線である。また、１１はデータ線４と走査線５が交差している箇所に設けられた主画素、１２はそれ以外の場所に設けられた副画素、６はこれら画素間での電位の伝達を可能とするように配線された補助線である。
【００３１】
本例では、横方向には画素２個毎にデータ線が設けられ、縦方向には画素２個毎に走査線が設けられている。従って、データ線と走査線によって囲まれた１区画には４個の画素が存在し、そのうち１個が主画素１１であり残りの３個が副画素１２である。
【００３２】
走査ドライバ３には走査タイミング信号が入力され、その走査タイミングに従って順次、信号レベルが「Ｈ」となる走査線が上から下へ移っていく。主画素１１には薄膜トランジスタ等によって実現されるスイッチング素子が設けられており、そのスイッチング素子に接続された走査線が「Ｈ」レベルとなっている間はそのスイッチング素子がオンとなり、それに接続されたデータ線の電圧がその主画素の画素電極に印加される。また、それ以外のタイミング、すなわち走査線が「Ｌ」レベルとなっている間は、スイッチング素子がオフされる。
【００３３】
このようにして、この電気光学装置に入力された画像データをもとに、走査ドライバ３が走査線を走査するタイミングと同期しながら、データドライバ２がデータ線に印加する電圧を制御することによって、主画素１１による表示が行われる。
【００３４】
次に副画素１２の駆動について説明する。副画素１２には、その近傍にある画素に印加された電位が補助線６を介して伝達される。図２は、本実施形態における副画素の駆動回路を示す回路図である。本例では、副画素１２は、その上・下・左・右および左上・右上・左下・右下の計８画素から印加電位の伝達を受ける。
【００３５】
図２は、ｍ番目および（ｍ＋１）番目の走査線５とｎ番目および（ｎ＋１）番目のデータ線４に囲まれた区画の右下に配置された副画素１２（以後、これをＰ１１（ｍ，ｎ）と表す）に着目している。この副画素Ｐ１１（ｍ，ｎ）は、その周囲の４個の主画素Ｐ００（ｍ，ｎ）、Ｐ００（ｍ，ｎ＋１）、Ｐ００（ｍ＋１，ｎ）、Ｐ００（ｍ＋１，ｎ＋１）と、４個の副画素Ｐ０１（ｍ，ｎ）、Ｐ１０（ｍ，ｎ）、Ｐ１０（ｍ，ｎ＋１）、Ｐ０１（ｍ＋１，ｎ）から伝達された電圧を入力とする演算回路１３の出力電圧を、自身の画素電極に印加するようになっている。
【００３６】
図１０は、走査タイミングおよびそれに同期して画素電極に電圧が印加されるタイミングを示すタイミングチャートである。図１０（ａ）はフレームタイミング信号、同（ｂ）は走査タイミング信号、同（ｃ）はｍ番目の走査線５の走査信号、同（ｄ）は（ｍ＋１）番目の走査線５の走査信号である。
【００３７】
図２の主画素Ｐ００（ｍ，ｎ）およびＰ００（ｍ，ｎ＋１）はｍ番目の走査線５に接続されているので、図１０（ｃ）のタイミングで画素電極への電圧印加を受ける。また、詳細は後述するが、副画素Ｐ０１（ｍ，ｎ）は主画素Ｐ００（ｍ，ｎ）およびＰ００（ｍ，ｎ＋１）から伝達される電圧のみによって自身の印加電圧を決定するため、同じ図１０（ｃ）のタイミングで画素電極への電圧印加を受ける。同様に、主画素Ｐ００（ｍ＋１，ｎ）およびＰ００（ｍ＋１，ｎ＋１）と副画素Ｐ０１（ｍ＋１，ｎ）は図１０（ｄ）のタイミングで画素電極への電圧印加を受ける。
【００３８】
つまり、着目している副画素Ｐ１１（ｍ，ｎ）への入力となる近傍画素の走査タイミングにずれがあるため、演算回路１３の内部には、図１０（ｃ）のタイミングの信号を一時的に保持するバッファ回路またはその信号を遅延させる遅延回路が設けられており、Ｐ１１（ｍ，ｎ）自身の画素電極は図１０（ｄ）のタイミングで電圧の印加を受けるようになっている。
【００３９】
次に、演算回路１３による印加電圧決定方法について説明する。本実施形態においては、各画素電極への印加電圧は二値電圧「Ｈ」「Ｌ」のいずれかであり、演算回路１３は二値論理による論理回路として構成される。図３は、二値論理を用いた場合の副画素の各表示方式を示す。この図において、「Ｈ」でマークした正方形は主画素、それ以外の正方形は副画素を表す。
【００４０】
図３（ａ）は、論理積を用いて副画素の表示を決定する方法であり、高精細文字表示などに適している。つまり、上下を主画素に挟まれた位置にある副画素はその上下両方の主画素が「Ｈ」のときに「Ｈ」となり、左右を主画素に挟まれた位置にある副画素はその左右両方の主画素が「Ｈ」のときに「Ｈ」となり、上下左右を副画素に挟まれた位置にある副画素は上下両方あるいは左右両方の位置にある副画素が「Ｈ」のときに「Ｈ」となる。
【００４１】
画素Ｐｉｊ（ｍ，ｎ）（但し、ｉ，ｊは０または１）への印加電圧をＶｉｊ（ｍ，ｎ）で表すと、上記の表示方法における各々の副画素の電圧は、
V01(m,n) = V00(m,n)・V00(m,n+1)
V10(m,n) = V00(m,n)・V00(m+1,n)
V11(m,n) = V01(m,n)・V01(m+1,n)＋V10(m,n)・V10(m,n+1)
で表される。この他にも例えば、Ｖ１１（ｍ，ｎ）については、
V11(m,n) = V00(m,n)・V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
V11(m,n) = V01(m,n)・V01(m+1,n)
V11(m,n) = V10(m,n)・V10(m,n+1)
などの論理で演算回路１３を実現しても良い。
【００４２】
また、上記の論理積の代わりに論理和を用いて副画素の表示を決定する方法としても良く、このときの各々の副画素の電圧は、
V01(m,n) = V00(m,n)＋V00(m,n+1)
V10(m,n) = V00(m,n)＋V00(m+1,n)
V11(m,n) = V01(m,n)＋V01(m+1,n)＋V10(m,n)＋V10(m,n+1)
で表される。
【００４３】
図３（ｂ）は、同（ａ）の方法に変更を加えた副画素表示決定方法であり、上下左右を副画素に挟まれた位置にある副画素は、周辺の４つの主画素のうちの３つが「Ｈ」のときにも、「Ｈ」となる。この方法を用いることによって、「Ｈ」の領域と「Ｌ」の領域の境界が画素マトリックスの斜め方向に走っている箇所でより滑らかな補間が可能となるため、画素構造に起因するジャグが緩和され、なめらかで自然な高精細映像が得られる。
【００４４】
図３（ｂ）の方法における各々の副画素の電圧は、
V01(m,n) = V00(m,n)・V00(m,n+1)
V10(m,n) = V00(m,n)・V00(m+1,n)
V11(m,n) = V00(m,n)・V00(m+1,n)・V00(m,n+1)
＋ V00(m,n)・V00(m,n+1)・V00(m+1,n+1)
＋ V00(m,n)・V00(m+1,n)・V00(m+1,n+1)
＋ V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
となる。この他にもＶ１１（ｍ，ｎ）については、
V11(m,n) = V01(m,n)・V10(m,n)
＋ V01(m,n)・V10(m,n+1)
＋ V01(m+1,n)・V10(m,n)
＋ V01(m+1,n)・V10(m,n+1)
などの論理によって演算回路１３を実現しても良い。
【００４５】
図４〜図６は、上に述べた方法で補間を行って高精細表示をした実例パターンを示す。図４は、入力データ画像のパターン例を示す。図５は、この入力データ画像を図３（ａ）で示した論理積による方法で補完した表示パターンを示し、図６は、同じ入力データ画像を図３（ｂ）で示した方法で補間しジャグを緩和した表示パターンを示す。図５および図６では、主画素は四角形で表され、副画素は丸で表されている。図５の例では、補間により文字を高精細で、くっきりと表示することができている。また図６の例では、補間により斜めの線をより滑らかに表示することができている。
【００４６】
上述した実施形態では、画素電極への印加電圧をひとつの表示フレーム中で「Ｈ」「Ｌ」の二値選択によるデジタル駆動としているが、表示フレームを複数のサブフレームに時間分割して、各々のサブフレームにおける「Ｈ」「Ｌ」選択を通して、表示フレーム中で各画素の階調表示を可能とする方法を併用しても良い。これにより高精細で階調再現性も高い表示を得ることができる。
【００４７】
また副画素の電位決定に用いる論理について、上記のような単純な論理積、論理和だけでなく、用途に応じてより複雑な論理演算回路を画素に形成する事が可能である。
【００４８】
また副画素への信号伝達により、主画素の電位が影響を受けないように、主画素は電位供給線を有するＳＲＡＭ構造にしておくことが望ましい。これにより主画素の電位を一定に保てる他、主画素へのデータドライバによる書き込み負荷を小さくすることができる。
【００４９】
次に、本発明の第２の実施形態について説明する。この第２の実施形態はアナログ表示向けのものである。つまり、連続的な所定範囲内のある電圧が各画素電極に印加され、その電圧の大きさに応じて画素の輝度がアナログ的に決まる表示方式に、本発明の副画素による補間を適用する。
【００５０】
ここでいう「所定範囲」は、画素電極と共通電極とに挟まれる電気光学物質の物理的特性によって異なり、それぞれの電気光学物質に適した電圧の範囲を選択する。階調表示をアナログ駆動によって制御する場合には、通常は、印加電圧と画素の輝度が一定の相関を示す電圧の範囲を選択する。
【００５１】
本実施形態において、副画素電極への印加電圧を決定する回路の基本的構成は図２で示したものと同様であるが、図２の演算回路１３はデジタル回路ではなくアナログ回路となる。具体的には、複数の抵抗（非線形抵抗）により演算回路１３を構成し、周辺主画素の電位をこれらの抵抗値で分割することにより主画素電位の中間的な電位を得るようにすることができる。
【００５２】
このとき、副画素への信号伝達により主画素の電位が影響を受けにくくするため、主画素の演算回路１３への出力部には出力バッファを設けておくことが望ましい。
【００５３】
副画素電極への印加電圧の一例としては、近傍の主画素電極の印加電圧の中間値を用いることが可能で、その計算式は、
V01(m,n) = ｛V00(m,n)＋V00(m,n+1)｝／２
V10(m,n) = ｛V00(m,n)＋V00(m+1,n)｝／２
V11(m,n) = ｛V00(m,n)＋V00(m+1,n)＋V00(m,n+1)＋V00(m+1,n+1)｝／４
となる。但し、Ｖ１１（ｍ，ｎ）については、
V11(m,n) = ｛V01(m,n)＋V01(m+1,n)｝／２
または
V11(m,n) = ｛V10(m,n)＋V10(m,n+1)｝／２
などの計算式によって演算回路１３を実現しても良い。
【００５４】
図７は、このようなアナログ駆動の場合の表示例を示す。この図において、「Ｈ」でマークした正方形が主画素、それ以外の正方形が副画素を表す。そして、各画素に記された数字がそれぞれの画素電極への印加電圧のレベルを表す。
【００５５】
また、本実施形態における走査タイミングも、図１０で示したものと同様であり、ｍ番目の走査線に直接接続された主画素Ｐ００（ｍ，１），・・・、およびこれらの主画素の電圧だけから印加電圧が決定される副画素Ｐ０１（ｍ，１），・・・には、図１０（ｃ）のタイミングで電極への印加が行われる。また、（ｍ＋１）番目の走査線に接続された主画素の電圧にも影響を受ける副画素Ｐ１０（ｍ，１），・・・およびＰ１１（ｍ，１），・・・には、図１０（ｄ）のタイミングで印加される。
【００５６】
次に、本発明の第３の実施形態について説明する。図８は、この第３の実施形態における画素構成を示す構成図である。図示するように、横方向に画素４個毎にデータ線４が設けられ、縦方向に画素４個毎に走査線５が設けられており、従って、データ線４と走査線５によって囲まれた１区画には１６個の画素が存在し、そのうち１個が主画素１１であり残りの１５個が副画素１２である。
【００５７】
図９は、このような画素構成の電気光学装置において画素電極への印加電圧が「Ｈ」または「Ｌ」のいずれかであるデジタル駆動の場合の副画素の表示パターンの一例を示す。図９（ａ）〜（ｆ）は、図示した４つの主画素１１の中で「Ｈ」となっているものの個数がそれぞれ０個、１個、２個、２個、３個、４個の場合を表す。（ｃ）は、同辺上に配置された２個の主画素が「Ｈ」となっている場合であり、（ｄ）は、対角線上に配置された２個の主画素が「Ｈ」となっている場合である。
【００５８】
本実施形態においても、副画素１２には、近傍の画素の印加電圧の伝達を受ける補助線６と、それらの電圧をもとに自身の画素電極の印加電圧を決定する演算回路が設けられている。図９（ａ）〜（ｆ）に示したようなパターンの表示を実現する演算回路は１通りには限定されないが、例えば、以下に記述する論理式に等価な回路を用いることができる。
【００５９】
横方向に主画素に挟まれた位置にある副画素については、それら左右の主画素の論理積を取る。つまり、
V01(m,n) = V02(m,n) = V03(m,n) = V00(m,n)・V00(m,n+1)
である。また、縦方向に主画素に挟まれた位置にある副画素については、それら上下の主画素の論理積を取る。つまり、
V10(m,n) = V20(m,n) = V30(m,n) = V00(m,n)・V00(m+1,n)
である。
【００６０】
４個の主画素から等距離に位置している副画素Ｐ２２（ｍ，ｎ）は、それら４個の主画素のうち３個以上が「Ｈ」のときに、「Ｈ」となる。つまり、
V22(m,n) = V00(m,n)・V00(m+1,n)・V00(m,n+1)
＋ V00(m,n)・V00(m,n+1)・V00(m+1,n+1)
＋ V00(m,n)・V00(m+1,n)・V00(m+1,n+1)
＋ V00(m,n+1)・V00(m+1,n)・V00(m+1,n+1)
である。
【００６１】
上記以外の残りの副画素については、このＰ２２（ｍ，ｎ）を中心とした放射線上で挟まれる２個の画素の論理積を取る。つまり、
V11(m,n) = V22(m,n)・V00(m,n)
V12(m,n) = V22(m,n)・V02(m,n)
V13(m,n) = V22(m,n)・V00(m,n+1)
V21(m,n) = V22(m,n)・V20(m,n)
V23(m,n) = V22(m,n)・V20(m,n+1)
V31(m,n) = V22(m,n)・V00(m+1,n)
V32(m,n) = V22(m,n)・V02(m+1,n)
V33(m,n) = V22(m,n)・V00(m+1,n+1)
である。
【００６２】
図８に示す構成の画素を連続的な所定範囲内の電圧によってアナログ駆動する場合は、線形補間によって副画素への印加電圧を決定することが、回路構成上比較的簡単で有利である。
【００６３】
このとき副画素Ｐｉｊ（ｍ，ｎ）（但し、（ｉ，ｊ）≠（０，０））への印加電圧の計算式は、周辺の主画素の印加電圧を用いて、
【００６４】
本実施形態での走査においては、画素Ｐ０ｊ（ｍ，１），・・・は図１０（ｃ）のタイミングで電極への電圧印加を受け、画素Ｐ１ｊ（ｍ，１），・・・、画素Ｐ２ｊ（ｍ，１），・・・、画素Ｐ３ｊ（ｍ，１），・・・は図１０（ｄ）のタイミングで電極への電圧印加を受ける。
【００６５】
以上、第１〜第３の実施形態について説明したが、主画素に与えられる画像データを副画素によって補間できる他の形態であっても良く、また、縦方向（データ線が走っている方向）と横方向（走査線が走っている方向）との間で、主画素の密度が必ずしも同じである必要もない。
【００６６】
また以上の例では、隣接する主画素には同じ極性の電圧を印加する場合について説明したが、例えば走査線方向で印加電圧の極性を反転するライン反転駆動を用いるような場合にも、本発明の構成は適用できる。このような場合には一方の電極からの信号を電圧反転回路を介した後に論理回路に入力するようにすれば良い。
【００６７】
また、各画素においては、画素電極と対向する共通電極との間に電気光学物質が挟持されており、この電気光学物質の物理的特性により、印加される電圧に応じて画素輝度を変えられるようになっている。このような電気光学物質を利用した電気光学装置としては、液晶ディスプレイ、プラズマディスプレイ、ＥＬ（エレクトロルミネッセンス）、ＦＥＤ（フィールドエミッションデバイス）などがあるが、本発明の適用対象はこれらに限定されない。
【００６８】
また、上記第１〜第３の実施形態では１次元（単色）の輝度を制御する駆動であるが、単純にこれを複数組み合わせ、たとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色についてそれぞれ副画素による補間を行って、カラーの高精細画像を表示することもできる。
【００６９】
次に、上述した電気光学装置の応用例について説明する。図１１は、上記実施形態による電気光学装置を反射型液晶装置として構成し、電子機器に適用した一例であり、反射型液晶装置を光変調装置として用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図１１は、偏光変換素子１３０の中心をとおるＸＺ平面における断面図である。
【００７０】
本例のプロジェクタは、システム光軸に沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射される偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光の成分を分離するダイクロイックミラー４１２、分離された青色光を変調する反射型液晶光変調装置３００Ｂ、青色光が分離された後の光束のうち赤色光の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光を変調する反射型液晶光変調装置３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光を変調する反射型液晶光変調装置３００Ｇ、３つの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇにて変調された光をダイクロイックミラー４１２、４１３、偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇには、それぞれ反射型液晶装置が用いられている。
【００７１】
上記の構成において、光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶光変調装置３００Ｂによって変調される。
【００７２】
また、ダイクロイックミラー４１２の青色光反射層を透過した光束のうち、赤色光の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶光変調装置３００Ｒにて変調される。一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光の光束は反射型液晶光変調装置３００Ｇによって変調される。このようにして、それぞれの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇによって色光の変調がなされる。
【００７３】
反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇの画素から反射された色光のうちＳ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。
【００７４】
反射型液晶装置は、半導体技術を利用して画素およびその駆動手段であるスイッチング素子などが形成されるので、小さなパネルサイズであっても多くの画素を形成できる。また副画素の駆動に必要な演算回路の集積も容易に行うことができる。上記反射型液晶装置は、各画素電極に印加された電圧が十分に保持されると共に、画素電極の反射率が非常に高いため鮮明な映像を得ることができる。
【００７５】
またこの反射型液晶光変調装置３００Ｂ、３００Ｒ、３００Ｇには、入力画像データに応じて、データ線および走査線に接続されたスイッチング手段によって直接データ電圧を印加される主画素と、周辺画素のデータ電圧から演算回路を通して出力された電圧を印加される副画素が設けられている。このようなプロジェクタは、通常のパソコンディスプレイよりもかなり大きなスクリーンに画像を投射する目的で使われる。本プロジェクタは副画素による補間を行うために、比較的低解像度の入力画像データからでも、大画面に適した高精細画像を再生して投射することができる。
【００７６】
次に、別の応用例として、映像（画像）通信機能付き電話機を説明する。図１２は、本発明による電気光学装置を用いた映像通信機能付き電話機の斜視図である。この図において、符号１０００は電話機本体、１００１は画像表示部であり、画像表示部１００１には第１〜第３の実施形態で述べた電気光学装置である反射型液晶表示装置が使われている。また電話機本体１０００には小型カメラが設けられており、この小型カメラによって撮像された映像（画像）を変調して通話先の電話機と双方向に送受信することができるようになっている。
【００７７】
無線電波を用いた携帯型電話の通信帯域はそれほど広くないため、高精細の映像（画像）を送ることは難しい。しかし、画像表示部１００１に使われている反射型液晶表示装置には副画素が設けられており、受信した映像（画像）データを用いて直接表示される主画素を、これらの副画素が補間するため、より自然に近い映像（画像）を再現することができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による電気光学装置の要部構成を示す回路図である。
【図２】 同実施形態による副画素の駆動回路を示す回路図である。
【図３】 同実施形態による副画素の表示方式を示すパターン図である。
【図４】 同実施形態による主画素によって表示される入力画像データのパターン図である。
【図５】 同実施形態によって補間された表示画像の第１のパターン図である。
【図６】 同実施形態によって補間された表示画像の第２のパターン図である。
【図７】 この発明の実施形態によるアナログ駆動の電気光学装置での表示例を示すパターン図である。
【図８】 この発明の別の実施形態による表示部の画素構成を示す構成図である。
【図９】 同実施形態によって補間された表示画像のパターン図である。
【図１０】 本発明の一実施形態によるタイミング信号および画素電極への電圧印加タイミングを示すタイミングチャートである。
【図１１】 本発明の一実施形態による反射型液晶装置を応用したプロジェクタの構成を示す平面図である。
【図１２】 本発明の一実施形態による反射型液晶装置を応用した映像（画像）通信機能付き電話機の外観を示す斜視図である。
【符号の説明】
１ 表示部
２ データドライバ
３ 走査ドライバ
４ データ線
５ 走査線
６ 補助線
１１ 主画素
１２ 副画素
１３ 演算回路
Claims (4)
- 基板上に設けられ、相交差する複数の走査線およびデータ線と、
前記走査線および前記データ線の交差に対応して設けられた主画素と、
前記主画素にデジタル信号からなる画像データを供給する主画素駆動手段と、
前記主画素間を補間するように前記主画素に配置された副画素と、
前記主画素と前記副画素とを有する画素内に設けられると共に、前記副画素の近傍の主画素及び副画素のうちの複数の画素に供給された前記画像データを入力とし、当該入力された前記画像データに基づいて前記副画素に供給する電圧を生成する論理回路を含む副画素駆動手段と、
を具備することを特徴とする電気光学装置の駆動回路。 - 同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に前記デジタル信号の二値のうち「１」に対応する電圧の印加を受けた場合に「１」に対応する電圧が印加され、それ以外の場合には前記二値のうち「０」に対応する電圧が印加され、
同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素が共に前記「１」に対応する電圧の印加を受けた場合に前記「１」に対応する電圧が印加され、それ以外の場合には前記「０」に対応する電圧が印加されることを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 隣り合う２本の走査線の一方と、隣り合う２本のデータ線の一方とに各々接続された４個の主画素を結ぶ対角線の交点に配置された副画素は、前記４個の主画素のうち３個以上の主画素に前記デジタル信号の二値のうち「１」に対応する電圧の印加を受ける場合に前記「１」に対応する電圧を印加され、それ以外の場合には前記二値のうち「０」に対応する電圧を印加されることを特徴とする請求項１または２に記載の電気光学装置の駆動回路。
- 同一の走査線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が前記デジタル信号の二値のうち「０」に対応する電圧の印加を受ける場合に前記「０」に対応する電圧が印加され、それ以外の場合には前記二値のうち「１」の電圧を印加され、
同一のデータ線に接続された隣り合う２個の主画素の間に配置された副画素は、該２個の主画素の両方が前記「０」の電圧の印加を受ける場合に前記「０」の電圧が印加され、それ以外の場合には前記「１」に対応する電圧が印加されることを特徴とする請求項１に記載の電気光学装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083299A JP3823638B2 (ja) | 1999-09-30 | 1999-09-30 | 電気光学装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083299A JP3823638B2 (ja) | 1999-09-30 | 1999-09-30 | 電気光学装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100690A JP2001100690A (ja) | 2001-04-13 |
| JP3823638B2 true JP3823638B2 (ja) | 2006-09-20 |
Family
ID=17630616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28083299A Expired - Fee Related JP3823638B2 (ja) | 1999-09-30 | 1999-09-30 | 電気光学装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823638B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660026B2 (ja) * | 2000-09-08 | 2011-03-30 | パナソニック株式会社 | 表示パネルの駆動装置 |
| JP4060318B2 (ja) * | 2003-03-31 | 2008-03-12 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| CN113053290B (zh) * | 2021-03-10 | 2022-12-06 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
1999
- 1999-09-30 JP JP28083299A patent/JP3823638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001100690A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386387B1 (ko) | 전기 광학 장치, 화상 처리 회로, 화상 데이터 보정 방법 및 전자기기 | |
| US7142185B2 (en) | Liquid crystal display, image data compensation circuit, image data compensation method, and electronic apparatus | |
| JP4471444B2 (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
| JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
| KR20000012034A (ko) | 전기광학장치의구동회로및전기광학장치 | |
| US20080266318A1 (en) | Method and Apparatus Processing Pixel Signals for Driving a Display and a Display Using the Same | |
| US9105216B2 (en) | Color signal generating device | |
| JP2003186446A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| US20120001959A1 (en) | Electro-optical device, image processing circuit, and electronic device | |
| JPH11326874A (ja) | 反射型液晶装置及び反射型プロジェクタ | |
| US7199808B2 (en) | Liquid crystal display | |
| JP5924478B2 (ja) | 画像処理装置、プロジェクターおよび画像処理方法 | |
| JP2002223454A (ja) | 投射型画像表示装置 | |
| JPH0990910A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JP3823638B2 (ja) | 電気光学装置の駆動回路 | |
| JP2001343955A (ja) | 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器 | |
| JPH1185110A (ja) | 表示装置及び表示方法 | |
| JPH0792935A (ja) | 画像表示装置 | |
| JP3873544B2 (ja) | 電気光学装置および投射型表示装置 | |
| US10089951B2 (en) | Display apparatus and a method of driving the same | |
| JP5203316B2 (ja) | 表示制御装置、および、モアレ解消方法 | |
| JP2008151824A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| US20040150600A1 (en) | Liquid-crystal apparatus, driving method therefor, and electronic unit | |
| JP2005148386A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
| JP3821152B2 (ja) | 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |