JPH0792935A

JPH0792935A - 画像表示装置

Info

Publication number: JPH0792935A
Application number: JP5236609A
Authority: JP
Inventors: Manabu Matsuura; 学松浦; Yutaka Yoneda; 裕米田; Shigeto Yoshida; 茂人吉田; Yoshitaka Yamamoto; 良高山元; Yutaka Ishii; 裕石井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-09-22
Filing date: 1993-09-22
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】構成の小型化、簡略化を図ることができ、更
にサンプリング速度を低減することによって表示の明確
化を図ることができる画像表示装置を提供する。【構成】各信号線１０Ｒ、１０Ｇ、１０Ｂからの各色
信号は、各色毎に設けられたＡ／Ｄ変換装置２０Ｒ、２
０Ｇ、２０Ｂにそれぞれ入力され、アナログ信号からデ
ジタル信号へ変換される。Ａ／Ｄ変換装置２０Ｒ、２０
Ｇ、２０Ｂに、それぞれ色信号を、１フィールドずつ記
憶する記憶装置３１〜３９が接続される。記憶装置群３
０からの色信号は時間軸変調装置４０に入力される。時
間軸変調装置４０は、記憶装置群３０からの各色毎の色
信号を時間軸方向に伸長或は圧縮する回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブ駆動方式、
より詳しくはフィールド順次走査方式の走査を行う画像
表示装置に関する。

【０００２】

【従来の技術】従来例の技術の説明の前に、本願に於け
る「フィールド」と「フレーム」との意味について説明
する。

【０００３】フレーム：液晶表示装置に表示される単一
の完結した画像。

【０００４】フィールド：「フレーム」の構成要素であ
る画像。

【０００５】線順次走査においては、画面を上から下ま
で１回走査すると１フィールド分の画を出力した事にな
る。１フィールド期間は、画面を上から下まで走査し、
次に上から走査を再び開始する迄の時間である。映像信
号がインターレス信号の場合、２フィールドで１フレー
ムの画となる。映像信号がノンインターレス信号の場
合、１フィールドで１フレームの画となる。面順次走査
においては、１回画面を走査すると１フィールドの画と
なる。１フィールド期間は、画面を１回上から下まで走
査し、次に上から画面を再び走査開始するまでの時間で
ある。

【０００６】以上の定義からすると、インターレス信号
をＲ（赤色）、Ｇ（緑色）、Ｂ（青色）に分けてそのま
ま面順次走査すると、６フィールドで１フレームの画が
完成することになる。以下の説明に於いて、１ＴＶフィ
ールド及び１ＴＶフレームという用語を使用する。１Ｔ
Ｖフィールドは、例としてＮＴＳＣ方式等の通常のＴＶ
信号で扱うフィールドを意味し、２ＴＶフィールドで１
枚の画が完成される。２ＴＶフィールドで１ＴＶフレー
ムを構成する。例として、ＮＴＳＣ（Ｍ）信号の場合、
１ＴＶフィールドは約16.7msec(60Hz)、ＰＡＬ・ＳＥＣ
ＡＭ(B/G/D/K/I/L)信号の場合は20msec(50Hz)となる。

【０００７】図９は、従来技術のアクティブ駆動方式の
液晶表示装置の画素部の等価回路図である。図９に示さ
れるように、従来の液晶表示装置は、多数の走査信号線
６とデータ信号線５とを備え、画素がマトリクス状に設
けられている。各画素は、駆動素子３と液晶容量１（容
量値Ｃ_p）と補助容量８（容量値Ｃ_s）とによって構成さ
れ、駆動素子３は、ここではＴＦＴ（薄膜トランジス
タ）によって構成されている。このＴＦＴのドレイン・
ソース端子間を介してデータ信号線５と液晶容量１の一
方の電極とを接続し、ＴＦＴのゲート端子は、走査信号
線６に接続されている。

【０００８】液晶容量１は、一方の電極と他方の電極と
の間に液晶を挟持した構成で、前記他方の電極はコモン
電源線７に接続されている。走査信号線６は、順次走査
信号を出力するデータ走査回路（図示せず）に、データ
信号線５は、データ信号を転送するデータ転送回路（図
示せず）に接続されている。データ転送回路は表示用デ
ータ信号を、１走査線毎か、もしくは、１画素毎にデー
タ信号線５に出力する。走査信号線６をアクティブにす
ると駆動素子３がＯＮとなり、データ信号線５上の表示
用データ信号が液晶容量Ｃ_pに電荷として送りこまれ
る。そして、液晶容量１に蓄積された電荷により電圧が
印加されて表示が維持されることになる。

【０００９】実際には、液晶容量１には、比較的高抵抗
ではあるがリーク抵抗が存在するので、蓄積された電荷
がこのリーク抵抗を介して漏れ出し、駆動素子３が再び
ＯＮするまでの間に電圧が減衰し表示品位を低下させる
事になる。この為、液晶容量１と並列に前記補助容量８
を設ける構成にし、液晶容量と補助容量とによって前記
電圧を維持する構成が採用されている。また、液晶容量
１の液晶は、交流駆動を行わなければならない。この交
流駆動に於いて、表示信号の反転周期によってフリッカ
ーが生じないように、１走査線毎に極性を反転させる１
Ｈ反転駆動が行われている。しかし、１Ｈ反転駆動は、
走査線間の画素の電圧差が大きく、その電圧差に対応す
る回転角に、液晶の分子の回転が追随できず、高速表示
が困難になっている。その改善策として、ライン間にブ
ラックマトリクスを設ける手段があるが、それによっ
て、開口率が低下し、表示映像が暗くなり表示品位が低
下するという問題点を生じる。

【００１０】この問題点の解決の手段の一つとして、カ
ラー化の際に、１色毎に面走査を行うフィールド順次走
査方式が有効である。フィールド順次走査方式は、２色
以上の色を時分割で表示することによって、時間継続的
な加法混色を行うカラー技術であり、特願平３−７７９
８３（特開平４ー３１０９２５）では、フィールド順次
走査方式における駆動方法として２つの実施例が提案さ
れている。この提案による第１の実施例は、画素部内の
駆動回路を図１０のように、保持容量４（容量値Ｃ_H）
とバッファアンプ回路２とを備えた構成にし、図１１の
タイミングチャートのように、画素表示部への表示デー
タ信号の転送を極めて短い転送時間τで短時間に行い、
残りの時間（Ｔ_R、Ｔ_G、Ｔ_B）で表示する方法である。

【００１１】このバッファアンプ回路２の高入力インピ
ーダンスは、転送された表示用データを、保持容量４で
確実に保持し、次のデータが転送されるまでの期間、つ
まり表示期間Ｔ_R、Ｔ_G、Ｔ_Bの期間、液晶容量１に電荷
を維持する働きをしている。第２の実施例は、画素内の
回路を図１２に示すように構成している。即ち、バッフ
ァアンプ回路２と保持容量４ａ（容量値Ｃ_Hａ）、４ｂ
（容量値Ｃ_Hｂ）を設ける構成にし、保持容量４ａ、４
ｂの一方に保持している電圧を表示している間に、保持
容量４ａ、４ｂの他方に電荷を蓄える構成である。

【００１２】これによって、保持容量への表示データ信
号の転送と液晶容量１への書き込みを交互に行えるの
で、図１３のタイミングチャートが示すように、転送時
間τを１／３フィールド期間に伸ばすことができる。

【００１３】特願平４−２２１７７５及び特願平４−２
２１２７７４では、明瞭な表示ができ、しかも、表示の
切り換えを迅速に行える手段として、画素内の具体的回
路構成を示唆する考案がなされている。特願平４−２２
１７７５は、図１２の回路に、リフレッシュ回路を付加
し、液晶容量１の電荷をリフレッシュさせることによ
り、液晶容量１に対して交流駆動を可能にする考案を示
している。また、特願平４−２２１７７４は、該バッフ
ァアンプ回路２を、保持容量４の電圧に応じて液晶容量
１に正負の電荷を供給することができる双方向アンプ回
路にすることにより、交流駆動が行えるようにした考案
を示唆している。

【００１４】フィールド順次走査方法の液晶表示装置の
駆動回路として、特開昭６４−５２８２に於いて、透過
型液晶表示装置における構成を開示している。即ち、画
素表示部である液晶セル以外に、３原色信号（赤
（Ｒ）、緑（Ｇ）、青（Ｂ））のそれぞれに、標本化回
路と、１フレーム分の画像と次のフレーム分の画像とを
蓄積するダブルフレームメモリとを備え、さらに、該ダ
ブルフレームメモリから表示用信号を選択する表示期間
制御部と、液晶セルに表示用電圧を印加、保持するため
の液晶制御部と、Ｒ、Ｇ、Ｂ各色の光源部と、該３光源
を、遮断、通過させる液晶シャターとを備えた構成であ
る。該構成によって、Ｒ、Ｇ、Ｂ各信号を垂直期間中に
３等分に時分割して、該ダブルフレームメモリから表示
データ信号を交互に読みだし、カラー表示を行う方法を
示唆している。

【００１５】

【発明が解決しようとする課題】フィールド順次走査方
式におけるシステム構成は、前述の様に多くの回路ブロ
ックから構成され、そのまま液晶表示装置を構成すると
液晶表示装置の外形が大型になり、ブロック間の結線も
煩雑になる。さらに、前述した映像データ信号の転送時
間の改善は１／３ＴＶフィールドまでであるので、サン
プリング速度の低減に関しては不十分であった。

【００１６】以下に、マトリクス状に配列された複数の
前記画素部を備える従来技術の液晶表示装置に付いて、
図１を参照して説明する。図１は、本発明の実施例と本
従来例とに於いて共通に参照され、本発明の基礎となる
構成を示す。

【００１７】図１に於いて、データ入力端子１０Ｒ、１
０Ｇ、１０Ｂに、それぞれ赤色、緑色、青色のデータが
外部の信号供給手段から供給される。供給されたアナロ
グ信号をデジタル信号に変換するアナログデジタル変換
手段２０は、具体的にはＡ／Ｄ変換ＩＣ（集積回路）で
ある。データ記憶手段群３０（個々のデータ記憶手段を
示す場合、参照符号３１〜３９を用いる）は、具体的に
はＤＲＡＭ（DynamicRandom Access Memory）、または
ＳＲＡＭ（Static Random Access Memory）、またはＲ
ＯＭ（Read Only Memory）等のメモリ素子である。

【００１８】時間軸変調手段４０は、データ記憶手段群
３０から読み出された各色信号を時間軸に沿って時間伸
長または圧縮する機能を備えたＩＣである。時間変調さ
れた色信号は、デジタル信号変換手段５０でデジタル信
号からアナログ信号に変換される。このデジタル信号変
換手段５０は、具体的にはＤ／Ａ変換ＩＣである。Ｄ／
Ａ変換されたデータは、データ転送手段６０によって、
画素表示部１００へ転送される。このデータ転送手段６
０も、通常ＩＣである。多結晶シリコンを利用するＴＦ
ＴＬＣＤでは、このデータ転送手段６０をＬＣＤ基板上
にモノリシックに搭載する事がある。データ走査手段７
０はゲートドライバーと呼ばれるＩＣであり、多結晶シ
リコンを利用するＴＦＴＬＣＤでは、ＬＣＤ基板上にモ
ノリシックに搭載する事がある。上記の各種回路は、制
御手段８０によって制御され、ＬＣＤの機能全体をコン
トロールする高性能のＩＣである。

【００１９】ここで、従来技術に於いて、図１に示した
各構成要素の内、アナログデジタル変換手段２０、デー
タ記憶手段群３０、時間軸変調手段４０、デジタル信号
変換手段５０、データ転送手段６０、データ走査手段７
０及び制御手段８０は、個別のＩＣとして構成されてい
た。

【００２０】以下に、本従来技術の他の問題点について
説明する。従来技術に於ける前記駆動素子３として、ア
モルファスシリコンＴＦＴ（薄膜トランジスタ）あるい
は多結晶シリコンＴＦＴが用いられていた。

【００２１】アモルファスシリコンＴＦＴの場合：前
記駆動素子３がアモルファスシリコンＴＦＴで構成され
る場合、液晶表示装置を構成する２枚の基板の少なくと
も一方の基板上に、液晶駆動の電圧を印加するスイッチ
ングトランジスタである駆動素子３と補助容量８とがモ
ノリシックに搭載されていた。従って、前記データ転送
手段６０、データ走査手段７０、Ｄ／Ａ変換手段５０、
Ａ／Ｄ変換手段２０、時間軸変調手段４０、記憶手段群
３０、制御手段８０等は、個別のＩＣとしてＬＣＤ基板
周辺部またはＬＣＤとは分離された制御装置に収納され
ていた。

【００２２】多結晶シリコンＴＦＴの場合：多結晶シ
リコンＴＦＴを用いる液晶表示装置に於いて、スイッチ
ングトランジスタである駆動素子３及び補助容量８に加
えて、データ転送手段６０、データ走査手段７０が、Ｌ
ＣＤ内に搭載されている。Ｄ／Ａ変換手段５０、Ａ／Ｄ
変換手段２０、時間軸変調手段４０、記憶手段群３０、
制御手段８０等は、個別のＩＣとして、ＬＣＤ基板周辺
部またはＬＣＤとは分離された制御装置に収納されてい
た。

【００２３】以下に、本従来例の問題点を示す。

【００２４】ＩＣとの接続配線に起因する回路の発振
等の不安定化：アース線、信号線、電源線等の相互に電
位の異なる回路でループ状の配線があると発振が起こる
ことがある。発振の時定数は、配線や回路等の容量値と
抵抗値とで決まり、時定数が特定の範囲になると回路の
発振現象が起こる。回路が発振するとＩＣは本来の機能
を果たさず誤動作し、大きな問題となる。

【００２５】図１で示す回路例でも多くのループ配線が
存在し、発振による回路の安定性の低下が問題となって
いた。特に、データ入力端子１０Ｒ、１０Ｇ、１０Ｂと
各アナログデジタル変換手段２０との間の配線部分Ｐ
１、Ｐ２、Ｐ３に於いて発振が発生しやすく大きな問題
となっていた。

【００２６】ノイズの重畳：配線が長いと配線自体が
アンテナとなり、空間の電波や他の配線から発生する電
波信号等を拾う。この電波信号等が表示信号に重畳され
るとノイズになる。この結果、ＩＣから供給される信号
レベルがノイズの重畳分、変動する事にもなる。また場
合によってはＩＣ等の誤動作を生ずる事もあり、極めて
重大な問題であった。図１に於いて、特に、前記配線部
分Ｐ１、Ｐ２、Ｐ３、複数のＤ／Ａ変換手段５０とデー
タ転送手段６０との間の配線部分Ｐ４、及び各記憶手段
３１〜３９と時間軸変調装置４０との間の配線部分Ｐ８
がノイズに弱く問題となっていた。

【００２７】信号の遅延の発生：配線が長いと、配線
自体の容量や、配線とＩＣとの接点での接触部分の接触
容量等によって、供給された信号レベルの遅延がおこ
る。これは配線長が長く複雑であるほど深刻な問題とな
る。また、配線とＩＣの接続部分での接触容量は、ＩＣ
によって値のバラツキがあり、遅延の程度が配線毎に異
なり、遅延の均等化が困難であるという問題もあった。
この問題は、特に高速動作の必要なＩＣに接続された配
線部分で問題となり、図１に於いて、各Ａ／Ｄ変換手段
２０と各記憶手段３１〜３９との間の配線部分Ｐ５、Ｐ
６、Ｐ７に於ける影響が大きい。

【００２８】ＩＣの性能のバラツキ図１を参照して説明した前記従来の技術に於いて、多く
の数のＩＣを利用しているが、ＩＣ間の性能のバラツキ
が大きな問題であった。このバラツキは、ＩＣの製造ロ
ットやウエハーによって性能が異なることが主原因であ
る。この性能のバラツキの例として、ＩＣであるＤ／Ａ
変換手段５０の変換レベルが異なると、表示データにバ
ラツキが生じ、複数のＩＣである各Ｄ／Ａ変換手段２０
毎に、表示画像に於いて輝度の差が生じるため、縦縞状
の輝度ムラが発生する。同様の問題点は、図１を参照し
て説明した従来技術に於ける回路内の他のＩＣ、例えば
Ａ／Ｄ変換手段２０やデータ転送手段６０、データ走査
手段７０など多くのＩＣについて起こり、ＩＣの性能を
均一にすることが重要な課題になっていた。従来、ＩＣ
の性能を揃えるために、使用するＩＣの選別等を行う場
合もあった。特に、Ｄ／Ａ変換手段５０、データ転送手
段６０に於いて、特に大きな問題が生じていた。

【００２９】コストが高い従来の回路は多数のＩＣで構成されているため、そのコ
ストはＩＣ合計コストに加えて、ＩＣ実装プリント基板
コスト、配線コスト、これらを組み立てるコスト等の合
計となり非常にコスト高になっていた。

【００３０】システムが大型になる一対の基板から構成される液晶表示部にプリント基板や
ＩＣを付加すると、全体としての液晶表示装置の外形は
大きくなる。液晶表示部自体は薄型・軽量であるが、周
辺回路が大きいため、前記薄型・軽量という特長を生か
すことができない問題点があった。

【００３１】本発明は、前記問題点を解消しようとして
なされたものであり、構成の小型化、簡略化を図ること
ができ、更にサンプリング速度を低減することによって
表示の明確化を図ることができる画像表示装置を提供す
ることである。

【００３２】

【課題を解決するための手段】本発明の画像表示装置
は、少なくとも、映像信号をデジタルのデータ信号に変
換するアナログデジタル変換手段、デジタル変換された
データ信号を一つ或いは複数のフィールドに亘って記憶
するデータ記憶手段、該データ記憶手段群が蓄積する信
号の時間軸を、伸張または圧縮する時間軸変調手段、該
デジタル信号をアナログ信号あるいは表示に適した表示
用データ信号のいずれかに変換するデジタル信号変換手
段、該表示用データ信号を画素表示部へ転送するデータ
転送手段、転送された表示用データ信号を格納する画素
を指定するデータ走査手段、格納された表示用データ信
号を保持するデータ保持手段、及び前記各手段を制御し
てフィールド順次走査方式で表示駆動を行う制御手段を
備え、前記各手段のうち、アナログデジタル変換手段、
データ記憶手段、時間軸変換手段、デジタル信号変換手
段、制御手段の少なくとも一つと、前記データ転送手
段、データ走査手段、データ保持手段とが同一基板上に
形成されており、そのことにより、上記目的を達成する
ことができる。

【００３３】本発明の画像表示装置は、映像信号を順次
にサンプリングするサンプリング手段、少なくとも、１
フィールド分のサンプリングされた信号を記憶するフィ
ールドデータ記憶手段、該フィールドデータ記憶手段に
蓄積された表示用信号を画素表示部へ転送するデータ転
送手段、転送された表示用データ信号を格納する画素を
指定するデータ走査手段、格納された表示用データ信号
を保持するデータ保持手段、及び前記各手段を制御して
フィールド順次走査方式で表示駆動を行う制御手段を備
え、前記各手段のうち、サンプリング手段、フィールド
データ記憶手段、制御手段の少なくとも一つと、前記デ
ータ転送手段、データ走査手段、データ保持手段とが同
一基板上に形成されており、そのことによって上記目的
が達成される。

【００３４】本発明の画像表示装置は、フィールド順次
走査方式で表示駆動が行われる複数の画素部が配列され
てなる画素表示部を備え、少なくとも該画素部に於い
て、映像信号をサンプリングするサンプリング手段、及
びサンプリングされた映像信号を蓄積するデータ記憶手
段が形成されており、そのことによって上記目的が達成
される。

【００３５】本発明に於て、前記表示用データ信号が格
納される前記画素部を指定する前記データ走査手段が、
該画素部と同一の前記基板上に形成される場合がある。

【００３６】本発明に於て、画像表示装置が、液晶表示
装置である場合がある。

【００３７】本発明に於て、前記同一基板上に形成され
た各手段は、単結晶シリコンあるいはサファイア上に構
成された単結晶シリコン、ダイヤモンド或いは多結晶シ
リコンの何れかから形成された回路素子から構成される
場合がある。

【００３８】

【作用】以上の本発明により、フィールド順次走査方式
を行う画像表示装置の外形を、きわめて小型化すること
が可能であり、また、それに合わせ、内部の結線の簡素
化により構成の簡略化を達成できる。さらに、画素部内
にデータ表示をするための複数の回路手段を形成するこ
とにより、サンプリング速度の高速化をもたらすことな
く画像表示装置を構成できる。

【００３９】

【実施例】以下、図面に基づいて本実施例を詳細に説明
する。

【００４０】（実施例１）図１は本発明の実施例１の画
像表示装置のブロック図であり、画像表示装置の画素表
示部周辺の信号処理をを行う構成を示す。同図におい
て、本発明の表示装置に入力されるＲ（赤色）、Ｇ（緑
色）及びＢ（青色）の各色毎の表示用信号は、各色に対
応する信号線１０Ｒ、１０Ｇ、１０Ｂに、外部の制御装
置から供給される。各信号線１０Ｒ、１０Ｇ、１０Ｂか
らの各色信号は、各色毎に設けられたアナログデジタル
変換手段であるＡ／Ｄ変換装置２０Ｒ、２０Ｇ、２０Ｂ
にそれぞれ入力され、アナログ信号からデジタル信号へ
変換される。

【００４１】Ａ／Ｄ変換装置２０Ｒに、それぞれ赤色信
号を、１フィールドずつ記憶するデータ記憶手段である
記憶装置３１、３２、３３が接続され、Ａ／Ｄ変換装置
２０Ｇに、それぞれ緑色信号を、１フィールドずつ記憶
するデータ記憶手段である記憶装置３４、３５、３６が
接続され、Ａ／Ｄ変換装置２０Ｂに、それぞれ青色信号
を、１フィールドずつ記憶するデータ記憶手段である記
憶装置３７、３８、３９が接続されている。これらの記
憶装置３１〜３９を記憶装置群（データ記憶手段群）３
０と総称する。記憶装置群３０に於て、各色毎の色信号
を、第ｎフィールド、第（ｎ＋１）フィールド及び第
（ｎ＋２）フィールドの３つのフィールド時間に亘っ
て、それぞれ記憶することができる。

【００４２】記憶装置群３０からの色信号は、時間軸変
調手段である時間軸変調装置４０に入力される。時間軸
変調装置４０は、記憶装置群３０からの各色毎の色信号
を時間軸方向に伸長或は圧縮する回路である。時間軸変
調装置４０からのデジタル信号は、時間軸伸長或は圧縮
されたデジタル信号をアナログ信号に変換する複数のデ
ジタル信号変換手段であるＤ／Ａ変換装置５０によって
アナログ信号に変換される。Ｄ／Ａ変換装置５０は、即
ち画素表示部１００に於てマトリクス状に配列されてい
る複数の画素の行方向に配列されているＤ／Ａ変換装置
５０には、複数の画素がマトリクス状に配列された画素
表示部１００における液晶を駆動する信号電圧を発生す
るデータ転送手段であるデータ転送回路６０が接続され
ている。

【００４３】また、画素表示部１００に於ける表示動作
は、画素表示部１００のマトリクス状に配列された複数
の画素の各行毎の画素行を、データ走査手段であるデー
タ走査回路７０によって順次的に走査することによって
実現される。本実施例の液晶表示装置は、更に、前記各
装置を制御する制御手段である制御装置８０を備えてい
る。

【００４４】また図中のデータ転送回路６０、データ走
査回路７０及びデータ保持手段を有する画素表示部１０
０からなる破線ａで囲まれる構成と、図１に示される画
像表示装置の破線ｂで囲まれる任意の回路要素は、本実
施例に於て同一の基板上に構成されるが、前述した破線
ａで囲まれる構成要素と、後述される破線ｂで囲まれる
構成要素の内、少なくとも一つの構成要素が、同一基板
上に形成されれば良く、その組み合わせは任意である。
図１に於て、時間軸変調手段を、記憶装置群３０とＤ／
Ａ変換装置５０との間に設ける時間軸変調装置４０によ
り行う構成としている。本発明に於て、この構成例に限
らず、他の手段、例えば記憶装置群３０からの読み出し
タイミングを変えることにより、時間軸の伸長処理を行
う等の手段によっても何ら差し支えない。これは、以降
の実施例においても同様である。

【００４５】図２は、本実施例の動作を説明するタイム
チャートであり、図３は記憶手段の入出力例を説明する
系統図であり、図４はデータの格納方式の一例を説明す
る図である。以下に、原信号をインターレス信号とし
て、１ＴＶフィールド期間中に１ＴＶフレームの全情報
をノンインターレスで画素表示部に表示するものとして
動作を説明する。ここで、赤色信号の第ｎＴＶフィール
ドの色信号を記号Ｒｎで表し、緑色信号の第ｎＴＶフィ
ールドの色信号を記号Ｇｎで表し、青色信号の第ｎＴＶ
フィールドの色信号を記号Ｂｎで表す。同様にして、赤
色信号、緑色信号、青色信号の第（ｎ＋１）ＴＶフィー
ルドの各色信号を、記号Ｒn+1、Ｇn+1、Ｂn+1で表す。

【００４６】図１中で色信号線１０Ｒ、１０Ｇ、１０Ｂ
から３ＴＶフィールド分の各色信号、即ち赤色信号Ｒ
n、Ｒn+1、Ｒn+2、緑色信号Ｇn、Ｇn+1、Ｇn+2、青色信
号Ｂn、Ｂn+1、Ｂn+2が、本実施例の液晶表示装置に入
力されると、Ａ／Ｄ変換装置２０でアナログ信号からデ
ジタル信号に変換され、その後、記憶装置群３０に入力
される。

【００４７】その際に、信号を必要に応じて水平時間軸
に時分割して入力する。入力する順番は、以下の通りで
ある。ｎ番目のＴＶフィールド情報Ｒn、Ｇn、Ｂnをフ
ィールド記憶装置３１、３４、３７に記憶し、次のｎ＋
1番目のＴＶフィールド情報Ｒn+1、Ｇn+1、Ｂn+1をフィ
ールド記憶装置３２、３５、３８に記憶し、さらに、次
のｎ＋2番目のＴＶフィールド情報をフィールド記憶装
置３３、３６、３９に記憶していく。（ｎ＋２）番目の
ＴＶフィールドの情報を記憶している間に、ｎ番目とｎ
＋１番目のＴＶフィールド情報、つまり、１ＴＶフレー
ムの全情報を出力し表示をする処理を行う。その表示は
以下のように行われる。

【００４８】制御装置８０によって、記憶装置群３０か
ら色信号Ｒn、Ｒn+1のデータを選択する。記憶装置群３
０に記憶されているデータは、水平時間軸方向に時分割
し記憶されているので、選択されたデータは、次の時間
軸伸張回路４０により水平時間軸に沿って伸張される。
時間軸変調されたデータは、その後、Ｄ／Ａ変換装置５
０でアナログ信号に変換され、表示に適した信号形態に
変換する処理が行われる。該処理後の信号は、データ転
送回路６０に入力される。データ転送回路６０により転
送される赤色信号Ｒn、Ｒn+1の表示期間は、図２のタイ
ミングチャートに示すように、フィールド順次走査する
ので、１／３ＴＶフィールド期間になる。画素表示部１
００に表示中の信号以外の信号（データ）を蓄積する手
段、即ち、データ蓄積手段が無い場合には、該赤信号の
画素データが、図２に示すような、きわめて短時間τ
で、１ＴＶフィールド分の赤色信号Ｒn、Ｒn+1のデータ
が画素表示部１００に転送され、残りの時間Ｔ_Rが表示
期間になる。尚、画素表示部１００が、表示中の信号以
外の信号（データ）を記憶する手段を有している場合に
は、当然の事ながら、この転送時間がより長く、例え
ば、１／３ＴＶフィールド期間或いは１ＴＶフィールド
期間等に亘るようにすることができる。

【００４９】ここで、前述した液晶表示装置を例にとっ
て、画素表示部１００の動作について説明する。画素表
示部１００に於ける一つの画素領域の等価回路は、図１
０に示した構成と同様である。画素表示部１００に転送
されたデータは、図１０中の保持容量４を充電し、その
充電電圧によってバッファアンプ回路２から液晶容量１
に電荷を供給し画像表示を行う。このようにして、赤色
信号の表示を行う。ここで、液晶容量１の寄生のリーク
抵抗が存在していても、出力段トランジスタ２の入力イ
ンピーダンスが高抵抗であるために、そのゲート電圧、
つまり保持容量４の充電電圧は、リーク電流により減少
しないので、ほぼ１／３ＴＶフィールド期間中、液晶容
量１の電荷を充分に維持することができる。このように
して、赤色画像を表示した後、同様にして、制御装置８
０によって、記憶装置群３０から、青色信号Ｂn、Ｂn+1
のデータを選択して、１／３ＴＶフィールド期間で青色
画像を表示する。尚、個々では、画素部に構成される回
路を総称して、データ保持手段と称する。

【００５０】以上により、フィールド順次方式の走査を
行うが、データ転送回路６０から、画素表示部１００へ
のデータ転送は任意であり、例えば点順次にデータ転送
を行う点順次走査方式を採用しても良いし、１ライン分
の信号をまとめて転送する線順次走査方式、或いはま
た、数ラインを同時に転送する走査方式等を採用しても
良い。

【００５１】以上の実施例に於て、原信号をインターレ
ス信号として、１ＴＶフィールド期間中に１ＴＶフレー
ムの全情報をノンインターレスで画素表示部１００に表
示するものとして動作を説明したが、画素表示部１００
に転送されるデータは原信号に忠実なものであっても良
いし、何らかの処理を施したもの、例えば２ＴＶフィー
ルド以上の情報を基に加減算等の処理を行ったものであ
っても良い。また、信号もインタレス信号に限らず、ノ
ンインタレス信号であっても良いという事は言うまでも
ない。また、前記原信号が３原色の色信号からなるカラ
ー信号である必要も無く、例えばモノクロ信号であって
も何ら差し支え無い。

【００５２】加えて、記憶するデータも３ＴＶフィール
ド分（インタレスの場合は３フレーム分）である必要は
無く、この数は任意である。例えば、記憶装置群３０
が、２ＴＶフィールド分の色信号、即ち、赤色信号Ｒ
n、Ｒn+1、緑色信号Ｇn、Ｇn+1、青色信号Ｂn、Ｂn+1を
記憶するものであっても良い。

【００５３】更に述べるなら、例えば赤色信号と青色信
号と緑色信号との各記憶装置群３１〜３３、３４〜３
６、３７〜３９は、相互に完全に分離する必要は無く、
他の構成、例えば一つの記憶装置群を時間的に、赤用、
緑用及び赤用に交互に循環的に使い分けても何ら差し支
え無い。更に走査方法もインタレスの原信号に対して、
２ラインの走査信号線に対して同じデータを転送し（２
ライン同時走査で無くても良い）、更にｎ番目とｎ＋１
番目のＴＶフィールド期間で組み違い走査をするように
してもよい。以上の第１実施例における各変形例は、以
下に述べる各実施例についても同様に成立する。

【００５４】ここで、図１に示したフィールド記憶装置
３１〜３９の構成例について、図３及び図４を用いて説
明する。例として、半導体メモリ等の記憶手段に於て、
通常、例としてフィールド記憶装置３１などの一つの記
憶手段１１０は、図３（２）に示すように、一つの入力
に対して一つの出力を持つ構成である。一方、時間軸上
で異なった点の情報を同時に読み出す手段を設ける必要
のある装置に本発明を適用する場合、本発明の記憶手段
１１０として、図３（１）に示すように、一つの入力に
対して多数の出力を有する構成が望ましい。

【００５５】例えば図４に示す様に、時間軸上の時刻Ａ
に於けるデータを記憶手段１１０の記憶領域（ａ、ｂ、
ｃ）に、時刻Ｂに於けるデータを記憶領域（ａ、ｂ、ｃ
＋１）に格納した場合を想定する。読み出し処理を行う
際に、読み出し開始記憶領域を、記憶領域（ａ、ｂ）と
指定する事により、該記憶手段１１０の異なった出力ポ
ートから、前記時刻Ａのデータと時刻Ｂのデータとが同
時に読み出されるような構成が可能である。言い換える
なら記憶領域（ａ、ｂ、ｃ）〜（ａ、ｂ、ｃ＋ｎ）の全
データが同時に読み出される様な構成が可能である。
尚、図１及び以下に示す各実施例において、ここで示し
た記憶手段以外の構成を用いても何ら差し支えない。

【００５６】以下に、本実施例の液晶表示装置の効果に
付いて説明する。本実施例の液晶表示装置は、液晶表示
装置を構成する２枚の基板の内の一方の基板上に多くの
機能を持つ回路をモノリシックに搭載する事によっても
たらされる。本発明は、前述した従来技術に於ける、前
記２枚の基板からなる液晶表示部に関して、外付けであ
ったＩＣの一部分または全部を、前記２枚の基板の少な
くとも一方の基板上にモノリシックに搭載する事及び、
画素内にデータ保持手段（メモリ機能等）を搭載する事
を特長としている。

【００５７】本発明の液晶表示装置の従来の液晶表示装
置に対する利点を以下に示す。

【００５８】回路設計の最適化による回路発振の防止
ができる。

【００５９】ＩＣに於いて、ＩＣ内部の配線はデザイン
ルールに従ったレイアウトでその位置、形、長さが規定
され、従って回路の発振を防止する最適なレイアウトが
可能であり、回路発振による動作の不安定性を除くこと
ができる。

【００６０】ノイズの重畳を防止できるＩＣ内に各種回路をモノリシックに搭載することによ
り、液晶表示装置に必要な回路配線の配線長が最短とな
るように液晶表示装置を設計できる。従って、従来技術
の項で説明した回路配線のアンテナとしての作用は最小
限に抑制され、ノイズが重畳し難い液晶表示装置の設計
が可能となる。

【００６１】信号の遅延の発生を抑制する事が可能と
なる。

【００６２】ＩＣに各種回路をモノリシックに搭載する
ことにより、前述したように配線長が最短となるよう
に、液晶表示装置を設計できる。また、ＩＣ内の回路配
線は、液晶表示装置の基板上に印刷で形成される配線と
比較し、配線幅を非常に小さくできる。このため、回路
配線の寄生容量を小さく抑制できる。また、回路配線と
ＩＣとの間の接触部分での接触容量も小さくすることが
できる。よって寄生容量に起因する信号の遅延を最小に
する事ができる。

【００６３】ＩＣ性能のバラツキに起因する表示ムラ
を防止できる。

【００６４】Ａ／Ｄ変換装置２０、Ｄ／Ａ変換装置５０
及びデータ転送回路６０等を、液晶表示装置を構成する
前記基板上に、モノリシックに搭載することにより、Ｉ
Ｃ性能のバラツキによる表示ムラは発生しない。

【００６５】コストを安くできる。

【００６６】各種ＩＣを液晶表示装置にモノリシックに
搭載することにより、一対の基板を含む液晶表示部自体
はコスト高になるが、周辺回路を全て個別ＩＣとした従
来技術の液晶表示装置と比較し、全ＩＣの合計コストよ
りも大幅にコストは安くなる。また、従来技術と比較
し、プリント基板及びプリント基板上の配線及びプリン
ト基板間の配線が不要となる。更に、複数のプリント基
板を用いることによる組み立てコストも不要となり、全
体としては大幅なコスト低減が実現できる。

【００６７】液晶表示装置全体を小型化できる周辺回路を、液晶表示装置の基板上にモノリシックに搭
載する事により、周辺回路に要する空間が不要となり、
構成の大幅な小型化が実現できる。これにより、薄型・
小型で高機能な液晶表示装置を応用した電子機器が実現
できる。

【００６８】（実施例２）図５は、本発明の他の実施例
の構成を示すブロック図である。本実施例は、前記実施
例に類似し、対応する部分には同一の参照符号を付す。
図５に示す液晶表示装置の構成は、図１の場合と異な
り、Ａ／Ｄ変換装置、Ｄ／Ａ変換装置を含まず、例えば
外部から入力される画像信号をアナログ信号のまま取り
扱い、コンデンサ等の記憶手段にホールドする場合の構
成である。

【００６９】本実施例の液晶表示装置に於て、表示され
る色信号Ｒ、Ｇ、Ｂは、赤信号線１０Ｒ、緑信号線１０
Ｇ、青信号線１０Ｂを介して、本実施例の液晶表示装置
に入力される。入力された各色信号は、各色信号毎のサ
ンプリング手段であるサンプリング装置２００Ｒ、２０
０Ｇ、２００Ｂによってサンプリングされる。各サンプ
リング装置２００Ｒ、２００Ｇ、２００Ｂでサンプリン
グされた色信号は、記憶装置群３０に記憶される。記憶
装置群３０は、それぞれコンデンサなどからなる各色毎
の記憶装置３１、３２、３３；３４、３５、３６；３
７、３８、３９から構成され、各色信号を、１フィール
ドずつ記憶する。記憶装置群３０は、データ転送回路６
０に接続される。前記各装置は、制御装置８０によって
制御される。

【００７０】図５中の破線ａで囲む範囲と、破線ｂで囲
む範囲内の任意の回路ブロックとが同一基板上に形成さ
れる。尚、図５に示される実施例の液晶表示装置の構成
に於て、時間軸変調装置を特に示していないが、必要に
応じて前記各実施例に示されたような時間軸変調装置を
設けても良い。該時間軸変調装置の設けられる場所は、
本実施例についても記憶装置群とデータ転送回路間に設
けても良いし、これのみによらず他の手段、例えば記憶
装置群からの読み出しタイミングを変えることにより伸
長処理を行う等の手段によって、時間軸変調装置を実現
しても何ら差し支えない。

【００７１】本実施例に於いても、前記実施例１で述べ
た効果と同様な効果を達成することができる。この実施
例では、実施例１で示した回路構成からアナログデジタ
ル変換手段、デジタルアナログ変換手段を除くことが可
能となり、回路構成の簡略化を達成することができる。

【００７２】（実施例３）図６は、本発明の更に他の実
施例の液晶表示装置のブロック図であり、図７は本実施
例の動作を説明するタイムチャートである。本実施例
は、前記各実施例に類似し、対応する部分には、同一の
参照符号を付す。

【００７３】本実施例の液晶表示装置に於て、３つの色
信号Ｒ、Ｇ、Ｂが色信号線１０Ｒ、１０Ｇ、１０Ｂを介
して、画素表示部１００に入力される。また、本実施例
に於て、シフトレジスタ４００が用いられ、水平方向に
配列された複数の画素行に対して、水平走査周期でサン
プリングパルスを出力する。

【００７４】前記各色信号は図示しない回路によって信
号処理が施され、処理後の信号は、色選択回路８００を
駆動するための信号を発生させる色選択駆動回路８１０
に入力される。サンプリング手段であるサンプリング回
路２００は、前記各色信号線１０Ｒ、１０Ｇ、１０Ｂか
らの色信号がそれぞれ入力される３つのトランジスタＴ
ｒ１、Ｔｒ２、Ｔｒ３を２組有している。各組の各トラ
ンジスタＴｒ１、Ｔｒ２、Ｔｒ３は、２つのＡＮＤ回路
２５０の各出力によって、各組単位でオン／オフされ
る。各ＡＮＤ回路２５０は、データ走査回路７０からの
走査線７１、７２をそれぞれ介する各走査信号と、シフ
トレジスタ４００からの信号との論理積とを演算するも
のであり、回路構成が限定されるものではない。走査信
号線７１、７２に於ける走査信号は、フィールド期間毎
に交互に出力される。

【００７５】データ記憶手段６００は、前記各２組のト
ランジスタＴｒ１、Ｔｒ２、Ｔｒ３からのアナログ信号
を個別に電荷として蓄積するコンデンサからなる保持容
量Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６を備えている。
データ記憶手段６００からの信号は、色選択回路８００
に入力される。色選択回路８００は、前記色選択駆動回
路８１０からの６種の信号がそれぞれ制御信号として入
力される例としてＭＯＳトランジスタからそれぞれ構成
される６つのトランジスタＴｒ７、Ｔｒ８、Ｔｒ９、Ｔ
ｒ１０、Ｔｒ１１、Ｔｒ１２を備える。各トランジスタ
Ｔｒ７〜Ｔｒ１２の出力端は共通に接続されてデータ変
換回路３００に入力される。

【００７６】尚、データ変換回路３００は、必要に応じ
て画素部５００の外部に、或は画素部５００の外部と内
部との両方に設けても良い。

【００７７】以下、図６及び図７に基づいて、本実施例
の液晶表示装置の動作を説明する。色信号線１０Ｒ、１
０Ｇ、１０Ｂを介して、第ｎ番のＴＶフィールドの色信
号Ｒn、Ｇn、Ｂnが、本実施例の液晶表示装置に入力さ
れると、先ず、走査信号線７１が垂直周期期間内で１走
査線毎にオンとなる走査信号を出力する。シフトレジス
タ４００は、水平周期期間内で水平方向に順次オンする
ので、サンプリング回路２００内のＡＮＤ回路２５０に
よって、１ライン毎に、サンプリング回路２００内のト
ランジスタＴｒ１、Ｔｒ２、Ｔｒ３がオンし、前記色信
号Ｒｎ、Ｇｎ、Ｂｎのサンプリングが行われる。サンプ
リングされた色信号は、データ保持回路６００内の保持
容量Ｃ１〜Ｃ３に保持される。

【００７８】以上の動作を、第ｎ走査信号線まで行い、
第ｎ番のＴＶフィールドデータを各色毎に全て保持容量
Ｃ１〜Ｃ３に格納する。この後、走査信号線７２からの
走査信号をアクティブにする事により、同様にしてｎ＋
１番目のＴＶフィールドの各色信号が、データ記憶手段
６００内の保持容量Ｃ４〜Ｃ６にそれぞれ格納される。
ｎ＋１番目のＴＶフィールドデータを保持容量Ｃ４〜Ｃ
６に格納している間に、色選択駆動回路８１０によって
色選択信号線をアクティブとする。これにより、色選択
回路８００内のトランジスタＴｒ７、Ｔｒ８、Ｔｒ９を
交互にオンし、保持容量Ｃ１〜Ｃ３に保持されている第
ｎ番のＴＶフィールドの色信号を、データ変換回路３０
０に入力する。

【００７９】上記各実施例に於いて、液晶表示装置を例
にとって説明している。液晶に対しては交流駆動をしな
くてはならないので、データ変換回路３００は、出力さ
れる信号の極性を反転する極性反転機能を持つ回路とし
ても良い。その後、データ変換回路３００によってデー
タ変換されたデータは、液晶容量１に順次に色信号Ｒ、
Ｇ、Ｂを表示していく。更に、第（ｎ＋１）番のＴＶフ
ィールドの表示用信号は、第（ｎ＋２）番のＴＶフィー
ルドの表示用信号が記憶装置群３０に格納されている間
に、トランジスタＴｒ１０、Ｔｒ１１、Ｔｒ１２を順次
にオンする。これにより、各色毎の表示用信号が液晶に
書き込まれ、赤色の画像、緑色の画像、及び青色の画像
を１フィールド期間内で順次的に表示する。

【００８０】尚、図７に示すタイミング例では、例とし
て緑色の表示用信号Ｇの表示時間が１／３ＴＶフィール
ド以上に亘っている。本実施例の変形例として、各色の
表示時間が１／３ＴＶフィールド以内であるようにして
も何ら差し支えない。

【００８１】更に、上述の実施例に於て、データ保持回
路６００としてコンデンサを用い、色選択回路８００と
してＭＯＳトランジスタを用いる例を示したが、デジタ
ル信号あるいはアナログ信号の保持機能、あるいは赤色
信号、緑色信号、青色信号のいずれかを選択して出力を
切り換える前記切換機能を有していれば、当然のごとく
他の手段でもよく、また、数も限定するものではない。

【００８２】また、本実施例に於いて、液晶表示装置を
例にとって説明したが、本実施例の内容がこの他の表示
装置にも、表示装置の特性に従って変更され、応用され
るということは言うまでも無い。

【００８３】また、データ変換回路３００は、必要に応
じて画素部外部に、或は画素部外部と内部の両方に設け
ても良い。

【００８４】この様に本発明によれば、１つのフィール
ドが書き込まれている間に同時に表示が出来る。従って
書き込み時間を長くとれる特徴を有しており、周辺ＩＣ
の動作スピード、特にサンプリング速度を低減する事が
可能となる。

【００８５】尚、サンプリング回路を画素部に設けると
いう思想は、ここで述べたＴＶフィールド順次走査方式
の画像表示装置にとどまらず、点順次或は線順次走査方
式等、他の走査方式の画像表示装置にも応用することが
可能である。

【００８６】次に、更に他の実施例について説明する。
前述した各実施例に於て、データの記憶手段を画素表示
部１００の内部或は画素表示部１００の外部のいずれか
に設ける構成としていたが、データの記憶手段を画素表
示部１００の内部と外部とに分けて設けるようにしても
よい。この様な場合に於いて、他の構成要素の接続、構
成も変更され、例として、書き込み時間変調手段を画素
部５００と、データ転送回路６０或はデータ走査回路７
０などの画素部５００外の領域との両方に設置してもよ
い。このような構成にすることにより、例えば画素表示
部１００の外部に個別に記憶手段を構成する必要が生じ
た場合でも、この外部に設ける記憶手段の負担を軽減す
ることができる。

【００８７】図８（１）〜同図（３）の各図に記憶手段
の構成例を示す。上記各実施例及び以下の各実施例に於
いて、図８（１）〜同図（３）のいずれの構成が用いら
れてもよい。

【００８８】図８（１）に於いて、画素部５００に設け
られる記憶手段１２０は、各画素部５００毎に独立して
設けられ、前記赤色信号、緑色信号及び青色信号を記憶
している記憶手段１２０からいずれか一つの色信号を切
り換えて読み出す切換手段１２１と、切換手段１２１か
ら出力される前記いずれか一つの色信号を表示する表示
手段１２２とが配置される。

【００８９】図８（２）に於いて、各画素部５００毎に
記憶手段１２０を設け、更に画素部５００の外に他の画
素部５００と共用する記憶手段１２０ａを設けても良
い。このとき、各画素部５００毎の記憶手段１２０及び
画素部５００外の記憶手段１２０ａにそれぞれ記憶され
ている信号は、これら複数の記憶手段１２０、１２０、
１２０ａが共通に接続される切換手段１２３によって切
り換えられて出力され、各画素部５００の表示手段１２
２に於いて表示される。

【００９０】図８（３）に於いて、各画素部５００の内
部には記憶手段を設けず、画素部５００の外に他の画素
部５００と共用する記憶手段１２０ａを設けてもよい。
このとき、記憶手段１２０ａに記憶されている信号は、
複数の画素部５００の各表示手段１２２が共通に接続さ
れる切換手段１２３によって切り換えられて出力され、
各画素部５００の表示手段１２２に於いて表示される。

【００９１】本発明の画素部５００に於ける記憶手段１
２０の構成例は、図８（１）〜同図（３）の構成例を組
み合わせた構成としてもよい。

【００９２】これ迄説明した各実施例に於て、各実施例
に用いられている各手段及び回路素子が、単結晶シリコ
ン、サファイア、ダイヤモンド、或は多結晶シリコンを
含む材料からなる基板或は薄膜から形成された素子であ
る場合に於いて、特にその効果を発揮する。

【００９３】以上が本発明の一例としての各実施例の構
成及び動作である。本発明に於いて、取り扱われる表示
用信号が、上記各実施例に於て説明してきた通常のテレ
ビ信号にとどまらず、例としてコンピュータを用いて作
成される画像信号など、他の表示用信号であっても何ら
差し支えない。また、表示用信号がインターレース信号
かノンインターレース信号か、或いはカラー信号である
か白黒信号であるか、或いはまた、画素表示部１００が
前記１ＴＶフレームの内容を表示できる走査線数を有し
ているかいないか、或いはフレーム毎、或はフィールド
毎の内容をそのまま表示するか何らかの処理をして表示
するか、或は表示用信号または表示用デジタルデータの
転送に用いている信号線が、各色毎にに対して独立して
設定されているか共用しているか等に従って、上述した
各実施例の構成及び表示動作が、適宜変形される事は言
うまでもない。また、上記各実施例に於いて、液晶表示
装置を例にとって本発明が説明された。一方、本発明は
液晶表示装置以外の表示装置にも、表示装置の特性に従
って変更され、応用されるということは言うまでも無
い。

【００９４】

【発明の効果】以上の説明から明らかなように、本発明
によれば、フィールド順次走査方式を行う画像表示装置
において、各回路を同一基板上にモノリシックに形成す
ることにより、システム外形を非常にコンパクトにする
ことが可能であり、また、結線の簡素化ができる。さら
に、画素部内にデータサンプリング、データ記憶手段等
を形成することにより、サンプリング速度を高速にさせ
ずにシステムを構成することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の液晶表示装置のブロック図
である。

【図２】本実施例の走査動作を説明するタイムチャート
である。

【図３】記憶手段の入出力に関する構成例を説明する図
タイムチャートである。

【図４】記憶装置へのデータの格納方式の例を説明する
図である。

【図５】本発明の更に他の実施例の液晶表示装置のブロ
ック図タイムチャートである。

【図６】本発明の更に他の実施例の液晶表示装置のブロ
ック図である。

【図７】本発明の更に他の実施例の液晶表示装置のブロ
ック図である。

【図８】画素部５００のデータ記憶手段の構成例のブロ
ック図である。

【図９】従来例の画素部の等価回路図である。

【図１０】他の従来例の画素部の等価回路図である。

【図１１】従来例の動作を説明するタイムチャートであ
る。

【図１２】更に他の従来例の画素部の等価回路図であ
る。

【図１３】従来例の動作を説明するタイムチャートであ
る。

【符号の説明】

１液晶容量２バッファアンプ回路３駆動素子４保持容量５データ信号線１０Ｒ、１０Ｇ、１０Ｂ色信号線２０Ｒ、２０Ｇ、２０Ｂアナログデジタル変換装置３０記憶装置群４０時間軸変調装置５０デジタルアナログ変換装置６０データ転送回路７０データ走査回路８０制御装置１００画素表示部２００サンプリング回路２５０ＡＮＤ回路３００データ変換回路５００画素部６００データ記憶手段８００色選択回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者山元良高大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者石井裕大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】少なくとも、映像信号をデジタルのデー
タ信号に変換するアナログデジタル変換手段、デジタル変換されたデータ信号を一つ或いは複数のフィ
ールドに亘って記憶するデータ記憶手段、該データ記憶手段が蓄積する信号の時間軸を、伸張また
は圧縮する時間軸変調手段、該デジタル信号をアナログ信号あるいは表示に適した表
示用データ信号のいずれかに変換するデジタル信号変換
手段、該表示用データ信号を画素表示部へ転送するデータ転送
手段、転送された表示用データ信号を格納する画素を指定する
データ走査手段、格納された表示用データ信号を保持するデータ保持手
段、及び前記各手段を制御してフィールド順次走査方式
で表示駆動を行う制御手段を備え、前記各手段のうち、アナログデジタル変換手段、データ
記憶手段、時間軸変換手段、デジタル信号変換手段、制
御手段の少なくとも一つと、前記データ転送手段、デー
タ走査手段、データ保持手段とが同一基板上に形成され
た画像表示装置。
【請求項２】映像信号を順次にサンプリングするサン
プリング手段、少なくとも、１フィールド分のサンプリングされた信号
を記憶するフィールドデータ記憶手段、該フィールドデータ記憶手段に蓄積された表示用信号を
画素表示部へ転送するデータ転送手段、転送された表示用データ信号を格納する画素を指定する
データ走査手段、格納された表示用データ信号を保持するデータ保持手
段、及び前記各手段を制御してフィールド順次走査方式
で表示駆動を行う制御手段を備え、前記各手段のうち、サンプリング手段、フィールドデー
タ記憶手段、制御手段の少なくとも一つと、前記データ
転送手段、データ走査手段、データ保持手段とが同一基
板上に形成される画像表示装置。
【請求項３】フィールド順次走査方式で表示駆動が行
われる複数の画素部が配列されてなる画素表示部を備
え、少なくとも該画素部に於いて、映像信号をサンプリングするサンプリング手段、及びサ
ンプリングされた映像信号を蓄積するデータ記憶手段が
形成されている画像表示装置。
【請求項４】前記表示用データ信号が格納される前記
画素部を指定する前記データ走査手段が、該画素部と同
一の前記基板上に形成される請求項３に記載のフィール
ド順次方式画像表示装置。
【請求項５】画像表示装置が、液晶表示装置である請
求項１、２及び３のいずれかに記載の画像表示装置。
【請求項６】前記同一基板上に形成された各手段は、
単結晶シリコンあるいはサファイア上に構成された単結
晶シリコン、ダイヤモンド或いは多結晶シリコンの何れ
かから形成された回路素子から構成される請求項１、２
及び３のいずれかに記載の画像表示装置。