JPH0792935A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0792935A JPH0792935A JP5236609A JP23660993A JPH0792935A JP H0792935 A JPH0792935 A JP H0792935A JP 5236609 A JP5236609 A JP 5236609A JP 23660993 A JP23660993 A JP 23660993A JP H0792935 A JPH0792935 A JP H0792935A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- display
- display device
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 構成の小型化、簡略化を図ることができ、更
にサンプリング速度を低減することによって表示の明確
化を図ることができる画像表示装置を提供する。 【構成】 各信号線10R、10G、10Bからの各色
信号は、各色毎に設けられたA/D変換装置20R、2
0G、20Bにそれぞれ入力され、アナログ信号からデ
ジタル信号へ変換される。A/D変換装置20R、20
G、20Bに、それぞれ色信号を、1フィールドずつ記
憶する記憶装置31〜39が接続される。記憶装置群3
0からの色信号は時間軸変調装置40に入力される。時
間軸変調装置40は、記憶装置群30からの各色毎の色
信号を時間軸方向に伸長或は圧縮する回路である。
にサンプリング速度を低減することによって表示の明確
化を図ることができる画像表示装置を提供する。 【構成】 各信号線10R、10G、10Bからの各色
信号は、各色毎に設けられたA/D変換装置20R、2
0G、20Bにそれぞれ入力され、アナログ信号からデ
ジタル信号へ変換される。A/D変換装置20R、20
G、20Bに、それぞれ色信号を、1フィールドずつ記
憶する記憶装置31〜39が接続される。記憶装置群3
0からの色信号は時間軸変調装置40に入力される。時
間軸変調装置40は、記憶装置群30からの各色毎の色
信号を時間軸方向に伸長或は圧縮する回路である。
Description
【0001】
【産業上の利用分野】本発明は、アクティブ駆動方式、
より詳しくはフィールド順次走査方式の走査を行う画像
表示装置に関する。
より詳しくはフィールド順次走査方式の走査を行う画像
表示装置に関する。
【0002】
【従来の技術】従来例の技術の説明の前に、本願に於け
る「フィールド」と「フレーム」との意味について説明
する。
る「フィールド」と「フレーム」との意味について説明
する。
【0003】フレーム:液晶表示装置に表示される単一
の完結した画像。
の完結した画像。
【0004】フィールド:「フレーム」の構成要素であ
る画像。
る画像。
【0005】線順次走査においては、画面を上から下ま
で1回走査すると1フィールド分の画を出力した事にな
る。1フィールド期間は、画面を上から下まで走査し、
次に上から走査を再び開始する迄の時間である。映像信
号がインターレス信号の場合、2フィールドで1フレー
ムの画となる。映像信号がノンインターレス信号の場
合、1フィールドで1フレームの画となる。面順次走査
においては、1回画面を走査すると1フィールドの画と
なる。1フィールド期間は、画面を1回上から下まで走
査し、次に上から画面を再び走査開始するまでの時間で
ある。
で1回走査すると1フィールド分の画を出力した事にな
る。1フィールド期間は、画面を上から下まで走査し、
次に上から走査を再び開始する迄の時間である。映像信
号がインターレス信号の場合、2フィールドで1フレー
ムの画となる。映像信号がノンインターレス信号の場
合、1フィールドで1フレームの画となる。面順次走査
においては、1回画面を走査すると1フィールドの画と
なる。1フィールド期間は、画面を1回上から下まで走
査し、次に上から画面を再び走査開始するまでの時間で
ある。
【0006】以上の定義からすると、インターレス信号
をR(赤色)、G(緑色)、B(青色)に分けてそのま
ま面順次走査すると、6フィールドで1フレームの画が
完成することになる。以下の説明に於いて、1TVフィ
ールド及び1TVフレームという用語を使用する。1T
Vフィールドは、例としてNTSC方式等の通常のTV
信号で扱うフィールドを意味し、2TVフィールドで1
枚の画が完成される。2TVフィールドで1TVフレー
ムを構成する。例として、NTSC(M)信号の場合、
1TVフィールドは約16.7msec(60Hz)、PAL・SEC
AM(B/G/D/K/I/L)信号の場合は20msec(50Hz)となる。
をR(赤色)、G(緑色)、B(青色)に分けてそのま
ま面順次走査すると、6フィールドで1フレームの画が
完成することになる。以下の説明に於いて、1TVフィ
ールド及び1TVフレームという用語を使用する。1T
Vフィールドは、例としてNTSC方式等の通常のTV
信号で扱うフィールドを意味し、2TVフィールドで1
枚の画が完成される。2TVフィールドで1TVフレー
ムを構成する。例として、NTSC(M)信号の場合、
1TVフィールドは約16.7msec(60Hz)、PAL・SEC
AM(B/G/D/K/I/L)信号の場合は20msec(50Hz)となる。
【0007】図9は、従来技術のアクティブ駆動方式の
液晶表示装置の画素部の等価回路図である。図9に示さ
れるように、従来の液晶表示装置は、多数の走査信号線
6とデータ信号線5とを備え、画素がマトリクス状に設
けられている。各画素は、駆動素子3と液晶容量1(容
量値Cp)と補助容量8(容量値Cs)とによって構成さ
れ、駆動素子3は、ここではTFT(薄膜トランジス
タ)によって構成されている。このTFTのドレイン・
ソース端子間を介してデータ信号線5と液晶容量1の一
方の電極とを接続し、TFTのゲート端子は、走査信号
線6に接続されている。
液晶表示装置の画素部の等価回路図である。図9に示さ
れるように、従来の液晶表示装置は、多数の走査信号線
6とデータ信号線5とを備え、画素がマトリクス状に設
けられている。各画素は、駆動素子3と液晶容量1(容
量値Cp)と補助容量8(容量値Cs)とによって構成さ
れ、駆動素子3は、ここではTFT(薄膜トランジス
タ)によって構成されている。このTFTのドレイン・
ソース端子間を介してデータ信号線5と液晶容量1の一
方の電極とを接続し、TFTのゲート端子は、走査信号
線6に接続されている。
【0008】液晶容量1は、一方の電極と他方の電極と
の間に液晶を挟持した構成で、前記他方の電極はコモン
電源線7に接続されている。走査信号線6は、順次走査
信号を出力するデータ走査回路(図示せず)に、データ
信号線5は、データ信号を転送するデータ転送回路(図
示せず)に接続されている。データ転送回路は表示用デ
ータ信号を、1走査線毎か、もしくは、1画素毎にデー
タ信号線5に出力する。走査信号線6をアクティブにす
ると駆動素子3がONとなり、データ信号線5上の表示
用データ信号が液晶容量Cpに電荷として送りこまれ
る。そして、液晶容量1に蓄積された電荷により電圧が
印加されて表示が維持されることになる。
の間に液晶を挟持した構成で、前記他方の電極はコモン
電源線7に接続されている。走査信号線6は、順次走査
信号を出力するデータ走査回路(図示せず)に、データ
信号線5は、データ信号を転送するデータ転送回路(図
示せず)に接続されている。データ転送回路は表示用デ
ータ信号を、1走査線毎か、もしくは、1画素毎にデー
タ信号線5に出力する。走査信号線6をアクティブにす
ると駆動素子3がONとなり、データ信号線5上の表示
用データ信号が液晶容量Cpに電荷として送りこまれ
る。そして、液晶容量1に蓄積された電荷により電圧が
印加されて表示が維持されることになる。
【0009】実際には、液晶容量1には、比較的高抵抗
ではあるがリーク抵抗が存在するので、蓄積された電荷
がこのリーク抵抗を介して漏れ出し、駆動素子3が再び
ONするまでの間に電圧が減衰し表示品位を低下させる
事になる。この為、液晶容量1と並列に前記補助容量8
を設ける構成にし、液晶容量と補助容量とによって前記
電圧を維持する構成が採用されている。また、液晶容量
1の液晶は、交流駆動を行わなければならない。この交
流駆動に於いて、表示信号の反転周期によってフリッカ
ーが生じないように、1走査線毎に極性を反転させる1
H反転駆動が行われている。しかし、1H反転駆動は、
走査線間の画素の電圧差が大きく、その電圧差に対応す
る回転角に、液晶の分子の回転が追随できず、高速表示
が困難になっている。その改善策として、ライン間にブ
ラックマトリクスを設ける手段があるが、それによっ
て、開口率が低下し、表示映像が暗くなり表示品位が低
下するという問題点を生じる。
ではあるがリーク抵抗が存在するので、蓄積された電荷
がこのリーク抵抗を介して漏れ出し、駆動素子3が再び
ONするまでの間に電圧が減衰し表示品位を低下させる
事になる。この為、液晶容量1と並列に前記補助容量8
を設ける構成にし、液晶容量と補助容量とによって前記
電圧を維持する構成が採用されている。また、液晶容量
1の液晶は、交流駆動を行わなければならない。この交
流駆動に於いて、表示信号の反転周期によってフリッカ
ーが生じないように、1走査線毎に極性を反転させる1
H反転駆動が行われている。しかし、1H反転駆動は、
走査線間の画素の電圧差が大きく、その電圧差に対応す
る回転角に、液晶の分子の回転が追随できず、高速表示
が困難になっている。その改善策として、ライン間にブ
ラックマトリクスを設ける手段があるが、それによっ
て、開口率が低下し、表示映像が暗くなり表示品位が低
下するという問題点を生じる。
【0010】この問題点の解決の手段の一つとして、カ
ラー化の際に、1色毎に面走査を行うフィールド順次走
査方式が有効である。フィールド順次走査方式は、2色
以上の色を時分割で表示することによって、時間継続的
な加法混色を行うカラー技術であり、特願平3−779
83(特開平4ー310925)では、フィールド順次
走査方式における駆動方法として2つの実施例が提案さ
れている。この提案による第1の実施例は、画素部内の
駆動回路を図10のように、保持容量4(容量値CH)
とバッファアンプ回路2とを備えた構成にし、図11の
タイミングチャートのように、画素表示部への表示デー
タ信号の転送を極めて短い転送時間τで短時間に行い、
残りの時間(TR、TG、TB)で表示する方法である。
ラー化の際に、1色毎に面走査を行うフィールド順次走
査方式が有効である。フィールド順次走査方式は、2色
以上の色を時分割で表示することによって、時間継続的
な加法混色を行うカラー技術であり、特願平3−779
83(特開平4ー310925)では、フィールド順次
走査方式における駆動方法として2つの実施例が提案さ
れている。この提案による第1の実施例は、画素部内の
駆動回路を図10のように、保持容量4(容量値CH)
とバッファアンプ回路2とを備えた構成にし、図11の
タイミングチャートのように、画素表示部への表示デー
タ信号の転送を極めて短い転送時間τで短時間に行い、
残りの時間(TR、TG、TB)で表示する方法である。
【0011】このバッファアンプ回路2の高入力インピ
ーダンスは、転送された表示用データを、保持容量4で
確実に保持し、次のデータが転送されるまでの期間、つ
まり表示期間TR、TG、TBの期間、液晶容量1に電荷
を維持する働きをしている。第2の実施例は、画素内の
回路を図12に示すように構成している。即ち、バッフ
ァアンプ回路2と保持容量4a(容量値CHa)、4b
(容量値CHb)を設ける構成にし、保持容量4a、4
bの一方に保持している電圧を表示している間に、保持
容量4a、4bの他方に電荷を蓄える構成である。
ーダンスは、転送された表示用データを、保持容量4で
確実に保持し、次のデータが転送されるまでの期間、つ
まり表示期間TR、TG、TBの期間、液晶容量1に電荷
を維持する働きをしている。第2の実施例は、画素内の
回路を図12に示すように構成している。即ち、バッフ
ァアンプ回路2と保持容量4a(容量値CHa)、4b
(容量値CHb)を設ける構成にし、保持容量4a、4
bの一方に保持している電圧を表示している間に、保持
容量4a、4bの他方に電荷を蓄える構成である。
【0012】これによって、保持容量への表示データ信
号の転送と液晶容量1への書き込みを交互に行えるの
で、図13のタイミングチャートが示すように、転送時
間τを1/3フィールド期間に伸ばすことができる。
号の転送と液晶容量1への書き込みを交互に行えるの
で、図13のタイミングチャートが示すように、転送時
間τを1/3フィールド期間に伸ばすことができる。
【0013】特願平4−221775及び特願平4−2
212774では、明瞭な表示ができ、しかも、表示の
切り換えを迅速に行える手段として、画素内の具体的回
路構成を示唆する考案がなされている。特願平4−22
1775は、図12の回路に、リフレッシュ回路を付加
し、液晶容量1の電荷をリフレッシュさせることによ
り、液晶容量1に対して交流駆動を可能にする考案を示
している。また、特願平4−221774は、該バッフ
ァアンプ回路2を、保持容量4の電圧に応じて液晶容量
1に正負の電荷を供給することができる双方向アンプ回
路にすることにより、交流駆動が行えるようにした考案
を示唆している。
212774では、明瞭な表示ができ、しかも、表示の
切り換えを迅速に行える手段として、画素内の具体的回
路構成を示唆する考案がなされている。特願平4−22
1775は、図12の回路に、リフレッシュ回路を付加
し、液晶容量1の電荷をリフレッシュさせることによ
り、液晶容量1に対して交流駆動を可能にする考案を示
している。また、特願平4−221774は、該バッフ
ァアンプ回路2を、保持容量4の電圧に応じて液晶容量
1に正負の電荷を供給することができる双方向アンプ回
路にすることにより、交流駆動が行えるようにした考案
を示唆している。
【0014】フィールド順次走査方法の液晶表示装置の
駆動回路として、特開昭64−5282に於いて、透過
型液晶表示装置における構成を開示している。即ち、画
素表示部である液晶セル以外に、3原色信号(赤
(R)、緑(G)、青(B))のそれぞれに、標本化回
路と、1フレーム分の画像と次のフレーム分の画像とを
蓄積するダブルフレームメモリとを備え、さらに、該ダ
ブルフレームメモリから表示用信号を選択する表示期間
制御部と、液晶セルに表示用電圧を印加、保持するため
の液晶制御部と、R、G、B各色の光源部と、該3光源
を、遮断、通過させる液晶シャターとを備えた構成であ
る。該構成によって、R、G、B各信号を垂直期間中に
3等分に時分割して、該ダブルフレームメモリから表示
データ信号を交互に読みだし、カラー表示を行う方法を
示唆している。
駆動回路として、特開昭64−5282に於いて、透過
型液晶表示装置における構成を開示している。即ち、画
素表示部である液晶セル以外に、3原色信号(赤
(R)、緑(G)、青(B))のそれぞれに、標本化回
路と、1フレーム分の画像と次のフレーム分の画像とを
蓄積するダブルフレームメモリとを備え、さらに、該ダ
ブルフレームメモリから表示用信号を選択する表示期間
制御部と、液晶セルに表示用電圧を印加、保持するため
の液晶制御部と、R、G、B各色の光源部と、該3光源
を、遮断、通過させる液晶シャターとを備えた構成であ
る。該構成によって、R、G、B各信号を垂直期間中に
3等分に時分割して、該ダブルフレームメモリから表示
データ信号を交互に読みだし、カラー表示を行う方法を
示唆している。
【0015】
【発明が解決しようとする課題】フィールド順次走査方
式におけるシステム構成は、前述の様に多くの回路ブロ
ックから構成され、そのまま液晶表示装置を構成すると
液晶表示装置の外形が大型になり、ブロック間の結線も
煩雑になる。さらに、前述した映像データ信号の転送時
間の改善は1/3TVフィールドまでであるので、サン
プリング速度の低減に関しては不十分であった。
式におけるシステム構成は、前述の様に多くの回路ブロ
ックから構成され、そのまま液晶表示装置を構成すると
液晶表示装置の外形が大型になり、ブロック間の結線も
煩雑になる。さらに、前述した映像データ信号の転送時
間の改善は1/3TVフィールドまでであるので、サン
プリング速度の低減に関しては不十分であった。
【0016】以下に、マトリクス状に配列された複数の
前記画素部を備える従来技術の液晶表示装置に付いて、
図1を参照して説明する。図1は、本発明の実施例と本
従来例とに於いて共通に参照され、本発明の基礎となる
構成を示す。
前記画素部を備える従来技術の液晶表示装置に付いて、
図1を参照して説明する。図1は、本発明の実施例と本
従来例とに於いて共通に参照され、本発明の基礎となる
構成を示す。
【0017】図1に於いて、データ入力端子10R、1
0G、10Bに、それぞれ赤色、緑色、青色のデータが
外部の信号供給手段から供給される。供給されたアナロ
グ信号をデジタル信号に変換するアナログデジタル変換
手段20は、具体的にはA/D変換IC(集積回路)で
ある。データ記憶手段群30(個々のデータ記憶手段を
示す場合、参照符号31〜39を用いる)は、具体的に
はDRAM(DynamicRandom Access Memory)、または
SRAM(Static Random Access Memory)、またはR
OM(Read Only Memory)等のメモリ素子である。
0G、10Bに、それぞれ赤色、緑色、青色のデータが
外部の信号供給手段から供給される。供給されたアナロ
グ信号をデジタル信号に変換するアナログデジタル変換
手段20は、具体的にはA/D変換IC(集積回路)で
ある。データ記憶手段群30(個々のデータ記憶手段を
示す場合、参照符号31〜39を用いる)は、具体的に
はDRAM(DynamicRandom Access Memory)、または
SRAM(Static Random Access Memory)、またはR
OM(Read Only Memory)等のメモリ素子である。
【0018】時間軸変調手段40は、データ記憶手段群
30から読み出された各色信号を時間軸に沿って時間伸
長または圧縮する機能を備えたICである。時間変調さ
れた色信号は、デジタル信号変換手段50でデジタル信
号からアナログ信号に変換される。このデジタル信号変
換手段50は、具体的にはD/A変換ICである。D/
A変換されたデータは、データ転送手段60によって、
画素表示部100へ転送される。このデータ転送手段6
0も、通常ICである。多結晶シリコンを利用するTF
TLCDでは、このデータ転送手段60をLCD基板上
にモノリシックに搭載する事がある。データ走査手段7
0はゲートドライバーと呼ばれるICであり、多結晶シ
リコンを利用するTFTLCDでは、LCD基板上にモ
ノリシックに搭載する事がある。上記の各種回路は、制
御手段80によって制御され、LCDの機能全体をコン
トロールする高性能のICである。
30から読み出された各色信号を時間軸に沿って時間伸
長または圧縮する機能を備えたICである。時間変調さ
れた色信号は、デジタル信号変換手段50でデジタル信
号からアナログ信号に変換される。このデジタル信号変
換手段50は、具体的にはD/A変換ICである。D/
A変換されたデータは、データ転送手段60によって、
画素表示部100へ転送される。このデータ転送手段6
0も、通常ICである。多結晶シリコンを利用するTF
TLCDでは、このデータ転送手段60をLCD基板上
にモノリシックに搭載する事がある。データ走査手段7
0はゲートドライバーと呼ばれるICであり、多結晶シ
リコンを利用するTFTLCDでは、LCD基板上にモ
ノリシックに搭載する事がある。上記の各種回路は、制
御手段80によって制御され、LCDの機能全体をコン
トロールする高性能のICである。
【0019】ここで、従来技術に於いて、図1に示した
各構成要素の内、アナログデジタル変換手段20、デー
タ記憶手段群30、時間軸変調手段40、デジタル信号
変換手段50、データ転送手段60、データ走査手段7
0及び制御手段80は、個別のICとして構成されてい
た。
各構成要素の内、アナログデジタル変換手段20、デー
タ記憶手段群30、時間軸変調手段40、デジタル信号
変換手段50、データ転送手段60、データ走査手段7
0及び制御手段80は、個別のICとして構成されてい
た。
【0020】以下に、本従来技術の他の問題点について
説明する。従来技術に於ける前記駆動素子3として、ア
モルファスシリコンTFT(薄膜トランジスタ)あるい
は多結晶シリコンTFTが用いられていた。
説明する。従来技術に於ける前記駆動素子3として、ア
モルファスシリコンTFT(薄膜トランジスタ)あるい
は多結晶シリコンTFTが用いられていた。
【0021】アモルファスシリコンTFTの場合:前
記駆動素子3がアモルファスシリコンTFTで構成され
る場合、液晶表示装置を構成する2枚の基板の少なくと
も一方の基板上に、液晶駆動の電圧を印加するスイッチ
ングトランジスタである駆動素子3と補助容量8とがモ
ノリシックに搭載されていた。従って、前記データ転送
手段60、データ走査手段70、D/A変換手段50、
A/D変換手段20、時間軸変調手段40、記憶手段群
30、制御手段80等は、個別のICとしてLCD基板
周辺部またはLCDとは分離された制御装置に収納され
ていた。
記駆動素子3がアモルファスシリコンTFTで構成され
る場合、液晶表示装置を構成する2枚の基板の少なくと
も一方の基板上に、液晶駆動の電圧を印加するスイッチ
ングトランジスタである駆動素子3と補助容量8とがモ
ノリシックに搭載されていた。従って、前記データ転送
手段60、データ走査手段70、D/A変換手段50、
A/D変換手段20、時間軸変調手段40、記憶手段群
30、制御手段80等は、個別のICとしてLCD基板
周辺部またはLCDとは分離された制御装置に収納され
ていた。
【0022】多結晶シリコンTFTの場合:多結晶シ
リコンTFTを用いる液晶表示装置に於いて、スイッチ
ングトランジスタである駆動素子3及び補助容量8に加
えて、データ転送手段60、データ走査手段70が、L
CD内に搭載されている。D/A変換手段50、A/D
変換手段20、時間軸変調手段40、記憶手段群30、
制御手段80等は、個別のICとして、LCD基板周辺
部またはLCDとは分離された制御装置に収納されてい
た。
リコンTFTを用いる液晶表示装置に於いて、スイッチ
ングトランジスタである駆動素子3及び補助容量8に加
えて、データ転送手段60、データ走査手段70が、L
CD内に搭載されている。D/A変換手段50、A/D
変換手段20、時間軸変調手段40、記憶手段群30、
制御手段80等は、個別のICとして、LCD基板周辺
部またはLCDとは分離された制御装置に収納されてい
た。
【0023】以下に、本従来例の問題点を示す。
【0024】ICとの接続配線に起因する回路の発振
等の不安定化:アース線、信号線、電源線等の相互に電
位の異なる回路でループ状の配線があると発振が起こる
ことがある。発振の時定数は、配線や回路等の容量値と
抵抗値とで決まり、時定数が特定の範囲になると回路の
発振現象が起こる。回路が発振するとICは本来の機能
を果たさず誤動作し、大きな問題となる。
等の不安定化:アース線、信号線、電源線等の相互に電
位の異なる回路でループ状の配線があると発振が起こる
ことがある。発振の時定数は、配線や回路等の容量値と
抵抗値とで決まり、時定数が特定の範囲になると回路の
発振現象が起こる。回路が発振するとICは本来の機能
を果たさず誤動作し、大きな問題となる。
【0025】図1で示す回路例でも多くのループ配線が
存在し、発振による回路の安定性の低下が問題となって
いた。特に、データ入力端子10R、10G、10Bと
各アナログデジタル変換手段20との間の配線部分P
1、P2、P3に於いて発振が発生しやすく大きな問題
となっていた。
存在し、発振による回路の安定性の低下が問題となって
いた。特に、データ入力端子10R、10G、10Bと
各アナログデジタル変換手段20との間の配線部分P
1、P2、P3に於いて発振が発生しやすく大きな問題
となっていた。
【0026】ノイズの重畳:配線が長いと配線自体が
アンテナとなり、空間の電波や他の配線から発生する電
波信号等を拾う。この電波信号等が表示信号に重畳され
るとノイズになる。この結果、ICから供給される信号
レベルがノイズの重畳分、変動する事にもなる。また場
合によってはIC等の誤動作を生ずる事もあり、極めて
重大な問題であった。図1に於いて、特に、前記配線部
分P1、P2、P3、複数のD/A変換手段50とデー
タ転送手段60との間の配線部分P4、及び各記憶手段
31〜39と時間軸変調装置40との間の配線部分P8
がノイズに弱く問題となっていた。
アンテナとなり、空間の電波や他の配線から発生する電
波信号等を拾う。この電波信号等が表示信号に重畳され
るとノイズになる。この結果、ICから供給される信号
レベルがノイズの重畳分、変動する事にもなる。また場
合によってはIC等の誤動作を生ずる事もあり、極めて
重大な問題であった。図1に於いて、特に、前記配線部
分P1、P2、P3、複数のD/A変換手段50とデー
タ転送手段60との間の配線部分P4、及び各記憶手段
31〜39と時間軸変調装置40との間の配線部分P8
がノイズに弱く問題となっていた。
【0027】信号の遅延の発生:配線が長いと、配線
自体の容量や、配線とICとの接点での接触部分の接触
容量等によって、供給された信号レベルの遅延がおこ
る。これは配線長が長く複雑であるほど深刻な問題とな
る。また、配線とICの接続部分での接触容量は、IC
によって値のバラツキがあり、遅延の程度が配線毎に異
なり、遅延の均等化が困難であるという問題もあった。
この問題は、特に高速動作の必要なICに接続された配
線部分で問題となり、図1に於いて、各A/D変換手段
20と各記憶手段31〜39との間の配線部分P5、P
6、P7に於ける影響が大きい。
自体の容量や、配線とICとの接点での接触部分の接触
容量等によって、供給された信号レベルの遅延がおこ
る。これは配線長が長く複雑であるほど深刻な問題とな
る。また、配線とICの接続部分での接触容量は、IC
によって値のバラツキがあり、遅延の程度が配線毎に異
なり、遅延の均等化が困難であるという問題もあった。
この問題は、特に高速動作の必要なICに接続された配
線部分で問題となり、図1に於いて、各A/D変換手段
20と各記憶手段31〜39との間の配線部分P5、P
6、P7に於ける影響が大きい。
【0028】ICの性能のバラツキ 図1を参照して説明した前記従来の技術に於いて、多く
の数のICを利用しているが、IC間の性能のバラツキ
が大きな問題であった。このバラツキは、ICの製造ロ
ットやウエハーによって性能が異なることが主原因であ
る。この性能のバラツキの例として、ICであるD/A
変換手段50の変換レベルが異なると、表示データにバ
ラツキが生じ、複数のICである各D/A変換手段20
毎に、表示画像に於いて輝度の差が生じるため、縦縞状
の輝度ムラが発生する。同様の問題点は、図1を参照し
て説明した従来技術に於ける回路内の他のIC、例えば
A/D変換手段20やデータ転送手段60、データ走査
手段70など多くのICについて起こり、ICの性能を
均一にすることが重要な課題になっていた。従来、IC
の性能を揃えるために、使用するICの選別等を行う場
合もあった。特に、D/A変換手段50、データ転送手
段60に於いて、特に大きな問題が生じていた。
の数のICを利用しているが、IC間の性能のバラツキ
が大きな問題であった。このバラツキは、ICの製造ロ
ットやウエハーによって性能が異なることが主原因であ
る。この性能のバラツキの例として、ICであるD/A
変換手段50の変換レベルが異なると、表示データにバ
ラツキが生じ、複数のICである各D/A変換手段20
毎に、表示画像に於いて輝度の差が生じるため、縦縞状
の輝度ムラが発生する。同様の問題点は、図1を参照し
て説明した従来技術に於ける回路内の他のIC、例えば
A/D変換手段20やデータ転送手段60、データ走査
手段70など多くのICについて起こり、ICの性能を
均一にすることが重要な課題になっていた。従来、IC
の性能を揃えるために、使用するICの選別等を行う場
合もあった。特に、D/A変換手段50、データ転送手
段60に於いて、特に大きな問題が生じていた。
【0029】コストが高い 従来の回路は多数のICで構成されているため、そのコ
ストはIC合計コストに加えて、IC実装プリント基板
コスト、配線コスト、これらを組み立てるコスト等の合
計となり非常にコスト高になっていた。
ストはIC合計コストに加えて、IC実装プリント基板
コスト、配線コスト、これらを組み立てるコスト等の合
計となり非常にコスト高になっていた。
【0030】システムが大型になる 一対の基板から構成される液晶表示部にプリント基板や
ICを付加すると、全体としての液晶表示装置の外形は
大きくなる。液晶表示部自体は薄型・軽量であるが、周
辺回路が大きいため、前記薄型・軽量という特長を生か
すことができない問題点があった。
ICを付加すると、全体としての液晶表示装置の外形は
大きくなる。液晶表示部自体は薄型・軽量であるが、周
辺回路が大きいため、前記薄型・軽量という特長を生か
すことができない問題点があった。
【0031】本発明は、前記問題点を解消しようとして
なされたものであり、構成の小型化、簡略化を図ること
ができ、更にサンプリング速度を低減することによって
表示の明確化を図ることができる画像表示装置を提供す
ることである。
なされたものであり、構成の小型化、簡略化を図ること
ができ、更にサンプリング速度を低減することによって
表示の明確化を図ることができる画像表示装置を提供す
ることである。
【0032】
【課題を解決するための手段】本発明の画像表示装置
は、少なくとも、映像信号をデジタルのデータ信号に変
換するアナログデジタル変換手段、デジタル変換された
データ信号を一つ或いは複数のフィールドに亘って記憶
するデータ記憶手段、該データ記憶手段群が蓄積する信
号の時間軸を、伸張または圧縮する時間軸変調手段、該
デジタル信号をアナログ信号あるいは表示に適した表示
用データ信号のいずれかに変換するデジタル信号変換手
段、該表示用データ信号を画素表示部へ転送するデータ
転送手段、転送された表示用データ信号を格納する画素
を指定するデータ走査手段、格納された表示用データ信
号を保持するデータ保持手段、及び前記各手段を制御し
てフィールド順次走査方式で表示駆動を行う制御手段を
備え、前記各手段のうち、アナログデジタル変換手段、
データ記憶手段、時間軸変換手段、デジタル信号変換手
段、制御手段の少なくとも一つと、前記データ転送手
段、データ走査手段、データ保持手段とが同一基板上に
形成されており、そのことにより、上記目的を達成する
ことができる。
は、少なくとも、映像信号をデジタルのデータ信号に変
換するアナログデジタル変換手段、デジタル変換された
データ信号を一つ或いは複数のフィールドに亘って記憶
するデータ記憶手段、該データ記憶手段群が蓄積する信
号の時間軸を、伸張または圧縮する時間軸変調手段、該
デジタル信号をアナログ信号あるいは表示に適した表示
用データ信号のいずれかに変換するデジタル信号変換手
段、該表示用データ信号を画素表示部へ転送するデータ
転送手段、転送された表示用データ信号を格納する画素
を指定するデータ走査手段、格納された表示用データ信
号を保持するデータ保持手段、及び前記各手段を制御し
てフィールド順次走査方式で表示駆動を行う制御手段を
備え、前記各手段のうち、アナログデジタル変換手段、
データ記憶手段、時間軸変換手段、デジタル信号変換手
段、制御手段の少なくとも一つと、前記データ転送手
段、データ走査手段、データ保持手段とが同一基板上に
形成されており、そのことにより、上記目的を達成する
ことができる。
【0033】本発明の画像表示装置は、映像信号を順次
にサンプリングするサンプリング手段、少なくとも、1
フィールド分のサンプリングされた信号を記憶するフィ
ールドデータ記憶手段、該フィールドデータ記憶手段に
蓄積された表示用信号を画素表示部へ転送するデータ転
送手段、転送された表示用データ信号を格納する画素を
指定するデータ走査手段、格納された表示用データ信号
を保持するデータ保持手段、及び前記各手段を制御して
フィールド順次走査方式で表示駆動を行う制御手段を備
え、前記各手段のうち、サンプリング手段、フィールド
データ記憶手段、制御手段の少なくとも一つと、前記デ
ータ転送手段、データ走査手段、データ保持手段とが同
一基板上に形成されており、そのことによって上記目的
が達成される。
にサンプリングするサンプリング手段、少なくとも、1
フィールド分のサンプリングされた信号を記憶するフィ
ールドデータ記憶手段、該フィールドデータ記憶手段に
蓄積された表示用信号を画素表示部へ転送するデータ転
送手段、転送された表示用データ信号を格納する画素を
指定するデータ走査手段、格納された表示用データ信号
を保持するデータ保持手段、及び前記各手段を制御して
フィールド順次走査方式で表示駆動を行う制御手段を備
え、前記各手段のうち、サンプリング手段、フィールド
データ記憶手段、制御手段の少なくとも一つと、前記デ
ータ転送手段、データ走査手段、データ保持手段とが同
一基板上に形成されており、そのことによって上記目的
が達成される。
【0034】本発明の画像表示装置は、フィールド順次
走査方式で表示駆動が行われる複数の画素部が配列され
てなる画素表示部を備え、少なくとも該画素部に於い
て、映像信号をサンプリングするサンプリング手段、及
びサンプリングされた映像信号を蓄積するデータ記憶手
段が形成されており、そのことによって上記目的が達成
される。
走査方式で表示駆動が行われる複数の画素部が配列され
てなる画素表示部を備え、少なくとも該画素部に於い
て、映像信号をサンプリングするサンプリング手段、及
びサンプリングされた映像信号を蓄積するデータ記憶手
段が形成されており、そのことによって上記目的が達成
される。
【0035】本発明に於て、前記表示用データ信号が格
納される前記画素部を指定する前記データ走査手段が、
該画素部と同一の前記基板上に形成される場合がある。
納される前記画素部を指定する前記データ走査手段が、
該画素部と同一の前記基板上に形成される場合がある。
【0036】本発明に於て、画像表示装置が、液晶表示
装置である場合がある。
装置である場合がある。
【0037】本発明に於て、前記同一基板上に形成され
た各手段は、単結晶シリコンあるいはサファイア上に構
成された単結晶シリコン、ダイヤモンド或いは多結晶シ
リコンの何れかから形成された回路素子から構成される
場合がある。
た各手段は、単結晶シリコンあるいはサファイア上に構
成された単結晶シリコン、ダイヤモンド或いは多結晶シ
リコンの何れかから形成された回路素子から構成される
場合がある。
【0038】
【作用】以上の本発明により、フィールド順次走査方式
を行う画像表示装置の外形を、きわめて小型化すること
が可能であり、また、それに合わせ、内部の結線の簡素
化により構成の簡略化を達成できる。さらに、画素部内
にデータ表示をするための複数の回路手段を形成するこ
とにより、サンプリング速度の高速化をもたらすことな
く画像表示装置を構成できる。
を行う画像表示装置の外形を、きわめて小型化すること
が可能であり、また、それに合わせ、内部の結線の簡素
化により構成の簡略化を達成できる。さらに、画素部内
にデータ表示をするための複数の回路手段を形成するこ
とにより、サンプリング速度の高速化をもたらすことな
く画像表示装置を構成できる。
【0039】
【実施例】以下、図面に基づいて本実施例を詳細に説明
する。
する。
【0040】(実施例1)図1は本発明の実施例1の画
像表示装置のブロック図であり、画像表示装置の画素表
示部周辺の信号処理をを行う構成を示す。同図におい
て、本発明の表示装置に入力されるR(赤色)、G(緑
色)及びB(青色)の各色毎の表示用信号は、各色に対
応する信号線10R、10G、10Bに、外部の制御装
置から供給される。各信号線10R、10G、10Bか
らの各色信号は、各色毎に設けられたアナログデジタル
変換手段であるA/D変換装置20R、20G、20B
にそれぞれ入力され、アナログ信号からデジタル信号へ
変換される。
像表示装置のブロック図であり、画像表示装置の画素表
示部周辺の信号処理をを行う構成を示す。同図におい
て、本発明の表示装置に入力されるR(赤色)、G(緑
色)及びB(青色)の各色毎の表示用信号は、各色に対
応する信号線10R、10G、10Bに、外部の制御装
置から供給される。各信号線10R、10G、10Bか
らの各色信号は、各色毎に設けられたアナログデジタル
変換手段であるA/D変換装置20R、20G、20B
にそれぞれ入力され、アナログ信号からデジタル信号へ
変換される。
【0041】A/D変換装置20Rに、それぞれ赤色信
号を、1フィールドずつ記憶するデータ記憶手段である
記憶装置31、32、33が接続され、A/D変換装置
20Gに、それぞれ緑色信号を、1フィールドずつ記憶
するデータ記憶手段である記憶装置34、35、36が
接続され、A/D変換装置20Bに、それぞれ青色信号
を、1フィールドずつ記憶するデータ記憶手段である記
憶装置37、38、39が接続されている。これらの記
憶装置31〜39を記憶装置群(データ記憶手段群)3
0と総称する。記憶装置群30に於て、各色毎の色信号
を、第nフィールド、第(n+1)フィールド及び第
(n+2)フィールドの3つのフィールド時間に亘っ
て、それぞれ記憶することができる。
号を、1フィールドずつ記憶するデータ記憶手段である
記憶装置31、32、33が接続され、A/D変換装置
20Gに、それぞれ緑色信号を、1フィールドずつ記憶
するデータ記憶手段である記憶装置34、35、36が
接続され、A/D変換装置20Bに、それぞれ青色信号
を、1フィールドずつ記憶するデータ記憶手段である記
憶装置37、38、39が接続されている。これらの記
憶装置31〜39を記憶装置群(データ記憶手段群)3
0と総称する。記憶装置群30に於て、各色毎の色信号
を、第nフィールド、第(n+1)フィールド及び第
(n+2)フィールドの3つのフィールド時間に亘っ
て、それぞれ記憶することができる。
【0042】記憶装置群30からの色信号は、時間軸変
調手段である時間軸変調装置40に入力される。時間軸
変調装置40は、記憶装置群30からの各色毎の色信号
を時間軸方向に伸長或は圧縮する回路である。時間軸変
調装置40からのデジタル信号は、時間軸伸長或は圧縮
されたデジタル信号をアナログ信号に変換する複数のデ
ジタル信号変換手段であるD/A変換装置50によって
アナログ信号に変換される。D/A変換装置50は、即
ち画素表示部100に於てマトリクス状に配列されてい
る複数の画素の行方向に配列されているD/A変換装置
50には、複数の画素がマトリクス状に配列された画素
表示部100における液晶を駆動する信号電圧を発生す
るデータ転送手段であるデータ転送回路60が接続され
ている。
調手段である時間軸変調装置40に入力される。時間軸
変調装置40は、記憶装置群30からの各色毎の色信号
を時間軸方向に伸長或は圧縮する回路である。時間軸変
調装置40からのデジタル信号は、時間軸伸長或は圧縮
されたデジタル信号をアナログ信号に変換する複数のデ
ジタル信号変換手段であるD/A変換装置50によって
アナログ信号に変換される。D/A変換装置50は、即
ち画素表示部100に於てマトリクス状に配列されてい
る複数の画素の行方向に配列されているD/A変換装置
50には、複数の画素がマトリクス状に配列された画素
表示部100における液晶を駆動する信号電圧を発生す
るデータ転送手段であるデータ転送回路60が接続され
ている。
【0043】また、画素表示部100に於ける表示動作
は、画素表示部100のマトリクス状に配列された複数
の画素の各行毎の画素行を、データ走査手段であるデー
タ走査回路70によって順次的に走査することによって
実現される。本実施例の液晶表示装置は、更に、前記各
装置を制御する制御手段である制御装置80を備えてい
る。
は、画素表示部100のマトリクス状に配列された複数
の画素の各行毎の画素行を、データ走査手段であるデー
タ走査回路70によって順次的に走査することによって
実現される。本実施例の液晶表示装置は、更に、前記各
装置を制御する制御手段である制御装置80を備えてい
る。
【0044】また図中のデータ転送回路60、データ走
査回路70及びデータ保持手段を有する画素表示部10
0からなる破線aで囲まれる構成と、図1に示される画
像表示装置の破線bで囲まれる任意の回路要素は、本実
施例に於て同一の基板上に構成されるが、前述した破線
aで囲まれる構成要素と、後述される破線bで囲まれる
構成要素の内、少なくとも一つの構成要素が、同一基板
上に形成されれば良く、その組み合わせは任意である。
図1に於て、時間軸変調手段を、記憶装置群30とD/
A変換装置50との間に設ける時間軸変調装置40によ
り行う構成としている。本発明に於て、この構成例に限
らず、他の手段、例えば記憶装置群30からの読み出し
タイミングを変えることにより、時間軸の伸長処理を行
う等の手段によっても何ら差し支えない。これは、以降
の実施例においても同様である。
査回路70及びデータ保持手段を有する画素表示部10
0からなる破線aで囲まれる構成と、図1に示される画
像表示装置の破線bで囲まれる任意の回路要素は、本実
施例に於て同一の基板上に構成されるが、前述した破線
aで囲まれる構成要素と、後述される破線bで囲まれる
構成要素の内、少なくとも一つの構成要素が、同一基板
上に形成されれば良く、その組み合わせは任意である。
図1に於て、時間軸変調手段を、記憶装置群30とD/
A変換装置50との間に設ける時間軸変調装置40によ
り行う構成としている。本発明に於て、この構成例に限
らず、他の手段、例えば記憶装置群30からの読み出し
タイミングを変えることにより、時間軸の伸長処理を行
う等の手段によっても何ら差し支えない。これは、以降
の実施例においても同様である。
【0045】図2は、本実施例の動作を説明するタイム
チャートであり、図3は記憶手段の入出力例を説明する
系統図であり、図4はデータの格納方式の一例を説明す
る図である。以下に、原信号をインターレス信号とし
て、1TVフィールド期間中に1TVフレームの全情報
をノンインターレスで画素表示部に表示するものとして
動作を説明する。ここで、赤色信号の第nTVフィール
ドの色信号を記号Rnで表し、緑色信号の第nTVフィ
ールドの色信号を記号Gnで表し、青色信号の第nTV
フィールドの色信号を記号Bnで表す。同様にして、赤
色信号、緑色信号、青色信号の第(n+1)TVフィー
ルドの各色信号を、記号Rn+1、Gn+1、Bn+1で表す。
チャートであり、図3は記憶手段の入出力例を説明する
系統図であり、図4はデータの格納方式の一例を説明す
る図である。以下に、原信号をインターレス信号とし
て、1TVフィールド期間中に1TVフレームの全情報
をノンインターレスで画素表示部に表示するものとして
動作を説明する。ここで、赤色信号の第nTVフィール
ドの色信号を記号Rnで表し、緑色信号の第nTVフィ
ールドの色信号を記号Gnで表し、青色信号の第nTV
フィールドの色信号を記号Bnで表す。同様にして、赤
色信号、緑色信号、青色信号の第(n+1)TVフィー
ルドの各色信号を、記号Rn+1、Gn+1、Bn+1で表す。
【0046】図1中で色信号線10R、10G、10B
から3TVフィールド分の各色信号、即ち赤色信号R
n、Rn+1、Rn+2、緑色信号Gn、Gn+1、Gn+2、青色信
号Bn、Bn+1、Bn+2が、本実施例の液晶表示装置に入
力されると、A/D変換装置20でアナログ信号からデ
ジタル信号に変換され、その後、記憶装置群30に入力
される。
から3TVフィールド分の各色信号、即ち赤色信号R
n、Rn+1、Rn+2、緑色信号Gn、Gn+1、Gn+2、青色信
号Bn、Bn+1、Bn+2が、本実施例の液晶表示装置に入
力されると、A/D変換装置20でアナログ信号からデ
ジタル信号に変換され、その後、記憶装置群30に入力
される。
【0047】その際に、信号を必要に応じて水平時間軸
に時分割して入力する。入力する順番は、以下の通りで
ある。n番目のTVフィールド情報Rn、Gn、Bnをフ
ィールド記憶装置31、34、37に記憶し、次のn+
1番目のTVフィールド情報Rn+1、Gn+1、Bn+1をフィ
ールド記憶装置32、35、38に記憶し、さらに、次
のn+2番目のTVフィールド情報をフィールド記憶装
置33、36、39に記憶していく。(n+2)番目の
TVフィールドの情報を記憶している間に、n番目とn
+1番目のTVフィールド情報、つまり、1TVフレー
ムの全情報を出力し表示をする処理を行う。その表示は
以下のように行われる。
に時分割して入力する。入力する順番は、以下の通りで
ある。n番目のTVフィールド情報Rn、Gn、Bnをフ
ィールド記憶装置31、34、37に記憶し、次のn+
1番目のTVフィールド情報Rn+1、Gn+1、Bn+1をフィ
ールド記憶装置32、35、38に記憶し、さらに、次
のn+2番目のTVフィールド情報をフィールド記憶装
置33、36、39に記憶していく。(n+2)番目の
TVフィールドの情報を記憶している間に、n番目とn
+1番目のTVフィールド情報、つまり、1TVフレー
ムの全情報を出力し表示をする処理を行う。その表示は
以下のように行われる。
【0048】制御装置80によって、記憶装置群30か
ら色信号Rn、Rn+1のデータを選択する。記憶装置群3
0に記憶されているデータは、水平時間軸方向に時分割
し記憶されているので、選択されたデータは、次の時間
軸伸張回路40により水平時間軸に沿って伸張される。
時間軸変調されたデータは、その後、D/A変換装置5
0でアナログ信号に変換され、表示に適した信号形態に
変換する処理が行われる。該処理後の信号は、データ転
送回路60に入力される。データ転送回路60により転
送される赤色信号Rn、Rn+1の表示期間は、図2のタイ
ミングチャートに示すように、フィールド順次走査する
ので、1/3TVフィールド期間になる。画素表示部1
00に表示中の信号以外の信号(データ)を蓄積する手
段、即ち、データ蓄積手段が無い場合には、該赤信号の
画素データが、図2に示すような、きわめて短時間τ
で、1TVフィールド分の赤色信号Rn、Rn+1のデータ
が画素表示部100に転送され、残りの時間TRが表示
期間になる。尚、画素表示部100が、表示中の信号以
外の信号(データ)を記憶する手段を有している場合に
は、当然の事ながら、この転送時間がより長く、例え
ば、1/3TVフィールド期間或いは1TVフィールド
期間等に亘るようにすることができる。
ら色信号Rn、Rn+1のデータを選択する。記憶装置群3
0に記憶されているデータは、水平時間軸方向に時分割
し記憶されているので、選択されたデータは、次の時間
軸伸張回路40により水平時間軸に沿って伸張される。
時間軸変調されたデータは、その後、D/A変換装置5
0でアナログ信号に変換され、表示に適した信号形態に
変換する処理が行われる。該処理後の信号は、データ転
送回路60に入力される。データ転送回路60により転
送される赤色信号Rn、Rn+1の表示期間は、図2のタイ
ミングチャートに示すように、フィールド順次走査する
ので、1/3TVフィールド期間になる。画素表示部1
00に表示中の信号以外の信号(データ)を蓄積する手
段、即ち、データ蓄積手段が無い場合には、該赤信号の
画素データが、図2に示すような、きわめて短時間τ
で、1TVフィールド分の赤色信号Rn、Rn+1のデータ
が画素表示部100に転送され、残りの時間TRが表示
期間になる。尚、画素表示部100が、表示中の信号以
外の信号(データ)を記憶する手段を有している場合に
は、当然の事ながら、この転送時間がより長く、例え
ば、1/3TVフィールド期間或いは1TVフィールド
期間等に亘るようにすることができる。
【0049】ここで、前述した液晶表示装置を例にとっ
て、画素表示部100の動作について説明する。画素表
示部100に於ける一つの画素領域の等価回路は、図1
0に示した構成と同様である。画素表示部100に転送
されたデータは、図10中の保持容量4を充電し、その
充電電圧によってバッファアンプ回路2から液晶容量1
に電荷を供給し画像表示を行う。このようにして、赤色
信号の表示を行う。ここで、液晶容量1の寄生のリーク
抵抗が存在していても、出力段トランジスタ2の入力イ
ンピーダンスが高抵抗であるために、そのゲート電圧、
つまり保持容量4の充電電圧は、リーク電流により減少
しないので、ほぼ1/3TVフィールド期間中、液晶容
量1の電荷を充分に維持することができる。このように
して、赤色画像を表示した後、同様にして、制御装置8
0によって、記憶装置群30から、青色信号Bn、Bn+1
のデータを選択して、1/3TVフィールド期間で青色
画像を表示する。尚、個々では、画素部に構成される回
路を総称して、データ保持手段と称する。
て、画素表示部100の動作について説明する。画素表
示部100に於ける一つの画素領域の等価回路は、図1
0に示した構成と同様である。画素表示部100に転送
されたデータは、図10中の保持容量4を充電し、その
充電電圧によってバッファアンプ回路2から液晶容量1
に電荷を供給し画像表示を行う。このようにして、赤色
信号の表示を行う。ここで、液晶容量1の寄生のリーク
抵抗が存在していても、出力段トランジスタ2の入力イ
ンピーダンスが高抵抗であるために、そのゲート電圧、
つまり保持容量4の充電電圧は、リーク電流により減少
しないので、ほぼ1/3TVフィールド期間中、液晶容
量1の電荷を充分に維持することができる。このように
して、赤色画像を表示した後、同様にして、制御装置8
0によって、記憶装置群30から、青色信号Bn、Bn+1
のデータを選択して、1/3TVフィールド期間で青色
画像を表示する。尚、個々では、画素部に構成される回
路を総称して、データ保持手段と称する。
【0050】以上により、フィールド順次方式の走査を
行うが、データ転送回路60から、画素表示部100へ
のデータ転送は任意であり、例えば点順次にデータ転送
を行う点順次走査方式を採用しても良いし、1ライン分
の信号をまとめて転送する線順次走査方式、或いはま
た、数ラインを同時に転送する走査方式等を採用しても
良い。
行うが、データ転送回路60から、画素表示部100へ
のデータ転送は任意であり、例えば点順次にデータ転送
を行う点順次走査方式を採用しても良いし、1ライン分
の信号をまとめて転送する線順次走査方式、或いはま
た、数ラインを同時に転送する走査方式等を採用しても
良い。
【0051】以上の実施例に於て、原信号をインターレ
ス信号として、1TVフィールド期間中に1TVフレー
ムの全情報をノンインターレスで画素表示部100に表
示するものとして動作を説明したが、画素表示部100
に転送されるデータは原信号に忠実なものであっても良
いし、何らかの処理を施したもの、例えば2TVフィー
ルド以上の情報を基に加減算等の処理を行ったものであ
っても良い。また、信号もインタレス信号に限らず、ノ
ンインタレス信号であっても良いという事は言うまでも
ない。また、前記原信号が3原色の色信号からなるカラ
ー信号である必要も無く、例えばモノクロ信号であって
も何ら差し支え無い。
ス信号として、1TVフィールド期間中に1TVフレー
ムの全情報をノンインターレスで画素表示部100に表
示するものとして動作を説明したが、画素表示部100
に転送されるデータは原信号に忠実なものであっても良
いし、何らかの処理を施したもの、例えば2TVフィー
ルド以上の情報を基に加減算等の処理を行ったものであ
っても良い。また、信号もインタレス信号に限らず、ノ
ンインタレス信号であっても良いという事は言うまでも
ない。また、前記原信号が3原色の色信号からなるカラ
ー信号である必要も無く、例えばモノクロ信号であって
も何ら差し支え無い。
【0052】加えて、記憶するデータも3TVフィール
ド分(インタレスの場合は3フレーム分)である必要は
無く、この数は任意である。例えば、記憶装置群30
が、2TVフィールド分の色信号、即ち、赤色信号R
n、Rn+1、緑色信号Gn、Gn+1、青色信号Bn、Bn+1を
記憶するものであっても良い。
ド分(インタレスの場合は3フレーム分)である必要は
無く、この数は任意である。例えば、記憶装置群30
が、2TVフィールド分の色信号、即ち、赤色信号R
n、Rn+1、緑色信号Gn、Gn+1、青色信号Bn、Bn+1を
記憶するものであっても良い。
【0053】更に述べるなら、例えば赤色信号と青色信
号と緑色信号との各記憶装置群31〜33、34〜3
6、37〜39は、相互に完全に分離する必要は無く、
他の構成、例えば一つの記憶装置群を時間的に、赤用、
緑用及び赤用に交互に循環的に使い分けても何ら差し支
え無い。更に走査方法もインタレスの原信号に対して、
2ラインの走査信号線に対して同じデータを転送し(2
ライン同時走査で無くても良い)、更にn番目とn+1
番目のTVフィールド期間で組み違い走査をするように
してもよい。以上の第1実施例における各変形例は、以
下に述べる各実施例についても同様に成立する。
号と緑色信号との各記憶装置群31〜33、34〜3
6、37〜39は、相互に完全に分離する必要は無く、
他の構成、例えば一つの記憶装置群を時間的に、赤用、
緑用及び赤用に交互に循環的に使い分けても何ら差し支
え無い。更に走査方法もインタレスの原信号に対して、
2ラインの走査信号線に対して同じデータを転送し(2
ライン同時走査で無くても良い)、更にn番目とn+1
番目のTVフィールド期間で組み違い走査をするように
してもよい。以上の第1実施例における各変形例は、以
下に述べる各実施例についても同様に成立する。
【0054】ここで、図1に示したフィールド記憶装置
31〜39の構成例について、図3及び図4を用いて説
明する。例として、半導体メモリ等の記憶手段に於て、
通常、例としてフィールド記憶装置31などの一つの記
憶手段110は、図3(2)に示すように、一つの入力
に対して一つの出力を持つ構成である。一方、時間軸上
で異なった点の情報を同時に読み出す手段を設ける必要
のある装置に本発明を適用する場合、本発明の記憶手段
110として、図3(1)に示すように、一つの入力に
対して多数の出力を有する構成が望ましい。
31〜39の構成例について、図3及び図4を用いて説
明する。例として、半導体メモリ等の記憶手段に於て、
通常、例としてフィールド記憶装置31などの一つの記
憶手段110は、図3(2)に示すように、一つの入力
に対して一つの出力を持つ構成である。一方、時間軸上
で異なった点の情報を同時に読み出す手段を設ける必要
のある装置に本発明を適用する場合、本発明の記憶手段
110として、図3(1)に示すように、一つの入力に
対して多数の出力を有する構成が望ましい。
【0055】例えば図4に示す様に、時間軸上の時刻A
に於けるデータを記憶手段110の記憶領域(a、b、
c)に、時刻Bに於けるデータを記憶領域(a、b、c
+1)に格納した場合を想定する。読み出し処理を行う
際に、読み出し開始記憶領域を、記憶領域(a、b)と
指定する事により、該記憶手段110の異なった出力ポ
ートから、前記時刻Aのデータと時刻Bのデータとが同
時に読み出されるような構成が可能である。言い換える
なら記憶領域(a、b、c)〜(a、b、c+n)の全
データが同時に読み出される様な構成が可能である。
尚、図1及び以下に示す各実施例において、ここで示し
た記憶手段以外の構成を用いても何ら差し支えない。
に於けるデータを記憶手段110の記憶領域(a、b、
c)に、時刻Bに於けるデータを記憶領域(a、b、c
+1)に格納した場合を想定する。読み出し処理を行う
際に、読み出し開始記憶領域を、記憶領域(a、b)と
指定する事により、該記憶手段110の異なった出力ポ
ートから、前記時刻Aのデータと時刻Bのデータとが同
時に読み出されるような構成が可能である。言い換える
なら記憶領域(a、b、c)〜(a、b、c+n)の全
データが同時に読み出される様な構成が可能である。
尚、図1及び以下に示す各実施例において、ここで示し
た記憶手段以外の構成を用いても何ら差し支えない。
【0056】以下に、本実施例の液晶表示装置の効果に
付いて説明する。本実施例の液晶表示装置は、液晶表示
装置を構成する2枚の基板の内の一方の基板上に多くの
機能を持つ回路をモノリシックに搭載する事によっても
たらされる。本発明は、前述した従来技術に於ける、前
記2枚の基板からなる液晶表示部に関して、外付けであ
ったICの一部分または全部を、前記2枚の基板の少な
くとも一方の基板上にモノリシックに搭載する事及び、
画素内にデータ保持手段(メモリ機能等)を搭載する事
を特長としている。
付いて説明する。本実施例の液晶表示装置は、液晶表示
装置を構成する2枚の基板の内の一方の基板上に多くの
機能を持つ回路をモノリシックに搭載する事によっても
たらされる。本発明は、前述した従来技術に於ける、前
記2枚の基板からなる液晶表示部に関して、外付けであ
ったICの一部分または全部を、前記2枚の基板の少な
くとも一方の基板上にモノリシックに搭載する事及び、
画素内にデータ保持手段(メモリ機能等)を搭載する事
を特長としている。
【0057】本発明の液晶表示装置の従来の液晶表示装
置に対する利点を以下に示す。
置に対する利点を以下に示す。
【0058】回路設計の最適化による回路発振の防止
ができる。
ができる。
【0059】ICに於いて、IC内部の配線はデザイン
ルールに従ったレイアウトでその位置、形、長さが規定
され、従って回路の発振を防止する最適なレイアウトが
可能であり、回路発振による動作の不安定性を除くこと
ができる。
ルールに従ったレイアウトでその位置、形、長さが規定
され、従って回路の発振を防止する最適なレイアウトが
可能であり、回路発振による動作の不安定性を除くこと
ができる。
【0060】ノイズの重畳を防止できる IC内に各種回路をモノリシックに搭載することによ
り、液晶表示装置に必要な回路配線の配線長が最短とな
るように液晶表示装置を設計できる。従って、従来技術
の項で説明した回路配線のアンテナとしての作用は最小
限に抑制され、ノイズが重畳し難い液晶表示装置の設計
が可能となる。
り、液晶表示装置に必要な回路配線の配線長が最短とな
るように液晶表示装置を設計できる。従って、従来技術
の項で説明した回路配線のアンテナとしての作用は最小
限に抑制され、ノイズが重畳し難い液晶表示装置の設計
が可能となる。
【0061】信号の遅延の発生を抑制する事が可能と
なる。
なる。
【0062】ICに各種回路をモノリシックに搭載する
ことにより、前述したように配線長が最短となるよう
に、液晶表示装置を設計できる。また、IC内の回路配
線は、液晶表示装置の基板上に印刷で形成される配線と
比較し、配線幅を非常に小さくできる。このため、回路
配線の寄生容量を小さく抑制できる。また、回路配線と
ICとの間の接触部分での接触容量も小さくすることが
できる。よって寄生容量に起因する信号の遅延を最小に
する事ができる。
ことにより、前述したように配線長が最短となるよう
に、液晶表示装置を設計できる。また、IC内の回路配
線は、液晶表示装置の基板上に印刷で形成される配線と
比較し、配線幅を非常に小さくできる。このため、回路
配線の寄生容量を小さく抑制できる。また、回路配線と
ICとの間の接触部分での接触容量も小さくすることが
できる。よって寄生容量に起因する信号の遅延を最小に
する事ができる。
【0063】IC性能のバラツキに起因する表示ムラ
を防止できる。
を防止できる。
【0064】A/D変換装置20、D/A変換装置50
及びデータ転送回路60等を、液晶表示装置を構成する
前記基板上に、モノリシックに搭載することにより、I
C性能のバラツキによる表示ムラは発生しない。
及びデータ転送回路60等を、液晶表示装置を構成する
前記基板上に、モノリシックに搭載することにより、I
C性能のバラツキによる表示ムラは発生しない。
【0065】コストを安くできる。
【0066】各種ICを液晶表示装置にモノリシックに
搭載することにより、一対の基板を含む液晶表示部自体
はコスト高になるが、周辺回路を全て個別ICとした従
来技術の液晶表示装置と比較し、全ICの合計コストよ
りも大幅にコストは安くなる。また、従来技術と比較
し、プリント基板及びプリント基板上の配線及びプリン
ト基板間の配線が不要となる。更に、複数のプリント基
板を用いることによる組み立てコストも不要となり、全
体としては大幅なコスト低減が実現できる。
搭載することにより、一対の基板を含む液晶表示部自体
はコスト高になるが、周辺回路を全て個別ICとした従
来技術の液晶表示装置と比較し、全ICの合計コストよ
りも大幅にコストは安くなる。また、従来技術と比較
し、プリント基板及びプリント基板上の配線及びプリン
ト基板間の配線が不要となる。更に、複数のプリント基
板を用いることによる組み立てコストも不要となり、全
体としては大幅なコスト低減が実現できる。
【0067】液晶表示装置全体を小型化できる 周辺回路を、液晶表示装置の基板上にモノリシックに搭
載する事により、周辺回路に要する空間が不要となり、
構成の大幅な小型化が実現できる。これにより、薄型・
小型で高機能な液晶表示装置を応用した電子機器が実現
できる。
載する事により、周辺回路に要する空間が不要となり、
構成の大幅な小型化が実現できる。これにより、薄型・
小型で高機能な液晶表示装置を応用した電子機器が実現
できる。
【0068】(実施例2)図5は、本発明の他の実施例
の構成を示すブロック図である。本実施例は、前記実施
例に類似し、対応する部分には同一の参照符号を付す。
図5に示す液晶表示装置の構成は、図1の場合と異な
り、A/D変換装置、D/A変換装置を含まず、例えば
外部から入力される画像信号をアナログ信号のまま取り
扱い、コンデンサ等の記憶手段にホールドする場合の構
成である。
の構成を示すブロック図である。本実施例は、前記実施
例に類似し、対応する部分には同一の参照符号を付す。
図5に示す液晶表示装置の構成は、図1の場合と異な
り、A/D変換装置、D/A変換装置を含まず、例えば
外部から入力される画像信号をアナログ信号のまま取り
扱い、コンデンサ等の記憶手段にホールドする場合の構
成である。
【0069】本実施例の液晶表示装置に於て、表示され
る色信号R、G、Bは、赤信号線10R、緑信号線10
G、青信号線10Bを介して、本実施例の液晶表示装置
に入力される。入力された各色信号は、各色信号毎のサ
ンプリング手段であるサンプリング装置200R、20
0G、200Bによってサンプリングされる。各サンプ
リング装置200R、200G、200Bでサンプリン
グされた色信号は、記憶装置群30に記憶される。記憶
装置群30は、それぞれコンデンサなどからなる各色毎
の記憶装置31、32、33;34、35、36;3
7、38、39から構成され、各色信号を、1フィール
ドずつ記憶する。記憶装置群30は、データ転送回路6
0に接続される。前記各装置は、制御装置80によって
制御される。
る色信号R、G、Bは、赤信号線10R、緑信号線10
G、青信号線10Bを介して、本実施例の液晶表示装置
に入力される。入力された各色信号は、各色信号毎のサ
ンプリング手段であるサンプリング装置200R、20
0G、200Bによってサンプリングされる。各サンプ
リング装置200R、200G、200Bでサンプリン
グされた色信号は、記憶装置群30に記憶される。記憶
装置群30は、それぞれコンデンサなどからなる各色毎
の記憶装置31、32、33;34、35、36;3
7、38、39から構成され、各色信号を、1フィール
ドずつ記憶する。記憶装置群30は、データ転送回路6
0に接続される。前記各装置は、制御装置80によって
制御される。
【0070】図5中の破線aで囲む範囲と、破線bで囲
む範囲内の任意の回路ブロックとが同一基板上に形成さ
れる。尚、図5に示される実施例の液晶表示装置の構成
に於て、時間軸変調装置を特に示していないが、必要に
応じて前記各実施例に示されたような時間軸変調装置を
設けても良い。該時間軸変調装置の設けられる場所は、
本実施例についても記憶装置群とデータ転送回路間に設
けても良いし、これのみによらず他の手段、例えば記憶
装置群からの読み出しタイミングを変えることにより伸
長処理を行う等の手段によって、時間軸変調装置を実現
しても何ら差し支えない。
む範囲内の任意の回路ブロックとが同一基板上に形成さ
れる。尚、図5に示される実施例の液晶表示装置の構成
に於て、時間軸変調装置を特に示していないが、必要に
応じて前記各実施例に示されたような時間軸変調装置を
設けても良い。該時間軸変調装置の設けられる場所は、
本実施例についても記憶装置群とデータ転送回路間に設
けても良いし、これのみによらず他の手段、例えば記憶
装置群からの読み出しタイミングを変えることにより伸
長処理を行う等の手段によって、時間軸変調装置を実現
しても何ら差し支えない。
【0071】本実施例に於いても、前記実施例1で述べ
た効果と同様な効果を達成することができる。この実施
例では、実施例1で示した回路構成からアナログデジタ
ル変換手段、デジタルアナログ変換手段を除くことが可
能となり、回路構成の簡略化を達成することができる。
た効果と同様な効果を達成することができる。この実施
例では、実施例1で示した回路構成からアナログデジタ
ル変換手段、デジタルアナログ変換手段を除くことが可
能となり、回路構成の簡略化を達成することができる。
【0072】(実施例3)図6は、本発明の更に他の実
施例の液晶表示装置のブロック図であり、図7は本実施
例の動作を説明するタイムチャートである。本実施例
は、前記各実施例に類似し、対応する部分には、同一の
参照符号を付す。
施例の液晶表示装置のブロック図であり、図7は本実施
例の動作を説明するタイムチャートである。本実施例
は、前記各実施例に類似し、対応する部分には、同一の
参照符号を付す。
【0073】本実施例の液晶表示装置に於て、3つの色
信号R、G、Bが色信号線10R、10G、10Bを介
して、画素表示部100に入力される。また、本実施例
に於て、シフトレジスタ400が用いられ、水平方向に
配列された複数の画素行に対して、水平走査周期でサン
プリングパルスを出力する。
信号R、G、Bが色信号線10R、10G、10Bを介
して、画素表示部100に入力される。また、本実施例
に於て、シフトレジスタ400が用いられ、水平方向に
配列された複数の画素行に対して、水平走査周期でサン
プリングパルスを出力する。
【0074】前記各色信号は図示しない回路によって信
号処理が施され、処理後の信号は、色選択回路800を
駆動するための信号を発生させる色選択駆動回路810
に入力される。サンプリング手段であるサンプリング回
路200は、前記各色信号線10R、10G、10Bか
らの色信号がそれぞれ入力される3つのトランジスタT
r1、Tr2、Tr3を2組有している。各組の各トラ
ンジスタTr1、Tr2、Tr3は、2つのAND回路
250の各出力によって、各組単位でオン/オフされ
る。各AND回路250は、データ走査回路70からの
走査線71、72をそれぞれ介する各走査信号と、シフ
トレジスタ400からの信号との論理積とを演算するも
のであり、回路構成が限定されるものではない。走査信
号線71、72に於ける走査信号は、フィールド期間毎
に交互に出力される。
号処理が施され、処理後の信号は、色選択回路800を
駆動するための信号を発生させる色選択駆動回路810
に入力される。サンプリング手段であるサンプリング回
路200は、前記各色信号線10R、10G、10Bか
らの色信号がそれぞれ入力される3つのトランジスタT
r1、Tr2、Tr3を2組有している。各組の各トラ
ンジスタTr1、Tr2、Tr3は、2つのAND回路
250の各出力によって、各組単位でオン/オフされ
る。各AND回路250は、データ走査回路70からの
走査線71、72をそれぞれ介する各走査信号と、シフ
トレジスタ400からの信号との論理積とを演算するも
のであり、回路構成が限定されるものではない。走査信
号線71、72に於ける走査信号は、フィールド期間毎
に交互に出力される。
【0075】データ記憶手段600は、前記各2組のト
ランジスタTr1、Tr2、Tr3からのアナログ信号
を個別に電荷として蓄積するコンデンサからなる保持容
量C1、C2、C3、C4、C5、C6を備えている。
データ記憶手段600からの信号は、色選択回路800
に入力される。色選択回路800は、前記色選択駆動回
路810からの6種の信号がそれぞれ制御信号として入
力される例としてMOSトランジスタからそれぞれ構成
される6つのトランジスタTr7、Tr8、Tr9、T
r10、Tr11、Tr12を備える。各トランジスタ
Tr7〜Tr12の出力端は共通に接続されてデータ変
換回路300に入力される。
ランジスタTr1、Tr2、Tr3からのアナログ信号
を個別に電荷として蓄積するコンデンサからなる保持容
量C1、C2、C3、C4、C5、C6を備えている。
データ記憶手段600からの信号は、色選択回路800
に入力される。色選択回路800は、前記色選択駆動回
路810からの6種の信号がそれぞれ制御信号として入
力される例としてMOSトランジスタからそれぞれ構成
される6つのトランジスタTr7、Tr8、Tr9、T
r10、Tr11、Tr12を備える。各トランジスタ
Tr7〜Tr12の出力端は共通に接続されてデータ変
換回路300に入力される。
【0076】尚、データ変換回路300は、必要に応じ
て画素部500の外部に、或は画素部500の外部と内
部との両方に設けても良い。
て画素部500の外部に、或は画素部500の外部と内
部との両方に設けても良い。
【0077】以下、図6及び図7に基づいて、本実施例
の液晶表示装置の動作を説明する。色信号線10R、1
0G、10Bを介して、第n番のTVフィールドの色信
号Rn、Gn、Bnが、本実施例の液晶表示装置に入力さ
れると、先ず、走査信号線71が垂直周期期間内で1走
査線毎にオンとなる走査信号を出力する。シフトレジス
タ400は、水平周期期間内で水平方向に順次オンする
ので、サンプリング回路200内のAND回路250に
よって、1ライン毎に、サンプリング回路200内のト
ランジスタTr1、Tr2、Tr3がオンし、前記色信
号Rn、Gn、Bnのサンプリングが行われる。サンプ
リングされた色信号は、データ保持回路600内の保持
容量C1〜C3に保持される。
の液晶表示装置の動作を説明する。色信号線10R、1
0G、10Bを介して、第n番のTVフィールドの色信
号Rn、Gn、Bnが、本実施例の液晶表示装置に入力さ
れると、先ず、走査信号線71が垂直周期期間内で1走
査線毎にオンとなる走査信号を出力する。シフトレジス
タ400は、水平周期期間内で水平方向に順次オンする
ので、サンプリング回路200内のAND回路250に
よって、1ライン毎に、サンプリング回路200内のト
ランジスタTr1、Tr2、Tr3がオンし、前記色信
号Rn、Gn、Bnのサンプリングが行われる。サンプ
リングされた色信号は、データ保持回路600内の保持
容量C1〜C3に保持される。
【0078】以上の動作を、第n走査信号線まで行い、
第n番のTVフィールドデータを各色毎に全て保持容量
C1〜C3に格納する。この後、走査信号線72からの
走査信号をアクティブにする事により、同様にしてn+
1番目のTVフィールドの各色信号が、データ記憶手段
600内の保持容量C4〜C6にそれぞれ格納される。
n+1番目のTVフィールドデータを保持容量C4〜C
6に格納している間に、色選択駆動回路810によって
色選択信号線をアクティブとする。これにより、色選択
回路800内のトランジスタTr7、Tr8、Tr9を
交互にオンし、保持容量C1〜C3に保持されている第
n番のTVフィールドの色信号を、データ変換回路30
0に入力する。
第n番のTVフィールドデータを各色毎に全て保持容量
C1〜C3に格納する。この後、走査信号線72からの
走査信号をアクティブにする事により、同様にしてn+
1番目のTVフィールドの各色信号が、データ記憶手段
600内の保持容量C4〜C6にそれぞれ格納される。
n+1番目のTVフィールドデータを保持容量C4〜C
6に格納している間に、色選択駆動回路810によって
色選択信号線をアクティブとする。これにより、色選択
回路800内のトランジスタTr7、Tr8、Tr9を
交互にオンし、保持容量C1〜C3に保持されている第
n番のTVフィールドの色信号を、データ変換回路30
0に入力する。
【0079】上記各実施例に於いて、液晶表示装置を例
にとって説明している。液晶に対しては交流駆動をしな
くてはならないので、データ変換回路300は、出力さ
れる信号の極性を反転する極性反転機能を持つ回路とし
ても良い。その後、データ変換回路300によってデー
タ変換されたデータは、液晶容量1に順次に色信号R、
G、Bを表示していく。更に、第(n+1)番のTVフ
ィールドの表示用信号は、第(n+2)番のTVフィー
ルドの表示用信号が記憶装置群30に格納されている間
に、トランジスタTr10、Tr11、Tr12を順次
にオンする。これにより、各色毎の表示用信号が液晶に
書き込まれ、赤色の画像、緑色の画像、及び青色の画像
を1フィールド期間内で順次的に表示する。
にとって説明している。液晶に対しては交流駆動をしな
くてはならないので、データ変換回路300は、出力さ
れる信号の極性を反転する極性反転機能を持つ回路とし
ても良い。その後、データ変換回路300によってデー
タ変換されたデータは、液晶容量1に順次に色信号R、
G、Bを表示していく。更に、第(n+1)番のTVフ
ィールドの表示用信号は、第(n+2)番のTVフィー
ルドの表示用信号が記憶装置群30に格納されている間
に、トランジスタTr10、Tr11、Tr12を順次
にオンする。これにより、各色毎の表示用信号が液晶に
書き込まれ、赤色の画像、緑色の画像、及び青色の画像
を1フィールド期間内で順次的に表示する。
【0080】尚、図7に示すタイミング例では、例とし
て緑色の表示用信号Gの表示時間が1/3TVフィール
ド以上に亘っている。本実施例の変形例として、各色の
表示時間が1/3TVフィールド以内であるようにして
も何ら差し支えない。
て緑色の表示用信号Gの表示時間が1/3TVフィール
ド以上に亘っている。本実施例の変形例として、各色の
表示時間が1/3TVフィールド以内であるようにして
も何ら差し支えない。
【0081】更に、上述の実施例に於て、データ保持回
路600としてコンデンサを用い、色選択回路800と
してMOSトランジスタを用いる例を示したが、デジタ
ル信号あるいはアナログ信号の保持機能、あるいは赤色
信号、緑色信号、青色信号のいずれかを選択して出力を
切り換える前記切換機能を有していれば、当然のごとく
他の手段でもよく、また、数も限定するものではない。
路600としてコンデンサを用い、色選択回路800と
してMOSトランジスタを用いる例を示したが、デジタ
ル信号あるいはアナログ信号の保持機能、あるいは赤色
信号、緑色信号、青色信号のいずれかを選択して出力を
切り換える前記切換機能を有していれば、当然のごとく
他の手段でもよく、また、数も限定するものではない。
【0082】また、本実施例に於いて、液晶表示装置を
例にとって説明したが、本実施例の内容がこの他の表示
装置にも、表示装置の特性に従って変更され、応用され
るということは言うまでも無い。
例にとって説明したが、本実施例の内容がこの他の表示
装置にも、表示装置の特性に従って変更され、応用され
るということは言うまでも無い。
【0083】また、データ変換回路300は、必要に応
じて画素部外部に、或は画素部外部と内部の両方に設け
ても良い。
じて画素部外部に、或は画素部外部と内部の両方に設け
ても良い。
【0084】この様に本発明によれば、1つのフィール
ドが書き込まれている間に同時に表示が出来る。従って
書き込み時間を長くとれる特徴を有しており、周辺IC
の動作スピード、特にサンプリング速度を低減する事が
可能となる。
ドが書き込まれている間に同時に表示が出来る。従って
書き込み時間を長くとれる特徴を有しており、周辺IC
の動作スピード、特にサンプリング速度を低減する事が
可能となる。
【0085】尚、サンプリング回路を画素部に設けると
いう思想は、ここで述べたTVフィールド順次走査方式
の画像表示装置にとどまらず、点順次或は線順次走査方
式等、他の走査方式の画像表示装置にも応用することが
可能である。
いう思想は、ここで述べたTVフィールド順次走査方式
の画像表示装置にとどまらず、点順次或は線順次走査方
式等、他の走査方式の画像表示装置にも応用することが
可能である。
【0086】次に、更に他の実施例について説明する。
前述した各実施例に於て、データの記憶手段を画素表示
部100の内部或は画素表示部100の外部のいずれか
に設ける構成としていたが、データの記憶手段を画素表
示部100の内部と外部とに分けて設けるようにしても
よい。この様な場合に於いて、他の構成要素の接続、構
成も変更され、例として、書き込み時間変調手段を画素
部500と、データ転送回路60或はデータ走査回路7
0などの画素部500外の領域との両方に設置してもよ
い。このような構成にすることにより、例えば画素表示
部100の外部に個別に記憶手段を構成する必要が生じ
た場合でも、この外部に設ける記憶手段の負担を軽減す
ることができる。
前述した各実施例に於て、データの記憶手段を画素表示
部100の内部或は画素表示部100の外部のいずれか
に設ける構成としていたが、データの記憶手段を画素表
示部100の内部と外部とに分けて設けるようにしても
よい。この様な場合に於いて、他の構成要素の接続、構
成も変更され、例として、書き込み時間変調手段を画素
部500と、データ転送回路60或はデータ走査回路7
0などの画素部500外の領域との両方に設置してもよ
い。このような構成にすることにより、例えば画素表示
部100の外部に個別に記憶手段を構成する必要が生じ
た場合でも、この外部に設ける記憶手段の負担を軽減す
ることができる。
【0087】図8(1)〜同図(3)の各図に記憶手段
の構成例を示す。上記各実施例及び以下の各実施例に於
いて、図8(1)〜同図(3)のいずれの構成が用いら
れてもよい。
の構成例を示す。上記各実施例及び以下の各実施例に於
いて、図8(1)〜同図(3)のいずれの構成が用いら
れてもよい。
【0088】図8(1)に於いて、画素部500に設け
られる記憶手段120は、各画素部500毎に独立して
設けられ、前記赤色信号、緑色信号及び青色信号を記憶
している記憶手段120からいずれか一つの色信号を切
り換えて読み出す切換手段121と、切換手段121か
ら出力される前記いずれか一つの色信号を表示する表示
手段122とが配置される。
られる記憶手段120は、各画素部500毎に独立して
設けられ、前記赤色信号、緑色信号及び青色信号を記憶
している記憶手段120からいずれか一つの色信号を切
り換えて読み出す切換手段121と、切換手段121か
ら出力される前記いずれか一つの色信号を表示する表示
手段122とが配置される。
【0089】図8(2)に於いて、各画素部500毎に
記憶手段120を設け、更に画素部500の外に他の画
素部500と共用する記憶手段120aを設けても良
い。このとき、各画素部500毎の記憶手段120及び
画素部500外の記憶手段120aにそれぞれ記憶され
ている信号は、これら複数の記憶手段120、120、
120aが共通に接続される切換手段123によって切
り換えられて出力され、各画素部500の表示手段12
2に於いて表示される。
記憶手段120を設け、更に画素部500の外に他の画
素部500と共用する記憶手段120aを設けても良
い。このとき、各画素部500毎の記憶手段120及び
画素部500外の記憶手段120aにそれぞれ記憶され
ている信号は、これら複数の記憶手段120、120、
120aが共通に接続される切換手段123によって切
り換えられて出力され、各画素部500の表示手段12
2に於いて表示される。
【0090】図8(3)に於いて、各画素部500の内
部には記憶手段を設けず、画素部500の外に他の画素
部500と共用する記憶手段120aを設けてもよい。
このとき、記憶手段120aに記憶されている信号は、
複数の画素部500の各表示手段122が共通に接続さ
れる切換手段123によって切り換えられて出力され、
各画素部500の表示手段122に於いて表示される。
部には記憶手段を設けず、画素部500の外に他の画素
部500と共用する記憶手段120aを設けてもよい。
このとき、記憶手段120aに記憶されている信号は、
複数の画素部500の各表示手段122が共通に接続さ
れる切換手段123によって切り換えられて出力され、
各画素部500の表示手段122に於いて表示される。
【0091】本発明の画素部500に於ける記憶手段1
20の構成例は、図8(1)〜同図(3)の構成例を組
み合わせた構成としてもよい。
20の構成例は、図8(1)〜同図(3)の構成例を組
み合わせた構成としてもよい。
【0092】これ迄説明した各実施例に於て、各実施例
に用いられている各手段及び回路素子が、単結晶シリコ
ン、サファイア、ダイヤモンド、或は多結晶シリコンを
含む材料からなる基板或は薄膜から形成された素子であ
る場合に於いて、特にその効果を発揮する。
に用いられている各手段及び回路素子が、単結晶シリコ
ン、サファイア、ダイヤモンド、或は多結晶シリコンを
含む材料からなる基板或は薄膜から形成された素子であ
る場合に於いて、特にその効果を発揮する。
【0093】以上が本発明の一例としての各実施例の構
成及び動作である。本発明に於いて、取り扱われる表示
用信号が、上記各実施例に於て説明してきた通常のテレ
ビ信号にとどまらず、例としてコンピュータを用いて作
成される画像信号など、他の表示用信号であっても何ら
差し支えない。また、表示用信号がインターレース信号
かノンインターレース信号か、或いはカラー信号である
か白黒信号であるか、或いはまた、画素表示部100が
前記1TVフレームの内容を表示できる走査線数を有し
ているかいないか、或いはフレーム毎、或はフィールド
毎の内容をそのまま表示するか何らかの処理をして表示
するか、或は表示用信号または表示用デジタルデータの
転送に用いている信号線が、各色毎にに対して独立して
設定されているか共用しているか等に従って、上述した
各実施例の構成及び表示動作が、適宜変形される事は言
うまでもない。また、上記各実施例に於いて、液晶表示
装置を例にとって本発明が説明された。一方、本発明は
液晶表示装置以外の表示装置にも、表示装置の特性に従
って変更され、応用されるということは言うまでも無
い。
成及び動作である。本発明に於いて、取り扱われる表示
用信号が、上記各実施例に於て説明してきた通常のテレ
ビ信号にとどまらず、例としてコンピュータを用いて作
成される画像信号など、他の表示用信号であっても何ら
差し支えない。また、表示用信号がインターレース信号
かノンインターレース信号か、或いはカラー信号である
か白黒信号であるか、或いはまた、画素表示部100が
前記1TVフレームの内容を表示できる走査線数を有し
ているかいないか、或いはフレーム毎、或はフィールド
毎の内容をそのまま表示するか何らかの処理をして表示
するか、或は表示用信号または表示用デジタルデータの
転送に用いている信号線が、各色毎にに対して独立して
設定されているか共用しているか等に従って、上述した
各実施例の構成及び表示動作が、適宜変形される事は言
うまでもない。また、上記各実施例に於いて、液晶表示
装置を例にとって本発明が説明された。一方、本発明は
液晶表示装置以外の表示装置にも、表示装置の特性に従
って変更され、応用されるということは言うまでも無
い。
【0094】
【発明の効果】以上の説明から明らかなように、本発明
によれば、フィールド順次走査方式を行う画像表示装置
において、各回路を同一基板上にモノリシックに形成す
ることにより、システム外形を非常にコンパクトにする
ことが可能であり、また、結線の簡素化ができる。さら
に、画素部内にデータサンプリング、データ記憶手段等
を形成することにより、サンプリング速度を高速にさせ
ずにシステムを構成することができる。
によれば、フィールド順次走査方式を行う画像表示装置
において、各回路を同一基板上にモノリシックに形成す
ることにより、システム外形を非常にコンパクトにする
ことが可能であり、また、結線の簡素化ができる。さら
に、画素部内にデータサンプリング、データ記憶手段等
を形成することにより、サンプリング速度を高速にさせ
ずにシステムを構成することができる。
【図1】本発明の一実施例の液晶表示装置のブロック図
である。
である。
【図2】本実施例の走査動作を説明するタイムチャート
である。
である。
【図3】記憶手段の入出力に関する構成例を説明する図
タイムチャートである。
タイムチャートである。
【図4】記憶装置へのデータの格納方式の例を説明する
図である。
図である。
【図5】本発明の更に他の実施例の液晶表示装置のブロ
ック図タイムチャートである。
ック図タイムチャートである。
【図6】本発明の更に他の実施例の液晶表示装置のブロ
ック図である。
ック図である。
【図7】本発明の更に他の実施例の液晶表示装置のブロ
ック図である。
ック図である。
【図8】画素部500のデータ記憶手段の構成例のブロ
ック図である。
ック図である。
【図9】従来例の画素部の等価回路図である。
【図10】他の従来例の画素部の等価回路図である。
【図11】従来例の動作を説明するタイムチャートであ
る。
る。
【図12】更に他の従来例の画素部の等価回路図であ
る。
る。
【図13】従来例の動作を説明するタイムチャートであ
る。
る。
1 液晶容量 2 バッファアンプ回路 3 駆動素子 4 保持容量 5 データ信号線 10R、10G、10B 色信号線 20R、20G、20B アナログデジタル変換装置 30 記憶装置群 40 時間軸変調装置 50 デジタルアナログ変換装置 60 データ転送回路 70 データ走査回路 80 制御装置 100 画素表示部 200 サンプリング回路 250 AND回路 300 データ変換回路 500 画素部 600 データ記憶手段 800 色選択回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山元 良高 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 石井 裕 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (6)
- 【請求項1】 少なくとも、映像信号をデジタルのデー
タ信号に変換するアナログデジタル変換手段、 デジタル変換されたデータ信号を一つ或いは複数のフィ
ールドに亘って記憶するデータ記憶手段、 該データ記憶手段が蓄積する信号の時間軸を、伸張また
は圧縮する時間軸変調手段、 該デジタル信号をアナログ信号あるいは表示に適した表
示用データ信号のいずれかに変換するデジタル信号変換
手段、 該表示用データ信号を画素表示部へ転送するデータ転送
手段、 転送された表示用データ信号を格納する画素を指定する
データ走査手段、 格納された表示用データ信号を保持するデータ保持手
段、及び前記各手段を制御してフィールド順次走査方式
で表示駆動を行う制御手段を備え、 前記各手段のうち、アナログデジタル変換手段、データ
記憶手段、時間軸変換手段、デジタル信号変換手段、制
御手段の少なくとも一つと、前記データ転送手段、デー
タ走査手段、データ保持手段とが同一基板上に形成され
た画像表示装置。 - 【請求項2】 映像信号を順次にサンプリングするサン
プリング手段、 少なくとも、1フィールド分のサンプリングされた信号
を記憶するフィールドデータ記憶手段、 該フィールドデータ記憶手段に蓄積された表示用信号を
画素表示部へ転送するデータ転送手段、 転送された表示用データ信号を格納する画素を指定する
データ走査手段、 格納された表示用データ信号を保持するデータ保持手
段、及び前記各手段を制御してフィールド順次走査方式
で表示駆動を行う制御手段を備え、 前記各手段のうち、サンプリング手段、フィールドデー
タ記憶手段、制御手段の少なくとも一つと、前記データ
転送手段、データ走査手段、データ保持手段とが同一基
板上に形成される画像表示装置。 - 【請求項3】 フィールド順次走査方式で表示駆動が行
われる複数の画素部が配列されてなる画素表示部を備
え、 少なくとも該画素部に於いて、 映像信号をサンプリングするサンプリング手段、及びサ
ンプリングされた映像信号を蓄積するデータ記憶手段が
形成されている画像表示装置。 - 【請求項4】 前記表示用データ信号が格納される前記
画素部を指定する前記データ走査手段が、該画素部と同
一の前記基板上に形成される請求項3に記載のフィール
ド順次方式画像表示装置。 - 【請求項5】 画像表示装置が、液晶表示装置である請
求項1、2及び3のいずれかに記載の画像表示装置。 - 【請求項6】 前記同一基板上に形成された各手段は、
単結晶シリコンあるいはサファイア上に構成された単結
晶シリコン、ダイヤモンド或いは多結晶シリコンの何れ
かから形成された回路素子から構成される請求項1、2
及び3のいずれかに記載の画像表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5236609A JPH0792935A (ja) | 1993-09-22 | 1993-09-22 | 画像表示装置 |
TW083107285A TW356546B (en) | 1993-08-10 | 1994-08-10 | An image display apparatus and a method for driving the same |
KR1019940019895A KR0171233B1 (ko) | 1993-08-10 | 1994-08-10 | 화상표시장치 및 그의 구동방법 |
US08/959,530 US6175351B1 (en) | 1993-08-10 | 1997-10-24 | Image display apparatus and a method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5236609A JPH0792935A (ja) | 1993-09-22 | 1993-09-22 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0792935A true JPH0792935A (ja) | 1995-04-07 |
Family
ID=17003182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5236609A Pending JPH0792935A (ja) | 1993-08-10 | 1993-09-22 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0792935A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
JP3629712B2 (ja) * | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005070803A (ja) * | 1998-08-04 | 2005-03-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2006524844A (ja) * | 2003-04-24 | 2006-11-02 | ディスプレイテック,インコーポレイテッド | 単一チップ上の微小表示装置およびインタフェイス |
EP1600933A3 (en) * | 1998-08-03 | 2007-02-21 | Seiko Epson Corporation | Substrate for electrooptical device, electrooptical device, electronic equipment, and projection-type display apparatus |
JP2007155983A (ja) * | 2005-12-02 | 2007-06-21 | Hitachi Displays Ltd | 液晶表示装置 |
KR100815830B1 (ko) * | 2000-08-08 | 2008-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기-광학 장치 |
JP2011008283A (ja) * | 1999-02-24 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8059142B2 (en) | 2007-01-04 | 2011-11-15 | Micron Technology, Inc. | Digital display |
CN104798125A (zh) * | 2012-09-26 | 2015-07-22 | 皮克斯特隆尼斯有限公司 | 利用可变行加载时间的显示装置及显示寻址方法 |
WO2019162801A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
US11355577B2 (en) | 2019-08-29 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1993
- 1993-09-22 JP JP5236609A patent/JPH0792935A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
EP1600933A3 (en) * | 1998-08-03 | 2007-02-21 | Seiko Epson Corporation | Substrate for electrooptical device, electrooptical device, electronic equipment, and projection-type display apparatus |
JP3629712B2 (ja) * | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005070803A (ja) * | 1998-08-04 | 2005-03-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2011008283A (ja) * | 1999-02-24 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US9552775B2 (en) | 2000-08-08 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
KR100815830B1 (ko) * | 2000-08-08 | 2008-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기-광학 장치 |
US7724217B2 (en) | 2000-08-08 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
JP2006524844A (ja) * | 2003-04-24 | 2006-11-02 | ディスプレイテック,インコーポレイテッド | 単一チップ上の微小表示装置およびインタフェイス |
US7932875B2 (en) | 2003-04-24 | 2011-04-26 | Micron Technology, Inc. | Microdisplay and interface on a single chip |
JP4846571B2 (ja) * | 2003-04-24 | 2011-12-28 | ディスプレイテック,インコーポレイテッド | 微小表示装置システム及び画像を表示する方法 |
US8816999B2 (en) | 2003-04-24 | 2014-08-26 | Citizen Finetech Miyota Co., Ltd. | Adjustment of liquid crystal display voltage |
JP2007155983A (ja) * | 2005-12-02 | 2007-06-21 | Hitachi Displays Ltd | 液晶表示装置 |
US8059142B2 (en) | 2007-01-04 | 2011-11-15 | Micron Technology, Inc. | Digital display |
CN104798125A (zh) * | 2012-09-26 | 2015-07-22 | 皮克斯特隆尼斯有限公司 | 利用可变行加载时间的显示装置及显示寻址方法 |
WO2019162801A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
JPWO2019162801A1 (ja) * | 2018-02-23 | 2021-03-18 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
US11183137B2 (en) | 2018-02-23 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Operation method of display apparatus |
US11355577B2 (en) | 2019-08-29 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11817053B2 (en) | 2019-08-29 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6175351B1 (en) | Image display apparatus and a method for driving the same | |
US6756953B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP3175001B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
US6909442B2 (en) | Display device for decompressing compressed image data received | |
US6219022B1 (en) | Active matrix display and image forming system | |
US20010050688A1 (en) | Display device and its driving method | |
US20050190207A1 (en) | Display device and driving circuit for displaying | |
JP3230629B2 (ja) | 画像表示装置 | |
JPS6337394A (ja) | マトリクス表示装置 | |
US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
JPH0792935A (ja) | 画像表示装置 | |
JPH11259053A (ja) | 液晶表示装置 | |
JPH07199873A (ja) | 液晶表示装置 | |
JPH07199154A (ja) | 液晶表示装置 | |
CN116403513A (zh) | 数据驱动器以及包括该数据驱动器的显示设备 | |
JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
JPH10149141A (ja) | 液晶表示装置 | |
JP2767238B2 (ja) | 液晶表示装置 | |
JPS62221281A (ja) | 画像表示方式 | |
JP3400082B2 (ja) | 液晶表示装置 | |
JP2957920B2 (ja) | 表示装置 | |
JPH09270977A (ja) | 液晶表示装置 | |
JPH09270976A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030828 |