JP4050724B2 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
JP4050724B2
JP4050724B2 JP2004160191A JP2004160191A JP4050724B2 JP 4050724 B2 JP4050724 B2 JP 4050724B2 JP 2004160191 A JP2004160191 A JP 2004160191A JP 2004160191 A JP2004160191 A JP 2004160191A JP 4050724 B2 JP4050724 B2 JP 4050724B2
Authority
JP
Japan
Prior art keywords
recovery
voltage
node
potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004160191A
Other languages
English (en)
Other versions
JP2005049823A (ja
Inventor
秀彦 庄司
一雄 大平
啓成 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004160191A priority Critical patent/JP4050724B2/ja
Priority to PCT/JP2004/009248 priority patent/WO2005006288A1/ja
Priority to EP04746717A priority patent/EP1657696A4/en
Priority to KR1020067000696A priority patent/KR100802673B1/ko
Priority to US10/563,813 priority patent/US7701419B2/en
Priority to TW093119844A priority patent/TWI360800B/zh
Publication of JP2005049823A publication Critical patent/JP2005049823A/ja
Application granted granted Critical
Publication of JP4050724B2 publication Critical patent/JP4050724B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Description

本発明は、複数の放電セルを選択的に放電させて画像を表示する表示装置およびその駆動方法に関する。
画像を表示する表示装置の分野において、プラズマディスプレイパネル（以下、ＰＤＰと略記する。）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、画素を構成する放電セルの放電の際の発光を利用することにより画像を表示している。
プラズマディスプレイ装置は、駆動形式によりＡＣ型およびＤＣ型に大別される。
図２９は、従来のＡＣ型プラズマディスプレイ装置の基本構成を示すブロック図である。
図２９のプラズマディスプレイ装置９００は、アナログ／デジタル変換器（以下、Ａ／Ｄコンバータと呼ぶ。）９１０、映像信号−サブフィールド対応付け器９２０、サブフィールド処理器９３０、データドライバ９４０、スキャンドライバ９５０、サステインドライバ９６０およびＰＤＰ９７０を備える。
Ａ／Ｄコンバータ９１０には、アナログの映像信号ＶＤが与えられる。Ａ／Ｄコンバータ９１０は、映像信号ＶＤをデジタルの画像データに変換し、映像信号−サブフィールド対応付け器９２０へ与える。映像信号−サブフィールド対応付け器９２０は、１フィールドを複数のサブフィールドに分割して表示するため、１フィールドの画像データから各サブフィールドの画像データＳＰを生成し、サブフィールド処理器９３０へ与える。
サブフィールド処理器９３０は、サブフィールドごとの画像データＳＰからデータドライバ駆動制御信号ＤＳ、スキャンドライバ駆動制御信号ＣＳおよびサステインドライバ駆動制御信号ＵＳを生成し、それぞれデータドライバ９４０、スキャンドライバ９５０およびサステインドライバ９６０へ与える。
ＰＤＰ９７０は、複数のアドレス電極（データ電極）９１１、複数のスキャン電極（走査電極）９１２および複数のサステイン電極（維持電極）９１３を含む。複数のアドレス電極９１１は、画面の垂直方向に配列され、複数のスキャン電極９１２および複数のサステイン電極９１３は、画面の水平方向に配列されている。また、複数のサステイン電極９１３は、共通に接続されている。
アドレス電極９１１、スキャン電極９１２およびサステイン電極９１３の各交点には、放電セル９１４が形成され、各放電セル９１４が画面上の画素を構成する。
データドライバ９４０は、ＰＤＰ９７０の複数のアドレス電極９１１に接続されている。スキャンドライバ９５０は、各スキャン電極９１２ごとに設けられた駆動回路を内部に備え、各駆動回路がＰＤＰ９７０の対応するスキャン電極９１２に接続されている。サステインドライバ９６０は、ＰＤＰ９７０の複数のサステイン電極９１３に接続されている。
データドライバ９４０は、データドライバ駆動制御信号ＤＳに従い、書き込み期間において、画像データＳＰに応じてＰＤＰ９７０の該当するアドレス電極９１１にデータパルスを印加する。スキャンドライバ９５０は、スキャンドライバ駆動制御信号ＣＳに従い、書き込み期間において、シフトパルスを垂直走査方向にシフトしつつＰＤＰ９７０の複数のスキャン電極９１２に書き込みパルスを順に印加する。これにより、該当する放電セル９１４においてアドレス放電が行われる。
また、スキャンドライバ９５０は、スキャンドライバ駆動制御信号ＣＳに従い、維持期間において、周期的な維持パルスをＰＤＰ９７０の複数のスキャン電極９１２に印加する。一方、サステインドライバ９６０は、サステインドライバ駆動制御信号ＵＳに従い、維持期間において、ＰＤＰ９７０の複数のサステイン電極９１３に、スキャン電極９１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セル９１４において維持放電が行われる。
図３０は、図２９のＰＤＰ７におけるアドレス電極、スキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図である。
初期化期間には、複数のスキャン電極９１２に初期セットアップパルスＰｓｅｔが同時に印加される。その後、書き込み期間において、映像信号に応じてオンまたはオフするデータパルスＰｄａが各アドレス電極９１１に印加され、このデータパルスＰｄａに同期して複数のスキャン電極９１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ９７０の選択された放電セル９１４において順次アドレス放電が起こる。
次に、維持期間において、複数のスキャン電極９１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極９１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
このようなプラズマディスプレイ装置においては、近年、大画面化および高精細化に伴う放電セル１４の数の増加（画素の増加）が顕著である。放電セル１４の数が増加することにより、アドレス放電時に１つのスキャン電極９１２上に流れるアドレス放電電流のピーク電流値が増大する場合がある。アドレス放電電流のピーク電流値が増大すると、スキャン電極９１２に印加される書き込みパルスＰｗに大きな電圧降下が発生する。その結果、アドレス放電が不安定となる。したがって、安定したアドレス放電を行うためにはスキャン電極９１２に印加すべき書き込みパルスＰｗの電圧ＳＨ２を高く設定しなければならない。
これに対し、アドレス放電電流のピーク電流値を低減させる方法として、図２９のデータドライバ９４０を複数に分割し、複数のデータドライバ間でアドレス電極に印加するデータパルスＰｄａへ位相差を与えるプラズマディスプレイパネルの駆動方法が提案されている（例えば、特許文献１参照）。
このプラズマディスプレイパネルの駆動方法について説明する。
図３１は複数に分割されたデータドライバにより構成されるプラズマディスプレイ装置のＰＤＰ９７０の表示状態の一例を示す模式図であり、図３２はデータパルス位相差に対するアドレス放電電流の依存性を説明するための図である。データパルス位相差は後述する。
図３１において、第１および第２のデータドライバ９４０ａ，９４０ｂは図２９のサブフィールド処理器９３０に接続されている。ＰＤＰ９７０は、複数のアドレス電極９１１ａ，９１１ｂを含む他は図２９のＰＤＰ９７０と同様の構成を有する。
第１のデータドライバ９４０ａが図３０のデータパルスＰｄａをアドレス電極９１１ａに印加するタイミングと、第２のデータドライバ９４０ｂが図３０のデータパルスＰｄａをアドレス電極９１１ｂに印加するタイミングとの間のずれＴＲについて図３２を参照しながら説明する。
以下の説明において、第１および第２のデータドライバ９４０ａ，９４０ｂの各々が、データパルスＰｄａをアドレス電極９１１ａ，９１１ｂに印加するタイミングをデータパルス印加タイミングと呼ぶ。また、アドレス電極９１１ａに対するデータパルス印加タイミングとアドレス電極９１１ｂに対するデータパルス印加タイミングとのずれＴＲをデータパルス位相差ＴＲと呼ぶ。
図３１では、ＰＤＰ９７０上の放電セル９１４のうち上から第１行目のスキャン電極９１２ｆ上の放電セル９１４の全てが発光している。
上から第１行目のスキャン電極９１２ｆ上の放電セル９１４を発光させる場合を想定する。図３２（ａ）に示すように、データパルス位相差ＴＲが存在しない場合、アドレス電極９１１ａ上の放電セル９１４とアドレス電極９１１ｂ上の放電セル９１４とは、同じタイミングｔ１でアドレス放電を起こす。それにより、スキャン電極９１２ｆには１つのピークを有する放電電流ＤＡ２が発生する。
この場合、スキャン電極９１２ｆには、アドレス電極９１１ａ上の放電セル９１４およびアドレス電極９１１ｂ上の放電セル９１４の放電電流が同時に流れるため、放電電流ＤＡ２の振幅ＡＭ２は、大きくなる。それにより、スキャン電極９１２ｆに印加される書き込みパルスＰｗに大きな電圧降下Ｅ２が発生する。その結果、上述のようにアドレス放電が不安定となる。
これに対し、図３２（ｂ）に示すように、データパルス位相差ＴＲが存在する場合、アドレス電極９１１ａ上の放電セル９１４は、タイミングｔ１でアドレス放電を起こし、アドレス電極９１１ｂ上の放電セル９１４は、タイミングｔ２でアドレス放電を起こす。それにより、スキャン電極９１２ｆには２つのピークを有する放電電流ＤＡ１が発生する。
この場合、スキャン電極９１２ｆには、アドレス電極９１１ａ上の放電セル９１４の放電電流およびアドレス電極９１１ｂ上の放電セル９１４の放電電流が異なるタイミングｔ１，ｔ２で流れるため、放電電流ＤＡ１の振幅ＡＭ１は、データパルス位相差ＴＲが大きくなるにつれて小さくなる。それにより、スキャン電極９１２ｆに印加される書き込みパルスＰｗに発生する電圧降下量Ｅ１もデータパルス位相差ＴＲが大きくなるにつれて小さくなる。したがって、スキャン電極９１２ｆに印加すべき書き込みパルスＰｗの電圧ＳＨ１を低く設定した場合でも、安定した放電を確保することができる。換言すれば、データパルス位相差ＴＲを大きく設定することにより、放電セル９１４の安定した放電を確保しつつ書き込みパルスＰｗの電圧（駆動電圧）を低減することができる。
ところで、図２９のプラズマディスプレイ装置９００では、ＰＤＰ９７０の複数の放電セル９１４がコンデンサの働きを有する。以下、ＰＤＰ９７０の複数の放電セル９１４の容量をパネル容量と呼ぶ。
上記の書き込み期間において、各アドレス電極９１１にデータパルスＰｄａが印加される際のデータドライバ９４０における回路損失（電力損失）は、パネル容量と各アドレス電極９１１に印加される駆動電圧の二乗との積に比例する。この関係を数式で表すと次のようになる。
Ｐ ∝ Ｃｐ×Ｖｐ2 ・・・（１）
上式（１）において、Ｐは回路損失であり、Ｃｐはパネル容量であり、Ｖｐは駆動電圧である。この場合、駆動電圧ＶｐはデータパルスＰｄａの電圧である。
したがって、書き込み期間におけるプラズマディスプレイ装置９００全体の消費電力は、ＰＤＰ９７０の大型化（パネル容量の増加）および駆動電圧の上昇にともない増加する。そこで、プラズマディスプレイ装置９００の消費電力を低減する（回路損失を低減する）ために電力回収回路が開発されている。
図３３は、従来の電力回収回路の一例を示す回路図である。図３３において、電力回収回路９８０は図２９のデータドライバ９４０に内蔵されたデータドライバ集積回路と接続されている。また、データドライバ集積回路は、ＰＤＰ９７０の複数のアドレス電極９１１に接続されている。
なお、図３３では、各アドレス電極９１１により形成される複数の放電セル９１４の容量をアドレス電極容量Ｃｐ１〜Ｃｐｎとし、これらの総和をパネル容量Ｃｐとして表す。
電力回収回路９８０は、回収コンデンサＣ１、回収コイルＬ、Ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する。）Ｑ１〜Ｑ４およびダイオードＤ１，Ｄ２を含む。
回収コンデンサＣ１は、ノードＮ３と接地端子との間に接続されている。ノードＮ３とノードＮ２との間にトランジスタＱ４およびダイオードＤ２が直列に接続され、ノードＮ２とノードＮ３との間にダイオードＤ１およびトランジスタＱ３が直列に接続されている。
回収コイルＬは、ノードＮ２とノードＮ１との間に接続されている。ノードＮ１と電源端子Ｖ１との間にトランジスタＱ１が接続され、ノードＮ１と接地端子との間にトランジスタＱ２が接続されている。
電源端子Ｖ１には電源電圧Ｖｄａが与えられる。トランジスタＱ１〜Ｑ４のゲートには、それぞれ制御信号Ｓ１〜Ｓ４が与えられる。トランジスタＱ１〜Ｑ４は制御信号Ｓ１〜Ｓ４に基づいてオン／オフの切替動作を行う。
図３４は、図３３の電力回収回路９８０の書き込み期間の動作を示すタイミング図である。図３４には、図３３のノードＮ１の電圧ＮＶ１およびトランジスタＱ１〜Ｑ４の各々に印加される制御信号Ｓ１〜Ｓ４の波形が示されている。なお、制御信号Ｓ１〜Ｓ４がハイレベルの場合にトランジスタＱ１〜Ｑ４はオンし、制御信号Ｓ１〜Ｓ４がローレベルの場合にトランジスタＱ１〜Ｑ４はオフする。
期間ＴＡにおいて、制御信号Ｓ３はハイレベルであり、制御信号Ｓ１，Ｓ２，Ｓ４はローレベルである。これにより、トランジスタＱ３がオンし、トランジスタＱ１，Ｑ２，Ｑ４がオフする。この場合、回収コンデンサＣ１がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が緩やかに上昇する。このとき、回収コンデンサＣ１の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。
期間ＴＢにおいて、制御信号Ｓ１はハイレベルであり、制御信号Ｓ２〜Ｓ４はローレベルである。これにより、トランジスタＱ１がオンし、トランジスタＱ２〜Ｑ４がオフする。この場合、ノードＮ１の電圧ＮＶ１が急激に上昇し、電源電圧Ｖｄａに固定される。
期間ＴＣにおいて、制御信号Ｓ４はハイレベルであり、制御信号Ｓ１〜Ｓ３はローレベルである。これにより、トランジスタＱ４がオンし、トランジスタＱ１〜Ｑ３がオフする。この場合、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が緩やかに下降する。このとき、パネル容量Ｃｐに蓄えられた電荷は回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられる。これにより、電力が回収される。
期間ＴＤにおいて、制御信号Ｓ２はハイレベルであり、制御信号Ｓ１，Ｓ３，Ｓ４はローレベルである。これにより、トランジスタＱ２がオンし、トランジスタＱ１，Ｑ３，Ｑ４がオフする。この場合、ノードＮ１が接地端子に接続され、ノードＮ１の電圧ＮＶ１が急激に下降し、接地電位に固定される。
このように、電力回収回路９８０によれば、パネル容量Ｃｐに蓄積された電荷が回収コンデンサＣ１に回収されるともに、回収された電荷が再びパネル容量Ｃｐに与えられる。以下、パネル容量Ｃｐより回収コンデンサＣ１に回収された電荷に基づく電力を回収電力と呼ぶ。
これにより、上述の回路損失を低減することが可能となり、プラズマディスプレイ装置９００全体の消費電力を低減することができる。なお、図３４においては、矢印ＲＱで示す電圧変化が回収電力に相当し、矢印ＬＱで示す電圧変化が回路損失に相当する。
特開平８−３０５３１９号公報 特開２００２−１５６９４１号公報
しかしながら、上述の電力回収回路９８０によれば、必ずしも十分な電力回収が行われるとは限らない。この理由について、図３５および図３６に基づき説明する。
図３５はＰＤＰ７の表示状態の一例を示す模式図であり、図３６は図３５の表示状態を得るためにアドレス電極に印加されるデータパルスの波形図である。なお、図３５では図２９のＰＤＰ９７０の一部のみが示されている。
図３５（ａ）では、各アドレス電極９１１に設けられた４つの画素（放電セル）が、上から「黒」、「白」、「黒」、「黒」を表示する一例が示されている。すなわち、ＰＤＰ９７０の上から２番目の行の画素（放電セル）のみがアドレス放電する例である。
図３３の電力回収回路９８０を用いない場合、データパルスＰｄａは電源からの電力供給により生成される。この場合のデータパルスＰｄａの波形の一例を図３６（ａ）に示す。図３６（ａ）においては、矢印ＬＱで示す電圧変化が回路損失に相当する。
電力回収回路９８０を用いる場合、データパルスＰｄａは電源からの電力供給および上述のパネル容量Ｃｐからの電力回収により生成される。この場合のデータパルスＰｄａの波形の一例を図３６（ｂ）に示す。図３６（ｂ）においては、矢印ＬＱで示す電圧変化が回路損失に相当し、矢印ＲＱで示す電圧変化が回収電力に相当する。
図３６（ａ）および図３６（ｂ）によれば、電力回収回路９８０が用いられることにより、データパルスＰｄａの生成時のデータドライバ９４０における回路損失がパネル容量Ｃｐからの回収電力により低減される。
一方、図３５（ｂ）では、各アドレス電極９１１に設けられた４つの画素が、上から「白」、「白」、「白」、「白」を表示する一例が示されている。すなわち、ＰＤＰ９７０の全ての画素がアドレス放電する例である。この場合、各アドレス電極９１１には連続して複数のデータパルスＰｄａが印加される。
ここで、電力回収回路９８０を用いずに、連続したデータパルスＰｄａを１つのまとまったデータパルスＳＰｄａとして各アドレス電極９１１に印加する場合を想定する。
データパルスＰｄａ，ＳＰｄａの波形の一例を図３６（ｃ）に示す。図３６（ｃ）においては、矢印ＬＱが回路損失に相当する。この場合、データパルスＳＰｄａの立ち上がり時にデータドライバ９４０における回路損失が生じ、個々のデータパルスＰｄａ間ではデータドライバ９４０における回路損失が生じない。
続いて、電力回収回路９８０を用い、連続したデータパルスＰｄａを各アドレス電極９１１上に印加する場合を想定する。
この場合の連続したデータパルスＰｄａの波形の一例を図３６（ｄ）に示す。図３６（ｄ）においては、矢印ＬＱで示す電圧変化が回路損失に相当し、矢印ＲＱで示す電圧変化が回収電力に相当する。電力回収回路９８０が用いられた場合、連続したデータパルスＰｄａの各々はパネル容量Ｃｐからの電力回収および電源からの電力供給により生成される。これにより、個々のデータパルスＰｄａの立ち上がりごとにデータドライバ９４０における回路損失が生じる。
図３６（ｃ）および図３６（ｄ）に示されるデータパルスＰｄａの波形を比較する。図３６（ｃ）では、データパルスＳＰｄａの立ち上がり時に大きい回路損失が１回発生する。一方、図３６（ｄ）では、各データパルスＰｄａの立ち上がり時に小さい回路損失が１回ずつ発生する。これにより、連続して生成されるデータパルスＰｄａの数がさらに増加すると、電力回収回路９８０による電力回収が行われても、回路損失の十分な低減が図れない。このように、従来の電力回収回路９８０では回路損失を十分に低減できない場合があった。
例えば、図３５（ｂ）に示すようなＰＤＰ９７０の全ての画素がアドレス放電する場合、すなわち、各アドレス電極９１１に連続して複数のデータパルスＰｄａが印加される場合、データパルスＰｄａのパルス振幅を小さくすることで、回路損失を低減する駆動方法が開示されている。しかしながら、さらなるアドレス放電の安定化および消費電力の低減が求められている。
本発明の目的は、消費電力を十分に低減しつつ安定した放電を行うことができる表示装置およびその駆動方法を提供することである。
第１の発明に係る表示装置は、複数群に分類された第１の電極と、第１の電極に交差するように設けられた第２の電極と、第１の電極と第２の電極との交差部に設けられた複数の容量性発光素子を含む表示パネルと、複数群で互いに位相差が生じるように、それぞれ複数群の第１の電極にデータパルスを印加するドライブ回路とを備え、ドライブ回路は、第１の電源電圧を受ける第１の電源端子と、誘導性素子と、回収用容量性素子と、表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷を放出して第１のノードの電位を立ち上げ、第１のノードと第１の電源端子とを接続した後、第１のノードと第１の電源端子との接続を遮断し、共振動作により第１のノードから誘導性素子を介して回収用容量性素子へ電荷を回収して第１のノードの電位を立ち下げることにより、複数群の第１の電極にデータパルスを印加するための駆動パルスを第１のノードに印加する印加回路と、回収用容量性素子に回収される電荷の量を制限することにより回収用容量性素子の電位が第１の電源電圧よりも低い所定値を超えないように制限する電位制限回路と、第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出する回数検出部とを備え、ドライブ回路は、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率を算出し、比率が所定の比率値よりも大きい場合に、第１のノードの電位を所定の電圧値まで立ち下げた後、第１のノードを接地するように印加回路の動作を制御する制御部とを含むものである。
その表示装置においては、表示パネルの第１の電極が複数群に分類されている。表示パネルの選択された容量性発光素子を発光させるためのアドレス期間において、ドライブ回路により、データパルスが複数群の第１の電極に印加される。
印加回路においては、アドレス期間に表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷が放出されて第１のノードの電位が立ち上げられる。そして、第１のノードと第１の電源端子とが接続されることにより、第１のノードの電位が第１の電源電圧まで立ち上げられる。その後、第１のノードと第１の電源端子との接続が遮断され、共振動作により第１のノードから誘導性素子を介して回収用容量性素子へ電荷が回収されて第１のノードの電位が立ち下げられる。これにより、複数群の第１の電極にデータパルスを印加するための駆動パルスが第１のノードに印加される。
このように、表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から第１のノードに電荷が放出され、表示パネルの容量と誘導性素子との共振動作により第１のノードから回収用容量性素子に電荷が回収されるので、駆動パルスの発生時の消費電力が低減される。
また、印加回路は、所定期間内における表示パネルの複数の容量性発光素子の発光および非発光の切り替わり回数に応じて回収用容量性素子に発生する電圧が変化するように動作する。この場合、電位制限回路により回収用容量性素子の電位が第１の電源電圧よりも低い所定値を超えないように制限されるので、連続する駆動パルスの波形が分離される。
これにより、ドライブ回路から複数群で互いに位相差が生じるようにそれぞれ複数群の第１の電極にデータパルスを印加することが可能となる。それにより、第２の電極に流れる発光電流が複数のピークに分離され、ピークの値が低減される。その結果、第１の電極と第２の電極との間にかかる駆動電圧において、発光電流による電圧降下が低減される。したがって、容量性発光素子が低い駆動電圧で安定に発光することが可能となる。
これらの結果、表示パネルの駆動マージンを損なうことなく消費電力を低減することが可能となる。
ここで、駆動マージンとは、容量性発光素子の安定な発光を得るために許容される駆動電圧の範囲をいう。
上記のように、この表示装置は、第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出する回数検出部をさらに備え、ドライブ回路は、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率を算出し、比率が所定の比率値よりも大きい場合に、第１のノードの電位を所定の電圧値まで立ち下げた後、第１のノードを接地するように印加回路の動作を制御する制御部を含む。
この場合、回数検出部により、複数群に分類された第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数が検出される。そして、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率が制御部により算出され、算出された比率と所定の比率値との比較が行われる。
さらに、算出された比率が所定の比率値よりも大きい場合に第１のノードの電位が所定の電圧値まで立ち下げられた後、第１のノードが接地されるように印加回路の動作が制御される。
ここで、印加回路においては、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率に応じて消費電力が変化する。すなわち、算出された比率が所定の比率値よりも大きい場合には、第１のノードが接地されることにより、表示パネルの複数の容量性発光素子の発光状態にかかわらず、常に最適な状態で消費電力を低減することが可能となる。
１フィールドを複数のサブフィールドに分割してサブフィールドごとに選択された容量性発光素子を放電させて階調表示を行うために、１フィールドの画像データを各サブフィールドの画像データに変換する変換部をさらに備え、回数検出部は、変換部から与えられる画像データに基づいて各サブフィールドごとの回数を検出し、制御部は、各サブフィールドにおけるデータパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により得られた回数の比率を算出し、比率が所定の比率値よりも大きい場合に、第１のノードの電位を所定の電圧値まで立ち下げた後、第１のノードを接地するように印加回路の動作を制御してもよい。
この場合、変換部により１フィールドの画像データが複数のサブフィールドの画像データに変換される。これにより、１フィールドを複数のサブフィールドに分割してサブフィールドごとに選択された容量性発光素子を放電させて階調表示を行うことが可能となる。
複数のサブフィールドの各々においては、回数検出部により、複数群に分類された第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数が検出される。そして、各サブフィールドにおけるデータパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率が制御部により算出され、算出された比率と所定の比率値との比較が行われる。
さらに、算出された比率が所定の比率値よりも大きい場合に第１のノードの電位が所定の電圧値まで立ち下げられた後、第１のノードが接地されるように印加回路の動作が制御される。したがって、表示パネルの複数の容量性発光素子の発光状態にかかわらず、常に最適な状態で消費電力を低減することが可能となる。
第２の発明に係る表示装置の駆動方法は、複数群に分類された第１の電極、第１の電極に交差するように設けられた第２の電極および第１の電極と第２の電極との交差部に設けられた複数の容量性発光素子を備える表示パネルを含む表示装置の駆動方法であって、複数群で互いに位相差が生じるように、それぞれ複数群の第１の電極にデータパルスを印加するステップを備え、データパルスを印加するステップは、表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷を放出して第１のノードの電位を立ち上げ、第１のノードと第１の電源端子とを接続した後、第１のノードと第１の電源端子との接続を遮断し、共振動作により第１のノードから誘導性素子を介して回収用容量性素子へ電荷を回収して第１のノードの電位を立ち下げることにより、複数群の第１の電極にデータパルスを印加するための駆動パルスを第１のノードに印加するステップと、回収用容量性素子に回収される電荷の量を制限することにより回収用容量性素子の電位が第１の電源電圧よりも低い所定値を超えないように制限するステップと、第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出するステップと、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する検出された回数の比率を算出し、比率が所定の比率値よりも大きい場合に、第１のノードの電位を所定の電圧値まで立ち下げた後、第１のノードを接地するように印加回路の動作を制御するステップとを備えるものである。
その表示装置の駆動方法においては、表示パネルの選択された容量性発光素子を発光させるためのアドレス期間において、データパルスが複数群の第１の電極に印加される。
このようなデータパルスの複数群の第１の電極への印加時においては、アドレス期間に表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷が放出されて第１のノードの電位が立ち上げられる。そして、第１のノードと第１の電源端子とが接続されることにより、第１のノードの電位が第１の電源電圧まで立ち上げられる。その後、第１のノードと第１の電源端子との接続が遮断され、共振動作により第１のノードから誘導性素子を介して回収用容量性素子へ電荷が回収されて第１のノードの電位が立ち下げられる。これにより、複数群の第１の電極にデータパルスを印加するための駆動パルスが第１のノードに印加される。
このように、表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から第１のノードに電荷が放出され、表示パネルの容量と誘導性素子との共振動作により第１のノードから回収用容量性素子に電荷が回収されるので、駆動パルスの発生時の消費電力が低減される。
また、所定期間内における表示パネルの複数の容量性発光素子の発光および非発光の切り替わり回数に応じて回収用容量性素子に発生する電圧が変化するように動作され、回収用容量性素子の電位が第１の電源電圧よりも低い所定値を超えないように制限されるので、連続する駆動パルスの波形が分離される。
複数群で互いに位相差が生じるようにそれぞれ複数群の第１の電極にデータパルスが印加される。それにより、第２の電極に流れる発光電流が複数のピークに分離され、ピークの値が低減される。その結果、第１の電極と第２の電極との間にかかる駆動電圧において、発光電流による電圧降下が低減される。したがって、容量性発光素子が低い駆動電圧で安定に発光することが可能となる。
これらの結果、表示パネルの駆動マージンを損なうことなく消費電力を低減することが可能となる。
ここで、駆動マージンとは、容量性発光素子の安定な発光を得るために許容される駆動電圧の範囲をいう。
上記のように、この表示装置の駆動方法は、第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出するステップと、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する検出された回数の比率を算出し、比率が所定の比率値よりも大きい場合に、第１のノードの電位を所定の電圧値まで立ち下げた後、第１のノードを接地するように印加回路の動作を制御するステップとを備える。
この場合、複数群に分類された第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数が検出される。そして、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率が算出され、算出された比率と所定の比率値との比較が行われる。
さらに、算出された比率が所定の比率値よりも大きい場合に第１のノードの電位が所定の電圧値まで立ち下げられた後、第１のノードが接地されるように印加回路の動作が制御される。
ここで、その表示装置においては、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により検出された回数の比率に応じて消費電力が変化する。すなわち、算出された比率が所定の比率値よりも大きい場合には、第１のノードが接地されることにより、表示パネルの複数の容量性発光素子の発光状態にかかわらず、常に最適な状態で消費電力を低減することが可能となる。
本発明に係る表示装置においては、表示パネルの第１の電極が複数群に分類されている。表示パネルの選択された容量性発光素子を発光させるためのアドレス期間において、ドライブ回路により、選択された容量性発光素子を発光させるためのデータパルスが複数群の第１の電極に印加される。
印加回路においては、アドレス期間に表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷が放出されて第１のノードの電位が立ち上げられる。そして、第１のノードと第１の電源端子とが接続されることにより、第１のノードの電位が第１の電源電圧まで立ち上げられる。その後、第１のノードと第１の電源端子との接続が遮断され、共振動作により第１のノードから誘導性素子を介して回収用容量性素子へ電荷が回収されて第１のノードの電位が立ち下げられる。これにより、複数群の第１の電極にデータパルスを印加するための駆動パルスが第１のノードに印加される。
このように、表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から第１のノードに電荷が放出され、表示パネルの容量と誘導性素子との共振動作により第１のノードから回収用容量性素子に電荷が回収されるので、駆動パルスの発生時の消費電力が低減される。
また、印加回路は、所定期間内における表示パネルの複数の容量性発光素子の発光および非発光の切り替わり回数に応じて回収用容量性素子に発生する電圧が変化するように動作する。この場合、電位制限回路により回収用容量性素子の電位が第１の電源電圧よりも低い所定値を超えないように制限されるので、連続する駆動パルスの波形が分離される。
これにより、ドライブ回路から複数群で互いに位相差が生じるようにそれぞれ複数群の第１の電極にデータパルスを印加することが可能となる。この場合、複数群の第１の電極に設けられる容量性発光素子の発光のタイミングが複数群の各々ごとに異なる。それにより、第２の電極に流れる発光電流が複数のピークに分離され、ピークの値が低減される。その結果、第１の電極と第２の電極との間にかかる駆動電圧において、発光電流による電圧降下が低減される。したがって、容量性発光素子が低い駆動電圧で安定に発光することが可能となる。
これらの結果、表示パネルの駆動マージンを損なうことなく消費電力を低減することが可能となる。
ここで、駆動マージンとは、容量性発光素子の安定な発光を得るために許容される駆動電圧の範囲をいう。
以下、本発明に係る表示装置およびその駆動方法の一例としてプラズマディスプレイ装置およびその駆動方法について図１〜図２８に基づき説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係るプラズマディスプレイ装置の基本構成を示すブロック図である。
図１のプラズマディスプレイ装置１００は、アナログ／デジタル変換器（以下、Ａ／Ｄコンバータと呼ぶ。）１、映像信号−サブフィールド対応付け器２、サブフィールド処理器３、第１のデータドライバ群４ａ、第２のデータドライバ群４ｂ、スキャンドライバ５、サステインドライバ６、プラズマディスプレイパネル（以下、ＰＤＰと略記する。）７、第１の電力回収回路８ａおよび第２の電力回収回路８ｂを備える。
Ａ／Ｄコンバータ１には、アナログの映像信号ＶＤが与えられる。Ａ／Ｄコンバータ１は、映像信号ＶＤをデジタルの画像データに変換し、映像信号−サブフィールド対応付け器２へ与える。
映像信号−サブフィールド対応付け器２は、１フィールドを複数のサブフィールドに分割して表示するため、１フィールドの画像データから各サブフィールドの画像データＳＰを生成し、サブフィールド処理器３へ与える。なお、本実施の形態に係るプラズマディスプレイ装置１００では、階調表示駆動方式として、アドレス・表示期間分離方式（以下、ＡＤＳ方式と略記する。）が用いられている。ＡＤＳ方式の詳細については後述する。
サブフィールド処理器３は、上記サブフィールドの画像データＳＰからデータドライバ制御信号ＤＳａ，ＤＳｂ、電力回収回路制御信号Ｈａ，Ｈｂ、スキャンドライバ制御信号ＣＳおよびサステインドライバ制御信号ＵＳを生成する。
データドライバ制御信号ＤＳａ，ＤＳｂは、それぞれ第１のデータドライバ群４ａおよび第２のデータドライバ群４ｂへ与えられる。電力回収回路制御信号Ｈａ，Ｈｂは、それぞれ第１の電力回収回路８ａおよび第２の電力回収回路８ｂへ与えられる。スキャンドライバ制御信号ＣＳはスキャンドライバ５へ与えられ、サステインドライバ制御信号ＵＳはサステインドライバ６へ与えられる。
第１のデータドライバ群４ａおよび第２のデータドライバ群４ｂの各々は、図示しない複数のデータドライバ集積回路および複数のモジュールから構成されている。第１のデータドライバ群４ａは、サブフィールド処理器３、第１の電力回収回路８ａおよびＰＤＰ７に接続され、第２のデータドライバ群４ｂは、サブフィールド処理器３、第２の電力回収回路８ｂおよびＰＤＰ７に接続されている。また、スキャンドライバ５およびサステインドライバ６の各々はＰＤＰ７に接続されている。
ＰＤＰ７は、複数のアドレス電極（データ電極）４１1 〜４１n ，４２1 〜４２n 、複数のスキャン電極（走査電極）１２1 〜１２m および複数のサステイン電極（維持電極）１３1 〜１３m を含む。ｍおよびｎは、それぞれ任意の整数である。複数のアドレス電極４１1 〜４１n ，４２1 〜４２n は画面の垂直方向に配列され、複数のスキャン電極１２1 〜１２m および複数のサステイン電極１３1 〜１３m は画面の水平方向に配列されている。なお、複数のサステイン電極１３1 〜１３m は共通に接続されている。図１において、アドレス電極４１1 〜４１n は画面の左側に配列されており、アドレス電極４２1 〜４２n は画面の右側に配列されている。
アドレス電極４１1 〜４１n ，４２1 〜４２n 、スキャン電極１２1 〜１２m およびサステイン電極１３1 〜１３m の各交点には、放電セル１４が形成されている。放電セル１４の各々が画面上の画素を構成する。図１において、画面上の放電セル１４は「ｍ行２ｎ列」となるように配列されている。
複数のアドレス電極４１1 〜４１n は第１のデータドライバ群４ａに接続され、複数のアドレス電極４２1 〜４２n は第２のデータドライバ群４ｂに接続されている。また、複数のスキャン電極１２1 〜１２m はスキャンドライバ５に接続され、複数のサステイン電極１３1 〜１３m はサステインドライバ６に接続されている。
ここで、スキャンドライバ５は、各スキャン電極１２1 〜１２m ごとに設けられた駆動回路を内部に備え、各駆動回路がＰＤＰ７の対応するスキャン電極１２1 〜１２m に接続されている。
第１のデータドライバ群４ａは、データドライバ制御信号ＤＳａに従い、書き込み期間において画像データＳＰに応じてＰＤＰ７の該当するアドレス電極４１1 〜４１n にデータパルスを印加する。なお、第１のデータドライバ群４ａの複数のデータドライバ集積回路の電源端子には、上記データパルスを生成するために、第１の電力回収回路８ａの出力が供給される。第１の電力回収回路８ａは電力回収回路制御信号Ｈａに従って動作する。書き込み期間における第１のデータドライバ群４ａおよび第１の電力回収回路８ａの動作の詳細については後述する。
第２のデータドライバ群４ｂは、データドライバ制御信号ＤＳｂに従い、書き込み期間において画像データＳＰに応じてＰＤＰ７の該当するアドレス電極４２1 〜４２n のいずれかにデータパルスを印加する。なお、第２のデータドライバ群４ｂの複数のデータドライバ集積回路の電源端子には、上記データパルスを生成するために、第２の電力回収回路８ｂの出力が供給される。第２の電力回収回路８ｂは電力回収回路制御信号Ｈｂに従って動作する。書き込み期間における第２のデータドライバ群４ｂおよび第２の電力回収回路８ｂの動作の詳細は、後述する第１のデータドライバ群４ａおよび第１の電力回収回路８ａの動作の詳細と同様である。
スキャンドライバ５は、スキャンドライバ制御信号ＣＳに従い、初期化期間において、初期セットアップパルスをＰＤＰ７の全てのスキャン電極１２1 〜１２m に同時に印加する。その後、書き込み期間においてシフトパルスを垂直走査方向にシフトしつつＰＤＰ７の複数のスキャン電極１２1 〜１２m に書き込みパルスを順に印加する。これにより、選択された放電セル１４においてアドレス放電が行われる。
また、スキャンドライバ５は、スキャンドライバ制御信号ＣＳに従い、維持期間において、周期的な維持パルスをＰＤＰ７の複数のスキャン電極１２1 〜１２m に印加する。一方、サステインドライバ６は、サステインドライバ制御信号ＵＳに従い、維持期間において、ＰＤＰ７の複数のサステイン電極１３1 〜１３m に、スキャン電極１２1 〜１２m の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、アドレス放電が行われた放電セル１４において維持放電が行われる。
図２は、図１のアドレス電極、スキャン電極およびサステイン電極に与えられる駆動電圧の一例を示すタイミング図である。
図２において、初期化期間Ｐ１には、複数のスキャン電極１２1 〜１２m に初期セットアップパルスＰｓｅｔが同時に印加される。その後、書き込み期間Ｐ２において、映像信号に応じてオンまたはオフするデータパルスＰｄａが各アドレス電極４１1 〜４１n ，４２1 〜４２n に印加され、このデータパルスＰｄａに同期して複数のスキャン電極１２1 〜１２m に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の選択された放電セル１４において順次アドレス放電が起こる。
なお、本実施の形態では図２に示すように、第１のデータドライバ群４ａによりデータパルスＰｄａがアドレス電極４１1 〜４１n に印加されるタイミングと第２のデータドライバ群４ｂによりデータパルスＰｄａがアドレス電極４２1 〜４２n に印加されるタイミングとの間でずれＴＲが生じている。ずれＴＲの詳細については後述する。
次に、維持期間Ｐ３において、複数のスキャン電極１２1 〜１２m に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３1 〜１３m に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
上述のように、本実施の形態に係るプラズマディスプレイ装置１００では、階調表示駆動方式としてＡＤＳ方式が用いられている。ここで、ＡＤＳ方式について説明する。図３は、図１のプラズマディスプレイ装置１００に用いられるＡＤＳ方式を説明するための説明図である。
ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドＳＦ１〜ＳＦ８に分割する。また、各サブフィールドＳＦ１〜ＳＦ８は、初期化期間Ｐ１、書き込み期間Ｐ２および維持期間Ｐ３に分離される。各サブフィールドＳＦ１〜ＳＦ８においては、図２の例と同様に、初期化期間Ｐ１に各サブフィールドのセットアップ処理が行われ、書き込み期間Ｐ２に点灯される放電セル１４を選択するためのアドレス放電が行われ、維持期間Ｐ３に表示のための維持放電が行われる。
サブフィールドＳＦ１〜ＳＦ８の維持期間Ｐ３には、それぞれ輝度（明るさ）が重み付けされている。各サブフィールドＳＦ１〜ＳＦ８の維持期間Ｐ３においては、重み付けされた輝度に応じた数の維持パルスがスキャン電極１２1 〜１２m およびサステイン電極１３1 〜１３m へ印加される。例えば、サブフィールドＳＦ１では、サステイン電極１３1 〜１３m に維持パルスが１回印加され、スキャン電極１２1 〜１２m に維持パルスが１回印加され、書き込み期間Ｐ２において選択された放電セル１４が２回維持放電を行う。また、サブフィールドＳＦ２では、サステイン電極１３1 〜１３m に維持パルスが２回印加され、スキャン電極１２1 〜１２m に維持パルスが２回印加され、書き込み期間Ｐ２において選択された放電セル１４が４回維持放電を行う。
このように、サブフィールドＳＦ１〜ＳＦ８では、それぞれ、１、２、４、８、１６、３２、６４および１２８の輝度の重み付けがなされ、これらのサブフィールドＳＦ１〜ＳＦ８を組み合わせることにより、輝度のレベルを０〜２５５までの２５６段階で調整することができる。なお、サブフィールドの分割数および重み付け値等は、上記の例に特に限定されず、種々の変更が可能であり、例えば、動画疑似輪郭を低減するために、サブフィールドＳＦ８を２つに分割して２つのサブフィールドの重み付け値を６４に設定してもよい。
続いて、図２のデータパルスＰｄａをアドレス電極４１1 〜４１n に印加するタイミングとデータパルスＰｄａをアドレス電極４２1 〜４２n に印加するタイミングとの間のずれＴＲについて説明する。
以下の説明において、データパルスＰｄａをアドレス電極４１1 〜４１n ，４２1 〜４２n に印加するタイミングをデータパルス印加タイミングと呼び、アドレス電極４１1 〜４１n に対するデータパルス印加タイミングとアドレス電極４２1 〜４２n に対するデータパルス印加タイミングとのずれＴＲをデータパルス位相差ＴＲと呼ぶ。
図４は図１のＰＤＰ７の表示状態の一例を示す模式図であり、図５はデータパルス位相差に対するアドレス放電電流の依存性を説明するための図である。
図４においては、ＰＤＰ７上の放電セル１４のうちスキャン電極１２1 上の放電セル１４の全てが発光している。
ここで、図４のＰＤＰ７の表示状態を実現する際にデータパルス位相差ＴＲが存在しない場合について説明する。図５（ａ）に示すようにデータパルス位相差ＴＲが存在しない場合、アドレス電極４１1 〜４１n 上の放電セル１４とアドレス電極４１1 〜４１n 上の放電セル１４とアドレス電極４２1 〜４２n 上の放電セル１４とは、同じタイミングｔ１でアドレス放電を起こす。それにより、スキャン電極１２1 には１つのピークを有する放電電流ＤＡ２が発生する。
この場合、スキャン電極１２1 には、アドレス電極４１1〜４１n 上の放電セル１４およびアドレス電極４２1〜４２n 上の放電セル１４の放電電流が同時に流れるため、放電電流ＤＡ２の振幅ＡＭ２は、大きくなる。それにより、スキャン電極１２1 に印加される書き込みパルスＰｗに大きな電圧降下Ｅ２が発生する。その結果、アドレス放電が不安定となる。したがって、安定したアドレス放電を行うためにはスキャン電極１２1 に印加すべき書き込みパルスＰｗの電圧ＳＨ２を高く設定しなければならない。
次に、図４のＰＤＰ７の表示状態を実現する際にデータパルス位相差ＴＲが存在する場合について説明する。図５（ｂ）に示すように、データパルス位相差ＴＲが存在する場合、アドレス電極４１1 〜４１n 上の放電セル１４は、タイミングｔ１でアドレス放電を起こし、アドレス電極４２1 〜４２n 上の放電セル１４は、タイミングｔ２でアドレス放電を起こす。それにより、スキャン電極１２1 には２つのピークを有する放電電流ＤＡ１が発生する。
この場合、スキャン電極１２1 には、アドレス電極４１1 〜４１n 上の放電セル１４の放電電流およびアドレス電極４２1 〜４２n 上の放電セル１４の放電電流が異なるタイミングで流れるため、放電電流ＤＡ１の振幅ＡＭ１は、データパルス位相差ＴＲが大きくなるにつれて小さくなる。それにより、スキャン電極１２1 に印加される書き込みパルスＰｗに発生する電圧降下量Ｅ１もデータパルス位相差ＴＲが大きくなるにつれて小さくなる。したがって、スキャン電極１２1 に印加すべき書き込みパルスＰｗの電圧ＳＨ１を低く設定した場合でも、安定した放電を確保することができる。換言すれば、データパルス位相差ＴＲを大きく設定することにより、放電セル１４の安定した放電を確保しつつ書き込みパルスＰｗの電圧（駆動電圧）を低減することができ、後述の駆動マージンが拡大される。
このように、本実施の形態に係るプラズマディスプレイ装置１００では、第１のデータドライバ群４ａおよび第２のデータドライバ群４ｂによるアドレス電極４１1 〜４１n ，４２1 〜４２n へのデータパルスＰｄａの印加時にデータパルス位相差ＴＲが発生する。これにより、放電セル１４の安定した放電を確保しつつ書き込みパルスＰｗの電圧（駆動電圧）を低減することができ、後述の駆動マージンが拡大される。
書き込み期間における図１の第１のデータドライバ群４ａ、第１の電力回収回路８ａおよびＰＤＰ７の構成および動作の詳細について図６〜図１６に基づき説明する。
図６は図１の第１のデータドライバ群４ａ、第１の電力回収回路８ａおよびＰＤＰ７の回路図である。上述のように第１の電力回収回路８ａは第１のデータドライバ群４ａを介してＰＤＰ７の複数のアドレス電極４１1 〜４１n に接続されている。図６では、ＰＤＰ７において各アドレス電極４１1 〜４１n に設けられた複数の放電セル１４の容量をアドレス電極容量Ｃｐ1 〜Ｃｐn とし、これらの総和をパネル容量Ｃｐとして表す。
図６によれば、第１の電力回収回路８ａは、回収コンデンサＣ１、回収コイルＬ、Ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する。）Ｑ１〜Ｑ４、ダイオードＤ１，Ｄ２および回収電位クランプ回路８０を含む。回収電位クランプ回路８０は、抵抗Ｒ１，Ｒ２，Ｒ３、ダイオードＤ３，Ｄ４およびバイポーラトランジスタ（以下、トランジスタと略記する。）Ｑ５を含む。
回収コンデンサＣ１は、ノードＮ３と接地端子との間に接続されている。ノードＮ３とノードＮ２との間にトランジスタＱ３およびダイオードＤ１が直列に接続され、ノードＮ２とノードＮ３との間にダイオードＤ２およびトランジスタＱ４が直列に接続されている。
回収コイルＬは、ノードＮ２とノードＮ１との間に接続されている。ノードＮ１と電源端子Ｖ１との間にトランジスタＱ１が接続され、ノードＮ１と接地端子との間にトランジスタＱ２が接続されている。
回収電位クランプ回路８０において、ノードＮ３とノードＮ４との間にはダイオードＤ３が接続され、ノードＮ４はトランジスタＱ５のエミッタに接続され、トランジスタＱ５のコレクタは抵抗Ｒ３を介して接地端子に接続されている。電源端子Ｖ１とノードＮ５との間に抵抗Ｒ１が接続され、ノードＮ５と接地端子との間に抵抗Ｒ２が接続されている。ノードＮ５はトランジスタＱ５のベースに接続されている。ノードＮ５とノードＮ４との間にはダイオードＤ４が接続されている。
第１のデータドライバ群４ａは、複数のＰチャネル電界効果トランジスタ（以下、トランジスタと略記する。）Ｑ１1 〜Ｑ１n 、複数のＮチャネル電界効果トランジスタ（以下、トランジスタと略記する。）Ｑ２1 〜Ｑ２n を含む。第１の電力回収回路８ａのノードＮ１とノードＮＤ1 〜ＮＤn との間には、それぞれトランジスタＱ１1 〜Ｑ１n が接続されている。ノードＮＤ1 〜ＮＤn と接地端子との間には、それぞれトランジスタＱ２1 〜Ｑ２n が接続されている。複数のトランジスタＱ１1 〜Ｑ１n ，Ｑ２1 〜Ｑ２n のゲートには、図１のサブフィールド処理器３のデータドライバ制御信号ＤＳａに基づいて生成される制御パルスＳａ1 〜Ｓａn が与えられる。
第１のデータドライバ群４ａのノードＮＤ1 〜ＮＤn には、それぞれＰＤＰ７のアドレス電極４１1 〜４１n が接続されている。アドレス電極４１1 〜４１n と接地端子との間にはそれぞれアドレス電極容量Ｃｐ1 〜Ｃｐn が形成されている。第１の電力回収回路８ａのノードＮ１と接地端子との間には、浮遊容量Ｃｆが存在する。
第２のデータドライバ群４ｂおよび第２の電力回収回路８ｂの構成は、上記の第１のデータドライバ群４ａおよび第１の電力回収回路８ａの構成と同様である。なお、第２のデータドライバ群４ｂの複数のトランジスタＱ１1 〜Ｑ１n ，Ｑ２1 〜Ｑ２n のゲートには、図１のサブフィールド処理器３のデータドライバ制御信号ＤＳｂに基づいて生成される制御パルスＳａ1 〜Ｓａn が与えられる。
電源端子Ｖ１には電源電圧Ｖｄａが与えられる。トランジスタＱ１〜Ｑ４のゲートには、それぞれ制御信号Ｓ１〜Ｓ４が与えられる。トランジスタＱ１〜Ｑ４は制御信号Ｓ１〜Ｓ４に基づいてオン／オフの切替動作を行う。なお、制御信号Ｓ１〜Ｓ４は、図１のサブフィールド処理器３から与えられる電力回収回路制御信号Ｈａに基づき生成される。なお、図１の第２の電力回収回路８ｂのトランジスタＱ１〜Ｑ４には電力回収回路制御信号Ｈｂに基づき生成される制御信号Ｓ１〜Ｓ４が与えられる。
図７は、図１の第１および第２の電力回収回路８ａ，８ｂの書き込み期間の動作を示すタイミング図である。図７には、図６のノードＮ１の電圧ＮＶ１およびトランジスタＱ１〜Ｑ４にそれぞれ与えられる制御信号Ｓ１〜Ｓ４の波形が実線により示されている。また、第２のデータドライバ群４ｂのノードＮ１の電圧ＮＶ１およびトランジスタＱ１〜Ｑ４にそれぞれ与えられる制御信号Ｓ１〜Ｓ４の信号波形が破線により示されている。
図７においては、第１の電力回収回路８ａにおける電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の後にかっこ書きで符号８ａを付し、第２の電力回収回路８ｂにおける電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の後にかっこ書きで符号８ｂを付している。
制御信号Ｓ１〜Ｓ４がハイレベルの場合にトランジスタＱ１〜Ｑ４はオンし、制御信号Ｓ１〜Ｓ４がローレベルの場合にトランジスタＱ１〜Ｑ４はオフする。
期間ＴＡにおいて、制御信号Ｓ３はハイレベルであり、制御信号Ｓ１，Ｓ２，Ｓ４はローレベルである。これにより、トランジスタＱ３がオンし、トランジスタＱ１，Ｑ２，Ｑ４がオフする。この場合、回収コンデンサＣ１がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により、ノードＮ１の電圧ＮＶ１が緩やかに上昇する。
このとき、回収コンデンサＣ１の電荷が、トランジスタＱ３、ダイオードＤ１および回収コイルＬを介して浮遊容量Ｃｆへ放出され、さらに第１のデータドライバ群４ａを介してＰＤＰ７のパネル容量Ｃｐへ放出される。
期間ＴＢにおいて、制御信号Ｓ１はハイレベルであり、制御信号Ｓ２〜Ｓ４はローレベルである。これにより、トランジスタＱ１がオンし、トランジスタＱ２〜Ｑ４がオフする。この場合、ノードＮ１がトランジスタＱ１を介して電源端子Ｖ１に接続される。それにより、ノードＮ１の電圧ＮＶ１は、急激に上昇するとともに電源端子Ｖ１に与えられる電源電圧Ｖｄａに固定される。
期間ＴＣにおいて、制御信号Ｓ４はハイレベルであり、制御信号Ｓ１〜Ｓ３はローレベルである。これにより、トランジスタＱ４がオンし、トランジスタＱ１〜Ｑ３がオフする。この場合、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により、ノードＮ１の電圧ＮＶ１が緩やかに下降する。このとき、浮遊容量Ｃｆおよびパネル容量Ｃｐの電荷が、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１へ回収される。
第１の電力回収回路８ａが、期間ＴＡ〜ＴＣの動作を繰り返すことにより、パネル容量Ｃｐおよび浮遊容量Ｃｆに蓄積された電荷が回収コンデンサＣ１に回収されるともに、回収された電荷が再びパネル容量Ｃｐおよび浮遊容量Ｃｆに与えられる。以下、パネル容量Ｃｐおよび浮遊容量Ｃｆより回収コンデンサＣ１に回収された電荷に基づく電力を回収電力と呼ぶ。
また、回収コンデンサＣ１に回収される電荷に基づく電圧は図６のノードＮ３の電圧と同じである。以下、ノードＮ３の電圧を回収電位Ｖｍと呼ぶ。図６の回収コンデンサＣ１および回収コイルＬは回収電位Ｖｍに基づくＬＣ共振を行う。これにより、図７に示すように、図６のノードＮ１の電圧ＮＶ１には変化ＡＣが生じる。電圧ＮＶ１の変化ＡＣは、回収電位Ｖｍに応じて変化する。
上記説明において、期間ＴＡ〜ＴＣの間、制御信号Ｓ２は常にローレベルであり、トランジスタＱ２は常にオフしている。しかしながら、制御信号Ｓ２は書き込み期間Ｐ２（図２）の終了とともにハイレベルとなり、再び書き込み期間Ｐ２が開始されるとともにローレベルとなる。これにより、トランジスタＱ２は書き込み期間Ｐ２以外で常にオンし、ノードＮ１が接地端子に接続される。この動作は、後述のチャージポンプ回路に所定量の電荷を蓄えるために行われる。
ところで、期間ＴＡ〜ＴＣにおいて、図６の第１の電力回収回路８ａの回収電位クランプ回路８０では次の動作が行われている。
回収電位クランプ回路８０において、電源端子Ｖ１と接地端子との間に抵抗Ｒ１，Ｒ２が直列に接続されている。これにより、抵抗Ｒ１，Ｒ２間のノードＮ５には所定の電圧ＮＶ５が発生している。一方、ノードＮ４にはノードＮ３の回収電位Ｖｍが与えられる。ここでは、説明を簡単にするためダイオードＤ３による電圧降下（例えば、０．７Ｖ）は無視する。回収電位Ｖｍは後述の第１のデータドライバ群４ａの動作に基づいて変動する。
トランジスタＱ５は、ノードＮ５の電圧ＮＶ５がノードＮ４の電圧以上である場合にオフし、ノードＮ５の電圧ＮＶ５がノードＮ４の電圧より低い場合にオンする。つまり、トランジスタＱ５は、ノードＮ３の回収電位Ｖｍが電圧ＮＶ５以下である場合にオフし、ノードＮ３の回収電位Ｖｍが電圧ＮＶ５よりも高い場合にオンする。
これにより、回収電位Ｖｍが電圧ＮＶ５以下である場合、トランジスタＱ５がオフするので、回収コンデンサＣ１に蓄えられた電荷は接地端子に放出されることなく保存される。
また、回収電位Ｖｍが電圧ＮＶ５より高い場合、トランジスタＱ５がオンするので、回収コンデンサＣ１に蓄えられた電荷がノードＮ３、ダイオードＤ３、ノードＮ４、トランジスタＱ５および抵抗Ｒ３を介して接地端子に放出される。その結果、ノードＮ３の回収電位Ｖｍは電圧ＮＶ５を超えない。
以下、図６の抵抗Ｒ１，Ｒ２および電源端子Ｖ１に印加される電源電圧Ｖｄａにより設定される電圧ＮＶ５に基づいて制限される回収電位Ｖｍの上限値を限界電圧Ｖｒと呼ぶ。
なお、上記説明において、ダイオードＤ３による電圧降下を考慮した場合、ノードＮ５の電圧ＮＶ５は限界電圧ＶｒよりもダイオードＤ３の電圧降下分低く設定される。
このように、回収電位クランプ回路８０は、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒを超える場合にクランプ動作を行う。したがって、回収電位Ｖｍは限界電圧Ｖｒを超えない。本実施の形態に係るプラズマディスプレイ装置１００に回収電位クランプ回路８０を設けた理由については後述する。
図７において、第２の電力回収回路８ｂのノードＮ１の電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の波形は、第１の電力回収回路８ａのノードＮ１の電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の波形と同一であるが、位相のずれＴＲが生じている。このタイミングのずれＴＲは図５のデータパルス位相差ＴＲに相当する。
続いて、図７の電圧ＮＶ１の立ち上がりごとに変化する回収電位Ｖｍについて、第１の電力回収回路８ａおよび第１のデータドライバ群４ａの動作に基づき説明する。
図８は、ＰＤＰ７の表示状態の一例を示す模式図であり、図９〜図１１は図８の表示状態を得る場合の図６のノードＮ１の電圧ＮＶ１、アドレス電極４１1 に印加されるデータパルスＰｄａおよび第１のデータドライバ群４ａに与えられる制御パルスＳａ1 〜Ｓａ4 のタイミングを示す図である。なお、図８では図１のＰＤＰ７の一部のみが示されている。
図８（ａ）には、図１のＰＤＰ７の全ての画素が「白」を表示する一例が示されている。以下、このようにＰＤＰ７の全ての画素が「白」を表示する表示状態を「全白」と呼ぶ。この場合、ＰＤＰ７の画素を構成する全ての放電セル１４が放電する。
図８（ｂ）には、図１のＰＤＰ７の全ての画素が「黒」を表示する一例が示されている。以下、このようにＰＤＰ７の全ての画素が「黒」を表示する表示状態を「全黒」と呼ぶ。この場合、ＰＤＰ７の画素を構成する全ての放電セル１４が放電しない。
図８（ｃ）には、図１のＰＤＰ７の上下左右方向において、画素が交互に「白」および「黒」を表示する一例が示されている。図８（ｃ）においては、アドレス電極４１1 上の放電セル１４により形成される画素が上から「白」、「黒」、「白」および「黒」を表示し、アドレス電極４１2 上の放電セル１４により形成される画素が上から「黒」、「白」、「黒」および「白」を表示している。以下、このようにＰＤＰ７の画素が上下左右方向において交互に「白」および「黒」を表示する状態をトリオ市松と呼ぶ。この場合、ＰＤＰ７の上下左右方向において１つおきの画素を構成する放電セル１４が放電し、それらの間の放電セル１４が放電しない。
図８（ａ）のＰＤＰ７の表示状態において、図６のノードＮ１の電圧ＮＶ１、アドレス電極４１1 に印加されるデータパルスＰｄａおよび第１のデータドライバ群４ａに与えられる制御パルスＳａ1 〜Ｓａ4 は図９に示すように変化する。
図９に示すように、ＰＤＰ７が「全白」である場合、図６のノードＮ１の電圧ＮＶ１の変化ＡＣは、図６のノードＮ３の回収電位Ｖｍに応答して変化する。回収電位Ｖｍは図７の電圧ＮＶ１の立ち上がりごとに変化する。
図９によれば、電圧ＮＶ１の変化ＡＣは、電圧ＮＶ１の立ち上がりごとに順次小さくなっている。この場合、書き込み期間Ｐ２では、制御パルスＳａ1 〜Ｓａ4 が常にローレベルとなる。これにより、ＰＤＰ７が「全白」である場合、トランジスタＱ１1 〜Ｑ１4 は常にオンし、トランジスタＱ２1 〜Ｑ２4 は常にオフする。その結果、アドレス電極４１1 には電圧ＮＶ１がデータパルスＰｄａとして印加されるためアドレス電極４１1 の電圧は電圧ＮＶ１と同様に変化している。
図９の期間ＰＣにおいて、ノードＮ１の電圧ＮＶ１は上述のように図６の回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により上昇し、電源端子Ｖ１に印加される電圧Ｖｄａにより固定され、その後、回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により下降する。
トランジスタＱ１1 〜Ｑ１4 が常にオンし、トランジスタＱ２1 〜Ｑ２4 が常にオフすることにより、電圧ＮＶ１の上昇時には回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆおよびパネル容量Ｃｐに放出される。一方、電圧ＮＶ１の下降時には浮遊容量Ｃｆおよびパネル容量Ｃｐに蓄えられた電荷が回収コンデンサＣ１に回収される。
ＰＤＰ７が「全白」である場合、上述のような期間ＰＣが繰り返し行われることにより、回収コンデンサＣ１に蓄えられる電荷は徐々に上昇する。したがって、図６のノードＮ３の回収電位Ｖｍはアドレス電極４１1 〜４１4 へのデータパルスＰｄａの印加とともに順次上昇する。これにより、第１のデータドライバ群４ａにおける回路損失（図９の矢印ＬＱ）が低減される。第２のデータドライバ群４ｂにおいても同様に回路損失が低減される。
ただし、回収電位Ｖｍは、図６の回収電位クランプ回路８０により図７の限界電圧Ｖｒよりも上昇しない。その結果、上述の電圧ＮＶ１の変化ＡＣは回収電位Ｖｍが限界電圧Ｖｒに固定されることにより一定となる。回収電位Ｖｍの変化の詳細については後述する。
図１０に示すように、ＰＤＰ７が「全黒」である場合、図６のノードＮ１の電圧ＮＶ１の変化ＡＣは、図６のノードＮ３の回収電位Ｖｍに応答して変化する。回収電位Ｖｍは図７の電圧ＮＶ１の立ち上がりごとに変化する。
図１０によれば、電圧ＮＶ１の変化ＡＣは、電圧ＮＶ１の立ち上がりごとに順次小さくなっている。この場合、書き込み期間Ｐ２では、制御パルスＳａ1 〜Ｓａ4 が常にハイレベルとなる。これにより、ＰＤＰ７が「全黒」である場合、トランジスタＱ１1 〜Ｑ１4 は常にオフし、トランジスタＱ２1 〜Ｑ２4 は常にオンする。その結果、アドレス電極４１1 には電圧ＮＶ１がデータパルスＰｄａとして印加されないためアドレス電極４１1 の電圧は常に接地電位Ｖｇとなっている。
図１０の期間ＰＣにおいて、ノードＮ１の電圧ＮＶ１は上述のように図６の回収コイルＬと浮遊容量ＣｆとのＬＣ共振により上昇し、電源端子Ｖ１に印加される電圧Ｖｄａに固定され、その後、回収コイルＬと浮遊容量ＣｆとのＬＣ共振により下降する。
トランジスタＱ１1 〜Ｑ１4が常にオフし、トランジスタ Ｑ２1 〜Ｑ２4 が常にオンすることにより、電圧ＮＶ１の上昇時には回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆに放出される。一方、電圧ＮＶ１の下降時には浮遊容量Ｃｆに蓄えられた電荷が回収コンデンサＣ１に回収される。
ＰＤＰ７が「全黒」である場合、上述のような期間ＰＣが繰り返し行われることにより、回収コンデンサＣ１に蓄えられる電荷は徐々に上昇する。したがって、図６のノードＮ３の回収電位Ｖｍは電圧ＮＶ１の立ち上がりごとに順次上昇する。これにより、第１のデータドライバ群４ａにおける回路損失（図１０の矢印ＬＱ）が低減される。第２のデータドライバ群４ｂにおいても同様に回路損失が低減される。
ただし、回収電位Ｖｍは、図６の回収電位クランプ回路８０により図７の限界電圧Ｖｒよりも上昇しない。その結果、上述の電圧ＮＶ１の変化ＡＣは回収電位Ｖｍが限界電圧Ｖｒに固定されることにより一定となる。
図１１に示すように、ＰＤＰ７が「トリオ市松」である場合、図６のノードＮ１の電圧ＮＶ１の変化ＡＣは、電圧ＮＶ１の初めの立ち上がり時を除き、一定となる。これは、図６のノードＮ３の回収電位Ｖｍが電圧ＮＶ１の初めの立ち上がり時を除き一定となるためである。
この場合、書き込み期間Ｐ２において、制御パルスＳａ1 ，Ｓａ3 は、電圧ＮＶ１の立ち上がりごとにローレベルとハイレベルとを繰り返す。また、制御パルスＳａ2 ，Ｓａ4 は、電圧ＮＶ１の立ち上がりごとに制御パルスＳａ1 ，Ｓａ3 と逆にハイレベルとローレベルとを繰り返す。これにより、各トランジスタＱ１1 〜Ｑ１4のオン／オフおよびトランジスタＱ２1 〜Ｑ２4のオン／オフが期間ＰＣごとに切り換わる。その結果、アドレス電極４１1 の電圧は、制御パルスＳａ1 ，Ｓａ3 がローレベルの場合に図７の電圧Ｖｄａまで上昇し、制御パルスＳａ2 ，Ｓａ4 がローレベルの場合に接地電位Ｖｇとなる。
図１１の期間ＰＣにおいて、ノードＮ１の電圧ＮＶ１は上述のように図６の回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により上昇し、電源端子Ｖ１に印加される電圧Ｖｄａに固定され、その後、回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により下降する。
回収電位Ｖｍは初めの期間ＰＣから２番目の期間ＰＣにおいて後述の最小回収電位Ｖｓに変化し、その後、最小回収電位Ｖｓから変化しない。
初めの期間ＰＣにおいては、電圧ＮＶ１の上昇時にトランジスタＱ１1 がオンし、トランジスタＱ２1 がオフすることにより、回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ1 に放出される。ここで、アドレス電極容量Ｃｐ1 は、オン状態にあるトランジスタＱ１1 と接続されている。また、トランジスタＱ１2 がオフし、トランジスタＱ２2 がオンすることにより、回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆに回収される。
そして、電圧ＮＶ１の下降時には浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ1 に蓄えられた電荷が回収コンデンサＣ１に回収される。ここで、電圧ＮＶ１は浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ1 に蓄えられる電荷により接地電位Ｖｇまで下降することなく所定の電圧Ｖｇｘまで下降する。このときのノードＮ３の回収電位Ｖｍが後述の最小回収電位Ｖｓである。
この初めの期間ＰＣにおいて、アドレス電極４１1 には図１１に示すようにデータパルスＰｄａが印加される。そして、アドレス電極４１2 にはデータパルスＰｄａは印加されない。
２度目の期間ＰＣにおいては、電圧ＮＶ１の上昇時にトランジスタＱ１1 がオフし、トランジスタＱ２1 がオンすることにより、回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆに放出される。また、トランジスタＱ１2 がオンし、トランジスタＱ２2 がオフすることにより、回収コンデンサＣ１に蓄えられた電荷が浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ2 に放出される。ここで、アドレス電極容量Ｃｐ1 は、オン状態にあるトランジスタＱ１1 と接続されている。
そして、電圧ＮＶ１の下降時には浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ2 に蓄えられた電荷が回収コンデンサＣ１に回収される。ここで、電圧ＮＶ１は浮遊容量Ｃｆおよびパネル容量Ｃｐ2 に蓄えられる電荷により接地電位Ｖｇまで下降することなく所定の電圧Ｖｇｘまで下降する。上記と同様に、このときの回収電位Ｖｍが後述の最小回収電位Ｖｓである。なお、初めの期間ＰＣにおいてアドレス電極容量Ｃｐ2 に蓄えられた電荷は、アドレス電極４１1 およびトランジスタＱ１1 を介して接地端子に放出される。
この期間ＰＣ２において、アドレス電極４１2 には図１１に示すようにデータパルスＰｄａが印加される。そして、アドレス電極４１1 にはデータパルスＰｄａは印加されない。
上記では、図７の電圧ＮＶ１の変化を２本のアドレス電極４１1 ，４１2 の電圧の変化に基づき説明したが、他のアドレス電極４１3 〜４１n についてもアドレス電極４１1 ，４１2 と同様の電圧の変化が生じるため、電圧ＮＶ１は浮遊容量Ｃｆおよびアドレス電極容量Ｃｐ1 〜Ｃｐn に蓄えられる電荷により変化する。
このように、ＰＤＰ７が「トリオ市松」である場合、上述のような期間ＰＣの動作が各アドレス電極４１1 〜４１n ごとに交互に繰り返し行われるため、全アドレス電極４１1 〜４１n に接続されるアドレス電極容量Ｃｐ1 〜Ｃｐn に最大の電荷が蓄えられることがない。その結果、回収電位Ｖｍは上昇せず後述の最小回収電位Ｖｓとなる。この場合の第１のデータドライバ群４ａの回路損失が図１１の矢印ＬＱで示されている。この回路損失は第２のデータドライバ群４ｂにおいても同様に消費される。
続いて、本実施の形態に係るプラズマディスプレイ装置１００に回収電位クランプ回路８０を設けた理由について図１２および図１３に基づきする。
図１２および図１３は、図６の回収電位クランプ回路８０の働きを説明するための図である。上述のように、本実施の形態に係るプラズマディスプレイ装置１００では、図６の第１の電力回収回路８ａおよび第２の電力回収回路８ｂにより、回路損失が低減されている。
例えば、ＰＤＰ７が「全白」である場合、上述のように図１の各アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧は、データパルスＰｄａが印加されるとともに順次上昇する（図１２（ａ）および図１３（ａ））。その結果、図６のパネル容量Ｃｐより回収コンデンサＣ１に回収された電荷に基づく回収電力（矢印ＲＱ）が各アドレス電極４１1 〜４１n ，４２1 〜４２n へのデータパルスＰｄａの印加とともに順次減少してゆく。
ここで、比較のために図６の第１の電力回収回路８ａおよび第２の電力回収回路８ｂに回収電位クランプ回路８０が設けられない場合を説明する。この場合、アドレス電極４１1 〜４１n ，４２1 〜４２n へのデータパルスＰｄａの印加が連続すると、アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧は、図１２（ｂ），（ｃ）に示すように図６の電源端子Ｖ１に印加される電圧Ｖｄａに固定される。
ところで、本実施の形態に係るプラズマディスプレイ装置１００では、アドレス電極４１1 〜４１n ，４２1 〜４２n へのデータパルスＰｄａの印加時にデータパルス位相差ＴＲを発生させるため、アドレス電極４１1 〜４１n へデータパルスＰｄａを印加するタイミングｔ１とアドレス電極４２1 〜４２n へデータパルスＰｄａを印加するタイミングｔ２とをずらしている（図１２（ｂ），（ｃ））。
しかしながら、アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧が電圧Ｖｄａに固定されるため、データパルスＰｄａの立ち上がり部分が特定されず、確実にデータパルス位相差ＴＲを得ることができない。つまり、アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧とスキャン電極１２1 〜１２m に印加される図２の書き込みパルスＰｗの電圧との差が、常にアドレス放電に必要な電圧値を超えてしまう。
したがって、図１２（ｂ），（ｃ）に示すように、アドレス電極４１1 〜４１n へタイミングｔ１に印加されるデータパルスＰｄａに対応して、書き込みパルスＰｗが与えられるスキャン電極１２k （ｋは１〜ｍのうちの任意の整数）においては、アドレス電極４１1〜４１n 上の放電セル１４およびアドレス電極４２1〜４２n 上の放電セル１４の放電電流が同時に流れる。
つまり、アドレス電極４１1 〜４１n ，４２1 〜４２n のデータパルスＰｄａの立ち上がりが特定されないため、スキャン電極１２k への書き込みパルスＰｗの印加タイミングｔ３に対応して、アドレス電極４１1 〜４１n 上の放電セル１４とアドレス電極４２1 〜４２n 上の放電セル１４とは、同じタイミングでアドレス放電を起こす。それにより、スキャン電極１２k には１つのピークを有する放電電流ＤＡ３が発生する。
この場合、スキャン電極１２k には、アドレス電極４１1 〜４１n 上の放電セル１４およびアドレス電極４２1 〜４２n 上の放電セル１４の放電電流が同時に流れるため、放電電流ＤＡ３の振幅ＡＭ３は、大きくなる（図１２（ｅ））。それにより、スキャン電極１２k に印加される書き込みパルスＰｗに大きな電圧降下Ｅ３が発生する（図１２（ｄ））。その結果、上述のようにアドレス放電が不安定となる。
このように、図６の第１の電力回収回路８ａおよび第２の電力回収回路８ｂに回収電位クランプ回路８０が設けられない場合、データパルス位相差ＴＲを得ることができず、安定したアドレス放電を確保することができない。
これに対し、本実施の形態に係るプラズマディスプレイ装置１００では、図６の第１の電力回収回路８ａおよび第２の電力回収回路８ｂに回収電位クランプ回路８０が設けられている。
回収電位クランプ回路８０は回収電力（矢印ＲＱ）の減少を所定の値にとどめる。したがって、アドレス電極４１1 〜４１n ，４２1 〜４２n へのデータパルスＰｄａの印加が連続する場合であっても、アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧は、図１３（ｂ），（ｃ）に示すようにデータパルスＰｄａごとに立ち上がり部分Ｓｔを有する。
上記と同様に、本実施の形態に係るプラズマディスプレイ装置１００では、アドレス電極４１1 〜４１n へデータパルスＰｄａを印加するタイミングｔ１とアドレス電極４２1 〜４２n へデータパルスＰｄａを印加するタイミングｔ２とをずらしている（図１３（ｂ），（ｃ））。
アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧がデータパルスＰｄａごとに立ち上がり部分Ｓｔを有することにより、データパルス位相差ＴＲを得ることができる。つまり、アドレス電極４１1 〜４１n ，４２1 〜４２n の電圧とスキャン電極１２1 〜１２m に印加される図２の書き込みパルスＰｗの電圧との差が、立ち上がり部分Ｓｔごとにアドレス放電に必要な電圧値を超える。
したがって、図１３（ｂ），（ｃ）に示すように、アドレス電極４１1 〜４１n へタイミングｔ１に印加されるデータパルスＰｄａに対応して、書き込みパルスＰｗが与えられるスキャン電極１２k （ｋは１〜ｍのうちの任意の整数）においては、アドレス電極４１1 〜４１n 上の放電セル１４およびアドレス電極４２1 〜４２n 上の放電セル１４の放電電流がデータパルス位相差ＴＲ分ずれたタイミングで流れる。
それにより、アドレス電極４１1 〜４１n 上の放電セル１４はタイミングｔ１でアドレス放電を起こし、アドレス電極４２1 〜４２n 上の放電セル１４はタイミングｔ２でアドレス放電を起こす。それにより、スキャン電極１２k には２つのピークを有する放電電流ＤＡ４が発生する。
この場合、スキャン電極１２k には、アドレス電極４１1 〜４１n 上の放電セル１４およびアドレス電極４２1 〜４２n 上の放電セル１４の放電電流がデータパルス位相差ＴＲ分ずれたタイミングで流れるため、放電電流ＤＡ４の振幅ＡＭ４は、小さくなる（図１３（ｅ））。それにより、スキャン電極１２k に印加される書き込みパルスＰｗに発生する電圧降下Ｅ４が低減される（図１３（ｄ））。その結果、アドレス放電が安定となる。
このように、本実施の形態に係るプラズマディスプレイ装置１００では、図６の第１の電力回収回路８ａおよび第２の電力回収回路８ｂに回収電位クランプ回路８０を設けることにより、アドレス電極４１1 〜４１n ，４２1 〜４２n へ個々に立ち上がり部分Ｓｔを有するデータパルスＰｄａを印加することができる。その結果、データパルス位相差ＴＲを得ることができ、安定したアドレス放電を確保することができる。
続いて、図６のノードＮ３の回収電位Ｖｍの変化について説明する。図１４は、書き込み期間における図６のノードＮ３の回収電位Ｖｍの変化を示す波形図である。
図１４では、回収電位Ｖｍの変化が図６のノードＮ１の電圧ＮＶ１の変化とともに示されている。以下の説明において、図中の矢印Ｐａ１，Ｐａ２，Ｐａ３で示されるパルス期間Ｐａ１，Ｐａ２，Ｐａ３の各々は、それぞれ期間ＴＡ，ＴＢ，ＴＣを含む。
パルス期間Ｐａ１の期間ＴＡにおいて、回収電位Ｖｍは回収コンデンサＣ１から浮遊容量Ｃｆおよびパネル容量Ｃｐへの電荷の放出により低下する。そして、期間ＴＢでは、回収電位Ｖｍは一定の値に保持される。その後、期間ＴＣでは浮遊容量Ｃｆおよびパネル容量Ｃｐに蓄えられた電荷が回収コンデンサＣ１に回収されることにより、回収電位Ｖｍの値は上昇する。
この回収電位Ｖｍの上昇は浮遊容量Ｃｆおよびパネル容量Ｃｐから回収される電荷の量により変化する。
パルス期間Ｐａ２の期間ＴＡにおいて、回収電位Ｖｍは回収コンデンサＣ１から浮遊容量Ｃｆおよびパネル容量Ｃｐへの電荷の放出により再び低下する。そして、期間ＴＢでは、回収電位Ｖｍは一定の値に保持される。その後、期間ＴＣでは浮遊容量Ｃｆおよびパネル容量Ｃｐに蓄えられた電荷が回収コンデンサＣ１に再び回収されることにより、回収電位Ｖｍの値は上昇する。
ここで、回収電位Ｖｍの上昇が限界電圧Ｖｒを超える場合、図６の回収電位クランプ回路８０の働きにより、回収電位Ｖｍは限界電圧Ｖｒに固定される。このパルス期間Ｐａ２での回収電位Ｖｍの変化は、パルス期間Ｐａ３においても同様に行われる。
なお、各パルス期間において、期間ＴＡに回収コンデンサＣ１から放出される電荷に比べ、期間ＴＣに回収コンデンサＣ１に回収される電荷が少ない状態が続くと、回収電位Ｖｍは各パルス期間ごとに順次低下していく。この場合の回収電位Ｖｍの最小値を最小回収電位Ｖｓとする。最小回収電位Ｖｓは、図６の電源端子Ｖ１に印加される電源電圧Ｖｄａの１／２よりも大きい値となる。
図１５は、図１４の回収電位Ｖｍと各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数との関係を示すグラフである。図１５では、縦軸がサブフィールドごとの回収電位Ｖｍを表し、横軸が各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数を表す。
ここで、累積立ち上がり数とは制御パルスＳａ1 〜Ｓａn の立ち上がりの累積回数をいう。換言すれば、累積立ち上がり数は図１のＰＤＰ７における複数の放電セル１４の放電と非放電との切り替わりの回数である。回収電位Ｖｍは制御パルスＳａ1 〜Ｓａn の累積立ち上がり数に応じて変化する。
例えば、ＰＤＰ７が「全白」または「全黒」を表示する場合、制御パルスＳａ1 〜Ｓａn の累積立ち上がり数は、放電セル１４の放電または非放電が切り替わることなく連続するため最少となる。このように、制御パルスＳａ1 〜Ｓａn の累積立ち上がり数が少ない場合、回収電位Ｖｍは電源電圧Ｖｄａに収束する。これにより、回収電位Ｖｍが上昇するので、第１および第２のデータドライバ群４ａ，４ｂの回路損失が累積立ち上がり数に応じて低減される。
本実施の形態においては、回収電位Ｖｍは図６の回収電位クランプ回路８０の働きにより限界電圧Ｖｒを超えない。回収電位Ｖｍが限界電圧Ｖｒとなった場合、上述のように電圧ＮＶ１には限界電圧Ｖｒを中心とした変化ＡＣが生じる。
回収電位クランプ回路８０が回収電位Ｖｍを限界電圧Ｖｒまでに制限することにより、図１２および図１３において説明したようなデータパルス位相差ＴＲを得ることができる。このデータパルス位相差ＴＲの効果により、スキャン電極１２に流れる放電電流のピークが低減されるため、データパルスＰｄａが連続してアドレス電極４１1 〜４１n に印加される場合の各放電セル１４の放電が安定して行われる。
ＰＤＰ７が「トリオ市松」を表示する場合、制御パルスＳａ1 〜Ｓａn の累積立ち上がり数は、全ての放電セル１４間において放電と非放電との切り替わりが生じるため最多となる。このように、累積立ち上がり数が多い場合、回収電位Ｖｍは所定の値を有する最小回収電位Ｖｓに収束する。図１５に示すように、最小回収電位Ｖｓは電源電位Ｖｄａの１／２よりも少し高い値を示す。
図３の各サブフィールドの書き込み期間Ｐ２終了時において、第１の電力回収回路８ａおよび第２の電力回収回路８ｂに回収される電力は、リセットされることなく、次のサブフィールドの書き込み期間に用いられる。このため、回収コンデンサＣ１による回収電位Ｖｍは書き込み期間Ｐ２以外で徐々に放電される。
図６の第１の電力回収回路８ａに内蔵されるチャージポンプ回路について説明する。上述のように、図６の第１の電力回収回路８ａにはチャージポンプ回路が内蔵される。
図１６は図６の第１の電力回収回路８ａに設けられるチャージポンプ回路の一例を示す回路図である。図１６においては、図６の破線ＮＦの範囲に設けられるチャージポンプ回路ＣＧ１，ＣＧ２の詳細な構成が示されている。このチャージポンプ回路ＣＧ１，ＣＧ２は、トランジスタＱ１，Ｑ３のゲートに印加する制御信号Ｓ１，Ｓ３を制御するために用いられる。
図１６において、チャージポンプ回路ＣＧ１は、ダイオードＤｐ１、コンデンサＣＣｐ１および電界効果トランジスタ（以下、ＦＥＴと略記する。）ドライバＦＤ１を含む。また、チャージポンプ回路ＣＧ２は、ダイオードＤｐ２、コンデンサＣＣｐ２およびＦＥＴドライバＦＤ２を含む。
図１６において、ＦＥＴドライバＦＤ１は、図１のサブフィールド処理器３、電源端子Ｖｐ１、接地端子、ノードＮ１，ＮａおよびトランジスタＱ１に接続されている。電源端子Ｖｐ２とノードＮａとの間にダイオードＤｐ１が接続され、ノードＮ１とノードＮａとの間にコンデンサＣＣｐ１が接続されている。
ＦＥＴドライバＦＤ２は、図１のサブフィールド処理器３、電源端子Ｖｐ３、接地端子、ノードＮｂ，ＮｃおよびトランジスタＱ３に接続されている。電源端子Ｖｐ４とノードＮｃとの間にダイオードＤｐ２が接続され、ノードＮｂとノードＮｃとの間にコンデンサＣＣｐ２が接続されている。
次に、チャージポンプ回路ＣＧ１の動作について説明する。下記の説明において、トランジスタＱ１は、ゲートにソースより約１５Ｖ高い電圧が与えられたときにオンするものとする。また、電源端子Ｖｐ１には５Ｖの電圧が印加され、電源端子Ｖｐ２には１５Ｖの電圧が印加される。
ＦＥＴドライバＦＤ１には、電源端子Ｖｐ１の電圧が電源電圧Ｖｃｃとして印加され、ノードＮ１の電圧が基準電圧ＶＺとして印加され、ノードＮａの電圧がバイアス電圧ＶＢとして印加される。さらに、ＦＥＴドライバＦＤ１には、図１のサブフィールド処理器３から電力回収回路制御信号Ｈａが与えられる。
図２の書き込み期間Ｐ２以外の期間のチャージポンプ回路ＣＧ１の動作を説明する。この場合、図６のトランジスタＱ２がオンする。これにより、ノードＮ１は接地端子に接続されるので、ノードＮ１の電圧ＮＶ１は接地電位となる。それにより、ノードＮａの電圧がノードＮ１の電圧ＮＶ１よりも高くなるので、コンデンサＣＣｐ１には電源端子Ｖｐ２に印加される１５Ｖの電源電圧により電荷が蓄えられる。その結果、ノードＮａには約１５Ｖのバイアス電圧ＶＢが発生する。
書き込み期間Ｐ２のチャージポンプ回路ＣＧ１の動作を説明する。書き込み期間Ｐ２において、ノードＮ１の電圧ＮＶ１は図７に示したように変化する。
この場合、ＦＥＴドライバＦＤ１には、ノードＮ１から基準電圧ＶＺとして電圧ＮＶ１が与えられるとともに、書き込み期間Ｐ２以外の期間にコンデンサＣＣｐ１に蓄えられた電荷に基づく約１５Ｖのバイアス電圧ＶＢが与えられる。
ＦＥＴドライバＦＤ１は、図７の期間ＴＢにおいて電力回収回路制御信号Ｈａに基づいて制御信号Ｓ１を基準電圧ＶＺよりもバイアス電圧ＶＢだけ高いレベル（ハイレベル）に立ち上げる。その結果、トランジスタＱ１のゲートの電圧がソースの電圧よりも約１５Ｖ高くなり、トランジスタＱ１がオンする。
次に、チャージポンプ回路ＣＧ２の動作について説明する。下記の説明において、トランジスタＱ３は、ゲートにソースの電圧より約１５Ｖ高い電圧が与えられたときにオンするものとする。また、電源端子Ｖｐ３には５Ｖの電圧が印加され、電源端子Ｖｐ４には１５Ｖの電圧が印加される。
ＦＥＴドライバＦＤ２には、電源端子Ｖｐ３の電圧が電源電圧Ｖｃｃとして印加され、ノードＮｂの電圧が基準電圧ＶＺとして印加され、ノードＮｃの電圧がバイアス電圧ＶＢとして印加される。さらに、ＦＥＴドライバＦＤ２には、図１のサブフィールド処理器３から電力回収回路制御信号Ｈａが与えられる。
図２の書き込み期間Ｐ２以外の期間のチャージポンプ回路ＣＧ２の動作を説明する。この場合、図６のトランジスタＱ２がオンする。これにより、ノードＮ１は接地端子に接続されるので、ノードＮ１の電圧ＮＶ１は接地電位となる。それにより、ノードＮ２の電圧ＮＶ２が接地電位となり、ノードＮｂの電位ＮＶｂが接地電位となる。ノードＮｃの電圧がノードＮｂの電圧ＮＶｂよりも高くなるので、コンデンサＣＣｐ２には電源端子Ｖｐ４に印加される１５Ｖの電源電圧により電荷が蓄えられる。その結果、ノードＮｃには約１５Ｖのバイアス電圧ＶＢが発生する。
書き込み期間Ｐ２のチャージポンプ回路ＣＧ２の動作を説明する。書き込み期間Ｐ２において、ノードＮｂの電圧ＮＶｂは変化する。
この場合、ＦＥＴドライバＦＤ２には、ノードＮｂから基準電圧ＶＺとして電圧ＮＶｂが与えられるとともに、書き込み期間Ｐ２以外の期間にコンデンサＣＣｐ２に蓄えられた電荷に基づく約１５Ｖのバイアス電圧ＶＢが与えられる。
ＦＥＴドライバＦＤ２は、図７の期間ＴＡにおいて、電力回収回路制御信号Ｈａに基づいて制御信号Ｓ３を基準電圧ＶＺよりもバイアス電圧ＶＢだけ高いレベル（ハイレベル）に立ち上げる。その結果、トランジスタＱ３のゲートの電圧がソースの電圧ＮＶｂよりも約１５Ｖ高くなり、トランジスタＱ３をオンする。
このように、チャージポンプ回路ＣＧ１，ＣＧ２を用いることにより、ノードＮ１，Ｎ２の電圧が変化しても、トランジスタＱ１，Ｑ３を確実にオンさせることができる。
図１の放電セル１４が安定して放電するための条件は、書き込み電圧と維持電圧との関係に基づき決定される。書き込み電圧とは、アドレス放電のために選択されたアドレス電極と選択されたスキャン電極との間に印加される電圧をいい、図２の書き込み期間Ｐ２に図１のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加される図２のデータパルスＰｄａの電圧とスキャン電極１２1 〜１２m に印加される図２の書き込みパルスＰｗの電圧との差である。
また、維持電圧とは、維持放電のために各スキャン電極と各サステイン電極との間に印加される電圧をいい、図２の維持期間Ｐ３にスキャン電極１２1 〜１２m に印加される図２の維持パルスＰｓｃの電圧とサステイン電極１３1 〜１３m の電圧との差およびサステイン電極１３1 〜１３m に印加される図２の維持パルスＰｓｕの電圧とスキャン電極１２1 〜１２m の電圧との差である。
以下、図１のＰＤＰ７上の放電セル１４を安定して放電させるために許容される書き込み電圧および維持電圧の範囲を駆動マージンと呼ぶ。図５で説明したように、データパルス位相差ＴＲにより書き込みパルスＰｗの電圧降下量Ｅ２を低減すると、駆動マージンが拡大される。駆動マージンの拡大とデータパルス位相差ＴＲの大きさとの関係について説明する。
図１７は、図１のプラズマディスプレイ装置の駆動マージンとデータパルス位相差との関係を説明するためのグラフである。図１７のグラフでは、横軸が書き込み電圧を示し、縦軸が維持電圧を示す。なお、図１７に示される駆動マージンは、図１５の限界電圧Ｖｒを電源電圧Ｖｄａの０．８倍に設定した場合のものである。
図１７において、曲線Ｌ１を超える書き込み電圧および維持電圧が図１のＰＤＰ７に印加されると、選択されていない放電セル１４が維持電圧だけで誤放電する場合がある。なお、曲線Ｌ１を超える書き込み電圧および維持電圧の範囲は矢印ＭＯ１で示される範囲である。例えば、曲線Ｌ１を超える書き込み電圧および維持電圧で「全黒」の画像を表示する場合、一部の放電セル１４が誤放電し、画像が劣化する。
また、図１７において、曲線Ｌ２より低い維持電圧が図１のＰＤＰ７に印加されると、選択された放電セル１４が十分に放電しない場合がある。なお、曲線Ｌ２より低い書き込み電圧および維持電圧の範囲は矢印ＭＯ２で示される範囲である。例えば、曲線Ｌ２より低い維持電圧で「全白」の画像を表示する場合、一部の放電セル１４が放電せず、画像にちらつきが発生する。
図１のプラズマディスプレイ装置１００の駆動マージンは、これら曲線Ｌ１，Ｌ２および図５のデータパルス位相差ＴＲにより決定される。
ここで、データパルス位相差ＴＲが０の場合に放電セル１４を安定して放電させるために最低限必要な書き込み電圧を特定の維持電圧ごとに測定した結果が曲線Ｌ３により示されている。
また、データパルス位相差ＴＲが１５０ｎｓの場合に放電セル１４を安定して放電させるために最低限必要な書き込み電圧を特定の維持電圧ごとに測定した結果が曲線Ｌ４により示されている。
さらに、データパルス位相差ＴＲが２００ｎｓの場合に放電セル１４を安定して放電させるために最低限必要な書き込み電圧を特定の維持電圧ごとに測定した結果が曲線Ｌ５により示されている。
図１７に示すように、放電セル１４を安定して放電させるために最低限必要な書き込み電圧はデータパルス位相差ＴＲが大きくなるにつれて低くなる。つまり、データパルス位相差ＴＲを大きくすることにより、図５に示すようにスキャン電極に流れる放電電流のピークを低減することができるので、放電に必要な書き込み電圧の下限値を下げることができる。それにより、放電セル１４を安定して放電させるために許容される書き込み電圧の範囲が広くなる。
図１７の結果から、データパルス位相差ＴＲが０に設定された場合には、駆動マージンは曲線Ｌ１，Ｌ２，Ｌ３で囲まれた範囲となる。また、データパルス位相差ＴＲが１５０ｎｓに設定された場合には、駆動マージンは曲線Ｌ１，Ｌ２，Ｌ４で囲まれた範囲となる。さらに、データパルス位相差ＴＲが２００ｎｓに設定された場合には、駆動マージンは曲線Ｌ１，Ｌ２，Ｌ５で囲まれた範囲となる。これにより、駆動マージンはデータパルス位相差ＴＲが大きいほど拡大されることがわかる。本実施の形態において、データパルス位相差ＴＲは約２００ｎｓ以上とすることが望ましいが、これについては後述する。
なお、図１７において、矢印ＭＯ３で示される範囲では、維持電圧に対して十分な書き込み電圧が得らず、放電セル１４が十分に放電しない場合がある。例えば、曲線Ｌ５より低い書き込み電圧で「全白」の画像を表示する場合、一部の放電セル１４が放電せず、画像にちらつきが発生する。
本実施の形態において、図５のデータパルス位相差ＴＲは以下のように設定されることが望ましい。
図１８は、「全白」の画像が表示されるときの書き込み電圧と位相差との関係を示すグラフである。縦軸が書き込み電圧を表し、横軸がデータパルス位相差ＴＲを表す。
図１８において、実線Ｊ１は、維持電圧を所定の電圧値Ｖｅ（図１７参照）とし、限界電圧Ｖｒを０．８Ｖｄａ（Ｖｄａは図６の電源電圧Ｖｄａと同一）とした場合に図１の放電セル１４の安定した放電を得ることのできる書き込み電圧の下限値を示す。したがって、図１８のハッチングを施した範囲内では、放電セル１４の安定した放電を得ることができる。
横軸のデータパルス位相差ＴＲに注目すると、約２００ｎｓを超える位相差がある場合、書き込み電圧の下限値が従来から一般に用いられている電圧値Ｖｊ（図１８の破線）の書き込み電圧に比べ非常に低くなる。したがって、本実施の形態に係るプラズマディスプレイ装置１００においては、データパルス位相差ＴＲを約２００ｎｓ以上とすることが望ましい。
図１９は、「全白」の画像が表示されるときの書き込み電圧と限界電圧Ｖｒとの関係を示すグラフである。縦軸が書き込み電圧を表し、横軸が限界電圧Ｖｒを表す。
図１９において、実線Ｊ２は、維持電圧を所定の電圧値Ｖｅ（図１７参照）とし、図５のデータパルス位相差ＴＲを２００ｎｓとした場合に図１の放電セル１４の安定した放電を得ることのできる書き込み電圧の下限値を示す。したがって、図１９のハッチングを施した範囲内では、放電セル１４の安定した放電を得ることができる。
横軸の限界電圧Ｖｒに注目すると、限界電圧Ｖｒが約０．８Ｖｄａより低く設定される場合、従来から一般に用いられている電圧値Ｖｊ（図１８の破線）の書き込み電圧に比べ書き込み電圧の下限値が非常に低くなる。
したがって、本実施の形態に係るプラズマディスプレイ装置１００においては、限界電圧Ｖｒを約０．８Ｖｄａ以下とすることが望ましい。また、限界電圧Ｖｒを約０．５Ｖｄａから約０．８Ｖｄａに設定することがより望ましく、限界電圧Ｖｒを約０．８Ｖｄａに設定することがさらに望ましい。
このようにデータパルス位相差ＴＲおよび限界電圧Ｖｒを設定することにより、放電セル１４の安定した放電を得るのに必要な書き込み電圧の下限値が拡大されるので、放電セル１４の安定した放電を確保しつつ書き込み電圧を低減することができる。
本実施の形態に係るプラズマディスプレイ装置１００のアドレス期間における消費電力について説明する。ここで、本例における消費電力とは、アドレス電極４１1 〜４１n ，４２1 〜４２n にデータパルスＰｄａを印加することにより消費される電力をいう。なお、この消費電力は図９〜図１１の矢印ＬＱで示される回路損失に相当する。
図２０は、第１の実施の形態に係るプラズマディスプレイ装置１００の消費電力と他の構成を有するプラズマディスプレイ装置の消費電力とを比較するためのグラフである。
本例では、本実施の形態に係るプラズマディスプレイ装置１００の比較の対象として、電力回収を行わない従来のプラズマディスプレイ装置（無回収型プラズマディスプレイ装置と呼ぶ。）および背景技術において説明した図３３の電力回収回路９８０を備えるプラズマディスプレイ装置（従来回収型プラズマディスプレイ装置と呼ぶ。）を用いる。なお、以下の説明において、第１の実施の形態に係るプラズマディスプレイ装置１００、無回収型プラズマディスプレイ装置および従来回収型プラズマディスプレイ装置は、一部を除きほぼ同様の構成を有するものとする。
図２０では、縦軸は第１の実施の形態に係るプラズマディスプレイ装置１００、無回収型プラズマディスプレイ装置および従来回収型プラズマディスプレイ装置の各々のデータドライバ群４および電力回収回路８のデータ回路損失相対比を示す。このデータ回路損失相対比は、従来回収型プラズマディスプレイ装置のデータ回路損失が最大となる「全白」表示のときを１００％とする場合の第１の実施の形態に係るプラズマディスプレイ装置１００、無回収型プラズマディスプレイ装置および従来回収型プラズマディスプレイ装置のデータ回路損失の比率である。また、横軸は各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の立ち上がり比率を示す。この立ち上がり比率は、各サブフィールドごとで立ち上がり可能な最大の回数に対する各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数の比率を表しており、「トリオ市松」を表示する場合が最も累積立ち上がり数が多いため、累積立ち上がり数の比率が１００％となる。
図２０によれば、データ回路損失相対比の最大値が破線Ｌ２で表される従来回収型プラズマディスプレイ装置のデータ回路損失相対比１００％（立ち上がり比率０％：「全白」表示）であるものとして、一点鎖線Ｌ１で表される無回収型プラズマディスプレイ装置のデータ回路損失相対比の最大値は２００％（立ち上がり比率１００％：「トリオ市松」表示）である。一方、太線Ｌ３で表される本実施の形態に係るプラズマディスプレイ装置１００のデータ回路損失相対比の最大値は、従来回収型プラズマディスプレイ装置のデータ回路損失相対比１００％の約３分の２以下（立ち上がり比率１００％：「トリオ市松」表示）であり、最大となるデータ回路損失が大幅に低減されている。
また、従来回収型プラズマディスプレイ装置のデータ回路損失の課題であった「全白」表示などの連続してデータパルスＰｄａがアドレス電極に印加される場合においても、本実施の形態に係るプラズマディスプレイ装置１００では、データ回路損失が大幅に低減されている。
本実施の形態に係るプラズマディスプレイ装置１００においては、第１および第２のデータドライバ群４ａ，４ｂならびに第１および第２の電力回収回路８ａ，８ｂによりデータパルス位相差ＴＲが生成される。これにより、放電セル１４の安定した放電を確保しつつ書き込みパルスＰｗの電圧（駆動電圧）を低減することができ、駆動マージンが拡大される。
なお、本実施の形態においては、２つのデータドライバ群と２つの電力回収回路を用いることによりデータパルス位相差ＴＲを生成しているが、これに限らず、複数のデータパルス位相差ＴＲを生成できるのであれば、データドライバ群および電力回収回路はさらに複数設けてもよい。
上述のように図６のノードＮ３の回収電位Ｖｍは、ノードＮ１の電圧ＮＶ１の立ち上がり（データパルスの立ち上がり）ごとに、放電セル１４の放電または非放電の切り替わり数（図１５の累積立ち上がり数）に応じて変化する。特に、累積立ち上がり数が少なくなると、回収電位Ｖｍは上昇する。これにより、回路損失が低減されるので、プラズマディスプレイ装置１００の消費電力が十分に低減される。
本実施の形態に係るプラズマディスプレイ装置１００には図６の回収電位クランプ回路８０が設けられている。これにより、図６のノードＮ３の回収電位Ｖｍは、ノードＮ１の電圧ＮＶ１の立ち上がり（データパルスの立ち上がり）ごとに変化するが、回収電位クランプ回路８０により限界電圧Ｖｒよりも高くならないように制御される。これにより、回収電位Ｖｍは図６の電源電圧Ｖｄａまで上昇することがないので、図２のデータパルスＰｄａをアドレス電極４１1 〜４１n に印加するタイミングとデータパルスＰｄａをアドレス電極４２1 〜４２n に印加するタイミングとの間でデータパルス位相差ＴＲを発生させることができる。
その結果、第１および第２の電力回収回路８ａ，８ｂによりプラズマディスプレイ装置１００の消費電力が低減されるとともに、図１の放電セル１４の安定した放電を確保しつつ書き込みパルスＰｗの電圧（駆動電圧）を低減することができ、駆動マージンが拡大される。
以上、本実施の形態においては、第１および第２のデータドライバ群４ａ，４ｂの各々が、アドレス電極４１1 〜４１n およびアドレス電極４２1 〜４２n に印加するデータパルスＰｄａの出力タイミングをずらすことによりデータパルス位相差ＴＲが生じている。
しかしながら、上記データパルス位相差ＴＲを得ることができるのであれば、例えば、サブフィールド処理器３が、第１のデータドライバ群４ａへ与えるデータドライバ制御信号ＤＳａのタイミングおよび第１の電力回収回路８ａへ与える電力回収回路制御信号Ｈａのタイミングと第２のデータドライバ群４ｂへ与えるデータドライバ制御信号ＤＳｂのタイミングおよび第２の電力回収回路８ｂへ与える電力回収回路制御信号Ｈｂのタイミングとをずらすことによりデータパルス位相差ＴＲを生じさせてもよい。
その他、データパルス位相差ＴＲを得るために、第１および第２のデータドライバ群４ａ，４ｂの各々には、アドレス電極４１1 〜４１n およびアドレス電極４２1 〜４２n に印加するデータパルスＰｄａの出力タイミングが異なるように遅延回路を設けてもよい。
さらに、データパルス位相差ＴＲを得るために、第１および第２の電力回収回路８ａ，８ｂの各々には、第１および第２のデータドライバ群４ａ，４ｂへ与えられる電力を遅延させる遅延回路を設けてもよい。
第１のデータドライバ群４ａに接続されるアドレス電極４１1 〜４１n は必ずしも複数である必要はなく、１つであってもよい。また、第２のデータドライバ群４ｂに接続されるアドレス電極４２1 〜４２n についても同様に、第２のデータドライバ群４ｂに接続されるアドレス電極４２1 〜４２n は必ずしも複数である必要はなく、１つであってもよい。
さらに、本実施の形態において、第１のデータドライバ群４ａに接続されるアドレス電極４１1 〜４１n の個数と第２のデータドライバ群４ｂに接続されるアドレス電極４２1 〜４２n との個数は同一であるが、これに限らず、第１および第２のデータドライバ群４ａ，４ｂに設けられる各アドレス電極の個数は互いに異なってもよい。
（第２の実施の形態）
第２の実施の形態に係るプラズマディスプレイ装置１００は第１の実施の形態に係るプラズマディスプレイ装置１００と以下の点を除き、同様の構成および動作を有する。
第２の実施の形態に係るプラズマディスプレイ装置１００においては、第１の電力回収回路８ａおよび第２の電力回収回路８ｂに設けられる回収電位クランプ回路８１が図６の回収電位クランプ回路８０の構成と異なる。
図２１は、第２の実施の形態に係る第１のデータドライバ群４ａ、第１の電力回収回路８ａおよびＰＤＰ７の回路図である。図２１において、回収電位クランプ回路８１は、抵抗Ｒ３、ダイオードＤ３，Ｄ４およびバイポーラトランジスタ（以下、トランジスタと略記する。）Ｑ５を含む。
回収電位クランプ回路８１において、ノードＮ３とノードＮ４との間にはダイオードＤ３が接続され、ノードＮ４はトランジスタＱ５のエミッタに接続され、トランジスタＱ５のコレクタは抵抗Ｒ３を介して接地端子に接続されている。電源端子Ｖ２はトランジスタＱ５のベースに接続されている。電源端子Ｖ２とノードＮ４との間にダイオードＤ４が接続されている。
図７の期間ＴＡ〜ＴＣにおいて、第１の電力回収回路８ａの回収電位クランプ回路８１では次に示す動作が行われている。
回収電位クランプ回路８１において、電源端子Ｖ２には予め第１の実施の形態の限界電圧Ｖｒが印加されている。一方、ノードＮ４にはノードＮ３の回収電位Ｖｍが与えられる。回収電圧Ｖｍは後述の第１のデータドライバ群４ａの動作に基づいて変化する。ここでは、説明を簡単にするためダイオードＤ３による電圧降下は無視する。
トランジスタＱ５は、電源端子Ｖ２の限界電圧ＶｒがノードＮ４の電圧以上である場合にオフし、電源端子Ｖ２の限界電圧ＶｒがノードＮ４の電圧より低い場合にオンする。つまり、トランジスタＱ５は、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒ以下である場合にオフし、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒよりも高い場合にオンする。
これにより、回収電位Ｖｍが限界電圧Ｖｒ以下である場合、トランジスタＱ５がオフするので、回収コンデンサＣ１に蓄えられた電荷は接地端子に放出されることなく保存される。
また、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒより高い場合、トランジスタＱ５がオンするので、回収コンデンサＣ１に蓄えられた電荷がノードＮ３、ダイオードＤ３、ノードＮ４、トランジスタＱ５および抵抗Ｒ３を介して接地端子に放出される。その結果、ノードＮ３の回収電位Ｖｍは限界電圧Ｖｒを超えない。
なお、上記説明において、ダイオードＤ３による電圧降下を考慮した場合、電源端子Ｖ２に印加される電圧は限界電圧ＶｒよりもダイオードＤ３の電圧降下分低く設定される。ダイオードＤ３の電圧降下は、例えば、０．７Ｖである。
このように、回収電位クランプ回路８１は、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒを超える場合にクランプ動作を行う。したがって、回収電位Ｖｍは限界電圧Ｖｒを超えない。
このように、第２の実施の形態に係るプラズマディスプレイ装置１００の第１および第２の電力回収回路８ａ，８ｂの回収電位クランプ回路８１では、電源端子Ｖ２に直接、限界電圧Ｖｒを印加することによりトランジスタＱ５のベースに印加する電圧の調整が容易となっている。
（第３の実施の形態）
第３の実施の形態に係るプラズマディスプレイ装置１００は第１の実施の形態に係るプラズマディスプレイ装置１００と以下の点を除き、同様の構成および動作を有する。
第３の実施の形態に係るプラズマディスプレイ装置１００においては、第１の電力回収回路８ａおよび第２の電力回収回路８ｂに設けられる回収電位クランプ回路８２が図６の回収電位クランプ回路８０の構成と異なる。
図２２は、第３の実施の形態に係る第１のデータドライバ群４ａ、第１の電力回収回路８ａおよびＰＤＰ７の回路図である。図２２において、回収電位クランプ回路８２は、ツェナーダイオードＤ５を含む。
回収電位クランプ回路８２において、ノードＮ３と接地端子との間にツェナーダイオードＤ５が接続されている。なお、ノードＮ３はツェナーダイオードＤ５のカソードに接続されている。ツェナーダイオードＤ５には、カソードに第１の実施の形態の限界電圧Ｖｒを超える電圧が印加されることにより逆方向の電流が流れる。
図７の期間ＴＡ〜ＴＣにおいて、第１の電力回収回路８ａの回収電位クランプ回路８２では次に示す動作が行われている。
回収電位クランプ回路８２において、ツェナーダイオードＤ５のカソードにはノードＮ３の回収電位Ｖｍが与えられる。回収電位Ｖｍは後述の第１のデータドライバ群４ａの動作に基づいて変化する。上述のように、ツェナーダイオードＤ５はカソードに限界電圧Ｖｒを超える電圧が印加されることにより、逆方向の電流を流す。これにより、ツェナーダイオードＤ５はノードＮ３の回収電位Ｖｍが限界電圧Ｖｒ以下である場合に電流を流さず、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒよりも高い場合に逆方向の電流を流す。
これにより、回収電位Ｖｍが限界電圧Ｖｒ以下である場合、回収コンデンサＣ１に蓄えられた電荷は接地端子に放出されることなく保存される。
また、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒより高い場合、回収コンデンサＣ１に蓄えられた電荷がツェナーダイオードＤ５を介して接地端子に放出される。その結果、ノードＮ３の回収電位Ｖｍは限界電圧Ｖｒを超えない。
このように、回収電位クランプ回路８２は、ノードＮ３の回収電位Ｖｍが限界電圧Ｖｒを超える場合にクランプ動作を行う。したがって、回収電位Ｖｍは限界電圧Ｖｒを超えない。
第３の実施の形態に係るプラズマディスプレイ装置１００の第１および第２の電力回収回路８ａ，８ｂの回収電位クランプ回路８２では、ツェナーダイオードＤ５のみによりノードＮ３の回収電位Ｖｍの制御を行っている。これにより、構成が容易となっている。
（第４の実施の形態）
第４の実施の形態に係るプラズマディスプレイ装置１００は第１の実施の形態に係るプラズマディスプレイ装置１００と以下の点を除き、同様の構成および動作を有する。
図２３は第４の実施の形態に係るプラズマディスプレイ装置１００の基本構成を示すブロック図である。
第４の実施の形態に係るプラズマディスプレイ装置１００は、第１の実施の形態に係るプラズマディスプレイ装置１００の構成に加え、累積立ち上がり回数検出器２０を備える。
累積立ち上がり回数検出器２０は、映像信号−サブフィールド対応付け器２に接続されるとともにサブフィールド処理器３に接続されている。累積立ち上がり回数検出器２０は、映像信号−サブフィールド対応付け器２から与えられる画像データＳＰに基づいて、複数のアドレス電極４１1 〜４１n ，４２1 〜４２n へ印加するデータパルスＰｄａの立ち上がり、すなわち、制御パルスＳａ1 〜Ｓａn の立ち上がり回数をカウントし、その回数を示すカウント信号ＳＬをサブフィールド処理器３へ与える。
図２４は、第４の実施の形態に係るサブフィールド処理器３の構成を説明するためのブロック図である。
図２４に示すように、第４の実施の形態に係るサブフィールド処理器３は、立ち上がり回数比較器３１、回収切替決定部３２および制御信号発生器３３を含む。
サブフィールド処理器３においては、累積立ち上がり回数検出器２０からのカウント信号ＳＬが立ち上がり回数比較器３１に与えられる。
立ち上がり回数比較器３１には、予め制御パルスＳａ1 〜Ｓａn の各サブフィールドごとで立ち上がり可能な最大の回数が記憶されている。立ち上がり回数比較器３１は、カウント信号ＳＬに基づいて、立ち上がり比率を算出する。
さらに、立ち上がり回数比較器３１は、算出された立ち上がり比率が消費電力切り替わり比率β％以上であるか否かを判別し、その判別結果を示す判別信号ＵＣを回収切替決定部３２に与える。消費電力切り替わり比率β％についても、立ち上がり回数比較器３１に、予め記憶されている。消費電力切り替わり比率β％の設定については後述する。
回収切替決定部３２は、立ち上がり回数比較器３１から与えられた判別信号ＵＣに基づいて制御信号Ｓ２を切り替えるための切替信号ＣＴを生成する。
切替信号ＣＴは、例えば、算出された立ち上がり比率が消費電力切り替わり比率β％以上である場合にハイレベルとなり、算出された立ち上がり比率が消費電力切り替わり比率β％未満である場合にローレベルとなる。生成された切替信号ＣＴは制御信号発生器３３に与えられる。
制御信号発生器３３は、映像信号−サブフィールド対応付け器２から与えられるサブフィールドの画像データＳＰに基づいてデータドライバ制御信号ＤＳａ，ＤＳｂ、電力回収回路制御信号Ｈａ，Ｈｂ、スキャンドライバ制御信号ＣＳおよびサステインドライバ制御信号ＵＳを生成するとともに、画像データＳＰおよび切替信号ＣＴに基づいて制御信号Ｓ１〜Ｓ４を生成する。
制御信号Ｓ２は、回収切替決定部３２から与えられる切替信号ＣＴに基づいて生成され、第１および第２の電力回収回路８ａ，８ｂのトランジスタＱ２（図６）に与えられる。制御信号Ｓ２は、立ち上がり回数比較器３１で算出された立ち上がり比率が消費電力切り替わり比率β％以上であるか否かにより、トランジスタＱ２のオン／オフを切り替える。これにより、第４の実施の形態に係るプラズマディスプレイ装置１００の電力回収の方式が切り替わる。詳細は後述する。
本実施の形態では、上記の累積立ち上がり回数検出器２０に代えて、累積立ち下がり回数検出器を用いてもよい。この場合、累積立ち下がり回数検出器は、制御パルスＳａ1 〜Ｓａn の立ち下がりの回数をカウントし、その回数を示すカウント信号ＳＬをサブフィールド処理器３へ与える。そして、サブフィールド処理器３においては、与えられたカウント信号ＳＬに基づいて上記と同様の処理が行われる。
図２５は、算出された立ち上がり比率が消費電力切り替わり比率β％以上である場合に、切替信号ＣＴに基づいて電力回収の方式が切り替えられた場合の図２３の第１および第２の電力回収回路８ａ，８ｂの書き込み期間の動作を示すタイミング図である。図２５には、図６のノードＮ１の電圧ＮＶ１およびトランジスタＱ１〜Ｑ４にそれぞれ与えられる制御信号Ｓ１〜Ｓ４の波形が実線により示されている。また、第２のデータドライバ群４ｂのノードＮ１の電圧ＮＶ１およびトランジスタＱ１〜Ｑ４にそれぞれ与えられる制御信号Ｓ１〜Ｓ４の信号波形が破線により示されている。
図２５においては、第１の電力回収回路８ａにおける電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の後にかっこ書きで符号８ａを付し、第２の電力回収回路８ｂにおける電圧ＮＶ１および制御信号Ｓ１〜Ｓ４の後にかっこ書きで符号８ｂを付している。
制御信号Ｓ１〜Ｓ４がハイレベルの場合にトランジスタＱ１〜Ｑ４はオンし、制御信号Ｓ１〜Ｓ４がローレベルの場合にトランジスタＱ１〜Ｑ４はオフする。
期間ＴＡおよび期間ＴＢにおける制御信号Ｓ１〜Ｓ４およびノードＮ１の電圧ＮＶ１の変化は第１の実施の形態に係る図７と同様である。
期間ＴＣにおいて、制御信号Ｓ４はハイレベルであり、制御信号Ｓ１〜Ｓ３はローレベルである。これにより、トランジスタＱ４がオンし、トランジスタＱ１〜Ｑ３がオフする。この場合、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬと浮遊容量Ｃｆおよびパネル容量ＣｐとのＬＣ共振により、ノードＮ１の電圧ＮＶ１が緩やかに下降する。このとき、浮遊容量Ｃｆおよびパネル容量Ｃｐの電荷が、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１へ回収される。
本実施の形態では、上述のように、電力回収の方式の切り替えは、切替信号ＣＴに基づいて、期間ＴＤに制御信号Ｓ２が変化することにより生じる。
この場合、期間ＴＤにおいて、制御信号Ｓ１，Ｓ３，Ｓ４がローレベルとなり、制御信号Ｓ２がハイレベルとなる。これにより、トランジスタＱ１，Ｑ３，Ｑ４がオフし、トランジスタＱ２がオンする。それにより、ノードＮ１が接地される。
その結果、期間ＴＣにおいて所定の電圧値まで下降したノードＮ１の電圧ＮＶ１は、急激に下降して接地電位Ｖｇに固定される。
第１の電力回収回路８ａが、期間ＴＡ〜ＴＤの動作を繰り返すことにより、パネル容量Ｃｐおよび浮遊容量Ｃｆに蓄積された電荷が回収コンデンサＣ１に回収されるともに、回収された電荷が再びパネル容量Ｃｐおよび浮遊容量Ｃｆに与えられる。
この場合、期間ＴＢにおいてノードＮ１の電圧ＮＶ１は電源電圧Ｖｄａに固定され、期間ＴＤにおいてノードＮ１の電圧ＮＶ１は接地電圧Ｖｇに固定されるので、ノードＮ３の回収電位Ｖｍは電源電圧Ｖｄａの１／２の値となる（図２５の変化ＡＣ）。
このように、本実施の形態に係るプラズマディスプレイ装置１００においては、立ち上がり比率および立ち下がり比率に基づいて電力回収の方式が切り替えられる。これは、プラズマディスプレイ装置１００のアドレス期間における消費電力のさらなる低減を図るために行われている。電力回収の方式が切り替えられることによる消費電力の低減については後述する。
図２６は、第４の実施の形態に係るプラズマディスプレイ装置１００の回収電位Ｖｍと各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数との関係を示すグラフである。図２６では、縦軸がサブフィールドごとの回収電位Ｖｍを表し、横軸が各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数を表す。
図２６において、回収電位Ｖｍと各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数との関係は下記を除き、第１の実施の形態において説明した図１５と同様である。
上述のように、本実施の形態に係るプラズマディスプレイ装置１００においては、立ち上がり比率が消費電力切り替わり比率β％以上である場合、図２５の期間ＴＤに制御信号Ｓ２がハイレベルとなる。すなわち、電力回収の方式が切り替えられる。
ここで、立ち上がり比率または立ち下がり比率が消費電力切り替わり比率β％となる場合の各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数または累積立ち下がり数を回収方式切替数Ｒｙと呼ぶ。
本実施の形態において、電力回収の方式は各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の累積立ち上がり数または累積立ち下がり数が回収方式切替数Ｒｙとなることにより切り替わる。その結果、図２５および図２６に示すように、回収電位Ｖｍは累積立ち上がり数または累積立ち下がり数が回収方式切替数Ｒｙ以上の場合に電源電圧Ｖｄａの１／２の値となる。
本実施の形態に係るプラズマディスプレイ装置１００のアドレス期間におけるデータ回路損失について説明する。
図２７は、第４の実施の形態に係るプラズマディスプレイ装置１００の消費電力と他の構成を有するプラズマディスプレイ装置の消費電力とを比較するためのグラフである。
本例では、本実施の形態に係るプラズマディスプレイ装置１００の比較の対象として、第１の実施の形態に係るプラズマディスプレイ装置および従来回収型プラズマディスプレイ装置を用いる。
図２７では、図２０と同様に縦軸が第４の実施の形態に係るプラズマディスプレイ装置１００、第１の実施の形態に係るプラズマディスプレイ装置および従来回収型プラズマディスプレイ装置の各々のデータ回路損失相対比を示す。また、横軸が各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の立ち上がり比率を示す。
図２７において、各サブフィールドごとの制御パルスＳａ1 〜Ｓａn の立ち上がり比率および立ち下がり比率の変化に伴う装置第１の実施の形態に係るプラズマディスプレイ装置および従来回収型プラズマディスプレイ装置のデータ回路損失相対比の変化は、第１の実施の形態の図２０と同様である。従来回収型プラズマディスプレイ装置のデータ回路損失相対比が破線Ｌ２で表され、第１の実施の形態に係るプラズマディスプレイ装置のデータ回路損失相対比が点線Ｌ３で表されている。
本実施の形態に係るプラズマディスプレイ装置１００のデータ回路損失相対比が太線Ｌ４で表されている。
ここで、図２７の矢印Ｂｂの範囲では、第１の実施の形態に係るプラズマディスプレイ装置のデータ回路損失相対比一点鎖線Ｌ３の方が、従来回収型プラズマディスプレイ装置のデータ回路損失相対比が破線Ｌ２よりも大きくなる。この一点鎖線Ｌ３と破線Ｌ２のデータ回路損失相対比が切り替わる立ち上がり比率を消費電力切り替わり比率β％と定義する。この消費電力切り替わり比率β％は、前述の立ち上がり回数比較器３１に、予め記憶されている。
図２７に示すように、プラズマディスプレイ装置１００のデータ回路損失相対比は矢印Ｂｂの範囲を除き、第１の実施の形態に係るプラズマディスプレイ装置と同様である。
図２７の矢印Ｂｂの範囲においては、破線Ｌ２と太線Ｌ４とが重なっている。すなわち、各サブフィールドごとの立ち上がり比率が消費電力切り替わり比率β％以上の範囲、または各サブフィールドごとの立ち下がり比率が消費電力切り替わり比率β％以上の範囲においては、本実施の形態に係るプラズマディスプレイ装置１００は従来回収型プラズマディスプレイ装置と同様の電力回収の方式に切り替えられる。
その結果、矢印Ｂｂの範囲でプラズマディスプレイ装置１００のデータ回路損失相対比が従来回収型プラズマディスプレイ装置のデータ回路損失相対比より大きくなることが防止される。さらに、第１の実施の形態に係るプラズマディスプレイ装置よりも本実施の形態に係るプラズマディスプレイ装置１００の方が最大となるデータ回路損失が低減される。
このように、第４の実施の形態に係るプラズマディスプレイ装置１００は、各サブフィールドごとの立ち上がり比率が消費電力切り替わり比率β％以上（累積立ち上がり数が回収方式切替数Ｒｙ以上）の範囲、または各サブフィールドごとの立ち下がり比率が消費電力切り替わり比率β％以上（累積立ち下がり数が回収方式切替数Ｒｙ以上）の範囲において、従来回収型プラズマディスプレイ装置と同様の電力回収の方式に切り替えられる。したがって、全ての立ち上がり比率および立ち下がり比率の範囲で、消費電力が最適な電力回収の方式により十分に低減される。
ここで、上記の消費電力切り替わり比率β％は、例えば９５％である。この場合、第４の実施の形態に係るプラズマディスプレイ装置１００は、各サブフィールドごとの立ち上がり比率が９５％以上の範囲、または各サブフィールドごとの立ち下がり比率が９５％以上の範囲において、従来回収型プラズマディスプレイ装置と同様の電力回収の方式に切り替えられる。
無回収型プラズマディスプレイ装置、従来回収型プラズマディスプレイ装置および第１の実施の形態に係るプラズマディスプレイ装置１００の消費電力の大小関係の変化について、図２８に基づき説明する。
図２８は、各サブフィールドごとの立ち上がり比率が１００％の場合（トリオ市松の場合）の無回収型プラズマディスプレイ装置、従来回収型プラズマディスプレイ装置および第１の実施の形態に係るプラズマディスプレイ装置１００の消費電力を比較するための図である。
図２８（ａ）に無回収型プラズマディスプレイ装置のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａを示し、図２８（ｂ）に従来回収型プラズマディスプレイ装置のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａを示し、図２８（ｃ）に第１の実施の形態に係るプラズマディスプレイ装置１００のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａを示す。
図２８（ａ）に示すように、立ち上がり比率が１００％の場合（トリオ市松の場合）、無回収型プラズマディスプレイ装置のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａは、ＰＤＰ７の各画素に対応して立ち上がりおよび立ち下がりを繰り返す。この場合、無回収型プラズマディスプレイ装置の消費電力は、矢印で示される破線の範囲の直線的な電圧変化に相当する。
図２８（ｂ）に示すように、立ち上がり比率が１００％の場合（トリオ市松の場合）、従来回収型プラズマディスプレイ装置のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａは、無回収型プラズマディスプレイ装置と同様にＰＤＰ７の各画素に対応して立ち上がりおよび立ち下がりを繰り返す。この場合、従来回収型プラズマディスプレイ装置の消費電力は、矢印で示される破線の範囲の直線的な電圧変化に相当する。
図２８（ｃ）に示すように、立ち上がり比率が１００％の場合（トリオ市松の場合）、第１の実施の形態に係るプラズマディスプレイ装置１００のアドレス電極４１1 〜４１n ，４２1 〜４２n に印加されるデータパルスＰｄａは、ＰＤＰ７の各画素に対応して立ち上がりおよび立ち下がりを繰り返す。この場合、第１の実施の形態に係るプラズマディスプレイ装置１００の消費電力は、矢印で示される破線の範囲の直線的な電圧変化に相当する。
上記の図２８（ａ），（ｂ），（ｃ）を比較する。図２８（ａ）の直線的な電圧変化の大きさは、図２８（ｂ），（ｃ）の直線的な電圧変化の大きさに比べて非常に大きい。したがって、立ち上がり比率が１００％の場合（トリオ市松の場合）には無回収型プラズマディスプレイ装置の消費電力が最大となる。
図２８（ｃ）に示すように、第1の実施の形態に係るプラズマディスプレイ装置１００においては、各データパルスＰｄａの電圧が立ち上がり開始時および立ち上がり終了時にそれぞれ直線的に変化する。それにより、各データパルスＰｄａの立ち上がり開始時および立ち上がり終了時に電力消費が発生する。
一方、図２８（ｂ）に示すように、従来回収型プラズマディスプレイ装置においては、各データパルスＰｄａの電圧が立ち上がり終了時に直線的に変化する。それにより、各データパルスＰｄａの立ち上がり終了時に電力消費が発生する。
したがって、立ち上がり比率が１００％の場合（トリオ市松の場合）には、第1の実施の形態に係るプラズマディスプレイ装置１００において発生する消費電力が、従来回収型プラズマディスプレイ装置において発生する消費電力よりも大きくなる（図２０の矢印Ｂｂの範囲）。
これに対し、第４の実施の形態に係るプラズマディスプレイ装置１００は、立ち上がり比率が１００％の場合（トリオ市松の場合）、電力回収の方式が従来回収型プラズマディスプレイ装置と同様に切り替えられる。したがって、第４の実施の形態に係るプラズマディスプレイ装置１００の消費電力は、立ち上がり比率が１００％の場合（トリオ市松の場合）でも、他の構成を有するプラズマディスプレイ装置の消費電力と比較して大きくなることが防止されている（図２７）。
このように、第４の実施の形態に係るプラズマディスプレイ装置１００では、立ち上がり比率または立ち下がり比率が、消費電力切り替わり比率β％を超える場合に電力回収の方式が従来回収型プラズマディスプレイ装置の電力回収の方式に切り替わる。その結果、第４の実施の形態に係るプラズマディスプレイ装置１００によれば、立ち上がり比率または立ち下がり比率が消費電力切り替わり比率β％を超える場合であっても、十分に消費電力を低減することが可能となっている。
すなわち、第４の実施の形態に係るプラズマディスプレイ装置１００は、発光状態にかかわらず十分に消費電力を低減することが可能となっている。
なお、第４の実施の形態に係るプラズマディスプレイ装置１００の備える電力回収回路８ａおよび第２の電力回収回路８ｂは、図６の構成に限らず、図２１または図２２の構成を有してもよい。
さらに、第４の実施の形態に係るプラズマディスプレイ装置１００の備える図２４の立ち上がり回数比較器３１では、累積立ち上がり回数検出器２０からのカウント信号ＳＬに基づいて、立ち上がり比率を算出し、算出された立ち上がり比率が消費電力切り替わり比率β％以上であるか否かを判別し、その判別結果を示す判別信号ＵＣを図２４の回収切替決定部３２に与えているが、回収方式切替数Ｒｙを予め記憶し、累積立ち上がり回数検出器２０からのカウント信号ＳＬが、回収方式切替数Ｒｙ以上であるか否かを判別し、その判別結果を示す判別信号ＵＣを回収切替決定部３２に与えてもよい。
以上の第１〜第４の実施の形態においては、プラズマディスプレイ装置１００が表示装置に相当し、複数のアドレス電極４１1 〜４１n ，４２1 〜４２n が第１の電極に相当し、複数のスキャン電極１２1 〜１２m が第２の電極に相当し、放電セル１４が容量性発光素子に相当し、ＰＤＰ７が表示パネルに相当し、サブフィールド処理器３、第１のデータドライバ群４ａおよび第１の電力回収回路８ａから構成される回路ならびに第２のデータドライバ群４ｂおよび第２の電力回収回路８ｂから構成される回路がドライブ回路に相当する。
また、図６のノードＮ１の電圧ＮＶ１が駆動パルスに相当し、図２および図３の書き込み期間Ｐ２がアドレス期間に相当し、データパルス位相差ＴＲが位相差に相当し、データパルスＰｄａがデータパルスに相当する。
さらに、電源電圧Ｖｄａが第１の電源電圧に相当し、電源端子Ｖ１が第１の電源端子に相当し、図６のノードＮ１が第１のノードに相当し、Ｎチャネル電界効果トランジスタＱ１が第１のスイッチング素子に相当し、Ｎチャネル電界効果トランジスタＱ２が第２のスイッチング素子に相当する。
また、ノードＮ２が第２のノードに相当し、回収コイルＬが誘導性素子に相当し、ノードＮ３が第３のノードに相当し、Ｎチャネル電界効果トランジスタＱ３が第３のスイッチング素子に相当し、Ｎチャネル電界効果トランジスタＱ４が第４のスイッチング素子に相当し、回収コンデンサＣ１が回収用容量性素子に相当する。
さらに、限界電圧Ｖｒが所定値に相当し、回収電位クランプ回路８０，８１，８２が電位制限回路に相当し、Ｐチャネル電界効果トランジスタＱ１1 〜Ｑ１n およびＮチャネル電界効果トランジスタＱ２1 〜Ｑ２n が第１のスイッチング回路に相当し、図６のノードＮ５の電圧ＮＶ５および図２１の電源端子Ｖ２に印加される電圧が制御信号に相当し、電源端子Ｖ２に印加される電圧が第２の電源電圧に相当し、電源端子Ｖ２が第２の電源端子に相当する。
また、ダイオードＤ３，Ｄ４、バイポーラトランジスタＱ５および抵抗Ｒ３が第２のスイッチング回路に相当し、ノードＮ４が第４のノードに相当し、バイポーラトランジスタＱ５が第５のスイッチング素子に相当し、ダイオードＤ３およびツェナーダイオードＤ５が一方向性導通素子に相当し、チャージポンプ回路ＣＧ１，ＣＧ２がチャージポンプ回路に相当する。
さらに、ノードＮａ，Ｎｃは第５のノードに相当し、コンデンサＣＣｐ１，ＣＣｐ２が充電用容量素子に相当し、電源端子Ｖｐ２，Ｖｐ４が第３の電源端子に相当し、電源端子Ｖｐ２，Ｖｐ４に印加される電圧（１５Ｖ）が第３の電源電圧に相当し、ダイオードＤｐ１，Ｄｐ２が一方向性導通素子に相当し、ＦＥＴドライバＦＤ１，ＦＤ２が制御信号出力回路に相当する。
その上、第１の電力回収回路８ａおよび第２の電力回収回路８ｂが印加回路に相当し、抵抗Ｒ１，Ｒ２およびノードＮ５が分割回路に相当し、累積立ち上がり回数検出器２０が回数検出部に相当し、サブフィールド処理器３、立ち上がり回数比較器３１、回収切替決定部３２および制御信号発生器３３が制御部に相当する。また、立ち上がり比率および立ち下がり比率がデータパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する回数検出部により算出された回数の比率に相当し、消費電力切り替わり比率β％が所定の比率値に相当する。さらに、画像データＳＰが画像データに相当し、映像信号−サブフィールド対応付け器２が変換部に相当する。
本発明は、複数の放電セルを選択的に放電させるとともに放電セルの電荷を回収しつつ画像を表示する表示装置およびその駆動方法に有用である。
第１の実施の形態に係るプラズマディスプレイ装置の基本構成を示すブロック図 図１のアドレス電極、スキャン電極およびサステイン電極に与えられる駆動電圧の一例を示すタイミング図 図１のプラズマディスプレイ装置に用いられるＡＤＳ方式を説明するための説明図 図１のＰＤＰの表示状態の一例を示す模式図 データパルス位相差に対するアドレス放電電流の依存性を説明するための図 図１の第１のデータドライバ群、第１の電力回収回路およびＰＤＰの回路図 図１の第１および第２の電力回収回路の書き込み期間の動作を示すタイミング図 ＰＤＰの表示状態の一例を示す模式図 図８の表示状態を得る場合の図６のノードＮ１の電圧、アドレス電極に印加されるデータパルスおよび第１のデータドライバ群に与えられる制御パルスのタイミングを示す図 図８の表示状態を得る場合の図６のノードの電圧、アドレス電極に印加されるデータパルスおよび第１のデータドライバ群に与えられる制御パルスのタイミングを示す図 図８の表示状態を得る場合の図６のノードの電圧、アドレス電極に印加されるデータパルスおよび第１のデータドライバ群に与えられる制御パルスのタイミングを示す図 図６の回収電位クランプ回路の働きを説明するための図 図６の回収電位クランプ回路の働きを説明するための図 書き込み期間における図６のノードの回収電位の変化を示す波形図 図１４の回収電位と各サブフィールドごとの制御パルスの累積立ち上がり数との関係を示すグラフ 図６の第１の電力回収回路に設けられるチャージポンプ回路の一例を示す回路図 図１のプラズマディスプレイ装置の駆動マージンとデータパルス位相差との関係を説明するためのグラフ 「全白」の画像が表示されるときの書き込み電圧と位相差との関係を示すグラフ 「全白」の画像が表示されるときの書き込み電圧と限界電圧との関係を示すグラフ 第１の実施の形態に係るプラズマディスプレイ装置の消費電力と他の構成を有するプラズマディスプレイ装置の消費電力とを比較するためのグラフ 第２の実施の形態に係る第１のデータドライバ群、第１の電力回収回路およびＰＤＰの回路図 第３の実施の形態に係る第１のデータドライバ群、第１の電力回収回路およびＰＤＰの回路図 第４の実施の形態に係るプラズマディスプレイ装置の基本構成を示すブロック図 第４の実施の形態に係るサブフィールド処理器の構成を説明するためのブロック図 制御信号により電力回収の方式が切り替えられた場合の図２３の第１および第２の電力回収回路の書き込み期間の動作を示すタイミング図 第４の実施の形態に係るプラズマディスプレイ装置の回収電位と各サブフィールドごとの制御パルスの累積立ち上がり数との関係を示すグラフ 第４の実施の形態に係るプラズマディスプレイ装置の消費電力と他の構成を有するプラズマディスプレイ装置の消費電力とを比較するためのグラフ 各サブフィールドごとの立ち上がり比率が１００％の場合（トリオ市松の場合）の無回収型プラズマディスプレイ装置、従来回収型プラズマディスプレイ装置および第１の実施の形態に係るプラズマディスプレイ装置の消費電力を比較するための図 従来のＡＣ型プラズマディスプレイ装置の基本構成を示すブロック図 図２９のＰＤＰにおけるアドレス電極、スキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図 複数に分割されたデータドライバにより構成されるプラズマディスプレイ装置のＰＤＰの表示状態の一例を示す模式図 データパルス位相差に対するアドレス放電電流の依存性を説明するための図 従来の電力回収回路の一例を示す回路図 図３３の電力回収回路の書き込み期間の動作を示すタイミング図 ＰＤＰの表示状態の一例を示す模式図 図３５の表示状態を得るためにアドレス電極に印加されるデータパルスの波形図
符号の説明
２ 映像信号−サブフィールド対応付け器
３ サブフィールド処理器
４ａ 第１のデータドライバ群
４ｂ 第２のデータドライバ群
７ ＰＤＰ
８ａ 第１の電力回収回路
８ｂ 第２の電力回収回路
１２1 〜１２m スキャン電極
１４ 放電セル
２０ 累積立ち上がり回数検出器
３１ 立ち上がり回数比較器
３２ 回収切替決定部
３３ 制御信号発生器
４１1 〜４１n ，４２1 〜４２n アドレス電極
８０，８１，８２ 回収電位クランプ回路
１００ プラズマディスプレイ装置
Ｃ１ 回収コンデンサ
ＣＣｐ１，ＣＣｐ２ コンデンサ
ＣＧ１，ＣＧ２ チャージポンプ回路
Ｃｆ 浮遊容量
Ｃｐ パネル容量
Ｄ３，Ｄｐ１，Ｄｐ２ ダイオード
Ｄ５ ツェナーダイオード
ＦＤ１，ＦＤ２ ＦＥＴドライバ
Ｌ 回収コイル
Ｎ１〜Ｎ５，Ｎａ，Ｎｃ ノード
ＮＶ１，ＮＶ５ 電圧
Ｐ２ 書き込み期間
Ｐｄａ データパルス
Ｑ１〜Ｑ４，Ｑ２1 〜Ｑ２n Ｎチャネル電界効果トランジスタ
Ｑ１1 〜Ｑ１n Ｐチャネル電界効果トランジスタ
Ｑ５ バイポーラトランジスタ
Ｒ１，Ｒ２ 抵抗
Ｓａ1 〜Ｓａn 制御パルス
ＳＰ 画像データ
ＴＲ データパルス位相差
Ｖｄａ 電源電圧
Ｖ１，Ｖ２，Ｖｐ２，Ｖｐ４ 電源端子
Ｖｒ 限界電圧

Claims (3)

  1. 複数群に分類された第１の電極と、前記第１の電極に交差するように設けられた第２の電極と、前記第１の電極と前記第２の電極との交差部に設けられた複数の容量性発光素子を含む表示パネルと、前記複数群で互いに位相差が生じるように、それぞれ前記複数群の第１の電極にデータパルスを印加するドライブ回路とを備え、
    前記ドライブ回路は、第１の電源電圧を受ける第１の電源端子と、誘導性素子と、回収用容量性素子と、前記表示パネルの容量と前記誘導性素子との共振動作により前記回収用容量性素子から電荷を放出して第１のノードの電位を立ち上げ、前記第１のノードと前記第１の電源端子とを接続した後、前記第１のノードと前記第１の電源端子との接続を遮断し、前記共振動作により前記第１のノードから前記誘導性素子を介して前記回収用容量性素子へ電荷を回収して前記第１のノードの電位を立ち下げることにより、前記複数群の第１の電極にデータパルスを印加するための駆動パルスを前記第１のノードに印加する印加回路と、前記回収用容量性素子に回収される電荷の量を制限することにより前記回収用容量性素子の電位が前記第１の電源電圧よりも低い所定値を超えないように制限する電位制限回路と、前記第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出する回数検出部とを備え、前記ドライブ回路は、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する前記回数検出部により検出された前記回数の比率を算出し、前記比率が所定の比率値よりも大きい場合に、前記第１のノードの電位を所定の電圧値まで立ち下げた後、前記第１のノードを接地するように前記印加回路の動作を制御する制御部を含むことを特徴とする表示装置。
  2. １フィールドを複数のサブフィールドに分割してサブフィールドごとに選択された前記容量性発光素子を放電させて階調表示を行うために、１フィールドの画像データを各サブフィールドの画像データに変換する変換部をさらに備え、前記回数検出部は、前記変換部から与えられる画像データに基づいて各サブフィールドごとの前記回数を検出し、前記制御部は、各サブフィールドにおけるデータパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する前記回数検出部により得られた前記回数の比率を算出し、前記比率が所定の比率値よりも大きい場合に、前記第１のノードの電位を所定の電圧値まで立ち下げた後、前記第１のノードを接地するように前記印加回路の動作を制御することを特徴とする請求項１記載の表示装置。
  3. 複数群に分類された第１の電極、前記第１の電極に交差するように設けられた第２の電極および前記第１の電極と前記第２の電極との交差部に設けられた複数の容量性発光素子を備える表示パネルを含む表示装置の駆動方法であって、前記複数群で互いに位相差が生じるように、それぞれ前記複数群の第１の電極にデータパルスを印加するステップを備え、前記データパルスを印加するステップは、前記表示パネルの容量と誘導性素子との共振動作により回収用容量性素子から電荷を放出して第１のノードの電位を立ち上げ、前記第１のノードと第１の電源端子とを接続した後、前記第１のノードと前記第１の電源端子との接続を遮断し、前記共振動作により前記第１のノードから前記誘導性素子を介して前記回収用容量性素子へ電荷を回収して前記第１のノードの電位を立ち下げることにより、前記複数群の第１の電極にデータパルスを印加するための駆動パルスを前記第１のノードに印加するステップと、前記回収用容量性素子に回収される電荷の量を制限することにより前記回収用容量性素子の電位が前記第１の電源電圧よりも低い所定値を超えないように制限するステップと、前記第１の電極に印加されるデータパルスの立ち上がりの回数または立ち下がりの回数を検出するステップと、データパルスの立ち上がり可能な最大の回数または立ち下がり可能な最大の回数に対する検出された前記回数の比率を算出し、前記比率が所定の比率値よりも大きい場合に、前記第１のノードの電位を所定の電圧値まで立ち下げた後、前記第１のノードを接地するように前記印加回路の動作を制御するステップとを備えることを特徴とする表示装置の駆動方法。
JP2004160191A 2003-07-11 2004-05-28 表示装置およびその駆動方法 Expired - Fee Related JP4050724B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004160191A JP4050724B2 (ja) 2003-07-11 2004-05-28 表示装置およびその駆動方法
PCT/JP2004/009248 WO2005006288A1 (ja) 2003-07-11 2004-06-23 表示装置およびその駆動方法
EP04746717A EP1657696A4 (en) 2003-07-11 2004-06-23 DISPLAY DEVICE AND METHOD FOR CONTROLLING THE SAME
KR1020067000696A KR100802673B1 (ko) 2003-07-11 2004-06-23 표시 장치 및 그 구동 방법
US10/563,813 US7701419B2 (en) 2003-07-11 2004-06-23 Display device and drive method thereof
TW093119844A TWI360800B (en) 2003-07-11 2004-06-30 Display apparatus and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003273800 2003-07-11
JP2004160191A JP4050724B2 (ja) 2003-07-11 2004-05-28 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2005049823A JP2005049823A (ja) 2005-02-24
JP4050724B2 true JP4050724B2 (ja) 2008-02-20

Family

ID=34067383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160191A Expired - Fee Related JP4050724B2 (ja) 2003-07-11 2004-05-28 表示装置およびその駆動方法

Country Status (6)

Country Link
US (1) US7701419B2 (ja)
EP (1) EP1657696A4 (ja)
JP (1) JP4050724B2 (ja)
KR (1) KR100802673B1 (ja)
TW (1) TWI360800B (ja)
WO (1) WO2005006288A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515340B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 전력 제어 방법 및그 장치
KR100774909B1 (ko) * 2004-11-16 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4652797B2 (ja) * 2004-12-15 2011-03-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
US20090015516A1 (en) * 2005-01-25 2009-01-15 Matsushita Electric Industrial Co., Ltd. Display device and method of driving the same
JP4696650B2 (ja) * 2005-04-04 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
JP4977960B2 (ja) * 2005-04-11 2012-07-18 パナソニック株式会社 プラズマディスプレイ装置
KR100692867B1 (ko) * 2005-05-10 2007-03-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070087706A (ko) * 2005-05-10 2007-08-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100811527B1 (ko) * 2005-10-04 2008-03-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR100793101B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100836585B1 (ko) * 2006-11-23 2008-06-10 엘지전자 주식회사 플라즈마 디스플레이 장치
US7999763B2 (en) 2006-01-13 2011-08-16 Lg Electronics Inc. Plasma display apparatus
CN101390147B (zh) * 2006-02-13 2010-09-29 松下电器产业株式会社 等离子显示面板驱动电路及等离子显示装置
CN101542561B (zh) * 2006-11-28 2011-07-06 松下电器产业株式会社 等离子体显示装置和等离子体显示面板驱动方法
EP2063407A4 (en) * 2006-11-28 2009-11-11 Panasonic Corp PLASMA DISPLAY DEVICE AND METHOD FOR THEIR CONTROL
EP2063409A4 (en) * 2006-12-08 2009-12-09 Panasonic Corp PLASMA DISPLAY DEVICE AND DRIVE PROCESS THEREFOR
WO2008072564A1 (ja) * 2006-12-11 2008-06-19 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法
KR100867579B1 (ko) * 2007-02-12 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP5050056B2 (ja) * 2007-06-29 2012-10-17 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100907390B1 (ko) * 2007-11-16 2009-07-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100903623B1 (ko) * 2007-11-16 2009-06-18 삼성에스디아이 주식회사 플라즈마 표시 장치, 그 구동 장치 및 그 구동 방법
US20110001745A1 (en) * 2008-02-06 2011-01-06 Panasonic Corporation Capacitive load drive device, plasma display device with a capacitive load drive device, and drive method for a plasma display panel
JP2009193019A (ja) * 2008-02-18 2009-08-27 Hitachi Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2010164877A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 表示パネルドライバ、表示装置、及び表示パネルドライバの動作方法
US10515592B2 (en) * 2017-10-23 2019-12-24 Samsung Electronics Co., Ltd. Display device and a method of driving a gate driver

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3782858T2 (de) 1986-06-17 1993-04-08 Fujitsu Ltd Ansteuerung fuer eine anzeigevorrichtung in matrix-form.
JPH0795225B2 (ja) * 1986-09-11 1995-10-11 富士通株式会社 マトリツクス表示パネルの駆動回路
JP2946921B2 (ja) 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
JP3342159B2 (ja) * 1994-02-08 2002-11-05 キヤノン株式会社 映像信号処理装置及び表示装置
JP2953342B2 (ja) 1995-04-28 1999-09-27 日本電気株式会社 プラズマディスプレイパネルの駆動方法
WO1999053470A1 (fr) * 1998-04-13 1999-10-21 Mitsubishi Denki Kabushiki Kaisha Dispositif et procede de commande de l'electrode d'un ecran plat a plasma de type a decharge superficielle
JP3080064B2 (ja) 1998-05-01 2000-08-21 日本電気株式会社 プラズマディスプレイパネルの駆動回路
JP3221423B2 (ja) 1999-01-07 2001-10-22 日本電気株式会社 ディスプレイ駆動回路及びその駆動方法
JP3322343B2 (ja) * 1999-02-19 2002-09-09 日本電気株式会社 プラズマディスプレイパネルの駆動装置及び駆動方法
JP3479874B2 (ja) 1999-08-13 2003-12-15 日本電気株式会社 プラズマディスプレイの駆動方法及び駆動装置
JP3369535B2 (ja) 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
EP1365379A1 (en) 1999-11-12 2003-11-26 Matsushita Electric Industrial Co., Ltd. Display device and method of driving the same
KR100358454B1 (ko) * 1999-12-06 2002-10-25 미쓰비시덴키 가부시키가이샤 표면 방전형 플라즈마 디스플레이 패널의 어드레스 전극구동장치 및 어드레스 전극 구동방법
JP2001272948A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4660026B2 (ja) * 2000-09-08 2011-03-30 パナソニック株式会社 表示パネルの駆動装置
US7050022B2 (en) 2000-09-13 2006-05-23 Matsushita Electric Industrial Co., Ltd. Display and its driving method
WO2003075252A2 (en) * 2002-03-06 2003-09-12 Koninklijke Philips Electronics N.V. Display panel with energy recovery system
JP4188618B2 (ja) * 2002-04-01 2008-11-26 パイオニア株式会社 表示パネルの駆動装置

Also Published As

Publication number Publication date
TW200515342A (en) 2005-05-01
JP2005049823A (ja) 2005-02-24
KR100802673B1 (ko) 2008-02-12
KR20060032632A (ko) 2006-04-17
EP1657696A4 (en) 2009-08-19
US20060176246A1 (en) 2006-08-10
EP1657696A1 (en) 2006-05-17
WO2005006288A1 (ja) 2005-01-20
US7701419B2 (en) 2010-04-20
TWI360800B (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4050724B2 (ja) 表示装置およびその駆動方法
JP4100338B2 (ja) プラズマディスプレイパネルの駆動方法
EP1331623A1 (en) Display and its driving method
US7102598B2 (en) Predrive circuit, drive circuit and display device
KR100772308B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
WO2004055771A1 (ja) プラズマディスプレイパネルの駆動方法
US7050022B2 (en) Display and its driving method
US7542014B2 (en) Plasma display device and driving method thereof
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4409000B2 (ja) 表示装置およびその駆動方法
JP2004309983A (ja) 容量性負荷駆動回路およびプラズマディスプレイ装置
JP4100337B2 (ja) プラズマディスプレイパネルの駆動方法
JP5021932B2 (ja) 表示パネルの駆動装置
KR100425487B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP4340077B2 (ja) 表示装置およびその駆動方法
JP2004212699A (ja) 表示装置およびその駆動方法
KR100670183B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100548240B1 (ko) 멀티스텝형 에너지 회수회로
JP2003255889A (ja) 表示装置およびその駆動方法
US8111213B2 (en) Plasma display device and driving method thereof
CN100552752C (zh) 显示装置及其驱动方法
JP2003058104A (ja) 表示装置およびその駆動方法
KR100818198B1 (ko) 평면 표시 장치
JP2005292177A (ja) 表示パネルの駆動方法
JP2008233497A (ja) 表示パネルの駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees