KR100548240B1 - 멀티스텝형 에너지 회수회로 - Google Patents

멀티스텝형 에너지 회수회로 Download PDF

Info

Publication number
KR100548240B1
KR100548240B1 KR1019990021876A KR19990021876A KR100548240B1 KR 100548240 B1 KR100548240 B1 KR 100548240B1 KR 1019990021876 A KR1019990021876 A KR 1019990021876A KR 19990021876 A KR19990021876 A KR 19990021876A KR 100548240 B1 KR100548240 B1 KR 100548240B1
Authority
KR
South Korea
Prior art keywords
current charging
switch
display panel
current
panel
Prior art date
Application number
KR1019990021876A
Other languages
English (en)
Other versions
KR20010002189A (ko
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990021876A priority Critical patent/KR100548240B1/ko
Publication of KR20010002189A publication Critical patent/KR20010002189A/ko
Application granted granted Critical
Publication of KR100548240B1 publication Critical patent/KR100548240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 패널부하를 고려하여 최적의 에너지 회수조건에서 에너지를 회수하도록 한 에너지 회수회로에 관한 것이다.
본 발명에 따른 멀티스텝형 에너지 회수회로는 화소들이 매트릭스 형태로 배치된 표시패널과, 그 표시패널의 부하를 검출하기 위한 패널부하 검출수단과, 서로 다른 전류 충전용량을 가지며 상기 표시패널에 전류를 공급하기 위한 적어도 둘 이상의 전류 충전소자들과, 상기 전류 충전소자들을 충전시키기 위한 전압원과, 상기 표시패널을 소정레벨로 유지시키기 위한 외부 전압원과, 상기 전압원과 전류 충전소자들 사이의 전류패스를 절환하기 위한 스위치수단과, 상기 표시패널의 부하 변동에 따라 상기 스위치수단을 제어하여 전류 충전소자들 중 어느 하나를 충전시키기 위한 스위치 제어수단을 구비한다.
이러한 구성에 의하여, 본 발명에 따른 멀티스텝형 에너지 회수회로는 패널부하변동시에도 외부 서스테인 전압공급시점을 인덕터 전류의 최고 정점에 동기시킬 수 있으므로 최적의 에너지 회수조건에서 에너지를 회수할 수 있게 된다.

Description

멀티스텝형 에너지 회수회로{Energy Recovering Circuit Of Multistep-Type }
도 1은 종래의 에너지 회수회로를 나타내는 회로도.
도 2는 도 1에 도시된 에너지 회수회로의 출력 파형도.
도 3은 도 1에 도시된 에너지 회수회로에서 패널의 부하변동시 서스테인 전압(Vs)과 LC 공진파형을 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 멀티스텝형 에너지 회수회로를 나타내는 회로도.
도 5는 도 4에 도시된 에너지 회수회로의 출력 파형도.
도 6은 인덕턴스값의 변화에 따른 인덕터전류(IL)의 라이징 타임을 나타내는 도면.
도 7은 본 발명의 제2 실시예에 따른 멀티스텝형 에너지 회수회로를 나타내는 회로도.
도 8은 본 발명의 제3 실시예에 따른 멀티스텝형 에너지 회수회로를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
1,31 : Y 전극 2,41 : Z 전극
10,30 : Y 전극 단위구동셀 20,60 : Z 전극 단위구동셀
32 : I/V 변환기 34 : 증폭기
36 : A/D 변환기 38 : 스위치 제어부
40,50,62,64 : 스위치부
본 발명은 에너지 회수장치에 관한 것으로, 특히 패널부하를 고려하여 최적의 에너지 회수조건에서 에너지를 회수하도록 한 에너지 회수회로에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전을 이용한 화상 표시장치로서 최근의 개발노력으로 대화면에서 영상 품질이 향상되고 있다. PDP는 그 구동방식에 따라 크게 대향방전을 하게 되는 직류(DC)방식과 면방전을 하게 되는 교류(AC)방식으로 대별된다. 교류 구동방식의 PDP는 직류방식에 비하여 저소비전력과 라이프 타임이 큰 장점이 있기 때문에 주목을 받고 있는 구동방식이다. 교류 구동방식의 PDP는 유전체를 사이에 두고 교류전압을 인가시켜 그 반주기마다 방전을 행하게 하는 것으로 구동방식에 따라 다시 서브필드(Sub-field) 방식과 서브프레임(Sub-frame) 방식으로 나뉘어진다. 256 계 조를 표현할 때 서브필드 방식은 한 프레임을 8 개의 서브필드로 시분할하고 각 서브필드는 다시 전화면을 초기화하는 리셋기간과 전화면을 선순차 방식으로 주사하면서 데이터를 기입하는 어드레스 기간 및 데이터가 기입된 셀들의 발광상태를 유지시키는 서스테인 기간으로 시분할된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드에서 동일한 반면에 각 서스테인 기간은 휘도 상대비에 따라 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가되도록 할당된다. 각 서브필드에서는 해당 서스테인 기간에 비례하는 계조를 구현하게 되고 각 서브필드에서 구현된 계조가 조합됨으로써 한 프레임에서 256 계조를 표현하게 된다.
서브필드 방식에서, 유지방전시에 PDP 패널의 충전 및 방전에 사용되는 소비전력을 줄이기 위해 방전되는 전압을 다시 회수하여 패널의 충전에 사용하여 소비전력을 낮추게 된다.
도 1을 참조하면, Y전극(1)에 접속된 주사/유지 전극 단위구동셀(이하 "Y 전극 단위구동셀"이라 함)(10)과, Z전극(2)에 접속된 공통 전극 단위구동셀(이하 "Z 전극 단위구동셀"이라 함)(20)을 구비한 에너지 회수장치가 도시되어 있다. Y전극(1)과 Z전극(2)은 패널 캐패시터(Cp)에 접속된다. 패널 캐패시터(Cp)는 Y 전극(1)과 Z 전극(2) 사이에 형성되는 정전용량을 등가적으로 나타낸다. Y 전극(1)과 Z 전극(2)은 Y 전극 단위구동셀(10)과 Z 전극 단위구동셀(20)에 의해 인가되는 서스테인 펄스에 의해 충/방전하게 된다. Y 전극 단위구동셀(10)은 그라운드(Ground) 단자에 접속된 외부 캐패시터(Cex1)와, 그 외부 캐패시터(Cex1)에 병렬로 접속된 제1 및 제3 스위치(S1,S3)와, 서스테인 전압 공급원(Vs)과 그라운드 단자(GND) 사이에 직렬로 접속된 제2 및 제4 스위치(S2, S4)와, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(L1)를 구비한다. Z 전극 단위구동셀(20)은 Y 전극 단위구동셀(10)과 동일한 구성을 가지게 되며 Y 전극 단위구동셀(10)과 대칭적으로 패널 캐패시터(Cp)에 접속된다. 즉, Z 전극 단위구동셀(20)은 그라운드단자(GND)에 접속된 외부 캐패시터(Cex2)와, 그 외부 캐패시터(Cex2)에 병렬로 접속된 제5 및 제7 스위치(S5,S7)와, 서스테인 전압 공급원(Vs)과 그라운드단자(GND) 사이에 직렬로 접속된 제6 및 제8 스위치(S6, S8)와, 제3 노드(n3)와 제4 노드(n4) 사이에 접속된 인덕터(L2)를 구비한다. 제1 노드(n1)와 제4 노드(n4)에 접속된 다이오드들(D1,D2,D3,D4)은 역방향 전류 제한용으로 이용된다.
도 2를 참조하면, 패널 캐패시터(Cp)가 여러번 충·방전되면 외부 캐패시터(Cex1,Cex2)에 전압이 충전된다. t1 기간에 제1 스위치(S1)는 닫혀지게 된다. 그러면 외부 캐패시터(Cex1)에 충전된 전압은 제1 스위치(S1)와 다이오드(D1)를 경유하여 인덕터(L1)에 공급된다. 인덕터(L1)는 패널 캐패시터(Cp)와 함께 직렬 LC 공진회로를 구성하게 되므로 패널 캐패시터(Cp)는 LC 공진파형에 의해 충전되기 시작한다. 이때, Z 전극 단위구동셀(20)의 제8 스위치(S8)는 닫혀 있다. t2 기간에 LC 공진파형의 공진점에서 제2 스위치(S2)가 닫혀지게 된다. 이때, 서스테인 전압(Vs)이 패널 캐패시터(Cp)에 공급되어 패널 캐패시터(Cp)는 서스테인 전압레벨을 유지하게 된다. 패널 캐패시터(Cp)가 서스테인 전압레벨을 유지하는 기간에 Y전극(1)과 Z전극(2) 사이에 방전이 일어난다. t3 기간에 제2 스위치(S2)가 열려지고 제3 스위치(S3)가 닫혀지면서 패널 캐패시터(Cp)는 방전되기 시작한다. 이때, 패널 캐패시터(Cp)에 충전된 전압은 인덕터(L1)와 제3 스위치(S3)를 경유하여 외부 캐패시터(Cex1)에 공급되어 외부 캐패시터(Cex1)를 충전시키게 된다. 그 다음, 제4 스위치(S4)가 닫혀지게 된다. 그러면 패널 캐패시터(Cp)의 전압은 그라운드 전위까지 떨어지게 된다. Z 전극 단위구동셀(20)은 Y 전극 단위구동셀(10)과 교번적으로 패널 캐패시터(Cp)를 충방전시키게 된다.
결과적으로, 에너지 회수장치는 패널 캐패시터(Cp)에서 방전되는 전압을 외부 캐패시터(Cex1,Cex2)를 이용하여 회수한 다음, 패널 캐패시터(Cp)에 공급함으로써 서스테인 방전시의 과도한 소비전력을 줄이게 된다.
그러나 PDP는 기본적으로 전류에 의해서 효율 및 밝기가 좌우되므로 외부 캐패시터(Cex1,Cex2)와 같은 전압원을 이용하여 패널 캐패시터(Cp)를 충전시키게 되면 PDP의 효율 및 밝기를 향상시키는데 한계가 있다.
또한, 도 1에 도시된 에너지 회수회로는 패널의 온/오프(on/off)에 따라 혹은 표시되는 화상 데이터의 휘도 등에 따라 부하가 달라지는 점을 고려하지 않는 문제점이 있다. 패널의 부하가 달라지게 되면 서스테인 전압(Vs)의 라이징 타임(tr)이 달라지게 된다. 이를 도 3을 결부하여 상세히 하면 다음과 같다.
도 3을 참조하면, 패널 캐패시터(Cp)에 공급되는 서스테인 전압(Vs)은 LC 공진파형(WR)의 공진점(PR)에 동기되어 공급될 때 에너지 회수 효율이 최고가 된다. 반면, 패널의 부하가 변동되어 패널 캐패시터(Cp)의 정전용량값이 달라지게 되면 LC 공진파형의 공진점(PR)은 서스테인 전압(Vs)의 공급시점과 어긋나게 된다. 패널 캐패시터(Cp)의 정전용량값이 증가하게 되면 서스테인 전압(Vs)의 라이징 타임(tr1)은 길어지게 된다. 반면에, 패널의 정전용량값(Cp)이 감소하게 되면 서스테인 전압(Vs)의 라이징 타임(tr3)은 짧아지게 된다. 이와 같이, 패널 부하에 따라 서스테인 전압(Vs)의 공급시점과 LC 공진파형의 공진점이 어긋나게 되면 서스테인 전압(Vs)의 레벨은 그 만큼 커지게 되어 소비전력이 급증하게 된다.
한편, 서브프레임 구동방식은 전화면의 어드레싱기간을 서스테인펄스의 매주기마다 일부분씩 분산시켜 수행함으로써 한 프레임에 걸쳐 서스테인 과정이 중단되지 않고 연속되도록 하는 방식이다. 256 계조를 표현하는 경우, 서브프레임 방식에서는 전화면을 수평방향으로 8개의 시구간(T, T/2, T/4, T/8, T/16, T/32, T/64, T/128)으로 분할하고 각 시구간마다 방전 가중치를 서브필드 방식과 비슷하게 할당하게 된다. 이에 따라, 임의의 시점에서 전화면에는 각각 다른 밝기레벨을 갖는, 즉 각각 다른 서브필드 상태에 있는 8개의 화면블록들이 존재하게 된다. 그리고 8개 블록의 분할 경계, 즉 한 서스테인펄스 주기에서 선택된 8개의 주사라인은 그 서스테인 펄스 주기마다 한 주사라인씩 아래로 이동하는 과정을 반복하여 전체의 주사라인 수(예컨대, 512개)에 해당하는 서스테인기간이 끝나면 한 프레임의 256계조가 표현된다. 따라서, 서브프레임 구동방식에서 서스테인 펄스는 매주기마다 라이트 펄스의 기준레벨과 소거펄스의 기준레벨을 포함하도록 3 스텝(Step) 이상의 레벨을 포함하게 된다.
이와 같이 3스텝 이상의 레벨을 갖는 서스테인 펄스를 발생하기 위해서는 에너지 회수장치를 스텝수 만큼 종속적으로 접속시켜야 한다. 이에 따라, 서브프레 임 방식의 PDP 구동장치는 에너지 회수회로가 복잡한 문제점이 있다.
따라서, 본 발명의 목적은 패널부하를 고려하여 최적의 에너지 회수조건에서 에너지를 회수하도록 한 멀티스텝형 에너지 회수회로를 제공하는데 있다.
본 발명의 다른 목적은 멀티스텝의 구동 파형에 대한 에너지 회수에 적합하도록 한 멀티스텝형 에너지 회수회로를 제공하는데 있다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 멀티스텝형 에너지 회수회로는 화소들이 매트릭스 형태로 배치된 표시패널과, 그 표시패널의 부하를 검출하기 위한 패널부하 검출수단과, 서로 다른 전류 충전용량을 가지며 상기 표시패널에 전류를 공급하기 위한 적어도 둘 이상의 전류 충전소자들과, 그 전류 충전소자들을 충전시키기 위한 전압원과, 상기 표시패널을 소정레벨로 유지시키기 위한 외부 전압원과, 상기 전압원과 전류 충전소자들 사이의 전류패스를 절환하기 위한 스위치수단과, 상기 표시패널의 부하 변동에 따라 상기 스위치수단을 제어하여 전류 충전소자들 중 어느 하나를 충전시키는 스위치 제어수단을 구비한다.
본 발명에 따른 멀티스텝형 에너지 회수회로는 유지방전을 일으키는 유지전극쌍과, 그 유지전극쌍의 정전용량값을 검출하기 위한 검출수단과, 서로 다른 임피던스값을 가지며 상기 유지전극쌍에 전류를 공급하기 위한 적어도 둘 이상의 전류 충전소자들과, 상기 유지전극쌍의 정전용량값에 따라 상기 전류 충전소자들 중 어느 하나를 선택하여 상기 유지전극쌍을 교번적으로 충/방전시키는 유지전극 구동수단을 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 멀티스텝형 에너지 회수회로는 패널 캐패시터(Cp)와 그라운드단자(GND) 사이에 접속되는 저항(R)과, 서로 다른 인덕턴스(inductance) 값을 가지는 제1 내지 제4 인덕터(L1 내지 L4)와, 외부 캐패시터(Cex1)와 제1 내지 제4 인덕터(L1 내지 L4) 사이에 병렬 접속된 제1 및 제2 스위치(S1,S2)와, 제1 및 제2 스위치(S1,S2)와 제1 내지 제4 인덕터(L1 내지 L4) 사이에 접속된 스위치부(40)와, 저항(R)과 스위치부(40) 사이에 직렬 접속된 전류/전압 변환기(이하, "I/V 변환기"라함)(32), 증폭기(34), 아날로그/디지털 변환기(이하, "A/D 변환기"라함)(36) 및 스위치 제어부(38)를 구비한다. 또한, 본 발명의 제1 실시예에 따른 멀티스텝형 에너지 회수회로는 제1 내지 제4 인덕터(L1 내지 L4)에 병렬 접속된 제3 및 제4 스위치(S3,S4)와, 제4 스위치(S4)와 저항(R) 사이에 접속된 제7 스위치(S7)와, 제1 서스테인 전압 공급라인(41)과 패널 캐패시터(Cp) 사이에 접속된 제5 스위치(S5)와, 제2 서스테인 전압 공급라인(42)과 패널 캐패시터(Cp) 사이에 접속된 제6 스위치(S6)를 구비한다. 다이오드들(D1 내지 D4)은 역전류 제한용으로 이용된다.
제1 내지 제4 인덕터(L1 내지 L4)는 서로 다른 인덕턴스값을 가지게 되며 스위치부(40)에 의해 선택적으로 외부 캐패시터(Cex1)에 접속된다. 저항(R)은 패널의 온/오프(on/off)에 따른 부하의 변화 또는 화상 데이터의 휘도 변화 등에 따른 부하의 변화를 전류신호로 검출하게 된다. I/V 변환기(32)는 저항(R)에 의해 검출된 전류신호를 전압신호로 변환하게 된다. 증폭기(34)는 자신의 이득값만큼 I/V 변환기(32)로부터의 전압신호를 증폭하여 A/D 변환기(36)에 공급하는 역할을 한다. A/D 변환기(36)는 증폭기(34)로부터의 전압신호를 디지털 형태로 변환하여 스위치 제어부(38)에 공급한다. 스위치 제어부(38)는 A/D 변환기(36)로부터의 디지털 신호에 따라 논리값이 변화되는 스위치 제어신호(Cind)를 스위치부(40)에 공급함으로써 스위치부(40)를 제어하게 된다. 스위치부(40)는 스위치 제어부(38)로부터 공급되는 스위치 제어신호(Cind)의 논리값에 따라 기준단자(40a)를 제1 내지 제4 선택단자(40b 내지 40e) 중 어느 하나에 접속시키게 된다.
도 5 및 도 6을 결부하여 패널 캐패시터(Cp)의 충/방전을 설명하면 다음과 같다. 먼저, t1 기간에 제7 스위치(S7)가 닫히게 되면 패널의 온/오프(on/off) 또는 화상 데이터의 휘도 변화 등에 따른 패널의 부하가 패널 캐패시터(Cp) 양단에서 전류신호로 검출된다. 스위치 제어부(38)는 패널 부하에 따라 논리값이 변화되는 스위치 제어신호(Cind)를 발생하여 스위치부(40)에 공급하게 된다. 스위치부(40)는 스위치 제어신호(Cind)의 논리값에 따라 기준단자(40a)를 제1 내지 제4 선택단자(40a 내지 40e) 중 어느 하나에 접속시키게 된다. 제1 내지 제4 인덕터(L1 내지 L4)의 인덕턴스값이 L1 < L2 < L3 < L4 즉, 제1 인덕터(L1)의 인덕턴스값이 가장 작고 제4 인덕턴스값이 가장 크게 설정된다면, 스위치 제어부(38)의 제어에 의해 제1 내지 제4 인덕터(L1 내지 L4) 중 어느 하나가 제1 노드(n1)에 접속된다. 예를 들면, 패널의 휘도가 낮게 검출되면(패널에 인가되는 전류가 낮을 때) 인덕턴스값이 큰 제4 인덕터(L4) 또는 제3 인덕터(L3)가 제1 노드(n1)에 접속되는 반면, 패널의 휘도가 높으면(패널에 인가되는 전류가 높을 때) 인덕턴스값이 작은 제1 인덕터(L1) 또는 제2 인덕터(L2)가 제1 노드(n1)에 접속된다. 인덕터(L1 내지 L4 중 어느 하나)가 선택된 후, 제1 및 제3 스위치(S1,S3)가 닫히게 된다. 패널의 휘도가 높을 때, 제1 노드(n1)에 접속된 인덕터(L1 내지 L4 중 어느 하나)는 외부 캐패시터(Cex1)로부터 공급되는 전하에 의해 충전된다. 선택된 인덕터(L1 내지 L4 중 어느 하나)의 인덕턴스값에 따라 라이징타임 동안 인덕터 전류(IL)의 기울기가 도 6과 같이 달라진다. t2 기간에 제3 스위치(S3)는 열리고 제4 스위치(S4)는 닫히게 된다. 그러면 선택된 인덕터(L1 내지 L4 중 어느 하나)에 충전된 전하가 패널 캐패시터(Cp) 쪽으로 방전되어 패널 캐패시터(Cp)를 충전시키게 된다. t3 기간에 제5 스위치(S5)는 닫히게 된다. 이때, 제1 서스테인 전압(Vs1)이 패널 캐패시터(Cp)에 공급되어 패널 캐패시터(Cp)의 충전 전압은 중간레벨의 전압(Vm)을 유지하게 된다. 패널 캐패시터(Cp)의 충전 전압이 중간레벨의 전압(Vm)으로 유지될 때, 제4 스위치(S4)는 열리고 제1 스위치(S1)와 제3 스위치(S3)가 닫히게 된다. 그러면, 선택된 인덕터(L1 내지 L4 중 어느 하나)는 다시 충전된다. t4 기간에 제3 스위치(S3)는 열리고 제4 스위치(S4)는 닫히게 된다. 그러면 선택된 인덕터(L1 내지 L4 중 어느 하나)에 충전된 전하가 패널 캐패시터(Cp) 쪽으로 방전되어 패널 캐패시터(Cp)를 충전시키게 된다. t5 기간에 제6 스위치(S6)는 닫히게 된다. 제6 스위치(S6)가 닫힌 동안, 제2 서스테인 전압(Vs2)은 패널 캐패시터(Cp)에 공급된다. 이때, 패널 캐패시터(Cp)의 충전 전압은 서스테인 전압레벨(Vs)을 유지하게 된다.
패널 캐패시터(Cp)의 방전은 다음과 같다. t6 기간에 제2 및 제4 스위치(S2,S4)가 닫히게 된다. 패널 캐패시터(Cp)의 전압이 외부 캐패시터(Cex1) 쪽으로 방전되어 외부 캐패시터(Cex1)를 충전시키게 된다. 이때, 패널 캐패시터(Cp)는 중간레벨의 전압(Vm)까지 방전된다. t7 기간에 제5 스위치(S5)가 닫히게 되어 패널 캐패시터(Cp)는 제1 서스테인 전압(Vs1)에 의해 중간레벨의 전압(Vm)을 유지하게 된다. t8 기간에 제3 및 제4 스위치(S3,S4)가 닫히면서 패널 캐패시터(Cp)는 그라운드(GND) 전위까지 방전되며, 외부 캐패시터(Cex1)는 충전된다. 마지막으로, t9 기간에 제7 스위치(S7)가 닫히면서 패널 캐패시터(Cp)는 그라운드(GND) 전위를 유지하게 됨과 아울러 패널 부하가 검출된다.
결과적으로, 도 4에 도시된 에너지 회수회로는 패널부하에 따라 인덕턴스값을 조절하여 인덕터 전류(IL)의 라이징 타임을 조정하게 된다. 이에 따라, 외부 서스테인 전압(Vs1,Vs2)의 공급시점이 패널 캐패시터(Cp)에 공급되는 인덕터 전류(IL)의 최고 정점에 동기될 수 있게 된다.
도 7은 패널 캐패시터(Cp)를 중심으로 대칭적으로 접속되어 패널 캐패시터(Cp)를 교번적으로 충/방전시키는 에너지 회수회로가 도시되어 있다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 멀티스텝형 에너지 회수회로는 Y 전극(31)에 접속된 Y전극 단위구동셀(30)과, Z전극(41)에 접속된 Z전극 단위 구동셀(60)을 구비한다. Y전극 단위구동셀(30)과 Z전극 단위구동셀(60)은 도 4에 도시된 에너지 회수회로와 동일하게 구성된다. 이들 Y전극 단위구동셀(30)과 Z전극 단위구동셀(60)은 패널 캐패시터(Cp)를 중심으로 대칭적으로 접속되어 패널 캐패시터(Cp)를 교번적으로 충/방전시켜 Y전극(31)과 Z전극(41) 사이에 유지방전이 일어나게 한다. 패널부하를 검출하기 위한 저항(R), I/V 변환기(32), 증폭기(34), A/D 변환기(36), 스위치 제어부(38) 및 스위치부(62,64)는 도 4에 도시된 그것들과 동일한 역할을 한다. 이에 따라, 스위치부(62,64)들 각각은 스위치 제어신호(Cind)의 논리값에 따라 Y전극 단위구동셀(30)과 Z전극 단위구동셀(60)의 인덕터들(L1 내지 L8) 중 어느 하나씩을 선택하게 된다.
도 8을 참조하면, 본 발명의 제3 실시예에 따른 멀티스텝형 에너지 회수회로는 패널 캐패시터(Cp)와 그라운드단자(GND) 사이에 접속되는 저항(R)과, 서로 다른 인덕턴스(inductance) 값을 가지는 제1 내지 제n 인덕터(L1 내지 Ln)와, 제1 내지 제n 인덕터(L1 내지 Ln) 중 어느 하나를 선택하기 위한 스위치부(50)와, 저항(R)과 스위치부(50) 사이에 직렬 접속된 I/V 변환기(32), 증폭기(34), A/D 변환기(36) 및 스위치 제어부(38)와, 제1 내지 제n 서스테인 전압(V1 내지 Vn)를 절환하기 위한 제6 내지 제n+5 스위치(S6 내지 Sn+5)를 구비한다. 저항(R), I/V 변환기(32), 증폭기(34), A/D 변환기(36) 및 스위치 제어부(38)는 도 4에 도시된 그것들과 같이 패널부하를 검출하여 스위치 제어신호(Cind)를 스위치부(50)에 공급하게 된다. 패널의 휘도가 낮게 검출되면 n 개의 인덕터들(L1 내지 Ln) 중 인덕턴스값이 작은 인덕터가 선택되어 인덕터 전류(IL)의 라이징 타임이 길어지게 되는 반면, 패널의 휘도가 높게 검출되면 인덕턴스값이 큰 인덕터가 선택되어 인덕터 전류(IL)의 라이징 타임이 짧아지게 된다. 이와 같이 인덕터(L)의 인덕턴스값이 패널부하에 따라 조정되어 패널부하 변동시에도 인덕터 전류(IL)의 최고 정점에 동기되어 제1 내지 제n 서스테인 전압(Vs1 내지 Vsn)이 패널 캐패시터(Cp)에 공급된다. 이에 따라, 제1 내지 제n 서스테인 전압(Vs1 내지 Vsn)은 최소의 레벨로 패널 캐패시터(Cp)에 공급되어 패널 캐패시터(Cp)를 n 스텝으로 충/방전시킬 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 멀티스텝형 에너지 회수회로는 방전이 발생하기 전에 패널부하를 검출하여 인덕터의 인덕턴스값을 선택한 후, 조정된 인덕턴스값을 갖는 인덕터에 전류를 미리 충전한 다음, 충전된 전류를 패널에 공급하게 된다. 이에 따라, 본 발명에 따른 멀티스텝형 에너지 회수회로는 패널부하변동시에도 외부 서스테인 전압공급시점을 인덕터 전류의 최고 정점에 동기시킬 수 있으므로 최적의 에너지 회수조건에서 에너지를 회수할 수 있게 된다. 본 발명에 따른 멀티스텝형 에너지 회수회로는 멀티스텝의 구동파형을 하나의 구동회로를 이용하여 생성할 수 있게 되어 멀티스텝의 구동파형을 생성하기에 적합하게 됨은 물론 구동회로가 단순하게 된다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

  1. 화소들이 매트릭스 형태로 배치된 표시패널과,
    상기 표시패널의 부하를 검출하기 위한 패널부하 검출수단과,
    서로 다른 전류 충전용량을 가지며 상기 표시패널에 전류를 공급하기 위한 적어도 둘 이상의 전류 충전소자들과,
    상기 전류 충전소자들을 충전시키기 위한 전압원과,
    상기 표시패널을 소정레벨로 유지시키기 위한 외부 전압원과,
    상기 전압원과 상기 전류 충전소자들 사이의 전류패스를 절환하기 위한 스위치수단과,
    상기 표시패널의 부하 변동에 따라 상기 스위치수단을 제어하여 상기 전류 충전소자들 중 어느 하나를 충전시키는 스위치 제어수단을 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  2. 제 1 항에 있어서,
    상기 전류 충전소자들은 서로 다른 인덕턴스값을 갖는 다수의 인덕터들인 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  3. 제 2 항에 있어서,
    상기 표시패널의 부하가 크면 인덕턴스값이 작은 인덕터가 충전되며,
    상기 표시패널의 부하가 작으면 인덕턴스값이 큰 인덕터가 충전되는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  4. 제 1 항에 있어서,
    상기 스위치수단은 상기 전압원과 상기 전류 충전소자에 병렬접속된 제1 및 제2 스위치와,
    상기 전류 충전소자들과 상기 표시패널 사이에 접속되어 상기 전류를 상기 패널에 공급하기 위한 제3 스위치와,
    상기 전류 충전소자들에 전하가 충전되도록 상기 전류 충전소자를 기저전위로 접속시키기 위한 제4 스위치와,
    상기 외부 전압원과 상기 표시패널을 접속시키기 위한 제5 스위치를 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  5. 제 4 항에 있어서,
    상기 외부 전압원은 상기 패시패널을 서로 다른 레벨로 유지시키도록 다수의 서스테인 전압원들을 추가로 구비하며,
    상기 제5 스위치는 상기 서스테인 전압원들과 상기 표시패널 사이에 직렬접속되는 스위치들을 추가로 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  6. 유지방전을 일으키는 유지전극쌍과,
    상기 유지전극쌍의 정전용량값을 검출하기 위한 검출수단과,
    서로 다른 임피던스값을 가지고 상기 유지전극쌍에 전류를 공급하기 위한 적어도 둘 이상의 전류 충전소자들과,
    상기 유지전극쌍의 정전용량값에 따라 상기 전류 충전소자들 중 어느 하나를 선택하여 상기 유지전극쌍을 교번적으로 충/방전시키는 유지전극 구동수단을 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  7. 제 6 항에 있어서,
    상기 전류 충전소자는 서로 다른 인덕턴스값을 갖는 다수의 인덕터들인 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  8. 제 6 항에 있어서,
    상기 유지전극 구동수단은 상기 전류 충전소자를 충전시키기 위한 전압원과,
    상기 표시패널을 서로 다른 레벨로 유지시키기 위한 외부 전압원들과,
    상기 전압원과 상기 전류 충전소자들 사이의 전류패스를 절환하기 위한 스위치수단과,
    상기 유지전극쌍의 정전용량값에 따라 상기 스위치수단을 제어하여 상기 전류 충전소자들 중 어느 하나를 선택하여 충전시키는 스위치 제어수단을 추가로 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
  9. 제 8 항에 있어서,
    상기 스위치수단은 상기 전압원과 상기 전류 충전소자에 병렬접속된 제1 및 제2 스위치와,
    상기 전류 충전소자들과 상기 표시패널 사이에 접속되어 상기 전류를 상기 패널에 공급하기 위한 제3 스위치와,
    상기 전류 충전소자들에 전하가 충전되도록 상기 전류 충전소자를 기저전위로 접속시키기 위한 제4 스위치와,
    상기 외부 전압원들과 상기 유지전극쌍을 접속시키기 위한 제5 스위치를 추가로 구비하는 것을 특징으로 하는 멀티스텝형 에너지 회수회로.
KR1019990021876A 1999-06-12 1999-06-12 멀티스텝형 에너지 회수회로 KR100548240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021876A KR100548240B1 (ko) 1999-06-12 1999-06-12 멀티스텝형 에너지 회수회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021876A KR100548240B1 (ko) 1999-06-12 1999-06-12 멀티스텝형 에너지 회수회로

Publications (2)

Publication Number Publication Date
KR20010002189A KR20010002189A (ko) 2001-01-05
KR100548240B1 true KR100548240B1 (ko) 2006-02-02

Family

ID=19591835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021876A KR100548240B1 (ko) 1999-06-12 1999-06-12 멀티스텝형 에너지 회수회로

Country Status (1)

Country Link
KR (1) KR100548240B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084381A (ko) * 2000-02-25 2001-09-06 김순택 효율적 에너지 회수 회로를 갖는 플라즈마 표시 패널의구동 장치
KR100448190B1 (ko) 2002-01-21 2004-09-10 삼성전자주식회사 플라즈마 디스플레이패널장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211732A (ja) * 1991-07-01 1993-08-20 Superconductivity Inc 並列接続電力安定化装置
KR960009324A (ko) * 1994-08-08 1996-03-22 정지형무효전력보상장치
JPH0962226A (ja) * 1995-08-28 1997-03-07 Nec Corp 表示パネルの駆動回路
KR20000009131A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치의 전력 회수장치
KR20000015220A (ko) * 1998-08-27 2000-03-15 구자홍 플라즈마 디스플레이 패널의 에너지 회수장치와 이를 이용한 에너지 회수방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211732A (ja) * 1991-07-01 1993-08-20 Superconductivity Inc 並列接続電力安定化装置
KR960009324A (ko) * 1994-08-08 1996-03-22 정지형무효전력보상장치
JPH0962226A (ja) * 1995-08-28 1997-03-07 Nec Corp 表示パネルの駆動回路
KR20000009131A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치의 전력 회수장치
KR20000015220A (ko) * 1998-08-27 2000-03-15 구자홍 플라즈마 디스플레이 패널의 에너지 회수장치와 이를 이용한 에너지 회수방법

Also Published As

Publication number Publication date
KR20010002189A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
KR100297853B1 (ko) 멀티스텝형에너지회수장치
US6686912B1 (en) Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel
US7839358B2 (en) Apparatus and method for driving a plasma display panel
US6806655B2 (en) Apparatus and method for driving plasma display panel
KR100571212B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100521489B1 (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR20050051824A (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR20000015220A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치와 이를 이용한 에너지 회수방법
JP2001075528A (ja) 表示装置およびその駆動方法
US20030169215A1 (en) Driving apparatus for a display panel
EP1693821A2 (en) Plasma display apparatus and driving method thereof
KR20030046849A (ko) 플라즈마 디스플레이 패널의 구동장치
KR100548240B1 (ko) 멀티스텝형 에너지 회수회로
US6480189B1 (en) Display panel driving apparatus
KR100748983B1 (ko) 플라즈마 디스플레이 장치
US7015649B2 (en) Apparatus and method for driving capacitive load, and processing program embodied in a recording medium for driving capacitive load
KR100490532B1 (ko) 어드레스 전극 구동 전력 회수 회로를 갖는 플라즈마표시패널의 구동장치
KR20000009131A (ko) 플라즈마 표시장치의 전력 회수장치
KR100670183B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100612290B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100658344B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100646241B1 (ko) 플라즈마 디스플레이 패널 구동 장치
US20090066609A1 (en) Method and apparatus for driving plasma display
KR100649193B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee