JP4696650B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイ装置に関するものである。

プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、液晶パネルに比べて高速の表示が可能であり、加えて視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いこと等の理由から最近特に注目を集めている。プラズマディスプレイ装置に用いられるＰＤＰは、対向配置された２枚の基板間の空間を隔壁によって区画し多数の放電セルを形成した構成である。そして、ガス放電により紫外線を発生させ、この紫外線で放電セル内部に塗布された蛍光体を励起発光させてカラー表示を行っている。

ＰＤＰには大別してＡＣ型とＤＣ型とがあり、電極構造としては面放電型と対向放電型とがあるが、高精細化、大画面化および製造の簡便性から、現状ではＡＣ面放電型が主流となっている。そしてその構造は、一方の基板上にスキャン電極とサステイン電極とからなる複数の表示電極対を備え、もう一方の基板上には表示電極と交差する方向に配列されたアドレス電極を備えるとともに隔壁および蛍光体層を備えている。この構造により比較的蛍光体層を厚くすることができるので、ＡＣ面放電型ＰＤＰは蛍光体によるカラー表示に適している。

このようなＰＤＰを駆動するには、アドレス電極とスキャン電極との間に書込みパルスを印加して選択的に書込み放電を行った後、スキャン電極とサステイン電極との間に交互に反転する周期的な維持パルスを印加する。すると、書込み放電を行った放電セルのスキャン電極とサステイン電極との間で維持放電が発生し、所定の表示を行うことができる。

しかしながら、ＰＤＰの大画面化が進むにつれて以下のような課題が発生してきた。大画面化に伴い水平方向の画素数が増大すると、書込み放電のときにスキャン電極に流れるピーク電流も増大する。そして、数十Ωから数百Ωの抵抗を持つスキャン電極のそれぞれにこのピーク電流が流れ、そこで電圧降下を発生させる。このときピーク電流が大きすぎると書込み放電発生のための電圧が下がりすぎて書込み放電そのものが停止し、その後の維持放電が正常に発生しない放電セルが生じるという課題があった。

このため書込み放電のピーク電流を減少させる方法がいろいろ考えられてきた。たとえば、特許文献１には、アドレス電極を複数のブロックに分割して、ブロック毎にアドレス電極に印加する書込みパルスのタイミングをずらし、スキャン電極に流れる電流を分散させることでピーク電流を低く抑え、スキャン電極および駆動回路のインピーダンスに起因する電圧降下を小さくする方法が記載されている。
特開平８−３０５３１９号公報

しかしながらこの方法では、アドレス電極のブロック毎に駆動回路を設けなければならず、特に電力回収回路を備えた駆動回路の場合にはさらに回路規模が大きくなり、コストが増大するという新たな課題が発生していた。

本発明はこのような課題に鑑みてなされたものであり、回路規模を大きくすることなく、書込み放電のピーク電流を抑制し安定した書込み放電を実現することが可能なプラズマディスプレイ装置を提供することを目的とする。

本発明のプラズマディスプレイ装置は、スキャン電極とサステイン電極とアドレス電極とを有するＰＤＰと、スキャン電極を駆動するためのスキャンドライバ回路と、サステイン電極を駆動するためのサステインドライバ回路と、アドレス電極を駆動するためのアドレスドライバ回路とを備えたプラズマディスプレイ装置であって、アドレスドライバ回路を複数に分割し、その複数のアドレスドライバ回路のそれぞれに電力を供給する電力供給回路をさらに備え、電力供給回路は、複数のアドレスドライバ回路側に供給された電力を回収するためのコンデンサと、そのコンデンサから複数のアドレスドライバ回路側へ電力を移動させるための複数の共振コイルとを有し、複数の共振コイルのうち少なくとも２つの共振コイルのインダクタンスが異なり、電力供給回路は、複数のアドレスドライバ回路に対して共通に設けられた部分を備えたことを特徴とする。この構成により、回路規模を大きくすることなく、書込み放電のピーク電流を抑制し安定した書込み放電を実現することが可能なプラズマディスプレイ装置を提供することができる。

また本発明のプラズマディスプレイ装置は、複数の共振コイルのうち最もインダクタンスの小さい共振コイルを通して、複数のアドレスドライバ回路側からコンデンサへ電力を移動させてもよい。この構成により共振コイルの数を減らすことができる。

また本発明のプラズマディスプレイ装置は、複数のアドレスドライバ回路のそれぞれに対して、コンデンサからアドレスドライバ回路側へ電力を移動させるための共振コイルと、アドレスドライバ回路側からコンデンサへ電力を移動させるための共振コイルとを独立に設けてもよい。この構成によれば、より回収効率のよい駆動タイミングに設定することが可能となる。

本発明によれば、回路規模を大きくすることなく、書込み放電のピーク電流を抑制し安定した書込み放電を実現することが可能なプラズマディスプレイ装置を提供することができる。

以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図面を用いて説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるプラズマディスプレイ装置に用いるＰＤＰの構造を示す図である。ガラス基板等の透明な前面基板１上に、スキャン電極とサステイン電極とで対をなすストライプ状の表示電極２が複数形成され、その表示電極２を覆うように誘電体層３が形成され、さらにその誘電体層３上に保護膜４が形成されている。

また、背面基板５上には、オーバーコート層６で覆われた複数のストライプ状のアドレス電極７が形成されている。そしてアドレス電極７間のオーバーコート層６上には、アドレス電極７と平行に複数の隔壁８が配置され、この隔壁８の側面およびオーバーコート層６の表面に蛍光体層９が設けられている。

これらの前面基板１と背面基板５とは、表示電極２とアドレス電極７とがほぼ直交するように、微小な放電空間を挟んで対向配置され、封着されている。そして放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種またはそれらの混合ガスが放電ガスとして封入されている。また、放電空間は隔壁８によって複数の区画に仕切られ、表示電極２とアドレス電極７との交点の位置に複数の放電セルが形成されている。そしてそれらの放電セルには、赤色、緑色および青色に発光する蛍光体層９が設けられている。

図２は、同ＰＤＰの電極配列を示す図である。行方向にはスキャン電極ＳＣＮ１〜ＳＣＮｍおよびサステイン電極ＳＵＳ１〜ＳＵＳｍが設けられ、列方向にはアドレス電極Ｄ１〜Ｄｎが設けられている。本実施の形態においてはアドレス電極Ｄ１〜Ｄｎを、ほぼ同数のアドレス電極を持つブロックＡおよびブロックＢの２つのブロックに分割している。そしてスキャン電極およびサステイン電極とアドレス電極との交点の位置に、ｍ行×ｎ列のマトリックス状に放電セルが形成されている。

つぎにＰＤＰの駆動方法について説明する。本実施の形態においては、アドレス・表示期間分離方式を用いてＰＤＰを駆動している。この方式は、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化放電を行う初期化期間、書込み放電を行う書込み期間、維持放電を行う維持期間を有する。

図３は、同ＰＤＰの各電極に印加する駆動波形の一例を示す図である。書込み期間では、全てのサステイン電極ＳＵＳ１〜ＳＵＳｍを一定電圧に保持し、第１行目のスキャン電極ＳＣＮ１に走査パルス電圧Ｖｓを印加するとともに、第１行目の放電セルのうち維持放電させるべき放電セルに対応するアドレス電極Ｄｋ（ｋ＝１〜ｎ）に書込みパルス電圧Ｖｗを印加する。すると、アドレス電極Ｄｋとスキャン電極ＳＣＮ１との交差部の放電セルにおいて書込み放電が発生する。つぎに、第２行目のスキャン電極ＳＣＮ２に走査パルス電圧Ｖｓを印加するとともに、第２行目の放電セルのうち維持放電させるべき放電セルに対応するアドレス電極Ｄｋに書込みパルス電圧Ｖｗを印加する。すると、アドレス電極Ｄｋとスキャン電極ＳＣＮ２との交差部の放電セルにおいて書込み放電が発生する。以下同様の動作を第ｍ行目のスキャン電極ＳＣＮｍにいたるまで順次行い、書込み期間を終了する。

つづく維持期間では、全てのサステイン電極ＳＵＳ１〜ＳＵＳｍを一旦０ボルトに保持するとともに、全てのスキャン電極ＳＣＮ１〜ＳＣＮｍに維持パルス電圧Ｖｍを印加すると、書込み放電を起こした放電セルで維持放電が発生する。以下同様に全てのスキャン電極ＳＣＮ１〜ＳＣＮｍと全てのサステイン電極ＳＵＳ１〜ＳＵＳｍとに維持パルス電圧Ｖｍを交互に印加することにより、書込み放電を起こした放電セルで継続して維持放電が発生する。

以上の動作を繰返すことにより、ＰＤＰの画面上に画像が表示される。

図４は、本実施の形態におけるプラズマディスプレイ装置の駆動回路の回路ブロック図である。プラズマディスプレイ装置は、ＰＤＰ１０、アドレスドライバ回路１１Ａ、１１Ｂ、スキャンドライバ回路１２、サステインドライバ回路１３、放電制御タイミング発生回路１４、アドレスドライバ回路１１Ａ、１１Ｂ用の電力回収回路を含む電力供給回路１５、ＡＤコンバータ１７、走査数変換部１８、およびサブフィールド変換部１９を備えている。

ＡＤコンバータ１７は映像信号Ｓｉｇをデジタル画像データに変換する。走査数変換部１８はデジタル画像データをＰＤＰ１０のライン数に応じた画像データに走査数変換する。サブフィールド変換部１９は走査数変換された画像データを各サブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データとしてアドレスドライバ回路１１Ａおよびアドレスドライバ回路１１Ｂにシリアルに転送する。アドレスドライバ回路はアドレス電極の分割にあわせてアドレスドライバ回路１１Ａとアドレスドライバ回路１１Ｂとに分割されている。そして、アドレスドライバ回路１１Ａおよびアドレスドライバ回路１１Ｂは、サブフィールド変換部１９からサブフィールド毎にシリアルに転送される画像データをパラレル画像データに変換し、そのパラレル画像データに基づいてブロックＡおよびブロックＢのそれぞれのアドレス電極に書込みパルスを印加する。電力供給回路１５はアドレスドライバ回路１１Ａ、１１Ｂに必要な電力を供給するとともにアドレス電極とスキャン電極との間の静電容量の充放電に伴う電力を回収する。

放電制御タイミング発生回路１４は、水平同期信号Ｈおよび垂直同期信号Ｖを基準として放電制御用の各種タイミング信号を発生し各回路ブロックへ供給する。なお、回路ブロック図が煩雑になるのを避けるため、図３には各回路ブロックへ供給される各種タイミング信号は示していない。スキャンドライバ回路１２はスキャン電極に印加する駆動波形電圧を発生し、サステインドライバ回路１３はサステイン電極に印加する駆動波形電圧を発生する。

図５は、本実施の形態におけるプラズマディスプレイ装置の電力供給回路１５の回路構成を示す図であり、加えてアドレスドライバ回路１１Ａ、１１Ｂ、およびＰＤＰ１０も示している。本実施の形態においては上述したように、アドレス電極Ｄ１〜Ｄｎの分割に対応してアドレスドライバ回路も２つに分割し、アドレスドライバ回路１１ＡはブロックＡのアドレス電極に書込みパルスを印加し、アドレスドライバ回路１１ＢはブロックＢのアドレス電極に書込みパルスを印加する。電力供給回路１５は、アドレスドライバ回路１１Ａ、１１Ｂに電力を供給する。

電力供給回路１５は、アドレスドライバ回路１１Ａに供給する電圧をアドレス電圧ＶｄａにクランプするためのスイッチＱ１、アドレスドライバ回路１１Ｂに供給する電圧をアドレス電圧ＶｄａにクランプするためのスイッチＱ２、アドレスドライバ回路１１Ａ、１１Ｂに供給する電圧を接地電位にクランプするためのスイッチＱ３およびダイオードＤｉ１を備えている。また、アドレスドライバ回路１１Ａ、１１Ｂ側に供給された電力を回収するためのコンデンサＣ１を備えている。さらに、コンデンサＣ１からアドレスドライバ回路１１Ａ側に電力を移動するためのスイッチＱ４、ダイオードＤｉ２、共振コイルＬ１を備え、コンデンサＣ１からアドレスドライバ回路１１Ｂ側に電力を移動するための上述したスイッチＱ４と、ダイオードＤｉ３、共振コイルＬ２を備えている。ここで、アドレスドライバ回路１１Ａおよびアドレスドライバ回路１１Ｂ側に供給された電力はそれぞれのアドレスドライバ回路１１Ａ、１１Ｂを介してブロックＡおよびブロックＢのアドレス電極に供給される。したがって、電力の移動に要する時間はそれぞれのブロックのアドレス電極の付加容量と、対応する共振コイルＬ１、Ｌ２との共振周波数により決まる。本実施の形態においては、共振コイルＬ１のインダクタンスは共振コイルＬ２のインダクタンスより小さくなるように設定されている。

また電力供給回路１５は、アドレスドライバ回路１１Ａ、１１Ｂ側からコンデンサＣ１へ電力を移動するためのスイッチＱ５、ダイオードＤｉ４、および上述した共振コイルＬ１、ダイオードＤｉ１を備えている。このときの電力の移動もブロックＡおよびブロックＢのアドレス電極の付加容量からそれぞれのアドレスドライバ回路１１Ａ、１１Ｂを介してコンデンサＣ１への移動である。したがって、電力の移動に要する時間はそれぞれのブロックのアドレス電極の付加容量と共振コイルＬ１、Ｌ２との共振周波数により決まる。

なお、コンデンサＣ１の容量はアドレス電極の付加容量に比較して十分大きく設定されており、その電圧はアドレス電圧Ｖｄａの１／２でほぼ一定である。

図６は、本実施の形態における電力供給回路１５の動作を説明するための波形図である。

まず、時刻ｔ１においてスイッチＱ４をオンする。するとコンデンサＣ１からスイッチＱ４、ダイオードＤｉ２、共振コイルＬ１を経由してアドレスドライバ回路１１Ａに電力が供給され、時刻ｔ２_Ａにはアドレスドライバ回路１１Ａに印加される電圧はアドレス電圧Ｖｄａ近くまで上昇する。上昇までの時間は、ブロックＡのアドレス電極容量およびアドレスドライバ回路１１Ａの浮遊容量と共振コイルＬ１との共振周波数に依存して決まる。一方、コンデンサＣ１からスイッチＱ４、ダイオードＤｉ３、共振コイルＬ２を経由してアドレスドライバ回路１１Ｂに電力が供給され、その電圧は時刻ｔ２_Ｂにはアドレス電圧Ｖｄａ近くまで上昇する。このときの上昇時間も、ブロックＢのアドレス電極容量およびアドレスドライバ回路１１Ｂの浮遊容量と共振コイルＬ２との共振周波数に依存して決まる。ここで、共振コイルＬ１のインダクタンスは共振コイルＬ２のインダクタンスより小さく設定されているため、アドレスドライバ回路１１Ａに印加される電圧はアドレスドライバ回路１１Ｂに印加される電圧よりも早く上昇する。

つぎに時刻ｔ２_ＡにおいてスイッチＱ１をオンする。するとアドレス電圧Ｖｄａ近くまで上昇したアドレスドライバ回路１１Ａの印加電圧はアドレス電圧Ｖｄａにクランプされる。そして、書込みパルスを印加したアドレス電極Ｄｋと走査パルスを印加したスキャン電極ＳＣＮｉ（ｉ＝１〜ｍ）との間で書込み放電が開始し、スキャン電極ＳＣＮｉに１回目の放電電流が流れる。

つぎに時刻ｔ２_ＢにおいてスイッチＱ２をオンする。するとアドレス電圧Ｖｄａ近くまで上昇したアドレスドライバ回路１１Ｂの印加電圧もアドレス電圧Ｖｄａにクランプされる。そして、書込みパルスを印加したアドレス電極Ｄｋと走査パルスを印加したスキャン電極ＳＣＮｉとの間で書込み放電が開始し、スキャン電極ＳＣＮｉに２回目の放電電流が流れる。したがって図６に示したように、スキャン電極ＳＣＮｉに流れる放電電流のピークは２つに分離し、放電電流を分散させることができるので、スキャン電極および駆動回路のインピーダンスに起因する電圧降下を小さくすることができる。なお、スイッチＱ２をオンしたのち時刻ｔ３までにスイッチＱ４をオフし、上述の２つの放電が終了したのち時刻ｔ３までにスイッチＱ１、Ｑ２をオフする。

つぎに、時刻ｔ３においてスイッチＱ５をオンする。するとブロックＡのアドレス電極に蓄積された電荷が、アドレスドライバ回路１１Ａ、共振コイルＬ１、ダイオードＤｉ４、スイッチＱ５を経由してコンデンサＣ１に回収される。同時に、ブロックＢのアドレス電極に蓄積された電荷も、アドレスドライバ回路１１Ｂ、ダイオードＤｉ１、共振コイルＬ１、ダイオードＤｉ４、スイッチＱ５を経由してコンデンサＣ１に回収される。そして、時刻ｔ４において、アドレスドライバ回路１１Ａ、１１Ｂに印加される電圧は接地電位近くまで下降する。

つぎに、スイッチＱ３をオンしてアドレスドライバ回路１１Ａ、１１Ｂに印加される電圧を接地電位にクランプする。

以上の動作を第ｍ番目のスキャン電極にいたるまで繰返すことにより、スキャン電極に流れる電流を分散させることでピーク電流を低く抑え、スキャン電極および駆動回路のインピーダンスに起因する電圧降下を小さくでき、安定した書込み放電を実現することができる。

なお、上述の本実施の形態においては、アドレスドライバ回路を２つに分割されているものとして説明したが、もちろん３つ以上のブロックに分割しても本発明を適用することができる。その場合には電力回収用のコンデンサからアドレスドライバ回路のそれぞれへ電力を移動させるための共振コイルをアドレスドライバ回路のブロック毎に設け、その共振コイルのうち少なくとも２つの共振コイルのインダクタンスを異ならすことにより、スキャン電極に流れる電流を分散させることができる。

また、これらの共振コイルのうち最もインダクタンスの小さい共振コイルを通してアドレスドライバ回路のそれぞれから電力回収用のコンデンサへ電力を移動させることにより、共振コイルの数を減らすことができる。

（第２の実施の形態）
図７は、本発明の第２の実施の形態におけるプラズマディスプレイ装置の電力供給回路２５の回路構成を示す図であり、図８は本発明の第２の実施の形態における電力供給回路２５の動作を説明するための波形図である。図７に示した電力供給回路２５が図５に示した電力供給回路１５と異なるところは、コンデンサＣ１からアドレスドライバ回路１１Ａに電圧を供給するための共振コイルＬ３と、アドレスドライバ回路１１ＡからコンデンサＣ１へ電力を回収するための共振コイルＬ１とを独立に設けた点である。このように電力回収用のコンデンサからアドレスドライバ回路へ電力を移動させるための共振コイルと、アドレスドライバ回路から電力回収用のコンデンサへ電力を移動させるための共振コイルとを独立に設けることにより、共振コイルの数は増えるが、図８に示したように、アドレスドライバ回路１１Ａに電圧を供給するときの電圧の上昇時間および下降時間を独立に設定することが可能となり、より回収効率のよい駆動タイミングに設定することが可能となる。

（第３の実施の形態）
図９は、本発明の第３の実施の形態におけるプラズマディスプレイ装置の電力供給回路３５の回路構成を示す図である。第１の実施の形態および第２の実施の形態においては、電力回収用のコンデンサＣ１の電圧はアドレス電圧Ｖｄａのほぼ１／２であるものとして説明したが、電力回収の回収効率を上げる等のためにこの電圧を制御したい場合がある。本実施の形態の電力供給回路３５はコンデンサＣ１の電圧を制御するための回収電位調整回路３０が追加されている。回収電位調整回路３０は具体的には可変電圧源や電圧クランプ回路等、目的に応じた電圧制御回路で構成されている。このように回収電位調整回路３０を備えた電力供給回路３５においても電力回収回路の主要部分を共有することができるので、電力供給回路３５の回路規模を小さくすることができる。

ここで、本発明の実施の形態におけるプラズマディスプレイ装置の電力供給回路と従来例におけるプラズマディスプレイ装置の電力供給回路との回路規模を比較するために、図１０に従来例におけるプラズマディスプレイ装置の電力供給回路の回路構成を示す。このように、従来例はブロック毎にアドレス電極に印加する書込みパルスのタイミングをずらせてスキャン電極に流れる電流を分散させているので、アドレス電極のブロックに対応するアドレスドライバ回路毎に独立に電力供給回路を設ける必要があった。そのために、タイミングをずらさない場合に比較してほぼ２倍の回路規模となっていた。しかしながら、本発明の実施の形態によれば、図５および図７に示したように、アドレス電極のブロックに対応するアドレスドライバ回路毎に駆動回路を設ける必要がなく、特に電力回収回路の主要部分を共有することができるので電力供給回路の回路規模を小さくすることができ、そのためコストもあまり増大することもない。

本発明は、回路規模を大きくすることなく、書込み放電のピーク電流を抑制し安定した書込み放電を実現することができ、プラズマディスプレイ装置として有用である。

本発明の第１の実施の形態におけるプラズマディスプレイ装置に用いるＰＤＰの構造を示す図 同プラズマディスプレイ装置に用いるＰＤＰの電極配列を示す図 同プラズマディスプレイ装置に用いるＰＤＰの各電極に印加する駆動波形の一例を示す図 同プラズマディスプレイ装置の駆動回路の回路ブロック図 同プラズマディスプレイ装置の電力供給回路の回路構成を示す図 同プラズマディスプレイ装置の電力供給回路の動作を説明するための波形図 本発明の第２の実施の形態におけるプラズマディスプレイ装置の電力供給回路の回路構成を示す図 同プラズマディスプレイ装置の電力供給回路の動作を説明するための波形図 本発明の第３の実施の形態におけるプラズマディスプレイ装置の電力供給回路の回路構成を示す図 従来例におけるプラズマディスプレイ装置の電力供給回路の回路構成を示す図

符号の説明

１ 前面基板
２ 表示電極
５ 背面基板
７ アドレス電極
１０ ＰＤＰ
１１Ａ，１１Ｂ アドレスドライバ回路
１２ スキャンドライバ回路
１３ サステインドライバ回路
１４ 放電制御タイミング発生回路
１５，２５，３５ 電力供給回路
１７ ＡＤコンバータ
１８ 走査数変換部
１９ サブフィールド変換部
３０ 回収電位調整回路

Claims (3)

1. スキャン電極とサステイン電極とアドレス電極とを有するプラズマディスプレイパネルと、前記スキャン電極を駆動するためのスキャンドライバ回路と、前記サステイン電極を駆動するためのサステインドライバ回路と、前記アドレス電極を駆動するためのアドレスドライバ回路とを備えたプラズマディスプレイ装置であって、
   前記アドレスドライバ回路を複数に分割し、その複数のアドレスドライバ回路のそれぞれに電力を供給する電力供給回路をさらに備え、
   前記電力供給回路は、前記複数のアドレスドライバ回路側に供給された電力を回収するためのコンデンサと、前記コンデンサから前記複数のアドレスドライバ回路側へ電力を移動させるための複数の共振コイルとを有し、
   前記複数の共振コイルのうち少なくとも２つの共振コイルのインダクタンスが異なり、
   前記電力供給回路は、前記複数のアドレスドライバ回路に対して共通に設けられた部分を備えたことを特徴とするプラズマディスプレイ装置。
2. 前記複数の共振コイルのうち最もインダクタンスの小さい共振コイルを通して、前記複数のアドレスドライバ回路側から前記コンデンサへ電力を移動させることを特徴とする請求項１に記載のプラズマディスプレイ装置。
3. 前記複数のアドレスドライバ回路のそれぞれに対して、
   前記コンデンサから前記アドレスドライバ回路側へ電力を移動させるための共振コイルと、そのアドレスドライバ回路側から前記コンデンサへ電力を移動させるための共振コイルとを独立に設けたことを特徴とする請求項１に記載のプラズマディスプレイ装置。

Images