JP2003330406A - プラズマディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマディスプレイ装置において、アドレ
ス放電を安定して行い、かつどのような映像表示に対し
てもアドレス電極の消費電力を大幅に削減することを目
的とする。 【解決手段】 プラズマディスプレイパネルの複数のア
ドレス電極に表示データを供給するためのアドレスドラ
イバ回路１１とを有し、前記複数のアドレス電極を所定
の単位ブロックに分割するとともに、その単位ブロック
に対応させて複数のアドレスドライバ回路１１を設け、
かつ１スキャン期間に前記アドレス電極に同時に書き込
まれるデータを検出し、検出結果に応じて前記アドレス
ドライバ回路１１のアドレス電極に印加する電圧の立上
り位相を前記単位ブロック毎にずらせるように構成し
た。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、大画面で、薄型、
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。 【０００２】 【従来の技術】プラズマディスプレイ装置は、液晶パネ
ルに比べて高速の表示が可能であり視野角が広いこと、
大型化が容易であること、自発光型であるため表示品質
が高いことなどの理由から、フラットパネルディスプレ
イ技術の中で最近特に注目を集めている。 【０００３】一般に、このプラズマディスプレイ装置で
は、ガス放電により紫外線を発生させ、この紫外線で蛍
光体を励起して発光させカラー表示を行っている。そし
て、基板上に隔壁によって区画された表示セルが設けら
れており、これに蛍光体層が形成されている構成を有す
る。 【０００４】このプラズマディスプレイ装置には、大別
して、駆動的にはＡＣ型とＤＣ型があり、放電形式では
面放電型と対向放電型の２種類があるが、高精細化、大
画面化および製造の簡便性から、現状では、プラズマデ
ィスプレイ装置の主流は、３電極構造の面放電型のもの
で、その構造は、一方の基板上に平行に隣接した表示電
極対を有し、もう一方の基板上に表示電極と交差する方
向に配列されたアドレス電極と、隔壁、蛍光体層を有す
るもので、比較的蛍光体層を厚くすることができ、蛍光
体によるカラー表示に適している。 【０００５】図７にこのプラズマディスプレイパネルの
電極配列を示しており、図７に示すようにスキャン電極
およびサステイン電極とアドレス電極とは、Ｍ行×Ｎ列
のマトリックス構成であり、行方向にはＭ行のスキャン
電極ＳＣＮ１〜ＳＣＮＭおよびサステイン電極ＳＵＳ１
〜ＳＵＳＭが配列され、列方向にはＮ列のアドレス電極
Ｄ１〜ＤＮが配列されている。 【０００６】このような電極構成のプラズマディスプレ
イパネルにおいては、アドレス電極とスキャン電極の間
に書き込みパルスを印加することにより、アドレス電極
とスキャン電極の間でアドレス放電を行い、放電セルを
選択した後、スキャン電極とサステイン電極との間に、
交互に反転する周期的な維持パルスを印加することによ
り、スキャン電極とサステイン電極との間で維持放電を
行い、所定の表示を行うものである。 【０００７】このアドレス電極とスキャン電極間のアド
レス放電を確実に安定して行うことが、その後に行うス
キャン電極とサステイン電極間の維持放電、すなわち表
示のための放電を確実に安定して行い、表示品位を高め
るために極めて重要である。 【０００８】近年、プラズマディスプレイパネルの大型
や高精細化にともない、表示セル数、すなわちアドレス
電極本数の増加が著しい。このため、１スキャン期間に
アドレス選択されるセル数も増大し、アドレス放電のた
めに流れる電流がスキャン電極上に集中してピーク電流
値が増大する。このとき、スキャン電極のインピーダン
スによる電圧降下もこの電流ピークにより増大する。こ
の電圧降下が大きくなるとスキャン電極とアドレス電極
間のアドレス放電が安定して行えないセル数が増え、結
果的に維持放電が安定して行えず、著しく表示品位を損
なってしまう。これを防ぐにはアドレス電極に印加する
電圧を高くする、アドレス放電のための期間を長くする
などの方法が考えられる。しかしながら、電圧を高くす
るとアドレス電極駆動の消費電力が増大する。またアド
レス放電のための１スキャン期間を長くすると、維持放
電のための時間、すなわち表示放電のための時間が短く
なり、結果的に表示輝度を低下させてしまうなどの課題
があった。 【０００９】このためアドレス放電の電流ピークを減少
させる方法がいろいろ考えられてきた。たとえば、特開
平８−３０５３１９号公報のように、アドレス電極を複
数個のブロック単位に分割して、そのブロック毎にアド
レス電極の電圧印加パルスのタイミングをずらし、すな
わち同一スキャン電極上に流れる電流ピークをずらし、
分散させることで電流ピークを低く抑え、スキャン電極
および駆動回路のインピーダンスによる電圧降下を小さ
くする方法が考案されている。 【００１０】しかしながら、この方法では、電流ピーク
の大きさにかかわらず、アドレス電極の電圧立上り位相
を各スキャン期間毎に毎回ずらすために、アドレス放電
終了後、一旦全アドレス電極または複数個に分割したア
ドレス電極のブロック単位の電位を基準電位（ローレベ
ル）へ引き下げておかなければならない。もし、全アド
レス電極の電位または複数個に分割したアドレス電極の
ブロック単位の電位を基準電位（ローレベル）まで引き
下げていない場合、直前の１スキャン期間のアドレス電
極の電位がハイレベルすなわちアドレス放電を行った場
合でかつ直後のスキャン期間において、アドレスデータ
がハイレベルの場合には、アドレス電極の電位はハイレ
ベルを保持する。次のスキャン期間が開始すると、すな
わちスキャン電極にアドレスパルスが印加されると、ハ
イレベルにあるアドレス電極からのアドレス放電が同時
に開始する。このときには、電流ピークは位相差がつけ
られないので、ひとつの大きな電流ピークとなり、スキ
ャン電極およびスキャン電極駆動回路のインピーダンス
による電圧降下が大きくなり、アドレス放電が安定して
行えず、その後の維持放電すなわち表示放電が不安定に
なり、著しく表示品位を損なってしまう。したがって、
各スキャン期間毎にかならず、一旦全アドレス電極また
は複数個に分割したアドレス電極のブロック単位の電位
を基準電位（ローレベル）まで引き下げておかねばなら
ない。 【００１１】しかしながら、各スキャン期間毎に全アド
レス電極または複数個に分割したアドレス電極のブロッ
ク単位の電位を基準電位まで引き下げるために消費する
電力が大きくなってしまうという課題があった。全アド
レス電極または複数個に分割したアドレス電極のブロッ
ク単位の電位を各スキャン期間毎に基準電位（ローレベ
ル）まで引き下げるために消費する電力は、パネルサイ
ズや放電セル数が増大すればするほど大きくなってしま
う。今後パネルサイズや放電セル数が増大することが見
込まれるのでこの消費電力の増大は大きな課題となって
いる。 【００１２】 【発明が解決しようとする課題】従来の複数個に分割し
たアドレス電極駆動では、各スキャン期間毎に全アドレ
ス電極または複数個に分割したアドレス電極のブロック
単位の電位を基準電位まで引き下げるために消費する電
力が大きくなってしまうという課題があった。 【００１３】本発明はこのようなプラズマディスプレイ
装置において、アドレス放電を安定して行い、かつどの
ような映像表示に対してもアドレス電極の消費電力を大
幅に削減することを目的とするものである。 【００１４】 【課題を解決するための手段】上記目的を達成するため
に本発明のプラズマディスプレイ装置は、プラズマディ
スプレイパネルの複数のアドレス電極に表示データを供
給するためのアドレスドライバ回路とを有し、前記複数
のアドレス電極を所定の単位ブロックに分割するととも
に、その単位ブロックに対応させて複数のアドレスドラ
イバ回路を設け、かつ１スキャン期間に前記アドレス電
極に同時に書き込まれるデータを検出し、検出結果に応
じて前記アドレスドライバ回路のアドレス電極に印加す
る電圧の立上り位相を前記単位ブロック毎にずらせるよ
うに構成したことを特徴としている。 【００１５】１スキャン期間にアドレス放電される、す
なわちアドレス電極が同時にハイレベルになる電極数を
アドレス放電させる前に検出することで、１スキャン期
間に同時にハイレベルになる電極数が多い場合は、その
直前の１スキャン期間終了後、全アドレス電極または複
数個に分割したアドレス電極のブロック単位の電位を次
の１スキャン期間のデータによらず基準電位まで引き下
げる。仮に、１スキャン期間に同時にハイレベルになる
電極数が少ない場合は全アドレス電極または複数個に分
割したアドレス電極のブロック単位の電位を基準電位ま
で引き下げる動作をしない。つまりアドレス放電のため
に流れるピーク電流が規定値よりも大きいと予測される
場合だけ、全アドレス電極または複数個に分割したアド
レス電極のブロック単位の電位を基準電位まで引き下
げ、アドレスドライバ回路のアドレス電極に印加する電
圧の立上り位相を前記単位ブロック毎にずらし、アドレ
ス放電のために流れるピーク電流を分散させ、アドレス
放電を安定して行わせる。 【００１６】この構成により、アドレス放電を安定して
行い、かつどのような映像表示に対してもアドレス電極
の消費電力を大幅に低下させることができる。 【００１７】 【発明の実施の形態】すなわち、本発明の請求項１記載
の発明は、放電空間を形成して対向する一対の基板上に
複数列の表示電極とこの表示電極に交差するように対向
配置される複数列のアドレス電極とを設けることにより
構成された複数の放電セルを有するプラズマディスプレ
イパネルと、このプラズマディスプレイパネルの前記ア
ドレス電極に表示データを供給するためのアドレスドラ
イバ回路とを有し、前記複数のアドレス電極を所定の単
位ブロックに分割するとともに、その単位ブロックに対
応させて複数のアドレスドライバ回路を設け、かつ１ス
キャン期間に前記アドレス電極に同時に書き込まれるデ
ータを検出し、検出結果に応じて前記アドレスドライバ
回路のアドレス電極に印加する電圧の立上り位相を前記
単位ブロック毎にずらせるように構成したことを特徴と
している。 【００１８】以下、本発明の一実施の形態によるプラズ
マディスプレイ装置について、図１〜図７を用いて説明
するが、本発明の実施の態様はこれに限定されるもので
はない。 【００１９】まず、プラズマディスプレイ装置における
プラズマディスプレイパネルの構造について図１を用い
て説明する。図１に示すように、ガラス基板などの透明
な前面側の基板１上には、スキャン電極とサステイン電
極とで対をなすストライプ状の表示電極２が複数列形成
され、そしてその電極群を覆うように誘電体層３が形成
され、その誘電体層３上には保護膜４が形成されてい
る。 【００２０】また、前記前面側の基板１に対向配置され
る背面側の基板５上には、スキャン電極及びサステイン
電極の表示電極２と交差するように、オーバーコート層
６で覆われた複数列のストライプ状のアドレス電極７が
形成されている。このアドレス電極７間のオーバーコー
ト層６上には、アドレス電極７と平行に複数の隔壁８が
配置され、この隔壁８間の側面およびオーバーコート層
６の表面に蛍光体層９が設けられている。 【００２１】これらの基板１と基板５とは、スキャン電
極およびサステイン電極の表示電極２とアドレス電極７
とがほぼ直交するように、微小な放電空間を挟んで対向
配置されるとともに、周囲が封止され、そして前記放電
空間には、ヘリウム、ネオン、アルゴン、キセノンのう
ちの一種または混合ガスが放電ガスとして封入されてい
る。また、放電空間は、隔壁８によって複数の区画に仕
切ることにより、表示電極２とアドレス電極７との交点
が位置する複数の放電セルが設けられ、その各放電セル
には、赤色、緑色及び青色となるように蛍光体層９が一
色ずつ順次配置されている。 【００２２】このプラズマディスプレイパネルの電極配
列は図７に示すものと同じであり、図７に示すようにス
キャン電極およびサステイン電極とアドレス電極とは、
Ｍ行×Ｎ列のマトリックス構成であり、行方向にはＭ行
のスキャン電極ＳＣＮ１〜ＳＣＮＭおよびサステイン電
極ＳＵＳ１〜ＳＵＳＭが配列され、列方向にはＮ列のア
ドレス電極Ｄ１〜ＤＮが配列されている。 【００２３】このような電極構成のプラズマディスプレ
イパネルにおいては、アドレス電極とスキャン電極の間
に書き込みパルスを印加することにより、アドレス電極
とスキャン電極の間でアドレス放電を行い、放電セルを
選択した後、スキャン電極とサステイン電極との間に、
交互に反転する周期的な維持パルスを印加することによ
り、スキャン電極とサステイン電極との間で維持放電を
行い、所定の表示を行うものである。 【００２４】また、プラズマディスプレイ装置の階調表
示駆動方式としては、一般にアドレス・表示期間分離方
式が用いられている。この方式では、１フィールドを複
数のサブフィールドに時間的に分割する。例えば、８ビ
ットで２５６階調表示を行う場合は、１フィールドを８
つのサブフィールドに分割する。また、各サブフィール
ドは、点灯セル選択のためのアドレス放電が行われるス
キャン期間と、表示のための維持放電が行われる維持期
間（表示放電期間）とに分離される。 【００２５】この方式では、各サブフィールドで第１ラ
インから第ｍラインまでＰＤＰの全面にアドレス放電に
よる走査が行われ、全面アドレス放電終了時に維持放電
が行われる。 【００２６】図２に、本実施の形態におけるプラズマデ
ィスプレイ装置の表示駆動回路の構成を示している。図
２に示すように、図１に示す構成のプラズマディスプレ
イパネル（ＰＤＰ）１０、アドレスドライバ回路１１、
スキャンドライバ回路１２、サステインドライバ回路１
３、放電制御タイミング発生回路１４、電源回路１５、
１６、Ａ／Ｄコンバータ（アナログ・デジタル変換器）
１７、走査数変換部１８、及びサブフィールド変換部１
９を備えている。 【００２７】図２の回路において、まず、映像信号ＶＤ
は、Ａ／Ｄコンバータ１７に入力される。また、水平同
期信号Ｈ及び垂直同期信号Ｖは放電制御タイミング発生
回路１４、Ａ／Ｄコンバータ１７、走査数変換部１８、
サブフィールド変換部１９に与えられる。Ａ／Ｄコンバ
ータ１７は、映像信号ＶＤをデジタル信号に変換し、そ
の画像データを走査数変換部１８に与える。 【００２８】走査数変換部１８は、画像データをＰＤＰ
１０の画素数に応じたライン数の画像データに変換し、
各ライン毎の画像データをサブフィールド変換部１９に
与える。サブフィールド変換部１９は、各ライン毎の画
像データの各画素データを複数のサブフィールドに対応
する複数のビットに分割し、各サブフィールド毎に各画
素データの各ビットをアドレスドライバ回路１１にシリ
アルに出力する。アドレスドライバ回路１１は、電源回
路１５に接続されており、サブフィールド変換部１９か
ら各サブフィールド毎にシリアルに与えられるデータを
パラレルデータに変換し、そのパラレルデータに基づい
て複数のアドレス電極に電圧を供給する。 【００２９】放電制御タイミング発生回路１４は、水平
同期信号Ｈおよび垂直同期信号Ｖを基準として、放電制
御タイミング信号ＳＣ、ＳＵを発生し、各々スキャンド
ライバ回路１２およびサステインドライバ回路１３に与
える。スキャンドライバ回路１２は、出力回路１２１及
びシフトレジスタ１２２を有する。また、サステインド
ライバ回路１３は、出力回路１３１及びシフトレジスタ
１３２を有する。これらのスキャンドライバ回路１２及
びサステインドライバ回路１３は共通の電源回路１６に
接続されている。 【００３０】スキャンドライバ回路１２のシフトレジス
タ１２２は、放電制御タイミング発生回路１４から与え
られる放電制御タイミング信号ＳＣを垂直走査方向にシ
フトしつつ出力回路１２１に与える。出力回路１２１
は、シフトレジスタ１２２から与えられる放電制御タイ
ミング信号ＳＣに応答して複数のスキャン電極に順に駆
動信号電圧を供給する。 【００３１】サステインドライバ回路１３のシフトレジ
スタ１３２は、放電制御タイミング発生回路１４から与
えられる放電制御タイミング信号ＳＵを垂直走査方向に
シフトしつつ出力回路１３１に与える。出力回路１３１
は、シフトレジスタ１３２から与えられる放電制御タイ
ミング信号ＳＵに応答して複数のサステイン電極に順に
駆動信号電圧を供給する。 【００３２】図３にこのプラズマディスプレイ装置の表
示駆動回路のタイミングチャートの一例を示しており、
図３に示すように、書き込み期間では、全てのサステイ
ン電極ＳＵＳ１〜ＳＵＳＭを０（Ｖ）に保持した後に、
第１行目の表示する放電セルに対応する所定のアドレス
電極Ｄ１〜ＤＮに正の書き込みパルス電圧＋Ｖｗ（Ｖ）
を、第１行目のスキャン電極ＳＣＮ１に負の走査パルス
電圧−Ｖｓ（Ｖ）をそれぞれに印加すると、所定のアド
レス電極Ｄ１〜ＤＮと第１行目のスキャン電極ＳＣＮ１
との交点部において、書き込み放電が起こる。 【００３３】次に、第２行目の表示する放電セルに対応
する所定のアドレス電極Ｄ１〜ＤＮに正の書き込みパル
ス電圧＋Ｖｗ（Ｖ）を、第２行目のスキャン電極ＳＣＮ
２に負の走査パルス電圧−Ｖｓ（Ｖ）をそれぞれに印加
すると、所定のアドレス電極Ｄ１〜ＤＮと第２行目のス
キャン電極ＳＣＮ２との交点部において書き込み放電が
起こる。 【００３４】上記同様の動作が順次に行われて、最後に
第Ｍ行目の表示する放電セルに対応する所定のアドレス
電極Ｄ１〜ＤＮに正の書き込みパルス電圧＋Ｖｗ（Ｖ）
を、第Ｍ行目のスキャン電極ＳＣＮＭに負の走査パルス
電圧−Ｖｓ（Ｖ）をそれぞれに印加すると、所定のアド
レス電極Ｄ１〜ＤＮと第Ｍ行目のスキャン電極ＳＣＮＭ
との交点部において書き込み放電が起こる。 【００３５】次の維持期間では、全てのスキャン電極Ｓ
ＣＮ１〜ＳＣＮＭを一旦０（Ｖ）に保持すると共に、全
てのサステイン電極ＳＵＳ１〜ＳＵＳＭに負の維持パル
ス電圧−Ｖｍ（Ｖ）を印加すると、書き込み放電を起こ
した前記交点部におけるスキャン電極ＳＣＮ１〜ＳＣＮ
Ｍとサステイン電極ＳＵＳ１〜ＳＵＳＭとの間に維持放
電が起こる。次に全てのスキャン電極ＳＣＮ１〜ＳＣＮ
Ｍと全てのサステイン電極ＳＵＳ１〜ＳＵＳＭとに負の
維持パルス電圧−Ｖｍ（Ｖ）を交互に印加することによ
り、表示する放電セルにおいて維持放電が継続して起こ
る。この維持放電の発光によりパネル表示が行われる。 【００３６】次の消去期間において、全てのスキャン電
極ＳＣＮ１〜ＳＣＮＭを一旦０（Ｖ）に保持すると共
に、全てのサステイン電極ＳＵＳ１〜ＳＵＳＭに消去パ
ルス電圧−Ｖｅ（Ｖ）を印加すると、消去放電を起こし
て放電が停止する。 【００３７】以上の動作により、プラズマディスプレイ
装置において、一画面が表示される。 【００３８】本発明のプラズマディスプレイ装置におい
ては、図４に示すように、ＰＤＰ１０の複数のアドレス
電極を所定の単位ブロックに分割するとともに、その単
位ブロックに対応させて複数のアドレスドライバ回路１
１を設け、かつ１スキャン期間に前記アドレス電極に同
時に書き込まれるデータを検出し、検出結果に応じて前
記アドレスドライバ回路１１のアドレス電極に印加する
電圧の立上り位相を前記単位ブロック毎にずらせるよう
に構成している。すなわち、サブフィールド変換部１９
からの信号に基づき、各書き込みライン毎の書き込み画
素数を計算して、１書き込み期間の点灯率を計算する点
灯率計算手段２０と、この点灯率計算手段２０における
計算結果に基づき、各ラインに書き込みを行う直前、た
とえば１書き込みライン前にアドレスドライバ回路１１
の動作を制御するアドレス制御手段２１とを有してい
る。 【００３９】そして、書き込み画素数の計算結果に基づ
き、アドレスドライバ回路１１の動作を制御するアドレ
ス制御手段２１は、全アドレス電極または複数個に分割
したアドレス電極のブロック単位の電位を基準電位まで
引き下げる。仮に、１スキャン期間に同時にハイレベル
になる電極数が少ない場合は、全アドレス電極または複
数個に分割したアドレス電極のブロック単位の電位を基
準電位まで引き下げる動作をしない。つまりアドレス放
電のために流れるピーク電流が規定値よりも大きいと予
測される場合だけ、全アドレス電極または複数個に分割
したアドレス電極のブロック単位の電位を基準電位まで
引き下げ、アドレスドライバ回路１１のアドレス電極に
印加する電圧の立上り位相を前記単位ブロック毎にずら
し、図４の電流波形のように、アドレス放電のために流
れるピーク電流を分散させ、アドレス放電を安定して行
わせるように構成している。 【００４０】本発明の実施の形態における動作を図５、
図６を用いて説明する。図５は、従来のプラズマディス
プレイのアドレス電極とスキャン電極のタイミング波形
を示している。従来のプラズマディスプレイ装置では、
１書き込みラインの書き込み画素数に関係なく、全アド
レス電極の電位を次の書き込みのために一旦、ローレベ
ルに引き下げる動作をしている。このため、書き込みに
関係のない電極を充放電するための電力を消費してい
た。 【００４１】本発明のプラズマディスプレイ装置では、
図６に示すように、点灯率計算手段２０により、１書き
込みラインの書き込み画素数を事前に計算し、その計算
結果に応じて、アドレス制御手段２１により、アドレス
電極の電位を次の書き込みのために引き下げるかどうか
を決定する。つまり、次の書き込み期間に書き込み画素
が少ない場合は、ローレベルへ引き下げる必要のないア
ドレス電極の電位は、ハイレベルに固定したままにする
ことができる。この結果、書き込みに関係のない電極を
充放電するための電力消費を最小限にすることが可能で
ある。 【００４２】 【発明の効果】以上の説明から明らかなように、各スキ
ャン期間毎に全アドレス電極または複数個に分割したア
ドレス電極のブロック単位の電位を基準電位まで引き下
げるために消費する電力が大きくなってしまうという課
題があったが、本発明によるプラズマディスプレイ装置
によれば、アドレスドライバ回路のアドレス電極に印加
する電圧の立上り位相を前記単位ブロック毎にずらし、
アドレス放電のために流れるピーク電流を分散させ、ア
ドレス放電を安定して行わせることができ、どのような
映像表示に対してもアドレス電極の消費電力を大幅に低
下させることができる。

【図面の簡単な説明】 【図１】本発明の一実施の形態によるプラズマディスプ
レイ装置のパネルの概略構成を示す斜視図 【図２】同プラズマディスプレイ装置の表示駆動回路の
一例を示すブロック回路図 【図３】同プラズマディスプレイ装置の駆動方法の一例
を示す信号波形図 【図４】本発明の一実施の形態によるプラズマディスプ
レイ装置の書き込み電流波形の説明図 【図５】従来のプラズマディスプレイ装置のアドレス電
極波形とスキャン電極波形のタイミング図 【図６】本発明の一実施の形態によるプラズマディスプ
レイ装置のアドレス電極波形とスキャン電極波形のタイ
ミング図 【図７】同プラズマディスプレイ装置のパネルの電極配
列を示す説明図 【符号の説明】 １０ ＰＤＰ １１ アドレスドライバ回路 ２０ 点灯率計算手段 ２１ アドレス制御手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/28 Ｈ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 放電空間を形成して対向する一対の基板
   上に複数列の表示電極とこの表示電極に交差するように
   対向配置される複数列のアドレス電極とを設けることに
   より構成された複数の放電セルを有するプラズマディス
   プレイパネルと、このプラズマディスプレイパネルの前
   記アドレス電極に表示データを書き込みするためのアド
   レスドライバ回路とを有し、前記複数のアドレス電極を
   所定の単位ブロックに分割するとともに、その単位ブロ
   ックに対応させて複数のアドレスドライバ回路を設け、
   かつ１スキャン期間に前記アドレス電極に同時に書き込
   まれるデータを検出し、この検出結果に応じて前記アド
   レスドライバ回路のアドレス電極に印加する電圧の立上
   り位相を前記単位ブロック毎にずらせるように構成した
   ことを特徴とするプラズマディスプレイ装置。