JP2002278509A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JP2002278509A JP2002278509A JP2001075783A JP2001075783A JP2002278509A JP 2002278509 A JP2002278509 A JP 2002278509A JP 2001075783 A JP2001075783 A JP 2001075783A JP 2001075783 A JP2001075783 A JP 2001075783A JP 2002278509 A JP2002278509 A JP 2002278509A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- plasma display
- address
- electrodes
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
動回路における消費電力を低下させることを目的とす
る。 【解決手段】 本発明においては、プラズマディスプレ
イパネルのアドレス電極に表示データを供給するための
アドレスドライバ回路11と、このアドレスドライバ回
路11と電源との間に配置されかつプラズマディスプレ
イパネルの表示動作に応じてプラズマディスプレイパネ
ルからのエネルギーの回収を行う電力回収回路20とを
有し、前記アドレスドライバ回路11と電力回収回路2
0との間にコンデンサ21とダイオード22を直列接続
したスナバ回路を配置したもので、この構成により、ア
ドレスドライバ回路部分において、消費電力を低下させ
ることができる。
Description
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。
ルに比べて高速の表示が可能であり視野角が広いこと、
大型化が容易であること、自発光型であるため表示品質
が高いことなどの理由から、フラットパネルディスプレ
イ技術の中で最近特に注目を集めている。
は、ガス放電により紫外線を発生させ、この紫外線で蛍
光体を励起して発光させカラー表示を行っている。そし
て、基板上に隔壁によって区画された表示セルが設けら
れており、これに蛍光体層が形成されている構成を有す
る。
して、駆動的にはAC型とDC型があり、放電形式では
面放電型と対向放電型の2種類があるが、高精細化、大
画面化および製造の簡便性から、現状では、プラズマデ
ィスプレイ装置の主流は、3電極構造の面放電型のもの
で、その構造は、一方の基板上に平行に隣接した表示電
極対を有し、もう一方の基板上に表示電極と交差する方
向に配列されたアドレス電極と、隔壁、蛍光体層を有す
るもので、比較的蛍光体層を厚くすることができ、蛍光
体によるカラー表示に適している。
ラズマディスプレイ装置において、表示駆動回路におけ
る消費電力を低下させることを目的とするものである。
に本発明のプラズマディスプレイ装置は、プラズマディ
スプレイパネルのアドレス電極に表示データを供給する
ためのアドレスドライバ回路と、このアドレスドライバ
回路と電源との間に配置されかつプラズマディスプレイ
パネルの表示動作に応じてプラズマディスプレイパネル
からのエネルギーの回収を行う電力回収回路とを有し、
前記アドレスドライバ回路と電力回収回路との間にコン
デンサとダイオードを直列接続したスナバ回路を配置
し、かつそのスナバ回路は、コンデンサの一端をアース
接続し、ダイオードのカソード側を電源ラインに接続す
ると共に、コンデンサとダイオードの接続点をアドレス
ドライバ回路と電力回収回路の接続ラインに接続したも
のである。
分において、消費電力を低下させることができる。
の発明は、放電空間を形成して対向する一対の基板上に
複数列の表示電極とこの表示電極に交差するように対向
配置される複数列のアドレス電極とを設けることにより
構成された複数の放電セルを有するプラズマディスプレ
イパネルと、このプラズマディスプレイパネルの前記ア
ドレス電極に表示データを供給するためのアドレスドラ
イバ回路と、このアドレスドライバ回路と電源との間に
配置されかつプラズマディスプレイパネルの表示動作に
応じてプラズマディスプレイパネルからのエネルギーの
回収を行う電力回収回路とを有し、前記アドレスドライ
バ回路と電力回収回路との間にコンデンサとダイオード
を直列接続したスナバ回路を配置し、かつそのスナバ回
路は、コンデンサの一端をアース接続し、ダイオードの
カソード側を電源ラインに接続すると共に、コンデンサ
とダイオードの接続点をアドレスドライバ回路と電力回
収回路の接続ラインに接続したものである。
マディスプレイ装置について、図1〜図7を用いて説明
するが、本発明の実施の態様はこれに限定されるもので
はない。
プラズマディスプレイパネルの構造について図1を用い
て説明する。図1に示すように、ガラス基板などの透明
な前面側の基板1上には、スキャン電極とサステイン電
極とで対をなすストライプ状の表示電極2が複数列形成
され、そしてその電極群を覆うように誘電体層3が形成
され、その誘電体層3上には保護膜4が形成されてい
る。
る背面側の基板5上には、スキャン電極及びサステイン
電極の表示電極2と交差するように、オーバーコート層
6で覆われた複数列のストライプ状のアドレス電極7が
形成されている。このアドレス電極7間のオーバーコー
ト層6上には、アドレス電極7と平行に複数の隔壁8が
配置され、この隔壁8間の側面およびオーバーコート層
6の表面に蛍光体層9が設けられている。
極およびサステイン電極の表示電極2とアドレス電極7
とがほぼ直交するように、微小な放電空間を挟んで対向
配置されるとともに、周囲が封止され、そして前記放電
空間には、ヘリウム、ネオン、アルゴン、キセノンのう
ちの一種または混合ガスが放電ガスとして封入されてい
る。また、放電空間は、隔壁8によって複数の区画に仕
切ることにより、表示電極2とアドレス電極7との交点
が位置する複数の放電セルが設けられ、その各放電セル
には、赤色、緑色及び青色となるように蛍光体層9が一
色ずつ順次配置されている。
電極配列を示しており、図2に示すようにスキャン電極
およびサステイン電極とアドレス電極とは、M行×N列
のマトリックス構成であり、行方向にはM行のスキャン
電極SCN1〜SCNMおよびサステイン電極SUS1〜
SUSMが配列され、列方向にはN列のアドレス電極D1
〜DNが配列されている。
イパネルにおいては、アドレス電極とスキャン電極の間
に書き込みパルスを印加することにより、アドレス電極
とスキャン電極の間でアドレス放電を行い、放電セルを
選択した後、スキャン電極とサステイン電極との間に、
交互に反転する周期的な維持パルスを印加することによ
り、スキャン電極とサステイン電極との間で維持放電を
行い、所定の表示を行うものである。
示駆動方式としては、一般にADS(アドレス・表示期
間分離)方式が用いられている。ADS方式では、1フ
ィールドを複数のサブフィールドに時間的に分割する。
例えば、8ビットで256階調表示を行う場合は、1フ
ィールドを8つのサブフィールドに分割する。また、各
サブフィールドは、点灯セル選択のためのアドレス放電
が行われるアドレス期間と、表示のための維持放電が行
われる維持期間(表示放電期間)とに分離される。このA
DS方式では、各サブフィールドで第1ラインから第m
ラインまでPDPの全面にアドレス放電による走査が行
われ、全面アドレス放電終了時に維持放電が行われる。
ィスプレイ装置の表示駆動回路の構成を示している。図
3に示すように、図1に示す構成のプラズマディスプレ
イパネル(PDP)10、アドレスドライバ回路11、
スキャンドライバ回路12、サステインドライバ回路1
3、放電制御タイミング発生回路14、電源回路15、
16、A/Dコンバータ(アナログ・デジタル変換器)
17、走査数変換部18、及びサブフィールド変換部1
9を備えている。
は、A/Dコンバータ17に入力される。また、水平同
期信号H及び垂直同期信号Vは放電制御タイミング発生
回路14、A/Dコンバータ17、走査数変換部18、
サブフィールド変換部19に与えられる。A/Dコンバ
ータ17は、映像信号VDをデジタル信号に変換し、そ
の画像データを走査数変換部18に与える。
10の画素数に応じたライン数の画像データに変換し、
各ラインごとの画像データをサブフィールド変換部19
に与える。サブフィールド変換部19は、各ラインごと
の画像データの各画素データを複数のサブフィールドに
対応する複数のビットに分割し、各サブフィールドごと
に各画素データの各ビットをアドレスドライバ回路11
にシリアルに出力する。アドレスドライバ回路11は、
電源回路15に接続されており、サブフィールド変換部
19から各サブフィールドごとにシリアルに与えられる
データをパラレルデータに変換し、そのパラレルデータ
に基づいて複数のアドレス電極に電圧を供給する。
同期信号Hおよび垂直同期信号Vを基準として、放電制
御タイミング信号SC、SUを発生し、各々スキャンド
ライバ回路12およびサステインドライバ回路13に与
える。スキャンドライバ回路12は、出力回路121及
びシフトレジスタ122を有する。また、サステインド
ライバ回路13は、出力回路131及びシフトレジスタ
132を有する。これらのスキャンドライバ回路12及
びサステインドライバ回路13は共通の電源回路16に
接続されている。
タ122は、放電制御タイミング発生回路14から与え
られる放電制御タイミング信号SCを垂直走査方向にシ
フトしつつ出力回路121に与える。出力回路121
は、シフトレジスタ122から与えられる放電制御タイ
ミング信号SCに応答して複数のスキャン電極に順に駆
動信号電圧を供給する。
スタ132は、放電制御タイミング発生回路14から与
えられる放電制御タイミング信号SUを垂直走査方向に
シフトしつつ出力回路131に与える。出力回路131
は、シフトレジスタ132から与えられる放電制御タイ
ミング信号SUに応答して複数のサステイン電極に順に
駆動信号電圧を供給する。
示駆動回路のタイミングチャートの一例を示しており、
図4に示すように、書き込み期間では、全てのサステイ
ン電極SUS1〜SUSMを0(V)に保持した後に、第
1行目の表示する放電セルに対応する所定のアドレス電
極D1〜DNに正の書き込みパルス電圧+Vw(V)を、
第1行目のスキャン電極SCN1に負の走査パルス電圧
−Vs(V)をそれぞれに印加すると、所定のアドレス
電極D1〜DNと第1行目のスキャン電極SCN1との交
点部において、書き込み放電が起こる。
する所定のアドレス電極D1〜DNに正の書き込みパルス
電圧+Vw(V)を、第2行目のスキャン電極SCN2
に負の走査パルス電圧−Vs(V)をそれぞれに印加す
ると、所定のアドレス電極D1〜DNと第2行目のスキャ
ン電極SCN2との交点部において書き込み放電が起こ
る。
第M行目の表示する放電セルに対応する所定のアドレス
電極D1〜DNに正の書き込みパルス電圧+Vw(V)
を、第M行目のスキャン電極SCNMに負の走査パルス
電圧−Vs(V)をそれぞれに印加すると、所定のアド
レス電極D1〜DNと第M行目のスキャン電極SCNMと
の交点部において書き込み放電が起こる。
CN1〜SCNMを一旦0(V)に保持すると共に、全て
のサステイン電極SUS1〜SUSMに負の維持パルス電
圧−Vm(V)を印加すると、書き込み放電を起こした
前記交点部におけるスキャン電極SCN1〜SCNMとサ
ステイン電極SUS1〜SUSMとの間に維持放電が起こ
る。次に全てのスキャン電極SCN1〜SCNMと全ての
サステイン電極SUS1〜SUSMとに負の維持パルス電
圧−Vm(V)を交互に印加することにより、表示する
放電セルにおいて維持放電が継続して起こる。この維持
放電の発光によりパネル表示が行われる。
極SCN1〜SCNMを一旦0(V)に保持すると共に、
全てのサステイン電極SUS1〜SUSMに消去パルス電
圧−Ve(V)を印加すると、消去放電を起こして放電
が停止する。
装置において、一画面が表示される。
アドレスドライバ回路部分の要部回路構成を示す図であ
り、図5に示すように、アドレスドライバICよりなる
アドレスドライバ回路11と電源回路15との間には、
PDP10の表示動作に応じてPDP10からのエネル
ギーの回収を行う電力回収回路20が接続配置されてい
る。
力回収回路20との間には、コンデンサ21とダイオー
ド22を直列接続したスナバ回路が配置されており、そ
してそのスナバ回路は、コンデンサ21の一端をアース
接続し、ダイオード22のカソード側を電源回路15の
電源ラインに接続すると共に、コンデンサ21とダイオ
ード22の接続点をアドレスドライバ回路11と電力回
収回路20の接続ラインに接続している。23は電流ピ
ークを抑えるためのビーズコアによるコイルであり、ス
ナバ回路のコンデンサ21とダイオード22の接続点と
電力回収回路20の間に接続されている。
て、安価に回路を構成するためにアドレスドライバ回路
を構成するアドレスドライバICには、電源電圧に対し
て耐圧の低いものが使用される。例えば、図5に示す回
路において、電源電圧75Vに対して、耐圧83Vのア
ドレスドライバICが使用される。スナバ回路は、この
アドレスドライバICへの供給電圧のリンギングを抑
え、アドレスドライバICの破壊を防ぐものである。
すように、アドレスドライバ回路11と電力回収回路2
0の間に抵抗24を接続し、アドレスドライバ回路11
のアドレスドライバICに供給される電圧のリンギング
を抑制することが行われていたが、抵抗24での発熱が
大きく、抵抗24として発熱に耐える定格電力の大きい
抵抗器をする必要があり、この結果消費電力が増加して
いた。
11の入力部にコンデンサ21とダイオード22を直列
接続したスナバ回路を設け、コンデンサ21が電源電圧
以上に充電された時点でダイオード22が導通して電源
に回生させることにより、アドレスドライバ回路11の
アドレスドライバICへの供給電圧のリンギングを抑え
るように構成している。図7(a)にスナバ回路がない
場合のアドレスドライバ回路11への入力電圧波形を示
し、図7(b)に本発明によるスナバ回路を配置した場
合のアドレスドライバ回路11への入力電圧波形を示し
ている。
7に示すように、アドレスドライバ回路11への入力電
圧のリンギングを抑えることができ、しかも図6に示す
抵抗24を使用する場合のように、発熱を心配する必要
がなく、これによりこの部分の回路の消費電力を低くす
ることができる。
によるプラズマディスプレイ装置によれば、アドレスド
ライバ回路への入力電圧のリンギングを抑えることがで
き、しかも抵抗を使用する場合のように、発熱を心配す
る必要がなく、これによりこの部分の回路の消費電力を
低くすることができるという効果が得られる。
レイ装置のパネルの概略構成を示す斜視図
列を示す説明図
一例を示すブロック回路図
を示す信号波形図
要部回路を示す回路図
回路の回路図
示す波形図
Claims (2)
- 【請求項1】 放電空間を形成して対向する一対の基板
上に複数列の表示電極とこの表示電極に交差するように
対向配置される複数列のアドレス電極とを設けることに
より構成された複数の放電セルを有するプラズマディス
プレイパネルと、このプラズマディスプレイパネルの前
記アドレス電極に表示データを供給するためのアドレス
ドライバ回路と、このアドレスドライバ回路と電源との
間に配置されかつプラズマディスプレイパネルの表示動
作に応じてプラズマディスプレイパネルからのエネルギ
ーの回収を行う電力回収回路とを有し、前記アドレスド
ライバ回路と電力回収回路との間にコンデンサとダイオ
ードを直列接続したスナバ回路を配置し、かつそのスナ
バ回路は、コンデンサの一端をアース接続し、ダイオー
ドのカソード側を電源ラインに接続すると共に、コンデ
ンサとダイオードの接続点をアドレスドライバ回路と電
力回収回路の接続ラインに接続したことを特徴とするプ
ラズマディスプレイ装置。 - 【請求項2】 スナバ回路のコンデンサとダイオードの
接続点と電力回収回路の間にコイルを接続した請求項1
に記載のプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001075783A JP2002278509A (ja) | 2001-03-16 | 2001-03-16 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001075783A JP2002278509A (ja) | 2001-03-16 | 2001-03-16 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002278509A true JP2002278509A (ja) | 2002-09-27 |
Family
ID=18932808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001075783A Pending JP2002278509A (ja) | 2001-03-16 | 2001-03-16 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002278509A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100747308B1 (ko) | 2006-03-21 | 2007-08-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160901A (ja) * | 1994-12-07 | 1996-06-21 | Nec Corp | 表示パネルの駆動回路 |
JPH08305319A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | プラズマディスプレイパネルの駆動方法 |
JPH1078767A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | プラズマディスプレイ装置 |
JPH1091117A (ja) * | 1996-09-13 | 1998-04-10 | Pioneer Electron Corp | プラズマディスプレイパネルの駆動方法 |
JPH11282398A (ja) * | 1998-03-26 | 1999-10-15 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法 |
JPH11316572A (ja) * | 1998-05-01 | 1999-11-16 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
JPH11352927A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | プラズマディスプレイパネルの駆動装置 |
JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
JP2001042817A (ja) * | 1999-08-03 | 2001-02-16 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 |
-
2001
- 2001-03-16 JP JP2001075783A patent/JP2002278509A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160901A (ja) * | 1994-12-07 | 1996-06-21 | Nec Corp | 表示パネルの駆動回路 |
JPH08305319A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | プラズマディスプレイパネルの駆動方法 |
JPH1078767A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | プラズマディスプレイ装置 |
JPH1091117A (ja) * | 1996-09-13 | 1998-04-10 | Pioneer Electron Corp | プラズマディスプレイパネルの駆動方法 |
JPH11282398A (ja) * | 1998-03-26 | 1999-10-15 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法 |
JPH11316572A (ja) * | 1998-05-01 | 1999-11-16 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
JPH11352927A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | プラズマディスプレイパネルの駆動装置 |
JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
JP2001042817A (ja) * | 1999-08-03 | 2001-02-16 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100747308B1 (ko) | 2006-03-21 | 2007-08-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
US7978155B2 (en) | 2006-11-07 | 2011-07-12 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000200554A (ja) | プラズマディスプレ―パネルとその駆動装置及び方法 | |
US7528802B2 (en) | Driving method of plasma display panel | |
JP4183421B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動回路並びに表示装置 | |
KR20030044182A (ko) | 플라즈마 표시 패널의 구동방법 | |
JP4264044B2 (ja) | パネル駆動方法及びディスプレイパネル | |
JP2000242223A (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
US20050168408A1 (en) | Plasma display panel and driving method thereof | |
US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
JP4914576B2 (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
US7009583B2 (en) | Display panel with sustain electrodes | |
JP2004061702A (ja) | プラズマディスプレイ装置 | |
JP2006189829A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP2002278509A (ja) | プラズマディスプレイ装置 | |
JP2003173150A (ja) | プラズマディスプレイ装置 | |
JP5011615B2 (ja) | プラズマディスプレイ装置 | |
JP4977960B2 (ja) | プラズマディスプレイ装置 | |
JP4696650B2 (ja) | プラズマディスプレイ装置 | |
JP2003330408A (ja) | プラズマディスプレイ装置 | |
JP4218259B2 (ja) | プラズマディスプレイ装置 | |
JP2003330406A (ja) | プラズマディスプレイ装置 | |
JP2004361690A (ja) | プラズマディスプレイ装置 | |
JP2003330409A (ja) | プラズマディスプレイ装置 | |
JP4273706B2 (ja) | プラズマディスプレイ装置 | |
JP2005084364A (ja) | プラズマディスプレイ装置 | |
JP2003302928A (ja) | プラズマ表示装置およびその駆動回路、並びに駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |