JP2005037604A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2005037604A JP2005037604A JP2003199259A JP2003199259A JP2005037604A JP 2005037604 A JP2005037604 A JP 2005037604A JP 2003199259 A JP2003199259 A JP 2003199259A JP 2003199259 A JP2003199259 A JP 2003199259A JP 2005037604 A JP2005037604 A JP 2005037604A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- voltage
- scan
- discharge
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【解決手段】プラズマディスプレイパネルの各電極に対して電圧駆動するための各ドライバを有し、スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、スキャンドライバICを有しており、スキャンドライバICの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路と並行する経路を接続するように構成した。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【0002】
【従来の技術】
プラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【0003】
一般に、このプラズマディスプレイ装置では、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されている構成を有する。
【0004】
このプラズマディスプレイ装置には、大別して、駆動的にはAC型とDC型があり、放電形式では画放電型と対向放電型の2種類があるが、高精細化、大画面化および製造の簡便性から、現状では、プラズマディスプレイ装置の主流は、3電極構造の画放電型のもので、その構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に配列されたデータ電極と、隔壁、蛍光体層を有するもので、比較的蛍光体層を厚くすることができ、蛍光体によるカラー表示に適している。
【0005】
従来のAC型プラズマディスプレイパネル(以下、パネルという)の一部斜視図を図8に示す。図8に示すように、第一のガラス基板1上には誘電体層2および保護膜3で覆われたスキャン電極4とサステイン電極5とが対を成して互いに平行に付設されている。第二のガラス基板6上には絶縁体層7で覆われたデータ電極8が付設され、データ電極8の間の絶縁体層7上にデータ電極8と平行して隔壁9が設けられている。また、絶縁体層7の表面からと隔壁9の側面にかけて蛍光体10が設けられ、スキャン電極4およびサステイン電極5とデータ電極8とが直交するように第一のガラス基板1と第二のガラス基板6とが放電空間11を挟んで対向して配置されている。放電空間11には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内少なくとも1種類の希ガスが封入されており、隣接する二つの隔壁9に挟まれ、データ電極8と対向する対をなすスキャン電極4とサステイン電極5との交差部の放電空間には放電セル12が構成されている。
【0006】
次に、このパネルの電極配列図を図9に示す。図9に示すように、このパネルの電極配列はm×nのマトリックス構成であり、列方向にはm列のデータ電極D1〜Dmが配列されており、行方向にはn行のスキャン電極SCN1〜SCNnおよびサステイン電極SUS1〜SUSnが配列されている。また、図8に示した放電セル12は図9に示すように構成されている。
【0007】
このパネルを駆動するための従来の駆動方法の動作駆動タイミング図を図10に示す。この駆動方法は256階調の階調表示を行うためのものであり、1フィールド期間を8個のサブフィールドで構成している。以下、従来のパネルの駆動方法について図8〜図10を用いて説明する。
【0008】
図10に示すように、第1ないし第8のサブフィールドはそれぞれ初期化期間、書き込み期間、維持期間および消去期間から構成されている。まず、第1のサブフィールドにおける動作について説明する。
【0009】
図10に示すように、初期化期間の前半の初期化動作において、全てのデータ電極D1〜Dmおよび全てのサステイン電極SUS1〜SUSnを0(V)に保持し、全てのスキャン電極SCN1〜SCNnには、全てのサステイン電極SUS1〜SUSnに対して放電開始電圧以下となる電圧Vp(V)から、放電開始電圧を超える電圧Vr(V)に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル12において、全てのスキャン電極SCN1〜SCNnから全てのデータ電極D1〜Dmおよび全てのサステイン電極SUS1〜SUSnにそれぞれ一回目の微弱な初期化放電が起こり、スキャン電極SCN1〜SCNn上の保護膜3の表面に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上の絶縁体層7の表面およびサステイン電極SUS1〜SUSn上の保護膜3の表面には正の壁電圧が蓄積される。
【0010】
さらに、初期化期間の後半の初期化動作において、全てのサステイン電極SUS1〜SUSnを正電圧Vh(V)に保ち、全てのスキャン電極SCN1〜SCNnには、全てのサステイン電極SUS1〜SUSnに対して放電開始電圧以下となる電圧Vq(V)から放電開始電圧を超える−Va(V)に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル12において、全てのサステイン電極SUS1〜SUSnから全てのスキャン電極SCN1〜SCNnにそれぞれ二回目の微弱な初期化放電が起こり、スキャン電極SCN1〜SCNn上の保護膜3表面の負の壁電圧およびサステイン電極SUS1〜SUSn上の保護膜3表面の正の壁電圧が弱められる。一方、データ電極D1〜Dm上の絶縁体層7の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【0011】
次の書き込み期間の書き込み動作において、全てのスキャン電極SCN1〜SCNnをVs(V)に保持し、データ電極D1〜Dmのうち、第一行目に表示すべき放電セル12に対応する所定のデータ電極に正の書き込みパルス電圧Vw(V)を、第一行目のスキャン電極SCN1にスキャンパルス電圧−Va(V)をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極SCN1との交差部における絶縁体層7の表面とスキャン電極SCN1上の保護膜3の表面との間の電圧は、書き込みパルス電圧Vw(V)にデータ電極D1〜Dm上の絶縁体層7の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極SCN1との間およびサステイン電極SUS1とスキャン電極SCN1との間に書き込み放電が起こり、この交差部のスキャン電極SCN1上の保護膜3表面に正電圧が蓄積され、サステイン電極SUS1上の保護膜3表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層7の表面に負電圧が蓄積される。
【0012】
次に、データ電極D1〜Dmのうち、第二行目に表示すべき放電セル12に対応する所定のデータ電極に正の書き込みパルス電圧Vw(V)を、第二行目のスキャン電極SCN2にスキャンパルス電圧−Va(V)をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極SCN2との交差部における絶縁体層7の表面とスキャン電極SCN2上の保護膜3の表面との間の電圧は、書き込みパルス電圧Vw(V)に所定のデータ電極上の絶縁体層7の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極とスキャン電極SCN2との間およびサステイン電極SUS2とスキャン電極SCN2との間に書き込み放電が起こり、この交差部のスキャン電極SCN2上の保護膜3表面に正電圧が蓄積され、サステイン電極SUS2上の保護膜3表面に負電圧が蓄積される。
【0013】
同様な動作が引き続いて行われ、最後に、データ電極D1〜Dmのうち、第n行目に表示すべき放電セル12に対応する所定のデータ電極に正の書き込みパルス電圧Vw(V)を、第n行目のスキャン電極SCNnにスキャンパルス電圧−Va(V)をそれぞれ印加する。このとき、所定のデータ電極とスキャン電極SCNnとの交差部において、所定のデータ電極とスキャン電極SCNnとの間およびサステイン電極SUSnとスキャン電極SCNnとの間に書き込み放電が起こり、この交差部のスキャン電極SCNn上の保護膜3表面に正電圧が蓄積され、サステイン電極SUSn上の保護膜3表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の絶縁体層7の表面に負電圧が蓄積される。以上により書き込み期間における書き込み動作が終了する。
【0014】
続く維持期間において、先ず、全てのスキャン電極SCN1〜SCNnおよびサステイン電極SUS1〜SUSnを0(V)に一旦戻した後、全てのスキャン電極群SCN1〜SCNnに正の維持パルス電圧Vm(V)を印加すると、書き込み放電を起こした放電セル12におけるスキャン電極SCN1〜SCNn上の保護膜3とサステイン電極SUS1〜SUSn上の保護膜3との間の電圧は、維持パルス電圧Vm(V)に、書き込み期間において蓄積されたスキャン電極SCN1〜SCNn上の保護膜3表面の正電圧およびサステイン電極SUS1〜SUSn上の保護膜3表面の負電圧が加算されたものとなる。このため、書き込み放電を起こした放電セルにおいて、スキャン電極SCN1〜SCNnとサステイン電極SUS1〜SUSnとの間に維持放電が起こり、この維持放電を起こした放電セルにおけるスキャン電極SCN1〜SCNn上の保護膜3表面に負電圧が蓄積され、サステイン電極SUS1〜SUSn上の保護膜3表面に正電圧が蓄積される。その後、維持パルス電圧は0(V)に戻る。
【0015】
続いて、全てのサステイン電極SUS1〜SUSnに正の維持パルス電圧Vm(V)を印加すると、維持放電を起こした放電セル12におけるサステイン電極SUS1〜SUSn上の保護膜3とスキャン電極SCN1〜SCNn上の保護膜3との間の電圧は、維持パルス電圧Vm(V)に、直前の維持放電によって蓄積されたスキャン電極SCN1〜SCNn上の保護膜3表面の負電圧およびサステイン電極SUS1〜SUSn上の保護膜3表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、サステイン電極SUS1〜SUSnとスキャン電極SCN1〜SCNnとの間に維持放電が起こることにより、その放電セルにおけるサステイン電極SUS1〜SUSn上の保護膜3表面に負電圧が蓄積され、スキャン電極SCN1〜SCNn上の保護膜3表面に正電圧が蓄積される。その後、前記維持パルス電圧は0(V)に戻る。
【0016】
以降同様に、全てのスキャン電極SCN1〜SCNnと全てのサステイン電極SUS1〜SUSnとに正の維持パルス電圧Vm(V)を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全てのスキャン電極SCN1〜SCNnに正の維持パルス電圧Vm(V)を印加すると、維持放電を起こした放電セル12におけるスキャン電極SCN1〜SCNn上の保護膜3とサステイン電極SUS1〜SUSn上の保護膜3との間の電圧は、維持パルス電圧Vm(V)に、直前の維持放電によって蓄積されたスキャン電極SCN1〜SCNn上の保護膜3表面の正電圧とサステイン電極SUS1〜SUSn上の保護膜3表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、スキャン電極SCN1〜SCNnとサステイン電極SUS1〜SUSnとの間に維持放電が起こることにより、その放電セルにおけるスキャン電極SCN1〜SCNn上の保護膜3表面に負電圧が蓄積され、サステイン電極SUS1〜SUSn上の保護膜3表面に正電圧が蓄積される。その後、維持パルス電圧は0(V)に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体10からの可視発光を表示に用いている。
【0017】
続く消去期間において、全てのサステイン電極SUS1〜SUSnに0(V)からVe(V)に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル12において、スキャン電極SCN1〜SCNn上の保護膜3とサステイン電極SUS1〜SUSn上の保護膜3との間の電圧は、維持期間の最終時点における、スキャン電極SCN1〜SCNn上の保護膜3表面の負電圧およびサステイン電極SUS1〜SUSn上の保護膜3表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、サステイン電極SUS1〜SUSnとスキャン電極SCN1〜SCNnとの間に微弱な消去放電が起こり、スキャン電極SCN1〜SCNn上の保護膜3表面の負電圧とサステイン電極SUS1〜SUSn上の保護膜3表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【0018】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電および消去放電は行われず、表示が行われない放電セルのスキャン電極SCN1〜SCNnとサステイン電極SUS1〜SUSnの保護膜3の表面の壁電圧、およびデータ電極D1〜Dm上の絶縁体層7の表面の壁電圧は、初期化期間の終了時の状態のまま保たれる。
【0019】
このようなプラズマディスプレイ装置において、スキャン電極を駆動する電圧波形は、初期化期間、書き込み期間、維持期間とも電圧値が異なるため、スキャンドライバ回路はそれぞれの電圧を印加するための多くのスイッチ素子を有している。維持期間中、維持パルス発生回路で発生したパルス電圧波形は複数のスイッチ素子を経由してスキャンドライバICに入力され、スキャンドライバICを通してスキャン電極に印加される。そのためにスキャン電極を駆動するパルス電圧波形は複数のトランジスタなどのスイッチ素子やそれらを接続するための銅箔パターンのインピーダンスおよびインダクタンスの影響を受けて電圧波形歪みが発生してしまう。
【0020】
図11に維持期間中のスキャン電極に印加する維持パルス波形とPDP面内の放電セルの発光波形を示している。維持パルスに波形歪みが生じると、波形が歪んでも放電開始電圧が低いことにより放電できるセル、放電開始電圧が高いことにより放電できない放電セル、そして波形歪みが回復してから放電を開始する放電セルが発生し、視覚的に輝度が高い低いの差となってとらえられるようになる。これがパネル発光時に面内での「輝度ムラ」という課題である。今後、プラズマディスプレイ装置は発光効率向上のために封入ガスのキセノン分圧を高くする傾向にあり、その結果、維持期間中の放電電流が大きくなってパルス電圧波形の歪みが増大し「輝度ムラ」が発生しやすくなる。
【0021】
スキャン電極の駆動波形による電圧波形歪み改善の技術としては、特許文献1に示すように、パネル面内にある放電セルの放電するタイミングを複数に分散することで、スキャン電極に流れる電流を制限する方法がある。この方法は書き込み期間で効果を発揮するもので、維持期間中に放電セルの発光タイミングを分散させることは回路の複雑化、大幅なコストアップにつながり困難である。
【0022】
【特許文献1】
特開平8−305319号公報
【0023】
【発明が解決しようとする課題】
本発明はこのような課題に鑑みなされたもので、電圧波形歪みを軽減することを目的とする。
【0024】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極とサステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極とを設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ、スキャンドライバおよびサステインドライバとを有し、前記スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、この維持パルス発生回路とプラズマディスプレイパネルとの間に接続したスキャンドライバICとを有し、かつスキャンドライバICの接地端子にプラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路またはプラズマディスプレイパネルからの電流が流れ込む経路と並行する経路を接続したものである。
【0025】
また請求項2のプラズマディスプレイ装置は、スキャンドライバICの接地端子にスイッチ素子を介して維持パルス発生回路の電源電圧を接続するようにしたものである。
【0026】
また、請求項3に記載するプラズマディスプレイ装置は、スキャンドライバICの接地端子にスイッチ素子を介して接地電圧を接続したものである。
【0027】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について図面を参照しながら説明する。
【0028】
図1は、本発明の一実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【0029】
図1のプラズマディスプレイ装置は、PDP(プラズマディスプレイパネル)100、データドライバ200、スキャンドライバ300、およびサステインドライバ400を備えている。
【0030】
PDPl00は、複数のデータ電極8、複数のスキャン電極4、および複数のサステイン電極5を有し、複数のデータ電極8、スキャン電極4およびサステイン電極5の各交点には、放電セル12が形成され、各放電セル12が画面上の画素を構成している。なお、PDP100の詳細な構成は従来のディスプレイパネルと同様である。
【0031】
データドライバ200は、PDP100の複数のデータ電極8に接続され、スキャンドライバ300は、PDP100の複数のスキャン電極4に接続され、サステインドライバ400は、PDP100の複数のサステイン電極5に接続されている。
【0032】
データドライバ200は、書き込み期間において、画像データに応じてPDP100の該当するデータ電極8に書き込みパルスを印加する。スキャンドライバ300は、複数の駆動回路から構成され、書き込み期間において、PDP100の複数のスキャン電極4に書き込みパルスを順に印加する。これにより該当する放電セル12において書き込み放電が行われる。
【0033】
また、複数のスキャンドライバ300は、維持期間において、周期的な的な維持パルスをPDP100の複数のスキャン電極4に印加する。一方サステインドライバ400は維持期間において、PDP100の複数のサステイン電極5にスキャン電極4の維持パルスに対して180度位相のずれた維持パルスを印加する。これにより、該当する放電セル12において維持放電が行われる。
【0034】
図2は、図1に示すスキャンドライバ300に用いられる回路の構成を示す回路図である。なお、図1に示すスキャンドライバ300は、図2に示すスキャンドライバ回路がスキャン電極4ごとに設けられたものである。
【0035】
図2に示すスキャンドライバ回路は、トランジスタQ11〜Q24、コンデンサC11〜C15、回収コイルL11、ダイオードD11〜D14、電源V13,V14およびスキャンドライバICDIを有し、スキャンドライバICDIは内部にトランジスタQ25、Q26を有している。コンデンサC11はパネルの容量Cpsに対して、十分大きな容量値に設定されている。
【0036】
コンデンサC11はノード11と接地端子との間に接続され、トランジスタQ11およびダイオードD11は、ノードN11とノードN12との間に直列に接続され、ダイオードD12およびトランジスタQ12は、ノードN12とノードN11との間に直列に接続されている。トランジスタQ11のゲートには制御信号S11が入力され、トランジスタQ12のゲートには制御信号S12が入力される。回収コイルL11は、ノードN12とノードN13との間に接続されている。
【0037】
トランジスタQ12は、電源端子V11とノードN13との間に接続され、そのゲートSには制御信号S13が入力される。電源端子V11には電源Vm(V)が供給されている。トランジスタQ14は、ノードN13と接地端子の間に接続され、そのゲートには制御信号S14が入力される。電源V13およびダイオードD13は、接地端子とノードN14との間に直列に接続されている。電源V13は電圧Vr(V)を出力する。
【0038】
またコンデンサC12は、ノードN14とノードN13との間に接続され、トランジスタQ16は、ノードN14とノードN15との間に接続され、そのゲートには制御信号S16が入力される。コンデンサC13は、トランジスタQ16のゲート−ドレイン間に接続され、トランジスタQ17は、ノードN15とノードN13との間に接続され、そのゲートには制御信号S17が入力される。
【0039】
トランジスタQ18は、ノードN15とノードN16との間に接続され、そのゲートには制御信号S18が入力される。トランジスタQ19は、ノードN16と電源端子V16との間に接続され、そのゲートには制御信号S19が入力される。コンデンサC14は、トランジスタQ19のゲート−ドレイン間に接続され、電源端子V16には電圧−Va(V)が供給されている。
【0040】
電源V14およびダイオードD14は、電源端子V15とノードN17との間に直列に接続される。電源V14は電圧Vs(V)を出力し、電源端子V15には電圧−Va(V)が供給されている。コンデンサC15は、ノードN17とノードN16との間に接続されている。トランジスタQ20は、ノードN17とノードN18との間に接続され、そのゲートには制御信号S20が入力される。トランジスタQ21は、ノードN18とノードN16との間に接続され、そのゲートには制御信号S21が接続されている。
【0041】
スキャンドライバICDIの入力側は、ノードN18およびノードN16に接続され、出力側はPDP100、すなわちスキャン電極4と接地端子との容量に相当するパネル容量Cpsに接続されている。なお、制御信号S11〜S21は、垂直同期信号および水平同期信号を基にスキャンドライバ300内で発生する信号であり、制御信号S11〜S21によりトランジスタQ11〜Q21のオン/オフ状態が制御される。
【0042】
図3は、図1に示すサステインドライバ400の構成を示す回路図である。図3に示すサステインドライバ400は、トランジスタQ31〜Q35、ダイオードD31〜D34、コンデンサC31、C32および回収コイルL31を有しており、コンデンサC31はパネルの容量Cpuに対して、十分大きな容量値に設定されている。
【0043】
コンデンサC31は、ノードN31と接地端子との間に接続され、トランジスタQ31およびダイオードD31は、ノードN31とノードN32との間に直列に接続され、ダイオードD32およびトランジスタQ32は、ノードN32とノードN31との間に直列に接続されている。トランジスタQ31のゲートには制御信号S31が入力され、トランジスタQ32のゲートには制御信号S32が入力される。また、回収コイルL31は、ノードN32とノードN33との間に接続されている。
【0044】
ダイオードD33およびトランジスタQ33は、電源端子V31とノードN33との間に直列に接続され、トランジスタQ33のゲートには制御信号S33が入力される。電源端子V31には電圧Vm(V)が供給される。トランジスタQ34は、ノードN33と接地端子との間に接続され、そのゲートには制御信号S34が入力される。ダイオードD34は、電源端子V31と電源端子V32との間に接続され、トランジスタQ35は電源端子V32とノードN33との間に接続され、そのゲートには制御信号S35が入力される。電源端子V32には電圧Vh(V)が供給されている。コンデンサC32はトランジスタQ35のゲート−ドレイン間に接続され、ノードN33は、PDP100、すなわちサステイン電極5と接地端子との間の全容量に相当するパネル容量Cpuに接続される。なお、制御信号S31〜S35は、垂直同期信号および水平同期信号等を基にサステインドライバ400内で発生される信号であり、制御信号S31〜S35によりトランジスタQ31〜Q35のオン/オフ状態が制御される。
【0045】
図4は図1のPDP100におけるデータ電極8、スキャン電極4およびサステイン電極5の駆動電圧の一例を示すタイミング図である。
【0046】
図4に示すように、各フィールドは、複数のサブフィールド、たとえば8つのサブフィールドに分割される。各サブフィールドは、初期化期間、書き込み期間、維持期間、および消去期間により構成される。各サブフィールドは、維持期間の長さが異なり、各サブフィールドの点灯状態を変えることにより、たとえば256階調で表示を行うことができる。
【0047】
まず、第1のサブフィールドにおける初期化期間の前半の初期化動作において、データドライバ200により、すべてのデータ電極を0(V)に保持し、サステインドライバ400のトランジスタQ34がオンし、すべてのサステイン電極5を0(V)に保持する。このとき、スキャンドライバ300のトランジスタQ11、Q17、Q18がオンし、さらにトランジスタQ13がオンし、各スキャン電極4の電圧が、スキャンドライバICDIを介して回収コイルL11とパネル容量CpsとのLC共振によりすべてのサステイン電極に対して放電開始電圧以下となるVm(V)まで上昇する。
【0048】
その後、スキャンドライバ300のトランジスタQ13、Q16,Q18がオンし、ミラー積分回路を構成するトランジスタQ16により電圧Vm(V)から放電開始電圧を超える電圧Vr(V)に向かって緩やかに上昇するランプ電圧がスキャンドライバICDIを介して各スキャン電極4に印加される。このランプ電圧が上昇する間に、すべての放電セル12において、すべてのスキャン電極4からすべてのデータ電極8およびすべての維持電極5にそれぞれ1回目の微弱な初期化放電が起こり、スキャン電極4の壁電圧が蓄積されると共に、データ電極8および維持電極5に正の壁電荷が蓄積される。
【0049】
次に、初期化期間の後半の初期化動作において、サステインドライバ400のトランジスタQ31、Q33、Q35が順にオンし、すべてのサステイン電極5が正電圧Vh(V)に保持される。このとき、スキャンドライバ300のトランジスタQ11、Q17、Q18、Q21がオンし、さらにトランジスタQ13がオンし、すべてのスキャン電極4の電圧が、スキャンドライバICDIを介して回収コイルL11とパネル容量CpsとのLC共振によりすべてのサステイン電極5に対して放電開始電圧以下となる電圧Vm(V)まで降下する。
【0050】
その後、スキャンドライバ300のトランジスタQ19がオンし、ミラー積分回路を構成するトランジスタQ19により電圧Vm(V)から放電開始電圧を超える−Va(V)に向かって緩やかに降下するランプ電圧がスキャンドライバICDIを介して各スキャン電極4に印加される。このランプ電圧が降下する間に、再びすべての放電セル12において、すべてのサステイン電極5からすべてのスキャン電極4にそれぞれ2回目の微弱な初期化放電が起こり、スキャン電極4の負の壁電圧、およびサステイン電極5の正の壁電圧が弱められる。このとき、スキャン電極4とデータ電極8との間にも同じに放電が起こり、スキャン電極4の負の壁電圧およびデータ電極8の正の壁電荷がわずかに弱められる。以上により、初期化期間の初期化動作が終了する。
【0051】
次に、書き込み期間の書き込み動作において、スキャンドライバ300のトランジスタQ19、Q20がオンし、スキャンドライバICDIにベース電圧として電圧−Va(V)が供給され、電源電圧として電圧Vs(V)が供給される。また、スキャンドライバICDIの内部回路のトランジスタが所定のタイミングでオン/オフされ、書き込み期間の初期には、すべてのスキャン電極4を電圧Vs(V)に保持する。その後、映像信号に応じてオンまたはオフする書き込みパルス電圧Vw(V)がデータドライバ200により各データ電極8に印加され、この書き込みパルスに同期してスキャンドライバ300のスキャンドライバICDIの内部のトランジスタが所定のタイミングでオン/オフされ、複数のスキャン電極4にスキャンパルス電圧−Va(V)が順に印加される。
【0052】
このとき、表示すべき放電セル12に対応するデータ電極8とスキャン電極4との間の電圧は、書き込みパルス電圧Vw(V)と電圧−Va(V)との差電圧に、初期化期間にスキャン電極4とデータ電極8のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。したがって、データ電極8とスキャン電極4との間およびサステイン電極5とスキャン電極4との間に書き込み放電が起こり、スキャン電極4に正の壁電圧が蓄積され、サステイン電極5に負の壁電圧が蓄積され、データ電極8の負の壁電圧が蓄積される。
【0053】
次に、維持期間において、スキャンドライバ300のトランジスタQ11、Q17、Q18およびスキャンドライバICDI内部のトランジスタQ25がオンして、すべてのスキャン電極4には、回収コイルL11とパネル容量CpsとのLC共振によりスキャンドライバICDI内部のトランジスタQ25を介して−Va(V)(接地電位)から維持パルス電圧Vm(V)まで上昇する維持パルスが印加される。一方、サステインドライバ400のトランジスタQ32がオンし、続いてトランジスタQ34がオンし、すべてのサステイン電極5には回収コイルL11とパネル容量CpsとのLC共振により0(V)に一旦戻される。
【0054】
このとき書き込み放電を起こした放電セル12におけるスキャン電極4とサステイン電極5との間の電圧は、維持パルス電圧Vm(V)に書き込み期間において蓄積されたスキャン電極4の正の壁電圧およびサステイン電極5の負の壁電圧が加算されたものとなる。このため、書き込み放電を起こした放電セル12において、スキャン電極4とサステイン電極5との間に維持放電が起こり、この維持放電を起こした放電セル12におけるスキャン電極4に負の壁電圧が蓄積され、サステイン電極5に正の壁電圧が蓄積される。
【0055】
続いて、スキャンドライバ400のトランジスタQ31がオンし、さらにトランジスタQ33がオンし、回収コイルL11とパネル容量CpsとのLC共振によりスキャンドライバICDIを介してすべてのサステイン電極5に正の維持パルス電圧Vm(V)を印加すると、維持放電を起こした放電セル12におけるサステイン電極5とスキャン電極4との間の電位は、維持パルス電圧Vm(V)に直線の維持放電により蓄積されたスキャン電極4の負の壁電圧およびサステイン電極5の正の壁電圧が加算されたものとなる。このため、この維持放電を起こした放電セル12において、サステイン電極5とスキャン電極との間に維持放電が起こる。以降、同様にスキャンドライバ300およびサステインドライバ400により維持パルス電圧Vm(V)をスキャン電極4とサステイン電極5とに交互に印加し、維持放電が継続して行われる。
【0056】
ここで、維持期間中の維持パルス発生回路の動作について図面を用いて説明する。図4は、本発明のプラズマディスプレイ装置のスキャンドライバの回路構成図である。維持期間中は、トランジスタQ17、Q18およびスキャンドライバICDIはオン状態を保持し、維持パルス発生回路で発生した維持パルスがスキャン電極4に供給される。
【0057】
まず、信号S11がハイレベル(Hi)信号となり、トランジスタQ11がオンし、回収コイルL11とパネル容量CpsとのLC共振を起こして、スキャン電極4には電源電圧Vm(V)に近い電圧が印加される。続いて信号S13がHiとなり、スキャン電極4には電源電圧Vm(V)が印加される。すると書き込み期間中に書き込み放電が行われた放電セル12では、放電遅れ時間を経て維持放電が行われる。42インチVGAモデルでは、全画面が放電を行ったとすると、トランジスタQ13、Q17、Q18およびスキャンドライバICDIには、150A程度の電流が流れる。
【0058】
図5に、維持期間中にスキャン電極4に印加する維持パルス、複数の放電セル12の発光波形、維持パルス発生回路および本発明の回路の制御タイミング図を示す。
【0059】
回路に150Aという大きな電流が流れると、それぞれの素子およびそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極4に印加される電圧は降下してしまう。そうすると、PDP100の放電セル12の中で放電開始電圧の高いセルは放電できない。次に、多くの放電セル12が放電を終了した後に、スキャン電極4に印加される電圧Vm(V)に回復しようとするが、インダクタンス成分によってわずかながらリンギングが発生してしまい、所定の電圧を超える。このとき先ほど維持放電できなかった放電セル12が放電する。すると各放電セル12が放電するタイミングでスキャン電極に印加されている電圧が異なってしまい、これが輝度ムラとなって現われる。
【0060】
そこで、スキャンドライバICDIの接地端子にスイッチ素子としてのトランジスタQ25、Q26を介して維持パルス発生回路301の電源電圧Vm(V)を供給するように構成する。すなわち、スキャンドライバICDIの接地端子のノード19にトランジスタQ25のドレインを接続し、トランジスタQ25のソースにはトランジスタQ26のソースを接続し、トランジスタQ26のドレインは電源電圧Vm(V)を供給するように構成する。また、トランジスタQ25、Q26のゲートは信号S25を入力する構成とする。
【0061】
トランジスタQ13がオンした後、放電セル12が放電が発生する前に、信号S15をHiとして双方向スイッチを構成するトランジスタQ25、Q26をオンさせ、スキャン電極4に対してトランジスタQ13、Q17、Q18、スキャンドライバICDI内のトランジスタQ24を通して維持パルスを供給する経路と、トランジスタQ25、Q26、スキャンドライバICDI内のトランジスタQ24を通して供給する経路の2つを存在させるように構成することで、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、PDP100の放電セル12は、一斉に放電することができる。また、維持放電によりスキャン電極4に印加される維持パルス電圧がわずかに下降し、それが復帰する際に電源電圧Vm(V)を超えるリンギング電圧が発生するという課題に対しても、トランジスタQ25、Q26がオンすることで電源電圧Vm(V)を超えることはなくなる。
【0062】
次に、本発明の他の実施の形態によるプラズマディスプレイ装置について図6および図7を参照しながら説明する。なお、パネルの構造、プラズマディスプレイ装置の構成、サステインドライバの構成、初期化期間、書き込み期間の各ドライバの動作については、上記実施の形態と同じであるため省略する。
【0063】
図6にスキャンドライバの回路構成を示し、図7にその回路の駆動波形、発光波形、制御信号を示している。維持期間中の維持パルス発生回路の動作について説明すると、維持期間中は、トランジスタQ17、Q18およびスキャンドライバICDIはオン状態を保持し維持パルス発生回路301で発生した維持パルスがスキャン電極4に供給される。
【0064】
まず、図7に示すように、信号S11がHi信号となり、トランジスタQ11がオンし、回収コイルL11とパネル容量CpsとのLC共振によりスキャン電極4には電源電圧Vm(V)に近い電圧が印加される。続いて信号S13がHiとなり、スキャン電極4には電源電圧Vm(V)が印加される。すると書き込み期間中に書き込み放電が行われた放電セル12では、放電遅れ時間を経て意地放電が行われる。
【0065】
次に、信号S11、S13がロウレベル(Low)となり、トランジスタQ11、Q13がオフする。続いて、信号S12がHiとなり、トランジスタQ12がオンして回収コイルL11とパネル容量CpsとのLC共振を起こして、スキャン電極4に印加される維持パルス電圧は0(V)に近い電圧まで下降する。次に信号S14がHiとなり、0(V)に固定される。
【0066】
スキャンドライバのトランジスタQ11がオンしてから、トランジスタQ12、Q14がオンまでの間、図3に示すサステインドライバ回路中のトランジスタQ34はオン状態を保持し、サステイン電極5は0(V)に固定されている。
【0067】
続いて、図3に示すサステインドライバ回路中のS31がHi信号となり、トランジスタQ31がオンし、回収コイルL31とパネル容量CpuとのLC共振によりサステイン電極5には電源電圧Vm(V)に近い電圧が印加される。続いて信号S33がHiとなり、サステイン電極5には電源電圧Vm(V)が印加される。すると書き込み期間中に書き込み放電が行われた放電セル12では、放電遅れ時間を経て維持放電が行われる。このトランジスタQ33を通してサステイン電極に流れ込む大電流は、放電セル12内で放電電流となり、図6のスキャンドライバ中のスキャンドライバICDI内のトランジスタQ24を通して、トランジスタQ18、Q17およびトランジスタQ14を通して接地電圧0(V)に流れる。このときの電流経路が長いために各素子やそれらを接続する銅箔パターンのインピーダンス、インダクタンスの影響により、スキャン電極5に印加される電圧が本来の0(V)から上昇してしまう。するとPDP100の放電セル12に印加される実電圧が減少してしまい、放電開始電圧の低い放電セル12は発光し、放電開始電圧は放電できない。多くの放電セルが放電を終了した後に、スキャン電極4から流れ込む電流が減少し、スキャン電極4に加わる電圧は0(V)に近づき、放電開始電圧の高い放電セル12が放電を行うようになる。すると各放電セル12が放電するタイミングで放電セル12に印加されている電圧が異なってしまうことになり、これが輝度ムラとなって現れる。
【0068】
そこで、スキャンドライバICDIの接地端子にスイッチ素子としてのトランジスタQ27を介して接地電圧0(V)を接続した構成とする。すなわち、スキャンドライバICDIの接地端子のノード19にダイオードD15のアノードを接続し、ダイオードD15のカソードはトランジスタQ27のドレインに接続し、トランジスタQ27のソースに接地電圧0(V)と接続する構成とする。トランジスタQ27のゲートに信号S27を入力する構成とする。これにより、トランジスタQ14がオンした後、放電セル12が放電を発生する前に、信号S27をHiとしてトランジスタQ27をオンさせることにより、スキャン電極4からスキャンドライバICDI内のトランジスタQ24を通してトランジスタQ18、Q17、Q14を通して放電電流を吸い込む経路と、スキャンドライバICDI内のトランジスタQ24を通してダイオードD15、トランジスタQ27を通して放電電流を吸い込む経路の2つが存在することになり、放電電流が分散して接地電位0(V)に流れるため、各素子および銅箔パターンのインピーダンス、インダクタンス成分の影響による電圧波形歪みを抑制でき、PDP100の放電セル12は、一斉に放電することができる。なお、ダイオードD15とトランジスタQ27は、スキャンドライバICDIの近くに設けるのが好ましく、より好ましくは同一基板上にあることが望ましい。また、放電電流はトランジスタQ14とQ27に分散して流れるため、トランジスタQ27は高価格の「大電流、低抵抗」のトランジスタを使用する必要はなく、比較的安価に実現することができる。
【0069】
【発明の効果】
以上の説明から明らかなように、本発明によるプラズマディスプレイ装置によれば、維持期間中にスキャンドライバICを通してスキャン電極に電流が流れ込む、あるいは吸い込む経路が短くなり、回路内のインピーダンスやインダクタンスによる電圧波形歪みが少なくなり、パネル面内が均一に発光するようになるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプラズマディスプレイ装置の概略構成を示すブロック図
【図2】同プラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図3】同プラズマディスプレイ装置のサステインドライバの構成を示す回路図
【図4】同プラズマディスプレイ装置の駆動方法の一例を示す駆動波形タイミング図
【図5】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図6】本発明の他の実施の形態によるプラズマディスプレイ装置のスキャンドライバの構成を示す回路図
【図7】同プラズマディスプレイ装置の維持期間中の駆動波形、発光波形と制御信号を示す波形図
【図8】AC型プラズマディスプレイパネルを示す斜視図
【図9】AC型プラズマディスプレイパネルの電極配置図
【図10】従来のプラズマディスプレイ装置の駆動方法の駆動波形タイミング図
【図11】従来のプラズマディスプレイ装置の維持期間中の駆動波形、発光波形を示す波形図
【符号の説明】
100 プラズマディスプレイパネル
200 データドライバ
300 スキャンドライバ
301,401 維持パルス発生回路
400 サステインドライバ
DI スキャンドライバIC
Q25、Q26、Q27 トランジスタ
Claims (3)
- 放電空間を形成して対向する一対の基板のうち一方の基板上に複数のスキャン電極とサステイン電極を設けるとともに他方の基板上に前記スキャン電極とサステイン電極に交差するように対向配置される複数のデータ電極を設けて複数の放電セルを構成したプラズマディスプレイパネルと、このプラズマディスプレイパネルの各電極に対して電圧駆動するためのデータドライバ、スキャンドライバおよびサステインドライバとを有し、前記スキャンドライバは維持放電に必要な維持パルス電圧を発生する維持パルス発生回路と、この維持パルス発生回路とプラズマディスプレイパネルとの間に接続したスキャンドライバICとを有し、かつスキャンドライバICの接地端子に、プラズマディスプレイパネルに維持放電を発生させる電圧を供給するための経路またはプラズマディスプレイパネルからの電流が流れ込む経路と並行する経路を接続したことを特徴とするプラズマディスプレイ装置。
- スキャンドライバICの接地端子にスイッチ素子を介して、維持パルス発生回路の電源電圧を接続したことを特徴とする請求項1に記載のプラズマディスプレイ装置。
- スキャンドライバICの接地端子にスイッチ素子を介して接地電圧を接続したことを特徴とする請求項1に記載のプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199259A JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199259A JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005037604A true JP2005037604A (ja) | 2005-02-10 |
Family
ID=34208770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199259A Pending JP2005037604A (ja) | 2003-07-18 | 2003-07-18 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005037604A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100623452B1 (ko) | 2005-02-23 | 2006-09-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
WO2007060845A1 (ja) * | 2005-11-22 | 2007-05-31 | Matsushita Electric Industrial Co., Ltd. | Pdp駆動装置及びプラズマディスプレイ |
JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
JP2008268794A (ja) * | 2007-04-25 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160218A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 面放電型プラズマディスプレイパネルの駆動方法及び駆動回路 |
JPH08160909A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | プラズマ表示装置及びその制御方法 |
JPH10149131A (ja) * | 1996-11-19 | 1998-06-02 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
JPH10319902A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ駆動回路およびプラズマディスプレイ装置 |
JP2000194316A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | プラズマディスプレイパネル装置 |
JP2002351388A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
JP2003015600A (ja) * | 2001-06-22 | 2003-01-17 | Samsung Electronics Co Ltd | 電力回収率を改善したプラズマディスプレイパネル駆動装置及び方法 |
JP2003076323A (ja) * | 2001-08-06 | 2003-03-14 | Samsung Sdi Co Ltd | 交流プラズマディスプレイパネルのスキャン電極駆動装置及びその駆動方法 |
JP2003177702A (ja) * | 2002-10-02 | 2003-06-27 | Fujitsu Ltd | 平面表示装置 |
JP2003228318A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | ディスプレイパネル駆動回路及びプラズマディスプレイ |
-
2003
- 2003-07-18 JP JP2003199259A patent/JP2005037604A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160218A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 面放電型プラズマディスプレイパネルの駆動方法及び駆動回路 |
JPH08160909A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | プラズマ表示装置及びその制御方法 |
JPH10149131A (ja) * | 1996-11-19 | 1998-06-02 | Nec Corp | プラズマディスプレイパネルの駆動回路 |
JPH10319902A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ駆動回路およびプラズマディスプレイ装置 |
JP2000194316A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | プラズマディスプレイパネル装置 |
JP2002351388A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
JP2003015600A (ja) * | 2001-06-22 | 2003-01-17 | Samsung Electronics Co Ltd | 電力回収率を改善したプラズマディスプレイパネル駆動装置及び方法 |
JP2003076323A (ja) * | 2001-08-06 | 2003-03-14 | Samsung Sdi Co Ltd | 交流プラズマディスプレイパネルのスキャン電極駆動装置及びその駆動方法 |
JP2003228318A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | ディスプレイパネル駆動回路及びプラズマディスプレイ |
JP2003177702A (ja) * | 2002-10-02 | 2003-06-27 | Fujitsu Ltd | 平面表示装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100623452B1 (ko) | 2005-02-23 | 2006-09-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
WO2007060845A1 (ja) * | 2005-11-22 | 2007-05-31 | Matsushita Electric Industrial Co., Ltd. | Pdp駆動装置及びプラズマディスプレイ |
JP2008116908A (ja) * | 2006-11-07 | 2008-05-22 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
US7978155B2 (en) | 2006-11-07 | 2011-07-12 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
JP2008268794A (ja) * | 2007-04-25 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
WO2008132804A1 (ja) * | 2007-04-25 | 2008-11-06 | Panasonic Corporation | プラズマディスプレイ装置の駆動方法 |
KR101007500B1 (ko) | 2007-04-25 | 2011-01-12 | 파나소닉 주식회사 | 플라즈마 디스플레이 장치의 구동 방법 |
US7969387B2 (en) | 2007-04-25 | 2011-06-28 | Panasonic Corporation | Method for driving plasma display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6529177B2 (en) | Plasma display with reduced power consumption | |
JP3039500B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3692827B2 (ja) | Ac型プラズマディスプレイパネルの駆動方法 | |
JP2001228821A (ja) | プラズマディスプレイ装置およびその駆動方法 | |
JPH11202830A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
JP2000194316A (ja) | プラズマディスプレイパネル装置 | |
US7701413B2 (en) | Plasma display apparatus and driving method thereof | |
US20010030632A1 (en) | Panel display apparatus and method for driving a gas discharge panel | |
JP5230634B2 (ja) | 駆動装置、駆動方法およびプラズマディスプレイ装置 | |
US20080316147A1 (en) | Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated | |
JP2005037604A (ja) | プラズマディスプレイ装置 | |
JP2002082648A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
JP2005234373A (ja) | 駆動回路及び駆動方法 | |
KR100363679B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
JP4802650B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5109216B2 (ja) | プラズマディスプレイ装置 | |
JP5011615B2 (ja) | プラズマディスプレイ装置 | |
JP2000338930A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
JP2005037607A (ja) | プラズマディスプレイ装置 | |
JP4977960B2 (ja) | プラズマディスプレイ装置 | |
JP4696650B2 (ja) | プラズマディスプレイ装置 | |
JP3402272B2 (ja) | プラズマディスプレイパネル駆動方法 | |
JP2006058426A (ja) | プラズマディスプレイ装置 | |
JP4273706B2 (ja) | プラズマディスプレイ装置 | |
JP2006031040A (ja) | Ac型プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
RD01 | Notification of change of attorney |
Effective date: 20091119 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A02 | Decision of refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A02 |