JP2005115336A - プラズマ表示パネルの駆動装置，その駆動方法，及びプラズマ表示装置 - Google Patents

Abstract

【課題】 アドレス選択回路のスイッチング状況の変化に応じて電力回収動作が変化するプラズマ表示パネルの駆動装置，その駆動方法，及びプラズマ表示装置を提供する。
【解決手段】 電力回収回路を含むアドレス駆動回路において，外部キャパシタに充電されるエネルギーを外部キャパシタから放電されるエネルギーより大きくする。その結果，フルホワイトパターンが表示される場合に外部キャパシタの電圧がアドレス電圧まで増加して電力回収動作が自動的に停止する。そして，ドット毎オン／オフパターンやライン毎オン／オフパターンが表示される場合には外部キャパシタの電圧がアドレス電圧の半分とアドレス電圧の間で平衡状態になって電力回収動作が行なわれる。
【選択図】 図４

Description

本発明は，プラズマ表示パネル（ＰＤＰ）の駆動装置，その駆動方法，及びプラズマ表示装置に関する。

プラズマ表示パネルは，気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって，そのサイズによって数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマ表示パネルは，印加される駆動電圧波形の形態と放電セルの構造によって直流型と交流形に区分される。

直流型プラズマ表示パネルにおいては，電極の放電空間が絶縁されないまま露出しており，電圧が印加されている間，電流が放電空間にそのまま流れてしまう。したがって，この電流を制限するために抵抗を挿入しなければならないという短所がある。これに対して，交流型プラズマ表示パネルにおいては，電極を誘電体層が覆っているため，直列キャパシタンス成分を形成し電流が制限される。したがって，放電時，イオンの衝撃から電極が保護されるため，直流型に比べて寿命が永いという長所がある。

図１は，交流型プラズマ表示パネルの一部斜視図である。

図１に示すように，ガラス基板１上（図では下側）には誘電体層２及び保護膜３で覆われた走査電極４と維持電極５が対をなして平行に設置される。ガラス基板６上（図でも上側）には絶縁体層７で覆われた複数のアドレス電極８が設置される。隣接するアドレス電極８の間にある絶縁体層７上には，アドレス電極８と平行に隔壁９が形成されている。また，絶縁体層７の表面及び隔壁９の両側面には，蛍光体１０が形成されている。ガラス基板１とガラス基板６は，各基板に形成された走査電極４及び維持電極５に対してアドレス電極８が直交するように，放電空間１１を隔てて対向して配置されている。アドレス電極８と，対をなす走査電極４及び維持電極５との交差部にある放電空間が放電セル１２，つまり各画素を形成する。

図２は，プラズマ表示パネルの電極配列を示す。

図２に示すように，プラズマ表示パネルの電極は，ｎ×ｍのマトリックス形態を有しており，具体的に見ると，列方向にはアドレス電極Ａ_１〜Ａ_ｍが延びて配列され，行方向には走査電極Ｙ_１〜Ｙ_ｎ及び維持電極Ｘ_１〜Ｘ_ｎが延びて配列されている。図２に示した放電セル１２は，図１に示した放電セル１２に対応する。

一般に，このような交流型プラズマ表示パネルの駆動方法は，時間的な動作変化で表現すれば，リセット期間，アドレシング期間，維持期間，消去期間からなる。

リセット期間は，セルのアドレシング動作が円滑に行なわれるようにするために各セルの状態を初期化する期間であり，アドレシング期間は，パネル内の点灯するセルと点灯しないセルを区別するために，点灯するセル（アドレシングされるセル）をアドレシングして壁電荷をチャージ（充電）する動作を行なう期間である。維持期間は，維持放電電圧パルスを印加してアドレシングされたセルに実際に画像を表示するための放電を行なう期間であり，消去期間は，セルの壁電荷をディスチャージ（放電）させて維持放電を終了する期間である。

ところで，走査電極４と維持電極５の間，アドレス電極８が形成された面と走査電極４及び維持電極５が形成された面の間の放電空間などは，容量性負荷（以下，「パネルキャパシタ」と言う）として作用する。このために，上記の各期間においては，パネルにはキャパシタンスが存在することを考慮の上，パネルの駆動パラメータが設定される。例えば，アドレシングのための信号を入力するためには，アドレシング放電のための消費電力に加えて，キャパシタンス（パネルキャパシタ）に所定の電圧を発生させる電荷注入用の無効電力が大量に必要となる。したがって，プラズマ表示パネルのアドレス駆動回路は，無効電力を回収して再使用する電力回収回路を一般に含む。このような電力回収回路としてＬ．Ｆ．Ｗｅｂｅｒによって提案された回路（下記特許文献１，２参照）がある。

米国特許第４，８６６，３４９号明細書 米国特許第５，０８１，４００号明細書

しかし，従来の電力回収回路は，電力回収過程中に，トランジスタのスイッチング損失や回路の寄生成分により無効電力を１００％回収することができなかった。そのために，電力回収動作だけではパネルキャパシタの電圧を所望の電圧まで変化させることができず，これによりスイッチング素子は，ハードスイッチング（電圧または電流の印加中におけるスイッチ切換え）をしなければならなかった。

また，特定サブフィールドで全ての放電セルを点灯されるときアドレス電極にはアドレシングに必要な電圧が継続して印加されなければならない。ところが，従来の電力回収回路によれば，この場合にも接地電圧に接続されたスイッチング素子のターンオン動作（遮断から導通への移行）によって継続して電力回収動作が行われ，結果として効率が落ちるという問題点があった。

本発明は，このような問題に鑑みてなされたもので，その目的は，アドレス選択回路のスイッチングによって電力回収動作を変化させて，電力回収効率を向上させることが可能なプラズマ表示パネルの駆動装置，その駆動方法，及びプラズマ表示装置を提供することにある。

上記課題を解決するために，本発明の第１の観点によれば，複数の第１電極と複数の第２電極が形成されており，第１電極と第２電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する装置が提供される。この駆動装置は，第１電極に第１端が電気的に接続される少なくとも一つのインダクタと，インダクタの第２端に電気的に接続されるキャパシタを含む。そして，駆動装置は，容量性負荷とインダクタの共振により容量性負荷を充電または放電し，容量性負荷を充電した後，第１電極に第１電圧を印加する。キャパシタに充電されるエネルギーは容量性負荷とインダクタの共振で容量性負荷から放電されるエネルギーを含み，キャパシタから放電されるエネルギーは容量性負荷とインダクタの共振で容量性負荷を充電するエネルギーを含み，キャパシタに充電されるエネルギーがキャパシタから放電されるエネルギーより大きい。

容量性負荷を放電させる前に第１電圧を供給する第１電源からインダクタを通じてキャパシタにエネルギーを供給し，キャパシタに充電されるエネルギーは第１電源から供給されるエネルギーをさらに含むことが好ましい。

駆動装置は，キャパシタ，インダクタ，及び第１電極から形成され，第１電極の電圧を増加させる第１経路と，第１電源及び第１電極から形成され，第１電極の電圧を第１電圧に維持する第２経路と，第１電源，インダクタ，及びキャパシタから形成され，インダクタに電流を供給する第３経路と，第１電極，インダクタ，及びキャパシタで形成され，第１電極の電圧を減少させる第４経路と，を含むことができる。

また，駆動装置は，キャパシタに充電された電圧とインダクタを通じて容量性負荷を充電する第１期間，第１電源を通じて容量性負荷の第１電極を第１電圧に維持する第２期間，第１電源を利用してインダクタとキャパシタに電流を供給する第３期間，キャパシタに充電された電圧とインダクタを利用して容量性負荷を放電する第４期間の順に動作することができる。そして，第１期間〜第４期間は循環することが好ましい。

また，駆動装置は，インダクタの第２端とキャパシタの間に，相互並列に電気的に接続される第１スイッチング素子と第２スイッチング素子，及び，第１電源と，インダクタの第１端と第１電極の接続点との間に電気的に接続される第３スイッチング素子をさらに含むことができる。そして第１〜第３スイッチング素子は各々，ボディーダイオードを有するトランジスタであり得る。また，駆動装置は，キャパシタ，第１スイッチング素子，及びインダクタの第２端の間の経路中に第１スイッチング素子のボディーダイオードと反対方向に形成される第１ダイオードを含み，キャパシタ，第２スイッチング素子，及びインダクタの第２端の間の経路中に第２スイッチング素子のボディーダイオードと反対方向に形成される第２ダイオードをさらに含むことができる。

また，駆動装置は，第１スイッチング素子が導通する第１期間，第３スイッチング素子が導通する第２期間，第２スイッチング素子及び第３スイッチング素子が導通する第３期間，第２スイッチング素子が導通する第４期間の順に動作することができる。

少なくとも一つのインダクタは第１インダクタと第２インダクタを含み，第１インダクタを通じて容量性負荷が充電され，第２インダクタを通じて容量性負荷が放電されることが好ましい。

また，容量性負荷を充電する経路上のインダクタと容量性負荷を放電する経路上のインダクタは共通であり得る。

第１電極は第２電極と交差する方向に形成されており，アドレス期間内に複数の第２電極が順次に選択され，選択された第２電極と電圧が印加された複数の第１電極によって放電セルが選択されることが好ましい。このとき，選択された放電セルが点灯する。また，駆動装置は，インダクタの第１端と複数の第１電極の間に各々電気的に接続される複数のアドレス選択回路をさらに含むことができる。各アドレス選択回路は，第１電極とインダクタの第１端の間に電気的に接続される第４スイッチング素子，及び，第１電極と第２電圧を供給する第２電源の間に電気的に接続される第５スイッチング素子を含む。

複数のアドレス選択回路のうち，第４スイッチング素子が導通したアドレス選択回路に電気的に接続されている第１電極と選択された第２電極によって放電セルを選択することができる。

複数の第２電極が順次に選択される間に複数のアドレス選択回路の第４スイッチング素子が導通している場合に，キャパシタには実質的に第１電圧を充電することができる。

キャパシタに充電される電圧は，第１電圧の半分から第１電圧の範囲であることが好ましい。また，このキャパシタの電圧は可変である。

上記課題を解決するために，本発明の第２の観点によれば，複数の第１電極と複数の第２電極が形成されており，第１電極と第２電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する方法が提供される。この駆動方法は，複数の第１電極の中から第１電圧が印加される第１電極を選択し，第１電極に第１端が電気的に接続された第１インダクタを通じて選択された第１電極の電圧を増加させる第１段階と，選択された第１電極の電圧を実質的に第１電圧に維持する第２段階と，選択された第１電極の電圧を実質的に第１電圧に維持した状態で第１電極に第１端が電気的に接続された第２インダクタに電流を供給する第３段階と，第２インダクタを通じて選択された第１電極の電圧を減少させる第４段階とを含む。そして，第１段階〜第４段階は循環することが好ましい。

選択された第１電極の電圧の増加及び減少時に，キャパシタが第１インダクタの第２端と第２インダクタの第２端に電気的に接続され得る。

第１インダクタを通じて第１電極の電圧が増加する過程においてキャパシタが放電され，第２インダクタに電流が供給され第２インダクタを通じて第１電極の電圧が減少する過程においてキャパシタが充電される。また，キャパシタから放電されるエネルギーがキャパシタに充電されるエネルギーより小さいことが好ましい。また，キャパシタに保存された電圧は，第１電圧の半分から第１電圧の範囲であることが好ましい。

第１インダクタと第２インダクタは，共通のインダクタであり得る。

また，第１インダクタと第２インダクタを別個のインダクタとすることも可能である。第１電極はアドレス電極であり，第２電極は走査電極であることが好ましい。

複数の第２電極に順次に第２電圧が印加され，第２電極に順次に第２電圧が印加されるたびに第１〜第４段階が繰り返され，キャパシタの電圧は，直前に選択された第１電極と現在選択される第１電極の組み合わせによって調整することができる。

所定個数の第１電極が継続して選択される場合に，キャパシタの電圧は，実質的に第１電圧と同一になり得る。

上記課題を解決するために，本発明の第３の観点によれば，プラズマ表示装置が提供される。このプラズマ表示装置は，一方向に伸びている複数の第１電極及び第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，複数の第１電極に順次に第１電圧を印加する第１駆動回路と，複数の第２電極に各々電気的に接続され，複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，選択回路に電気的に接続される少なくとも一つのインダクタ及びインダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，選択回路によって選択された第２電極に第２電圧を印加する第２駆動回路とを含む。そして第２駆動回路は，キャパシタとインダクタを通じて選択された第２電極と第１電極によって形成される容量性負荷を充電し，キャパシタとインダクタを通じて容量性負荷を放電する。このとき，キャパシタとインダクタを通じて放電された後の容量性負荷の残留電圧は，選択回路の動作によって放電される。

第２駆動回路は，容量性負荷を放電する前にキャパシタに電流を供給することができる。第２駆動回路は，容量性負荷が充電された後に第２電極に第２電圧を印加することができる。

第２駆動回路は，第２電圧の出力源と選択回路に電気的に接続される第１１スイッチング素子と，インダクタとキャパシタの間に電気的に接続される第１２スイッチング素子と，インダクタとキャパシタの間に電気的に接続される第１３スイッチング素子と，インダクタ，第１２スイッチング素子，及びキャパシタの間の経路に配された第１ダイオードと，インダクタ，第１３スイッチング素子，及びキャパシタの間の経路に配された第２ダイオードと，をさらに含む。また，各選択回路は，インダクタと第２電極の間に電気的に接続される第１４スイッチング素子と，第２電極と第３電圧の出力源の間に電気的に接続される第１５スイッチング素子を含み，第１４スイッチング素子が導通して第２電極を選択することができる。

選択されなかった第２電極に接続された選択回路の第１５スイッチング素子が導通して容量性負荷の残留電圧が放電され得る。

上記課題を解決するために，本発明の第４の観点によれば，容量性負荷が充電されて放電される間にキャパシタに充電されるエネルギーがキャパシタから放電されるエネルギーより大きいプラズマ表示装置が提供される。

放電された後の容量性負荷の残留電圧は，選択回路の駆動によって放電できる。

容量性負荷を放電する前に電源からインダクタを通じてキャパシタに電流を供給することができる。

上記課題を解決するために，本発明の第５の観点によれば，第１電極が順次に選択される間に，選択回路より選択される第２電極のパターンに応じてキャパシタの電圧が変わるプラズマ表示装置が提供される。

上記課題を解決するために，本発明の第６の観点によれば，第１電極が順次に選択される間に，選択回路によって所定個数の第２電極が継続して選択される場合に，キャパシタの電圧が実質的に第２電圧の近似値になるプラズマ表示装置が提供される。

上記課題を解決するために，本発明の第７の観点によれば，第１電極が順次に選択される間に，選択回路によって所定個数の第２電極が継続して選択される場合に，容量性負荷の放電量が減少するプラズマ表示装置が提供される。

本発明によれば，電力回収回路はパネルキャパシタの残留電圧を放電しない。また，本発明によれば，アドレス選択回路のスイッチング変化が多いパターンでは電力回収動作をし，アドレス選択回路のスイッチング変化がないパターンで自動的に電力回収動作が中止される。したがって，電力消費を減らすことができる。そして，キャパシタが所定電圧の半分より大きい値で充電されるため，アドレス電圧を印加する場合に零電圧スイッチングをすることが可能となり，電力損失が軽減される。さらに，アドレシング期間のハードスイッチングへの対応が緩和される。例えば，高耐圧トランジスタの採用を採用する必用がなくなる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図面において，本実施の形態を明確に説明するために，説明と関係ない部分は省略した。また，ある部分が他の部分と接続されていると説明されている場合，これは直接的に接続されている状態だけでなく，その中間に配された他の素子を介して間接的に接続されている状態も含む。

図３は，本発明の実施の形態に係るプラズマ表示装置の概略的な概念図である。

図３に示すように，本発明の実施の形態に係るプラズマ表示装置は，プラズマ表示パネル１００，アドレス駆動部２００，走査・維持駆動部３００，及び制御部４００を含む。なお，図３では，走査・維持駆動部３００は，一つのブロックで示されているが，走査駆動部と維持駆動部に分離してもよいし，図示通りに一つに統合することも可能である。

プラズマ表示パネル１００は，列方向に伸びている複数のアドレス電極Ａ_１〜Ａ_ｍ，行方向に互いに対をなして伸びている複数の走査電極Ｙ_１〜Ｙ_ｎ，及び複数の維持電極Ｘ_１〜Ｘ_ｎを含む。アドレス駆動部２００は，制御部４００からアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するためのアドレス信号を各アドレス電極Ａ_１〜Ａ_ｍに供給する。走査・維持駆動部３００は，制御部４００から維持放電制御信号を受信して，走査電極Ｙ_１〜Ｙ_ｎと維持電極Ｘ_１〜Ｘ_ｎに維持放電パルスを交互に入力する。これによって選択された放電セルは，維持放電を行なう。制御部４００は，外部から映像信号を受信してアドレス駆動制御信号と維持放電制御信号を生成して各々アドレス駆動部２００と走査・維持駆動部３００に与える。

例えば，プラズマ表示パネルは，一フレームを複数のサブフィールドに分けて駆動される。そして，各サブフィールドのアドレス期間において，複数の放電セルのうち放電すべき放電セルが選択される。このとき，放電セルを選択するためのアドレス期間では，走査電極に順次に選択電圧を印加して，選択電圧が印加されなかった走査電極を正の電圧でバイアスする。そして，選択電圧が印加された走査電極によって形成される複数の放電セルの中で選択しようとする放電セルを通過するアドレス電極にアドレシングのための電圧（以下，「アドレス電圧」と言う）を印加して，選択しなかったアドレス電極には基準電圧を印加する。例えば，アドレス電圧は正の電圧であり，選択電圧は接地電圧または負の電圧である。このように各電圧を設定することによって，アドレス電圧が印加されたアドレス電極と選択電圧が印加された走査電極で放電が起こって当該放電セルが選択される。そして，基準電圧としては，例えば接地電圧が用いられる。

以下，選択する走査電極に印加される選択電圧と，選択しないアドレス電極に印加される基準電圧が共に接地電圧である場合に即して，アドレス駆動部２００に含まれたアドレス駆動回路について図４を参照しながら説明する。

図４は，本発明の実施の形態に係るアドレス駆動回路を示している。

図４に示したように，本発明の実施の形態に係るアドレス駆動回路は，電力回収回路２１０と複数のアドレス選択回路２２０_１〜２２０_ｍを含む。アドレス選択回路２２０_１〜２２０_ｍは，複数のアドレス電極Ａ_１〜Ａ_ｍ（第１電極）に各々接続されており，各々二つのスイッチング素子Ａ_Ｈ，Ａ_Ｌを，各々駆動用および接地用として含む。両スイッチング素子Ａ_Ｈ，Ａ_Ｌとして，ボディーダイオードを備えた電界効果トランジスタを採用することが好ましく，また，これと同一または類似の機能を有する他のスイッチング素子を採用することも可能である。駆動スイッチング素子Ａ_Ｈ（第４スイッチング素子，第１４スイッチング素子）の第１端子は電力回収回路２１０に接続されており，その第２端子はアドレス電極Ａ_１〜Ａ_ｍに接続されている。この駆動スイッチング素子Ａ_Ｈがオン（導通）すると，電力回収回路２１０から供給されるアドレス電圧Ｖ_ａ（第１電圧）がアドレス電極Ａ_１〜Ａ_ｍに伝達される。接地スイッチング素子Ａ_Ｌ（第５スイッチング素子，第１５スイッチング素子）は，アドレス電極Ａ_１〜Ａ_ｍと基準電圧（第３電圧。本実施の形態では接地電圧）の間に接続されている。この接地スイッチング素子Ａ_Ｌがオンすると，接地電圧がアドレス電極Ａ_１〜Ａ_ｍに伝達される。なお，本実施の形態においては，駆動スイッチング素子Ａ_Ｈと接地スイッチング素子Ａ_Ｌは，同時にオンしないように構成される。したがって，駆動スイッチング素子Ａ_Ｈと接地スイッチング素子Ａ_Ｌは，切換えスイッチとして機能する。

このように，アドレス電極Ａ_１〜Ａ_ｍに各々接続されたアドレス選択回路２２０_１〜２２０_ｍに備えられた両スイッチング素子Ａ_Ｈ，Ａ_Ｌが制御信号に応じてオンまたはオフ（遮断）することによって，アドレス電極Ａ_１〜Ａ_ｍにアドレス電圧Ｖ_ａまたは接地電圧が印加される。つまり，アドレス期間において，駆動スイッチング素子Ａ_Ｈがオンすることによってアドレス電圧Ｖ_ａが印加されたアドレス電極は，選択状態となり，接地スイッチング素子Ａ_Ｌがオンすることによって接地電圧が印加されたアドレス電極は，非選択状態となる。

電力回収回路２１０は，スイッチング素子Ａ_ａ，Ａ_ｒ，Ａ_ｆ，インダクタＬ_１，Ｌ_２，ダイオードＤ_１，Ｄ_２，及びキャパシタＣ_１，Ｃ_２を含む。スイッチング素子Ａ_ａ，Ａ_ｒ，Ａ_ｆとして，ボディーダイオードを有する電界効果トランジスタを採用することが好ましく，また，これと同一または類似の機能を有する他のスイッチング素子を採用することも可能である。スイッチング素子Ａ_ａ（第３スイッチング素子，第１１スイッチング素子）は，アドレス電圧Ｖ_ａを供給する電源（または電源線）とアドレス選択回路２２０_１〜２２０_ｍに備えられた駆動スイッチング素子Ａ_Ｈの第２端子との間に接続されており，キャパシタＣ_１，Ｃ_２は，アドレス電圧Ｖ_ａを供給する電源と接地電圧（グランド）との間に直列に接続されている。アドレス選択回路２２０_１〜２２０_ｍに備えられた駆動スイッチング素子Ａ_Ｈの第２端子にはインダクタＬ_１，Ｌ_２の第１端子が各々接続されている。キャパシタＣ_１，Ｃ_２の接続点とインダクタＬ_１の第２端子との間にはスイッチング素子Ａ_ｒ（第１スイッチング素子，第１２スイッチング素子）とダイオードＤ_１が直列に接続されており，インダクタＬ_２の第２端子とキャパシタＣ_１，Ｃ_２の接続点との間にはダイオードＤ_２とスイッチング素子Ａ_ｆ（第２スイッチング素子，第１３スイッチング素子）が直列に接続されている。

インダクタＬ_１，ダイオードＤ_１，及びスイッチング素子Ａ_ｒそれぞれの接続順を変えること（回路上の位置を入れ替えること）は可能であり，同様にインダクタＬ_２，ダイオードＤ_２，及びスイッチング素子Ａ_ｆそれぞれの接続順を変えることも可能である。ダイオードＤ_１，Ｄ_２は各々，スイッチング素子Ａｒ，Ａｆに形成されるボディーダイオードによって生じることがある電流経路を遮断するためのものであって，ボディーダイオードが存在しなければ省略することもできる。そして，電力回収回路２１０動作中にアドレス電極Ａ_１〜Ａ_ｍに印加される電圧がアドレス電圧Ａ_ａを超えないように，クランピングダイオードＤ_３が，インダクタＬ_１の第２端子とアドレス電圧Ｖ_ａを供給する電源の間に接続され得る。同様に，アドレス電極Ａ_１〜Ａ_ｍに印加される電圧が接地電圧より小さくならないように，クランピングダイオードＤ_４が，接地電圧（グランド）とインダクタＬ_２の第２端子の間に接続され得る。

図４には，アドレス選択回路２２０_１〜２２０_ｍに対して一つの電力回収回路２１０が接続されている例を示したが，アドレス選択回路２２０_１〜２２０_ｍをいくつかのグループに分割してグループ毎に電力回収回路２１０を接続することも可能である。また，図４には，キャパシタＣ_１，Ｃ_２をアドレス電圧Ｖ_ａ供給電源と接地電圧（グランド）の間に直列接続した例を示したが，ここで用いたキャパシタＣ_１を省略することもできる。

次に，図５〜図１２ｄを参照しながら，本実施の形態に係るアドレス駆動回路の動作について説明する。

図５は，図４のアドレス駆動回路の概略的な回路図を示している。

図５には，説明の便宜上隣接した二つのアドレス選択回路２２０_２ｉ−１，２２０_２ｉのみを示しており，アドレス電極と走査電極（第２電極）によって形成される容量性成分をパネルキャパシタＣ_ｐ１，Ｃ_ｐ２（容量性負荷）で示した。また，前述したようにパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の走査電極側には接地電圧が印加されることとした。

図５に示すように，電力回収回路２１０が，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２を通じてパネルキャパシタＣ_ｐ１，Ｃ_ｐ２に接続されており，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの接地スイッチング素子Ａ_Ｌ１，Ａ_Ｌ２は接地電圧（グランド）に接続されている。パネルキャパシタＣ_ｐ１は，アドレス電極Ａ_２ｉ−１と走査電極によって形成される容量性成分であり，パネルキャパシタＣ_ｐ２はアドレス電極Ａ_２ｉと走査電極によって形成される容量性成分である。

以下では，一つのサブフィールドを例として，画面に表示される明暗（オン／オフ）パターンとアドレス信号波形の関係を，図６〜図８に示した代表的なパターンを用いて，アドレス駆動回路の動作と共に説明する。このような代表的なパターンとしては，アドレス選択回路２２０_１〜２２０_ｍにおけるスイッチング状態の変化が多いドット毎オン／オフパターンやライン毎オン／オフパターン，及びスイッチング状態の変化のない（少ない）フルホワイトパターンがある。フルホワイトパターン（ｆｕｌｌ ｗｈｉｔｅ ｐａｔｔｅｒｎ）の場合，全ドットがオン状態となり，明るい画面が得られる。

図６〜図８は各々，ドット毎オン／オフパターン，ライン毎オン／オフパターン，及びフルホワイトパターンの概念図である。

このようなパターンは，アドレス選択回路２２０_１〜２２０_ｍのスイッチングによって決定され，いかなるパターンを実現する場合にも，電力回収回路２１０に備えられたスイッチング素子Ａ_ａ，Ａ_ｒ，Ａ_ｆの駆動タイミングは同一である。ここでの「アドレス選択回路のスイッチング状態の変化」とは，走査電極が順次に選択されるときに，アドレス選択回路に備えられた両スイッチング素子Ａ_Ｈ，Ａ_Ｌが繰り返すオン／オフ動作のことである。走査電極が順次に選択され，アドレス電極にアドレス電圧と接地電圧が交互に印加される場合，アドレス選択回路のスイッチング状態の変化が多く発生する。

まず，図６に示したドット毎オン／オフパターンについて説明する。このドット毎オン／オフパターンとは，順次に走査電極Ｙ_１，Ｙ_２，Ｙ_３，Ｙ_４が選択されるとき，奇数番目アドレス電極Ａ_１，Ａ_３，と偶数番目アドレス電極Ａ_２，Ａ_４に交互にアドレス電圧が印加されて発生する明暗表示パターンである。例えば，第１走査電極Ｙ_１が選択されるときには，奇数番目アドレス電極Ａ_１，Ａ_３のみにアドレス電圧が印加され，これによって第１行の奇数番目列のドットが選択され発光する。また，第２走査電極Ｙ_２が選択されるときには，偶数番目アドレス電極Ａ_２，Ａ_４のみにアドレス電圧が印加され，これによって第２行の偶数番目列のドットが選択され発光する。つまり，走査電極Ｙ_１が選択されるときには，奇数番目アドレス選択回路の駆動スイッチング素子Ａ_Ｈが全てオンすると共に，偶数番目アドレス選択回路の接地スイッチング素子Ａ_Ｌがオンする。走査電極Ｙ_２が選択されるときには，偶数番目アドレス選択回路の駆動スイッチング素子Ａ_Ｈが全てオンすると共に，奇数番目アドレス選択回路の接地スイッチング素子Ａ_Ｌがオンする。

次に，図７に示したすライン毎オン／オフパターンについて説明する。このライン毎オン／オフパターンとは，第１走査電極Ｙ_１が選択されるときには全てのアドレス電極Ａ_１〜Ａ_４にアドレス電圧が印加され，第２走査電極Ｙ_２が選択されるときには，どのアドレス電極Ａ_１〜Ａ_４にもアドレス電圧が印加されない，という表示形態が繰り返されて得られる表示パターンである。つまり，走査電極Ｙ_１が駆動されるときには全てのアドレス選択回路の駆動スイッチング素子Ａ_Ｈがオンし，走査電極Ｙ_２が駆動されるときには全てのアドレス選択回路の接地スイッチング素子Ａ_Ｌがオンする。

また，図８に示したフルホワイトパターンとは，順次，走査電極が選択されている間，全てのアドレス電極にアドレス電圧が継続して印加されて発生する表示パターンである。つまり，全てのアドレス選択回路の駆動スイッチング素子Ａ_Ｈが常にオンしている。

このようにドット毎オン／オフパターンとライン毎オン／オフパターンではアドレス選択回路の接地スイッチング素子Ａ_Ｌは周期的にオンするのに対して，フルホワイトパターンでは接地スイッチング素子Ａ_Ｌはオンしない。接地スイッチング素子Ａ_Ｌのオン／オフによって図５に示した電力回収回路が備えるキャパシタＣ_２の電圧が変わる。

ドット毎オン／オフパターンとライン毎オン／オフパターンは，接地スイッチング素子Ａ_Ｌが周期的に導通するという点で動作が共通するため，ここではドット毎オン／オフパターンとフルホワイトパターンを例に図５のアドレス駆動回路の動作について詳細に説明する。

＜１．ドット毎オン／オフパターン＞（図９，図１０ａ〜図１０ｈ参照）
まず，ドット毎オン／オフパターンを例として，アドレス選択回路２２０_１〜２２０_ｍがスイッチング変化の多いパターンを表示する場合のアドレス駆動回路の時系列的動作変化について，図９，１０ａ〜図１０ｈを参照しながら説明する。ここで，動作変化は８個のモードＭ１〜Ｍ８で一巡するものとする。そして，このモード変化はスイッチング素子の動作によって生じる。また，ここで共振と称している現象は，連続的発振ではなく，スイッチング素子Ａ_ｒ，Ａ_ｆのターンオン時に生じるインダクタＬ_１，Ｌ_２とパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の組み合わせによる電圧及び電流の変化現象である。

図９は，ドット毎オン／オフパターンで動作しているアドレス駆動回路における電力回収回路（図５参照）の駆動タイミングを示している。また，図１０ａ〜図１０ｈは，図９の駆動タイミングに基づいて動作しているアドレス駆動回路（図５参照）の各モードにおける電流経路を示している。

図５に示したアドレス駆動回路によってドット毎オン／オフパターンを表示する場合，一の走査電極が選択されるときに，奇数番目アドレス電極Ａ_２ｉ−１に接続されたアドレス選択回路２２０_２ｉ−１の第１ドット駆動スイッチング素子Ａ_Ｈ１と偶数番目アドレス電極Ａ_２ｉに接続されたアドレス選択回路２２０_２ｉの第２ドット接地スイッチング素子Ａ_Ｌ２がオンし，アドレス選択回路２２０_２ｉの第２ドット駆動スイッチング素子Ａ_Ｈ２とアドレス選択回路２２０_２ｉ−１の第１ドット接地スイッチング素子Ａ_Ｌ１がオフする。次の走査電極が選択されるときに，第１ドット駆動スイッチング素子Ａ_Ｈ１と第２ドット接地スイッチング素子Ａ_Ｌ２がオフし，第２ドット駆動スイッチング素子Ａ_Ｈ２と第１ドット接地スイッチング素子Ａ_Ｌ１がオンする。そして，このような動作が繰り返される。このようにドット毎オン／オフパターンを表示する場合には，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２と接地スイッチング素子Ａ_Ｌ１，Ａ_Ｌ２が，オン／オフ動作を継続して繰り返す。

図９に示したように，本実施の形態においては，第１モードＭ１が始まる前に，スイッチング素子Ａ_Ｈ１，Ａ_Ｌ２，Ａ_ａがオン状態であり，スイッチング素子Ａ_Ｈ２，Ａ_Ｌ１がオフ状態であり，パネルキャパシタＣ_ｐ１にはアドレス電圧Ｖ_ａが印加され，パネルキャパシタＣ_ｐ２には零ボルトが印加されている。つまり，ここでは一例として，奇数番目アドレス電極Ａ_２ｉ−１にアドレス電圧Ｖ_ａが印加され，偶数番目アドレス電極Ａ_２ｉに零ボルトが印加されている。

まず，第１モードＭ１（第３期間，第３段階）では，スイッチング素子Ａ_Ｈ１，Ａ_Ｌ２，Ａ_ａがオン状態であり，スイッチング素子Ａ_Ｈ２，Ａ_Ｌ１がオフ状態であり，ここでスイッチング素子Ａ_ｆがオンする。その後，図１０ａに示したように，アドレス電圧Ｖ_ａの電源，スイッチング素子Ａ_ａ，インダクタＬ_２，ダイオードＤ_２，スイッチング素子Ａ_ｆ，及びキャパシタＣ_２の経路（第３経路）を通じてインダクタＬ_２とキャパシタＣ_２に電流が注入され，キャパシタＣ_２に充電電圧が発生する。

次に，第２モードＭ２（第４期間，第４段階）では，スイッチング素子Ａ_ａがオフし，図１０ｂに示したように，パネルキャパシタＣ_ｐ１，第１ドット駆動スイッチング素子Ａ_Ｈ１のボディーダイオード，インダクタＬ_２，ダイオードＤ_２，スイッチング素子Ａ_ｆ，及びキャパシタＣ_２に共振経路（第４経路）が形成される。この共振経路によってパネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１が低下する。一方，第２ドット接地スイッチング素子Ａ_Ｌ２がオンしているため，パネルキャパシタＣ_ｐ２の電圧Ｖ_ｐ２は零ボルトに継続して維持される。また，パネルキャパシタＣ_ｐ１から放電された電流（エネルギー）はキャパシタＣ_２に供給されて，キャパシタＣ_２が充電される。

第３モードＭ３（第１期間，第１段階）では，スイッチング素子Ａ_Ｈ１，Ａ_Ｌ２がオフし，スイッチング素子Ａ_Ｈ２，Ａ_Ｌ１がオンし，パネルキャパシタＣ_ｐ１に零ボルトが印加される。そして，スイッチング素子Ａ_ｆがオフし，スイッチング素子Ａ_ｒがオンし，図１０ｃに示したように，キャパシタＣ_２，スイッチング素子Ａ_ｒ，ダイオードＤ_１，インダクタＬ_１，第２ドット駆動スイッチング素子Ａ_Ｈ２，及びパネルキャパシタＣ_ｐ２に共振経路（第１経路）が形成される。この共振経路を通ってキャパシタＣ_２からパネルキャパシタＣ_ｐ２に電流が供給され，パネルキャパシタＣ_ｐ２の電圧Ｖ_ｐ２が増加し，キャパシタＣ_２は放電する。このとき，パネルキャパシタＣ_ｐ２の電圧Ｖ_ｐ２がアドレス電圧Ｖ_ａを超えると，スイッチング素子Ａ_ａのボディーダイオードが導通する。したがって，パネルキャパシタＣ_ｐ２の電圧Ｖ_ｐ２は，アドレス電圧Ｖ_ａを超えない。そして，パネルキャパシタＣ_ｐ２がアドレス電圧Ｖ_ａになった後，インダクタＬ_１に残っている電流はスイッチング素子Ａ_ａのボディーダイオードを通じて電源に回収される。

第４モードＭ４（第２期間，第２段階）では，スイッチング素子Ａ_ａがオンし，スイッチング素子Ａ_ｒがオフし，図１０ｄに示したように電流経路（第２経路）が形成される。これによって，パネルキャパシタＣ_ｐ２の電圧Ｖ_ｐ２がアドレス電圧Ｖ_ａに維持される。

このように，第１モードＭ１〜第４モードＭ４において，電力回収回路２１０は，アドレス選択回路２２０_２ｉの第２ドット駆動スイッチング素子Ａ_Ｈ２を通じてアドレス電極Ａ_２ｉにアドレス電圧Ｖ_ａを供給する。そして，アドレス電極Ａ_２ｉ−１は，アドレス選択回路２２０_２ｉ−１の第１ドット接地スイッチング素子Ａ_Ｌ１を通じて零ボルトに維持される。

続く第５モードＭ５〜第８モードＭ８では，上記の第１モードＭ１〜第４モードＭ４に対して，アドレス選択回路２２０のスイッチング素子動作だけが異なり，電力回収回路２１０のスイッチング素子動作は同一である。

第５モードＭ５（第３期間，第３段階）では，スイッチング素子Ａ_Ｈ２，Ａ_Ｌ１，Ａ_ａがオン状態であり，スイッチング素子Ａ_Ｈ１，Ａ_Ｌ２がオフ状態であり，ここでスイッチング素子Ａ_ｆがオンする。その後，図１０ｅに示したように，アドレス電圧Ｖ_ａの電源，スイッチング素子Ａ_ａ，インダクタＬ_２，ダイオードＤ_２，スイッチング素子Ａ_ｆ，及びキャパシタＣ_２の経路（第３経路）を通じてインダクタＬ_２とキャパシタＣ_２に電流が注入され，キャパシタＣ２に充電電圧が発生する。

次に，第６モードＭ６（第４期間，第４段階）では，スイッチング素子Ａ_ａがオフし，図１０ｆに示したように，パネルキャパシタＣ_ｐ２，スイッチング素子Ａ_Ｈ２のボディーダイオード，インダクタＬ_２，ダイオードＤ_２，スイッチング素子Ａ_ｆ，及びキャパシタＣ_２を通る共振経路（第４経路）が形成される。この共振経路を通ってパネルキャパシタＣ_ｐ２が放電し，その電圧Ｖ_ｐ２は低下する。一方，第１ドット接地スイッチング素子Ａ_Ｌ１がオンしているため，パネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１は零ボルトに継続して維持される。そして，パネルキャパシタＣ_ｐ２から放電された電流（エネルギー）はキャパシタＣ_２に供給されて，キャパシタＣ_２に充電される。

第７モードＭ７（第１期間，第１段階）では，スイッチング素子Ａ_Ｈ２，Ａ_Ｌ１がオフし，スイッチング素子Ａ_Ｈ１，Ａ_Ｌ２がオンし，パネルキャパシタＣ_ｐ２に零ボルトが印加される。そして，スイッチング素子Ａ_ｆがオフし，スイッチング素子Ａ_ｒがオンし，図１０ｇに示したように，キャパシタＣ_２，スイッチング素子Ａ_ｒ，ダイオードＤ_１，インダクタＬ_１，第２ドット駆動スイッチング素子Ａ_Ｈ２，及びパネルキャパシタＣ_ｐ１を通る共振経路（第１経路）が形成される。この共振経路を通ってキャパシタＣ_２からパネルキャパシタＣ_ｐ１に電流が供給され，パネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１は増加し，キャパシタＣ_２は放電する。このとき，パネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１がアドレス電圧Ｖ_ａを超えるとスイッチング素子Ａ_ａのボディーダイオードが導通する。したがって，パネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１はアドレス電圧Ｖ_ａを超えない。そして，パネルキャパシタＣ_ｐ１がアドレス電圧Ｖ_ａになった後，インダクタＬ_１に残っている電流はスイッチング素子Ａ_ａのボディーダイオードを通じて電源に回収される。

第８モードＭ８（第２期間，第２段階）では，スイッチング素子Ａ_ａがオンし，スイッチング素子Ａ_ｒがオフし，図１０ｈに示したように電流経路（第２経路）が形成され，パネルキャパシタＣ_ｐ１の電圧Ｖ_ｐ１がアドレス電圧Ｖ_ａに維持される。

このように第５モードＭ５〜第８モードＭ８において，電力回収回路２１０は，アドレス選択回路２２０_２ｉ−１の第１ドット駆動スイッチング素子Ａ_Ｈ１を通じてアドレス電極Ａ_２ｉ−１にアドレス電圧Ｖ_ａを供給する。そして，アドレス電極Ａ_２ｉは，アドレス選択回路２２０_２ｉの第２ドット接地スイッチング素子Ａ_Ｌ２を通じて零ボルトに維持される。このような第１モードＭ１〜第８モードＭ８の動作が繰り返されることによって，ドット毎オン／オフパターンが実現する。

ここで蓄積エネルギーの移動状況を見てみる。キャパシタＣ_２にアドレス電圧Ｖ_ａの１／２の電圧（以下，「Ｖ_ａ／２電圧」と言う）が充電されていて，キャパシタＣ_２のキャパシタンスが大きく，キャパシタＣ_２がＶ_ａ／２電圧を供給する電源として作用すれば，ＬＣ共振の原理に基づいて，第２モードＭ２と第６モードＭ６それぞれにおいて，アドレス電圧Ｖ_ａまで充電されたパネルキャパシタＣ_ｐ１とパネルキャパシタＣ_ｐ２を零ボルトまで放電することができ，第３モードＭ３と第７モードＭ７それぞれにおいて，零ボルトまで放電されたパネルキャパシタＣ_ｐ１とパネルキャパシタＣ_ｐ２をアドレス電圧Ｖ_ａまで充電することができる。

まず，第１モードＭ１では，電源からインダクタＬ_２を通じてキャパシタＣ_２に電流（エネルギー）が供給され（図１０ａ），第２モードＭ２では，パネルキャパシタＣ_ｐ１が放電されながらキャパシタＣ_２に電流（エネルギー）が供給される（図１０ｂ）。つまり，第１モードＭ１と第２モードＭ２では，キャパシタＣ_２にエネルギーが充電されて，キャパシタＣ_２の電圧がΔＶ１上昇する。次に，第３モードＭ３では，キャパシタＣ_２からインダクタＬ_１を通じてパネルキャパシタＣ_ｐ２に電流が供給されてパネルキャパシタＣ_ｐ２の電圧が上昇し，残りの電流は電源に回収され，フライホイールのように，エネルギー循環される（図１０ｃ）。つまり，第３モードＭ３では，キャパシタＣ_２からエネルギーが放出されて，これによってキャパシタＣ_２の電圧がΔＶ２下降する。しかし，初期にキャパシタＣ_２にＶ_ａ／２電圧が充電されていれば，キャパシタＣ_２の充電時には第１モードＭ１において電源を通じてエネルギーがさらに供給されるため，キャパシタＣ_２の充電エネルギーがキャパシタＣ_２の放電エネルギーより大きくなる。つまり，ΔＶ１がΔＶ２より大きい。第５モードＭ５〜第８モードＭ８においてキャパシタＣ_２に充電及び放電されるエネルギーは，第１モードＭ１〜第４モードＭ４において充放電されるエネルギーと同一である。そして，パネルキャパシタＣ_ｐ１とパネルキャパシタＣ_ｐ２はそれぞれ，放電されて残留電圧が零ボルトになった後，第３モードＭ３と第７モードＭ７において再び充電される。したがって，第１モードＭ１〜第８モードＭ８が繰り返されても，パネルキャパシタＣ_ｐ１とパネルキャパシタＣ_ｐ２を充電するためにキャパシタＣ_２から放電されるエネルギーは実質的に一定である。

しかし，キャパシタＣ_２の充電エネルギーが放電エネルギーを上回りキャパシタＣ_２の電圧が上昇すれば，第１モードＭ１と第２モードＭ２または第５モードＭ５と第６モードＭ６においてキャパシタＣ_２に充電されるエネルギーが減少する。つまり，第１モードＭ１〜第８モードＭ８が継続して繰り返されると，キャパシタＣ_２の充電エネルギーが減少して，最終的にはキャパシタＣ_２の充電エネルギーと放電エネルギーが同一になる平衡状態となる。そして，平衡状態ではキャパシタＣ_２に充電された電圧がＶ_ａ／２電圧よりは大きく，アドレス電圧Ｖ_ａよりは小さくなる。

このようにキャパシタＣ_２に充電された電圧がＶ_ａ／２電圧より大きければ，第３モードＭ３と第７モードＭ７において共振の原理に基づいて，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２にキャパシタＣ_２電圧の２倍に相当する電圧，つまり，アドレス電圧Ｖ_ａより大きい電圧が充電できる。したがって，アドレス駆動回路に寄生成分が存在する場合であっても，共振によってパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧がアドレス電圧Ｖ_ａまで上昇し，これによりスイッチング素子Ａ_ａの零電圧スイッチングが可能となる。

＜２．フルホワイトパターン＞（図１１，図１２ａ〜図１２ｄ参照）
フルホワイトパターンを例として，アドレス選択回路２２０_１〜２２０_ｍがスイッチング変化の少ないパターンを表示する場合のアドレス駆動回路の時系列的動作変化について，図１１，図１２ａ〜図１２ｄを参照しながら説明する。ここで，動作変化は４個のモードＭ１〜Ｍ４で一巡するものとする。そして，このモード変化はスイッチング素子の動作によって生じる。また，ここで共振と称している現象は，連続的発振ではなく，スイッチング素子Ａ_ｒ，Ａ_ｆのターンオン時に生じるインダクタＬ_１，Ｌ_２とパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の組み合わせによる電圧及び電流の変化現象である。

図１１は，フルホワイトパターンで動作しているアドレス駆動回路における電力回収回路（図５参照）の駆動タイミングを示している。また，図１２ａ〜図１２ｄは，図１１の駆動タイミングに基づいて動作しているアドレス駆動回路（図５参照）の各モードにおける電流経路を示している。

図５に示したアドレス駆動回路によってフルホワイトパターンを表示する場合，走査電極が順次選択されている間，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２が常にオンしている。

図１１に示したように，本実施の形態においては，第１モードＭ１が始まる前に，駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２，Ａ_ａがオン状態であり，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２にはアドレス電圧Ｖ_ａが印加されている。

まず，第１モードＭ１では，駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２，Ａ_ａがオン状態であり，ここでスイッチング素子Ａ_ｆがオンする。その結果，図９の第１モードＭ１と同様に，図１２ａに示した経路（第３経路）を通ってインダクタＬ_２とキャパシタＣ_２に電流が注入され，キャパシタＣ_２に充電電圧が発生する。

次に，第２モードＭ２では，スイッチング素子Ａａがオフし，図１２ｂに示したように，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２，駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２のボディーダイオード，インダクタＬ_２，ダイオードＤ_２，スイッチング素子Ａ_ｆ，及びキャパシタＣ_２に共振経路（第４経路）が形成される。この共振経路によってパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２が低下する。この結果，図９の第２モードＭ２と同様に，キャパシタＣ_２が充電される。

第３モードＭ３では，スイッチング素子Ａ_ｆがオフし，スイッチング素子Ａ_ｒがオンし，図１２ｃに示したように，キャパシタＣ_２，スイッチング素子Ａ_ｒ，ダイオードＤ_１，インダクタＬ_１，スイッチング素子Ａ_Ｈ２，及びパネルキャパシタＣ_ｐ１，Ｃ_ｐ２に共振経路（第１経路）が形成される。この共振経路によってパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２が増加し，キャパシタＣ_２は放電する。このとき，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２がアドレス電圧Ｖ_ａを超えると，スイッチング素子Ａ_ａのボディーダイオードが導通する。したがって，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧は，アドレス電圧Ｖ_ａを超えない。

第４モードＭ４では，スイッチング素子Ａ_ｒがオフし，スイッチング素子Ａａがオンし，図１２ｄに示したように電流経路（第２経路）が形成される。これによって，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２がアドレス電圧Ｖ_ａに維持される。

このように，第１モードＭ１〜第４モードＭ４において，電力回収回路２１０は，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２を通じてアドレス電極Ａ_２ｉ−１，Ａ_２ｉにアドレス電圧Ｖ_ａを供給する。以降，駆動スイッチング素子Ａ_Ｈ１，Ａ_Ｈ２が継続してオン状態を保ちながら第１モードＭ１〜第４モードＭ４が繰り返される。これによって，図８に示したフルホワイトパターンが表示される。

フルホワイトパターンの場合，アドレス選択回路２２０_２ｉ−１，２２０_２ｉの接地スイッチング素子Ａ_Ｌ１，Ａ_Ｌ２がオンしないため，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の残留電圧が放電されない。つまり，第２モードＭ２においてパネルキャパシタＣ_ｐ１，Ｃ_ｐ２が放電された後，残留電圧が放電されない状態で，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２は，第３モードＭ３において再び充電される。したがって，エネルギーが１００％回収されて使用されると仮定すれば，第２モードＭ２でキャパシタＣ_２を充電するエネルギーと第３モードＭ３でキャパシタＣ_２から放電されるエネルギーが実質的に同一になる。しかし，キャパシタＣ_２に電流を供給してキャパシタＣ_２を充電する第１モードＭ１の過程がさらに行われるため，図８のフルホワイトパターンを表示する場合にはキャパシタＣ_２に充電される電圧ΔＶ１がキャパシタＣ２から放電される電圧ΔＶ２より常に大きい。

キャパシタＣ_２に充電される電圧ΔＶ１がキャパシタＣ_２から放電される電圧ΔＶ２より大きい場合，第１モードＭ１〜第４モードＭ４の過程が繰り返されれば，キャパシタＣ_２の電圧は上昇する。このように，キャパシタＣ２の電圧が上昇すれば，第２モードＭ２でパネルキャパシタＣ_ｐ１，Ｃ_ｐ２からキャパシタＣ_２に放電される電流が減少し，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２から放電される電荷量が減少する。つまり，図１１に示したように，第１モードＭ１〜第４モードＭ４の過程が繰り返されると，パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２の低下量が減る。

そして，キャパシタＣ_２の電圧が継続して上昇してアドレス電圧Ｖ_ａと実質的に同一になると（回路中の各種負荷成分によって僅かに異なる電圧（近似値）となる可能がある），パネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２がキャパシタＣ_２の電圧と同一になる。したがって，第２モードＭ２でパネルキャパシタＣ_ｐ１，Ｃ_ｐ２が放電されない。また，第２モードＭ２でパネルキャパシタＣ_ｐ１，Ｃ_ｐ２の電圧Ｖ_ｐ１，Ｖ_ｐ２が低下しないため，第３モードＭ３でパネルキャパシタＣ_ｐ１，Ｃ_ｐ２が充電されない。このように，キャパシタＣ_２の電圧がアドレス電圧Ｖ_ａまで増加すれば第２モードＭ２及び第３モードＭ３において，実質的に電荷の移動がほとんどなくなる。つまり，本実施の形態によれば，フルホワイトパターンを表示する場合には，電力回収回路２１０が実質的に動作しない。

以上説明したように，本発明の実施の形態に係る電力回収回路２１０は，アドレス選択回路２２０のスイッチング動作に応じて，キャパシタＣ_２の電圧レベルを自動的に変更しながら電力回収動作を行う。このとき，キャパシタＣ_２の電圧は，キャパシタＣ_２に充電されるエネルギーとキャパシタＣ_２から放電されるエネルギーによって決定される。そして，キャパシタＣ_２の充電エネルギーは，電源からインダクタを通じて供給されるエネルギーとパネルキャパシタの放電エネルギーからなり，キャパシタＣ_２の放電エネルギーは，パネルキャパシタの充電エネルギーからなる。したがって，キャパシタＣ_２にアドレス電圧Ｖ_ａの半分Ｖ_ａ／２程度の電圧が充電されている場合には，キャパシタＣ_２の充電エネルギーはキャパシタＣ_２の放電エネルギーより大きい。

しかし，例えば，ドット毎オン／オフパターンを表示する場合には，アドレス電圧Ｖ_ａまで充電されたパネルキャパシタがアドレス選択回路の接地スイッチング素子Ａ_Ｌのターンオンによって接地電圧まで完全に放電され，その後にアドレス電圧Ｖ_ａまで再び充電されるため，動作が繰り返されてもパネルキャパシタの充電エネルギーであるキャパシタＣ_２の放電エネルギーはほとんど一定である。これに対し，キャパシタＣ_２に大略Ｖ_ａ／２電圧が充電された状態ではキャパシタＣ_２の充電エネルギーが放電エネルギーより大きくなるため，キャパシタＣ_２の電圧が上昇し，これによりキャパシタＣ_２の充電エネルギーが減少する。したがって，ドット毎オン／オフパターンの表示動作が繰り返されると，キャパシタＣ_２の充電エネルギーが減少し，キャパシタＣ_２の充電エネルギーと放電エネルギーがほぼ一致する平衡状態となり，この状態の下で電力回収動作が行なわれる。

つまり，アドレス選択回路２２０_１〜２００_ｍのスイッチング変化が多くてアドレス選択回路２２０_１〜２００_ｍに接続された複数のパネルキャパシタの中で接地電圧まで完全に放電された後にアドレス電圧Ｖ_ａまで充電されるパネルキャパシタが多い場合には，キャパシタＣ_２がＶ_ａ／２電圧からアドレス電圧Ｖ_ａまでの間の電圧に充電されて電力回収動作が行なわれる。

そして，例えば，フルホワイトパターンを表示する場合には，アドレス電圧Ｖ_ａまで充電されたパネルキャパシタに接続された接地スイッチング素子Ａ_Ｌがターンオンしない。しかし，キャパシタＣ_２の充電エネルギーが放電エネルギーより大きく，キャパシタＣ_２の電圧がＶ_ａ／２電圧より大きくなれば，インダクタとパネルキャパシタの共振によってはパネルキャパシタの電圧が接地電圧まで放電されない。そして，アドレス電圧Ｖ_ａまで充電されたパネルキャパシタに接続された接地スイッチング素子Ａ_Ｌが導通しないため，パネルキャパシタには残留電圧が生じる。このような残留電圧によりパネルキャパシタの充電エネルギーとパネルキャパシタの放電エネルギーが同様に減少し，これによりキャパシタＣ_２の電圧は継続して上昇する。キャパシタＣ_２の電圧が上昇すればパネルキャパシタの残留電圧も上昇して，最終的にパネルキャパシタに充電されるエネルギーと放電されるエネルギーがほとんどなくなって電力回収回路で消費されるエネルギーがほとんどなくなる。

フルホワイトパターンのみならず，全ての画面で一つの色相のみ表示されるパターン，または一定個数のアドレス電極にだけ継続してアドレス電圧Ｖ_ａが印加されるパターンでも，フルホワイトパターンと同様に，電力回収動作がほとんど行われない。

このように本発明の実施の形態によれば，アドレス選択回路のスイッチング変化が多く電力回収動作が必要な表示パターンでは電力回収動作が実行され，アドレス選択回路のスイッチング変化がほとんどなくて電力回収動作が必要ない表示パターンでは電力回収動作が自動的に抑制される。

なお図４に示したように，本発明の実施の形態に係るアドレス駆動回路において，キャパシタＣ_２の放電用インダクタＬ_１とキャパシタＣ_２の充電用インダクタＬ_２はそれぞれ，別素子で構成されているが，図１３に示すように，一つのインダクタＬだけを用いてキャパシタＣ_２を充放電するようにしてもよい。つまり，図１３に示したように，インダクタＬの第１端子をアドレス選択回路２２０_１〜２２０_ｍの駆動スイッチング素子Ａ_Ｈの第２端子に接続し，インダクタＬの第２端子にダイオードＤ_１，Ｄ_２を並列に接続する。この回路構成の場合，キャパシタＣ_２に充電される電流とキャパシタＣ_２から放電される電流は，全てインダクタＬを通過する。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，プラズマ表示パネルに適用可能である。

交流型プラズマ表示パネルの一部斜視図である。 プラズマ表示パネルの電極配列図である。 本発明の実施の形態に係るプラズマ表示装置の概略図である。 本発明の実施の形態に係るアドレス駆動回路の回路図である。 図４のアドレス駆動回路の概略的な回路図である。 ドット毎オン／オフパターンの概念図である。 ライン毎オン／オフパターンの概念図である。 フルホワイトパターンの概念図である。 ドット毎オン／オフパターンを表示する場合の図５に示した電力回収回路の駆動タイミング図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第１モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第２モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第３モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第４モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第５モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第６モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第７モードでの電流経路を示す回路図である。 図９の駆動タイミングに基づく図５のアドレス駆動回路の第８モードでの電流経路を示す回路図である。 フルホワイトパターンを表示する場合の図５に示した電力回収回路の駆動タイミング図である。 図１１の駆動タイミングに基づく図５のアドレス駆動回路の第１モードでの電流経路を示す回路図である。 図１１の駆動タイミングに基づく図５のアドレス駆動回路の第２モードでの電流経路を示す回路図である。 図１１の駆動タイミングに基づく図５のアドレス駆動回路の第３モードでの電流経路を示す回路図である。 図１１の駆動タイミングに基づく図５のアドレス駆動回路の第４モードでの電流経路を示す回路図である。 図４に示したアドレス駆動回路の変形例を示す回路図である。

符号の説明

１００ プラズマ表示パネル
２００ アドレス駆動部
２１０ 電力回収回路
２２０_１〜２２０_ｍ アドレス選択回路
３００ 走査・維持駆動部
４００ 制御部
Ａ_１〜Ａ_ｍ アドレス電極
Ａ_Ｈ，Ａ_Ｌ スイッチング素子
Ｃ_１，Ｃ_２ キャパシタ
Ｃ_Ｐ１，Ｃ_Ｐ２ パネルキャパシタ
Ｄ_１ ダイオード
Ｄ_３，Ｄ_４ クランピングダイオード
Ｌ_１，Ｌ_２ インダクタ
Ｖ_ａ アドレス電圧
Ｘ_１〜Ｘ_ｎ 維持電極
Ｙ_１〜Ｙ_ｎ 走査電極

Claims (42)

1. 複数の第１電極と複数の第２電極が形成されており，前記第１電極と前記第２電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する装置において，
   前記第１電極に第１端が電気的に接続される少なくとも一つのインダクタと，前記インダクタの第２端に電気的に接続されるキャパシタを含み，
   前記容量性負荷と前記インダクタの共振で前記容量性負荷を充放電し，前記容量性負荷を充電した後，前記第１電極に第１電圧を印加し，
   前記キャパシタに充電されるエネルギーは前記容量性負荷から放電されるエネルギーを含み，前記キャパシタから放電されるエネルギーは前記容量性負荷を充電するエネルギーを含み，
   前記キャパシタに充電されるエネルギーは，前記キャパシタから放電されるエネルギーより大きいことを特徴とする，プラズマ表示パネルの駆動装置。
2. 前記容量性負荷を放電させる前に前記第１電圧を供給する第１電源から前記インダクタを通じて前記キャパシタにエネルギーを供給し，
   前記キャパシタに充電されるエネルギーは，前記第１電源から供給されるエネルギーをさらに含むことを特徴とする，請求項１に記載のプラズマ表示パネルの駆動装置。
3. 前記キャパシタ，前記インダクタ，及び前記第１電極から形成され，前記第１電極の電圧を増加させる第１経路と，
   前記第１電源及び前記第１電極から形成され，前記第１電極の電圧を前記第１電圧に維持する第２経路と，
   前記第１電源，前記インダクタ，及び前記キャパシタから形成され，前記インダクタに電流を供給する第３経路と，
   前記第１電極，前記インダクタ，及び前記キャパシタから形成され，前記第１電極の電圧を減少させる第４経路と，
   をさらに含むことを特徴とする，請求項２に記載のプラズマ表示パネルの駆動装置。
4. 前記キャパシタに充電された電圧を用いて，前記インダクタを通じて前記容量性負荷を充電する第１期間，
   前記第１電源を通じて前記容量性負荷の第１電極を前記第１電圧に維持する第２期間，
   前記第１電源を用いて前記インダクタと前記キャパシタに電流を供給する第３期間，
   前記キャパシタに充電された電圧と前記インダクタを用いて前記容量性負荷を放電させる第４期間の順に動作することを特徴とする，請求項２または３に記載のプラズマ表示パネルの駆動装置。
5. 前記インダクタの第２端と前記キャパシタの間に，相互並列に電気的に接続される第１スイッチング素子と第２スイッチング素子，及び，前記第１電源と前記インダクタの第１端との間に電気的に接続される第３スイッチング素子をさらに含むことを特徴とする，請求項２に記載のプラズマ表示パネルの駆動装置。
6. 前記第１スイッチング素子，前記第２スイッチング素子，及び第３スイッチング素子は各々，ボディーダイオードを有するトランジスタであり，
   前記キャパシタ，前記第１スイッチング素子，及び前記インダクタの第２端の間の経路中に前記第１スイッチング素子のボディーダイオードと反対方向に形成される第１ダイオードを含み，
   前記キャパシタ，前記第２スイッチング素子，及び前記インダクタの第２端の間の経路中に前記第２スイッチング素子のボディーダイオードと反対方向に形成される第２ダイオードを含むことを特徴とする，請求項５に記載のプラズマ表示パネルの駆動装置。
7. 前記第１スイッチング素子が導通する第１期間，
   前記第３スイッチング素子が導通する第２期間，
   前記第２スイッチング素子及び第３スイッチング素子が導通する第３期間，
   前記第２スイッチング素子が導通する第４期間の順に動作することを特徴とする，請求項６に記載のプラズマ表示パネルの駆動装置。
8. 前記少なくとも一つのインダクタは，第１インダクタと第２インダクタを含み，
   前記第１インダクタを通じて前記容量性負荷を充電し，
   前記第２インダクタを通じて前記容量性負荷を放電することを特徴とする，請求項１〜７のいずれかに記載のプラズマ表示パネルの駆動装置。
9. 前記容量性負荷を充電する経路上の前記インダクタと前記容量性負荷を放電する経路上の前記インダクタは共通であることを特徴とする，請求項１〜７のいずれかに記載のプラズマ表示パネルの駆動装置。
10. 前記第１電極は前記第２電極と交差する方向に形成されており，
    アドレス期間内に，前記複数の第２電極が順次に選択され，前記選択された第２電極と電圧が印加された前記複数の第１電極によって放電セルが選択され，選択された放電セルが点灯することを特徴とする，請求項１〜７のいずれかに記載のプラズマ表示パネルの駆動装置。
11. 前記インダクタの第１端と前記複数の第１電極の間に各々電気的に接続される複数のアドレス選択回路をさらに含み，
    前記各アドレス選択回路は，前記第１電極と前記インダクタの第１端の間に電気的に接続される第４スイッチング素子，及び，前記第１電極と第２電圧を供給する第２電源の間に電気的に接続される第５スイッチング素子を含むことを特徴とする，請求項１０に記載のプラズマ表示パネルの駆動装置。
12. 前記複数のアドレス選択回路のうち，前記第４スイッチング素子が導通したアドレス選択回路に電気的に接続されている第１電極と前記選択された第２電極によって放電セルが選択されることを特徴とする，請求項１１に記載のプラズマ表示パネルの駆動装置。
13. 前記複数の第２電極が順次に選択される間に前記複数のアドレス選択回路の前記第４スイッチング素子が導通している場合に，前記キャパシタには実質的に前記第１電圧が充電されることを特徴とする，請求項１１に記載のプラズマ表示パネルの駆動装置。
14. 前記キャパシタに充電される電圧は，前記第１電圧の半分から前記第１電圧の範囲であることを特徴とする，請求項１〜７のいずれかに記載のプラズマ表示パネルの駆動装置。
15. 前記キャパシタの電圧は可変することを特徴とする，請求項１４に記載のプラズマ表示パネルの駆動装置。
16. 複数の第１電極と複数の第２電極が形成されており，前記第１電極と前記第２電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する方法において，
    前記複数の第１電極の中から第１電圧が印加される第１電極を選択し，前記第１電極に第１端が電気的に接続された第１インダクタを通じて前記選択された第１電極の電圧を増加させる第１段階と，
    前記選択された第１電極の電圧を実質的に第１電圧に維持する第２段階と，
    前記選択された第１電極の電圧を実質的に第１電圧に維持した状態で前記第１電極に第１端が電気的に接続された第２インダクタに電流を供給する第３段階と，
    前記第２インダクタを通じて前記選択された第１電極の電圧を減少させる第４段階と，
    を含むことを特徴とする，プラズマ表示パネルの駆動方法。
17. 前記選択された第１電極の電圧の増加及び減少時に，キャパシタが前記第１インダクタの第２端と前記第２インダクタの第２端に電気的に接続されることを特徴とする，請求項１６に記載のプラズマ表示パネルの駆動方法。
18. 前記第１インダクタを通じて前記第１電極の電圧が増加する過程において前記キャパシタが放電され，
    前記第２インダクタに電流が供給されて前記第２インダクタを通じて前記第１電極の電圧が減少する過程において前記キャパシタが充電されることを特徴とする，請求項１７に記載のプラズマ表示パネルの駆動方法。
19. 前記キャパシタから放電されるエネルギーが前記キャパシタに充電されるエネルギーより小さいことを特徴とする，請求項１８に記載のプラズマ表示パネルの駆動方法。
20. 前記キャパシタに保存された電圧は，前記第１電圧の半分から前記第１電圧の範囲であることを特徴とする，請求項１８に記載のプラズマ表示パネルの駆動方法。
21. 前記第１インダクタと前記第２インダクタは，共通のインダクタであることを特徴とする，請求項１７〜２０のいずれかに記載のプラズマ表示パネルの駆動方法。
22. 前記第１インダクタと前記第２インダクタは，別個のインダクタであることを特徴とする，請求項１７〜２０のいずれかに記載のプラズマ表示パネルの駆動方法。
23. 前記第１電極はアドレス電極であり，前記第２電極は走査電極であることを特徴とする，請求項１７〜２２のいずれかに記載のプラズマ表示パネルの駆動方法。
24. 前記複数の第２電極に順次に第２電圧が印加され，前記第２電極に順次に前記第２電圧が印加されるたびに前記第１段階，前記第２段階，前記第３段階，及び第４段階が繰り返され，
    前記キャパシタの電圧は，直前に選択された第１電極と現在選択される第１電極の組み合わせによって調整されることを特徴とする，請求項２３に記載のプラズマ表示パネルの駆動方法。
25. 所定個数の第１電極が継続して選択される場合に，前記キャパシタの電圧は，実質的に第１電圧と同一になることを特徴とする，請求項２４に記載のプラズマ表示パネルの駆動方法。
26. 複数の第１電極及び前記第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，
    前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と，
    前記複数の第２電極に各々電気的に接続され，前記複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，前記選択回路によって選択された第２電極に第２電圧を印加する第２駆動回路と，
    を含み，
    前記第２駆動回路は，
    前記キャパシタと前記インダクタを通じて前記選択された第２電極と前記第１電極によって形成される容量性負荷を充電し，前記キャパシタと前記インダクタを通じて前記容量性負荷を放電し，
    前記キャパシタと前記インダクタを通じて放電された後の前記容量性負荷の残留電圧は，前記選択回路の動作によって放電されることを特徴とする，プラズマ表示装置。
27. 前記第２駆動回路は，前記容量性負荷を放電する前に前記キャパシタに電流を供給することを特徴とする，請求項２６に記載のプラズマ表示装置。
28. 前記第２駆動回路は，前記容量性負荷が充電された後に前記第２電極に前記第２電圧を印加することを特徴とする，請求項２７に記載のプラズマ表示装置。
29. 前記第２駆動回路は，
    前記第２電圧の出力源と前記選択回路に電気的に接続される第１１スイッチング素子と，
    前記インダクタと前記キャパシタの間に電気的に接続される第１２スイッチング素子と，
    前記インダクタと前記キャパシタの間に電気的に接続される第１３スイッチング素子と，
    前記インダクタ，前記第１２スイッチング素子，及び前記キャパシタの間の経路に配された第１ダイオードと，
    前記インダクタ，前記第１３スイッチング素子，及び前記キャパシタの間の経路に配された第２ダイオードと，
    をさらに含むことを特徴とする，請求項２６〜２８のいずれかに記載のプラズマ表示装置。
30. 前記各選択回路は，前記インダクタと前記第２電極の間に電気的に接続される第１４スイッチング素子と，前記第２電極と第３電圧の出力源の間に電気的に接続される第１５スイッチング素子を含み，
    前記第１４スイッチング素子が導通して前記第２電極が選択されることを特徴とする，請求項２６〜２９のいずれかに記載のプラズマ表示装置。
31. 選択されなかった前記第２電極に接続された前記選択回路の前記第１５スイッチング素子が導通して前記容量性負荷の残留電圧が放電されることを特徴とする，請求項３０に記載のプラズマ表示装置。
32. 前記少なくとも一つのインダクタは，前記容量性負荷が充電される経路を形成する第１インダクタと，前記容量性負荷が放電される経路を形成する第２インダクタを含むことを特徴とする，請求項２６〜２８のいずれかに記載のプラズマ表示装置。
33. 前記第２駆動回路は，
    前記第２電圧の出力源と前記選択回路に電気的に接続される第１１スイッチング素子と，
    前記第１インダクタと前記キャパシタの間に電気的に接続される第１２スイッチング素子と，
    前記第２インダクタと前記キャパシタの間に電気的に接続される第１３スイッチング素子と，
    前記第１インダクタ，前記第１２スイッチング素子，及び前記キャパシタの間の経路に配された第１ダイオードと，
    前記第２インダクタ，前記第１３スイッチング素子，及び前記キャパシタの間の経路に配された第２ダイオードと，
    をさらに含むことを特徴とする，請求項３２に記載のプラズマ表示装置。
34. 複数の第１電極及び前記第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，
    前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と，
    前記複数の第２電極に各々電気的に接続され，前記複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，前記選択回路によって選択された第２電極と前記第１電極によって形成される容量性負荷を前記インダクタと前記キャパシタを用いて充放電する第２駆動回路と，
    を含み，
    前記容量性負荷が充電されて放電される間に，前記キャパシタに充電されるエネルギーが，前記キャパシタから放電されるエネルギーより大きいことを特徴とする，プラズマ表示装置。
35. 放電された後の前記容量性負荷の残留電圧は，前記選択回路の駆動によって放電されることを特徴とする，請求項３４に記載のプラズマ表示装置。
36. 前記容量性負荷を放電する前に電源から前記インダクタを通じて前記キャパシタに電流を供給することを特徴とする，請求項３４または３５に記載のプラズマ表示装置。
37. 前記キャパシタに充電されるエネルギーは，前記容量性負荷から放電されるエネルギーと前記電源から前記インダクタを通じて供給されるエネルギーを含み，
    前記キャパシタから放電されるエネルギーは，前記容量性負荷を充電するエネルギーを含むことを特徴とする，請求項３６に記載のプラズマ表示装置。
38. 複数の第１電極及び前記第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，
    前記複数の第１電極を順次に選択する第１駆動回路と，
    前記複数の第２電極に各々電気的に接続され，前記複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，前記選択回路によって選択された第２電極と前記第１電極によって形成される容量性負荷を前記インダクタと前記キャパシタを用いて充放電して前記選択された第２電極に第２電圧を印加する第２駆動回路と，
    を含み，
    前記第１電極が順次に選択される間に，前記選択回路によって選択される第２電極のパターンに応じて前記キャパシタの電圧が変わることを特徴とする，プラズマ表示装置。
39. 前記キャパシタに充電されるエネルギーは，前記容量性負荷の放電エネルギーを含み，
    前記キャパシタから放電されるエネルギーは，前記容量性負荷の放電エネルギーを含むことを特徴とする，請求項３８に記載のプラズマ表示装置。
40. 前記第２駆動回路は，前記容量性負荷を放電する前に前記キャパシタに前記インダクタを通じて電流を供給することを特徴とする，請求項３８または３９に記載のプラズマ表示装置。
41. 複数の第１電極及び前記第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，
    前記複数の第１電極を順次に選択する第１駆動回路と，
    前記複数の第２電極に各々電気的に接続され，前記複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，前記選択回路によって選択された第２電極と前記第１電極によって形成される容量性負荷を前記インダクタと前記キャパシタを用いて充放電して前記選択された第２電極に第２電圧を印加する第２駆動回路と，
    を含み，
    前記第１電極が順次に選択される間に，前記選択回路によって所定個数の第２電極が継続して選択される場合に，前記キャパシタの電圧が実質的に前記第２電圧の近似値になることを特徴とする，プラズマ表示装置。
42. 複数の第１電極及び前記第１電極に交差する方向に伸びている複数の第２電極を含むパネルと，
    前記複数の第１電極を順次に選択する第１駆動回路と，
    前記複数の第２電極に各々電気的に接続され，前記複数の第２電極のうちデータが入力される第２電極を選択する選択回路と，
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタとスイッチング素子を通じて電気的に接続されるキャパシタを含み，前記選択回路によって選択された第２電極と前記第１電極によって形成される容量性負荷を前記インダクタと前記キャパシタを用いて充放電して前記選択された第２電極に第２電圧を印加する第２駆動回路と，
    を含み，
    前記第１電極が順次に選択される間に，前記選択回路によって所定個数の第２電極が継続して選択される場合に，前記容量性負荷の放電量が減少することを特徴とする，プラズマ表示装置。

Images